CN116914052A - 用于Micro-LED的外延片及其制备方法、Micro-LED - Google Patents

用于Micro-LED的外延片及其制备方法、Micro-LED Download PDF

Info

Publication number
CN116914052A
CN116914052A CN202310864970.5A CN202310864970A CN116914052A CN 116914052 A CN116914052 A CN 116914052A CN 202310864970 A CN202310864970 A CN 202310864970A CN 116914052 A CN116914052 A CN 116914052A
Authority
CN
China
Prior art keywords
layer
micro
epitaxial wafer
growth
alinn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310864970.5A
Other languages
English (en)
Inventor
张彩霞
印从飞
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Publication of CN116914052A publication Critical patent/CN116914052A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种用于Micro‑LED的外延片及其制备方法、Micro‑LED，涉及半导体光电器件领域。用于Micro‑LED的外延片包括衬底和依次设于衬底上的形核层、本征GaN层、N‑GaN层、多量子阱层、电子阻挡层和P‑GaN层，所述多量子阱层为周期性结构，每个周期均包括势阱层和势垒层，所述势阱层包括依次层叠的AlInN层、InN层和InGaN层；其中，所述AlInN层表面设有多个经H2刻蚀处理得到的纳米孔洞。实施本发明，可提升发光二极管的发光效率，提高发光波长均匀性，减小发光波长偏移。

Description

用于Micro-LED的外延片及其制备方法、Micro-LED
技术领域
本发明涉及半导体光电器件领域，尤其涉及一种用于Micro-LED的外延片及其制备方法、Micro-LED。
背景技术
目前，GaN基发光二极管已经大量应用于固态照明领域以及显示领域，吸引越来越多的人关注。Micro-LED有望促使显示屏向轻薄化、小型化、低功耗、高亮度方向发展，被誉为“下一代微显示器技术”。现阶段Micro-LED对外延结构提出了更高的需求：(1)在相同的外延结构和相同的芯片结构的条件下，Micro-LED因尺寸和表面积减小，会带来单芯亮度的下降，这就对发光效率提出了更高的要求；(2)Micro-LED无法使用传统的LED芯片挑拣与分选技术，因此，Micro-LED外延片需要更高的波长均匀性；(3)由于多量子阱层压电极化带来能带弯曲，导致注入不同大小电流下，发光波长发生偏移，不利于Micro-LED显示一致性。
发明内容
本发明所要解决的技术问题在于，提供一种用于Micro-LED的外延片及其制备方法，其可提升发光二极管的发光效率，提高发光波长均匀性，减小发光波长偏移。
本发明还要解决的技术问题在于，提供一种Micro-LED，其发光效率高、发光波长均匀性好，发光波长偏移小。
为了解决上述问题，本发明公开了一种用于Micro-LED的外延片，包括衬底和依次设于所述衬底上的形核层、本征GaN层、N-GaN层、多量子阱层、电子阻挡层和P-GaN层，所述多量子阱层为周期性结构，每个周期均包括势阱层和势垒层，所述势阱层包括依次层叠的AlInN层、InN层和InGaN层；其中，所述AlInN层表面设有多个经H2刻蚀处理得到的纳米孔洞。
作为上述技术方案的改进，所述AlInN层的厚度为2nm-5nm；
所述InN层的厚度为0.5nm-2nm；
所述InGaN层中In组分的占比为0.1-0.4，所述InGaN层的厚度为0.5nm-2nm。
作为上述技术方案的改进，H2刻蚀处理时间为10s-30s，处理的温度为900℃-1000℃，H2通入量为40slm-60slm。
作为上述技术方案的改进，对所述InN层采用H2气氛处理，处理时间为1s-5s，处理的温度为900℃-1000℃，H2通入量为4slm-6slm。
作为上述技术方案的改进，所述电子阻挡层为周期性结构，周期数为3-15，每个周期均包括依次层叠的AlaGa1-aN层和InbGa1-bN层，其中，a为0.05-0.2，b为0.1-0.5；
单个AlaGa1-aN层的厚度为2nm-8nm，单个InbGa1-bN层的厚度为2nm-8nm。
相应的，本发明还公开了一种用于Micro-LED的外延片的制备方法，用于制备上述的用于Micro-LED的外延片，其包括：
提供衬底，在所述衬底上依次生长形核层、本征GaN层、N-GaN层、多量子阱层、电子阻挡层和P-GaN层，所述多量子阱层为周期性结构，每个周期均包括势阱层和势垒层，所述势阱层包括依次层叠的AlInN层、InN层和InGaN层；
其中，所述AlInN层生长完成后，采用H2进行刻蚀处理，以使在所述AlInN层表面形成多个纳米孔洞。
作为上述技术方案的改进，所述AlInN层的生长温度为700℃-800℃，生长压力为100torr-500torr，生长时所采用的载气为N2；
所述InN层的生长温度为700℃-800℃，生长压力为100torr-500torr，生长时所采用的载气为N2；
所述InGaN层的生长温度为700℃-800℃，生长压力为100torr-500torr，生长时所采用的载气为N2。
作为上述技术方案的改进，对所述InN层采用H2进行刻蚀处理；
H2刻蚀处理时所采用的载气为H2；或
H2刻蚀处理时所采用的载气为H2和N2，H2与N2的摩尔比为2:1-10:1。
作为上述技术方案的改进，所述电子阻挡层包括AlaGa1-aN层和InbGa1-bN层；
所述AlaGa1-aN层的生长温度为900℃-1000℃，生长压力为100torr-500torr；
所述InbGa1-bN层的生长温度为900℃-1000℃，生长压力为100torr-500torr。
相应的，本发明还公开了一种Micro-LED，其包括上述的用于Micro-LED的外延片。
实施本发明，具有如下有益效果：
1.本发明的用于Micro-LED的外延片中，势阱层包括依次层叠的AlInN层、InN层和InGaN层；其中，AlInN层表面设有多个经H2刻蚀处理得到的纳米孔洞。
首先，本发明AlInN层中，由于Al-N键键能较强，可提高晶格稳定性，并且Al原子较小，AlInN层晶格质量较好，因此，AlInN层的设置可提高外延片晶格质量，提高发光效率；
其次，本发明AlInN层表面设有多个纳米孔洞，具有纳米孔洞的势阱层，在受到来自势垒层的压应力时，形成应力释放空间，减少了多量子阱层内部的压应力，减小了压电极化，减少了能带弯曲，增加了多量子阱层电子和空穴波函数的重叠，从而提升了发光效率；并且，由于压电极化的减少，多量子阱层的能带弯曲减少，从而使得发光二极管在注入不同大小电流时，产生的波长偏移明显减小，大大增强了发光二极管在不同大小的电流下的一致性；
再者，本发明在AlInN层上生长InN层，由于AlInN层上的纳米孔洞充分释放了来自势垒层的压应力，因此InN层中的In分布更加均匀，并且，由于纳米孔洞物理区域的分割，In偏析现象明显减少，二者结合提高了发光二极管的发光波长均匀性；
最后，本发明在InN层上生长InGaN层，一方面实现了In组分的补偿，另一方面，InGaN材料比InN材料更稳定，在靠近势垒层的位置不容易发生In组分向势垒层的扩散。
2.本发明的用于Micro-LED的外延片中，用少量的H2处理InN层表面，打开In团簇，将生长晶格质量差、键能低的In形成脱附，进一步减少势阱层中的In偏析，提高发光波长均匀性。
附图说明
图1是本发明一实施例中用于Micro-LED的外延片的结构示意图；
图2是本发明一实施例中势阱层的结构示意图；
图3是本发明一实施例中电子阻挡层的结构示意图；
图4是本发明一实施例中用于Micro-LED的外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
参考图1-图2，本发明公开了一种用于Micro-LED的外延片，包括衬底1和依次设于衬底1上的形核层2、本征GaN层3、N-GaN层4、多量子阱层5、电子阻挡层6和P-GaN层7，多量子阱层5为周期性结构，周期数为3-15，每个周期均包括势阱层51和势垒层52。
其中，势阱层51包括依次层叠的AlInN层511、InN层512和InGaN层513。
其中，本发明AlInN层511中，由于Al-N键键能较强，可提高晶格稳定性，并且Al原子较小，AlInN层511晶格质量较好，因此，AlInN层511的设置可提高外延片晶格质量，提高发光效率。其中，AlInN层511中In原子的半径较大，在后续H2刻蚀过程中会与H2发生反应脱附，进而形成纳米孔洞。具体的，AlInN层511的厚度为1nm-6nm，若AlInN层511的厚度＜1nm，则形成的纳米孔洞的深度太浅，难以有效提高发光效率；若AlInN层511的厚度＞6nm，会带来过多的缺陷。优选的，AlInN层511的厚度为2nm-5nm，示例性的为2.5nm、3nm、3.5nm、4nm或4.5nm，但不限于此。
其中，AlInN层511表面设有多个经H2刻蚀处理得到的纳米孔洞。具有纳米孔洞的势阱层51，在受到来自势垒层52的压应力时，形成应力释放空间，减少了多量子阱层5内部的压应力，减小了压电极化，减少了能带弯曲，增加了多量子阱层5电子和空穴波函数的重叠，从而提升了发光效率；并且，由于压电极化的减少，多量子阱层5的能带弯曲减少，从而使得发光二极管在注入不同大小电流时，产生的波长偏移明显减小，大大增强了发光二极管在不同大小的电流下的一致性。
具体的，H2刻蚀处理时间为10s-30s，处理的温度为900℃-1000℃，H2通入量为40slm-60slm。若处理时间＜10s，无法形成纳米孔洞；若处理时间＞30s，纳米孔洞均匀性差。示例性的，H2处理时间为15s、20s或25s，但不限于此。若H2通入量＜40slm，形成的纳米孔洞的深度较小；若H2通入量＞60slm，会造成In损耗。示例性的，H2通入量为45slm、50slm或55slm，但不限于此。示例性的，处理的温度为930℃、950℃或980℃，但不限于此。
其中，InN层512生长于经过刻蚀的AlInN层511之上，由于AlInN层511上的纳米孔洞充分释放了来自势垒层52的压应力，因此InN层512中的In分布更加均匀，并且，由于纳米孔洞物理区域的分割，In偏析现象明显减少，二者结合提高了发光二极管的发光波长均匀性。
具体的，InN层512的厚度为0.3nm-2.5nm，若厚度＜0.3nm，二极管发光效率低；若厚度＞2.5nm，会导致晶格质量变差。优选的，InN层512的厚度为0.5nm-2nm，示例性的为0.8nm、1nm、1.2nm、1.4nm、1.6nm或1.8nm，但不限于此。
优选的，在本发明的一个实施例中，对InN层512采用H2气氛处理，用少量的H2处理InN层512表面，打开In团簇，将生长晶格质量差、键能低的In形成脱附，进一步减少势阱层51中的In偏析，提高发光波长均匀性。
具体的，H2处理时间为1s-5s，处理的温度为900℃-1000℃，H2通入量为4slm-6slm。若处理时间＜1s，无法有效减少In偏析；若处理时间＞5s，会造成In损耗。示例性的，H2处理时间为2s、3s或4s，但不限于此。若H2通入量＜4slm，无法打开In团簇；若H2通入量＞6slm，会造成In损耗。示例性的，H2通入量为4.5slm、5slm或5.5slm，但不限于此。示例性的，处理的温度为930℃、950℃或980℃，但不限于此。
其中，在InN层512上生长InGaN层513，一方面实现了In组分的补偿，另一方面，InGaN材料比InN材料更稳定，在靠近势垒层52的位置不容易发生In组分向势垒层52的扩散。
具体的，InGaN层513中In组分的占比为0.05-0.45，若In组分的占比＜0.05，无法实现In补偿的作用；若In组分的占比＞0.45，会引起晶格质量下降。优选的，InGaN层513中In组分的占比为0.1-0.4，示例性的为0.15、0.2、0.25、0.3或0.35，但不限于此。
具体的，InGaN层513的厚度为0.3nm-2.5nm，若厚度＜0.3nm，无法实现In补偿的作用；若厚度＞2.5nm，会引起晶格质量下降。优选的，InGaN层513的厚度为0.5nm-2nm，示例性的为0.8nm、1nm、1.2nm、1.5nm或1.8nm，但不限于此。
其中，势垒层52为GaN层，但不限于此。单个势垒层52的厚度为6nm-15nm，示例性的为8nm、10nm、12nm或14nm，但不限于此。
其中，衬底1可为蓝宝石衬底、硅衬底、碳化硅衬底，但不限于此。
其中，形核层2可为AlN层和/或AlGaN层，但不限于此。形核层2的厚度为20nm-100nm，示例性的为30nm、40nm、50nm、60nm、70nm、80nm或90nm，但不限于此。
其中，本征GaN层3的厚度300nm-800nm，示例性的为350nm、400nm、450nm、500nm、550nm、600nm、650nm、700nm或750nm，但不限于此。
其中，N-GaN层4的掺杂元素为Si，但不限于此。N-GaN层4的掺杂浓度为5×1018cm-3-1×1019cm-3，厚度为1μm-3μm。
其中，电子阻挡层6为高Al组分的AlGaN层(Al组分占比为0.4～0.6)、AlInGaN层，但不限于此。电子阻挡层6的厚度为20nm-100nm，示例性的为25nm、40nm、55nm、60nm、75nm、90nm或95nm，但不限于此。
优选的，参考图3，在本发明的一个实施例之中电子阻挡层6为AlaGa1-aN层61(a＝0.05-0.2)和InbGa1-bN层62(b＝0.1-0.5)交替生长的周期性结构，周期数为3-15；其中，单个AlaGa1-aN层61的厚度为2nm-8nm，单个InbGa1-bN层62的厚度为2nm-8nm。
其中，P-GaN层7中的掺杂元素为Mg，但不限于此。P-GaN层7中Mg的掺杂浓度为5×1017cm-3-1×1020cm-3。P-GaN层7的厚度为200nm-300nm。
相应的，参考图4，本发明还公开了一种用于Micro-LED的外延片的制备方法，其用于制备上述的用于Micro-LED的外延片，其包括以下步骤：
S100：提供衬底；
具体的，该衬底为蓝宝石衬底、硅衬底、碳化硅衬底，但不限于此。优选的为蓝宝石衬底。
优选的，在本发明的一个实施例之中，将衬底加载至MOCVD中，在1000℃-1200℃、200torr-600torr、氢气气氛下退火5min-8min，以去除衬底表面的颗粒、氧化物等杂质。
S200：在衬底上生长形核层；
具体的，可采用MOCVD生长AlGaN层作为形核层，或采用PVD生长AlN层作为形核层，但不限于此。优选的，采用MOCVD生长AlGaN层，其生长温度为500℃-700℃，生长压力为200torr-400torr。生长时，在MOCVD反应室中通入NH3作为N源；以H2和N2作为载气，通入TMAl作为Al源，通入TMGa作为Ga源。
S300：在形核层上生长本征GaN层；
具体地，在MOCVD中生长本征GaN层，生长温度为1100℃-1150℃，生长压力为100torr-500torr。生长时，在MOCVD反应室中通入NH3作为N源；以H2和N2作为载气，通入TMGa作为Ga源。
S400：在本征GaN层上生长N-GaN层；
具体的，在MOCVD中生长N-GaN层，生长温度为1100℃-1150℃，生长压力为100torr-500torr。生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为N型掺杂源；以H2和N2作为载气，通入TMGa作为Ga源。
S500：在N-GaN层上生长多量子阱层；
具体的，在MOCVD中周期性生长势阱层和势垒层，以形成多量子阱层。其中，势垒层的生长温度为800-900℃，生长压力为100-500torr，生长时，在MOCVD反应室中通入NH3作为N源，以H2和N2为载气，通入TEGa作为Ga源。
具体的，在本发明的一个实施例之中，生长势阱层包括以下步骤：
S510：在N-GaN层上生长AlInN层；
具体的，在本发明的一个实施例中，在MOCVD中生长AlInN层。具体的，以N2或Ar作为载气(不包含H2)，以TMIn作为In源，以TMAl作为Al源，以NH3作为N源，生长温度为700-800℃，生长压力为100torr-500torr。优选的，以N2作为载气。
S520：采用H2对AlInN层进行刻蚀处理；
具体的，AlInN层生长完成后，采用H2进行刻蚀处理，以使在AlInN层表面形成多个纳米孔洞。具体的，关闭所有MO源，仅通入H2或H2、N2的混合气体。具体的，采用N2和H2混合气作为载气，H2与N2的摩尔比＞2，优选的为(2-10)：1。H2刻蚀处理时间为10s-30s，处理的温度为900℃-1000℃，H2通入量为40slm-60slm。
S530：在AlInN层上生长InN层；
具体的，在本发明的一个实施例中，在MOCVD中生长InN层。具体的，以N2或Ar作为载气(不包含H2)，以TMIn作为In源，以NH3作为N源，生长温度为700℃-800℃，生长压力为100torr-500torr。优选的，以N2作为载气。
S540：采用H2对InN层进行刻蚀处理；
具体的，在本发明的一个实施例中，采用H2对InN层进行刻蚀处理。具体的，关闭所有MO源，仅通入H2或H2、N2的混合气体。具体的，采用N2和H2混合气作为载气，H2与N2的摩尔比＞2，优选的为(2-10)：1。H2刻蚀处理时间为1s-5s，处理的温度为900℃-1000℃，H2通入量为4slm-6slm。
S550：在InN层上生长InGaN层；
具体的，在MOCVD中生长InGaN层。生长温度为700℃-800℃，生长压力为100torr-500torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源。
S600：在多量子阱层上生长电子阻挡层；
具体的，在MOCVD中周期性生长AlaGa1-aN层和InbGa1-bN层，作为电子阻挡层。其中，AlaGa1-aN层的生长温度900℃-1000℃，生长压力为100torr-500torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2和H2作为载气，通入TMAl作为Al源，通入TMGa作为Ga源。InbGa1-bN层的生长温度900℃-1000℃，生长压力为100torr-500torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2和H2作为载气，通入TMIn作为In源，通入TMGa作为Ga源。
S700：在电子阻挡层上生长P-GaN层；
具体的，在MOCVD中生长P-GaN层，生长温度为800℃-1000℃，生长压力为100torr-300torr。生长时，在MOCVD反应室中通入NH3作为N源，通入Cp2Mg作为P型掺杂源；以H2和N2作为载气，通入TMGa作为Ga源。
下面以具体实施例对本发明进行进一步说明：
实施例1
本实施例提供一种用于Micro-LED的外延片，参考图1-图3，其包括衬底1和依次设于衬底1上的形核层2、本征GaN层3、N-GaN层4、多量子阱层5、电子阻挡层6和P-GaN层7。
其中，衬底1为蓝宝石衬底；形核层2为AlGaN层，其厚度为30nm；本征GaN层3的厚度400nm；N-GaN层4中Si的掺杂浓度为7×1018cm-3，其厚度为2μm。
其中，多量子阱层5为周期性结构，周期数为10，每个周期均包括势阱层51和势垒层52。
其中，势阱层51包括依次层叠的AlInN层511、InN层512和InGaN层513。其中，AlInN层511的厚度为3nm。其中，AlInN层511表面设有多个经H2刻蚀处理得到的纳米孔洞，H2刻蚀处理时间为20s，处理的温度为950℃，H2通入量为50slm。InN层512的厚度为1nm。InGaN层513中In组分的占比为0.25，InGaN层513的厚度为1nm。
其中，势垒层52为GaN层，单个势垒层52的厚度为10nm。
其中，电子阻挡层6为AlaGa1-aN层(a＝0.12)和InbGa1-bN层(b＝0.3)交替生长的周期性结构，其周期数为8，单个AlaGa1-aN层的厚度为6nm，单个InbGa1-bN层的厚度为6nm。P-GaN层7的掺杂元素为Mg，掺杂浓度为3.5×1019cm-3，厚度为250nm。
本实施例中用于Micro-LED的外延片的制备方法包括以下步骤：
(1)提供衬底；将衬底加载至MOCVD中，在1120℃、400torr、氢气气氛下退火6min。
(2)在衬底上生长形核层；
具体的，采用MOCVD生长AlGaN层，生长温度为620℃，生长压力为250torr。生长时，在MOCVD反应室中通入NH3作为N源；以H2和N2作为载气，通入TMAl作为Al源，通入TMGa作为Ga源。
(3)在形核层上生长本征GaN层；
具体地，采用MOCVD生长本征GaN层，生长温度为1100℃，生长压力为250torr，生长时，在MOCVD反应室中通入NH3作为N源；以H2和N2作为载气，通入TMGa作为Ga源。
(4)在本征GaN层上生长N-GaN层；
具体地，采用MOCVD生长N-GaN层，生长温度为1120℃，生长压力为150torr；生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为N型掺杂源；以H2和N2作为载气，通入TMGa作为Ga源。
(5)在N-GaN层上生长多量子阱层；
具体的，在MOCVD中周期性生长势阱层和势垒层，以形成多量子阱层。其中，势垒层的生长温度为850℃，生长压力为300torr，生长时，在MOCVD反应室中通入NH3作为N源，以H2和N2为载气，通入TEGa作为Ga源。
具体的，生长势阱层包括以下步骤：
(Ⅰ)在N-GaN层上生长AlInN层；
具体的，在MOCVD中生长AlInN层。以N2作为载气，以TMIn作为In源，以TMAl作为Al源，以NH3作为N源，生长温度为750℃，生长压力为300torr。
(Ⅱ)采用H2对AlInN层进行刻蚀处理；
具体的，AlInN层生长完成后，采用H2进行刻蚀处理，以使在AlInN层表面形成多个纳米孔洞。具体的，关闭所有MO源，采用N2和H2混合气作为载气，H2与N2的摩尔为10：1。H2刻蚀处理时间为20s，处理的温度为950℃，H2通入量为30slm。
(Ⅲ)在AlInN层上生长InN层；
具体的，在MOCVD中周期性生长InN层。具体的，以N2作为载气(不包含H2)，以TMIn作为In源，以NH3作为N源，生长温度为750℃，生长压力为300torr。
(Ⅳ)在InN层上生长InGaN层；
具体的，在MOCVD中生长InGaN层。生长温度为750℃，生长压力为300torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源。
(6)在多量子阱层上生长电子阻挡层；
具体的，在MOCVD中周期性生长AlaGa1-aN层和InbGa1-bN层，作为电子阻挡层。其中，AlaGa1-aN层的生长温度950℃，生长压力为300torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2和H2作为载气，通入TMAl作为Al源，通入TMGa作为Ga源。InbGa1-bN层的生长温度950℃，生长压力为300torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2和H2作为载气，通入TMIn作为In源，通入TMGa作为Ga源。
(7)在电子阻挡层上生长P-GaN层；
具体的，在MOCVD中生长P-GaN层，生长温度为900℃，生长压力为200torr。生长时，在MOCVD反应室中通入NH3作为N源，通入Cp2Mg作为P型掺杂源；以H2和N2作为载气，通入TMGa作为Ga源。
实施例2
本实施例提供一种用于Micro-LED的外延片，参考图1-图3，其包括衬底1和依次设于衬底1上的形核层2、本征GaN层3、N-GaN层4、多量子阱层5、电子阻挡层6和P-GaN层7。
其中，衬底1为蓝宝石衬底；形核层2为AlGaN层，其厚度为30nm；本征GaN层3的厚度400nm；N-GaN层4中Si的掺杂浓度为7×1018cm-3，其厚度为2μm。
其中，多量子阱层5为周期性结构，周期数为10，每个周期均包括势阱层51和势垒层52。
其中，势阱层51包括依次层叠的AlInN层511、InN层512和InGaN层513。其中，AlInN层511的厚度为3nm。其中，AlInN层511表面设有多个经H2刻蚀处理得到的纳米孔洞，H2刻蚀处理时间为20s，处理的温度为950℃，H2通入量为50slm。InN层512的厚度为1nm。对InN层512采用H2气氛处理，H2处理时间为3s，处理的温度为950℃，H2通入量为5slm。InGaN层513中In组分的占比为0.25，InGaN层513的厚度为1nm。
其中，势垒层52为GaN层，单个势垒层52的厚度为10nm。
其中，电子阻挡层6为AlaGa1-aN层(a＝0.12)和InbGa1-bN层(b＝0.3)交替生长的周期性结构，其周期数为8，单个AlaGa1-aN层的厚度为6nm，单个InbGa1-bN层的厚度为6nm。P-GaN层7的掺杂元素为Mg，掺杂浓度为3.5×1019cm-3，厚度为250nm。
本实施例中用于Micro-LED的外延片的制备方法包括以下步骤：
(1)提供衬底；将衬底加载至MOCVD中，在1120℃、400torr、氢气气氛下退火6min。
(2)在衬底上生长形核层；
具体的，采用MOCVD生长AlGaN层，生长温度为620℃，生长压力为250torr。生长时，在MOCVD反应室中通入NH3作为N源；以H2和N2作为载气，通入TMAl作为Al源，通入TMGa作为Ga源。
(3)在形核层上生长本征GaN层；
具体地，采用MOCVD生长本征GaN层，生长温度为1100℃，生长压力为250torr，生长时，在MOCVD反应室中通入NH3作为N源；以H2和N2作为载气，通入TMGa作为Ga源。
(4)在本征GaN层上生长N-GaN层；
具体地，采用MOCVD生长N-GaN层，生长温度为1120℃，生长压力为150torr；生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为N型掺杂源；以H2和N2作为载气，通入TMGa作为Ga源。
(5)在N-GaN层上生长多量子阱层；
具体的，在MOCVD中周期性生长势阱层和势垒层，以形成多量子阱层。其中，势垒层的生长温度为850℃，生长压力为300torr，生长时，在MOCVD反应室中通入NH3作为N源，以H2和N2为载气，通入TEGa作为Ga源。
具体的，生长势阱层包括以下步骤：
(Ⅰ)在N-GaN层上生长AlInN层；
具体的，在MOCVD中生长AlInN层。以N2作为载气，以TMIn作为In源，以TMAl作为Al源，以NH3作为N源，生长温度为750℃，生长压力为300torr。
(Ⅱ)采用H2对AlInN层进行刻蚀处理；
具体的，AlInN层生长完成后，采用H2进行刻蚀处理，以使在AlInN层表面形成多个纳米孔洞。具体的，关闭所有MO源，采用N2和H2混合气作为载气，H2与N2的摩尔为10：1。H2刻蚀处理时间为20s，处理的温度为950℃，H2通入量为30slm。
(Ⅲ)在AlInN层上生长InN层；
具体的，在MOCVD中周期性生长InN层。具体的，以N2作为载气(不包含H2)，以TMIn作为In源，以NH3作为N源，生长温度为750℃，生长压力为300torr。
(Ⅳ)采用H2对InN层进行刻蚀处理；
具体的，采用H2对InN层进行刻蚀处理。具体的，关闭所有MO源，采用N2和H2混合气作为载气，H2与N2的摩尔比为10：1。H2刻蚀处理时间为3s，处理的温度为950℃，H2通入量为5slm。
(Ⅴ)在步骤(Ⅳ)得到的InN层上生长InGaN层；
具体的，在MOCVD中生长InGaN层。生长温度为750℃，生长压力为300torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源。
(6)在多量子阱层上生长电子阻挡层；
具体的，在MOCVD中周期性生长AlaGa1-aN层和InbGa1-bN层，作为电子阻挡层。其中，AlaGa1-aN层的生长温度950℃，生长压力为300torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2和H2作为载气，通入TMAl作为Al源，通入TMGa作为Ga源。InbGa1-bN层的生长温度950℃，生长压力为300torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2和H2作为载气，通入TMIn作为In源，通入TMGa作为Ga源。
(7)在电子阻挡层上生长P-GaN层；
具体的，在MOCVD中生长P-GaN层，生长温度为900℃，生长压力为200torr。生长时，在MOCVD反应室中通入NH3作为N源，通入Cp2Mg作为P型掺杂源；以H2和N2作为载气，通入TMGa作为Ga源。
对比例1
本对比例提供一种用于Micro-LED的外延片，其与实施例1的区别在于，势阱层51中不包括AlInN层511和InN层512。相应的，在制备方法中，也不设置上述两层的制备步骤，其余均与实施例1相同。
对比例2
本对比例提供一种用于Micro-LED的外延片，其与实施例1的区别在于，势阱层51中不包括AlInN层511，相应的，在制备方法中，也不设置该层的制备步骤，其余均与实施例1相同。
对比例3
本对比例提供一种用于Micro-LED的外延片，其与实施例1的区别在于，势阱层51中不包括InN层512，AlInN层511不设置纳米孔洞。相应的，在制备方法中，不设置InN层512的制备步骤，并且AlInN层511不进行刻蚀，其余均与实施例1相同。
对比例4
本对比例提供一种用于Micro-LED的外延片，其与实施例1的区别在于，势阱层51中不包括InN层512，相应的，在制备方法中，也不设置该层的制备步骤，其余均与实施例1相同。
将实施例1-2，对比例1-4所得的用于Micro-LED的外延片进行测试，具体测试方法如下：
(1)将外延片制备成5mil×7mil的垂直结构的芯片，测试其发光亮度；
(2)制备得到的外延片采用IM-1130型PL光谱仪测定其发光波长和发光均匀性；
(3)将外延片进行电致荧光测试(具体参李阳锋.GaN基黄绿光LED外延生长及多量子阱中载流子输运特性研究[D].中国科学院大学(中国科学院物理研究所),2017.)，测试电流分别为1mA和5mA，得到不同测试电流下的波长，波长偏移按照下式计算：
波长偏移＝测试波长1(1mA)-测试波长2(5mA)。
具体结果如下：
由表中可以看出，将传统的势阱层(对比例1)变成本发明中的势阱层后，亮度由24mcd提升至29mcd，发光波长均匀性由1.32nm改善至1.02nm，波长偏移由8.5nm降低至4.3nm，表明本发明中的势阱层可有效提升亮度、提高发光波长均匀性并提高波长一致性。此外，通过实施例1与对比例2-4的对比可以看出，当变更本发明中的势阱层结构时，难以有效起到提升亮度、提高发光波长均匀性并提高波长一致性的效果。
以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种用于Micro-LED的外延片，包括衬底和依次设于所述衬底上的形核层、本征GaN层、N-GaN层、多量子阱层、电子阻挡层和P-GaN层，所述多量子阱层为周期性结构，每个周期均包括势阱层和势垒层，其特征在于，所述势阱层包括依次层叠的AlInN层、InN层和InGaN层；
其中，所述AlInN层表面设有多个经H2刻蚀处理得到的纳米孔洞。
2.如权利要求1所述的用于Micro-LED的外延片，其特征在于，所述AlInN层的厚度为2nm-5nm；
所述InN层的厚度为0.5nm-2nm；
所述InGaN层中In组分的占比为0.1-0.4，所述InGaN层的厚度为0.5nm-2nm。
3.如权利要求1所述的用于Micro-LED的外延片，其特征在于，H2刻蚀处理时间为10s-30s，处理的温度为900℃-1000℃，H2通入量为40slm-60slm。
4.如权利要求1-3任一项所述的用于Micro-LED的外延片，其特征在于，对所述InN层采用H2气氛处理，处理时间为1s-5s，处理的温度为900℃-1000℃，H2通入量为4slm-6slm。
5.如权利要求1所述的用于Micro-LED的外延片，其特征在于，所述电子阻挡层为周期性结构，周期数为3-15，每个周期均包括依次层叠的AlaGa1-aN层和InbGa1-bN层，其中，a为0.05-0.2，b为0.1-0.5；
单个AlaGa1-aN层的厚度为2nm-8nm，单个InbGa1-bN层的厚度为2nm-8nm。
6.一种用于Micro-LED的外延片的制备方法，用于制备如权利要求1-5任一项所述的用于Micro-LED的外延片，其特征在于，包括：
提供衬底，在所述衬底上依次生长形核层、本征GaN层、N-GaN层、多量子阱层、电子阻挡层和P-GaN层，所述多量子阱层为周期性结构，每个周期均包括势阱层和势垒层，所述势阱层包括依次层叠的AlInN层、InN层和InGaN层；
其中，所述AlInN层生长完成后，采用H2进行刻蚀处理，以使在所述AlInN层表面形成多个纳米孔洞。
7.如权利要求6所述的用于Micro-LED的外延片的制备方法，其特征在于，所述AlInN层的生长温度为700℃-800℃，生长压力为100torr-500torr，生长时所采用的载气为N2；
所述InN层的生长温度为700℃-800℃，生长压力为100torr-500torr，生长时所采用的载气为N2；
所述InGaN层的生长温度为700℃-800℃，生长压力为100torr-500torr，生长时所采用的载气为N2。
8.如权利要求6或7所述的用于Micro-LED的外延片的制备方法，其特征在于，对所述InN层采用H2进行刻蚀处理；
H2刻蚀处理时所采用的载气为H2；或
H2刻蚀处理时所采用的载气为H2和N2，H2与N2的摩尔比为2:1-10:1。
9.如权利要求6所述的用于Micro-LED的外延片的制备方法，其特征在于，所述电子阻挡层包括AlaGa1-aN层和InbGa1-bN层；
所述AlaGa1-aN层的生长温度为900℃-1000℃，生长压力为100torr-500torr；
所述InbGa1-bN层的生长温度为900℃-1000℃，生长压力为100torr-500torr。
10.一种Micro-LED，其特征在于，包括如权利要求1-5任一项所述的用于Micro-LED的外延片。
CN202310864970.5A 2023-05-24 2023-07-14 用于Micro-LED的外延片及其制备方法、Micro-LED Pending CN116914052A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2023105867623 2023-05-24
CN202310586762.3A CN116314503A (zh) 2023-05-24 2023-05-24 用于Micro-LED的外延片及其制备方法、Micro-LED

Publications (1)

Publication Number Publication Date
CN116914052A true CN116914052A (zh) 2023-10-20

Family

ID=86785463

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310586762.3A Withdrawn CN116314503A (zh) 2023-05-24 2023-05-24 用于Micro-LED的外延片及其制备方法、Micro-LED
CN202310864970.5A Pending CN116914052A (zh) 2023-05-24 2023-07-14 用于Micro-LED的外延片及其制备方法、Micro-LED

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310586762.3A Withdrawn CN116314503A (zh) 2023-05-24 2023-05-24 用于Micro-LED的外延片及其制备方法、Micro-LED

Country Status (1)

Country Link
CN (2) CN116314503A (zh)

Also Published As

Publication number Publication date
CN116314503A (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
CN108461592B (zh) 一种发光二极管外延片及其制造方法
CN115188863B (zh) 发光二极管外延片及其制备方法
CN109346583B (zh) 一种发光二极管外延片及其制备方法
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116093223B (zh) 发光二极管外延片及其制备方法、发光二极管
CN114944443B (zh) 一种欧姆接触层、发光二极管外延片及其制备方法
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN104576852A (zh) 一种GaN基LED外延结构的发光量子阱应力调控方法
CN113690350B (zh) 微型发光二极管外延片及其制造方法
CN115207177A (zh) 发光二极管外延片及其制备方法
CN115064622B (zh) 一种复合N型GaN层、发光二极管外延片及其制备方法
CN116169216A (zh) 发光二极管外延片及其制备方法、发光二极管
CN114883460A (zh) 发光二极管外延片及其制备方法
CN116344695A (zh) 发光二极管外延片及其制备方法、led
CN116646431A (zh) 发光二极管外延片及其制备方法、发光二极管
CN109671817B (zh) 一种发光二极管外延片及其制备方法
CN109346568B (zh) 一种发光二极管外延片及其制备方法
CN109103312B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN116014041B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117410402A (zh) 一种发光二极管外延片及其制备方法、Micro-LED芯片
CN117423786A (zh) 发光二极管外延片及其制备方法、发光二极管
CN115832139B (zh) 用于Mini-LED的外延片及其制备方法、Mini-LED
CN115799423B (zh) 用于Mini-LED的外延片及其制备方法、Mini-LED
CN109686823B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN116682914A (zh) 发光二极管外延片及其制备方法、发光二极管外延片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination