CN114649454A - 一种发光二极管的外延片结构及其制备方法 - Google Patents

一种发光二极管的外延片结构及其制备方法 Download PDF

Info

Publication number
CN114649454A
CN114649454A CN202210559300.8A CN202210559300A CN114649454A CN 114649454 A CN114649454 A CN 114649454A CN 202210559300 A CN202210559300 A CN 202210559300A CN 114649454 A CN114649454 A CN 114649454A
Authority
CN
China
Prior art keywords
electron blocking
layer
sublayer
superlattice
gan layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210559300.8A
Other languages
English (en)
Other versions
CN114649454B (zh
Inventor
肖崇武
张铭信
陈铭胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202210559300.8A priority Critical patent/CN114649454B/zh
Publication of CN114649454A publication Critical patent/CN114649454A/zh
Application granted granted Critical
Publication of CN114649454B publication Critical patent/CN114649454B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种发光二极管的外延片结构及其制备方法，该外延片结构包括：衬底、缓冲层、非掺杂GaN层、N型GaN层、多量子阱层、低温P型GaN层、超晶格电子阻挡层、高温P型GaN层及P型接触层；超晶格电子阻挡层包括第一电子阻挡子层和第二电子阻挡子层，超晶格电子阻挡层的单个周期中的第二电子阻挡生长在第一电子阻挡上方，第一电子阻挡子层为GaN层，第二电子阻挡子层为AlxIn1‑xN层，第二电子阻挡子层的厚度随生长周期递增而递减，且0.7≤x≤0.9，组分调配后的第二电子阻挡子层用于匹配低温P型GaN层与高温P型GaN层之间的晶格常数。

Description

一种发光二极管的外延片结构及其制备方法
技术领域
本发明涉及芯片领域，特别是涉及一种发光二极管的外延片结构及其制备方法。
背景技术
LED的外延层包括依次层叠设置在衬底上的GaN缓冲层、非掺杂GaN层、N型GaN层、多量子阱层、低温P型GaN层、电子阻挡层、高温P型GaN层以及P型接触层。当外延层中有电流通过时，P型GaN层的空穴与N型层的电子会向有源层移动，且二者在有源层进行复合发光。而电子阻挡层的主要作用是提高对电子的限制能力，使量子阱区中参与辐射复合的载流子浓度升高。
由于在GaN材料中电子和空穴的迁移率相差近一个数量级，为了限制电子溢出现象，传统LED结构在多量子阱层和P型区之间引入了AlGaN电子阻挡层，AlGaN电子阻挡层虽然阻挡电子泄漏的效果很好，但AlGaN电子阻挡层属于厚层，价带势垒高，阻碍了空穴的注入；另外，由于AlGaN材料与低温P型GaN层和高温P型GaN层之间存在晶格失配的问题，会导致压电极化及能带弯曲，这些缺陷会使得晶体质量变差，进而导致空穴注入效率下降及电子泄露几率增加，影响二极管的发光效果。
发明内容
本发明的目的在于提出一种发光二极管的外延片结构及其制备方法，旨在解决背景技术中记载的技术问题。
本发明提出一种发光二极管的外延片结构，所述外延片结构包括：衬底及依次外延生长于所述衬底之上的缓冲层、非掺杂GaN层、N型GaN层、多量子阱层、低温P型GaN层、超晶格电子阻挡层、高温P型GaN层及P型接触；
其中，所述超晶格电子阻挡层包括预设周期个交替层叠的第一电子阻挡子层和第二电子阻挡子层，所述超晶格电子阻挡层的单个周期中的所述第二电子阻挡子层生长在所述第一电子阻挡子层上方，所述第一电子阻挡子层为GaN层，所述第二电子阻挡子层为AlxIn1-xN层，所述第二电子阻挡子层的厚度随生长周期递增而递减，用于在保证电子阻挡能力同时提升空穴隧穿能力，且0.7≤x≤0.9，组分调配后的所述第二电子阻挡子层用于匹配所述低温P型GaN层与高温P型GaN层之间的晶格常数。
另外，根据本发明提供的发光二极管的外延片结构，还可以具有如下附加的技术特征：
进一步地，x=0.82。
进一步地，所述第二电子阻挡子层的厚度随生长周期递增而递减。
进一步地，所述第一电子阻挡子层的厚度随生长周期递增而递增，每个周期结构的所述第一电子阻挡子层和所述第二电子阻挡子层的总厚度保持不变。
进一步地，所述超晶格电子阻挡层的单个周期结构中，所述第一电子阻挡子层与第二电子阻挡子层的厚度比为1:4~4:1。
进一步地，靠近所述低温P型GaN层的第二电子阻挡子层的厚度为2~4nm，靠近所述高温P型GaN层的第二电子阻挡子层的厚度为0.5~2nm，每个周期结构的所述第一电子阻挡子层和所述第二电子阻挡子层的总厚度为4~8nm。
进一步地，所述超晶格电子阻挡层的周期为5~15个，总厚度为20~80nm。
本发明还提出一种发光二极管的外延片结构的制备方法，用于制备上述技术方案中的发光二极管的外延片结构，所述制备方法包括：
提供一衬底并在所述衬底上生长一缓冲层；
在所述缓冲层上生长一非掺杂GaN层；
在所述非掺杂GaN层上生长一N型GaN层；
在所述N型GaN层上生长一多量子阱层；
在所述多量子阱层上生长一低温P型GaN层；
在所述低温P型GaN层上生长一超晶格电子阻挡层；
在所述超晶格电子阻挡层上生长一高温P型GaN层；
及在所述高温P型GaN层上生长一P型接触层；
其中，所述超晶格电子阻挡层包括预设周期个交替层叠的第一电子阻挡子层和第二电子阻挡子层，所述超晶格电子阻挡层的单个周期中的所述第二电子阻挡子层生长在所述第一电子阻挡子层上方，所述第一电子阻挡子层为GaN层，所述第二电子阻挡子层为AlxIn1-xN层，所述第二电子阻挡子层的厚度随生长周期递增而递减，用于在保证电子阻挡能力同时提升空穴隧穿能力，且0.7≤x≤0.9，组分调配后的所述第二电子阻挡子层用于匹配所述低温P型GaN层与高温P型GaN层之间的晶格常数。
进一步地，所述在所述低温P型GaN层上生长一超晶格电子阻挡层的步骤具体包括：
在所述低温P型GaN层上生长所述超晶格电子阻挡层的第一周期结构，所述超晶格电子阻挡层的第一周期结构包括第一电子阻挡子层和第二电子阻挡子层，所述第一电子阻挡子层为GaN层，所述第二电子阻挡子层为AlxIn1-xN层，0.7≤x≤0.9；
在所述超晶格电子阻挡层的前一周期结构上依次生长第一电子阻挡子层和第二电子阻挡子层以作为所述超晶格电子阻挡层的后一周期结构，直至生成所述超晶格电子阻挡层的预设数量的周期结构。
进一步地，所述在所述超晶格电子阻挡层的前一周期结构上依次生长第一电子阻挡子层和第二电子阻挡子层以作为所述超晶格电子阻挡层的后一周期结构的步骤具体包括：
在所述超晶格电子阻挡层的前一周期结构的第一电子阻挡子层上生长AlxIn1-xN层以作为所述超晶格电子阻挡层的前一周期结构的第二电子阻挡子层；
在所述超晶格电子阻挡层的前一周期结构的第二电子阻挡子层上生长GaN层以作为所述超晶格电子阻挡层的后一周期结构的第一电子阻挡子层；
在所述超晶格电子阻挡层的后一周期结构的第一电子阻挡子层上生长AlxIn1-xN层以作为所述超晶格电子阻挡层的后一周期结构的第二电子阻挡子层，其中，所述超晶格电子阻挡层的后一周期结构的第一电子阻挡子层的厚度大于所述超晶格电子阻挡层的前一周期结构的第一电子阻挡子层的厚度，所述超晶格电子阻挡层的后一周期结构的第二电子阻挡子层的厚度小于所述超晶格电子阻挡层的前一周期结构的第二电子阻挡子层的厚度，所述超晶格电子阻挡层的后一周期结构的厚度等于所述超晶格电子阻挡层的前一周期结构的厚度。
与现有技术相比，采用本发明当中所述的发光二极管的外延片结构及其制备方法，有益效果在于：相比传统的单一结构的AlGaN电子阻挡厚层，由第一电子阻挡子层及第二电子阻挡子层叠加而成的超晶格电子阻挡层，其中的第二电子阻挡子层（AlxIn1-xN层）不仅能够阻挡电子的泄露，且由于第二电子阻挡子层属于薄层，也能够增强空穴在超晶格结构中的带内隧穿能力，使空穴获得能量后便于传输到多量子阱层，即在抑制电子泄漏的同时仍能促进空穴向多量子阱层的注入；
且本发明通过控制第二电子阻挡子层（AlxIn1-xN层）的厚度随生长周期递增而递减，使得靠近所述多量子阱层一侧的AlxIn1-xN层较厚，能够有效阻挡有源层电子的溢出，而靠近所述高温P型GaN层一侧的AlxIn1-xN层厚度较薄，则对所述高温P型GaN层空穴隧穿能力具有更强的促进作用；
进一步的，在第二电子阻挡子层（AlxIn1-xN层）中，0.7≤x≤0.9，由于所述第二电子阻挡子层的AlxIn1-xN材料可以认为是AlN和InN构成的三元合金，AlN和InN的晶格常数分别为3.112和3.548，因此，所述第二电子阻挡子层的晶格大小等于3.112x+3.548(1-x)，而所述第一电子阻挡子层的GaN材料的晶格常数为3.189，因此，当0.7≤x≤0.9时，即Al组分在0.7~0.9时，所述第一电子阻挡子层与所述第二电子阻挡子层之间的晶格大小能够很好的匹配，由此能够很好的减少超晶格生长的失配应力和缺陷，从而有效消除压电极化效应和能带弯曲。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明第一实施例当中发光二极管的外延片结构的结构示意图；
图2为本发明第一实施例当中超晶格电子阻挡层中的相邻两个周期结构示意图；
图3为本发明第二实施例当中发光二极管的外延片结构制备方法的流程示意图。
附图标记说明：
10、衬底，20、缓冲层，30、非掺杂GaN层，40、N型GaN层，50、多量子阱层，60、低温P型GaN层，70、超晶格电子阻挡层，71、第一电子阻挡子层，72、第二电子阻挡子层，80、高温P型GaN层，90、P型接触层。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
实施例一
如图1和图2所示，本发明的实施例提供一种发光二极管的外延片结构，所述外延片结构包括：衬底10、及依次外延生长在所述衬底10上的缓冲层20、非掺杂GaN层30、N型GaN层40、多量子阱层50、低温P型GaN层60、超晶格电子阻挡层70、高温P型GaN层80及P型接触层90；
其中，所述超晶格电子阻挡层70包括预设周期个交替层叠的第一电子阻挡子层71和第二电子阻挡子层72，所述超晶格电子阻挡层70的单个周期中的所述第二电子阻挡子层72生长在所述第一电子阻挡子层71上方，所述第一电子阻挡子层71为GaN层，所述第二电子阻挡子层72为AlxIn1-xN层，所述第二电子阻挡子层72的厚度随生长周期递增而递减，用于在保证电子阻挡能力同时提升空穴隧穿能力，且0.7≤x≤0.9，组分调配后的所述第二电子阻挡子层72用于匹配所述低温P型GaN层60与高温P型GaN层80之间的晶格常数。
本发明实施例Al组分x的值优选为0.82，由于所述第二电子阻挡子层72的AlxIn1- xN材料可以认为是AlN和InN构成的三元合金，AlN和InN的晶格常数分别为3.112和3.548，由于Al组分设定为x，因此，所述第二电子阻挡子层72的晶格大小等于3.112x+3.548(1-x)，而所述第一电子阻挡子层71的GaN材料的晶格常数为3.189，由于所述第一电子阻挡子层71、P型GaN层（低温P型GaN层60、高温P型GaN层80）均是GaN材料，因此，当x=0.82时，3.112x+3.548(1-x)= 3.189，超晶格电子阻挡层70内部（所述第一电子阻挡子层与所述第二电子阻挡子层之间）及超晶格电子阻挡层70与P型GaN层之间的晶格大小都能几乎完全匹配；当x<0.82时，所述第二电子阻挡子层72会受到压应力，当x>0.82时，所述第二电子阻挡子层72会受到拉应力。因此，本发明实施例x的优选值为0.82，当x的值等于0.82时，能够将所述低温P型GaN层60与所述高温P型GaN层80之间（即包含超晶格电子阻挡层70内部及超晶格电子阻挡层70与P型GaN层之间）的晶格常数匹配到最优，由此能够最大限度的减少所述低温P型GaN层60与所述高温P型GaN层80之间的生长失配应力和缺陷，从而消除压电极化效应和能带弯曲。
尽管x=0.82时，能够得到几乎完全匹配的晶格，但在实际生产制备过程中，将AlxIn1-xN中的x的值精确控制在0.82，需要采用更加精密的生产设备，更加严格的制备工艺及环境，会相应提高制备成本，因此，可以将x的值控制在0.7~0.9的合理范围内，也能够得到相对较优的晶格匹配状态。
进一步的，所述第一电子阻挡子层71的厚度随生长周期递增而递增，所述第二电子阻挡子层72的厚度随生长周期递增而递减，每个周期结构的所述第一电子阻挡子层71和所述第二电子阻挡子层72的总厚度保持不变。
由于多量子阱层50中的电子数量会远远大于空穴的数量，即电子量是充足的，空穴量是不足的，而发光二极管的发光效果是由多量子阱中电子与空穴的复合量决定的，因此，为了保证发光二极管的发光效果，便需要保证到达多量子阱层50的空穴量，即保证从P型GaN层实际到达多量子阱层50的空穴量，而由于多量子阱层50中的电子容易发生泄漏，向P型GaN层中扩散，扩散至P型GaN层中的电子会与空穴发生复合，从而在空穴到达多量子阱层50之前便削减空穴的量，因此，为了保证P型GaN层实际达到多量子阱层50的空穴量增多，一方面需要对多量子阱层50中电子的泄露进行抑制，另一方面需要对P型GaN层中的空穴的隧穿能力进行增强。
而对多量子阱层50内的电子起到主要阻挡作用的是Al原子，AlxIn1-xN层的Al组分越高或厚度越大都能增强电子阻挡作用，但由于Al组分也会对晶格的匹配产生较大影响，从而会对发光二极管的发光效果及质量产生较大影响，因此，本发明实施例先考虑晶格匹配的问题，通过调配第二电子阻挡子层72中的Al组分来实现更好的晶格匹配，再考虑调整第二电子阻挡子层72中AlxIn1-xN层的厚度来实现更好的电子阻挡效果及更好的空穴隧穿效果，然而又由于AlxIn1-xN层的厚度对电子阻挡效果及空穴隧穿效果的影响是相反的，AlxIn1-xN层保持一个较大的厚度虽然会增强对电子的阻挡作用，但同时也会削弱空穴量子隧穿能力，AlxIn1-xN层保持一个较小的厚度虽然会增强空穴的隧穿能力，但同时会削弱对电子的阻挡作用，因此需要对AlxIn1-xN层的厚度进行适当调配。
本发明实施例的第二电子阻挡子层72（AlxIn1-xN层）的厚度随生长周期递增而递减，靠近所述多量子阱层50一侧的AlxIn1-xN层较厚，能够有效阻挡有源层电子的溢出，而靠近所述高温P型GaN层80一侧的AlxIn1-xN层厚度较薄，则对所述高温P型GaN层80空穴隧穿能力具有更强的促进作用。
本发明实施例在所述第二电子阻挡子层72的厚度随生长周期递增而递减的过程，所述第一电子阻挡子层71的厚度随生长周期递增而递增，且所述第一电子阻挡子层71和所述第二电子阻挡子层72的总厚度维持不变，对GaN层及AlxIn1-xN层的厚度做出这样的调控，GaN层及AlxIn1-xN层之间会形成足够高的势垒，从而能够更加有效抑制多量子阱层50电子的泄漏。
具体的，所述超晶格电子阻挡层70的单个周期结构中，所述第一电子阻挡子层71与第二电子阻挡子层72的厚度比为1:4~4:1。
靠近所述低温P型GaN层60的第二电子阻挡子层72的厚度为2~4nm，靠近所述高温P型GaN层80的第二电子阻挡子层72的厚度为0.5~2nm，每个周期结构的所述第一电子阻挡子层71和所述第二电子阻挡子层72的总厚度为4~8nm，所述超晶格电子阻挡层70的总厚度为20~80nm，周期数为5~15个。
下表表1为在20mA电流下，超晶格电子阻挡层70的生长周期为10，每个周期结构的总厚度保持6nm不变的情况下，其第二电子阻挡子层72厚度的不同变化趋势对多量子阱层50中的电子浓度及空穴浓度的效果影响数据：
Figure 14553DEST_PATH_IMAGE001
表1
表1中，在第二电子阻挡子层72保持在4nm的厚度不变时，多量子阱层50中的电子浓度最高，在第二电子阻挡子层72的厚度从4nm递减至0.5nm时，多量子阱层50中的空穴浓度最高，发光二极管的发光亮度也更好。
综上，由于多量子阱层50中的电子浓度足够，因此要想达到更好的电子空穴复合效果，以使发光二极管实现更好的发光效果，多量子阱层50中的空穴浓度应该尽可能的高，而为了使隧穿至多量子阱层中的空穴浓度达到更好，可以将第二电子阻挡子层72的生长厚度随周期递增而递减，并保持第一电子阻挡子层71与第二电子阻挡子层72的总厚度不变。
超晶格电子阻挡层70中Mg的掺杂浓度为1017～1019/cm3。Mg掺杂浓度可以保持恒定，也可以是随生长方向做线性或阶梯式增加或减少。
超晶格电子阻挡层70的生长温度可以为800~1000℃，生长压力可以为100~300torr，在较高的温度及较低的压力下，能够减少Al原子的寄生反应，提高Al原子扩散，从而提升电子阻挡层的晶体质量。
需要进一步说明的是，所述衬底10可以是蓝宝石衬底、硅衬底、碳化硅衬底、氮化镓衬底或化锌衬底，具体可选用蓝宝石衬底，因为蓝宝石衬底具有制备工艺成熟，价格较低，具有很好的化学稳定性和热稳定性等优点，目前LED生产中广泛使用。
所述缓冲层20的厚度可以为10~30nm，由AlN或GaN材料构成。
所述非掺杂GaN层30的生长温度可以为1100℃，生长压力为100~600 torr，厚度可以为1~5um，具体地，所述非掺杂GaN层30的生长温度设定在1100℃，生长压力设置为150-200torr，生长厚度为2~3um，此厚度下的GaN晶体质量较优，还节省了Ga源，节约了生产成本。
所述N型GaN层40的生长温度可设定为1100℃，生长压力可设置为100~600 torr，厚度可以为2~3um，Si掺杂浓度可以为1.0xE19~5.0xE19。
所述多量子阱层50为交替堆叠的InGaN量子阱层和AlGaN量子垒层，堆叠周期数为6~12个，其中，InGaN量子阱层的生长温度可以为790~810℃，厚度可以为2~3.5nm，AlxIn1-xN量子垒层的生长温度可以为850~900℃，厚度可以为9~12nm，Al组分可以为0.1。
所述低温P型GaN层60的生长温度可以为700-800℃，厚度可以为5~10nm，生长压力可以为100~600torr，Mg掺杂浓度可以为1.0xE19~1.0xE20。
综上，相比传统的单一结构的AlGaN电子阻挡厚层，由第一电子阻挡子层71及第二电子阻挡子层72叠加而成的超晶格电子阻挡层，其中的第二电子阻挡子层72（AlxIn1-xN层）不仅能够阻挡电子的泄露，且由于第二电子阻挡子层72属于薄层，也能够增强空穴在超晶格结构中的带内隧穿能力，使空穴获得能量后便于传输到多量子阱层，即在抑制电子泄漏的同时仍能促进空穴向多量子阱层50的注入；
且本发明通过控制第二电子阻挡子层72（AlxIn1-xN层）的厚度随生长周期递增而递减，使得靠近所述多量子阱层50一侧的AlxIn1-xN层较厚，能够有效阻挡有源层电子的溢出，而靠近所述高温P型GaN层80一侧的AlxIn1-xN层厚度较薄，则对所述高温P型GaN层80空穴隧穿能力具有更强的促进作用；
进一步的，在第二电子阻挡子层72（AlxIn1-xN层）中，0.7≤x≤0.9，由于所述第二电子阻挡子层72的AlxIn1-xN材料可以认为是AlN和InN构成的三元合金，AlN和InN的晶格常数分别为3.112和3.548，因此，所述第二电子阻挡子层72的晶格大小等于3.112x+3.548(1-x)，而所述第一电子阻挡子层的GaN材料的晶格常数为3.189，因此，当0.7≤x≤0.9时，即Al组分在0.7~0.9时，所述第一电子阻挡子层71与所述第二电子阻挡子层72之间的晶格大小能够很好的匹配，由此能够很好的减少超晶格生长的失配应力和缺陷，从而有效消除压电极化效应和能带弯曲。
实施例二
请参考图3，本发明的第二实施例提供了一种发光二极管的外延片结构的制备方法，用于制备上述第一实施例当中的发光二极管的外延片结构，所述制备方法包括步骤S10-S80：
S10，提供一衬底并在所述衬底上生长一缓冲层。
S20，在所述缓冲层上生长一非掺杂GaN层。
S30，在所述非掺杂GaN层上生长一N型GaN层。
S40，在所述N型GaN层上生长一多量子阱层。
S50，在所述多量子阱层上生长一低温P型GaN层。
S60，在所述低温P型GaN层上生长一超晶格电子阻挡层。
S70，在所述超晶格电子阻挡层上生长一高温P型GaN层。
S80，及在所述高温P型GaN层上生长一P型接触层。
其中，所述超晶格电子阻挡层包括预设周期个交替层叠的第一电子阻挡子层和第二电子阻挡子层，所述超晶格电子阻挡层的单个周期中的所述第二电子阻挡子层生长在所述第一电子阻挡子层上方，所述第一电子阻挡子层为GaN层，所述第二电子阻挡子层为AlxIn1-xN层，所述第二电子阻挡子层的厚度随生长周期递增而递减，用于在保证电子阻挡能力同时提升空穴隧穿能力，且0.7≤x≤0.9，组分调配后的所述第二电子阻挡子层用于匹配所述低温P型GaN层与高温P型GaN层之间的晶格常数。
进一步的，所述在所述低温P型GaN层上生长一超晶格电子阻挡层的步骤具体包括：
在所述低温P型GaN层上生长所述超晶格电子阻挡层的第一周期结构，所述超晶格电子阻挡层的第一周期结构包括第一电子阻挡子层和第二电子阻挡子层，所述第一电子阻挡子层为GaN层，所述第二电子阻挡子层为AlxIn1-xN层，0.7≤x≤0.9，x优选为0.82；
在所述超晶格电子阻挡层的前一周期结构上依次生长第一电子阻挡子层和第二电子阻挡子层以作为所述超晶格电子阻挡层的后一周期结构，直至生成所述超晶格电子阻挡层的预设数量的周期结构，其中，预设数量可以是5~15个。
进一步的，所述在所述超晶格电子阻挡层的前一周期结构上依次生长第一电子阻挡子层和第二电子阻挡子层以作为所述超晶格电子阻挡层的后一周期结构的步骤具体包括：
在所述超晶格电子阻挡层的前一周期结构的第一电子阻挡子层上生长AlxIn1-xN层以作为所述超晶格电子阻挡层的前一周期结构的第二电子阻挡子层；
在所述超晶格电子阻挡层的前一周期结构的第二电子阻挡子层上生长GaN层以作为所述超晶格电子阻挡层的后一周期结构的第一电子阻挡子层；
在所述超晶格电子阻挡层的后一周期结构的第一电子阻挡子层上生长AlxIn1-xN层以作为所述超晶格电子阻挡层的后一周期结构的第二电子阻挡子层，其中，所述超晶格电子阻挡层的后一周期结构的第一电子阻挡子层的厚度大于所述超晶格电子阻挡层的前一周期结构的第一电子阻挡子层的厚度，所述超晶格电子阻挡层的后一周期结构的第二电子阻挡子层的厚度小于所述超晶格电子阻挡层的前一周期结构的第二电子阻挡子层的厚度，所述超晶格电子阻挡层的后一周期结构的厚度等于所述超晶格电子阻挡层的前一周期结构的厚度。
具体的，所述超晶格电子阻挡层的每个生长周期中，所述第一电子阻挡子层与第二电子阻挡子层的厚度比为1:4~4:1，靠近所述低温P型GaN层的第二电子阻挡子层的厚度为2~4nm，靠近所述高温P型GaN层的第二电子阻挡子层的厚度为0.5~2nm，每个周期结构的所述第一电子阻挡子层和所述第二电子阻挡子层的总厚度为4~8nm，所述超晶格电子阻挡层70的总厚度为20~80nm。
综上，在制备发光二极管的外延片结构时，相比传统的单一结构的AlGaN电子阻挡厚层，由第一电子阻挡子层及第二电子阻挡子层叠加而成的超晶格电子阻挡层，其中的第二电子阻挡子层（AlxIn1-xN层）不仅能够阻挡电子的泄露，且由于第二电子阻挡子层属于薄层，也能够增强空穴在超晶格结构中的带内隧穿能力，使空穴获得能量后便于传输到多量子阱层，即在抑制电子泄漏的同时仍能促进空穴向多量子阱层的注入；
且本发明通过控制第二电子阻挡子层（AlxIn1-xN层）的厚度随生长周期递增而递减，使得靠近所述多量子阱层一侧的AlxIn1-xN层较厚，能够有效阻挡有源层电子的溢出，而靠近所述高温P型GaN层一侧的AlxIn1-xN层厚度较薄，则对所述高温P型GaN层空穴隧穿能力具有更强的促进作用；
进一步的，在第二电子阻挡子层（AlxIn1-xN层）中，0.7≤x≤0.9，由于所述第二电子阻挡子层的AlxIn1-xN材料可以认为是AlN和InN构成的三元合金，AlN和InN的晶格常数分别为3.112和3.548，因此，所述第二电子阻挡子层的晶格大小等于3.112x+3.548(1-x)，而所述第一电子阻挡子层的GaN材料的晶格常数为3.189，因此，当0.7≤x≤0.9时，所述第一电子阻挡子层与所述第二电子阻挡子层之间的晶格大小能够很好的匹配，由此能够很好的减少超晶格生长的失配应力和缺陷，从而有效消除压电极化效应和能带弯曲。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、 “示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明的保护范围应以所附权利要求为准。

Claims (9)

1.一种发光二极管的外延片结构，其特征在于，所述外延片结构包括：衬底及依次外延生长于所述衬底之上的缓冲层、非掺杂GaN层、N型GaN层、多量子阱层、低温P型GaN层、超晶格电子阻挡层、高温P型GaN层及P型接触；
其中，所述超晶格电子阻挡层包括预设周期个交替层叠的第一电子阻挡子层和第二电子阻挡子层，所述超晶格电子阻挡层的单个周期中的所述第二电子阻挡子层生长在所述第一电子阻挡子层上方，所述第一电子阻挡子层为GaN层，所述第二电子阻挡子层为AlxIn1-xN层，所述第二电子阻挡子层的厚度随生长周期递增而递减，用于在保证电子阻挡能力同时提升空穴隧穿能力，且0.7≤x≤0.9，组分调配后的所述第二电子阻挡子层用于匹配所述低温P型GaN层与高温P型GaN层之间的晶格常数。
2.根据权利要求1所述的发光二极管的外延片结构，其特征在于，x=0.82。
3.根据权利要求1所述的发光二极管的外延片结构，其特征在于，所述第一电子阻挡子层的厚度随生长周期递增而递增，每个周期结构的所述第一电子阻挡子层和所述第二电子阻挡子层的总厚度保持不变。
4.根据权利要求1所述的发光二极管的外延片结构，其特征在于，所述超晶格电子阻挡层的单个周期结构中，所述第一电子阻挡子层与第二电子阻挡子层的厚度比为1:4~4:1。
5.根据权利要求1所述的发光二极管的外延片结构，其特征在于，靠近所述低温P型GaN层的第二电子阻挡子层的厚度为2~4nm，靠近所述高温P型GaN层的第二电子阻挡子层的厚度为0.5~2nm，每个周期结构的所述第一电子阻挡子层和所述第二电子阻挡子层的总厚度为4~8nm。
6.根据权利要求1所述的发光二极管的外延片结构，其特征在于，所述超晶格电子阻挡层的周期为5~15个，总厚度为20~80nm。
7.一种发光二极管的外延片结构的制备方法，其特征在于，用于制备权利要求1-6任一项所述的发光二极管的外延片结构，所述制备方法包括：
提供一衬底并在所述衬底上生长一缓冲层；
在所述缓冲层上生长一非掺杂GaN层；
在所述非掺杂GaN层上生长一N型GaN层；
在所述N型GaN层上生长一多量子阱层；
在所述多量子阱层上生长一低温P型GaN层；
在所述低温P型GaN层上生长一超晶格电子阻挡层；
在所述超晶格电子阻挡层上生长一高温P型GaN层；
及在所述高温P型GaN层上生长一P型接触层；
其中，所述超晶格电子阻挡层包括预设周期个交替层叠的第一电子阻挡子层和第二电子阻挡子层，所述超晶格电子阻挡层的单个周期中的所述第二电子阻挡子层生长在所述第一电子阻挡子层上方，所述第一电子阻挡子层为GaN层，所述第二电子阻挡子层为AlxIn1-xN层，所述第二电子阻挡子层的厚度随生长周期递增而递减，用于在保证电子阻挡能力同时提升空穴隧穿能力，且0.7≤x≤0.9，组分调配后的所述第二电子阻挡子层用于匹配所述低温P型GaN层与高温P型GaN层之间的晶格常数。
8.根据权利要求7所述的发光二极管的外延片结构的制备方法，其特征在于，所述在所述低温P型GaN层上生长一超晶格电子阻挡层的步骤具体包括：
在所述低温P型GaN层上生长所述超晶格电子阻挡层的第一周期结构，所述超晶格电子阻挡层的第一周期结构包括第一电子阻挡子层和第二电子阻挡子层，所述第一电子阻挡子层为GaN层，所述第二电子阻挡子层为AlxIn1-xN层，0.7≤x≤0.9；
在所述超晶格电子阻挡层的前一周期结构上依次生长第一电子阻挡子层和第二电子阻挡子层以作为所述超晶格电子阻挡层的后一周期结构，直至生成所述超晶格电子阻挡层的预设数量的周期结构。
9.根据权利要求8所述的发光二极管的外延片结构的制备方法，其特征在于，所述在所述超晶格电子阻挡层的前一周期结构上依次生长第一电子阻挡子层和第二电子阻挡子层以作为所述超晶格电子阻挡层的后一周期结构的步骤具体包括：
在所述超晶格电子阻挡层的前一周期结构的第一电子阻挡子层上生长AlxIn1-xN层以作为所述超晶格电子阻挡层的前一周期结构的第二电子阻挡子层；
在所述超晶格电子阻挡层的前一周期结构的第二电子阻挡子层上生长GaN层以作为所述超晶格电子阻挡层的后一周期结构的第一电子阻挡子层；
在所述超晶格电子阻挡层的后一周期结构的第一电子阻挡子层上生长AlxIn1-xN层以作为所述超晶格电子阻挡层的后一周期结构的第二电子阻挡子层，其中，所述超晶格电子阻挡层的后一周期结构的第一电子阻挡子层的厚度大于所述超晶格电子阻挡层的前一周期结构的第一电子阻挡子层的厚度，所述超晶格电子阻挡层的后一周期结构的第二电子阻挡子层的厚度小于所述超晶格电子阻挡层的前一周期结构的第二电子阻挡子层的厚度，所述超晶格电子阻挡层的后一周期结构的厚度等于所述超晶格电子阻挡层的前一周期结构的厚度。
CN202210559300.8A 2022-05-23 2022-05-23 一种发光二极管的外延片结构及其制备方法 Active CN114649454B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210559300.8A CN114649454B (zh) 2022-05-23 2022-05-23 一种发光二极管的外延片结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210559300.8A CN114649454B (zh) 2022-05-23 2022-05-23 一种发光二极管的外延片结构及其制备方法

Publications (2)

Publication Number Publication Date
CN114649454A true CN114649454A (zh) 2022-06-21
CN114649454B CN114649454B (zh) 2022-08-23

Family

ID=81996620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210559300.8A Active CN114649454B (zh) 2022-05-23 2022-05-23 一种发光二极管的外延片结构及其制备方法

Country Status (1)

Country Link
CN (1) CN114649454B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975704A (zh) * 2022-08-02 2022-08-30 江西兆驰半导体有限公司 一种led外延片及制备方法
CN116130568A (zh) * 2023-04-17 2023-05-16 江西兆驰半导体有限公司 一种高光效发光二极管外延片及其制备方法、发光二极管
CN116741905A (zh) * 2023-08-11 2023-09-12 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120138891A1 (en) * 2010-10-27 2012-06-07 The Regents Of The University Of California METHOD FOR REDUCTION OF EFFICIENCY DROOP USING AN (Al,In,Ga)N/Al(x)In(1-x)N SUPERLATTICE ELECTRON BLOCKING LAYER IN NITRIDE BASED LIGHT EMITTING DIODES
CN102931306A (zh) * 2012-11-06 2013-02-13 华灿光电股份有限公司 一种发光二极管外延片
KR20150089231A (ko) * 2014-01-27 2015-08-05 엘지이노텍 주식회사 발광소자 및 이를 구비하는 발광소자 패키지
WO2016081555A1 (en) * 2014-11-18 2016-05-26 Sensor Electronic Technology, Inc. Optoelectronic device with modulation doping
CN105932130A (zh) * 2016-04-25 2016-09-07 东莞市中镓半导体科技有限公司 一种具有新型电子阻挡层的近紫外led及其制备方法
CN107134514A (zh) * 2017-05-10 2017-09-05 华灿光电股份有限公司 一种发光二极管的外延片及其制造方法
CN108461592A (zh) * 2018-02-26 2018-08-28 华灿光电(苏州）有限公司 一种发光二极管外延片及其制造方法
CN113161453A (zh) * 2021-01-26 2021-07-23 华灿光电(苏州）有限公司 发光二极管外延片及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120138891A1 (en) * 2010-10-27 2012-06-07 The Regents Of The University Of California METHOD FOR REDUCTION OF EFFICIENCY DROOP USING AN (Al,In,Ga)N/Al(x)In(1-x)N SUPERLATTICE ELECTRON BLOCKING LAYER IN NITRIDE BASED LIGHT EMITTING DIODES
CN102931306A (zh) * 2012-11-06 2013-02-13 华灿光电股份有限公司 一种发光二极管外延片
KR20150089231A (ko) * 2014-01-27 2015-08-05 엘지이노텍 주식회사 발광소자 및 이를 구비하는 발광소자 패키지
WO2016081555A1 (en) * 2014-11-18 2016-05-26 Sensor Electronic Technology, Inc. Optoelectronic device with modulation doping
CN105932130A (zh) * 2016-04-25 2016-09-07 东莞市中镓半导体科技有限公司 一种具有新型电子阻挡层的近紫外led及其制备方法
CN107134514A (zh) * 2017-05-10 2017-09-05 华灿光电股份有限公司 一种发光二极管的外延片及其制造方法
CN108461592A (zh) * 2018-02-26 2018-08-28 华灿光电(苏州）有限公司 一种发光二极管外延片及其制造方法
CN113161453A (zh) * 2021-01-26 2021-07-23 华灿光电(苏州）有限公司 发光二极管外延片及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975704A (zh) * 2022-08-02 2022-08-30 江西兆驰半导体有限公司 一种led外延片及制备方法
CN116130568A (zh) * 2023-04-17 2023-05-16 江西兆驰半导体有限公司 一种高光效发光二极管外延片及其制备方法、发光二极管
CN116130568B (zh) * 2023-04-17 2024-01-26 江西兆驰半导体有限公司 一种高光效发光二极管外延片及其制备方法、发光二极管
CN116741905A (zh) * 2023-08-11 2023-09-12 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116741905B (zh) * 2023-08-11 2023-10-20 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Also Published As

Publication number Publication date
CN114649454B (zh) 2022-08-23

Similar Documents

Publication Publication Date Title
CN114649454B (zh) 一种发光二极管的外延片结构及其制备方法
CN110718612B (zh) 发光二极管外延片及其制造方法
CN115458650B (zh) 发光二极管外延片及其制备方法、发光二极管
CN104810442B (zh) 一种发光二极管外延片及其生长方法
CN115188863B (zh) 发光二极管外延片及其制备方法
CN113675303A (zh) 一种氮化物发光二极管外延片及其制备方法
CN116130569B (zh) 一种高效发光二极管及制备方法
CN115863501B (zh) 一种发光二极管外延片及其制备方法
CN115020558B (zh) 一种高复合效率的发光二极管外延片及其制备方法
CN116825913A (zh) 一种发光二极管外延片及制备方法、led
CN115295693A (zh) 一种发光二极管外延片及其制备方法
CN116960248B (zh) 一种发光二极管外延片及制备方法
CN117393667B (zh) 发光二极管外延片及其制备方法、led
CN116364820B (zh) 发光二极管外延片及其制备方法、led
CN116845153A (zh) 一种高光效发光二极管外延片、制备方法及led
CN116598396A (zh) 发光二极管外延片及其制备方法、led
CN110582857B (zh) 发光二极管
US20200091374A1 (en) Semiconductor Chip of Light Emitting Diode and Quantum Well Layer Thereof and Manufacturing Method Thereof
CN116995166B (zh) 发光二极管外延片及其制备方法、led
CN117810332B (zh) 氮化镓基发光二极管外延片及其制备方法
CN116936701B (zh) 一种发光二极管外延片及制备方法、led芯片
CN116344691B (zh) 发光二极管外延片及其制备方法、led
CN116525730B (zh) 一种发光二极管外延片制备方法及外延片
KR20090003384A (ko) 질화물계 발광 소자
CN117691014A (zh) 发光二极管外延片及其制备方法、led

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant