JP2019165156A - 半導体発光素子およびその製造方法 - Google Patents
半導体発光素子およびその製造方法 Download PDFInfo
- Publication number
- JP2019165156A JP2019165156A JP2018053029A JP2018053029A JP2019165156A JP 2019165156 A JP2019165156 A JP 2019165156A JP 2018053029 A JP2018053029 A JP 2018053029A JP 2018053029 A JP2018053029 A JP 2018053029A JP 2019165156 A JP2019165156 A JP 2019165156A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- light emitting
- type layer
- semiconductor light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Physical Vapour Deposition (AREA)
Abstract
【課題】ファセット面が形成された量子ドットを有する発光層を備え、p型層への酸素混入が抑制された半導体発光素子およびその製造方法を実現する。【解決手段】基板1上に、n型層2、発光層3、p型層4がこの順で積層された半導体発光素子であって、n型層2およびp型層4がInxGa(1−x−y)AlyN(0≦x≦1、0≦y≦1、1−x−y≧0)で、発光層3がInxGa(1−x)N(0≦x≦1)、かつ(11−2n)面(nは結晶構造が成立する任意の整数)のファセット面を有する量子ドット311を備え、p型層4にMgがドープされている。これにより、p型層4の最表面4aの表面粗さが低減され、p型層4への酸素混入およびこれに伴う特性低下が抑制された半導体発光素子となる。その製造方法には、p型層4を形成する際のV族元素の原料供給量に対するIII族元素の原料供給量の比を、n型層2のそれよりも大きくすることを含む。【選択図】図1
Description
本発明は、量子ドットを有する半導体発光素子およびその製造方法に関する。
従来、この種の半導体発光素子としては、例えば、基板上に、化合物半導体によりなるn型層、InGaN系化合物によりなる量子ドットを含む発光層、化合物半導体によりなるp型層がこの順で積層された構成が知られている。量子ドットを含む発光層は、例えば、量子ドット効果を示さないバリア層と量子ドット層とが交互に複数積層された構成とされる。
この量子ドット層は、例えば、面内格子定数を有する基板上に、この面内格子定数と異なる材料を自己組織化させる手法で形成される。このような手法で形成される量子ドットは、面内格子定数の差により圧縮もしくは引張の歪みが生じるため、積層される層数が多くなるほど発光層全体の歪みが大きくなる要因となる。このような歪みが大きくなると、半導体発光素子の特性が低下してしまう。この課題を解決するものとして、例えば特許文献1に記載の半導体発光素子が提案されている。
この半導体発光素子は、基板上に、AlGaN系化合物によりなるn型層、AlGaInN系化合物によりなる量子ドット層を含む発光層、AlGaN系化合物によりなるp型層がこの順で積層された構成とされている。
具体的には、この半導体発光素子は、AlxGayIn(1−x−y)Nによりなるバリア層(x、yは、0≦x≦1、0≦y≦1、1−x−y≠0を満たす任意の数)とAlGaInN系化合物によりなる量子ドット層とが積層されてなる発光層を備える。この半導体発光素子は、Alの含有量が調整され、圧縮歪みを有する部分と引張り歪みを有する部分との両方を成長させて得られるバリア層を有するため、発光層の歪みが抑制された構造となる。
ここで、本発明者らは、主としてInGaN系化合物で構成される量子ドット層を含む発光層を備える半導体発光素子について検討を行った結果、量子ドットにファセット面が形成されると、半導体発光素子の特性が低下することを突き止めた。
具体的には、本発明者らは、例えばIn組成が0.42程度と大きいInGaN系化合物で構成され、赤色の波長領域の光を生じさせる量子ドットを備える半導体発光素子においては、ファセット面が形成され、その電気特性や発光特性が低下することに気付いた。さらなる鋭意検討の結果、量子ドットのファセット面形成により発光層の最表面が凹凸形状となり、この最表面上に形成されるp型層がこの凹凸形状を引き継いだ形状となることで、半導体発光素子の特性が低下することが判明した。
特許文献1に記載の半導体発光素子は、発光層の歪みが抑制された構造となるものの、量子ドットにファセット面が形成された場合には、このファセット面形成による悪影響を抑制することができない構造である。
本発明は、上記の点に鑑みてなされたものであり、量子ドットにおいてファセット面が形成された場合であっても、ファセット面形成による特性低下が抑制される半導体発光素子およびその製造方法を提供することを目的とする。
上記目的を達成するため、請求項1に記載の半導体発光素子は、基板(1)上に、n型層(2)、量子ドット(311)によりなる量子ドット層(31)を備える発光層(3)、p型層(4)がこの順に積層された半導体発光素子である。このような構成において、n型層およびp型層は、InxGa(1−x−y)AlyN(0≦x≦1、0≦y≦1、1−x−y≧0)である第1窒化物半導体を有してなると共に、第1窒化物半導体の単層もしくは積層構造とされており、p型層は、ドーパントとしてMgを含んでおり、量子ドットは、InxGa(1−x)N(0≦x≦1)である第2窒化物半導体を有してなると共に、(11−2n)面(nは結晶構造が成り立つ任意の整数)のファセット面を有する。
これにより、ファセット面を有する量子ドットを備える発光層の最表面に表面凹凸が形成されても、Mgがドープされることでその表面凹凸が発光層の最表面におけるそれよりも低減されたp型層が積層された半導体発光素子となる。そのため、p型層の表面凹凸が低減され、量子ドットのファセット面形成による特性低下が抑制される半導体発光素子となる。
請求項10に記載の半導体レーザ素子は、基板(1)と、基板上に配置され、InxGa(1−x−y)AlyN(0≦x≦1、0≦y≦1、1−x−y≧0)である窒化物半導体を有してなる、n型バッファ(21)、n型クラッド層(22)およびn型ガイド層(23)がこの順で積層されてなるn型層(2)と、n型層上に配置され、InxGa(1−x)N(0≦x≦1)である窒化物半導体を有してなり、(11−2n)面(nは結晶構造が成り立つ任意の整数)のファセット面を備える複数の量子ドット(311)で構成された量子ドット層(31)を備える発光層(3)と、発光層上に形成され、InxGa(1−x−y)AlyN(0≦x≦1、0≦y≦1、1−x−y≧0)である窒化物半導体を有してなる、p型電子障壁層(41)、p型ガイド層(42)、p型クラッド層(43)およびp型キャップ層(44)がこの順で積層されてなるp型層(4)と、を備える。このような構成において、p型層は、ドーパントとしてMgを含んでいる。
これにより、請求項1に記載の発明と同様に、量子ドットにおいてファセット面が形成された場合であっても、ファセット面形成による特性低下が抑制された半導体レーザ素子となる。
請求項13に記載の半導体発光素子の製造方法は、請求項1ないし9のいずれか1つに記載の半導体発光素子の製造方法であって、基板を用意することと、n型層を形成することと、量子ドット層を備える発光層を形成することと、p型層を形成することと、を含む。このような製造方法において、p型層を形成することにおいては、p型層を構成する第1窒化物半導体におけるV族元素の原料供給量に対するIII族元素の原料供給量の比を、n型層を形成する工程における第1窒化物半導体におけるV族元素の原料供給量に対するIII族元素の原料供給量の比よりも大きくする。
これにより、量子ドットのファセット面に起因する表面凹凸が発光層の最表面に形成されても、p型層にMgをドープすることでサーファクタント効果により、その表面凹凸が発光層3の表面凹凸よりも低減された半導体発光素子を製造することができる。さらに、p型層の形成工程におけるV族に対するIII族の比を、n型層の形成工程におけるそれよりも高くすることで、上記のサーファクタント効果が高められ、よりp型層の最表面における表面粗さを低減することができる。よって、ファセット面形成による特性低下が抑制された半導体発光素子を製造することができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
第1実施形態の半導体発光素子について、図1〜図8を参照して述べる。本実施形態の半導体発光素子は、例えば発光ダイオードや半導体レーザとして用いられる。本実施形態では、半導体レーザ素子とされた例について説明する。
第1実施形態の半導体発光素子について、図1〜図8を参照して述べる。本実施形態の半導体発光素子は、例えば発光ダイオードや半導体レーザとして用いられる。本実施形態では、半導体レーザ素子とされた例について説明する。
図1では、本実施形態の半導体発光素子の構成を分かり易くするため、構成要素の厚みなどを誇張してデフォルメしたものを示している。図3では、見易くするため、後述する量子ドット311を覆うバリア層32を省略している。
本実施形態の半導体発光素子は、図1に示すように、基板1と、n型層2と、量子ドット層31を有してなる発光層3と、p型層4とを備え、これらがこの順に積層された構成とされている。本実施形態の半導体発光素子は、例えば基板1のうち主面1aの反対面側とp型層4側とに配置される図示しない一対の電極を備え、電界が印加されるとn型層2側からp型層4側に向かって電子が移動し、p型層4側からn型層2側に向かって正孔が移動する。本実施形態の半導体発光素子は、これらの正孔と電子とが発光層3で再結合することで発光する構成とされている。
基板1は、図1に示すように、主面1aを有する板状とされ、n型層2が形成される支持基板であり、例えば、GaN、サファイアやSiCなどが用いられる。基板1は、GaN系化合物により構成されるn型層2を形成する観点から、(0001)面、すなわちc軸を主面とするGaN結晶からなるGaN自立基板とされることが好ましい。ただ、基板1は、n型層2をエピタキシャル成長により形成できる下地となればよく、サファイアやSiCによりなる基材上にGaNのエピタキシャル層が形成されたGaNテンプレート基板とされてもよいし、他の基板とされてもよい。
なお、ここでいう(0001)面や後述する(11−24)面、[2−1−10]などの表現は、いわゆるミラー指数であり、六方晶など結晶の格子面および格子方向を記述する際に用いられるものである。その詳細は、量子ドット311についての説明にて後述する。
n型層2は、本実施形態では、例えば、図1に示すように、n型バッファ層21と、n型クラッド層22と、n型ガイド層23とを有してなり、これらがこの順で基板1上に積層された積層構造とされている。n型層2は、例えば、SiなどのIV族元素の不純物がドープされたn型半導体であって、主として一般式がInxGa(1−x−y)AlyN(0≦x≦1、0≦y≦1、1−x−y≧0)である窒化物半導体で構成されている。
なお、以下の説明において、n型層2を構成する窒化物半導体とp型層4を構成する窒化物半導体とを区別するために、便宜的に、前者を第1窒化物半導体と称し、後者を第2窒化物半導体と称する。
n型バッファ層21は、図1に示すように、基板1の主面1a上に形成され、基板1とn型クラッド層22とを緩衝する層であり、例えば、SiがドープされたGaN層とされる。n型バッファ層21は、例えば、150nm〜1μm程度の厚みとされる。
n型クラッド層22は、図1に示すように、n型バッファ層21上に形成され、電界が印加された場合に電子を発光層3側に供給する層であり、例えば、SiがドープされたAlGaN層とされる。n型クラッド層22は、例えば、AlGaN中のAl組成が7%程度とされることが好ましく、この場合、Al0.07Ga0.93N程度の組成となる。n型クラッド層22は、例えば、400nm〜600nm程度の厚みとされる。
n型ガイド層23は、図1に示すように、n型クラッド層22上に形成され、発光層3で生じた光を閉じ込めるための層であり、例えば、SiがドープされたInGaN層とされる。n型ガイド層23は、例えば、InGaN中のIn組成が4%程度とされることが好ましく、この場合、In0.04Ga0.96N程度の組成となる。n型ガイド層23は、例えば、100nm〜150nm程度の厚みとされる。
発光層3は、図1に示すように、n型ガイド層23上に形成されると共に、複数の量子ドット311からなる量子ドット層31とこれを覆うバリア層32とを有してなる。発光層3は、例えば、量子ドット層31とバリア層32とが1層ずつ積層されるか、またはこれらが交互に繰り返し積層された構成とされるが、本実施形態では、図1に示すように、6層ずつ積層された構成とされている。
なお、発光層3は、量子ドット311のドットサイズを変えることで発光ピーク波長を変更したり、量子ドット層31およびバリア層32の層数を増やすことで発光強度を上げたりするなどの調整がなされてもよい。また、発光層3の量子ドット層31およびバリア層32の積層数は、任意である。
量子ドット層31は、複数の量子ドット311が、図1に示すように、所定の間隔で配置されてなる。言い換えると、量子ドット層31が形成される下地は、該量子ドット層31に部分的に覆われており、各量子ドット311間においては該量子ドット31層から露出している。
量子ドット311は、主として一般式がInxGa(1−x)N(0≦x≦1)である窒化物半導体で構成されている。量子ドット311は、半導体発光素子の発光の波長領域に応じたIn組成とされ、例えばxが0.42以上1以下の範囲とされ、特に発光層3で赤色の波長領域の光を生じさせる場合には、xが0.42以上0.54以下の範囲とされる。量子ドット311は、例えば、InGaN中のIn組成が42%程度とされ、この場合、In0.42Ga0.58N程度の組成となる。
量子ドット311は、(11−2n)面(nは、結晶構造が成り立つ任意の整数)のファセット面が形成されており、本実施形態では、図2もしくは図3に示すように、(11−24)面のファセット面が形成されている。
具体的には、量子ドット311の結晶構造のユニットセルを、図2に示すように、a1軸(すなわち[2−1−10]軸方向)、a2軸(すなわち[−12−10]軸方向)、a3軸(すなわち[−1−120]軸方向)、c軸(すなわち[0001]軸方向)と表記する。このとき、図2に示す(0001)面がn型ガイド層23と接する側の面となり、c軸方向が積層方向となり、図2で太い枠線で示す(11−24)面が量子ドット311のファセット面となる。
図2に示すユニットセルをa3軸に沿った平面で切断した断面に相当する図3に示すように、(11−24)面のファセット面が形成された場合、量子ドット311のうち下地側の面と該ファセット面とのなす角度のうち鋭角のもの(θ1)は、39.1°となる。言い換えると、量子ドット311のうち下地側の面と該ファセット面とのなす角度のうち鋭角のもの(以下「ファセット面角度θ1」という)は、量子ドット311のうち(0001)面と(11−2n)面とのなす角度のうち鋭角のものとなる。
なお、量子ドット311のファセット面、すなわち(11−2n)面は、InxGa(1−x)N中のIn組成により変わるが、結晶構造が成立すればよく、(11−24)面に限られるものではない。つまり、量子ドット311のファセット面角度θ1は、量子ドット311のファセット面に応じて変わるとも言える。
バリア層32は、主として一般式がInxGa(1−x)N(0≦x≦1)である窒化物半導体で構成されており、例えばInGaN中のIn組成が0%、すなわちGaNとされる。バリア層32は、本実施形態では、図1に示すように、量子ドット層31および該量子ドット層31が形成された下地を覆っている。
なお、量子ドット層31とバリア層32とが交互に繰り返し積層された場合、各量子ドット層31における量子ドット311や各バリア層32の組成は、すべて同じとされてもよいし、一部または全部異なっていてもよい。
また、発光層3は、ファセット面が形成された量子ドット311の影響により、図4に示すように、該発光層3のうちp型層4側の一面3aにおいて表面凹凸が形成されている。発光層3は、一面3aの表面粗さRaが、例えば1nm〜2nm程度とされる。なお、ここでいう表面粗さRaとは、日本工業規格(JIS規格)において規定する算術平均粗さである。
p型層4は、本実施形態では、例えば、図1に示すように、p型電子障壁層41と、p型ガイド層42と、p型クラッド層43と、p型キャップ層44とを有してなり、これらがこの順で発光層3上に積層された積層構造とされている。p型層4は、Mgがドーパントとして含まれたp型半導体であって、主として一般式がInxGa(1−x−y)AlyN(0≦x≦1、0≦y≦1、1−x−y≧0)である第2窒化物半導体で構成されている。p型層4は、図1に示す最表面4a、すなわちp型キャップ層44のうちp型クラッド層43の反対側の面における表面粗さを低減し、半導体発光素子としての特性を向上させる観点から、Mgの濃度が1×1020cm−3以下とされている。このMg濃度の調整による効果については、後述する。
p型電子障壁層41は、n型層2から発光層3へ移動した電子をブロックし、発光層3に留める障壁となる層であり、図1に示すように、発光層3上に配置されている。p型電子障壁層41は、MgがドープされたAlGaNとされ、例えば、AlGaN中のAl組成が15%程度とされることが好ましく、この場合、Al0.15Ga0.85N程度の組成となる。p型電子障壁層41は、例えば、15nm〜20nm程度の厚みとされる。
p型ガイド層42は、図1に示すように、p型電子障壁層41上に形成され、発光層3で生じた光を発光層3内に閉じ込めるための層であり、例えば、MgがドープされたInGaNとされる。p型ガイド層42は、例えば、InGaN中のIn組成が4%程度とされることが好ましく、この場合、In0.04Ga0.96N程度の組成となる。p型ガイド層42は、例えば、100nm〜150nm程度の厚みとされる。
p型クラッド層43は、図1に示すように、p型ガイド層42上に形成され、電界が印加された場合に正孔を発光層3側に供給する層であり、例えば、MgがドープされたAlGaN層とされる。p型クラッド層43は、例えば、AlGaN中のAl組成が7%程度とされることが好ましく、この場合、Al0.07Ga0.93N程度の組成となる。p型クラッド層43は、例えば、400nm〜600nm程度の厚みとされる。
p型キャップ層44は、図1に示すように、p型クラッド層43上に形成され、図示しない電極と接続される層であり、例えば、MgがドープされたGaNとされる。p型キャップ層44は、例えば、100nm〜300nm程度の厚みとされる。p型キャップ層44の最表面、すなわちp型層4の最表面4aは、p型層4の構成要素にMgがドープされることによるサーファクタント効果で、図5に示すように、発光層3の一面3aよりもその表面凹凸の粗さ度合いが小さくなっている。
具体的には、p型層4の最表面4aは、発光層3の一面3aの表面粗さRaが1nm〜2nmである場合には、その表面粗さRaが0.3nm〜0.4nm程度とされ、発光層3の一面3aよりも平坦化されている。言い換えると、本実施形態の半導体発光素子は、p型層4を構成する第2窒化物半導体のc軸方向を法線方向とする平面とp型層4の最表面4aが有する傾斜面とのなす角度のうち鋭角のものの角度が、ファセット面角度θ1よりも小さい構成とされている。
なお、ここでいう「平坦化」とは、相対的に表面粗さRaが小さくなることを意味している。また、ここでいう「傾斜面」とは、p型層4の最表面4aのうち第2窒化物半導体のc軸方向を法線方向とする平面に対して傾斜している面を意味する。
以上が、本実施形態の半導体発光素子の構成である。つまり、本実施形態の半導体素子は、量子ドット311に(11−24)面のファセット面が形成される一方で、p型層4の最表面4aにおいては、(11−24)面のファセット面が形成されていない構造とされている。なお、ファセット面が形成されているか否かについては、例えばAFMなどの公知の方法により確認することができる。
次に、本実施形態の半導体発光素子の製造方法の一例について説明する。なお、本実施形態の半導体発光素子の製造工程には、任意のエピタキシャル成長による成膜法を採用できるため、本明細書では簡単に説明する。
まず、基板1として(0001)面を主面とするGaN自立基板を用意する。この基板1の主面1a上に、例えば分子線エピタキシー法(MBE:Molecular Beam Epitaxyの略、以下「MBE法」という)などによりn型層2、発光層3およびp型層4をこの順番で形成する。
MBE法でn型層2、発光層3およびp型層4を形成する場合、基板1を真空チャンバー内の試料台にセットし、例えば、10−10torr程度の超高真空中でIII族の材料(Al、Ga、In)およびV族の材料(N)を用いてエピタキシャル成長させて形成する。
例えば、III族の材料やドーパント(Si、Mgなど)については、Al、Ga、In、Si、Mgなどをそれぞれ別々のKセルにセットし、所定の温度で加熱して蒸発させて基板1の主面1a側に供給することができる。この際、各材料がセットされたKセル上に配置されたシャッターの開閉を適宜制御することで、エピタキシャル成長に必要な材料を選択的に供給することができる。V族の材料(N)については、例えばN2ガスとして供給管により真空チャンバー内に供給することができるが、高純度の窒素を供給するため、別途RFプラズマ源を用いてプラズマ化することで原子状窒素として供給することが好ましい。
具体的には、用意した基板1を、例えば、800℃に加熱し、Si、Ga、Nを供給してエピタキシャル成長させることで、n型バッファ層21としてSiがドープされたGaNを形成する。n型バッファ層21の成膜方向における厚み(以下、単に「膜厚」という)は、例えば150nmとされる。
続いて、n型バッファ層21が成膜された基板1を、例えば、875℃に加熱し、Si、Al、Ga、Nを供給してエピタキシャル成長させることで、n型クラッド層22としてSiがドープされたGaNを形成する。n型クラッド層22の膜厚は、例えば500nmとされる。
その後、例えば、n型クラッド層22が成膜された基板1を700℃に加熱し、Si、In、Ga、Nを供給してエピタキシャル成長させることで、n型ガイド層23としてSiがドープされたInGaNを形成する。n型ガイド層23の膜厚は、例えば150nmとされる。このようにして、n型層2を基板1上に形成することができる。
そして、n型層2が形成された基板1を、例えば、530℃に加熱し、In、Ga、Nを供給してエピタキシャル成長させることで、InxGa(1−x)N(0≦x≦1)によりなる量子ドット311を複数備える量子ドット層31を形成する。次いで、量子ドット層31が形成された基板1を530℃に保ったまま、Ga、Nを供給してエピタキシャル成長させることで、バリア層32としてGaNを形成する。なお、量子ドット層31を形成する際の基板1の温度とバリア層32を形成する際の基板1の温度は、同じであってもよいし、異なっていてもよい。本実施形態では、量子ドット層31の形成とバリア層32の形成とを交互に6回繰り返すことで、発光層3を形成することができる。発光層3の厚みは、例えば60nmとされる。
続いて、発光層3が形成された基板1を、例えば、750℃で加熱し、Mg、Al、Ga、Nを供給してエピタキシャル成長させることで、p型電子障壁層41としてMgがドープされたAlGaNを形成することができる。p型電子障壁層41の膜厚は、例えば20nmとされる。
その後、p型電子障壁層41が形成された基板1を、例えば、750℃で加熱し、Mg、In、Ga、Nを供給してエピタキシャル成長させることで、p型ガイド層42としてMgがドープされたInGaNを形成することができる。p型ガイド層42の膜厚は、例えば150nmとされる。
そして、p型ガイド層42が形成された基板1を、例えば、750℃で加熱し、Mg、Al、Ga、Nを供給してエピタキシャル成長させることで、p型クラッド層43としてMgがドープされたAlGaNを形成することができる。p型クラッド層43の膜厚は、例えば500nmとされる。
続いて、p型クラッド層43が形成された基板1を、例えば、750℃で加熱し、Mg、Ga、Nを供給してエピタキシャル成長させることで、p型キャップ層44としてMgがドープされたGaNを形成することができる。p型キャップ層44の膜厚は、例えば200nmとされる。そして、基板1の主面1aの反対面上およびp型層4上にそれぞれ電極を、例えば、別途、真空蒸着法などによって形成することで、本実施形態の半導体発光素子を製造することができる。
なお、p型層4を形成する際における加熱温度は、750℃以下とされることが好ましい。本発明者らの検討結果によれば、750℃を超える加熱温度の場合には量子ドット311により得られる発光波長が変化したのに対して、750℃以下の加熱温度では量子ドット311により得られる発光波長が変化しなかったためである。
ここで、各層をエピタキシャル成長により形成する際における「V族元素の原料の供給量」に対する「III族元素の原料の供給量」の比を「III/V比」として、p型層4を形成する際におけるIII/Vの比を所定の値以上とすることが好ましい。具体的には、p型層4を形成する際におけるIII/Vの比を、n型層2を形成する際におけるIII/V比よりも大きくすることが好ましい。これは、本発明者らの鋭意検討により得られた知見であるが、III族元素の原料の供給量をV族元素のそれよりも多くすることで、p型層4にMgのドープによるサーファクタント効果、すなわちp型層4の表面における凹凸の低減効果が高まるためである。物理的には、MBE法以外の成膜方法でも同様の効果が得られると考えられる。
具体的には、n型層2を形成する際におけるIII/V比を1とした場合、p型層4を形成する際におけるIII/V比を例えば1.06とすることで、p型層4の表面は、サーファクタント効果によりその凹凸が低減された状態となる。
なお、III族元素もしくはV族元素の原料の供給量、すなわち原料供給量としては、例えば、供給するモル数を指標とすることができる。また、上記の製造方法の一例では、n型層2、発光層3およびp型層4をMBE法により形成する場合について説明したが、この方法に限定されるものではない。例えば、n型層2、発光層3およびp型層4を有機金属気相堆積法(MOCVD:Metal Organic Chemical Vapor Depositionの略)や原子堆積法(ALE:Atomic Layer Epitaxyの略)などの方法で形成してもよい。また、n型層2、発光層3およびp型層4それぞれの膜厚については、上記した例に限られず、適宜変更されてもよいことは言うまでもない。
次に、本実施形態の半導体発光素子において、p型層4でのMgドープ濃度とこれによる効果について、図6、図7を参照して説明する。図6では、p型層4におけるMg濃度および酸素濃度(単位:atoms/cm3)の関係を対数グラフで示しており、Mg濃度に対して酸素濃度がその10分の1となる場合を太い実線で示している。図7A、図7Bでは、分かり易くするために、p型層4の最表面4a(本実施形態では、p型キャップ層44の表面)における結晶状態をデフォルメして示している。また、図7Bでは、p型キャップ層44の最表面4aにおける原子配列を分かり易くするため、断面視にて当該最表面4aのなす角度を破線で示している。また、図7Bでは、同様の目的で、便宜的に、最表面4aよりも外側に位置する部分に本来存在しない結晶状態の続きを一点鎖線で示している。なお、図6に示すデータは、二次イオン質量分析(SIMS)により得られたものである。
ここで、過去の論文により、LED素子においてp型層での酸素混入量が少ないと発光強度が大きくなり、逆に酸素混入量が多いほど発光強度が小さくなり、酸素混入量が所定以上となると発光しなくなることが報告されている。この現象は、窒化物半導体のp型化を阻害する酸素の混入によりp型層による発光層への正孔注入の効率が低下するためと考えられる。このような論文としては、例えば、Matumoto et.al Japanese Journal of Applied Physics 48(2009) 062102などが挙げられる。
本発明者らは、p型層4における酸素混入の抑制による特性向上について鋭意検討を行い、Mgをドープさせ、サーファクタント効果によりp型層4の最表面4aにおける表面粗さRaを低減することで、p型層4における酸素混入を抑制できることを見出した。そして、p型層4におけるMg濃度を所定の濃度とすることで、p型層4における酸素濃度が抑制されることが判明し、本発明者らは、本実施形態の半導体発光素子に至った。
具体的には、図6に示すように、p型層4のMg濃度を少なくとも1.1×1020 atoms/cm3以下の濃度でドープすることで、p型層4中の酸素濃度をMg濃度の10分の1以下に抑えることができることが判明した。例えば、図6に示すように、p型層4のMg濃度が1.1×1020 atoms/cm3、5.3×1019 atoms/cm3、4.6×1019 atoms/cm3のとき、それぞれp型層4の酸素濃度が1.7×1018 atoms/cm3、2.8×1018 atoms/cm3、2.2×1018 atoms/cm3であった。一方、p型層4のMg濃度が1.8×1020 atoms/cm3以上の場合、図6に示すように、p型層4中の酸素濃度がMg濃度と同程度もしくはそれ以上となった。
この結果は、p型層4のMg濃度が少なくとも1.1×1020 atoms/cm3以下、好ましくは1.0×1020 atoms/cm3以下とされることで、p型層4における酸素混入が抑制されることを示している。このため、p型層4におけるMg濃度は、窒化物半導体をp型化できる程度の濃度よりも高く、かつ1.1×1020 atoms/cm3以下、好ましくは、1.0×1019 atoms/cm3以上1.0×1020 atoms/cm3以下とされることが好ましい。
p型層4の最表面4aの表面粗さRaが小さくなることで、p型層4への酸素混入が抑制される理由として、次のようなことが考えられる。
例えば、ファセット面が形成された量子ドット311を備える発光層3上にp型層4を形成し、その最表面にp型キャップ層44をMgがドープされたGaNで形成する場合について検討する。この場合、図7Aに示すように、p型キャップ層44の最表面4aにGa原子が配置され、その最表面4aが平坦化されることが理想である。これは、Ga原子が最表面4aに配置されることで、N原子が配置される場合に比べ、酸素がp型キャップ層44内に混入することが抑制されるためである。
しかしながら、実際には、図7Bに示すように、p型キャップ層44の最表面4aは、完全に平坦ではなく、表面凹凸が存在する状態となる。以下、説明の簡略化のため、便宜上、この表面凹凸のうちc軸方向を法線とする平面に対して傾斜している面を「傾斜面」と称する。例えば、図7Bに示すように、(11−24)面とされた傾斜面などの一部の最表面4aに酸素分子を引き付けやすいN原子が配置された構成となると考えられる。そして、N原子の最表面4aでの露出が多いほど、p型層4の最表面4aの表面粗さRaが大きくなると考えられる。
つまり、Ga原子比率が高い状態ほど、p型層4の最表面4aの表面粗さRaは小さくなり、酸素混入が抑制されるp型層4を形成できると考えられる。
なお、p型層4の最表面4aにGa原子が主として配置されているかどうかについては、エピタキシャル成長によりp型層4を形成する際に、例えば反射高速電子線回折(RHEED) などの方法で結晶表面の観察をすることで確認することができる。また、p型層4のMg濃度が所定以上とされた場合に、p型層4の酸素濃度がMg濃度と同程度もしくはそれ以上となったのは、必要以上にMgをドープしたことで最表面4aの構造が変化し、却って酸素を引き寄せたためと考えられる。
次に、本実施形態の半導体発光素子を赤色の波長領域で発光させたい場合における量子ドット311の好ましい組成について、図8A、図8Bを参照して説明する。図8A、図8Bでは、正孔を白丸で、電子を黒丸で、正孔および電子の流れを矢印で示すと共に、クラッド層と発光層との境界を便宜的に破線で示している。この場合、量子ドット311は、InxGa(1−x)N(0.42≦x≦0.54)で構成されることが好ましい。
従来、赤色で発光する半導体発光素子としては、発光層としてAlGaInPが用いられ、発光層を挟持するn型およびp型のクラッド層としてAlGaAsが用いられた構成とされたものが知られている。しかしながら、このような構成では、図8Aに示すように、発光層とクラッド層との間における価電子帯(Ev)および伝導帯(Ec)のエネルギー障壁が0.1eV程度と小さく、例えば車載環境などの高温環境下に晒されると、正孔や電子がリークしてしまう。具体的には、この半導体発光素子が高温環境下に晒されると、発光層に移動した電子および正孔の一部に熱エネルギーが加わることで、この一部がエネルギー障壁を超えてしまい、電子がp型クラッド層へ、正孔がn型クラッド層へリークしてしまう。
これに対して、本実施形態の半導体発光素子では、発光層3としてInxGa(1−x)Nを用い、n型クラッド層22およびp型クラッド層43として例えばAlGaNを用いた構成とされる。すなわち、本実施形態の半導体発光素子は、図8Bに示すように、発光層3とn型クラッド層22、および発光層3とp型クラッド層43との間のEvおよびEcのエネルギー障壁が1.5eVよりも大きい構成となる。そのため、発光層3に移動した電子や正孔に熱エネルギーが加わっても、これらのエネルギー障壁を超えて移動することができず、正孔および電子のリークが抑制される。これにより、量子ドット311をInxGa(1−x)Nを用い、かつ0.42≦x≦0.54とすることで、車載環境などの高温環境下に晒されても発光特性の低下が無い耐熱性のある赤色の半導体発光素子となる。
本実施形態によれば、ファセット面が形成された量子ドット311を有する発光層3を備え、発光層3の一面3aに表面凹凸が形成されても、Mgを所定の濃度でドープしたp型層4を積層されることでp型層4の最表面4aが平坦化された半導体発光素子となる。そのため、p型層4への酸素混入が抑制され、ファセット面が形成された量子ドット311を有しつつも、特性低下が抑制された半導体発光素子となる。
また、Mgを所定の濃度としつつ、p型層4を形成することで、ファセット面が形成された量子ドット311を有する発光層3の一面3aにおける表面粗さRaをp型層4で低減され、特性低下が抑制された半導体発光素子を製造することができる。この際、p型層4を形成する際のIII/V比を、n型層2を形成する際のIII/V比よりも大きくすることで、p型層4におけるサーファクタント効果を高めることができ、より特性低下が抑制された半導体発光素子を製造することができる。
(第2実施形態)
第2実施形態の半導体発光素子について、図9を参照して説明する。図9では、図1と同様に、構成要素の厚みや寸法などをデフォルメしたものを示している。
第2実施形態の半導体発光素子について、図9を参照して説明する。図9では、図1と同様に、構成要素の厚みや寸法などをデフォルメしたものを示している。
本実施形態の半導体発光素子は、図9に示すように、上記第1実施形態の半導体発光素子にさらにスペーサー5が加わった構成とされている点において、上記第1実施形態と相違する。本実施形態では、この相違点について主に説明する。
スペーサー5は、図9に示すように、発光層3とp型電子障壁層41との間に配置され、p型電子障壁層41を構成する窒化物半導体にドープされたMgが発光層3内に拡散することを抑制する層である。スペーサー5は、一般式がInxGa(1−x−y)AlyN(0≦x≦1、0≦y≦1、1−x−y≧0)である窒化物半導体であって、意図的な不純物をドープされていないノンドープ層とされ、例えばGaNとされる。
スペーサー5は、他の層と同様に、例えば、MBE法で形成される。MBE法の場合には、例えば、発光層3を形成した基板1を750℃に加熱し、Ga、Nを供給してエピタキシャル成長させることで、スペーサー5として膜厚が60nm程度のGaNを形成することができる。
なお、p型ガイド層42は、MgがドープされたGaNで構成されることが好ましい。これは、Inを含んだ組成とされたp型ガイド層42において新たなファセット面が形成された場合には、発光層3の一面3aをp型層4で平坦化することが阻害されてしまい得ることから、このような平坦化の阻害を確実に防止するためである。
本実施形態によれば、上記第1実施形態の効果に加えて、p型層4にドープされたMgが発光層3に拡散すること、およびこれに伴う発光効率の低下を抑制でき、特性低下がより低減された半導体発光素子となる。
(第3実施形態)
第3実施形態の半導体発光素子について、図10を参照して説明する。図10では、図1と同様に、構成要素の厚みや寸法などをデフォルメしたものを示している。
第3実施形態の半導体発光素子について、図10を参照して説明する。図10では、図1と同様に、構成要素の厚みや寸法などをデフォルメしたものを示している。
本実施形態の半導体発光素子は、図10に示すように、n型層2およびp型層4が単層で構成されている点において、上記第1実施形態と相違し、例えば発光ダイオードなどに適用され得る。本実施形態では、この相違点について主に説明する。
n型層2は、本実施形態では、例えば、SiがドープされたGaNの単層で構成され、その膜厚が1μm程度とされる。n型層2は、上記第1実施形態と同様に、基板1を800℃に加熱し、Si、Ga、Nを供給してMBE法によりエピタキシャル成長させることで形成されることができる。
p型層4は、本実施形態では、例えば、MgがドープされたGaNの単層で構成され、その膜厚が1μm程度とされる。p型層4は、上記第1実施形態と同様に、発光層3が形成された基板1を750℃に加熱し、Mg、Ga、Nを供給してMBE法によりエピタキシャル成長させることで形成されることができる。
なお、n型層2およびp型層4は、一般式がInxGa(1−x−y)AlyN(0≦x≦1、0≦y≦1、1−x−y≧0)の任意の構成とされるが、上記の例に限られるものではない。
本実施形態によれば、上記第1実施形態と同様の効果が得られる半導体発光素子となる。
(他の実施形態)
なお、上記した各実施形態に示した半導体発光素子およびその製造方法は、本発明の一例を示したものであり、上記の各実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
なお、上記した各実施形態に示した半導体発光素子およびその製造方法は、本発明の一例を示したものであり、上記の各実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
(1)例えば、上記各実施形態では、n型層2、発光層3およびp型層4の具体的な組成や膜厚の一例を挙げたが、これに限定されるものではなく、適宜変更されてもよい。例えば、n型クラッド層22がInAlN、n型ガイド層23がGaN、p型電子障壁層41がInAlN、p型ガイド層42がGaN、p型クラッド層43がInAlNとされてもよく、他の組成とされてもよい。
(2)上記第2実施形態では、MgがドープされたGaNで構成されたp型ガイド層42とすることが好ましい旨を説明したが、上記第1実施形態でも同様にp型ガイド層42をMgがドープされたGaNで構成してもよい。
2 n型層
3 発光層
31 量子ドット層
311 量子ドット
32 バリア層
4 p型層
41 p型電子障壁層
42 p型ガイド層
43 p型クラッド層
44 p型キャップ層
3 発光層
31 量子ドット層
311 量子ドット
32 バリア層
4 p型層
41 p型電子障壁層
42 p型ガイド層
43 p型クラッド層
44 p型キャップ層
Claims (15)
- 基板(1)上に、n型層(2)、量子ドット(311)によりなる量子ドット層(31)を備える発光層(3)、p型層(4)がこの順に積層された半導体発光素子であって、
前記n型層および前記p型層は、InxGa(1−x−y)AlyN(0≦x≦1、0≦y≦1、1−x−y≧0)である第1窒化物半導体を有してなると共に、前記第1窒化物半導体の単層もしくは積層構造とされており、
前記p型層は、ドーパントとしてMgを含んでおり、
前記量子ドットは、InxGa(1−x)N(0≦x≦1)である第2窒化物半導体を有してなると共に、(11−2n)面(nは結晶構造が成り立つ任意の整数)のファセット面を有する半導体発光素子。 - 前記p型層における前記Mgの濃度は、1×1020atoms/cm3以下である請求項1に記載の半導体発光素子。
- 前記p型層における酸素濃度は、前記p型層における前記Mgの濃度の1/10以下である請求項1または2に記載の半導体発光素子。
- 前記第2窒化物半導体のc軸方向を法線方向とする平面と前記p型層の最表面が有する傾斜面とのなす角度のうち鋭角のものの角度は、前記平面と前記ファセット面とのなす角のうち鋭角のものの角度よりも小さい請求項1ないし3のいずれか1つに記載の半導体発光素子。
- 前記p型層のうち前記発光層と反対側の面における表面粗さは、前記発光層のうち前記p型層に接する面における表面粗さよりも小さい請求項1ないし4のいずれか1つに記載の半導体発光素子。
- 前記ファセット面は、(11−24)面である請求項1ないし5のいずれか1つに記載の半導体発光素子。
- 前記発光層は、前記量子ドット層と、前記量子ドット層上に形成され、InxGa(1−x)N(0≦x≦1)である窒化物半導体からなるバリア層(32)と、を備え、
前記バリア層は、前記量子ドット層と前記量子ドット層が形成された下地とを覆っている請求項1ないし6のいずれか1つに記載の半導体発光素子。 - 前記発光層は、前記量子ドット層と、前記量子ドット層上に形成され、InxGa(1−x)N(0≦x≦1)である窒化物半導体からなるバリア層(32)と、を備え、前記量子ドット層と前記バリア層とが交互に繰り返し積層された構成とされている請求項1ないし7のいずれか1つに記載の半導体発光素子。
- 前記発光層は、InxGa(1−x)N(0.42≦x≦1)である窒化物半導体で構成されている請求項1ないし8のいずれか1つに記載の半導体発光素子。
- 基板(1)と、
前記基板上に配置され、InxGa(1−x−y)AlyN(0≦x≦1、0≦y≦1、1−x−y≧0)である窒化物半導体を有してなる、n型バッファ(21)、n型クラッド層(22)およびn型ガイド層(23)がこの順で積層されてなるn型層(2)と、
前記n型層上に配置され、InxGa(1−x)N(0≦x≦1)である窒化物半導体を有してなり、(11−2n)面(nは結晶構造が成り立つ任意の整数)のファセット面を備える複数の量子ドット(311)で構成された量子ドット層(31)を備える発光層(3)と、
前記発光層上に形成され、InxGa(1−x−y)AlyN(0≦x≦1、0≦y≦1、1−x−y≧0)である窒化物半導体を有してなる、p型電子障壁層(41)、p型ガイド層(42)、p型クラッド層(43)およびp型キャップ層(44)がこの順で積層されてなるp型層(4)と、を備え、
前記p型層は、ドーパントとしてMgを含んでいる半導体レーザ素子。 - 前記発光層と前記p型電子障壁層との間に、InxGa(1−x−y)AlyN(0≦x≦1、0≦y≦1、1−x−y≧0)である窒化物半導体を有してなると共に、ノンドープ層とされたスペーサー(5)をさらに備える請求項10に記載の半導体レーザ素子。
- 前記p型ガイド層は、GaNで構成されている請求項10または11に記載の半導体レーザ素子。
- 請求項1ないし9のいずれか1つに記載の半導体発光素子の製造方法であって、
前記基板を用意することと、
前記n型層を形成することと、
前記量子ドット層を備える前記発光層を形成することと、
前記p型層を形成することと、を含み、
前記p型層を形成することにおいては、前記p型層を構成する前記第1窒化物半導体におけるV族元素の原料供給量に対するIII族元素の原料供給量の比を、前記n型層を形成する工程における前記第1窒化物半導体におけるV族元素の原料供給量に対するIII族元素の原料供給量の比よりも大きくする半導体発光素子の製造方法。 - 前記n型層を形成することにおいては、分子線エピタキシー法により行い、
前記p型層を形成することにおいては、分子線エピタキシー法により行う請求項13に記載の半導体発光素子の製造方法。 - 前記p型層を形成することにおいては、前記基板の温度を750℃以下とする請求項13または14に記載の半導体発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018053029A JP2019165156A (ja) | 2018-03-20 | 2018-03-20 | 半導体発光素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018053029A JP2019165156A (ja) | 2018-03-20 | 2018-03-20 | 半導体発光素子およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019165156A true JP2019165156A (ja) | 2019-09-26 |
Family
ID=68066304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018053029A Pending JP2019165156A (ja) | 2018-03-20 | 2018-03-20 | 半導体発光素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019165156A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116230824A (zh) * | 2023-05-08 | 2023-06-06 | 江西兆驰半导体有限公司 | 一种高光效发光二极管外延片及其制备方法、led芯片 |
CN117153974A (zh) * | 2023-10-26 | 2023-12-01 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led |
-
2018
- 2018-03-20 JP JP2018053029A patent/JP2019165156A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116230824A (zh) * | 2023-05-08 | 2023-06-06 | 江西兆驰半导体有限公司 | 一种高光效发光二极管外延片及其制备方法、led芯片 |
CN116230824B (zh) * | 2023-05-08 | 2023-07-18 | 江西兆驰半导体有限公司 | 一种高光效发光二极管外延片及其制备方法、led芯片 |
CN117153974A (zh) * | 2023-10-26 | 2023-12-01 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led |
CN117153974B (zh) * | 2023-10-26 | 2024-02-20 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11024769B2 (en) | Group III nitride semiconductor light-emitting element and method of manufacturing same | |
JP6408344B2 (ja) | Iii族窒化物半導体エピタキシャル基板およびその製造方法、ならびにiii族窒化物半導体発光素子 | |
US9324908B2 (en) | Nitride semiconductor light-emitting element | |
JP3648386B2 (ja) | 半導体素子およびウェーハならびにそれらの製造方法 | |
US8872158B2 (en) | Semiconductor light emitting device | |
KR101173072B1 (ko) | 경사진 기판 상의 고품질 비극성/반극성 반도체 소자 및 그 제조 방법 | |
TW201909443A (zh) | Iii族氮化物半導體發光元件及其製造方法 | |
WO2014118843A1 (ja) | Iii族窒化物半導体発光素子 | |
JP2017139252A (ja) | 紫外線発光素子 | |
JP6654731B1 (ja) | Iii族窒化物半導体発光素子およびその製造方法 | |
TW202023066A (zh) | Iii族氮化物半導體發光元件及其製造方法 | |
WO2016002419A1 (ja) | 窒化物半導体発光素子 | |
WO2019015217A1 (zh) | 一种深紫外led | |
WO2021060538A1 (ja) | レーザーダイオード | |
JP6766243B2 (ja) | Iii族窒化物半導体発光素子およびその製造方法 | |
US11984535B2 (en) | III-nitride semiconductor light-emitting device comprising barrier layers and well layers and method of producing the same | |
JP2019165156A (ja) | 半導体発光素子およびその製造方法 | |
JP2008288532A (ja) | 窒化物系半導体装置 | |
JP2009224370A (ja) | 窒化物半導体デバイス | |
JP6595682B2 (ja) | Iii族窒化物半導体発光素子 | |
WO2019097963A1 (ja) | Iii族窒化物半導体 | |
JP4726408B2 (ja) | Iii−v族系窒化物半導体素子およびその製造方法 | |
US20240170607A1 (en) | Semiconductor structure | |
KR101143277B1 (ko) | 기판 표면 질화층을 갖는 고품질 비극성 반도체 소자 및 그 제조 방법 | |
JP2014146684A (ja) | 半導体発光素子及びその製造方法 |