JP4726408B2 - Iii−v族系窒化物半導体素子およびその製造方法 - Google Patents
Iii−v族系窒化物半導体素子およびその製造方法 Download PDFInfo
- Publication number
- JP4726408B2 JP4726408B2 JP2003328411A JP2003328411A JP4726408B2 JP 4726408 B2 JP4726408 B2 JP 4726408B2 JP 2003328411 A JP2003328411 A JP 2003328411A JP 2003328411 A JP2003328411 A JP 2003328411A JP 4726408 B2 JP4726408 B2 JP 4726408B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- layer
- substrate
- substrate warpage
- warpage suppressing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
例えば、基板反り抑制層の組成がGaNPの場合、Pの原子分率は100×P/(Ga+N+P)である。
前記基板反り抑制層が、GaNPからなり、少なくとも以下の物性を有することを特徴とする。
(1)リン原子を0.05〜20%の原子分率で含むこと。
(2)その層厚が25nm以上75nm以下であること。
(3)リン原子が、基板反り抑制層を構成する窒化物半導体の結晶構造におけるIII族サイトに添加されていること。
ここで、上記基板が窒化物半導体以外の材質(例えば、サファイア基板、Si基板、SiC基板)からなる場合は、上記(1)〜(3)の構成を有する基板反り抑制層に加えて、さらに以下の構成を必須とする。
(4)基板と基板反り抑制層との間に、さらに、73nm以上の層厚を有する下部窒化物半導体層が設けられていること。
〔実施の形態〕
本発明にかかるIII−V族系窒化物半導体素子は、
A)基板と、
B)この基板の上に設けられた基板反り抑制層と、
C)この基板反り抑制層の上に接して設けられた上部窒化物半導体層と
を少なくとも備える。
<<基板反り抑制層>>
本発明にかかる基板反り抑制層は、少なくとも
(1)リン(P)原子を0.05〜20%の原子分率で含み、
(2)その層厚が25nm以上75nm以下である
(3)この半導体の結晶構造のIII族サイトにリン原子が添加されている
GaNP層である。
さらに、この基板反り抑制層は、
(4)c軸方向の格子定数が0.5189nm以下である、
(5)a軸方向の格子定数が0.3184nm以下である、
のうち1以上の物性を有することが好ましい。
さらに、上記基板が窒化物半導体以外の材質(例えば、サファイア基板、Si基板、SiC基板)からなる場合は、上記(1)〜(3)の構成を有する基板反り抑制層に加えて、さらに以下の構成を必須とする。
(6)基板と基板反り抑制層との間に、さらに、73nm以上の層厚を有する下部窒化物半導体層が設けられている。
この成長ウエハは、図1に示すように、サファイア基板100と、この基板の上に接して設けられたGaNからなる低温バッファ層101(層厚:25nm)と、この低温バッファ層の上に接して設けられたGaNからなる下部窒化物半導体層102(層厚:約2.2μm)と、この下部窒化物半導体層の上に接して設けられたGaNPからなる基板反り抑制層103(層厚:25nm以上75nm以下)と、この基板反り抑制層の上に接して設けられたGaNからなる上部窒化物半導体層104(層厚:約1.5μm)とからなる。
a)サファイア基板100をMOCVD装置内に配置した。
b)この基板の温度を550℃に調熱し、窒素源としてのアンモニア(NH3)とガリウム源としてのトリメチルガリウム(TMGa)とを基板上に供給し、GaNからなる低温バッファ層101を成長させた。
c)基板温度を1075℃に調熱し、NH3とTMGaとを反応炉内(基板上)に供給し、GaNからなる下部窒化物半導体層102をさらに成長させた。
d)基板温度を900℃に調熱し、NH3とTMGaとホスフィン(PH3)とを反応炉内に供給し、GaNPからなる基板反り抑制層103をさらに成長させた。上記PH3は、窒素(N2)ガスによって10%の濃度に希釈されたものを用いた。具体的には、3500sccm(3500ml/min)のNH3に対してPH3が0.01〜100sccm(0.01〜100ml/min)となるように混合した後、装置内に供給した。なお、この混合割合は101324.72Pa、25℃の条件で換算したものである。また、成長速度は0.3μm/h以下とした。
e)基板温度を1075℃に調熱し、NH3とTMGaとを反応炉内に供給し、GaNからなる上部窒化物半導体層104をさらに成長させて、上記成長ウエハを作製した。
上記構成の成長ウエハを、基板反り抑制層に含まれるリン原子の原子分率を0%〜2.4%の間で変えて作製し、X線装置を用いてこれらの成長ウエハにおける曲率半径を測定した。
この結果、成長ウエハの曲率半径は、基板反り抑制層に含まれるリン原子の原子分率が増加するに連れて大きくなることが見出された。例えば、基板反り抑制層に含まれるリン原子の原子分率が0%(実質的に供給したPH3:0sccm(0ml/min))である第1の成長ウエハでは、その曲率半径は658cmであり、その原子分率が約0.7%(実質的に供給したPH3:30sccm(30ml/min))である第2の成長ウエハの曲率半径は819cmであり、その原子分率が約2.4%(実質的に供給したPH3:100sccm(100ml/min))である第3の成長ウエハの曲率半径は1002cmであった。また、この第1の成長ウエハの曲率半径は、基板反り抑制層を設けない場合(図1において基板反り抑制層103を備えない構成)のそれとほぼ同じ値であった。なお、第1〜第3の成長ウエハにおける基板反り抑制層の層厚は40nmである。
上記第3の成長ウエハにおける基板反り抑制層の結晶構造を調べるため、オージェ電子分光(AES)装置を用いて各構成原子の組成比(原子分率)を測定した。なお、原子分率を正確に見積もるために、標準試料(GaNとGaP)を用いて装置の感度を校正した。
基板反り抑制層(GaNP層)における各構成原子の原子分率の総和を100%とすると、ガリウム原子の原子分率は47.6%であり、リン原子の原子分率は2.4%であり、窒素原子の原子分率は50%であった。このAES測定結果から、窒化物半導体のIII族元素とV族元素のストイキオメトリが50%になるようにPの配分を考えると、III族サイトにPが添加されていると考えるとうまく説明が成り立つ。このようにして、本発明者らはPが窒化物半導体のIII族サイトに含まれていると判断した。
上記基板反り抑制層を備えたIII−V族系窒化物半導体素子であると、基板反り抑制層の上に設けられた窒化物半導体層に対する、基板の反りに起因したモーメント性の歪みが抑制されてバルクの格子定数に近づくため、露光斑の発生やクラックの発生が防止され、素子の作製歩留まりが高く(素子の動作閾値が低く)なる。ここで、上記窒化物半導体素子としては、例えば半導体レーザ素子、発光ダイオード素子、トランジスタ素子などがあげられる。以下にこれらの構成を具体的に示す。
本発明にかかる基板反り抑制層を備えた窒化物半導体レーザ素子としては、例えば図6に示すように、
(A)(0001)面n型GaN基板300と、
(B)基板の上に接して設けられたn型GaNP(リン原子の原子分率:6%)からなる基板反り抑制層301(層厚:50nm)と、
(C)基板反り抑制層の上に接して設けられたn型Al0.1Ga0.9Nクラッド層302(上部窒化物半導体層に該当)と、
(D)クラッド層302の上に接して設けられたn型GaN光ガイド層303と、
(E)光ガイド層303の上に接して設けられた、厚さ4nmのIn0.15Ga0.85N井戸層と厚さ8nmのIn0.01Ga0.99N障壁層とからなる多重量子井戸構造(3周期)の発光層304と、
(F)発光層の上に接して設けられたp型Al0.3Ga0.7Nキャリアブロック層305と、
(G)キャリアブロック層305の上に接して設けられたp型GaN光ガイド層306と、
(H)光ガイド層306の上に接して設けられたp型Al0.1Ga0.9Nクラッド層307と、
(I)クラッド層307の上に接して設けられたp型GaN層308と、
(J)p型GaN層308の上に接して設けられたp型InGaNAs(Asの原子分率:0.5%)コンタクト層309と、
(K)n電極310と、p電極311と、SiO2誘電体膜312とからなる構成とすることができる。
このような窒化物半導体レーザ素子は、例えば光磁気再生記録装置、DVD装置、レーザプリンター、バーコードリーダー、光の三原色(青色、緑色、赤色)レーザによるプロジェクター等の半導体光学装置に適用することができる。
本発明にかかる基板反り抑制層を備えた窒化物半導体発光ダイオード素子としては、例えば図7に示すように、
(A)n型Si基板400と、
(B)基板の上に接して設けられたAlNからなる下部窒化物半導体層401と、
(C)下部窒化物半導体層の上に接して設けられた、n型GaNPからなる基板反り抑制層(層厚:60nm)とAlGaN層(層厚:200nm)との多層構造(5周期)である多層膜402と、
(D)多層膜の上に接して設けられたInGaNからなる多重量子井戸層403と、
(E)多重量子井戸層の上に接して設けられたp型Al0.3Ga0.7Nキャリアブロック層404と、
(F)キャリアブロック層の上に接して設けられた、GaN層(層厚:1.5nm、Mgドープ)とAl0.1Ga0.9N層(層厚:1.5nm、Mgドープ)とからなるp型短周期超格子(100周期)405と、
(G)p型短周期超格子の上に接して設けられたp型GaNコンタクト層406と、
(H)p型透光性電極407と、厚さ7nmのPdからなるp電極408と、厚さ500nmのAuからなるn電極409とを備えた構成とすることができる。
このような窒化物半導体発光ダイオード素子は、例えば白色光源装置、液晶表示装置のバックライト、携帯電話のバックライト、光の三原色発光ダイオードを用いた表示装置、コピー機などの光学装置に適用することができる。
本発明にかかる基板反り抑制層を備えた窒化物半導体トランジスタ素子としては、例えば図8に示すように、
(A)SiC基板500と、
(B)基板の上に接して設けられたAlGaNからなる下部窒化物半導体層501と、
(C)下部窒化物半導体層の上に接して設けられたGaNPからなる基板反り抑制層502と、
(D)基板反り抑制層の上に接して設けられたi型(真性)GaNからなる上部窒化物半導体層503(層厚:3μm)と、
(E)上部窒化物半導体層の上に接して設けられたn型Al0.25Ga0.75N層504(層厚:50nm、Si不純物濃度:5×1018/cm3)と、
(F)n型Al0.25Ga0.75N層の上に接して設けられた、インジウム原子の原子分率が5%であり、リン原子の原子分率が3%であるn型InGaNPコンタクト層505と、
(G)コンタクト層505の上に接して設けられた、Ti(厚さ:15nm)/Al(厚さ:30nm)/Au(厚さ:100nm)からなるソース506と、PdSi(厚さ:15nm)/Au(厚さ:100nm)からなるゲート507と、Ti(厚さ:15nm)/Al(厚さ:30nm)/Au(厚さ:100nm)からなるドレイン508とを備えた構成のへテロ接合型電界効果トランジスタ素子とすることができる。
このような窒化物半導体トランジスタ素子は、例えば携帯電話などの通信伝送装置や、高速スイッチング装置などに適用することができる。
(1)上記実施の形態では、下部窒化物半導体層または上部窒化物半導体層の組成をGaNとしたが、これらの窒化物半導体層の組成をAlN、AlGaN、InGaNまたはAlInGaNとしても同様の優れた効果が得られる。さらに、これらの下部窒化物半導体層と上部窒化物半導体層がリン原子またはヒ素原子を含んでいてもよい。
ここで、多層膜構造または超格子構造における基板反り抑制層の厚みは、25nm以上75nm以下が好ましく、より好ましくは30nm以上70nm以下である。また、多層膜構造または超格子構造における窒化物半導体層の好ましい厚みは、73nm以上5μm以下である。
101・・・・・・・・・・・・・・・・・・・低温バッファ層
102、201、401、501・・・・・・・下部窒化物半導体層
103、202、301、502・・・・・・・基板反り抑制層
103a・・・・・・・・・・・・・・・・・・第2の基板反り抑制層
104、203、302、503・・・・・・・上部窒化物半導体層
104a、205・・・・・・・・・・・・・・第2の上部窒化物半導体層
204・・・・・・・・・・・・・・・・・・・成長抑制膜
303・・・・・・・・・・・・・・・・・・・n型光ガイド層
304、403・・・・・・・・・・・・・・・発光層
305、404・・・・・・・・・・・・・・・p型キャリアブロック層
306・・・・・・・・・・・・・・・・・・・p型光ガイド層
307・・・・・・・・・・・・・・・・・・・p型クラッド層
308・・・・・・・・・・・・・・・・・・・p型GaN層
309、406・・・・・・・・・・・・・・・p型コンタクト層
310、409・・・・・・・・・・・・・・・n電極
311、408・・・・・・・・・・・・・・・p電極
312・・・・・・・・・・・・・・・・・・・誘電体膜
402・・・・・・・・・・・・・・・・・・・多層膜
405・・・・・・・・・・・・・・・・・・・p型短周期超格子
407・・・・・・・・・・・・・・・・・・・p型透光性電極
504・・・・・・・・・・・・・・・・・・・n型AlGaN層
505・・・・・・・・・・・・・・・・・・・n型コンタクト層
506・・・・・・・・・・・・・・・・・・・ソース
507・・・・・・・・・・・・・・・・・・・ゲート
508・・・・・・・・・・・・・・・・・・・ドレイン
Claims (15)
- 窒化物半導体からなる基板と、前記基板上に設けられた窒化物半導体からなる基板反り抑制層と、前記基板反り抑制層上に接して設けられた上部窒化物半導体層とを少なくとも有するIII−V族系窒化物半導体素子であって、
前記基板反り抑制層は、リン原子を0.05〜20%の原子分率で含み、かつその層厚が25nm以上75nm以下であるGaNP層であり、
前記基板反り抑制層に含まれているリン原子が、前記基板反り抑制層を構成する窒化物半導体の結晶構造におけるIII族サイトに添加されている
ことを特徴とするIII−V族系窒化物半導体素子。 - 窒化物半導体以外の材質からなる基板と、前記基板上に設けられた窒化物半導体からなる基板反り抑制層と、前記基板反り抑制層上に接して設けられた上部窒化物半導体層とを少なくとも有するIII−V族系窒化物半導体素子であって、
前記基板と前記基板反り抑制層との間に、さらに、73nm以上の層厚を有する下部窒化物半導体層が設けられており、
前記基板反り抑制層は、リン原子を0.05〜20%の原子分率で含み、かつその層厚が25nm以上75nm以下であるGaNP層であり、
前記基板反り抑制層に含まれているリン原子が、前記基板反り抑制層を構成する窒化物半導体の結晶構造におけるIII族サイトに添加されている
ことを特徴とするIII−V族系窒化物半導体素子。 - 前記窒化物半導体以外の材質からなる基板が、サファイア基板、SiC基板またはSi基板である、
ことを特徴とする請求項2記載のIII−V族系窒化物半導体素子。 - 前記基板反り抑制層のc軸方向の格子定数が0.5189nm以下である
ことを特徴とする請求項1ないし3いずれか1項に記載のIII−V族系窒化物半導体素子。 - 前記基板反り抑制層のa軸方向の格子定数が0.3184nm以下である
ことを特徴とする請求項1ないし3いずれか1項に記載のIII−V族系窒化物半導体素子。 - 前記基板反り抑制層と前記上部窒化物半導体層とが繰り返して積層された、多層膜構造または超格子構造を含む
ことを特徴とする請求項1ないし3いずれか1項に記載のIII−V族系窒化物半導体素子。 - 前記上部窒化物半導体層の層厚が73nm以上5μm以下である
ことを特徴とする請求項6記載のIII−V族系窒化物半導体素子。 - 前記多層膜構造または前記超格子構造の、基板反り抑制層と上部窒化物半導体層との両層または片方の層のみに、SiあるいはMgが添加される
ことを特徴とする請求項6または7に記載のIII−V族系窒化物半導体素子。 - 請求項項1ないし3いずれか1項に記載のIII−V族系窒化物半導体素子を備えた半導体装置。
- 窒化物半導体からなる基板上に窒化物半導体からなる基板反り抑制層を成長させる基板反り抑制層成長工程と、前記基板反り抑制層上に窒化物半導体層をさらに成長させる工程とを備えたIII−V族系窒化物半導体素子の製造方法であって、
前記基板反り抑制層成長工程は、
リン源と、窒素源と、ガリウム源とを少なくとも含有したガスを基板上に供給し、
リン原子が0.05〜20%の原子分率で含まれ、かつその層厚が25nm以上75nm以下であり、
前記基板反り抑制層に含まれているリン原子が、前記基板反り抑制層を構成する窒化物半導体の結晶構造におけるIII族サイトに添加されているGaNP層を成長させる工程である
ことを特徴とするIII−V族系窒化物半導体素子の製造方法。 - 窒化物半導体以外の材質からなる基板上に窒化物半導体からなる基板反り抑制層を成長させる基板反り抑制層成長工程と、前記基板反り抑制層上に窒化物半導体層をさらに成長させる工程とを備えたIII−V族系窒化物半導体素子の製造方法であって、
前記基板反り抑制層成長工程は、
リン源と、窒素源と、ガリウム源とを少なくとも含有したガスを基板上に供給し、
リン原子が0.05〜20%の原子分率で含まれ、かつその層厚が25nm以上75nm以下であり、
前記基板反り抑制層に含まれているリン原子が、前記基板反り抑制層を構成する窒化物半導体の結晶構造におけるIII族サイトに添加されているGaNP層を成長させる工程であり、
前記基板と前記基板反り抑制層との間に、さらに、73nm以上の層厚を有する下部窒化物半導体層を設ける下部窒化物半導体層成長工程をさらに備える
ことを特徴とするIII−V族系窒化物半導体素子の製造方法。 - 前記基板反り抑制層成長工程では、前記基板が700℃以上1050℃以下に調熱されている
ことを特徴とする請求項10または11に記載のIII−V族系窒化物半導体素子の製造方法。 - 前記基板反り抑制層成長工程は、水素と窒素との混合ガスを供給し、その混合ガスにおける窒素の割合が0.01%以上50%以下である
ことを特徴とする請求項10または11に記載のIII−V族系窒化物半導体素子の製造方法。 - 前記リン源がホスフィンであり、前記窒素源がアンモニアであり、前記ホスフィンと前記アンモニアとをあらかじめ混合した後、これを基板上に供給して基板反り抑制層を成長させる
ことを特徴とする請求項10または11に記載のIII−V族系窒化物半導体素子の製造方法。 - 前記混合したホスフィンとアンモニアとの体積比が1:35以上1:35×104以下である
ことを特徴とする請求項14記載のIII−V族系窒化物半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003328411A JP4726408B2 (ja) | 2003-09-19 | 2003-09-19 | Iii−v族系窒化物半導体素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003328411A JP4726408B2 (ja) | 2003-09-19 | 2003-09-19 | Iii−v族系窒化物半導体素子およびその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005093914A JP2005093914A (ja) | 2005-04-07 |
JP2005093914A5 JP2005093914A5 (ja) | 2006-02-02 |
JP4726408B2 true JP4726408B2 (ja) | 2011-07-20 |
Family
ID=34457993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003328411A Expired - Fee Related JP4726408B2 (ja) | 2003-09-19 | 2003-09-19 | Iii−v族系窒化物半導体素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4726408B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5050044B2 (ja) | 2009-12-14 | 2012-10-17 | 株式会社東芝 | 気相成長方法 |
JP5524280B2 (ja) * | 2012-06-11 | 2014-06-18 | 株式会社東芝 | 気相成長装置 |
US20220290327A1 (en) * | 2019-10-23 | 2022-09-15 | Mitsubishi Electric Corporation | Semiconductor wafer and method for manufacturing same |
-
2003
- 2003-09-19 JP JP2003328411A patent/JP4726408B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005093914A (ja) | 2005-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5239188A (en) | Gallium nitride base semiconductor device | |
US8952419B2 (en) | Semiconductor devices and methods of manufacturing the same | |
US8486807B2 (en) | Realizing N-face III-nitride semiconductors by nitridation treatment | |
JP4332720B2 (ja) | 半導体素子形成用板状基体の製造方法 | |
JP5117609B1 (ja) | 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法 | |
US9577144B2 (en) | Ultraviolet light-emitting device | |
US8030682B2 (en) | Zinc-blende nitride semiconductor free-standing substrate, method for fabricating same, and light-emitting device employing same | |
US9899213B2 (en) | Group III nitride semiconductor, and method for producing same | |
US6534791B1 (en) | Epitaxial aluminium-gallium nitride semiconductor substrate | |
JP4860736B2 (ja) | 半導体構造物及びそれを製造する方法 | |
JP2010010675A (ja) | 半導体装置の製造方法およびその構造 | |
WO2013168371A1 (ja) | エピタキシャル基板、半導体装置及び半導体装置の製造方法 | |
JP2013014450A (ja) | 窒化物半導体エピタキシャル基板及び窒化物半導体デバイス | |
JPH11145514A (ja) | 窒化ガリウム系半導体素子およびその製造方法 | |
US20100248455A1 (en) | Manufacturing method of group III nitride semiconductor | |
US8222639B2 (en) | Nitride based semiconductor device and method of manufacturing the same | |
CN117410405A (zh) | 深紫外发光二极管外延片及其制备方法、深紫外led | |
JP4726408B2 (ja) | Iii−v族系窒化物半導体素子およびその製造方法 | |
KR102553985B1 (ko) | Ⅲ족 질화물 반도체 | |
US9472624B2 (en) | Semiconductor buffer structure, semiconductor device including the same, and manufacturing method thereof | |
JP2010232549A (ja) | 窒化物系半導体素子及びその製造方法 | |
KR20080001844A (ko) | 질화물 반도체 발광 소자 | |
US20240120440A1 (en) | Semiconductor structure | |
JP5705179B2 (ja) | 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法 | |
JP2016207734A (ja) | 窒化物半導体発光素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051209 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090724 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110412 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |