JP4726408B2 - Iii−v族系窒化物半導体素子およびその製造方法 - Google Patents

Iii−v族系窒化物半導体素子およびその製造方法 Download PDF

Info

Publication number
JP4726408B2
JP4726408B2 JP2003328411A JP2003328411A JP4726408B2 JP 4726408 B2 JP4726408 B2 JP 4726408B2 JP 2003328411 A JP2003328411 A JP 2003328411A JP 2003328411 A JP2003328411 A JP 2003328411A JP 4726408 B2 JP4726408 B2 JP 4726408B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
substrate
substrate warpage
warpage suppressing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003328411A
Other languages
English (en)
Other versions
JP2005093914A5 (ja
JP2005093914A (ja
Inventor
有三 津田
裕一 毛利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003328411A priority Critical patent/JP4726408B2/ja
Publication of JP2005093914A publication Critical patent/JP2005093914A/ja
Publication of JP2005093914A5 publication Critical patent/JP2005093914A5/ja
Application granted granted Critical
Publication of JP4726408B2 publication Critical patent/JP4726408B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

本発明は、III−V族系窒化物半導体素子に関する。
窒化物半導体素子は、基板とその上に積層された窒化物半導体層とからなる積層構造体であり、ここにおける基板の材質は、窒化物半導体とそれ以外(非窒化物半導体)との2つに大きく分けられる。ここで、基板が非窒化物半導体からなるもの(例えばサファイア基板)であると、基板とその上に接して設けられた窒化物半導体との間の熱膨張係数差が大きくなるため、モーメント性の歪みを受けて窒化物半導体素子全体に反りが発生し、素子表面をリソグラフィー加工する際に露光斑の原因となったり、素子にクラックが発生したりする。このため、素子の作製歩留まりが低下する。
他方、基板が窒化物半導体からなるものであると、基板上に積層する窒化物半導体層との熱膨張係数差がほとんどないので熱膨張係数差によっては反りが生じないものの、現在の技術では、反りのない単結晶の窒化物半導体基板自体を製造することが非常に難しい。
ここで、基板上に積層する窒化物半導体層が受けるモーメント性の歪みを緩和させることを目的として、基板と窒化物半導体層との間に低温バッファ層を設ける技術が知られている(例えば、非特許文献1参照。)。
ジャパニーズ・ジャーナル・オブ・アプライド・フィジックス、37号、1540−1542ページ(H.Amano et al. :Jpn.J.Appl.Phys.Vol.37(1998)pp.L1540−L1542,Part2)
しかしながら、この非特許文献1に記載の技術を用いると、窒化物半導体層が受けるモーメント性の歪みのうち、圧縮歪みを低減させることができるものの、逆に、引っ張り歪みが増大してしまうことがある。このため、窒化物半導体素子(積層構造体)の反りを確実かつ十分に抑制することができない。
本発明は上記課題を解決するものであり、III−V族系窒化物半導体素子の反りとクラックを抑制することを目的とする。
ここで、上記『原子分率』とは、本明細書中において以下のように定義される。リン(P)原子の原子分率(%)=100×()/(基板反り抑制層の全てのIII族原子+基板反り抑制層の全てのV族原子)。
例えば、基板反り抑制層の組成がGaNPの場合、Pの原子分率は100×P/(Ga+N+P)である
本発明のIII−V族系窒化物半導体素子は、基板と、前記基板上に設けられた基板反り抑制層と、前記基板反り抑制層上に接して設けられた上部窒化物半導体層とを少なくとも有するIII−V族系窒化物半導体素子であって、
前記基板反り抑制層が、GaNPからなり、少なくとも以下の物性を有することを特徴とする。
(1)リン原子を0.05〜20%の原子分率で含むこと。
(2)その層厚が25nm以上75nm以下であること。
(3)リン原子が、基板反り抑制層を構成する窒化物半導体の結晶構造におけるIII族サイトに添加されていること。
ここで、上記基板が窒化物半導体以外の材質(例えば、サファイア基板、Si基板、SiC基板)からなる場合は、上記(1)〜(3)の構成を有する基板反り抑制層に加えて、さらに以下の構成を必須とする。
(4)基板と基板反り抑制層との間に、さらに、73nm以上の層厚を有する下部窒化物半導体層が設けられていること。
リン原子は窒素原子よりも小さな電気陰性度を有するため、比較的III族原子との原子置換を起こしやすい。本発明にかかる上記構成のIII−V族系窒化物半導体素子であると、リン原子を20%以下の原子分率で含み、かつ、その層厚が25nm以上75nm以下であるGaNPからなる基板反り抑制層を備えており、基板反り抑制層中に0.05%以上のリン原子を含ませている。これにより、リン原子とIII族原子との原子置換が生じやすくなり、基板の反りに起因したモーメント性の歪みによる上部窒化物半導体層に対する拘束力が解放される。つまり、上部窒化物半導体層の格子歪みが緩和されて上部窒化物半導体層の格子定数がバルクの値に近づくため、窒化物半導体素子における露光斑の発生やクラックの発生が抑制される。
さらに、上記原子分率および層厚の範囲であると、基板反り抑制層における3元混晶化による欠陥結晶の発生量または発生確率が抑制されつつ、一定量以上のリン原子が含まれる。これにより、上部窒化物半導体層および基板反り抑制層自身の結晶性が高くなるため、半導体素子の駆動電圧を低閾値化できる。
以下に、本発明の実施の形態について説明する。
〔実施の形態〕
本発明にかかるIII−V族系窒化物半導体素子は、
A)基板と、
B)この基板の上に設けられた基板反り抑制層と、
C)この基板反り抑制層の上に接して設けられた上部窒化物半導体層と
を少なくとも備える。
ここで以下に、本発明にかかるIII−V族系窒化物半導体素子における基板反り抑制層の好ましい構成について詳しく説明する。
<<基板反り抑制層>>
本発明にかかる基板反り抑制層は、少なくとも
(1)リン(P)原子を0.05〜20%の原子分率で含み、
(2)その層厚が25nm以上75nm以下である
(3)この半導体の結晶構造のIII族サイトにリン原子が添加されている
GaNP層である。
さらに、この基板反り抑制層は、
(4)c軸方向の格子定数が0.5189nm以下である、
(5)a軸方向の格子定数が0.3184nm以下である、
のうち1以上の物性を有することが好ましい。
さらに、上記基板が窒化物半導体以外の材質(例えば、サファイア基板、Si基板、SiC基板)からなる場合は、上記(1)〜(3)の構成を有する基板反り抑制層に加えて、さらに以下の構成を必須とする。
(6)基板と基板反り抑制層との間に、さらに、73nm以上の層厚を有する下部窒化物半導体層が設けられている。
図1は、この基板反り抑制層を含むIII−V族系窒化物半導体の成長ウエハの一例を示し、その矢状断面を模式的に示す図である。
この成長ウエハは、図1に示すように、サファイア基板100と、この基板の上に接して設けられたGaNからなる低温バッファ層101(層厚:25nm)と、この低温バッファ層の上に接して設けられたGaNからなる下部窒化物半導体層102(層厚:約2.2μm)と、この下部窒化物半導体層の上に接して設けられたGaNPからなる基板反り抑制層103(層厚:25nm以上75nm以下)と、この基板反り抑制層の上に接して設けられたGaNからなる上部窒化物半導体層104(層厚:約1.5μm)とからなる。
有機金属気相成長(MOCVD)装置などの、基板加熱機構を備えた反応炉内に有機金属原料を含む原料ガスを供給する公知の方法にかかる装置を用い、上記成長ウエハを以下のようにして作製した。
a)サファイア基板100をMOCVD装置内に配置した。
b)この基板の温度を550℃に調熱し、窒素源としてのアンモニア(NH3)とガリウム源としてのトリメチルガリウム(TMGa)とを基板上に供給し、GaNからなる低温バッファ層101を成長させた。
c)基板温度を1075℃に調熱し、NH3とTMGaとを反応炉内(基板上)に供給し、GaNからなる下部窒化物半導体層102をさらに成長させた。
d)基板温度を900℃に調熱し、NH3とTMGaとホスフィン(PH3)とを反応炉内に供給し、GaNPからなる基板反り抑制層103をさらに成長させた。上記PH3は、窒素(N2)ガスによって10%の濃度に希釈されたものを用いた。具体的には、3500sccm(3500ml/min)のNH3に対してPH3が0.01〜100sccm(0.01〜100ml/min)となるように混合した後、装置内に供給した。なお、この混合割合は101324.72Pa、25℃の条件で換算したものである。また、成長速度は0.3μm/h以下とした。
e)基板温度を1075℃に調熱し、NH3とTMGaとを反応炉内に供給し、GaNからなる上部窒化物半導体層104をさらに成長させて、上記成長ウエハを作製した。
ここで、基板反り抑制層の成長温度(基板温度)は、700℃以上1050℃以下が好ましく、850℃以上1000℃以下がさらに好ましい。この理由としては、700℃未満の成長温度では、各原料ガスの分解効率の差が顕著となるため、このGaNP層においてリン(P)原子の原子分率が高くなり過ぎてしまい、GaNP層の結晶性が低下することや、成長温度が1050℃を超えると、結晶中のリン(P)原子が蒸発しやすくなるため、GaNP層の結晶構造が維持されなくなることなどがあげられる。
また、各原料ガスを反応炉内に供給する際には水素ガスや窒素ガスなどのキャリアガスと共に供給するが、基板反り抑制層を成長させるためには水素と窒素との混合ガスを用いることが好ましく、この混合ガスにおける窒素ガスの割合を0.01%以上50%以下とすることが好ましい。これは、窒素ガスの割合が50%を超えると、基板反り抑制層の結晶性が急激に低下してしまうためである。
<基板反り抑制層におけるリン原子の原子分率およびその層厚>
上記構成の成長ウエハを、基板反り抑制層に含まれるリン原子の原子分率を0%〜2.4%の間で変えて作製し、X線装置を用いてこれらの成長ウエハにおける曲率半径を測定した。
この結果、成長ウエハの曲率半径は、基板反り抑制層に含まれるリン原子の原子分率が増加するに連れて大きくなることが見出された。例えば、基板反り抑制層に含まれるリン原子の原子分率が0%(実質的に供給したPH3:0sccm(0ml/min))である第1の成長ウエハでは、その曲率半径は658cmであり、その原子分率が約0.7%(実質的に供給したPH330sccm(30ml/min))である第2の成長ウエハの曲率半径は819cmであり、その原子分率が約2.4%(実質的に供給したPH3100sccm(100ml/min))である第3の成長ウエハの曲率半径は1002cmであった。また、この第1の成長ウエハの曲率半径は、基板反り抑制層を設けない場合(図1において基板反り抑制層103を備えない構成)のそれとほぼ同じ値であった。なお、第1〜第3の成長ウエハにおける基板反り抑制層の層厚は40nmである。
さらに、基板反り抑制層の層厚を変えた成長ウエハを作製し、X線装置を用いてこれらの成長ウエハにおける曲率半径を測定した。その結果、基板反り抑制層の層厚が25nm以上であると、その曲率半径が顕著に大きな値となることが見出された。例えば、基板反り抑制層の層厚が10nmである第4の成長ウエハでは、その曲率半径は641cmであり、その層厚が32.5nmである第5の成長ウエハの曲率半径は735cmであり、その層厚が75nmである第6の成長ウエハの曲率半径は1063cmであった。ここで、この層厚は100nm以下が好ましいことが見出された。これは層厚が100nmを超えると、3元混晶化による結晶欠陥の発生量が増加して、上部窒化物半導体層の結晶性を悪化させてしまうためであると考えられる。なお、第4〜第6の成長ウエハにおける基板反り抑制層が含むリン原子の原子分率は2.4%である。
これらのことから、リン原子を20%以下の原子分率で含み、かつ、その層厚が25nm以上100nm以下である基板反り抑制層を備えることにより、基板の反りによる悪作用が低減することが判った。また、このような構成の成長ウエハであるとクラックの発生率が顕著に低かった。ここで、基板反り抑制層に含まれるリン原子は微量であってもこれらの効果は得られるが、リン原子の原子分率は0.05%以上であることが好ましい。これは、基板反り抑制層に含有されるリン原子の総量を一定以上とする必要があり、原子分率が0.05%未満である場合には基板反り抑制層を100nmよりも厚くしなければならず、3元混晶化による結晶欠陥の発生量が増加して、上部窒化物半導体層の結晶性を悪化させてしまうためである。
他方、リン原子の原子分率は20%以下が好ましく、10%以下がさらに好ましい。これは、リン原子の原子分率が大きいほど基板反り抑制層の層厚を薄くできるものの、3元混晶化による結晶欠陥の発生確率が増加して、上部窒化物半導体層および基板反り抑制層自身の結晶性が低下しやすくなるためである。なお、基板反り抑制層の層厚は30nm以上70nm以下の範囲であることがより好ましい。
これら第1〜第6の成長ウエハから得た2θ―ωによるX線測定結果を図2および図3に示すが、これから明らかなように、第2、第3の成長ウエハおよび第6の成長ウエハから測定されたX線強度は明確な2つのピークを示した。すなわち、第2、第3、第6の成長ウエハでは、第1または第4の成長ウエハと共通して見られる第1ピークに加えて、この第1ピークに対応する2θ値よりも大きな2θ値に対応した第2ピークが現れた。ここで、この第1ピークは、第1〜第3の成長ウエハおよび第4、第6の成長ウエハに共通したものであるため、第2、第3の成長ウエハおよび第6の成長ウエハにおいては主に下部窒化物半導体層102の格子結晶の状態を反映していると考えられる。他方、第2ピークは、上部窒化物半導体層104および基板反り抑制層103のそれを反映していると考えられる。また、第5の成長ウエハでは、明確な2ピーク状のX線測定結果はみられないものの、第1ピークと第2ピークとが分離しつつある状態が見いだされた。
これらのことから、基板の反りによる悪作用を抑制する効果が顕著となる場合には、X線強度の第1ピークに対応する2θ値よりも大きな2θ値に対応した第2ピークが現れることが判った。さらに、このような成長ウエハにおけるX線測定結果から、ブラッグの式を用いて基板反り抑制層のc軸方向とa軸方向の格子定数とを算出したところ、c軸方向の格子定数が0.5189nm以下であり、a軸方向の格子定数が0.3184nm以下であることが判った。
また、上部窒化物半導体層(GaN層)のc軸方向の格子定数を算出したところ、その格子定数が0.5185nm以上0.5189nm以下であることが判った。ここで、基板の反りによる悪作用が抑制されていない上記第1の成長ウエハにおける上部窒化物半導体層など、基板の反りに起因したモーメント性の歪みを受けているGaN層におけるc軸方向の格子定数は0.5190〜0.5191nmである。一方、このような歪みを受けていないGaN層(バルク)におけるc軸方向の格子定数は0.5185nmである。これは、上記基板反り抑制層を備えることによって、上部窒化物半導体層における格子歪みが緩和されたことを意味し、これにより成長ウエハにおける反りが低減し、また、クラックの発生率が減少したと考えられる。
また、基板の反りによる悪作用の抑制効果が顕著であった成長ウエハでは、基板反り抑制層のa軸方向またはc軸方向の格子定数は、上部窒化物半導体層のそれと比較して小さいことが見出された。他方、基板反り抑制層のa軸方向またはc軸方向の格子定数は、下部窒化物半導体層のそれと比較して小さいことも見出された。さらに、基板の反りによる悪作用の抑制効果が特に顕著であった成長ウエハでは、基板反り抑制層のa軸方向またはc軸方向の格子定数が、上部窒化物半導体層と下部窒化物半導体層の両方のそれよりも小さいことが見出された。
<基板反り抑制層におけるストイキオメトリについて>
上記第3の成長ウエハにおける基板反り抑制層の結晶構造を調べるため、オージェ電子分光(AES)装置を用いて各構成原子の組成比(原子分率)を測定した。なお、原子分率を正確に見積もるために、標準試料(GaNとGaP)を用いて装置の感度を校正した。
基板反り抑制層(GaNP層)における各構成原子の原子分率の総和を100%とすると、ガリウム原子の原子分率は47.6%であり、リン原子の原子分率は2.4%であり、窒素原子の原子分率は50%であった。このAES測定結果から、窒化物半導体のIII族元素とV族元素のストイキオメトリが50%になるようにPの配分を考えると、III族サイトにPが添加されていると考えるとうまく説明が成り立つ。このようにして、本発明者らはPが窒化物半導体のIII族サイトに含まれていると判断した。
このような結晶構造は、III−V族系窒化物半導体層の形成時に、リン原子と窒素原子とが安定した結合状態をとらせるようにすることにより実現しうるが、本発明では、アンモニアとホスフィンとを混合して反応炉内に供給し、かつ0.3μm/h以下のゆっくりした成長速度でGaNP層を形成させている。このような成長方法であると、P35やPNなどの安定性の高い化合物が生じやすくなるため、このような結晶構造が形成されるものと考えられる。
なお、基板反り抑制層における原子分率を調べるためには、上記AES測定法以外にも、電子線マイクロアナライザ(EPMA)測定法や二次イオン質量分析(SIMS)測定法を用いることができるのは勿論である。また、基板反り抑制層の組成がGaNP以外の場合についても、同様の方法によってその原子分率を測定できるのは勿論である。
<<窒化物半導体素子>>
上記基板反り抑制層を備えたIII−V族系窒化物半導体素子であると、基板反り抑制層の上に設けられた窒化物半導体層に対する、基板の反りに起因したモーメント性の歪みが抑制されてバルクの格子定数に近づくため、露光斑の発生やクラックの発生が防止され、素子の作製歩留まりが高く(素子の動作閾値が低く)なる。ここで、上記窒化物半導体素子としては、例えば半導体レーザ素子、発光ダイオード素子、トランジスタ素子などがあげられる。以下にこれらの構成を具体的に示す。
<半導体レーザ素子>
本発明にかかる基板反り抑制層を備えた窒化物半導体レーザ素子としては、例えば図6に示すように、
(A)(0001)面n型GaN基板300と、
(B)基板の上に接して設けられたn型GaNP(リン原子の原子分率:6%)からなる基板反り抑制層301(層厚:50nm)と、
(C)基板反り抑制層の上に接して設けられたn型Al0.1Ga0.9Nクラッド層302(上部窒化物半導体層に該当)と、
(D)クラッド層302の上に接して設けられたn型GaN光ガイド層303と、
(E)光ガイド層303の上に接して設けられた、厚さ4nmのIn0.15Ga0.85N井戸層と厚さ8nmのIn0.01Ga0.99N障壁層とからなる多重量子井戸構造(3周期)の発光層304と、
(F)発光層の上に接して設けられたp型Al0.3Ga0.7Nキャリアブロック層305と、
(G)キャリアブロック層305の上に接して設けられたp型GaN光ガイド層306と、
(H)光ガイド層306の上に接して設けられたp型Al0.1Ga0.9Nクラッド層307と、
(I)クラッド層307の上に接して設けられたp型GaN層308と、
(J)p型GaN層308の上に接して設けられたp型InGaNAs(Asの原子分率:0.5%)コンタクト層309と、
(K)n電極310と、p電極311と、SiO2誘電体膜312とからなる構成とすることができる。
このような窒化物半導体レーザ素子は、例えば光磁気再生記録装置、DVD装置、レーザプリンター、バーコードリーダー、光の三原色(青色、緑色、赤色)レーザによるプロジェクター等の半導体光学装置に適用することができる。
<発光ダイオード素子>
本発明にかかる基板反り抑制層を備えた窒化物半導体発光ダイオード素子としては、例えば図7に示すように、
(A)n型Si基板400と、
(B)基板の上に接して設けられたAlNからなる下部窒化物半導体層401と、
(C)下部窒化物半導体層の上に接して設けられた、n型GaNPからなる基板反り抑制層(層厚:60nm)とAlGaN層(層厚:200nm)との多層構造(5周期)である多層膜402と、
(D)多層膜の上に接して設けられたInGaNからなる多重量子井戸層403と、
(E)多重量子井戸層の上に接して設けられたp型Al0.3Ga0.7Nキャリアブロック層404と、
(F)キャリアブロック層の上に接して設けられた、GaN層(層厚:1.5nm、Mgドープ)とAl0.1Ga0.9N層(層厚:1.5nm、Mgドープ)とからなるp型短周期超格子(100周期)405と、
(G)p型短周期超格子の上に接して設けられたp型GaNコンタクト層406と、
(H)p型透光性電極407と、厚さ7nmのPdからなるp電極408と、厚さ500nmのAuからなるn電極409とを備えた構成とすることができる。
このような窒化物半導体発光ダイオード素子は、例えば白色光源装置、液晶表示装置のバックライト、携帯電話のバックライト、光の三原色発光ダイオードを用いた表示装置、コピー機などの光学装置に適用することができる。
<トランジスタ素子>
本発明にかかる基板反り抑制層を備えた窒化物半導体トランジスタ素子としては、例えば図8に示すように、
(A)SiC基板500と、
(B)基板の上に接して設けられたAlGaNからなる下部窒化物半導体層501と、
(C)下部窒化物半導体層の上に接して設けられたGaNPからなる基板反り抑制層502と、
(D)基板反り抑制層の上に接して設けられたi型(真性)GaNからなる上部窒化物半導体層503(層厚:3μm)と、
(E)上部窒化物半導体層の上に接して設けられたn型Al0.25Ga0.75N層504(層厚:50nm、Si不純物濃度:5×1018/cm3)と、
(F)n型Al0.25Ga0.75N層の上に接して設けられた、インジウム原子の原子分率が5%であり、リン原子の原子分率が3%であるn型InGaNPコンタクト層505と、
(G)コンタクト層505の上に接して設けられた、Ti(厚さ:15nm)/Al(厚さ:30nm)/Au(厚さ:100nm)からなるソース506と、PdSi(厚さ:15nm)/Au(厚さ:100nm)からなるゲート507と、Ti(厚さ:15nm)/Al(厚さ:30nm)/Au(厚さ:100nm)からなるドレイン508とを備えた構成のへテロ接合型電界効果トランジスタ素子とすることができる。
このような窒化物半導体トランジスタ素子は、例えば携帯電話などの通信伝送装置や、高速スイッチング装置などに適用することができる。
〔その他の事項〕
)上記実施の形態では、下部窒化物半導体層または上部窒化物半導体層の組成をGaNとしたが、これらの窒化物半導体層の組成をAlN、AlGaN、InGaNまたはAlInGaNとしても同様の優れた効果が得られる。さらに、これらの下部窒化物半導体層と上部窒化物半導体層がリン原子またはヒ素原子を含んでいてもよい。
)上記実施の形態では、図1に示すように基板反り抑制層を単層としたが、これに代えて図4に示すように、上部窒化物半導体層104の上にさらに第2の基板反り抑制層103aと第2の上部窒化物半導体層104aとを繰り返して積層するなどして、基板反り抑制層と窒化物半導体層とからなる多層膜構造または超格子構造とすることができる。ここで、この多層膜構造または超格子構造における最上部の窒化物半導体層は、例えば発光層であってもよいのは勿論である。また、この多層膜または超格子の極性をn型(あるいはp型)とするために、基板反り抑制層と窒化物半導体層との両層または片方の層のみに不純物(SiあるいはMg)を添加することができる。
ここで、多層膜構造または超格子構造における基板反り抑制層の厚みは、25nm以上75nm以下が好ましく、より好ましくは30nm以上70nm以下である。また、多層膜構造または超格子構造における窒化物半導体層の好ましい厚みは、73nm以上5μm以下である。
)本発明では、上部窒化物半導体層または下部窒化物半導体層をELOG(Epitaxially laterally overgrown GaN)層とすることができる。図5は、基板200と、下部窒化物半導体層201と、基板反り抑制層202と、第1の上部窒化物半導体層203と、基板に対して平行なストライプ状に加工されたSiO2膜、SiOx膜またはSiNx膜からなる成長抑制膜204と、第2の上部窒化物半導体層205とからなる成長ウエハである。この成長ウエハでは、上部窒化物半導体層または下部窒化物半導体層をELOG層としているため、基板反り抑制層による上述した効果に加えて、ELOG層よりも下層で発生した結晶欠陥による転位を除去する効果が得られる。これにより、このような成長ウエハを用いた素子の作製歩留まりを一層向上できる。
)本発明で用いる基板としては、上記実施の形態で示したサファイア基板に限定するものではなく、例えばSiC基板、Si基板、GaN基板、AlN基板またはAlGaN基板などを用いることができる。但し、基板の材質を窒化物半導体とすると下部窒化物半導体層を設ける必要はないが、基板が窒化物半導体以外の材質であると、層厚73nm以上の下部窒化物半導体層を備えることが必須である。
以上説明したように、本発明によると、基板反り抑制層の上に設けられた窒化物半導体層に対する、基板の反りに起因したモーメント性の歪みの伝達が解放されて、この窒化物半導体層がバルクの格子定数に近づき、窒化物半導体素子における露光斑の発生やクラックの発生が防止される。このような本発明の窒化物半導体素子は、半導体レーザ素子、発光ダイオード素子、トランジスタ素子およびこれらの素子を用いた装置等にも利用できるので、その産業上の利用可能性は大きい。
図1は、本発明にかかる基板反り抑制層を備えた成長ウエハの一例を示す図である。 図2は、基板反り抑制層におけるリン原子の原子分率を代えて作製した成長ウエハから得た2θ―ωによるX線測定結果を示す図である。 図3は、基板反り抑制層の層厚を代えて作製した成長ウエハから得た2θ―ωによるX線測定結果を示す図である。 図4は、本発明にかかる基板反り抑制層を備えた成長ウエハの別例を示す図である。 図5は、本発明にかかる基板反り抑制層を備えた成長ウエハの別例を示す図である。 図6は、本発明にかかる窒化物半導体レーザ素子の一例を示す図である。 図7は、本発明にかかる窒化物半導体発光ダイオード素子の一例を示す図である。 図8は、本発明にかかる窒化物半導体トランジスタ素子の一例を示す図である。
符号の説明
100、200、300、400、500・・・基板
101・・・・・・・・・・・・・・・・・・・低温バッファ層
102、201、401、501・・・・・・・下部窒化物半導体層
103、202、301、502・・・・・・・基板反り抑制層
103a・・・・・・・・・・・・・・・・・・第2の基板反り抑制層
104、203、302、503・・・・・・・上部窒化物半導体層
104a、205・・・・・・・・・・・・・・第2の上部窒化物半導体層
204・・・・・・・・・・・・・・・・・・・成長抑制膜
303・・・・・・・・・・・・・・・・・・・n型光ガイド層
304、403・・・・・・・・・・・・・・・発光層
305、404・・・・・・・・・・・・・・・p型キャリアブロック層
306・・・・・・・・・・・・・・・・・・・p型光ガイド層
307・・・・・・・・・・・・・・・・・・・p型クラッド層
308・・・・・・・・・・・・・・・・・・・p型GaN層
309、406・・・・・・・・・・・・・・・p型コンタクト層
310、409・・・・・・・・・・・・・・・n電極
311、408・・・・・・・・・・・・・・・p電極
312・・・・・・・・・・・・・・・・・・・誘電体膜
402・・・・・・・・・・・・・・・・・・・多層膜
405・・・・・・・・・・・・・・・・・・・p型短周期超格子
407・・・・・・・・・・・・・・・・・・・p型透光性電極
504・・・・・・・・・・・・・・・・・・・n型AlGaN層
505・・・・・・・・・・・・・・・・・・・n型コンタクト層
506・・・・・・・・・・・・・・・・・・・ソース
507・・・・・・・・・・・・・・・・・・・ゲート
508・・・・・・・・・・・・・・・・・・・ドレイン

Claims (15)

  1. 窒化物半導体からなる基板と、前記基板上に設けられた窒化物半導体からなる基板反り抑制層と、前記基板反り抑制層上に接して設けられた上部窒化物半導体層とを少なくとも有するIII−V族系窒化物半導体素子であって、
    前記基板反り抑制層は、リン原子を0.05〜20%の原子分率で含み、かつその層厚が25nm以上75nm以下であるGaNP層であり
    前記基板反り抑制層に含まれているリン原子が、前記基板反り抑制層を構成する窒化物半導体の結晶構造におけるIII族サイトに添加されている
    ことを特徴とするIII−V族系窒化物半導体素子。
  2. 窒化物半導体以外の材質からなる基板と、前記基板上に設けられた窒化物半導体からなる基板反り抑制層と、前記基板反り抑制層上に接して設けられた上部窒化物半導体層とを少なくとも有するIII−V族系窒化物半導体素子であって、
    前記基板と前記基板反り抑制層との間に、さらに、73nm以上の層厚を有する下部窒化物半導体層が設けられており、
    前記基板反り抑制層は、リン原子を0.05〜20%の原子分率で含み、かつその層厚が25nm以上75nm以下であるGaNP層であり
    前記基板反り抑制層に含まれているリン原子が、前記基板反り抑制層を構成する窒化物半導体の結晶構造におけるIII族サイトに添加されている
    ことを特徴とするIII−V族系窒化物半導体素子。
  3. 前記窒化物半導体以外の材質からなる基板が、サファイア基板、SiC基板またはSi基板である、
    ことを特徴とする請求項2記載のIII−V族系窒化物半導体素子。
  4. 前記基板反り抑制層のc軸方向の格子定数が0.5189nm以下である
    ことを特徴とする請求項1ないし3いずれか1項に記載のIII−V族系窒化物半導体素子。
  5. 前記基板反り抑制層のa軸方向の格子定数が0.3184nm以下である
    ことを特徴とする請求項1ないし3いずれか1項に記載のIII−V族系窒化物半導体素子。
  6. 前記基板反り抑制層と前記上部窒化物半導体層とが繰り返して積層された、多層膜構造または超格子構造を含む
    ことを特徴とする請求項1ないし3いずれか1項に記載のIII−V族系窒化物半導体素子。
  7. 前記上部窒化物半導体層の層厚が73nm以上5μm以下である
    ことを特徴とする請求項6記載のIII−V族系窒化物半導体素子。
  8. 前記多層膜構造または前記超格子構造の、基板反り抑制層と上部窒化物半導体層との両層または片方の層のみに、SiあるいはMgが添加される
    ことを特徴とする請求項6または7に記載のIII−V族系窒化物半導体素子。
  9. 請求項項1ないし3いずれか1項に記載のIII−V族系窒化物半導体素子を備えた半導体装置。
  10. 窒化物半導体からなる基板上に窒化物半導体からなる基板反り抑制層を成長させる基板反り抑制層成長工程と、前記基板反り抑制層上に窒化物半導体層をさらに成長させる工程とを備えたIII−V族系窒化物半導体素子の製造方法であって、
    前記基板反り抑制層成長工程は、
    リン源と、窒素源と、ガリウム源とを少なくとも含有したガスを基板上に供給し、
    リン原子が0.05〜20%の原子分率で含まれ、かつその層厚が25nm以上75nm以下であり、
    前記基板反り抑制層に含まれているリン原子が、前記基板反り抑制層を構成する窒化物半導体の結晶構造におけるIII族サイトに添加されているGaNP層を成長させる工程である
    ことを特徴とするIII−V族系窒化物半導体素子の製造方法。
  11. 窒化物半導体以外の材質からなる基板上に窒化物半導体からなる基板反り抑制層を成長させる基板反り抑制層成長工程と、前記基板反り抑制層上に窒化物半導体層をさらに成長させる工程とを備えたIII−V族系窒化物半導体素子の製造方法であって、
    前記基板反り抑制層成長工程は、
    リン源と、窒素源と、ガリウム源とを少なくとも含有したガスを基板上に供給し、
    リン原子が0.05〜20%の原子分率で含まれ、かつその層厚が25nm以上75nm以下であり、
    前記基板反り抑制層に含まれているリン原子が、前記基板反り抑制層を構成する窒化物半導体の結晶構造におけるIII族サイトに添加されているGaNP層を成長させる工程であり、
    前記基板と前記基板反り抑制層との間に、さらに、73nm以上の層厚を有する下部窒化物半導体層を設ける下部窒化物半導体層成長工程をさらに備える
    ことを特徴とするIII−V族系窒化物半導体素子の製造方法。
  12. 前記基板反り抑制層成長工程では、前記基板が700℃以上1050℃以下に調熱されている
    ことを特徴とする請求項10または11に記載のIII−V族系窒化物半導体素子の製造方法。
  13. 前記基板反り抑制層成長工程は、水素と窒素との混合ガスを供給し、その混合ガスにおける窒素の割合が0.01%以上50%以下である
    ことを特徴とする請求項10または11に記載のIII−V族系窒化物半導体素子の製造方法。
  14. 前記リン源がホスフィンであり、前記窒素源がアンモニアであり前記ホスフィンと前記アンモニアとをあらかじめ混合した後、これを基板上に供給して基板反り抑制層を成長させる
    ことを特徴とする請求項10または11に記載のIII−V族系窒化物半導体素子の製造方法。
  15. 前記混合したホスフィンとアンモニアとの体積比が1:35以上1:35×104以下である
    ことを特徴とする請求項14記載のIII−V族系窒化物半導体素子の製造方法。
JP2003328411A 2003-09-19 2003-09-19 Iii−v族系窒化物半導体素子およびその製造方法 Expired - Fee Related JP4726408B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003328411A JP4726408B2 (ja) 2003-09-19 2003-09-19 Iii−v族系窒化物半導体素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003328411A JP4726408B2 (ja) 2003-09-19 2003-09-19 Iii−v族系窒化物半導体素子およびその製造方法

Publications (3)

Publication Number Publication Date
JP2005093914A JP2005093914A (ja) 2005-04-07
JP2005093914A5 JP2005093914A5 (ja) 2006-02-02
JP4726408B2 true JP4726408B2 (ja) 2011-07-20

Family

ID=34457993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003328411A Expired - Fee Related JP4726408B2 (ja) 2003-09-19 2003-09-19 Iii−v族系窒化物半導体素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP4726408B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5050044B2 (ja) 2009-12-14 2012-10-17 株式会社東芝 気相成長方法
JP5524280B2 (ja) * 2012-06-11 2014-06-18 株式会社東芝 気相成長装置
US20220290327A1 (en) * 2019-10-23 2022-09-15 Mitsubishi Electric Corporation Semiconductor wafer and method for manufacturing same

Also Published As

Publication number Publication date
JP2005093914A (ja) 2005-04-07

Similar Documents

Publication Publication Date Title
US5239188A (en) Gallium nitride base semiconductor device
US8952419B2 (en) Semiconductor devices and methods of manufacturing the same
US8486807B2 (en) Realizing N-face III-nitride semiconductors by nitridation treatment
JP4332720B2 (ja) 半導体素子形成用板状基体の製造方法
JP5117609B1 (ja) 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
US9577144B2 (en) Ultraviolet light-emitting device
US8030682B2 (en) Zinc-blende nitride semiconductor free-standing substrate, method for fabricating same, and light-emitting device employing same
US9899213B2 (en) Group III nitride semiconductor, and method for producing same
US6534791B1 (en) Epitaxial aluminium-gallium nitride semiconductor substrate
JP4860736B2 (ja) 半導体構造物及びそれを製造する方法
JP2010010675A (ja) 半導体装置の製造方法およびその構造
WO2013168371A1 (ja) エピタキシャル基板、半導体装置及び半導体装置の製造方法
JP2013014450A (ja) 窒化物半導体エピタキシャル基板及び窒化物半導体デバイス
JPH11145514A (ja) 窒化ガリウム系半導体素子およびその製造方法
US20100248455A1 (en) Manufacturing method of group III nitride semiconductor
US8222639B2 (en) Nitride based semiconductor device and method of manufacturing the same
CN117410405A (zh) 深紫外发光二极管外延片及其制备方法、深紫外led
JP4726408B2 (ja) Iii−v族系窒化物半導体素子およびその製造方法
KR102553985B1 (ko) Ⅲ족 질화물 반도체
US9472624B2 (en) Semiconductor buffer structure, semiconductor device including the same, and manufacturing method thereof
JP2010232549A (ja) 窒化物系半導体素子及びその製造方法
KR20080001844A (ko) 질화물 반도체 발광 소자
US20240120440A1 (en) Semiconductor structure
JP5705179B2 (ja) 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP2016207734A (ja) 窒化物半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090724

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110412

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees