CN115911197A - 一种发光二极管的外延结构及其制备方法 - Google Patents
一种发光二极管的外延结构及其制备方法 Download PDFInfo
- Publication number
- CN115911197A CN115911197A CN202211326384.7A CN202211326384A CN115911197A CN 115911197 A CN115911197 A CN 115911197A CN 202211326384 A CN202211326384 A CN 202211326384A CN 115911197 A CN115911197 A CN 115911197A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- concentration
- epitaxial structure
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
本发明涉及发光半导体技术领域，具体涉及一种发光二极管的外延结构，包括衬底，述外延结构还包括依次设于衬底上的缓冲层、3D成核层、2D填平层、N型层、过渡层、有源层和P型层，所述3D成核层和2D填平层中均采用n型掺杂，且3D成核层中n型掺杂的浓度高于2D填平层中n型掺杂。本发明通过在成核层调整Si掺杂浓度高于填平层，通过成核层通入高掺Si的方式，获得较多的插排位错，便于后续过渡层提升Pits密度，降低电压和提升亮度。
Description
技术领域
本发明涉及发光半导体技术领域，尤其涉及一种发光二极管的外延结构及其制备方法。
背景技术
发光二极管(简称LED)是一种固态半导体二极管发光器件，被广泛用于指示灯、显示屏等照明领域。现阶段制取LED晶圆片的方法主要是通过金属有机化合物化学气相沉淀(简称MOCVD)实现，可以简述其流程如下：将外延晶圆衬底(如蓝宝石衬底/Si衬底)放入石墨承载盘(Wafer carrier)的凹槽上，将其石墨承载盘一起传入MOCVD反应室内，通过将反应室温度加热到设定好的温度，并配合通入有机金属化合物和五族气体，使它们在晶圆衬底上断开化学键并重新聚合形成LED外延层，但是目前LED结构亮度和电压一直是困扰 LED前进的一个难题，通常亮度高伴随着电压高。
目前的LED发光二极管外延(Epitaxy)结构中，为了降低电压通常有以下几个办法：1、通过提高N型层和量子阱的Si掺杂达到降低电压的目的，但是容易损伤到亮度，且目前掺杂浓度已趋于饱和，过度掺杂会明显损伤材料质量，进而损伤发光亮度，因此目前的N型层Si掺杂浓度一般控制在1E19～3E19之间，量子阱Si掺杂一般控制在5E17～5E18之间。2、通过过渡层开Pits提升电流扩展能力达到降低电压的目的，但是Pits的大小难以控制，太大导致损伤发光面积，太小又没有降压和提亮的效果。
现有技术中，发明名称为发光二极管外延片及其制备方法，公开号为CN112366255A的发明专利，其包括衬底及依次层叠在所述衬底上的GaN缓冲层、成核层、GaN填平层、n型GaN层、有源层及p型GaN层，所述成核层、所述GaN填平层中均掺杂有n型杂质，所述成核层中n型杂质的掺杂浓度、所述GaN填平层中n型杂质的掺杂浓度及所述n型GaN层中n型杂质的掺杂浓度依次增加，且所述n型GaN层中n型杂质的掺杂浓度为2E8～6E18/cm3。但是其采用过低的N型掺杂，ESD会明显较差，无法获得较多的插排错位。随着白光市场需求越来越严苛，除了要求高亮度需求，还需要更低的VF1需求，在不损失亮度的情况下，迫切需要LED结构降电压。
发明内容
有鉴于此，本发明的目的在于提出一种发光二极管的外延结构及其制备方法，以解决无法提升插排错位，在不损失亮度的情况下降低电压的问题。
基于上述目的，本发明提供了一种发光二极管的外延结构，包括衬底，述外延结构还包括依次设于衬底上的缓冲层、3D成核层、2D填平层、N型层、过渡层、有源层和P型层，所述3D成核层和2D填平层中均采用n型掺杂，且3D 成核层中n型掺杂的浓度高于2D填平层中n型掺杂。
可选的，所述n型掺杂的元素包括Si、Ge、Sn。本发明不排除其他的元素等效替代的掺杂。
优选的，所述3D成核层和2D填平层中均掺杂Si，2D填平层中掺杂Si的浓度为5E17～E19/cm3，N型层中掺杂Si的浓度大于1E19/cm3。
可选的，所述3D成核层中掺杂Si的浓度大于1E18/cm3。
优选的，所述3D成核层中掺杂Si的浓度大于5E18/cm3。
优选的，所述N型层中掺杂Si的浓度大于2E19/cm3。
优选的，所述3D成核层和2D填平层均为n型掺杂Si的GaN层。
可选的，所述3D成核层、2D填平层、N型层中至少有一层为Si浓度渐变的渐变层或Si浓度稳定的稳定层。
可选的，所述3D成核层、2D填平层、N型层中有两层为渐变层、一层为稳定层；或两层为稳定层、一层为渐变层。
可选的，所述过渡层为n型掺杂Si的过渡层，掺杂Si的浓度为 5E17～5E19/cm3，C浓度＜1E18/cm3。
优选的，所述C浓度为1E17～1E18/cm3。
优选的，所述衬底上设有多个相间隔的凸起，相邻凸起之间的间隙空间内由下到上依次设置所述缓冲层和3D成核层，且凸起的外侧壁附着有缓冲层。
可选的，所述衬底的材质为蓝宝石、碳化硅、硅或氧化锌中的一种。
可选的，所述凸起的下部材质为蓝宝石、碳化硅、硅或氧化锌中的一种，凸起的上部材质为二氧化硅、氮化硅、过氧化锌、硅、碳化硅、砷化镓、五氧化三钛、二氧化钛中的一种或多种。
本发明还提供所述发光二极管的外延结构的制备方法，包括如下步骤：
S1、将衬底置入机台腔室中，利用PVD或MOCVD法于衬底表面沉积缓冲层；
S2、在缓冲层上沉积生长3D成核层，保持生长温度950-1080℃，反应室压力100～300Torr，Ⅴ/Ⅲ比为800-1000；
S3、在3D成核层上沉积生长2D填平层，保持生长温度1080-1140℃，反应室压力100～300Torr，Ⅴ/Ⅲ比为1000-1200；
S4、在2D填平层上沉积生长N型层；
S5、在N型层上沉积生长过渡层；
S6、在过渡层上沉积生长有源层；
S7、在有源层上沉积生长P型层。
本发明的有益效果：本发明通过在成核层调整Si掺杂浓度高于填平层，通过成核层通入高掺Si的方式，获得较多的插排位错，便于后续过渡层提升Pits 密度，降低电压和提升亮度。本发明通过高掺杂N型层有效提升电流扩展，提升ESD。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的结构示意图。
图中标记为：
1、衬底；2、缓冲层；3、3D成核层；4、2D填平层；5、N型层；6、过渡层；7、有源层；8、P型层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，对本发明进一步详细说明。
需要说明的是，除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
如图1所示，一种发光二极管的外延结构，包括衬底1，该外延结构还包括依次设于衬底1上的缓冲层2、3D成核层3、2D填平层4、N型层5、过渡层6、有源层7和P型层8，3D成核层和2D填平层中均采用n型掺杂，且3D成核层中n型掺杂的浓度高于2D填平层中n型掺杂。n型掺杂杂质类型可以为Si、Ge、或者Sn等，本发明不排除其他的元素等效替代的掺杂。优选的，3D成核层3 和2D填平层4中均掺杂Si，且3D成核层3中掺杂Si的浓度高于2D填平层4 中掺杂Si的浓度。本发明通过在3D成核层、2D填平层中掺杂Si，通过成核层通入高掺Si的方式，即在成核层调整Si掺杂浓度高于填平层，获得较多的插排位错，便于后续过渡层提升Pits密度，降低电压和提升亮度。
其中，衬底的材质可为蓝宝石(Al2O3)、碳化硅、硅、氧化锌或异质结衬底 (AL2O3+SIO2)中的一种或多种。优选采用蓝宝石。
作为一种优选的实施方式，衬底为复合衬底，复合衬底的下部材质为蓝宝石、碳化硅、硅或氧化锌中的一种，复合衬底的上部材质为二氧化硅、氮化硅、过氧化锌、硅、碳化硅、砷化镓、五氧化三钛、二氧化钛中的一种或多种。优选采用二氧化硅。
作为一种可选的实施方式，2D填平层4中掺杂Si的浓度为5E17～E19/cm3， N型层5中掺杂Si的浓度大于1E19/cm3。采用此种浓度范围，能够进一步降低电压和提升亮度。
作为一种可选的实施方式，3D成核层3中掺杂Si的浓度大于1E18/cm3。设置成此种浓度时，依然要保证3D成核层中掺杂Si的浓度高于2D填平层中掺杂Si的浓度，即2D填平层中掺杂Si的浓度5E17～1E18/cm3，保证提升插排缺陷数量。优选的，3D成核层中掺杂Si的浓度大于5E18/cm3。当设置此种浓度范围时，能够相对更大化的提升插排缺陷数量，并且有利于沉积生长，提升两者之间的沉积作用力。
进一步的，N型层5中掺杂Si的浓度大于2E19/cm3。设置时，N型层中掺杂Si的浓度大于2D填平层中掺杂Si的浓度，通过采用高掺杂N型层有效提升电流扩展能力，进而提升ESD等级。此种掺杂Si的浓度设置，不仅能够满足提升ESD等级，而且还不影响插排位错，在不产生干涉的基础上，协同实现提亮降压的效果。
本发明中，3D成核层3和2D填平层4均为n型掺杂Si的GaN层。具体而言，3D成核层可采用第一GaN层，2D填平层采用第二GaN层，第一GaN层中的n型掺杂Si的浓度大于第二GaN层中的n型掺杂Si的浓度。
本发明中，3D成核层3、2D填平层4、N型层5中至少有一层为Si浓度渐变的渐变层或Si浓度稳定的稳定层。其中，Si浓度可稳定可渐变，三层的厚度可定义设置，比如3D层:2-3μm；2D层:1.5-2μm。具体设置时，可单独设置 3D成核层、2D填平层、N型层中的一种层结构为Si浓度渐变的渐变层，当然也可以采用两个渐变层或三个渐变层。同样的道理，可单独设置3D成核层、2D 填平层、N型层中的一种层结构为Si浓度稳定的稳定层，也可以采用两个稳定层或三个稳定层。
作为一种可选的实施方式，3D成核层3、2D填平层4、N型层5中有两层为渐变层、一层为稳定层。或3D成核层、2D填平层、N型层中有两层为稳定层、一层为渐变层。此种搭配组合形成的外延结构，具有更好的降压增亮功效。
进一步的，作为一种优选的实施方式，2D填平层4为Si浓度渐变的2D渐变层，3D成核层为Si浓度渐变的3D渐变层，N型层为Si浓度稳定的N型稳定层。此种结构搭配设置，能够在降低电压的基础上，进一步提高协同增亮效果。
作为另一种优选的实施方式，3D成核层3为Si浓度稳定的3D稳定层，2D 填平层为Si浓度渐变或稳定的2D渐变层或2D稳定层，N型层为Si浓度渐变或稳定的N型渐变层或N型稳定层。此种结构搭配设置，能够在降低电压的基础上，进一步提高协同增亮效果。
可选的，过渡层6为n型掺杂Si的过渡层，掺杂Si的浓度为5E17～5E19， C浓度＜1E18/cm3。过渡层的作用是应力释放和控制v坑大小。此种浓度设置，能够更好的满足实际产品的外延结构需求。其中，过渡层采用低温N型GaN(温度700～850℃)。优选的，C浓度为1E17～1E18/cm3，搭配其他层结构浓度的设置，能够最大化的保证应力的释放，同时在一定程度上协同起到提亮降压的效果。
作为一种优选的实施方式，衬底1上设有多个相间隔的凸起，相邻凸起之间的间隙空间内由下到上依次设置所述缓冲层和3D成核层，且凸起的外侧壁附着有缓冲层。能够减小晶格失配导致的大量缺陷产生。可利用PVD或MOCVD 法于衬底表面沉积缓冲层，缓冲层优选PVD。设置时，凸起的上部尖端部分的材质优选采用二氧化硅。凸起下部以及衬底的其他部分材质优选采用蓝宝石。采用此种结构能够起到透光提亮的效果。
本发明的发光二极管的外延结构的制备方法，包括如下步骤：
S1、将衬底置入机台腔室中，利用PVD或MOCVD法于衬底表面沉积缓冲层；
S2、在缓冲层上沉积生长3D成核层，保持生长温度950-1080℃，反应室压力100～300Torr，Ⅴ/Ⅲ比为800-1000；
S3、在3D成核层上沉积生长2D填平层，保持生长温度1080-1140℃，反应室压力100～300Torr，Ⅴ/Ⅲ比为1000-1200；
S4、在2D填平层上沉积生长N型层；
S5、在N型层上沉积生长过渡层；
S6、在过渡层上沉积生长有源层；
S7、在有源层上沉积生长P型层。
下面通过具体的实例进行详细说明。
实施例1
本实施例中，N型层为稳定层(掺杂Si的浓度为3E19/cm3)，2D层为渐变层(掺杂Si的渐变浓度为1E18-1E19/cm3)，3D为渐变层(掺杂Si的渐变浓度为1E18-4E19/cm3)。
本实施例的发光二极管的外延结构的制备方法，包括如下步骤：
S1、将衬底置入机台腔室中，利用PVD法于衬底表面沉积缓冲层(AlN层)；
S2、通过MOCVD沉积法在缓冲层上沉积生长3D成核层(GaN层)，保持生长温度1000℃，反应室压力200Torr，Ⅴ/Ⅲ比为900；
S3、通过MOCVD沉积法在3D成核层上沉积生长2D填平层(GaN层)，保持生长温度1110℃，反应室压力200Torr，Ⅴ/Ⅲ比为1100；
S4、通过MOCVD沉积法在2D填平层上沉积生长N型层(N型GaN层)；
S5、通过MOCVD沉积法在N型层上沉积生长过渡层(低温N型GaN)；生长温度为800℃，生长压力为150Torr；
S6、通过MOCVD沉积法在过渡层上沉积生长有源层；有源层是由量子阱层InGaN和量子垒层GaN交替层叠形成；
S7、通过MOCVD沉积法在有源层上沉积生长P型层，温度为800℃，P 型层采用GaN/ALGaN。
实施例2
本实施例中，N型层为稳定层(掺杂Si的浓度为3E19/cm3)，2D层为稳定层(掺杂Si的渐变浓度为1E18-1E19/cm3)，3D为渐变层(掺杂Si的渐变浓度为1E18-3E19/cm3)。
本实施例的发光二极管的外延结构的制备方法，包括如下步骤：
S1、将衬底置入机台腔室中，利用PVD法于衬底表面沉积缓冲层(AlN层)；
S2、通过MOCVD沉积法在缓冲层上沉积生长3D成核层(GaN层)，保持生长温度1000℃，反应室压力200Torr，Ⅴ/Ⅲ比为900；
S3、通过MOCVD沉积法在3D成核层上沉积生长2D填平层(GaN层)，保持生长温度1110℃，反应室压力200Torr，Ⅴ/Ⅲ比为1100；
S4、通过MOCVD沉积法在2D填平层上沉积生长N型层(N型GaN层)；
S5、通过MOCVD沉积法在N型层上沉积生长过渡层(低温N型GaN)；生长温度为850℃，生长压力为200Torr；
S6、通过MOCVD沉积法在过渡层上沉积生长有源层；有源层是由量子阱层InGaN；
S7、通过MOCVD沉积法在有源层上沉积生长P型层，温度为800℃，P 型层采用GaN/ALGaN。
下表为现有方案及本发明的方案得到的外延结构数据对比。目前的外延结构材料质量比较好，需要适当增加缺陷提亮，开V-Pits，同时通入Si也可以降电压。[002HW一般是衬底上来的缺陷，102HW是有后续外延生长的缺陷(表征螺旋位错，有一些垂直界面的]数值越大表征缺陷越多。
| 002HW | 102HW | Chip Lop(mW) | Chip vf1 | ESD | |
| 旧方案 | 115.6 | 147.3 | 178.3 | 3.132 | 99.3 |
| 实施例1 | 120.3 | 155.4 | 179.1 | 3.124 | 99.5 |
由上表可以看出，002/102HW变大，缺陷变多，通过在3D层增加通入Si提升002/102HW，适当增加缺陷密度(这样有助于在过渡层开V-Pits，因为V-Pits都是在底层的缺陷基础上开的)，2D层Si少量逐步增加，可以增强电流扩展，提亮、降低电压和提升ESD作用。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明的范围(包括权利要求)被限于这些例子；在本发明的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本发明的不同方面的许多其它变化，为了简明它们没有在细节中提供。
本发明旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本发明的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (15)
1.一种发光二极管的外延结构，包括衬底，其特征在于，所述外延结构还包括依次设于衬底上的缓冲层、3D成核层、2D填平层、N型层、过渡层、有源层和P型层，所述3D成核层和2D填平层中均采用n型掺杂，且3D成核层中n型掺杂的浓度高于2D填平层中n型掺杂。
2.根据权利要求1所述发光二极管的外延结构，其特征在于，所述n型掺杂的元素包括Si、Ge、Sn。
3.根据权利要求2所述发光二极管的外延结构，其特征在于，所述3D成核层和2D填平层中均掺杂Si，2D填平层中掺杂Si的浓度为5E17～E19/cm3，N型层中掺杂Si的浓度大于1E19/cm3。
4.根据权利要求3所述发光二极管的外延结构，其特征在于，所述3D成核层中掺杂Si的浓度大于1E18/cm3。
5.根据权利要求4所述发光二极管的外延结构，其特征在于，所述3D成核层中掺杂Si的浓度大于5E18/cm3。
6.根据权利要求3所述发光二极管的外延结构，其特征在于，所述N型层中掺杂Si的浓度大于2E19/cm3。
7.根据权利要求1所述发光二极管的外延结构，其特征在于，所述3D成核层和2D填平层均为n型掺杂Si的GaN层。
8.根据权利要求1所述发光二极管的外延结构，其特征在于，所述3D成核层、2D填平层、N型层中至少有一层为Si浓度渐变的渐变层或Si浓度稳定的稳定层。
9.根据权利要求8所述发光二极管的外延结构，其特征在于，所述3D成核层、2D填平层、N型层中有两层为渐变层、一层为稳定层；或两层为稳定层、一层为渐变层。
10.根据权利要求1所述发光二极管的外延结构，其特征在于，所述过渡层为n型掺杂Si的过渡层，掺杂Si的浓度为5E17～5E19/cm3，C浓度＜1E18/cm3。
11.根据权利要求10所述发光二极管的外延结构，其特征在于，所述C浓度为1E17～1E18/cm3。
12.根据权利要求1所述发光二极管的外延结构，其特征在于，所述衬底上设有多个相间隔的凸起，相邻凸起之间的间隙空间内由下到上依次设置所述缓冲层和3D成核层，且凸起的外侧壁附着有缓冲层。
13.根据权利要求12所述发光二极管的外延结构，其特征在于，所述衬底的材质为蓝宝石、碳化硅、硅或氧化锌中的一种。
14.根据权利要求12所述发光二极管的外延结构，其特征在于，所述凸起的下部材质为蓝宝石、碳化硅、硅或氧化锌中的一种，凸起的上部材质为二氧化硅、氮化硅、过氧化锌、硅、碳化硅、砷化镓、五氧化三钛、二氧化钛中的一种或多种。
15.根据权利要求1-14任一项所述发光二极管的外延结构的制备方法，其特征在于，包括如下步骤：
S1、将衬底置入机台腔室中，利用PVD或MOCVD法于衬底表面沉积缓冲层；
S2、在缓冲层上沉积生长3D成核层，保持生长温度950-1080℃，反应室压力100～300Torr，Ⅴ/Ⅲ比为800-1000；
S3、在3D成核层上沉积生长2D填平层，保持生长温度1080-1140℃，反应室压力100～300Torr，Ⅴ/Ⅲ比为1000-1200；
S4、在2D填平层上沉积生长N型层；
S5、在N型层上沉积生长过渡层；
S6、在过渡层上沉积生长有源层；
S7、在有源层上沉积生长P型层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211326384.7A CN115911197A (zh) | 2022-10-27 | 2022-10-27 | 一种发光二极管的外延结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211326384.7A CN115911197A (zh) | 2022-10-27 | 2022-10-27 | 一种发光二极管的外延结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115911197A true CN115911197A (zh) | 2023-04-04 |
Family
ID=86480495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211326384.7A Pending CN115911197A (zh) | 2022-10-27 | 2022-10-27 | 一种发光二极管的外延结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115911197A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116995165A (zh) * | 2023-09-25 | 2023-11-03 | 江西兆驰半导体有限公司 | 一种AlN缓冲层及其制备方法、紫外LED外延片 |
| CN117153974A (zh) * | 2023-10-26 | 2023-12-01 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led |
| CN118039756A (zh) * | 2024-04-11 | 2024-05-14 | 江西兆驰半导体有限公司 | 一种发光二极管的外延结构、制备方法及led芯片 |
-
2022
- 2022-10-27 CN CN202211326384.7A patent/CN115911197A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116995165A (zh) * | 2023-09-25 | 2023-11-03 | 江西兆驰半导体有限公司 | 一种AlN缓冲层及其制备方法、紫外LED外延片 |
| CN116995165B (zh) * | 2023-09-25 | 2023-12-15 | 江西兆驰半导体有限公司 | 一种AlN缓冲层及其制备方法、紫外LED外延片 |
| CN117153974A (zh) * | 2023-10-26 | 2023-12-01 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led |
| CN117153974B (zh) * | 2023-10-26 | 2024-02-20 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、led |
| CN118039756A (zh) * | 2024-04-11 | 2024-05-14 | 江西兆驰半导体有限公司 | 一种发光二极管的外延结构、制备方法及led芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115911197A (zh) | 一种发光二极管的外延结构及其制备方法 | |
| CN108461592B (zh) | 一种发光二极管外延片及其制造方法 | |
| CN116053369B (zh) | 发光二极管外延片及其制备方法 | |
| CN105226149A (zh) | 一种led外延结构及制作方法 | |
| CN115188863B (zh) | 发光二极管外延片及其制备方法 | |
| CN114695612B (zh) | 一种氮化镓基发光二极管外延结构及其制备方法 | |
| CN114883462B (zh) | 发光二极管外延片及其制备方法 | |
| CN217641376U (zh) | 一种led外延片及led芯片 | |
| CN115472718A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN115312643B (zh) | 一种具有插入层的led外延片及其制备方法 | |
| CN115911201A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN114883460A (zh) | 发光二极管外延片及其制备方法 | |
| CN116646431A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN109755362B (zh) | 一种高发光效率的氮化物发光二极管 | |
| CN109671817B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN109545922B (zh) | 一种GaN基发光二极管外延片及其制备方法 | |
| CN108321266A (zh) | 一种GaN基LED外延结构及其制备方法 | |
| CN116154072B (zh) | 调控量子阱碳杂质的led外延片及其制备方法、led | |
| CN116014041B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN109473521B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN109802022B (zh) | 一种GaN基发光二极管外延片及其制备方法 | |
| CN113451459B (zh) | 发光二极管、外延结构及其制作方法 | |
| CN113571615B (zh) | 改善欧姆接触的发光二极管外延片及其制造方法 | |
| CN109904287B (zh) | 发光二极管外延片及其生长方法 | |
| CN106848008B (zh) | 一种利用v型缺陷改善led光电特性的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |