CN115064625A - 半导体发光结构、其制备方法及应用 - Google Patents

半导体发光结构、其制备方法及应用 Download PDF

Info

Publication number
CN115064625A
CN115064625A CN202210683630.8A CN202210683630A CN115064625A CN 115064625 A CN115064625 A CN 115064625A CN 202210683630 A CN202210683630 A CN 202210683630A CN 115064625 A CN115064625 A CN 115064625A
Authority
CN
China
Prior art keywords
quantum well
layer
opening
emitting layer
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210683630.8A
Other languages
English (en)
Inventor
闫其昂
王国斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Third Generation Semiconductor Research Institute Co Ltd
Original Assignee
Jiangsu Third Generation Semiconductor Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Third Generation Semiconductor Research Institute Co Ltd filed Critical Jiangsu Third Generation Semiconductor Research Institute Co Ltd
Priority to CN202210683630.8A priority Critical patent/CN115064625A/zh
Publication of CN115064625A publication Critical patent/CN115064625A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种半导体发光结构、其制备方法及应用。所述半导体发光结构包括n型层、发光层和p型层，发光层包括前置调制层和后置发光层；前置调制层中设置有多种不同的开口引导结构，所述开口引导结构延伸形成相应的多种不同深度和/或开口直径的第一倒锥坑结构。本发明在发光层中引入不同深度和开口直径的倒锥坑结构，该结构一方面极大提高了空穴在发光层中的注入深度的分布范围和注入均匀性，进而提高了后置量子阱发光层中空穴分布的均匀性，提高了发光效率；另一方面极大提高了发光层中载流子泄露至位错的屏蔽能力，抑制了非辐射复合，提高了外延片的漏电性能；再者，通过原位工艺处理形成倒锥坑结构工艺简单，便于量产中降低生产成本。

Description

半导体发光结构、其制备方法及应用
技术领域
本发明涉及半导体光电器件技术领域，尤其涉及一种半导体发光结构、其制备方法及应用。
背景技术
Micro-LED具有自发光、高效率、低功耗、高集成度、高稳定性等诸多优点，且体积小、灵活性高、易于拆解与合并，能够应用于现有从小尺寸到大尺寸的任何显示应用场合中，现代社会已经进入信息化并向智能化方向发展，显示是实现信息交换和智能化的关键环节，在目前众多显示技术中，Micro-LED显示技术被认为是具有颠覆性的下一代显示技术。
现有研究表明，Micro-LED器件随着尺寸减小，量子效率产生显著衰减，且峰值效率向高电流密度方向移动。例如，目前GaN基LED一般是在蓝宝石衬底上生长外延层，包括n型掺杂层、InGaN/GaN多量子阱层发光层、p型AlGaN电子阻挡层、p型层。一方面由于电子的迁移率较空穴快，且自由电子的浓度较空穴的浓度高，容易导致MQW(多量子阱，下同)中的电子和空穴分布不均匀，空穴集中在距p型层较近的MQW中，往n型方向逐渐衰减，不利于电子和空穴的复合；另一方面，由于电子浓度高、迁移快，导致电子容易溢至p型层中，与离化的空穴在p型层复合，降低空穴的离化效率，并产生非辐射复合，此外，随着芯片尺寸减小，尤其是在高电流密度下芯片承受抗静电释放(ESD)性能会越来越弱，所以如何提高量子阱发光层中的空穴浓度和迁移以及提高ESD性能对于Micro-LED器件效率有着至关重要的作用。
发明内容
针对现有技术的不足，本发明的目的在于提供一种半导体发光结构、其制备方法及应用。
为实现前述发明目的，本发明采用的技术方案包括：
第一方面，本发明提供一种半导体发光结构，包括n型氮化物层、氮化物量子阱发光层和p型氮化物层，所述氮化物量子阱发光层包括前置量子阱调制层和后置量子阱发光层，所述前置量子阱调制层设置于n型氮化物层和后置量子阱发光层之间；
并且，所述前置量子阱调制层中设置有多种不同深度和/或开口直径的开口引导结构，所述开口引导结构延伸至后置量子阱发光层，以使所述后置量子阱发光层内形成相应的多种不同深度和/或开口直径的第一倒锥坑结构。
进一步地，所述前置量子阱调制层包括周期性循环生长的前置量子阱层和前置量子垒层，循环周期为2-6次。
进一步地，所述开口引导结构包括开口单元和/或引导单元，所述开口单元为第二倒锥坑结构，所述第二倒锥坑结构的顶点位于所述引导单元上；
不同循环周期中形成的所述开口单元的深度和/或开口直径不同。
进一步地，所述后置量子阱发光层包括周期性循环生长的后置量子阱层和后置量子垒层，循环周期1-8次。
进一步地，所述后置量子阱发光层的不同循环周期内形成的所述第一倒锥坑结构的深度和/或开口直径不同。
进一步地，沿所述后置量子阱发光层的生长方向，所述后置量子阱发光层的不同循环周期内形成的第一倒锥坑结构的开口直径依次减小。
进一步地，所述开口引导结构的开口直径为1-100nm，所述第一倒锥坑结构的开口直径为100-300nm。
进一步地，所述半导体发光结构还包括氮化物应力释放层，所述氮化物应力释放层设置在n型氮化物层与氮化物量子阱发光层之间。
第二方面，本发明还提供一种半导体发光结构的制备方法，包括在衬底上依次生长n型氮化物层、氮化物量子阱发光层、p型氮化物层的步骤；生长所述氮化物量子阱发光层的步骤包括依次生长前置量子阱调制层和后置量子阱发光层的步骤；
在所述生长前置量子阱调制层时，形成多种不同深度和/或开口直径的开口引导结构；
在生长所述后置量子阱发光层时，多种不同深度和/或开口直径的所述开口引导结构延伸至所述后置量子阱发光层中形成多种不同深度和/或开口直径的第一倒锥坑结构。
进一步地，生长所述前置量子阱调制层的步骤包括周期性循环生长前置量子阱层和前置量子垒层；
在生长所述生长前置量子阱层之前和/或之间和/或之后，在温度650-700℃条件下，调节V/III摩尔比为100-500，通入In源5-120s，然后通入Si源5-120s，形成引导单元，所述引导单元延伸形成开口单元，至少所述引导单元和开口单元共同构成所述开口引导结构；
在不同的循环周期中，所述In源和/或Si源的通入时间不同。
第三方面，本发明还提供一种LED器件，尤其是一种Micro LED芯片，其包括上述半导体发光结构。
进一步地，具体包括上述半导体发光结构、第一电极以及第二电极，所述第一电极与其n型氮化物层电连接，所述第二电极与其p型氮化物层电连接。
基于上述技术方案，与现有技术相比，本发明的有益效果至少包括：
本发明所提供的半导体发光结构及其制备方法在发光层中引入不同深度和开口直径的第一倒锥坑结构，该结构一方面极大提高了空穴在发光层中的注入深度的分布范围和注入均匀性，进而提高了后置量子阱发光层中空穴分布的均匀性，提高了发光效率；另一方面极大提高了发光层中的倒锥坑结构屏蔽了载流子泄露至位错的能力，抑制了非辐射复合，提高了外延片的漏电性能；再者，通过原位工艺处理形成倒锥坑结构工艺简单，便于量产中降低生产成本。
上述说明仅是本发明技术方案的概述，为了能够使本领域技术人员能够更清楚地了解本申请的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合详细附图说明如后。
附图说明
图1是本发明一典型实施案例提供的倒锥坑结构的形成原理及其结构示意图；
图2是本发明一典型实施案例提供的氮化镓LED外延结构的结构示意图；
图3是本发明一典型实施案例提供的氮化镓LED外延结构的局部结构示意图。
附图标记说明：10、衬底；11、n型氮化物层；12、氮化物应力释放层；13、前置量子阱调制层；14、后置量子阱发光层；15、p型氮化物层；
41、第一倒锥坑结构；31、开口单元；32、引导单元；。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
而且，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个与另一个具有相同名称的部件或方法步骤区分开来，而不一定要求或者暗示这些部件或方法步骤之间存在任何这种实际的关系或者顺序。
首先对本发明实施例所采用的技术方案进行较为概括性地示例说明。
参见图1-图3，本发明实施例提供一种半导体发光结构，包括n型氮化物层11、氮化物量子阱发光层和p型氮化物层15，所述氮化物量子阱发光层包括前置量子阱调制层13和后置量子阱发光层14，所述前置量子阱调制层13设置于n型氮化物层和后置量子阱发光层14之间；
并且，所述前置量子阱调制层中设置有多种不同深度和/或开口直径的开口引导结构，所述开口引导结构延伸至后置量子阱发光层，以使所述后置量子阱发光层内形成相应的多种不同深度和/或开口直径的第一倒锥坑结构41。
上述半导体发光结构的制备方法，包括在衬底上依次生长n型氮化物层11、氮化物量子阱发光层、p型氮化物层15的步骤；生长所述氮化物量子阱发光层的步骤包括依次生长前置量子阱调制层13和后置量子阱发光层14的步骤；在所述生长前置量子阱调制层13时，形成多种不同深度和/或开口直径的开口引导结构；在生长所述后置量子阱发光层14时，多种不同深度和/或开口直径的所述开口引导结构延伸至所述后置量子阱发光层中形成多种不同深度和/或开口直径的第一倒锥坑结构41。
在后置量子阱发光层14中形成的多种不同深度和/或开口直径的第一倒锥坑结构41一方面极大提高了空穴在后置量子阱发光层14中的注入深度的分布范围和注入均匀性，进而提高了后置量子阱发光层14中空穴分布的均匀性，提高了发光效率；另一方面极大提高了后置量子阱发光层14中的第一倒锥坑结构41屏蔽了载流子泄露至位错的能力，抑制了非辐射复合，提高了半导体发光结构的漏电性能；再者，通过原位工艺处理形成倒锥坑结构工艺简单，便于量产中降低生产成本。
本发明实施例还提供应用上述半导体发光结构的LED芯片，其可以是Micro-LED，也可以是其他种类的LED芯片。
进一步地，本发明实施例示例性提供的一些Micro-LED外延结构，通过MOCVD外延生长工艺来实现，生长所需前驱体源和气体源及载气可以为MOCVD外延生长所需的各种常见前驱体源和气体源及载气，包括Ga源、Al源、In源、Mg、Si源和N源及N2、H2、Ar等，作为一种优选的示例性实施方式，下述实施例中的Ga源为三甲基镓(TMG)和三乙基镓(TEG)，Al源为三甲基铝(TMAl)，In源为三甲基铟(TMIn)，Mg源为二茂镁(Cp2Mg)，Si源为硅烷(SiH4)，N源为氨气(NH3)，载气为N2和H2，当然可以理解的，在其他可行的各种实施案例中，上述材料的选择并不限于此。
参见图1-图3，本发明实施例示例提供一种Micro-LED外延片制备方法，所述的制备方法至少可以包括以下步骤S1-S5：
S1、提供衬底10，该衬底10可以为蓝宝石、碳化硅、硅、氧化锌或氮化镓中的一种。
S2、在所述衬底10上，在温度1050-1200℃、压力100-600torr范围内生长厚度为1-4μm的n型GaN层，作为n型氮化物层11，其中，Si的掺杂浓度可以为1×1018cm-3-1×1020cm-3。
S3、在所述n型GaN层上，在温度850-1050℃、压力400-600torr范围内生长厚度为10-360nm的GaN应力释放层12，该应力释放层12也可以为周期性循环生长的GaN、InGaN、AlGaN等结构层，可以为n型掺杂、p型掺杂或者非掺杂，此处不做限定；与常规的应力释放层12的生长不同的是，常规外延生长中应力释放层12常采用100-300torr的压力生长，可以在应力释放层12中引入高密度缺陷达到调整应力的作用，而本发明实施例提供的步骤S3中的应力释放层12采用高压生长，应力释放层12中的缺陷密度可以降低一个数量级以上(-108cm2)，为后续的发光层的生长提供高质量模板，降低外延片漏电性能，进一步地提高了发光效率。
S4、在GaN应力释放层12上，在压力200-400torr范围内生长氮化物量子阱发光层，至少包括以下步骤S41-S42：
S41、生长InGaN/GaN前置量子阱前置量子阱调制层13，并至少包含以下的子步骤S411-S414。
S411、在温度750-850℃范围内，生长厚度为1-5nm的InGaN前置量子阱层，该步骤中，氮化物V族和III族源的V/III摩尔比2000-4000。
S412、在温度650-700℃范围内，设定V/III摩尔比100-500，通入In源5-120s，然后通入Si源5-120s，通过V/III摩尔比的控制以及In源和Si源通入时间的工艺控制形成引导单元32。
S413、在温度750-950℃范围内，生长厚度10-50nm的GaN前置量子垒层，该步骤中，氮化物V族和III族源的V/III摩尔比2000-4000。
S414、继续重复循环2-6次步骤S411、S412、S413，形成第一前置量子阱前置量子阱调制层13。
在上述步骤中，步骤S412可先于S41l，也可以在S411之后，也可以穿插在步骤S411的中间进行；其主要作用是可以在InGaN/GaN前置量子阱前置量子阱调制层13中形成引导单元32；而本实施例中，步骤S412采用极低的V/III摩尔比，在生长温度较低的情况下，一方面可以形成V族N源N空位缺陷，同时在In源持续通入的作用下，In原子极易与N空位结合，另一方面Si源通入后在N空位处出现Si原子对N空位的取代，可以形成以Si原子为中心的Si原子聚集性分布，形成所述的引导单元32，这样抑制了N空位附近材料生长，进而形成上述开口引导结构。
开口单元31，也即所述的第二倒锥坑结构，其开口直径和深度取决于步骤S412中In源和Si源通入时间，为了形成不同开口直径和深度的倒锥坑结构，可使不同生长周期的通入时间不同，优选为沿所述前置量子阱调制层的生长方向In源和Si源的通入时间逐渐缩短。例如，In源通入时间较长，可以形成更多的N空位，在此基础上可以延长Si源的通入时间，形成更多的Si对N空位的取代，形成以Si原子为中心的聚集性分布，这是设置开口引导结构的基础，在此基础上继续外延生长时，Si原子聚集性分布区域抑制了材料的生长，最终形成多种不同的开口引导结构，在本发明实施例中，所述开口引导结构的深度和开口直径也即所述开口单元31的深度和开口直径。
继续参见图1，一般认为，GaN基外延生长中，倒锥坑可能起源于穿透位错，应力和低温被认为是倒锥坑结构形成的原因，在应力和低温下原子迁移率较低，使得材料表面不平整，最终导致倒锥坑结构形成，倒锥坑结构形成在量子阱后置量子阱发光层14中时在倒锥形坑结构侧壁也有量子阱生长，侧壁量子阱禁带宽度较大，在位错周围形成一个势垒包围圈，阻碍载流子向位错泄露，从而使得可以屏蔽位错、抑制非辐射复合，此外，因为倒锥形坑侧壁是半极性面，空穴可以更加容易地通过倒锥坑的侧壁量子阱注入到到量子阱后置量子阱发光层14，导致坑结构可以有效促进空穴注入，提高量子阱后置量子阱发光层14中的载流子分布均匀性。
本发明实施例中，因为前置量子阱前置量子阱调制层13循环周期中的引导单元32不同，可以采用V/III工艺控制配合In源和Si源的通入时间的变化，在每层的前置量子阱层形成的不同开口直径和深度的开口引导结构，再经过后续的延伸生长，使得后置量子阱后置量子阱发光层14中形成了不同开口直径和深度的倒锥坑结构，深浅和开口不一的倒锥坑使得空穴能够通过该倒锥坑结构的辅助作用均匀地分散进入后置量子阱发光层14的各个亚层，因此极大地提高了空穴注入均匀性，进而提高了发光效率，最终可以在后置量子阱后置量子阱发光层14周期内都形成不同开口直径和深度的倒锥坑结构，其中倒锥结构密度可以为108cm-2-1010cm-2。
S42、在前置量子阱前置量子阱调制层13上生长后置量子阱后置量子阱发光层14，至少包括以下子步骤S421-S423：
S421、在温度750-850℃范围内，生长厚度为2-8nm的氮化物前置量子阱层，该步骤中，氮化物V族和III族源的V/III摩尔比2000-4000。
S422、在温度750-950℃范围内，生长厚度6-10nm的氮化物后置量子垒层，该步骤中，氮化物V族和III族源的V/III摩尔比2000-4000。
S423、重复1-8次步骤S421和S422，完成后置量子阱后置量子阱发光层14的生长。
S5、在所述氮化物量子阱后置量子阱发光层14上，在温度950-1050℃、压力100-600torr范围生长厚度为20-200nm的p型氮化物层。
此外，还需要说明的是，本发明的重点改进在于形成了不同的开口引导结构进而形成了不同的倒锥坑结构，在上述步骤S412中，在生长温度较低的情况下，一方面可以形成V族N源N空位缺陷，同时在In源持续通入的作用下，In原子极易与N空位结合，另一方面Si源通入后在N空位处出现Si原子对N空位的取代，可以形成以Si原子为中心的Si原子聚集性分布，形成所述的引导单元32，这样抑制了N空位附近材料生长，进而形成上述开口单元31，或者Si作为一种杂质参杂，取代N空位就在取代点位置会引起应力差异，应力差异就导致以Si为中心形成位错成核点，在后续生长过程就形成位错线的延伸，构成伸入后置量子阱发光层14的引导单元32，引导单元32以及开口单元31可以共同构成所述开口引导结构。通过V/III工艺控制与In源和Si源的通入时间的配合作用，采用原位缺陷控制技术改变每个周期内InGaN前置量子阱形成的开口引导结构的开口直径和深度分布，不需要像现有技术中的倒锥坑结构的引入方法那样在量子阱后置量子阱发光层14生长前通过采用低温生长方式以及通过引入高In组分(>30％)在量子阱后置量子阱发光层14中引入倒锥坑结构，本发明实施例所提供的这种方式改善了传统方式中的低温生长方式及高In组分生长引起的外延生长质量较差的问题，改善了LED外延片的漏电性能，同时节省了外延生长温度升降引起的生长周期延长外延生长产能过低问题，提高了外延设备稼动率，提高了生产产能，降低了生产成本，适用于大规模量产。
继续参见图2-图3，本发明实施例还提供上述制备方法制得的Micro-LED外延结构，至少包括衬底10以及n型氮化物层(作为n型氮化物层11)、氮化物应力释放层12、氮化物量子阱发光层和p型氮化物层(作为p型氮化物层15)，氮化物量子阱发光层包括前置的量子阱前置量子阱调制层13和后置的量子阱后置量子阱发光层14，至少一个前置量子阱前置量子阱调制层13中设置开口引导结构，包括开口单元31和(或)引导单元32。
具体地，所述前置量子阱前置量子阱调制层13可以包括周期性循环生长的前置量子阱层和前置量子垒层，循环周期2-6，后置量子阱后置量子阱发光层14包括周期性循环生长的后置量子阱层和后置量子垒层，循环周期1-8。
更具体地，至少一个前置量子阱前置量子阱调制层13中可以设置开口引导结构，包括开口单元31和(或)引导单元32，其中引导单元32例如可以为不同的In和Si热处理时的通入时间后产生的位错线，Si作为一种杂质参杂，取代N空位就在取代点位置会引起应力差异，应力差异就导致以Si为中心形成位错成核点，在后续生长过程就形成位错线延伸开口单元31为开口直径为1-100nm的倒锥坑缺陷，即所述第二倒锥坑结构，亦即所述开口单元31，该第二倒锥坑结构的顶点位于所述引导单元32。并且，In源通入时间越长，形成的N空位越多，Si源通入的时间越长，形成Si对N空位的取代越多，以Si为取代中心的Si原子聚集性分布越多以及区域越大，在后续生长过程中就会需要较短的时间形成开口单元31，因而所述引导单元32即位错线延伸的距离就会越短，并且形成的开口单元31的开口越大。
更具体地，所述前置量子阱前置量子阱调制层13中的开口引导结构延伸至所述后置量子阱后置量子阱发光层14且在不同量子阱后置量子阱发光层14周期内形成开口直径位于100-300nm的倒锥坑结构。
更具体地，在生长方向上不同周期后置量子阱层内形成倒锥坑结构的开口的大小优选为沿生长方向依次减小，该减小是由于在形成前置量子阱调制层时，沿生长方向的不同周期内的In源和Si源的通入时间逐渐缩短产生了不同的引导单元32，引导单元32进而产生了不同深度和开口大小的开口单元31，开口单元31延伸至后置量子阱层内形成的不同深度和开口大小，或不同的引导单元32位错线延伸生长，至后置量子阱发光层中直接产生开口，进而形成另一种所述第一倒锥坑结构41。
上述内容为本发明实施例所采用的技术方案的概括性示例，以下通过若干具体的实施例进一步详细说明本发明的技术方案。然而，所选的具体实施例是众多实施例中优选的案例，仅用于说明本发明，并使本领域技术人员能够参照实施以充分理解本发明，而不能够用于限制本发明的保护范围。
此外，如无特殊说明，下述具体实施例中所用材料、气体以及试剂和设备等均为本领域内常规商购可以获得的。
实施例1
本实施例具体示例一氮化镓LED外延结构的制备过程，详细的步骤如下所示：
S1、提供蓝宝石衬底10；
S2、在所述衬底10上，在温度1080℃、压力200torr条件下生长厚度为3μm的n型GaN层，作为n型氮化物层11，Si的掺杂浓度为5×1018cm-3；
S3、在所述n型GaN层上，在温度1020℃、压力500torr条件下生长厚度为150nm的GaN应力释放层12；
S4、在GaN应力释放层12上，在压力300torr范围内生长氮化物量子阱发光层，至少包括以下步骤；
S41、生长InGaN/GaN前置量子阱前置量子阱调制层13，至少包含以下步骤：
S411、在温度780℃条件下，生长厚度为2.5nm的InGaN前置量子阱层，氮化物V族和III族源的V/III摩尔比3000；
S412、在温度680℃条件下，设定V/III摩尔比105，通入In源80s，然后通入Si源100s；
S413、在温度810℃条件下，生长厚度15nm的GaN前置量子垒层，氮化物V族和III族源的V/III摩尔比2500；
S414、重复循环3次步骤S411、S412、S413，形成第一前置量子阱调制层，在前置量子阱调制层中得到具有不同倒锥坑结构开口直径和深度分布；
其中，第一次重复时步骤S412时，通入In源80s，然后通入Si源50s；第二次重复时步骤S412时，通入In源40s，然后通入Si源40s；第三次重复时步骤S412时，通入In源35s，然后通入Si源20s；
S42、在前置量子阱调制层上生长后置量子阱后置量子阱发光层14，至少包括以下步骤：
S421、在温度780℃条件下，生长厚度为3nm的InGaN后置量子阱层，氮化物V族和III族源的V/III摩尔比4000；
S422、在温度820℃条件下，生长厚度8nm的GaN后置量子垒层，氮化物V族和III族源的V/III摩尔比2500；
S423、重复2次步骤S421和S422，完成后置量子阱发光层的生长；
S5、在所述氮化物量子阱发光层上，在温度1015℃、压力400torr条件下生长厚度为150nm的p型氮化物层，作为p型氮化物层15。
本实施例提供的氮化镓LED外延结构制作成(80μm*80μm)发光器件后，其最大发光效率为45.7％。
实施例2
本实施例示例一氮化镓LED外延结构的制备过程，与实施例1大体相同，区别仅在于：(1)步骤S411、S412、S413只继续重复生长一次(即重复循环2次)，其中步骤S412中第一次通入In源40s，然后通入Si源25s；第二次通入In源5s，然后通入Si源5s；(2)步骤S421和S422之生长一次(即重复循环1次)。
实施例2前置量子阱发光层之生长2次，并且调整In源和Si源处理时间，匹配了后置量子阱只生长一次，适用于小电流工作下的发光器件，作成(60μm*60μm)发光器件后可以满足高的发光效率40.2％。
实施例3
本实施例示例一氮化镓LED外延结构的制备过程，与实施例1大体相同，区别仅在于：(1)步骤S411、S412、S413重复循环6次，其中步骤S412中第一次通入In源120s，然后通入Si源120s；第二次通入In源100s，然后通入Si源105s；第三次通入In源85s，然后通入Si源90s；第四次通入In源65s，然后通入Si源60s；第五次通入In源45s，然后通入Si源30s；第六次通入In源15s，然后通入Si源5s；(2)步骤S421和S422生长8次(即重复循环8次)。
实施例2前置量子阱发光层之生长6次，并且调整In源和Si源处理时间，匹配了后置量子阱只生长8次，制作成(100μm*100μm)发光器件后可以满足高的发光效率46.8％。
需要指出的是：随着后置量子阱循环周期数增多，一般要与之匹配增加前置量子阱周期数，其中In源和Si源通入时间过长会造成量子阱发光层界面粗糙，造成量子阱发光层生长质量降低，In源和Si源处理时间要结合具体前置量子阱发光层厚度和厚度量子阱发光层厚度差异做调整，因业界各企业基研究单位工艺不同，所以具体要结合实际做工艺优化。
对比例1
本对比例与实施例1大体相同，区别仅在于：
与实施例1不同之处在于：前置量子阱采用常规工艺，即不采用In、Si处理，采用相同的芯片工艺对其外延结构制作成(80μm*80μm)发光器件后，其最大发光效率为25.7％。
基于上述实施例以及对比例，可以明确，本发明经过上述过程，形成了不同深度和开口直径的倒锥坑，并经过p型氮化物层的生长，最终填平后置量子阱后置量子阱发光层14中的倒锥坑结构，并形成平整的外延表面，当外延片的p型氮化物中的空穴注入到后置量子阱后置量子阱发光层14时，空穴可以通过后置量子阱后置量子阱发光层14周期内的倒锥坑结构注入，因为在不同的后置量子阱后置量子阱发光层14周期内都形成了倒锥结构，提高了空穴注入深度，改善了空穴在后置量子阱后置量子阱发光层14中的均匀性，提高Micro-LED外延片亮度和发光效率。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种半导体发光结构，包括n型氮化物层、氮化物量子阱发光层和p型氮化物层，其特征在于，所述氮化物量子阱发光层包括前置量子阱调制层和后置量子阱发光层，所述前置量子阱调制层设置于n型氮化物层和后置量子阱发光层之间；
并且，所述前置量子阱调制层中设置有多种不同深度和/或开口直径的开口引导结构，所述开口引导结构延伸至后置量子阱发光层，以使所述后置量子阱发光层内形成相应的多种不同深度和/或开口直径的第一倒锥坑结构。
2.根据权利要求1所述的半导体发光结构，其特征在于，所述前置量子阱调制层包括周期性循环生长的前置量子阱层和前置量子垒层，循环周期为2-6次。
3.根据权利要求2所述的半导体发光结构，其特征在于，所述开口引导结构包括开口单元和/或引导单元，所述开口单元为第二倒锥坑结构，所述第二倒锥坑结构的顶点位于所述引导单元上；
不同循环周期中形成的所述开口单元的深度和/或开口直径不同。
4.根据权利要求1所述的半导体发光结构，其特征在于，所述后置量子阱发光层包括周期性循环生长的后置量子阱层和后置量子垒层，循环周期1-8次。
5.根据权利要求4所述的半导体发光结构，其特征在于，所述后置量子阱发光层的不同循环周期内形成的所述第一倒锥坑结构的深度和/或开口直径不同。
6.根据权利要求5所述的半导体发光结构，其特征在于，沿所述后置量子阱发光层的生长方向，所述后置量子阱发光层的不同循环周期内形成的第一倒锥坑结构的开口直径依次减小。
7.根据权利要求1所述的半导体发光结构，其特征在于，所述开口引导结构的开口直径为1-100nm，所述第一倒锥坑结构的开口直径为100-300nm；
和/或，所述半导体发光结构还包括氮化物应力释放层，所述氮化物应力释放层设置在所述n型氮化物层与氮化物量子阱发光层之间。
8.一种半导体发光结构的制备方法，包括在衬底上依次生长n型氮化物层、氮化物量子阱发光层、p型氮化物层的步骤；其特征在于，生长所述氮化物量子阱发光层的步骤包括依次生长前置量子阱调制层和后置量子阱发光层的步骤；
在所述生长前置量子阱调制层时，形成多种不同深度和/或开口直径的开口引导结构；
在生长所述后置量子阱发光层时，多种不同深度和/或开口直径的所述开口引导结构延伸至所述后置量子阱发光层中形成多种不同深度和/或开口直径的第一倒锥坑结构。
9.根据权利要求8所述的制备方法，其特征在于，生长所述前置量子阱调制层的步骤包括周期性循环生长前置量子阱层和前置量子垒层；
在生长所述生长前置量子阱层之前和/或之间和/或之后，在温度650-700℃条件下，调节V/III摩尔比为100-500，通入In源5-120s，然后通入Si源5-120s，形成引导单元，所述引导单元延伸形成开口单元，至少所述引导单元和开口单元共同构成所述开口引导结构；
在不同的循环周期中，所述In源和/或Si源的通入时间不同。
10.一种Micro LED芯片，其特征在于包括权利要求1-7中任一项所述的半导体发光结构。
CN202210683630.8A 2022-06-17 2022-06-17 半导体发光结构、其制备方法及应用 Pending CN115064625A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210683630.8A CN115064625A (zh) 2022-06-17 2022-06-17 半导体发光结构、其制备方法及应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210683630.8A CN115064625A (zh) 2022-06-17 2022-06-17 半导体发光结构、其制备方法及应用

Publications (1)

Publication Number Publication Date
CN115064625A true CN115064625A (zh) 2022-09-16

Family

ID=83201971

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210683630.8A Pending CN115064625A (zh) 2022-06-17 2022-06-17 半导体发光结构、其制备方法及应用

Country Status (1)

Country Link
CN (1) CN115064625A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117133841A (zh) * 2023-10-26 2023-11-28 江西兆驰半导体有限公司 InGaN基绿光发光二极管外延片及其制备方法、LED
CN117153974A (zh) * 2023-10-26 2023-12-01 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117133841A (zh) * 2023-10-26 2023-11-28 江西兆驰半导体有限公司 InGaN基绿光发光二极管外延片及其制备方法、LED
CN117153974A (zh) * 2023-10-26 2023-12-01 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN117133841B (zh) * 2023-10-26 2024-01-30 江西兆驰半导体有限公司 InGaN基绿光发光二极管外延片及其制备方法、LED
CN117153974B (zh) * 2023-10-26 2024-02-20 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Similar Documents

Publication Publication Date Title
CN109119515B (zh) 一种发光二极管外延片及其制造方法
CN115064625A (zh) 半导体发光结构、其制备方法及应用
CN109346583B (zh) 一种发光二极管外延片及其制备方法
CN115188863B (zh) 发光二极管外延片及其制备方法
CN109950372A (zh) 发光二极管外延片及其制造方法
US11621371B2 (en) Epitaxial structure, preparation method thereof, and LED
CN108336198A (zh) 一种发光二极管外延片及其制造方法
CN103413877A (zh) 外延结构量子阱应力释放层的生长方法及其外延结构
CN106229390A (zh) 一种GaN基发光二极管芯片的生长方法
CN109326698A (zh) 一种发光二极管外延片的制造方法
CN108447952B (zh) 一种发光二极管外延片及其制备方法
CN114883460A (zh) 发光二极管外延片及其制备方法
CN115881865A (zh) 发光二极管外延片及其制备方法、发光二极管
CN113690350A (zh) 微型发光二极管外延片及其制造方法
CN104319317B (zh) 一种可有效提高p‑GaN空穴注入层质量的外延生产方法
CN111725371B (zh) 一种led外延底层结构及其生长方法
CN109004073B (zh) 一种提高GaN基LED芯片发光效率的外延生长方法
CN116565098B (zh) 氮化镓发光二极管外延片及其生长工艺
CN109346561B (zh) 一种GaN基发光二极管外延片的制备方法
CN109686821B (zh) 一种发光二极管的外延片的制备方法
CN109346567B (zh) 一种发光二极管的外延片的制备方法及外延片
CN109346580B (zh) 一种发光二极管外延片的制造方法
CN114843375A (zh) GaN基发光二极管外延片的制备方法和外延片
CN114373840A (zh) 一种发光二极管外延片及其制备方法
CN110061104B (zh) 氮化镓基发光二极管外延片的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination