CN116995166A - 发光二极管外延片及其制备方法、led - Google Patents

发光二极管外延片及其制备方法、led Download PDF

Info

Publication number
CN116995166A
CN116995166A CN202311244881.7A CN202311244881A CN116995166A CN 116995166 A CN116995166 A CN 116995166A CN 202311244881 A CN202311244881 A CN 202311244881A CN 116995166 A CN116995166 A CN 116995166A
Authority
CN
China
Prior art keywords
layer
source
gan
well
sibgan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311244881.7A
Other languages
English (en)
Other versions
CN116995166B (zh
Inventor
印从飞
张彩霞
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202311244881.7A priority Critical patent/CN116995166B/zh
Publication of CN116995166A publication Critical patent/CN116995166A/zh
Application granted granted Critical
Publication of CN116995166B publication Critical patent/CN116995166B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制备方法、LED,所述发光二极管外延片包括衬底,所述衬底上依次设有缓冲层、GaN本征层、N型GaN层、多量子阱有源层、电子阻挡层、P型GaN层、欧姆接触层;所述多量子阱有源层为阱前鞋层、量子阱层、阱后帽层以及量子垒层依次交叠生长而成的周期性结构,所述阱前鞋层包括SiGaN层和第一GaN层,所述阱后帽层包括第二GaN层和第三GaN层,所述量子垒层包括第一SiInGaN层、第一SiBGaN层、第四GaN层、第二SiBGaN层、第二SiInGaN层。本发明提供的发光二极管外延片能够增加电子和空穴在有源区的复合效率,有效提升了发光二极管的光效,也降低了工作电压,同时增强了发光二极管的抗静电能力。

Description

发光二极管外延片及其制备方法、LED
技术领域
本发明涉及光电技术领域,尤其涉及一种发光二极管外延片及其制备方法、LED。
背景技术
随着商业化的发展与技术、设备的进步,基于GaN基发光二极管发展迅猛,并且不断朝着高光效、宽色域、微型化、集成化的方向发展,吸引着越来越多的研究人员的关注。
作为发光二极管的核心结构,多量子阱有源区常被重点研究。GaN基LED的有源区一般是由低温的InGaN量子阱层(700℃~750℃)与高温(850℃~900℃)的GaN量子垒层交叠生长所得的周期性结构。由于量子垒层GaN层的生长温度(850℃~900℃)较高,会对此前低温生长(700℃~750℃)的InGaN量子阱层造成破坏,造成In组分偏析形成富In团簇,降低InGaN的晶体质量。此外,对于传统InGaN/GaN量子阱LED来说,InGaN量子阱内的压电场高达MV/cm量级。巨大压电场会引起高In组分的InGaN量子阱中的电子与空穴分离,导致电子和空穴的波函数交叠减少,辐射复合寿命变长,辐射复合速率降低,载流子更倾向于被非辐射复合中心捕获,大大降低了LED的发光效率。其次,这种压电场还会造成InGaN/GaN量子阱垒能带弯曲,阻碍电子和空穴的注入,加重了电子与空穴在量子阱区的不均匀分布,降低InGaN量子阱发光效率。一般的做法是通过在N型外延层后插入一层InGaN/GaN超晶格层模拟有源区的生长模式来缓解量子阱垒中的应力与极化电场,然而,随着量子阱中In组分含量的增加,其缓解作用逐渐削弱,并且其会大幅延长外延程序时间,不利于产业化的推进。
发明内容
本发明所要解决的技术问题在于,提供一种发光二极管外延片,其能够增加电子和空穴在有源区的复合效率,有效提升了发光二极管的光效,也降低了工作电压,同时增强了发光二极管的抗静电能力。
本发明所要解决的技术问题还在于,提供一种发光二极管外延片的制备方法,其工艺简单,能够稳定制得发光效率良好的发光二极管外延片。
为了解决上述技术问题,本发明提供了一种发光二极管外延片,包括衬底,所述衬底上依次设有缓冲层、GaN本征层、N型GaN层、多量子阱有源层、电子阻挡层、P型GaN层、欧姆接触层;
所述多量子阱有源层为阱前鞋层、量子阱层、阱后帽层以及量子垒层依次交叠生长而成的周期性结构,所述阱前鞋层包括SiGaN层和第一GaN层,所述阱后帽层包括第二GaN层和第三GaN层,所述量子垒层包括第一SiInGaN层、第一SiBGaN层、第四GaN层、第二SiBGaN层、第二SiInGaN层。
在一种实施方式中,所述阱前鞋层、量子阱层、阱后帽层以及量子垒层的循环生长的周期数为6~16;
所述量子阱层包括InGaN层;
所述量子阱层的厚度为2.5nm~3.5nm;
所述量子阱层的In组分为0.25~0.35。
在一种实施方式中,所述SiGaN层的厚度为0.5nm~1.5nm;
所述第一GaN层的厚度为0.5nm~1.5nm;
所述SiGaN层的Si掺杂浓度为1.2×1017atoms/cm3~3.2×1017atoms/cm3
在一种实施方式中,所述第二GaN层的厚度为0.5nm~1.35nm;
第三GaN层的厚度为0.35nm~1.15nm。
在一种实施方式中,所述第一SiInGaN层、第一SiBGaN层、第四GaN层、第二SiBGaN层及第二SiInGaN层的厚度分别为2.5nm~4nm;
所述第一SiInGaN层、第一SiBGaN层、第二SiBGaN层及第二SiInGaN层的Si掺杂浓度分别为3.5×1017atoms/cm3~7.2×1017atoms/cm3
相应地,本发明还提供了一种发光二极管外延片的制备方法,包括以下步骤:
S1、准备衬底;
S2、在所述衬底上依次沉积缓冲层、GaN本征层、N型GaN层、多量子阱有源层、电子阻挡层、P型GaN层、欧姆接触层;
所述多量子阱有源层为阱前鞋层、量子阱层、阱后帽层以及量子垒层依次交叠生长而成的周期性结构,所述阱前鞋层包括SiGaN层和第一GaN层,所述阱后帽层包括第二GaN层和第三GaN层,所述量子垒层包括第一SiInGaN层、第一SiBGaN层、第四GaN层、第二SiBGaN层、第二SiInGaN层。
在一种实施方式中,所述阱前鞋层采用下述方法制得:
将反应室温度控制在770℃~800℃,通入Si源、Ga源、N源,生长SiGaN层;
然后将反应室温度控制在750℃~770℃,通入Ga源、N源,生长第一GaN层。
在一种实施方式中,所述量子阱层采用下述方法制得:
将反应室温度控制在700℃~750℃,通入In源、Ga源、N源,生长InGaN层;
所述阱后帽层采用下述方法制得:
将反应室温度控制在700℃~750℃,通入Ga源、N源,生长第二GaN层;
然后将反应室温度控制在720℃~770℃,通入Ga源、N源,生长第三GaN层。
在一种实施方式中,所述量子垒层采用下述方法制得:
将反应室温度控制在830℃~850℃,通入Si源、In源、Ga源、N源,生长第一SiInGaN层;
再将反应室温度控制在850℃~880℃,通入Si源、B源、Ga源、N源,生长第一SiBGaN层;
再将反应室温度控制在880℃~900℃,通入Ga源、N源,生长第四GaN层;
再将反应室温度控制在850℃~880℃,通入Si源、B源、Ga源、N源,生长第二SiBGaN层;
将反应室温度控制在830℃~850℃,通入Si源、In源、Ga源、N源,生长第二SiInGaN层。
相应地,本发明还提供了一种LED,所述LED包括上述的发光二极管外延片。
实施本发明,具有如下有益效果:
本发明提供的发光二极管外延片,其具有特定结构的多量子阱有源层,所述多量子阱有源层为阱前鞋层、量子阱层、阱后帽层以及量子垒层依次交叠生长而成的周期性结构,所述阱前鞋层包括SiGaN层和第一GaN层,所述阱后帽层包括第二GaN层和第三GaN层,所述量子垒层包括第一SiInGaN层、第一SiBGaN层、第四GaN层、第二SiBGaN层、第二SiInGaN层。
其中,所述阱前鞋层,一方面阻挡了底层的杂质向量子阱延伸,另一方面缓解了由于垒中的杂质向阱中扩散而导致的量子阱晶体质量下降。
所述阱后帽层包括双层变温GaN层,不仅能够保护InGaN阱层,防止其被高温破坏;而且,所述第三GaN层能够提高阱垒界面的晶体质量,有利于空穴的注入。
所述量子垒层中所述第一SiInGaN层和第二SiInGaN层的引入,从整体上降低量子垒与量子阱的失配应力,降低极化电场,提高电子与空穴在量子阱的复合效率;量子垒层中第一SiBGaN层和第二SiBGaN层的引入,一方面分段阻挡电子的迁移速率,提高阱内的电子浓度;另一方面SiBGaN与垒层GaN的应力差可以部分抵消阱垒之间的应力差,从而提高电子与空穴波函数的重叠程度,提高发光效率。
综上,采用了本发明中的多量子阱有源层的结构,不仅可以提升量子阱的晶体质量,而且可以降低阱垒之间的极化电场,可以有效提高LED的发光效率,并且,能够大幅提升对应LED芯片的抗静电能力。
附图说明
图1为本发明提供的发光二极管外延片的结构示意图;
图2为本发明提供的发光二极管外延片的多量子阱有源层的结构示意图;
图3为本发明提供的发光二极管外延片的制备方法的流程图;
图4为本发明提供的发光二极管外延片的制备方法的步骤S2的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面对本发明作进一步地详细描述。
除非另外说明或存在矛盾之处,本文中使用的术语或短语具有以下含义:
本发明中,“优选”仅为描述效果更好的实施方式或实施例,应当理解,并不构成对本发明保护范围的限制。
本发明中,以开放式描述的技术特征中,包括所列举特征组成的封闭式技术方案,也包括包含所列举特征的开放式技术方案。
本发明中,涉及到数值区间,如无特别说明,则包括数值区间的两个端点。
为解决上述问题,本发明提供了一种发光二极管外延片,如图1所示,包括衬底1,所述衬底1上依次设有缓冲层2、GaN本征层3、N型GaN层4、多量子阱有源层5、电子阻挡层6、P型GaN层7、欧姆接触层8;
如图2所示,所述多量子阱有源层5为阱前鞋层51、量子阱层52、阱后帽层53以及量子垒层54依次交叠生长而成的周期性结构,所述阱前鞋层51包括SiGaN层511和第一GaN层512,所述阱后帽层53包括第二GaN层531和第三GaN层532,所述量子垒层54是包括第一SiInGaN层541、第一SiBGaN层542、第四GaN层543、第二SiBGaN层544、第二SiInGaN层545。
所述多量子阱有源层5具有特定组成的四个子层,在一种实施方式中,所述阱前鞋层51、量子阱层52、阱后帽层53以及量子垒层54的循环生长的周期数为6~16,以上四个子层的具体结构如下:
在一种实施方式中,所述SiGaN层511的厚度为0.5nm~1.5nm;所述SiGaN层511的示例性厚度为0.6nm、0.8nm、1nm、1.2nm、1.4nm,但不限于此;所述第一GaN层512的厚度为0.5nm~1.5nm;所述第一GaN层512的示例性厚度为0.6nm、0.8nm、1nm、1.2nm、1.4nm,但不限于此。在一种实施方式中,所述SiGaN层511的Si掺杂浓度为1.2×1017atoms/cm3~3.2×1017atoms/cm3;优选地,所述SiGaN层511的Si掺杂浓度为1.5×1017atoms/cm3~3×1017atoms/cm3。在一种实施方式中,所述SiGaN层511的生长温度为770℃~800℃;所述第一GaN层512的生长温度为750℃~770℃。为本发明提供的所述阱前鞋层,一方面能够阻挡底层的杂质向量子阱延伸,另一方面能够缓解由于垒中的杂质向阱中扩散而导致的量子阱晶体质量下降。
在一种实施方式中,所述量子阱层52包括InGaN层;所述量子阱层52的厚度为2.5nm~3.5nm;所述量子阱层52的示例性厚度为2.6nm、2.8nm、3nm、3.2nm、3.4nm,但不限于此;所述量子阱层的In组分为0.25~0.35;所述量子阱层52的生长温度为700℃~750℃。
在一种实施方式中,所述第二GaN层531的厚度为0.5nm~1.35nm;所述第二GaN层531的示例性厚度为0.6nm、0.7nm、0.8nm、0.9nm、1nm、1.1nm、1.2nm、1.3nm,但不限于此;所述第三GaN层532的厚度为0.35nm~1.15nm;所述第三GaN层532的示例性厚度为0.6nm、0.7nm、0.8nm、0.9nm、1nm、1.1nm、1.2nm、1.3nm,但不限于此;所述第二GaN层531的生长温度为700℃~750℃;所述第三GaN层532的生长温度为720℃~770℃;所述第二GaN层531的生长温度与所述第三GaN层532的生长温度不同。所述阱后帽层包括双层变温GaN层,不仅能够保护InGaN阱层,防止其被高温破坏;而且,所述第三GaN层能够提高阱垒界面的晶体质量,有利于空穴的注入。
在一种实施方式中,所述第一SiInGaN层541、第一SiBGaN层542、第四GaN层543、第二SiBGaN层544及第二SiInGaN层545的厚度分别为2.5nm~4nm,也就是说,所述第一SiInGaN层541的厚度为2.5nm~4nm,所述第一SiBGaN层542的厚度为2.5nm~4nm,所述第四GaN层543的厚度为2.5nm~4nm,所述第二SiBGaN层544的厚度为2.5nm~4nm,所述第二SiInGaN层545的厚度为2.5nm~4nm。所述第一SiInGaN层541、第一SiBGaN层542、第四GaN层543、第二SiBGaN层544及第二SiInGaN层545的示例性厚度分别为2.8nm、3nm、3.2nm、3.4nm、3.6nm、3.8nm,但不限于此。在一种实施方式中,所述第一SiInGaN层541、第一SiBGaN层542、第二SiBGaN层544及第二SiInGaN层545的Si掺杂浓度分别为3.5×1017atoms/cm3~7.2×1017atoms/cm3;优选地,所述第一SiInGaN层541、第一SiBGaN层542、第二SiBGaN层544及第二SiInGaN层545的Si掺杂浓度分别为4×1017atoms/cm3~7×1017atoms/cm3。在一种实施方式中,所述第一SiInGaN层541或第二SiInGaN层545的In组分为0.25~0.35;所述第一SiBGaN层542或第二SiBGaN层544的B组分为0.45~0.65。优选地,所述第一SiInGaN层541与第二SiInGaN层545呈对称分布,即二者的掺杂浓度、组分含量与厚度一致;所述第一SiBGaN层542或第二SiBGaN层544呈对称分布,即二者的掺杂浓度、组分含量与厚度一致。
需要说明的是,所述量子垒层中所述第一SiInGaN层和第二SiInGaN层的引入,从整体上降低量子垒与量子阱的失配应力,降低极化电场,提高电子与空穴在量子阱的复合效率;量子垒层中第一SiBGaN层和第二SiBGaN层的引入,一方面分段阻挡电子的迁移速率,提高阱内的电子浓度;另一方面SiBGaN与垒层GaN的应力差可以部分抵消阱垒之间的应力差,从而提高电子与空穴波函数的重叠程度,提高发光效率。
综上,采用了本发明中的多量子阱有源层的结构,不仅可以提升量子阱的晶体质量,而且可以降低阱垒之间的极化电场,可以有效提高LED的发光效率,并且,能够大幅提升对应LED芯片的抗静电能力。
相应地,本发明提供了一种发光二极管外延片的制备方法,如图3所示,包括以下步骤:
S1、准备衬底1;
在一种实施方式中,所述衬底可选用蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种。优选地,衬底选用蓝宝石衬底。
S2、在所述衬底1上依次沉积缓冲层2、GaN本征层3、N型GaN层4、多量子阱有源层5、电子阻挡层6、P型GaN层7、欧姆接触层8;
如图4所示,步骤S2包括以下步骤:
S21、在衬底1上沉积缓冲层2。
在一种实施方式中,将反应室的温度控制在500℃~600℃,N2和H2作为载气、TMGa提供Ga源,在衬底上溅射得到GaN缓冲层,GaN缓冲层的厚度为20nm~90nm。
S22、在缓冲层2上沉积GaN本征层3。
在一种实施方式中,将反应室的温度控制在1000℃~1100℃,压力控制为100torr~300torr,通入N源、Ga源,生长厚度为1.8μm~3.2μm的GaN本征层。
S23、在GaN本征层3上沉积N型GaN层4。
在一种实施方式中,将反应室的温度控制在1100℃~1200℃,压力控制为200torr~400torr,通入N源、Ga源,通SiH4提供N型掺杂,生长厚度为1.45μm~2.65μm的N型GaN层。优选地,所述Si掺杂浓度为5.2×1018atoms/cm3~9.3×1018atoms/cm3
S24、在N型GaN层4上沉积多量子阱有源层5。
所述多量子阱有源层5为阱前鞋层51、量子阱层52、阱后帽层53以及量子垒层54依次交叠生长而成的周期性结构,所述阱前鞋层51包括SiGaN层511和第一GaN层512,所述阱后帽层53包括第二GaN层531和第三GaN层532,所述量子垒层54是包括第一SiInGaN层541、第一SiBGaN层542、第四GaN层543、第二SiBGaN层544、第二SiInGaN层545。
在一种实施方式中,所述阱前鞋层采用下述方法制得:
将反应室温度控制在770℃~800℃,通入Si源、Ga源、N源,生长SiGaN层;
然后将反应室温度控制在750℃~770℃,通入Ga源、N源,生长第一GaN层。
在一种实施方式中,所述量子阱层采用下述方法制得:
将反应室温度控制在700℃~750℃,通入In源、Ga源、N源,生长InGaN层。
在一种实施方式中,所述阱后帽层采用下述方法制得:
将反应室温度控制在700℃~750℃,通入Ga源、N源,生长第二GaN层;
然后将反应室温度控制在720℃~770℃,通入Ga源、N源,生长第三GaN层。
在一种实施方式中,所述量子垒层采用下述方法制得:
将反应室温度控制在830℃~850℃,通入Si源、In源、Ga源、N源,生长第一SiInGaN层;
再将反应室温度控制在850℃~880℃,通入Si源、B源、Ga源、N源,生长第一SiBGaN层;
再将反应室温度控制在880℃~900℃,通入Ga源、N源,生长第四GaN层;
再将反应室温度控制在850℃~880℃,通入Si源、B源、Ga源、N源,生长第二SiBGaN层;
将反应室温度控制在830℃~850℃,通入Si源、In源、Ga源、N源,生长第二SiInGaN层。
S25、在多量子阱有源层5上沉积电子阻挡层6。
在一种实施方式中,将反应室的温度控制在920℃~970℃,压力控制为120torr~220torr,通入N源、Ga源、Al源,生长厚度为30nm~200nm的AlGaN电子阻挡层。
S26、在电子阻挡层6上沉积P型GaN层7。
在一种实施方式中,将反应室的温度控制在950℃~1000℃,压力控制为200torr~400torr,通入N源、Ga源、Mg源,控制所沉积P型GaN层厚度为80nm~200nm,Mg掺杂浓度为5.5×1018atoms/cm3~2.5×1019atoms/cm3
S27、在P型GaN层7上沉积欧姆接触层8。
在一种实施方式中,将反应室的温度控制在800℃~900℃,压力控制为100torr~300torr,通入N源、Ga源、In源、Mg源,生长MgInGaN层作为欧姆接触层,控制所沉积欧姆接触层厚度为5nm~20nm,Mg掺杂浓度为1.5×1019atoms/cm3~4.5×1019atoms/cm3
相应地,本发明还提供了一种LED,所述LED包括上述的发光二极管外延片。所述LED的光电效率得到有效提升,且其他项电学性能良好。
下面以具体实施例进一步说明本发明:
实施例1
本实施例提供一种发光二极管外延片,包括衬底,所述衬底上依次设有缓冲层、GaN本征层、N型GaN层、多量子阱有源层、电子阻挡层、P型GaN层、欧姆接触层;
所述多量子阱有源层为阱前鞋层、量子阱层、阱后帽层以及量子垒层依次交叠生长而成的周期性结构,循环周期数为9,所述阱前鞋层包括SiGaN层和第一GaN层,所述阱后帽层包括第二GaN层和第三GaN层,所述量子垒层包括第一SiInGaN层、第一SiBGaN层、第四GaN层、第二SiBGaN层、第二SiInGaN层。
所述SiGaN层的厚度为0.75nm,Si掺杂浓度为1.2×1017atoms/cm3,所述第一GaN层的厚度为0.75m;
所述量子阱层包括单层InGaN层,厚度为2.9nm,In组分为0.28;
所述第二GaN层的厚度为0.85nm,第三GaN层的厚度为0.45nm;
所述第一SiInGaN层、第二SiInGaN层的厚度均为3.3nm,In组分为0.26,Si掺杂浓度为4.5×1017atoms/cm3
所述第一SiBGaN层、第二SiBGaN层的厚度均为2.7nm,B组分为0.52,Si掺杂浓度为4.5×1017atoms/cm3
第四GaN层的厚度为3nm。
实施例2
本实施例提供一种发光二极管外延片,与实施例1不同之处在于:所述SiGaN层的厚度为0.5nm,Si掺杂浓度为3.2×1017atoms/cm3,所述第一GaN层的厚度为0.5m;其它与实施例1相同。
实施例3
本实施例提供一种发光二极管外延片,与实施例1不同之处在于:所述第一SiInGaN层、第二SiInGaN层的厚度均为4nm,Si掺杂浓度为7×1017atoms/cm3
所述第一SiBGaN层、第二SiBGaN层的厚度均为4nm,Si掺杂浓度为3.5×1017atoms/cm3;其它与实施例1相同。
对比例1
本对比例提供一种发光二极管外延片,与实施例1不同之处在于:所述阱后帽层为单层GaN层,厚度为1.3nm,其生长温度与量子阱层一致;其它与实施例1相同。
对比例2
本对比例提供一种发光二极管外延片,与实施例1不同之处在于:其量子垒层是由第一SiGaN层、第一SiBGaN层、第四GaN层、第二SiBGaN层、第二SiGaN层组成的复合结构,除了所述第一SiGaN层和第二SiGaN层不掺杂In之外,其它与实施例1相同。
对比例3
本对比例提供一种发光二极管外延片,与实施例1不同之处在于:其多量子阱有源层为InGaN量子阱层、GaN阱后帽层以及SiGaN量子垒层依次交叠生长而成的周期性结构,循环周期数为9;
其中,所述InGaN量子阱层厚度为2.9nm,In组分为0.28;
所述GaN阱后帽层的厚度为1.3nm;
所述SiGaN量子垒层的厚度为15nm,Si掺杂浓度为4.5×1017atoms/cm3
对比例4
本对比例提供一种发光二极管外延片,与实施例1不同之处在于:其多量子阱有源层为InGaN量子阱层、GaN阱后帽层以及量子垒层依次交叠生长而成的周期性结构,循环周期数为9;
其中,所述InGaN量子阱层厚度为2.9nm,In组分为0.28;
所述GaN阱后帽层的厚度为1.3nm;
所述量子垒层包括第一SiInGaN层、SiGaN层、第二SiInGaN层,所述第一SiInGaN层或第二SiInGaN层的厚度均为3nm,Si掺杂浓度为4.5×1017atoms/cm3
所述SiGaN量子垒层的厚度为9nm,Si掺杂浓度为4.5×1017atoms/cm3
对比例5
本对比例提供一种发光二极管外延片,与实施例1不同之处在于:其多量子阱有源层为InGaN量子阱层、双层GaN阱后帽层以及SiGaN量子垒层依次交叠生长而成的周期性结构,循环周期数为9;
其中,所述InGaN量子阱层厚度为2.9nm,In组分为0.28;
所述双层GaN阱后帽层包括:第一GaN层,厚度为0.85nm;第二GaN层,厚度为0.45nm;
所述SiGaN量子垒层的厚度为15nm,Si掺杂浓度为4.5×1017atoms/cm3
以实施例1~实施例3和对比例1~对比例5制得发光二极管外延片使用相同芯片工艺条件制备成10mil×24mil芯片,分别抽取300颗LED芯片,在120mA/60mA电流下测试,测试各实施例和对比例的抗静电能力和光输出功率,具体测试结果如表1所示。
表1 实施例1~实施例3和对比例1~对比例5制得LED的性能测试结果
由上述结果可知,对比实施例1~实施例3和对比例1~对比例5的测试数据可知,本发明提供的发光二极管外延片,其具有特定结构的多量子阱有源层,所述多量子阱有源层为阱前鞋层、量子阱层、阱后帽层以及量子垒层依次交叠生长而成的周期性结构,所述阱前鞋层包括SiGaN层和第一GaN层,所述阱后帽层包括第二GaN层和第三GaN层,所述量子垒层包括第一SiInGaN层、第一SiBGaN层、第四GaN层、第二SiBGaN层、第二SiInGaN层。与对比例相比,采用了本发明中的多量子阱有源层的结构,不仅可以提升量子阱的晶体质量,而且可以降低阱垒之间的极化电场,可以有效提高LED的发光效率,并且,能够大幅提升对应LED芯片的抗静电能力。
以上所述是发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种发光二极管外延片,其特征在于,包括衬底,所述衬底上依次设有缓冲层、GaN本征层、N型GaN层、多量子阱有源层、电子阻挡层、P型GaN层、欧姆接触层;
所述多量子阱有源层为阱前鞋层、量子阱层、阱后帽层以及量子垒层依次交叠生长而成的周期性结构,所述阱前鞋层包括SiGaN层和第一GaN层,所述阱后帽层包括第二GaN层和第三GaN层,所述量子垒层包括第一SiInGaN层、第一SiBGaN层、第四GaN层、第二SiBGaN层、第二SiInGaN层。
2.如权利要求1所述的发光二极管外延片,其特征在于,所述阱前鞋层、量子阱层、阱后帽层以及量子垒层的循环生长的周期数为6~16;
所述量子阱层包括InGaN层;
所述量子阱层的厚度为2.5nm~3.5nm;
所述量子阱层的In组分为0.25~0.35。
3.如权利要求1所述的发光二极管外延片,其特征在于,所述SiGaN层的厚度为0.5nm~1.5nm;
所述第一GaN层的厚度为0.5nm~1.5nm;
所述SiGaN层的Si掺杂浓度为1.2×1017atoms/cm3~3.2×1017atoms/cm3
4.如权利要求1所述的发光二极管外延片,其特征在于,所述第二GaN层的厚度为0.5nm~1.35nm;
第三GaN层的厚度为0.35nm~1.15nm。
5.如权利要求1所述的发光二极管外延片,其特征在于,所述第一SiInGaN层、第一SiBGaN层、第四GaN层、第二SiBGaN层及第二SiInGaN层的厚度分别为2.5nm~4nm;
所述第一SiInGaN层、第一SiBGaN层、第二SiBGaN层及第二SiInGaN层的Si掺杂浓度分别为3.5×1017atoms/cm3~7.2×1017atoms/cm3
6.一种如权利要求1~5任一项所述的发光二极管外延片的制备方法,其特征在于,包括以下步骤:
S1、准备衬底;
S2、在所述衬底上依次沉积缓冲层、GaN本征层、N型GaN层、多量子阱有源层、电子阻挡层、P型GaN层、欧姆接触层;
所述多量子阱有源层为阱前鞋层、量子阱层、阱后帽层以及量子垒层依次交叠生长而成的周期性结构,所述阱前鞋层包括SiGaN层和第一GaN层,所述阱后帽层包括第二GaN层和第三GaN层,所述量子垒层包括第一SiInGaN层、第一SiBGaN层、第四GaN层、第二SiBGaN层、第二SiInGaN层。
7.如权利要求6所述的发光二极管外延片的制备方法,其特征在于,所述阱前鞋层采用下述方法制得:
将反应室温度控制在770℃~800℃,通入Si源、Ga源、N源,生长SiGaN层;
然后将反应室温度控制在750℃~770℃,通入Ga源、N源,生长第一GaN层。
8.如权利要求6所述的发光二极管外延片的制备方法,其特征在于,所述量子阱层采用下述方法制得:
将反应室温度控制在700℃~750℃,通入In源、Ga源、N源,生长InGaN层;
所述阱后帽层采用下述方法制得:
将反应室温度控制在700℃~750℃,通入Ga源、N源,生长第二GaN层;
然后将反应室温度控制在720℃~770℃,通入Ga源、N源,生长第三GaN层。
9.如权利要求6所述的发光二极管外延片的制备方法,其特征在于,所述量子垒层采用下述方法制得:
将反应室温度控制在830℃~850℃,通入Si源、In源、Ga源、N源,生长第一SiInGaN层;
再将反应室温度控制在850℃~880℃,通入Si源、B源、Ga源、N源,生长第一SiBGaN层;
再将反应室温度控制在880℃~900℃,通入Ga源、N源,生长第四GaN层;
再将反应室温度控制在850℃~880℃,通入Si源、B源、Ga源、N源,生长第二SiBGaN层;
将反应室温度控制在830℃~850℃,通入Si源、In源、Ga源、N源,生长第二SiInGaN层。
10.一种LED,其特征在于,所述LED包括如权利要求1~5任一项所述的发光二极管外延片。
CN202311244881.7A 2023-09-26 2023-09-26 发光二极管外延片及其制备方法、led Active CN116995166B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311244881.7A CN116995166B (zh) 2023-09-26 2023-09-26 发光二极管外延片及其制备方法、led

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311244881.7A CN116995166B (zh) 2023-09-26 2023-09-26 发光二极管外延片及其制备方法、led

Publications (2)

Publication Number Publication Date
CN116995166A true CN116995166A (zh) 2023-11-03
CN116995166B CN116995166B (zh) 2023-12-15

Family

ID=88530476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311244881.7A Active CN116995166B (zh) 2023-09-26 2023-09-26 发光二极管外延片及其制备方法、led

Country Status (1)

Country Link
CN (1) CN116995166B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280673A (ja) * 2001-03-15 2002-09-27 Sony Corp 半導体発光素子
KR20100067504A (ko) * 2008-12-11 2010-06-21 삼성엘이디 주식회사 다층구조 양자장벽을 사용한 질화물 반도체 발광소자
CN103460411A (zh) * 2012-03-05 2013-12-18 松下电器产业株式会社 氮化物半导体发光元件、光源及其制造方法
CN109786520A (zh) * 2018-12-19 2019-05-21 华灿光电(浙江)有限公司 一种发光二极管外延片及其制造方法
CN109873061A (zh) * 2019-01-08 2019-06-11 华灿光电(浙江)有限公司 一种氮化镓基发光二极管外延片及其制造方法
CN109904288A (zh) * 2019-01-18 2019-06-18 华灿光电(浙江)有限公司 氮化镓基发光二极管外延片及其制造方法
CN209515722U (zh) * 2018-11-21 2019-10-18 江西兆驰半导体有限公司 一种高亮度的紫外发光二极管外延结构
CN112366257A (zh) * 2020-09-27 2021-02-12 华灿光电(浙江)有限公司 发光二极管外延片及其制备方法
CN114792749A (zh) * 2022-04-28 2022-07-26 江西兆驰半导体有限公司 一种GaN基发光二极管外延片及其制备方法
CN115458649A (zh) * 2022-10-21 2022-12-09 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN115911202A (zh) * 2022-11-30 2023-04-04 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116190504A (zh) * 2022-12-21 2023-05-30 佛山市国星半导体技术有限公司 用于led倒装芯片的外延结构及其制备方法
CN116314514A (zh) * 2023-05-19 2023-06-23 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116581214A (zh) * 2023-06-02 2023-08-11 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280673A (ja) * 2001-03-15 2002-09-27 Sony Corp 半導体発光素子
KR20100067504A (ko) * 2008-12-11 2010-06-21 삼성엘이디 주식회사 다층구조 양자장벽을 사용한 질화물 반도체 발광소자
CN103460411A (zh) * 2012-03-05 2013-12-18 松下电器产业株式会社 氮化物半导体发光元件、光源及其制造方法
CN209515722U (zh) * 2018-11-21 2019-10-18 江西兆驰半导体有限公司 一种高亮度的紫外发光二极管外延结构
CN109786520A (zh) * 2018-12-19 2019-05-21 华灿光电(浙江)有限公司 一种发光二极管外延片及其制造方法
CN109873061A (zh) * 2019-01-08 2019-06-11 华灿光电(浙江)有限公司 一种氮化镓基发光二极管外延片及其制造方法
CN109904288A (zh) * 2019-01-18 2019-06-18 华灿光电(浙江)有限公司 氮化镓基发光二极管外延片及其制造方法
CN112366257A (zh) * 2020-09-27 2021-02-12 华灿光电(浙江)有限公司 发光二极管外延片及其制备方法
CN114792749A (zh) * 2022-04-28 2022-07-26 江西兆驰半导体有限公司 一种GaN基发光二极管外延片及其制备方法
CN115458649A (zh) * 2022-10-21 2022-12-09 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN115911202A (zh) * 2022-11-30 2023-04-04 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116190504A (zh) * 2022-12-21 2023-05-30 佛山市国星半导体技术有限公司 用于led倒装芯片的外延结构及其制备方法
CN116314514A (zh) * 2023-05-19 2023-06-23 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116581214A (zh) * 2023-06-02 2023-08-11 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Also Published As

Publication number Publication date
CN116995166B (zh) 2023-12-15

Similar Documents

Publication Publication Date Title
CN110718612B (zh) 发光二极管外延片及其制造方法
CN115458650B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115188863B (zh) 发光二极管外延片及其制备方法
CN114649454B (zh) 一种发光二极管的外延片结构及其制备方法
CN116190519B (zh) 发光二极管外延片及其制备方法、led
CN217641376U (zh) 一种led外延片及led芯片
CN115863501B (zh) 一种发光二极管外延片及其制备方法
CN116364820B (zh) 发光二极管外延片及其制备方法、led
CN115911201A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116845153A (zh) 一种高光效发光二极管外延片、制备方法及led
CN116598396A (zh) 发光二极管外延片及其制备方法、led
CN117276440A (zh) 发光二极管外延片及其制备方法、led
CN116914043A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117476827B (zh) 一种低接触电阻的发光二极管的外延片及其制备方法
CN117525232B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117393671B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117393667B (zh) 发光二极管外延片及其制备方法、led
CN116960248B (zh) 一种发光二极管外延片及制备方法
CN116014041B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116978994A (zh) 发光二极管外延片及其制备方法、led
CN109087977B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN116995166B (zh) 发光二极管外延片及其制备方法、led
CN116344691B (zh) 发光二极管外延片及其制备方法、led
CN117712249B (zh) 一种发光二极管外延片及制备方法
CN217086610U (zh) 一种led结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant