CN109346563A - 一种发光二极管外延片的制备方法及发光二极管外延片 - Google Patents

一种发光二极管外延片的制备方法及发光二极管外延片 Download PDF

Info

Publication number
CN109346563A
CN109346563A CN201811001303.XA CN201811001303A CN109346563A CN 109346563 A CN109346563 A CN 109346563A CN 201811001303 A CN201811001303 A CN 201811001303A CN 109346563 A CN109346563 A CN 109346563A
Authority
CN
China
Prior art keywords
quantum
hydrogen
type semiconductor
layer
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811001303.XA
Other languages
English (en)
Inventor
郭炳磊
王群
葛永晖
吕蒙普
李鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201811001303.XA priority Critical patent/CN109346563A/zh
Publication of CN109346563A publication Critical patent/CN109346563A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片的制备方法及发光二极管外延片,属于半导体技术领域。所述制备方法包括:提供一衬底,并将所述衬底放入反应腔内;在所述衬底上生长N型半导体层;在所述N型半导体层上生长有源层,所述有源层包括依次层叠的多个周期结构,每个所述周期结构包括量子阱和在所述量子阱上生长的量子垒;向所述反应腔内通入氢气,对所述有源层的表面进行处理;在所述有源层上生长P型半导体层。本发明通过在有源层生长之后,采用氢气对有源层的表面进行处理,可以有效改变V型凹面所在位置的电场分布,减小对载流子的束缚作用,有利于空穴注入有源层中,降低发光二极管的工作电压,提升整个发光二极管的光效。

Description

一种发光二极管外延片的制备方法及发光二极管外延片
技术领域
本发明涉及半导体技术领域,特别涉及一种发光二极管外延片的制备方法及发光二极管外延片。
背景技术
发光二极管(英文:Light Emitting Diode,简称:LED)是一种能发光的半导体电子元件。氮化镓(GaN)具有良好的热导性能,同时具有耐高温、耐酸碱、高硬度等优良特性,使氮化镓(GaN)基LED受到越来越多的关注和研究。
外延片是LED制备过程中的初级成品。现有的LED外延片包括衬底、N型半导体层、有源层和P型半导体层,N型半导体层、有源层和P型半导体层依次层叠在衬底上。有源层包括多个量子阱和多个量子垒,多个量子阱和多个量子垒交替层叠设置。量子垒用于将电子和空穴限制在量子阱内,量子阱用于进行电子和空穴的复合发光,P型半导体层用于提供进行复合发光的空穴,N型半导体层用于提供进行复合发光的电子,衬底用于为外延材料提供生长表面。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
量子阱的材料通常选择氮化铟镓,量子垒的材料通常选择氮化镓。量子阱中铟组分含量的多少与电子和空穴在量子阱中的复合发光密切相关。为了保证电子和空穴在量子阱中的复合发光,量子阱中铟组分的含量需要在一定的范围内。考虑到铟会在高温下解析,量子阱一般采用较低的生长温度生长,同时量子垒的生长温度也不高,以免较高的生长温度影响量子阱中铟组分的含量。但是晶体质量的好坏与生长温度的高低相关,量子阱的生长温度较低,造成量子阱的生长质量较差,容易产生缺陷。加上量子垒与量子阱为异质材料,量子垒和量子阱的晶格差异也会产生缺陷。产生的导致量子阱的表面出现较多的V型凹面(英文:pits或trench)。
由于量子垒的生长温度也不高,原子的自由程不足以将V型凹面填平,因此量子垒的表面仍然存在V型凹面。V型凹面所在位置的极化和应力比较强,改变原子、分子和键团的电场,导致对载流子的束缚作用较强,发光二极管的工作电压提高。
另外,注入有源层的电子数量远多于空穴数量。为了避免电子跃迁到P型半导体层中导致LED漏电,一般会在有源层和P型半导体层之间设置电子阻挡层。电子阻挡层的材料通常采用氮化铝镓,电子阻挡层中的铝元素使得晶体在斜面上的长速大于在平面上的长速,会进一步加大V型凹面,严重影响空穴注入有源层,降低发光二极管的光效。
发明内容
本发明实施例提供了一种发光二极管外延片的制备方法及发光二极管外延片,能够解决现有技术量子垒的表面出现V型凹面提高发光二极管的工作电压、降低发光二极管的光效的问题。所述技术方案如下:
一方面,本发明实施例提供了一种发光二极管外延片的制备方法,所述制备方法包括:
提供一衬底,并将所述衬底放入反应腔内;
在所述衬底上生长N型半导体层;
在所述N型半导体层上生长有源层,所述有源层包括依次层叠的多个周期结构,每个所述周期结构包括量子阱和在所述量子阱上生长的量子垒;
向所述反应腔内通入氢气,对所述有源层的表面进行处理;
在所述有源层上生长P型半导体层。
可选地,每个所述周期结构的生长过程包括:
生长量子阱;
在所述量子阱上生长量子垒;
向所述反应腔内通入氢气,对所述量子垒的表面进行处理。
可选地,通入氢气的时长为2min~10min。
优选地,通入氢气的总量为100L~300L。
更优选地,通入氢气的流量为30L/min~300L/min。
可选地,通入氢气时所述反应腔内的温度低于生长量子垒时所述反应腔内的温度。
优选地,通入氢气时所述反应腔内的温度为700℃~900℃。
可选地,通入氢气时所述反应腔内的压力等于生长量子垒时所述反应腔内的压力。
优选地,通入氢气时所述反应腔内的压力为100torr~500torr。
另一方面,本发明实施例提供了一种发光二极管外延片,所述发光二极管外延片包括衬底、N型半导体层、有源层和P型半导体层,所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底上,所述有源层的表面为经过氢气处理的表面。
本发明实施例提供的技术方案带来的有益效果是:
通过在有源层生长之后,采用氢气对有源层的表面进行处理,可以有效改变V型凹面所在位置的电场分布,减小对载流子的束缚作用,有利于空穴注入有源层中,降低发光二极管的工作电压,提升整个发光二极管的光效。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管外延片的制备方法的流程图;
图2是本发明实施例提供的一种发光二极管外延片的结构示意图;
图3是本发明实施例提供的有源层的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种发光二极管外延片的制备方法。图1为本发明实施例提供的一种发光二极管外延片的制备方法的流程图。参见图1,该制备方法包括:
步骤101:提供一衬底,并将衬底放入反应腔内。
具体地,衬底的材料可以采用蓝宝石(主要材料为三氧化二铝),如晶向为[0001]的蓝宝石。
具体地,该步骤101可以包括:
控制温度为1000℃~1200℃(优选为1100℃),在氢气气氛中对衬底进行6分钟~10分钟(优选为8分钟)的退火处理;
对衬底进行氮化处理。
采用上述步骤对衬底的表面进行清洗,避免杂质掺入外延片中,影响整体的晶体质量,降低LED的发光效率。
步骤102:在衬底上生长N型半导体层。
具体地,N型半导体层的材料可以采用N型掺杂(如硅)的氮化镓(GaN)。
进一步地,N型半导体层的厚度可以为1μm~5μm,优选为3μm;N型半导体层中N型掺杂剂的掺杂浓度可以为1018cm-3~1019cm-3,优选为5*1018cm-3
具体地,该步骤102可以包括:
控制温度为1000℃~1200℃(优选为1100℃),压力为100torr~500torr(优选为300torr),在衬底上生长N型半导体层。
可选地,在步骤102之前,该制备方法还可以包括:
在衬底上生长缓冲层。
利用缓冲层缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷,并为氮化镓材料外延生长提供成核中心。
相应地,N型半导体层生长在缓冲层上。
具体地,缓冲层的材料可以采用氮化镓(GaN)。
进一步地,缓冲层的厚度可以为15nm~35nm,优选为25nm。
具体地,在衬底上生长缓冲层,可以包括:
控制温度为400℃~600℃(优选为500℃),压力为400torr~600torr(优选为500torr),在衬底上生长缓冲层;
控制温度为1000℃~1200℃(优选为1100℃),压力为400Torr~600Torr(优选为500torr),持续时间为5分钟~10分钟(优选为8分钟),对缓冲层进行原位退火处理。
优选地,在衬底上生长缓冲层之后,该制备方法还可以包括:
在缓冲层上生长未掺杂氮化镓层。
利用进一步缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷,为外延片主体结构提供晶体质量较好的生长表面。
相应地,N型半导体层生长在未掺杂氮化镓层上。
在具体实现时,缓冲层为首先在图形化衬底上低温生长的一层较薄的氮化镓,因此也称为低温缓冲层。再在低温缓冲层进行氮化镓的纵向生长,会形成多个相互独立的三维岛状结构,称为三维成核层;然后在所有三维岛状结构上和各个三维岛状结构之间进行氮化镓的横向生长,形成二维平面结构,称为二维恢复层;最后在二维生长层上高温生长一层较厚的氮化镓,称为本征氮化镓层。本实施例中将三维成核层、二维恢复层和本征氮化镓层统称为未掺杂氮化镓层。
进一步地,未掺杂氮化镓层的厚度可以为1μm~5μm,优选为3μm。
具体地,在缓冲层上生长未掺杂氮化镓层,可以包括:
控制温度为1000℃~1100℃(优选为1050℃),压力为100torr~500torr(优选为300torr),在缓冲层上生长未掺杂氮化镓层。
步骤103:在N型半导体层上生长有源层。
在本实施例中,有源层包括依次层叠的多个周期结构,每个周期结构包括量子阱和在量子阱上生长的量子垒。
具体地,量子阱的材料可以采用氮化铟镓(InGaN),如InxGa1-xN,0<x<1;量子垒的材料可以采用氮化镓。
进一步地,量子阱的数量和量子垒的数量相同,量子垒的数量可以为3个~15个(优选为9个);量子阱的厚度可以为2.5nm~3.5nm(优选为3nm),量子垒的厚度可以为9nm~20nm(优选为15nm)。
可选地,每个周期结构的生长过程可以包括:
生长量子阱;
在量子阱上生长量子垒;
向反应腔内通入氢气,对量子垒的表面进行处理。
通过在每个量子垒生长之后对量子垒的表面进行处理,可以及时对V型凹面进行修正,而且氢气有利于提升量子垒表面的温度,有利于提高量子垒的长晶质量,为量子垒上生长的半导体层提供一个较好的生长表面,进而提高整体的晶体质量。
可选地,通入氢气的时长可以为2min~10min,优选为6min。
如果通入氢气的时长小于2min,则可能由于通入氢气的时间较短而无法有效处理量子垒的表面,对V型凹面的改善效果不明显;如果通入氢气的时长大于10min,则可能由于通入氢气的时间较长而对量子垒的结构造成负影响。
优选地,通入氢气的总量可以为100L~300L,优选为200L。
如果通入氢气的总量小于100L,则可能由于通入氢气的总量较少而无法有效处理量子垒的表面,对V型凹面的改善效果不明显;如果通入氢气的总量大于300L,则可能由于通入氢气的总量较多而对量子垒的结构造成负影响。
更优选地,通入氢气的流量可以为30L/min~300L/min,优选为160L/min。
如果通入氢气的流量小于30L/min,则可能由于通入氢气的流量较小而无法有效处理量子垒的表面,对V型凹面的改善效果不明显;如果通入氢气的流量大于300L/min,则可能由于通入氢气的流量太大而对量子垒的结构造成负影响。
可选地,通入氢气时反应腔内的温度可以低于生长量子垒时反应腔内的温度,避免由于温度较高而影响后续生长的量子阱中铟的有效并入。
优选地,通入氢气时反应腔内的温度可以为700℃~900℃,优选为800℃。在避免对量子阱中铟的有效并入造成负影响的情况下,可以有效改善V型凹面。
可选地,通入氢气时反应腔内的压力可以等于生长量子垒时反应腔内的压力,方便实现。
优选地,通入氢气时反应腔内的压力可以为100torr~500torr,优选为300torr。适当高压有利于后续生长的量子阱中铟的有效并入,同时使氢气的处理效果较好。
具体地,生长量子阱,可以包括:
控制温度为720℃~829℃(优选为770℃),压力为100torr~500torr(优选为300torr),生长量子阱。
具体地,在量子阱上生长量子垒,可以包括:
控制温度为850℃~959℃(优选为900℃),压力为100torr~500torr(优选为300torr),在量子阱上生长量子垒。
可选地,在步骤103之前,该制备方法还可以包括:
在N型半导体层上生长应力释放层。
利用应力释放层对蓝宝石和氮化镓之间晶格失配产生的应力进行释放,提高有源层的晶体质量,有利于电子和空穴在有源层进行辐射复合发光,提高LED的内量子效率,进而提高LED的发光效率。
相应地,有源层生长在应力释放层上。
具体地,应力释放层的材料可以采用镓铟铝氮(AlInGaN),可以有效释放蓝宝石和氮化镓晶格失配产生的应力,改善外延片的晶体质量,提高LED的发光效率。
优选地,应力释放层中铝组分的摩尔含量可以小于或等于0.2,应力释放层中铟组分的摩尔含量可以小于或等于0.05,以避免造成不良影响。
进一步地,应力释放层的厚度可以为50nm~500nm,优选为250nm。
具体地,在N型半导体层上生长应力释放层,可以包括:
控制温度为800℃~1100℃(优选为950℃),压力为100torr~500torr(优选为300torr),在N型半导体层上生长应力释放层。
步骤104:向反应腔内通入氢气,对有源层的表面进行处理。
具体地,该步骤104与采用氢气对量子垒的表面进行处理的过程相同,在此不再赘述。同时如果采用氢气对每个量子垒的表面进行处理,则该步骤104即为采用氢气对最后一个量子垒的表面进行处理。
步骤105:在有源层上生长P型半导体层。
具体地,P型半导体层的材料可以采用P型掺杂(如镁)的氮化镓。
进一步地,P型半导体层的厚度可以为100nm~800nm,优选为450nm;P型半导体层中P型掺杂剂的掺杂浓度可以为1018cm-3~1019cm-3,优选为5*1018cm-3
具体地,该步骤105可以包括:
控制温度为850℃~1080℃(优选为960℃),压力为100torr~300torr(优选为200torr),在有源层上生长P型半导体层。
可选地,在步骤105之前,该制备方法还可以包括:
在有源层上生长电子阻挡层。
利用电子阻挡层避免电子跃迁到P型半导体层中与空穴进行非辐射复合,降低LED的发光效率。
具体地,电子阻挡层的材料可以采用P型掺杂的氮化铝镓(AlGaN),如AlyGa1-yN,0.1<y<0.5。
进一步地,电子阻挡层的厚度可以为50nm~150nm,优选为100nm。
具体地,在有源层上生长电子阻挡层,可以包括:
控制温度为850℃~1080℃(优选为960℃),压力为200torr~500torr(优选为350torr),在有源层上生长电子阻挡层。
优选地,在有源层上生长电子阻挡层之前,该制备方法还可以包括:
在有源层上生长低温P型层。
利用低温P型层避免电子阻挡层较高的生长温度造成有源层中的铟原子析出,影响发光二极管的发光效率。
相应地,电子阻挡层生长在低温P型层上。
具体地,低温P型层的材料可以为与P型半导体层的材料相同。在本实施例中,低温P型层的材料可以为P型掺杂的氮化镓。
进一步地,低温P型层的厚度可以为10nm~50nm,优选为30nm;低温P型层中P型掺杂剂的掺杂浓度可以为1018/cm3~1020/cm3,优选为1019/cm3
具体地,在有源层上生长低温P型层,可以包括:
控制温度为600℃~850℃(优选为750℃),压力为100torr~600torr(优选为300torr),在有源层上生长低温P型层。
可选地,在步骤105之后,该制备方法还可以包括:
在P型半导体层上生长接触层。
具体地,接触层的材料可以采用P型掺杂(如镁)的铟镓氮或者氮化镓。
进一步地,接触层的厚度可以为5nm~300nm,优选为150nm;接触层中P型掺杂剂的掺杂浓度可以为1021/cm3~1022/cm3,优选为5*1021cm-3
具体地,在P型半导体层上生长接触层,可以包括:
控制温度为850℃~1050℃(优选为950℃),压力为100torr~300torr(优选为200torr),在P型半导体层上生长接触层。
需要说明的是,在上述步骤之后,会先将温度降低至650℃~850℃(优选为750℃),在氮气气氛中对外延片进行5分钟~15分钟(优选为10分钟)的退火处理,然后再将外延片的温度降低至室温,结束外延工艺生长。
控制温度、压力均是指控制生长外延片的反应腔中的温度、压力,如型号为VeecoK465i C4的金属有机化合物化学气相沉淀(英文:Metal Organic Chemical VaporDeposition,简称:MOCVD)设备中的温度、压力。实现时以高纯氢气、或者高纯氮气、或者氢气和氮气的混合气体作为载气,高纯氨气作为氮源,三甲基镓或三乙基镓作为镓源,三甲基铟作为铟源,三甲基铝作为铝源,硅烷作为N型掺杂剂,二茂镁作为P型掺杂剂。
本发明实施例通过在有源层生长之后,采用氢气对有源层的表面进行处理,可以有效改变V型凹面所在位置的电场分布,减小对载流子的束缚作用,有利于空穴注入有源层中,降低发光二极管的工作电压,提升整个发光二极管的光效。
图1所示的制备方法的一种具体实现方式可以包括:
步骤201:控制温度为1100℃,压力为300torr,在衬底上生长厚度为3μm的N型半导体层,N型半导体层中N型掺杂剂的掺杂浓度为5*1018cm-3
步骤202:在N型半导体层上生长有源层;有源层包括交替生长的9个量子阱和9个量子垒;量子阱的厚度为3nm,量子阱的生长温度为770℃,量子阱的生长压力为300torr;量子垒的厚度为15nm,量子垒的生长温度为900℃,量子垒的生长压力为300torr。
步骤203:控制温度为800℃,压力为300torr,向反应腔内通入氢气,对有源层的表面进行处理;通入氢气的时长为2min,通入氢气的总量为100L。
步骤204:控制温度为960℃,压力为200torr,在有源层上生长厚度为450nm的P型半导体层,P型半导体层中P型掺杂剂的掺杂浓度为5*1018cm-3
步骤205:在P型半导体层上开设延伸至N型半导体层的凹槽。
步骤206:对凹槽内的N型半导体层的表面进行电子辐照,增加凹槽内的N型半导体层中的氮空位,电子辐照的辐射剂量为1016/cm2
将得到的外延片制成芯片,与没有采用氢气对有源层的表面进行处理相比,芯片的光效提高了3%~5%。
图1所示的制备方法的另一种具体实现方式可以包括:
步骤301:控制温度为1100℃,压力为300torr,在衬底上生长厚度为3μm的N型半导体层,N型半导体层中N型掺杂剂的掺杂浓度为5*1018cm-3
步骤302:在N型半导体层上生长有源层;有源层包括交替生长的9个量子阱和9个量子垒;量子阱的厚度为3nm,量子阱的生长温度为770℃,量子阱的生长压力为300torr;量子垒的厚度为15nm,量子垒的生长温度为900℃,量子垒的生长压力为300torr。
步骤303:控制温度为800℃,压力为300torr,向反应腔内通入氢气,对有源层的表面进行处理;通入氢气的时长为6min,通入氢气的总量为200L。
步骤304:控制温度为960℃,压力为200torr,在有源层上生长厚度为450nm的P型半导体层,P型半导体层中P型掺杂剂的掺杂浓度为5*1018cm-3
步骤305:在P型半导体层上开设延伸至N型半导体层的凹槽。
步骤306:对凹槽内的N型半导体层的表面进行电子辐照,增加凹槽内的N型半导体层中的氮空位,电子辐照的辐射剂量为1016/cm2
将得到的外延片制成芯片,与没有采用氢气对有源层的表面进行处理相比,芯片的光效提高了1%~2%。
图1所示的制备方法的又一种具体实现方式可以包括:
步骤401:控制温度为1100℃,压力为300torr,在衬底上生长厚度为3μm的N型半导体层,N型半导体层中N型掺杂剂的掺杂浓度为5*1018cm-3
步骤402:在N型半导体层上生长有源层;有源层包括交替生长的9个量子阱和9个量子垒;量子阱的厚度为3nm,量子阱的生长温度为770℃,量子阱的生长压力为300torr;量子垒的厚度为15nm,量子垒的生长温度为900℃,量子垒的生长压力为300torr。
步骤403:控制温度为800℃,压力为300torr,向反应腔内通入氢气,对有源层的表面进行处理;通入氢气的时长为10min,通入氢气的总量为300L。
步骤404:控制温度为960℃,压力为200torr,在有源层上生长厚度为450nm的P型半导体层,P型半导体层中P型掺杂剂的掺杂浓度为5*1018cm-3
步骤405:在P型半导体层上开设延伸至N型半导体层的凹槽。
步骤406:对凹槽内的N型半导体层的表面进行电子辐照,增加凹槽内的N型半导体层中的氮空位,电子辐照的辐射剂量为1016/cm2
将得到的外延片制成芯片,与没有采用氢气对有源层的表面进行处理相比,芯片的光效提高了0.1%~1%。
图1所示的制备方法的又一种具体实现方式可以包括:
步骤501:控制温度为1100℃,压力为300torr,在衬底上生长厚度为3μm的N型半导体层,N型半导体层中N型掺杂剂的掺杂浓度为5*1018cm-3
步骤502:在N型半导体层上生长有源层;有源层包括交替生长的9个量子阱和9个量子垒;量子阱的厚度为3nm,量子阱的生长温度为770℃,量子阱的生长压力为300torr;量子垒的厚度为15nm,量子垒的生长温度为900℃,量子垒的生长压力为300torr;每个量子垒生长之后,控制温度为800℃,压力为300torr,向反应腔内通入氢气,对量子垒的表面进行处理;通入氢气的时长为2min,通入氢气的总量为100L。
步骤503:控制温度为960℃,压力为200torr,在有源层上生长厚度为450nm的P型半导体层,P型半导体层中P型掺杂剂的掺杂浓度为5*1018cm-3
步骤504:在P型半导体层上开设延伸至N型半导体层的凹槽。
步骤505:对凹槽内的N型半导体层的表面进行电子辐照,增加凹槽内的N型半导体层中的氮空位,电子辐照的辐射剂量为1016/cm2
将得到的外延片制成芯片,与没有采用氢气对量子垒的表面进行处理相比,芯片的光效提高了4.5%~7.5%。
图1所示的制备方法的又一种具体实现方式可以包括:
步骤601:控制温度为1100℃,压力为300torr,在衬底上生长厚度为3μm的N型半导体层,N型半导体层中N型掺杂剂的掺杂浓度为5*1018cm-3
步骤602:在N型半导体层上生长有源层;有源层包括交替生长的9个量子阱和9个量子垒;量子阱的厚度为3nm,量子阱的生长温度为770℃,量子阱的生长压力为300torr;量子垒的厚度为15nm,量子垒的生长温度为900℃,量子垒的生长压力为300torr;每个量子垒生长之后,控制温度为800℃,压力为300torr,向反应腔内通入氢气,对量子垒的表面进行处理;通入氢气的时长为6min,通入氢气的总量为200L。
步骤603:控制温度为960℃,压力为200torr,在有源层上生长厚度为450nm的P型半导体层,P型半导体层中P型掺杂剂的掺杂浓度为5*1018cm-3
步骤604:在P型半导体层上开设延伸至N型半导体层的凹槽。
步骤605:对凹槽内的N型半导体层的表面进行电子辐照,增加凹槽内的N型半导体层中的氮空位,电子辐照的辐射剂量为1016/cm2
将得到的外延片制成芯片,与没有采用氢气对量子垒的表面进行处理相比,芯片的光效提高了1.5%~3%。
图1所示的制备方法的又一种具体实现方式可以包括:
步骤701:控制温度为1100℃,压力为300torr,在衬底上生长厚度为3μm的N型半导体层,N型半导体层中N型掺杂剂的掺杂浓度为5*1018cm-3
步骤702:在N型半导体层上生长有源层;有源层包括交替生长的9个量子阱和9个量子垒;量子阱的厚度为3nm,量子阱的生长温度为770℃,量子阱的生长压力为300torr;量子垒的厚度为15nm,量子垒的生长温度为900℃,量子垒的生长压力为300torr;每个量子垒生长之后,控制温度为800℃,压力为300torr,向反应腔内通入氢气,对量子垒的表面进行处理;通入氢气的时长为10min,通入氢气的总量为300L。
步骤703:控制温度为960℃,压力为200torr,在有源层上生长厚度为450nm的P型半导体层,P型半导体层中P型掺杂剂的掺杂浓度为5*1018cm-3
步骤704:在P型半导体层上开设延伸至N型半导体层的凹槽。
步骤705:对凹槽内的N型半导体层的表面进行电子辐照,增加凹槽内的N型半导体层中的氮空位,电子辐照的辐射剂量为1016/cm2
将得到的外延片制成芯片,与没有采用氢气对量子垒的表面进行处理相比,芯片的光效提高了0.1%~1.5%。
本发明实施例提供了一种发光二极管外延片,适用于采用图1所示的制备方法制备而成。图2为本发明实施例提供的一种发光二极管外延片的结构示意图。参见图2,该发光二极管外延片包括衬底10、N型半导体层20、有源层30和P型半导体层40,N型半导体层20、有源层30和P型半导体层40依次层叠在衬底10上。
在本实施例中,有源层30的表面为经过氢气处理的表面。
图3为本发明实施例提供的有源层的结构示意图。参见图3,具体地,有源层30可以包括依次层叠的多个周期结构31,每个周期结构包括量子阱32和层叠在量子阱32上的量子垒33。
可选地,每个量子垒32的表面可以为经过氢气处理的表面。
可选地,如图2所示,该发光二极管外延片还可以包括缓冲层51,缓冲层51设置在衬底10和N型半导体层20之间。
优选地,如图2所示,该发光二极管外延片还可以包括未掺杂氮化镓层52,未掺杂氮化镓层52设置在缓冲层51和N型半导体层20之间。
可选地,如图2所示,该发光二极管外延片还可以包括应力释放层60,应力释放层60设置在N型半导体层20和有源层30之间。
可选地,如图2所示,该发光二极管外延片还可以包括电子阻挡层71,电子阻挡层71设置在有源层30和P型半导体层40之间。
优选地,如图2所示,该发光二极管外延片还可以包括低温P型层72,低温P型层72设置在有源层30和电子阻挡层71之间。
可选地,如图2所示,该发光二极管外延片还可以包括接触层80,接触层80设置在P型半导体层40上。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管外延片的制备方法,其特征在于,所述制备方法包括:
提供一衬底,并将所述衬底放入反应腔内;
在所述衬底上生长N型半导体层;
在所述N型半导体层上生长有源层,所述有源层包括依次层叠的多个周期结构,每个所述周期结构包括量子阱和在所述量子阱上生长的量子垒;
向所述反应腔内通入氢气,对所述有源层的表面进行处理;
在所述有源层上生长P型半导体层。
2.根据权利要求1所述的制备方法,其特征在于,每个所述周期结构的生长过程包括:
生长量子阱;
在所述量子阱上生长量子垒;
向所述反应腔内通入氢气,对所述量子垒的表面进行处理。
3.根据权利要求1或2所述的制备方法,其特征在于,通入氢气的时长为2min~10min。
4.根据权利要求3所述的制备方法,其特征在于,通入氢气的总量为100L~300L。
5.根据权利要求4所述的制备方法,其特征在于,通入氢气的流量为30L/min~300L/min。
6.根据权利要求1或2所述的制备方法,其特征在于,通入氢气时所述反应腔内的温度低于生长量子垒时所述反应腔内的温度。
7.根据权利要求6所述的制备方法,其特征在于,通入氢气时所述反应腔内的温度为700℃~900℃。
8.根据权利要求1或2所述的制备方法,其特征在于,通入氢气时所述反应腔内的压力等于生长量子垒时所述反应腔内的压力。
9.根据权利要求8所述的制备方法,其特征在于,通入氢气时所述反应腔内的压力为100torr~500torr。
10.一种发光二极管外延片,所述发光二极管外延片包括衬底、N型半导体层、有源层和P型半导体层,所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底上,其特征在于,所述有源层的表面为经过氢气处理的表面。
CN201811001303.XA 2018-08-30 2018-08-30 一种发光二极管外延片的制备方法及发光二极管外延片 Pending CN109346563A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811001303.XA CN109346563A (zh) 2018-08-30 2018-08-30 一种发光二极管外延片的制备方法及发光二极管外延片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811001303.XA CN109346563A (zh) 2018-08-30 2018-08-30 一种发光二极管外延片的制备方法及发光二极管外延片

Publications (1)

Publication Number Publication Date
CN109346563A true CN109346563A (zh) 2019-02-15

Family

ID=65292273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811001303.XA Pending CN109346563A (zh) 2018-08-30 2018-08-30 一种发光二极管外延片的制备方法及发光二极管外延片

Country Status (1)

Country Link
CN (1) CN109346563A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116454185A (zh) * 2023-06-16 2023-07-18 江西兆驰半导体有限公司 一种高光效发光二极管外延片及其制备方法、发光二极管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068733A (ja) * 1999-08-24 2001-03-16 Sanyo Electric Co Ltd 半導体素子、半導体発光素子およびその製造方法ならびに量子箱の形成方法
CN102709414A (zh) * 2012-06-11 2012-10-03 华灿光电股份有限公司 一种新型gan基led量子阱有源区的外延生长方法
CN103430333A (zh) * 2011-09-29 2013-12-04 东芝技术中心有限公司 用于发光装置的发光区域
CN104319321A (zh) * 2014-10-27 2015-01-28 苏州新纳晶光电有限公司 间断式退火同温生长多量子阱led外延结构及制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068733A (ja) * 1999-08-24 2001-03-16 Sanyo Electric Co Ltd 半導体素子、半導体発光素子およびその製造方法ならびに量子箱の形成方法
CN103430333A (zh) * 2011-09-29 2013-12-04 东芝技术中心有限公司 用于发光装置的发光区域
CN102709414A (zh) * 2012-06-11 2012-10-03 华灿光电股份有限公司 一种新型gan基led量子阱有源区的外延生长方法
CN104319321A (zh) * 2014-10-27 2015-01-28 苏州新纳晶光电有限公司 间断式退火同温生长多量子阱led外延结构及制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116454185A (zh) * 2023-06-16 2023-07-18 江西兆驰半导体有限公司 一种高光效发光二极管外延片及其制备方法、发光二极管

Similar Documents

Publication Publication Date Title
CN109786529B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109346576B (zh) 一种发光二极管外延片及其制备方法
CN109860358B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN108447952B (zh) 一种发光二极管外延片及其制备方法
CN109346583A (zh) 一种发光二极管外延片及其制备方法
CN109103303A (zh) 一种发光二极管外延片的制备方法及发光二极管外延片
CN109192831A (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109473514A (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN106876530B (zh) 一种氮化镓基发光二极管的外延片及其制作方法
CN109346568B (zh) 一种发光二极管外延片及其制备方法
CN109346562A (zh) 一种发光二极管外延片的制备方法及发光二极管外延片
CN109473516A (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN109309150A (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109192826B (zh) 一种发光二极管外延片及其制备方法
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN109273568B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109768136A (zh) 一种发光二极管外延片及其生长方法
CN109346563A (zh) 一种发光二极管外延片的制备方法及发光二极管外延片
CN109346577A (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109473511A (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN109065675A (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN109860357B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN109411575B (zh) 一种发光二极管外延片及其制备方法
CN112768570A (zh) 氮化镓基发光二极管外延片的制造方法
CN112820809A (zh) 紫外发光二极管芯片及其p电极的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190215

RJ01 Rejection of invention patent application after publication