CN110635007A - 一种抗静电外延结构及其制备方法 - Google Patents

一种抗静电外延结构及其制备方法 Download PDF

Info

Publication number
CN110635007A
CN110635007A CN201910864262.5A CN201910864262A CN110635007A CN 110635007 A CN110635007 A CN 110635007A CN 201910864262 A CN201910864262 A CN 201910864262A CN 110635007 A CN110635007 A CN 110635007A
Authority
CN
China
Prior art keywords
layer
gan
thickness
type gan
gan layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910864262.5A
Other languages
English (en)
Other versions
CN110635007B (zh
Inventor
仇美懿
庄家铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Foshan Nationstar Semiconductor Co Ltd
Original Assignee
Foshan Nationstar Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Foshan Nationstar Semiconductor Co Ltd filed Critical Foshan Nationstar Semiconductor Co Ltd
Priority to CN201910864262.5A priority Critical patent/CN110635007B/zh
Publication of CN110635007A publication Critical patent/CN110635007A/zh
Application granted granted Critical
Publication of CN110635007B publication Critical patent/CN110635007B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种抗静电外延结构及其制备方法,所述外延结构包括衬底,依次设于衬底上的第一半导体层、有源层和第二半导体层,所述第二半导体层包括P型AlGaN层、P型GaN层和高静电层,所述P型GaN层设置在P型AlGaN层上,所述高静电层插入在P型GaN层中;所述高静电层包括无掺杂GaN层和/或低掺杂GaN层,所述无掺杂GaN层由掺杂浓度为零的GaN制成,所述低掺杂GaN层由掺杂了Mg或Zn的GaN制成,掺杂浓度为a;所述P型GaN层由掺杂了Mg或Zn的GaN制成,掺杂浓度为b,a<b。本发明在P型GaN层中插入高静电层,有效提高外延结构的抗静电能力。

Description

一种抗静电外延结构及其制备方法
技术领域
本发明涉及发光二极管技术领域,尤其涉及一种抗静电外延结构及其制备方法。
背景技术
氮化镓(GaN)是宽禁带材料,电阻率高,GaN基LED芯片在生产、运送过程中产生的静电电荷不易消失,累积到一定程度可以产生很高的静电电压。蓝宝石衬底的LED芯片正负电极位于芯片同一侧,间距很小,因此对静电的承受能力很小,极易被静电击穿失效,影响器件的寿命。
目前传统的GaN基LED外延生长结构过程为:500℃先在蓝宝石衬底上生长一层低温GaN缓冲层;然后接着在1100℃下生长一层未掺杂的高温GaN;再接着高温生长一层掺杂SiH4的n型GaN层,这一层提供复合发光的电子;然后接着在750~850℃下生长几个周期的GaN/InGaN的量子阱和量子垒作为LED的发光层,该层是GaN基LED外延的核心部分;然后在950℃左右生长掺杂Mg的P型AlGaN层,起到阻挡电子的作用;最后在1000℃左右生长一层掺杂Mg的P型GaN层,这一层提供复合发光的空穴;最后是退火过程。
目前LED外延生长过程中,有源层多采用几个周期结构GaN/InGaN量子阱垒区,电子和空穴在能带较窄的阱层InGaN材料中复合发光。由于两种材料的晶格常数不同容易产生极化效应,引起位错缺陷,如果这种缺陷得不到有效控制,穿过GaN/InGaN量子阱垒区的线位错会导致大量表面缺陷,形成漏电通道,进而影响芯片承受抗静电的能力。所以有效改善有源发光层的结晶质量对提升LED芯片的抗静电能力非常重要。
发明内容
本发明所要解决的技术问题在于,提供一种抗静电外延结构及其制备方法,有效提高外延结构的抗静电能力。
为了解决上述技术问题,本发明提供了一种抗静电外延结构,包括衬底,依次设于衬底上的第一半导体层、有源层和第二半导体层,所述第二半导体层包括P型AlGaN层、P型GaN层和高静电层,所述P型GaN层设置在P型AlGaN层上,所述高静电层插入在P型GaN层中;
所述高静电层包括无掺杂GaN层和/或低掺杂GaN层,所述无掺杂GaN层由掺杂浓度为零的GaN制成,所述低掺杂GaN层由掺杂了Mg或Zn的GaN制成,掺杂浓度为a;
所述P型GaN层由掺杂了Mg或Zn的GaN制成,掺杂浓度为b,a<b。
作为上述方案的改进,所述高静电层的厚度为P型GaN层的厚度的40%~50%,所述高静电层的厚度为20~100nm。
作为上述方案的改进,所述高静电层将P型GaN层分为第一P型GaN层和第二P型GaN层,其中,第一P型GaN层的掺杂浓度为b1,第二P型GaN层的掺杂浓度为b2,b1≥b2。
作为上述方案的改进,第一P型GaN层的厚度为第二P型GaN层的厚度的1.2~1.5倍。
作为上述方案的改进,所述P型AlGaN层由掺杂了Mg或Zn的AlGaN制成,掺杂浓度为c,c<b。
作为上述方案的改进,所述第二半导体层包括P型AlGaN层,以及3~8个循环周期的第一P型GaN层、无掺杂GaN层、低掺杂GaN层和第二P型GaN层。
相应地,本发明还提供了一种抗静电外延结构的制备方法,包括以下步骤:
一、在衬底上依次形成缓冲层、UGaN层、第一半导体层和有源层;
二、在温度为700~800℃、压力为200~500mbar的条件下,在有源层上生长厚度为5~10nm的AlGaN,其中,Mg掺杂浓度为1*10E19 atom/cm3,形成P型AlGaN层;
三、在温度为800~950℃,压力为200~500mbar的条件下,生长厚度为20~30nm的GaN,其中,Mg的掺杂浓度为1*10E19~1*10E20 atom/cm3,形成第一P型GaN层;
四、在温度为800~950℃,压力为200~500mbar的条件下,生长厚度为2~5nm的GaN,形成无掺杂GaN层;
五、在温度为800~950℃,压力为200~500mbar的条件下,生长厚度为5~50nm的GaN,其中,Zn或Mg的掺杂浓度为1*10E16~1*10E7 atom/cm3,形成低掺杂GaN层;
六、在温度为800~950℃,压力为200~500mbar的条件下,生长厚度为10~20nm的GaN,其中,Mg的掺杂浓度为1*10E18~1*10E19 atom/cm3,形成第二P型GaN层;
七、重复上述步骤三、四、五和六3~8次,形成第二半导体层。
作为上述方案的改进,所述有源层的制备方法如下:
一、在温度为810~860℃、压力为200~500mbar的条件下,生长一层1nm~3nm的GaN,然后再生长一层1nm~3nm调制掺杂的AlGaN,以此二者为一超晶格单元结构,交替连续生长2~6个周期,形成量子垒层;
二、在温度为710~760℃、压力为200~500mbar的条件下,在量子垒层上生长一层厚度为2~6nm的InGaN,形成量子阱层;
三、重复步骤一和二9~12次,形成有源层。
作为上述方案的改进,所述第一半导体层的制备方法如下:在温度为1000~1200℃、压力为200~500mbar的条件下,在UGaN层上生长一层10000~30000埃的GaN,其中,Si掺杂浓度为1*10E18~7*10E18 atom/cm3,形成第一半导体层。
作为上述方案的改进,所述缓冲层和UGaN层的制备方法如下:
一、在温度为500~550℃、压力为200~500mbar的条件下,在衬底上生长一层400~600埃的GaN,形成缓冲层;
二、在温度为1000~1200℃、压力为200~500mbar的条件下,在缓冲层上生长一层10000~30000埃的GaN,形成UGaN层。
实施本发明,具有如下有益效果:
本发明在P型GaN层中插入高静电层,会形成三种效应,具体如下:
一、本发明的高静电层由于没有掺杂或掺杂的浓度低于P型GaN层,因此与P型GaN层配合,可以形成更多有效空穴,提高与电子复合的发光效率,又可以降低工作电压,还可以保证晶体质量,一定程度上改善整体的抗静电能力。具体的,由于高静电层的掺杂浓度低,P型GaN层对有源层发出的光吸收变得不明显,因此可以增加P型GaN层的厚度,使得反向静电流不易击穿P型GaN层,提升静电能力。
此外,高静电层将P型GaN层分为第一P型GaN层和第二P型GaN层,第一P型GaN层设置在P型AlGaN层上,由于P型AlGaN层作为电子阻挡层,因此与第一P型GaN层配合,可以降低工作电压。
进一步,所述P型AlGaN层由掺杂了Mg的GaN制成,掺杂浓度为c,其中,c<b。通过上述掺杂浓度的变化,可以进一步加强第一P型GaN层和P型AlGaN层的配合。
二、由于高静电层插入在P型GaN层中,使得P型GaN层的浓度发生变化,形成高低高的浓度变化,从而产生电容效应。
三、P型GaN层中的浓度变化,同时改变了P型GaN层的电阻高低,在静电电流通过P型GaN层中时,会因此分散开,避免集中烧毁,也提升了可靠度。
附图说明
图1是本发明外延结构的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明作进一步地详细描述。
参见图1,本发明提供的一种抗静电外延结构,包括衬底10,依次设于衬底10上的第一半导体层40、有源层50和第二半导体层60。
本发明的衬底10优选为蓝宝石衬底10,但不限于此。本发明的第一半导体层40为N型GaN层。
为了提高外延结构的晶体质量,减少衬底10和GaN层之间的应力缺陷,所述衬底10和第一半导体层40之间还依次设有缓冲层20和UGaN层30。
本发明的有源层50由若干个周期的量子垒层和量子阱层交替形成,所述量子垒层由GaN/AlGaN超晶格结构组成,所述量子阱层由InGaN组成。本发明的有源层50采用了调制掺杂的GaN/AlGaN超晶格结构,这种结构能够有效的引导冲击电流,使脉冲电流在GaN/AlGaN结构的二维电子气中,在横向方向上传导,使得脉冲电流的密度分布更加均匀,从而使LED芯片被击穿的可能性得到很大的降低,可以有效的提升LED芯片的抗静电能力。
本发明有源层50的厚度为200nm~300nm,其中每个周期的量子阱层的厚度为3nm~4nm,每个周期的量子垒层的厚度为12nm~16nm;其中,构成量子垒的超晶格结构中GaN的厚度为1.5nm~3nm,超晶格结构中AlGaN的厚度为1.5nm~3nm。
本发明的第二半导体层60包括P型AlGaN层61、P型GaN层62和高静电层63,所述P型GaN层62设置在P型AlGaN层61上,所述高静电层63插入在P型GaN层62中,所述高静电层63包括无掺杂GaN层和/或低掺杂GaN层。所述无掺杂GaN层由GaN制成,掺杂浓度为零,所述低掺杂GaN层由掺杂了Mg或Zn的GaN制成,掺杂浓度为a;所述P型GaN层由掺杂了Mg或Zn的GaN制成,掺杂浓度为b,其中,a<b。优选的,所述低掺杂GaN层的掺杂浓度a小于1*1019atom/cm3
本发明在P型GaN层62中插入高静电层63,会形成三种效应,具体如下:
一、本发明的高静电层63由于没有掺杂或掺杂的浓度低于P型GaN层62,因此与P型GaN层62配合,可以形成更多有效空穴,提高与电子复合的发光效率,又可以降低工作电压,还可以保证晶体质量,一定程度上改善整体的抗静电能力。具体的,由于高静电层63的掺杂浓度低,P型GaN层62对有源层50发出的光吸收变得不明显,因此可以增加P型GaN层62的厚度,使得反向静电流不易击穿P型GaN层62,提升静电能力。此外,高静电层63将P型GaN层62分为第一P型GaN层和第二P型GaN层,第一P型GaN层62设置在P型AlGaN层61上,由于P型AlGaN层61作为电子阻挡层,因此与第一P型GaN层配合,可以降低工作电压。为了进一步加强第一P型GaN层和P型AlGaN层61的配合,优选的,所述P型AlGaN层由掺杂了Mg的AlGaN制成,掺杂浓度为c,其中,c<b。
二、由于高静电层63插入在P型GaN层62中,使得P型GaN层62的浓度发生变化,形成高低高的浓度变化,从而产生电容效应。
三、P型GaN层62中的浓度变化,同时改变了P型GaN层62的电阻高低,在静电电流通过P型GaN层62中时,会因此分散开,避免集中烧毁,也提升了可靠度。
需要说明的是,P型GaN层62的厚度一般为20~30nm,本发明由于在P型GaN层62插入了一层高静电层63,因此本发明的P型GaN层62厚度可以达到50~200nm,有效提升外延结构的抗静电能力,同时不影响出光效率。只有高静电层63的厚度与P型GaN层62的厚度具有一定比例时,才能在增加P型GaN层62厚度的同时不影响出光效率。具有的,高静电层63的厚度为P型GaN层62的厚度的40%~50%。
优选的,所述高静电层63的厚度为20~100nm。若高静电层63的厚度小于20nm,则厚度太薄,无法提升ESD的效能;若高静电层63的厚度大于100nm,则厚度太厚,影响出光效率。
由于本发明的高静电层63将P型GaN层62分为第一P型GaN层和第二P型GaN层,其中,第一P型GaN层的掺杂浓度为b1,第二P型GaN层的掺杂浓度为b2,为了配合P型AlGaN层和高静电层,以形成良好的掺杂浓度变化,优选的,b1≥b2。更优的,b1>b2。
由于不同外延层的掺杂浓度变化与厚度变化具有协同作用,为了进一步增加P型GaN层的整体厚度,提高抗静电能力,同时不影响出光效率,在第一P型GaN层的掺杂浓度大于第二P型GaN层掺杂浓度的同时,优选的,第一P型GaN层的厚度为第二P型GaN层的厚度的1.2~1.5倍。根据实验结果表面,上述结构的外延结构,与第一型GaN层的厚度小于等于第二P型GaN层的结构相比,抗静电能力能够提升10%~20%。
更优的,b1≥b2>a。
需要说明的是,所述P型GaN层62分层中可以插入若干个高静电层63。优选的,本发明的第二半导体层60包括P型AlGaN层61,以及3~8个循环周期的第一P型GaN层、无掺杂GaN层、低掺杂GaN层和第二P型GaN层。更优的,所述第二半导体层60包括P型AlGaN层61,以及3个循环周期的第一P型GaN层、无掺杂GaN层、低掺杂GaN层和第二P型GaN层。
相应地,本发明还提供了一种抗静电外延结构的制备方法,包括以下步骤:
一、在温度为500~550℃、压力为200~500mbar的条件下,在衬底上生长一层400~600埃的GaN,形成缓冲层;
二、在温度为1000~1200℃、压力为200~500mbar的条件下,在缓冲层上生长一层10000~30000埃的GaN,形成UGaN层;
三、在温度为1000~1200℃、压力为200~500mbar的条件下,在UGaN层上生长一层10000~30000埃的GaN,其中,Si掺杂浓度为1*10E18~7*10E18atom/cm3,形成第一半导体层;
四、在第一半导体层上形成有源层;
五、在有源层上形成第二半导体层。
具体的,第二半导体层的制备方法如:
一、在温度为700~800℃、压力为200~500mbar的条件下,在有源层上生长厚度为5~10nm的AlGaN,其中,Mg掺杂浓度为1*10E19 atom/cm3,形成P型AlGaN层;
二、在温度为800~950℃,压力为200~500mbar的条件下,生长厚度为20~30nm的GaN,其中,Mg的掺杂浓度为1*10E19~1*10E20 atom/cm3,形成第一P型GaN层;
三、在温度为800~950℃,压力为200~500mbar的条件下,生长厚度为2~5nm的GaN,形成无掺杂GaN层;
四、在温度为800~950℃,压力为200~500mbar的条件下,生长厚度为5~50nm的GaN,其中,Zn或Mg的掺杂浓度为1*10E16~1*10E7 atom/cm3,形成低掺杂GaN层;
五、在温度为800~950℃,压力为200~500mbar的条件下,生长厚度为10~20nm的GaN,其中,Mg的掺杂浓度为1*10E18~1*10E19 atom/cm3,形成第二P型GaN层;
六、重复上述步骤二、三、四、五3~8次,形成第二半导体层。
所述有源层的制备方法如下:
一、在温度为810~860℃、压力为200~500mbar的条件下,生长一层1nm~3nm的GaN,然后再生长一层1nm~3nm调制掺杂的AlGaN,以此二者为一超晶格单元结构,交替连续生长2~6个周期,形成量子垒层;
二、在温度为710~760℃、压力为200~500mbar的条件下,在量子垒层上生长一层厚度为2~6nm的InGaN,形成量子阱层;
三、重复步骤一和二9~12次,形成有源层。
以上所揭露的仅为本发明一种较佳实施例而已,当然不能以此来限定本发明之权利范围,因此依本发明权利要求所作的等同变化,仍属本发明所涵盖的范围。

Claims (10)

1.一种抗静电外延结构,包括衬底,依次设于衬底上的第一半导体层、有源层和第二半导体层,其特征在于,所述第二半导体层包括P型AlGaN层、P型GaN层和高静电层,所述P型GaN层设置在P型AlGaN层上,所述高静电层插入在P型GaN层中;
所述高静电层包括无掺杂GaN层和/或低掺杂GaN层,所述无掺杂GaN层由掺杂浓度为零的GaN制成,所述低掺杂GaN层由掺杂了Mg或Zn的GaN制成,掺杂浓度为a;
所述P型GaN层由掺杂了Mg或Zn的GaN制成,掺杂浓度为b,a<b。
2.如权利要求1所述的抗静电外延结构,其特征在于,所述高静电层的厚度为P型GaN层的厚度的40%~50%,所述高静电层的厚度为20~100nm。
3.如权利要求2所述的抗静电外延结构,其特征在于,所述高静电层将P型GaN层分为第一P型GaN层和第二P型GaN层,其中,第一P型GaN层的掺杂浓度为b1,第二P型GaN层的掺杂浓度为b2,b1≥b2。
4.如权利要求3所述的抗静电外延结构,其特征在于,第一P型GaN层的厚度为第二P型GaN层的厚度的1.2~1.5倍。
5.如权利要求1所述的抗静电外延结构,其特征在于,所述P型AlGaN层由掺杂了Mg或Zn的AlGaN制成,掺杂浓度为c,c<b。
6.如权利要求2所述的抗静电外延结构,其特征在于,所述第二半导体层包括P型AlGaN层,以及3~8个循环周期的第一P型GaN层、无掺杂GaN层、低掺杂GaN层和第二P型GaN层。
7.一种抗静电外延结构的制备方法,其特征在于,包括以下步骤:
一、在衬底上依次形成缓冲层、UGaN层、第一半导体层和有源层;
二、在温度为700~800℃、压力为200~500mbar的条件下,在有源层上生长厚度为5~10nm的AlGaN,其中,Mg掺杂浓度为1*10E19 atom/cm3,形成P型AlGaN层;
三、在温度为800~950℃,压力为200~500mbar的条件下,生长厚度为20~30nm的GaN,其中,Mg的掺杂浓度为1*10E19~1*10E20 atom/cm3,形成第一P型GaN层;
四、在温度为800~950℃,压力为200~500mbar的条件下,生长厚度为2~5nm的GaN,形成无掺杂GaN层;
五、在温度为800~950℃,压力为200~500mbar的条件下,生长厚度为5~50nm的GaN,其中,Zn或Mg的掺杂浓度为1*10E16~1*10E7 atom/cm3,形成低掺杂GaN层;
六、在温度为800~950℃,压力为200~500mbar的条件下,生长厚度为10~20nm的GaN,其中,Mg的掺杂浓度为1*10E18~1*10E19 atom/cm3,形成第二P型GaN层;
七、重复上述步骤三、四、五和六3~8次,形成第二半导体层。
8.如权利要求7所述的抗静电外延结构的制备方法,其特征在于,所述有源层的制备方法如下:
一、在温度为810~860℃、压力为200~500mbar的条件下,生长一层1nm~3nm的GaN,然后再生长一层1nm~3nm调制掺杂的AlGaN,以此二者为一超晶格单元结构,交替连续生长2~6个周期,形成量子垒层;
二、在温度为710~760℃、压力为200~500mbar的条件下,在量子垒层上生长一层厚度为2~6nm的InGaN,形成量子阱层;
三、重复步骤一和二9~12次,形成有源层。
9.如权利要求7所述的抗静电外延结构的制备方法,其特征在于,所述第一半导体层的制备方法如下:在温度为1000~1200℃、压力为200~500mbar的条件下,在UGaN层上生长一层10000~30000埃的GaN,其中,Si掺杂浓度为1*10E18~7*10E18 atom/cm3,形成第一半导体层。
10.如权利要求7所述的抗静电外延结构的制备方法,其特征在于,所述缓冲层和UGaN层的制备方法如下:
一、在温度为500~550℃、压力为200~500mbar的条件下,在衬底上生长一层400~600埃的GaN,形成缓冲层;
二、在温度为1000~1200℃、压力为200~500mbar的条件下,在缓冲层上生长一层10000~30000埃的GaN,形成UGaN层。
CN201910864262.5A 2019-09-12 2019-09-12 一种抗静电外延结构及其制备方法 Active CN110635007B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910864262.5A CN110635007B (zh) 2019-09-12 2019-09-12 一种抗静电外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910864262.5A CN110635007B (zh) 2019-09-12 2019-09-12 一种抗静电外延结构及其制备方法

Publications (2)

Publication Number Publication Date
CN110635007A true CN110635007A (zh) 2019-12-31
CN110635007B CN110635007B (zh) 2024-09-27

Family

ID=68972743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910864262.5A Active CN110635007B (zh) 2019-09-12 2019-09-12 一种抗静电外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN110635007B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113659047A (zh) * 2021-07-22 2021-11-16 厦门三安光电有限公司 一种外延结构和发光二极管

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154796A (ja) * 1997-08-04 1999-02-26 Sanyo Electric Co Ltd 窒化ガリウム系化合物半導体装置
US6838705B1 (en) * 1999-03-29 2005-01-04 Nichia Corporation Nitride semiconductor device
US20080251804A1 (en) * 2007-04-16 2008-10-16 Mitsubishi Electric Corporation Nitride semiconductor light-emitting device
US20090020780A1 (en) * 2007-07-20 2009-01-22 Seoul Opto Device Co., Ltd. Light emitting diode with improved structure
CN102332510A (zh) * 2011-09-21 2012-01-25 东莞市中镓半导体科技有限公司 采用金属有机化合物气相外延技术生长高抗静电能力发光二极管的方法
CN103824917A (zh) * 2014-02-25 2014-05-28 圆融光电科技有限公司 一种led制备方法、led和芯片
WO2014157928A1 (ko) * 2013-03-25 2014-10-02 일진엘이디(주) 우수한 정전기 방전 보호 효과를 나타내는 질화물 반도체 발광소자
CN104638083A (zh) * 2015-02-04 2015-05-20 映瑞光电科技(上海)有限公司 GaN基LED外延结构及其制作方法
CN105161591A (zh) * 2015-10-22 2015-12-16 山东浪潮华光光电子股份有限公司 一种可降低电压的GaN基外延结构及其生长方法
US20160104816A1 (en) * 2013-05-22 2016-04-14 Seoul Viosys Co., Ltd. Light emitting device and method for preparing the same
CN105679893A (zh) * 2016-03-09 2016-06-15 华灿光电(苏州)有限公司 发光二极管外延片制作方法及发光二极管外延片
CN106025016A (zh) * 2016-05-17 2016-10-12 华灿光电(苏州)有限公司 一种发光二极管外延片及其制备方法
CN106409998A (zh) * 2016-11-04 2017-02-15 东莞市联洲知识产权运营管理有限公司 一种具有高抗静电能力的led外延片
CN109920884A (zh) * 2019-01-24 2019-06-21 华灿光电(浙江)有限公司 发光二极管外延片及其生长方法
CN210805811U (zh) * 2019-09-12 2020-06-19 佛山市国星半导体技术有限公司 一种抗静电外延结构

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154796A (ja) * 1997-08-04 1999-02-26 Sanyo Electric Co Ltd 窒化ガリウム系化合物半導体装置
US6838705B1 (en) * 1999-03-29 2005-01-04 Nichia Corporation Nitride semiconductor device
US20080251804A1 (en) * 2007-04-16 2008-10-16 Mitsubishi Electric Corporation Nitride semiconductor light-emitting device
US20090020780A1 (en) * 2007-07-20 2009-01-22 Seoul Opto Device Co., Ltd. Light emitting diode with improved structure
CN102332510A (zh) * 2011-09-21 2012-01-25 东莞市中镓半导体科技有限公司 采用金属有机化合物气相外延技术生长高抗静电能力发光二极管的方法
WO2014157928A1 (ko) * 2013-03-25 2014-10-02 일진엘이디(주) 우수한 정전기 방전 보호 효과를 나타내는 질화물 반도체 발광소자
US20160104816A1 (en) * 2013-05-22 2016-04-14 Seoul Viosys Co., Ltd. Light emitting device and method for preparing the same
CN103824917A (zh) * 2014-02-25 2014-05-28 圆融光电科技有限公司 一种led制备方法、led和芯片
CN104638083A (zh) * 2015-02-04 2015-05-20 映瑞光电科技(上海)有限公司 GaN基LED外延结构及其制作方法
CN105161591A (zh) * 2015-10-22 2015-12-16 山东浪潮华光光电子股份有限公司 一种可降低电压的GaN基外延结构及其生长方法
CN105679893A (zh) * 2016-03-09 2016-06-15 华灿光电(苏州)有限公司 发光二极管外延片制作方法及发光二极管外延片
CN106025016A (zh) * 2016-05-17 2016-10-12 华灿光电(苏州)有限公司 一种发光二极管外延片及其制备方法
CN106409998A (zh) * 2016-11-04 2017-02-15 东莞市联洲知识产权运营管理有限公司 一种具有高抗静电能力的led外延片
CN109920884A (zh) * 2019-01-24 2019-06-21 华灿光电(浙江)有限公司 发光二极管外延片及其生长方法
CN210805811U (zh) * 2019-09-12 2020-06-19 佛山市国星半导体技术有限公司 一种抗静电外延结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113659047A (zh) * 2021-07-22 2021-11-16 厦门三安光电有限公司 一种外延结构和发光二极管
CN113659047B (zh) * 2021-07-22 2022-09-13 厦门三安光电有限公司 一种外延结构和发光二极管

Also Published As

Publication number Publication date
CN110635007B (zh) 2024-09-27

Similar Documents

Publication Publication Date Title
CN102569571B (zh) 半导体发光二极管及其制造方法
JP2013149938A (ja) Iii族窒化物半導体発光素子
US11522106B2 (en) Nitride-based light-emitting diode device
CN111599903A (zh) 一种具有极化掺杂复合极性面电子阻挡层的紫外led
CN116825918B (zh) 发光二极管外延片及其制备方法
CN108550670B (zh) 氮化物半导体结构及半导体发光元件
CN116598396A (zh) 发光二极管外延片及其制备方法、led
KR20150120266A (ko) 질화물 반도체 소자 및 그 제조 방법
CN113659047B (zh) 一种外延结构和发光二极管
CN214043696U (zh) 一种提升GaN基绿光LED发光效率的外延层
CN210805811U (zh) 一种抗静电外延结构
CN110635007B (zh) 一种抗静电外延结构及其制备方法
CN116487492A (zh) 一种高载流子复合高出光的深紫外led及其制备方法
CN108831975B (zh) 一种发光二极管外延片及其制备方法
CN116014041A (zh) 发光二极管外延片及其制备方法、发光二极管
CN109166950B (zh) 发光二极管的半导体芯片及其量子阱层和制造方法
CN114628557A (zh) Led外延结构及其制备方法和led器件
CN117810332B (zh) 氮化镓基发光二极管外延片及其制备方法
CN116995169B (zh) 发光二极管外延片及其制备方法、led
CN220121867U (zh) 一种led外延结构
CN114551654B (zh) 一种复合p型空穴注入层改善蓝绿光Micro-LED通信性能的方法及器件
KR101238878B1 (ko) 고효율 무분극 질화갈륨계 발광 소자 및 그 제조 방법
CN117810325B (zh) 一种高光效的发光二极管外延片及其制备方法
CN109524523B (zh) 一种AlGaN基紫外LED外延结构及其制备方法
CN213636023U (zh) 一种多量子阱结构及发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant