CN103633214B - InGaN/GaN超晶格缓冲层结构、制备方法及含该结构的LED芯片 - Google Patents

InGaN/GaN超晶格缓冲层结构、制备方法及含该结构的LED芯片 Download PDF

Info

Publication number
CN103633214B
CN103633214B CN201310662500.7A CN201310662500A CN103633214B CN 103633214 B CN103633214 B CN 103633214B CN 201310662500 A CN201310662500 A CN 201310662500A CN 103633214 B CN103633214 B CN 103633214B
Authority
CN
China
Prior art keywords
layer
ingan
gan
growth
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310662500.7A
Other languages
English (en)
Other versions
CN103633214A (zh
Inventor
马欢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangneng Hualei Optoelectrical Co Ltd
Original Assignee
Xiangneng Hualei Optoelectrical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangneng Hualei Optoelectrical Co Ltd filed Critical Xiangneng Hualei Optoelectrical Co Ltd
Priority to CN201310662500.7A priority Critical patent/CN103633214B/zh
Publication of CN103633214A publication Critical patent/CN103633214A/zh
Application granted granted Critical
Publication of CN103633214B publication Critical patent/CN103633214B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种InGaN/GaN超晶格缓冲层、制备方法及含该结构的LED芯片。该InGaN/GaN超晶格缓冲层结构，包括浅量子阱层和MQW层，包括设置于浅量子阱层和MQW层之间的超晶格缓冲层；超晶格缓冲层包括多个依次叠置的缓冲层单元，其中，每个缓冲层单元包括：InGaN层以及多个掺杂层；掺杂层包括依次叠置的uGaN层和nGaN层，并设置在InGaN层上。本发明提供的InGaN/GaN超晶格缓冲层结构能提高具有该结构的LED芯片有源区晶体质量，降低有源区晶格失配和热应力失配，有效减少电子泄露，增加载流子与空穴的复合效率，提高器件的发光效率。

Description

InGaN/GaN超晶格缓冲层结构、制备方法及含该结构的LED芯片
技术领域
本发明涉及多量子阱特别地，涉及一种InGaN/GaN超晶格缓冲层及其制备方法。本发明的另一方面还提供了一种含有该结构的LED芯片。
背景技术
现有LED芯片多为在浅量子阱层上直接生长多量子阱(MQW)层，MQW层中包括依次叠置的阱层和垒层，但由于LED芯片自衬底开始在衬底上生长了多层，每层生长过程中都会与前一层产生应力，造成生长的浅量子阱层应力较大，如果直接在浅量子阱层上生长MQW层，会形成MQW有源区的热应力失配和晶体质量降低，增大了在MQW层上延伸生长的V型缺陷数量，增加了电子泄露，不利于电流在MQW层中的均匀扩展，增大电流拥挤现象，这些不利因素最终影响了有效电子和空穴的辐射复合，从而降低LED芯片的发光效率。
发明内容
本发明目的在于提供一种InGaN/GaN超晶格缓冲层、制备方法及含该结构的LED芯片，以解决现有技术中LED芯片发光效率低、LED芯片中MQW层应力过大，MQW层中晶体缺陷多的技术问题。
为实现上述目的，根据本发明的一个方面，提供了一种InGaN/GaN超晶格缓冲层结构，包括浅量子阱层和MQW层，包括设置于浅量子阱层和MQW层之间的超晶格缓冲层；超晶格缓冲层包括多个依次叠置的缓冲层单元，其中，每个缓冲层单元包括：InGaN层以及多个掺杂层；掺杂层包括依次叠置的uGaN层和nGaN层，并设置在InGaN层上。
进一步地，缓冲层单元为6～20个；掺杂层为2～5个。
进一步地，InGaN层厚度为0.5～3nm；uGaN层与nGaN层的厚度比为1：1～3。
进一步地，uGaN层的厚度为0.5～2nm，nGaN层的厚度为0.5～2nm。
根据本发明的另一方面还提供了一种上述InGaN/GaN超晶格缓冲层结构的制备方法，其特征在于，包括以下步骤：
S1：在浅量子阱层上生长InGaN层；
S2：在InGaN层上生长多层掺杂层；
S3：在掺杂层上生长InGaN层；
重复多次S2～S3步骤得到多个缓冲层单元，在缓冲层单元上生长MQW层。
进一步地，InGaN层的生长温度高于MQW层中的阱层的生长温度20～80℃，掺杂层生长温度与MQW层中垒层的生长温度相同。
进一步地，InGaN层生长温度高于MQW层中的阱层的生长温度30～60℃。
根据本发明的另一方面还提供了一种LED芯片，包括衬底和依次形成于衬底上的N型GaN层、浅量子阱层、MQW层、P型GaN层，浅量子阱层和MQW层之间进一步设置有上述的超晶格缓冲层。
进一步地，还包括依次叠置于衬底和N型GaN层之间的第一GaN缓冲层、第一uGaN层和第二uGaN层；还包括依次叠置于N型GaN层与浅量子阱层之间的电子阻挡层和N型掺杂GaN层。
进一步地，还包括依次叠置于MQW层与P型GaN层之间的第一掺杂P型GaN层；还包括依次形成于P型GaN层上的第二掺杂P型GaN层和P型接触层。
本发明具有以下有益效果：
本发明提供的InGaN/GaN超晶格缓冲层结构能提高具有该结构的LED芯片有源区晶体质量，降低有源区晶格失配和热应力失配，有效减少电子泄露，增加载流子与空穴的复合效率，提高器件的发光效率。
除了上面所描述的目的、特征和优点之外，本发明还有其它的目的、特征和优点。下面将参照图，对本发明作进一步详细的说明。
附图说明
构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是本发明优选实施例的结构示意图；
图2是本发明优选另一实施例的结构示意图；
图3是本发明优选另一实施例的结构示意图；以及
图4是本发明优选实施例和对比例的亮度(LOP)-芯粒个数曲线图。
图例说明：
1、衬底；2、第一GaN缓冲层；3、第一uGaN层；4、第二uGaN层；5、N型GaN层；6、电子阻挡层；7、N型掺杂GaN层；8、浅量子阱层；9、InGaN层；10、uGaN层；11、nGaN层；12、MQW层；13、第一掺杂P型GaN层；14、P型GaN层；15、第二掺杂P型GaN层；16、P型接触层；110、超晶格缓冲层。
具体实施方式
以下结合附图对本发明的实施例进行详细说明，但是本发明可以由权利要求限定和覆盖的多种不同方式实施。
本发明提供的InGaN/GaN超晶格缓冲层结构，通过在浅量子阱层8和MQW层12之间设置超晶格缓冲层110，有效提高有源区晶体质量，降低有源区晶格失配和热应力失配，有效减少电子泄露，增加载流子与空穴的复合效率，提高器件的发光效率。
InGaN/GaN超晶格缓冲层结构包括浅量子阱层8、超晶格缓冲层110和MQW层12，超晶格缓冲层110包括多个依次叠置的缓冲层单元；每个缓冲层单元包括InGaN层9和生长于InGaN层9顶上的多个依次叠置的掺杂层，掺杂层包括形成于InGaN层9上的uGaN层10和形成于uGaN层10上的nGaN层11。
本文中的多个是指至少为2个。本发明提供的超晶格缓冲层110由多个缓冲层单元组成，每个缓冲层单元包括InGaN层9和形成于该InGaN层9顶面上的多个依次叠置的掺杂层，该掺杂层包括形成于InGaN层9上的uGaN层10和形成于uGaN层10上的nGaN层11。采用具有该结构的超晶格缓冲层110能缓冲生长MQW层12之前已经聚集形成于浅量子阱层8上的应力。同时在MQW层12下设置超晶格缓冲层110能将由于电子和空穴发生的偏移减小，提供空穴和电子和复合率，从而降低自发极化和压电极化，提高发光效率。同时设置超晶格缓冲层110还能将浅量子阱层8在掺杂In时形成的V型凹槽缺陷减弱。
优选设置6～20个缓冲层单元。缓冲层单元生长周期过少，不能起到消除浅量子阱层8上应力、遮蔽V型缺陷，提高电流扩展的作用。如果过多则生产周期过长，不利于工业运用。
优选设置2～5个掺杂层，uGaN/nGaN重复生长得到超晶格结构，该超晶格结构能使进入器件的恒流电流在器件分布均匀，降低由于电流过于集中导致的电阻热，从而将进入器件的电流最大程度的转换为光能，从而提高电流的扩展，降低电流在器件中的电流拥挤，最终实现提高亮度(LOP)的目的。
InGaN层9的厚度为0.5～3nm，在此范围内能避免掺杂In对晶体的劣化作用，使所制得晶体各项性能最优。InGaN层9厚度过小，则无法发挥超晶格缓冲层110的作用。uGaN层10与nGaN层11的厚度比为1：1～3。按此比例生长可以在超晶格缓冲层110中形成均匀的电流扩展层，从而最优的实现对进入器件电流的扩展作用，最大限度的降低电流的聚集提高发光效率。单层uGaN层10和单层nGaN层11的厚度分别为0.5～2nm。既能保证超晶格缓冲层110发挥消除应力，降低缺陷的作用，使所得器件达到最大亮度。
本发明的另一方面还提供了上述超晶格缓冲层110的生长方法。包括以下步骤：
S1：在浅量子阱层8上生长InGaN层9；
S2：在InGaN层9上生长多层掺杂层；
S3：在掺杂层上生长InGaN层9；
重复多次S2～S3步骤得到多个缓冲层单元，在缓冲层单元上生长MQW层12。按此步骤生长能得到具有前述超晶格结构的LED芯片。S1步骤中浅量子阱层8生长于常规LED芯片结构的相应层上，可以为但不限于N型GaN层上。
InGaN层9的生长温度高于所述MQW层12的生长温度20～80℃优选为30～60℃。此时所制得超晶格缓冲层110两侧界面层上的晶体缺陷少，晶体单元排布整齐，空隙少，质量较好，缺陷少。能将浅量子阱层8聚集的应力和其上的缺陷与MQW层12隔开，将其影响降到最低。同时超晶格缓冲层110中InGaN层9与MQW层12温差过大，会增加超晶格缓冲层110与MQW层12相接界面上的形变应力，影响器件的性能。
uGaN层10掺杂Si，浓度可按常规方法设定，优选浓度为1×1017～1.01×1018atom/cm3。
本发明的另一方面还提供了具有该InGaN/GaN超晶格缓冲层结构的LED芯片，参见图1，该芯片包括依次叠置的衬底1、形成于衬底1顶面上的N型GaN层5、形成于N型GaN层5顶面上的浅量子阱层8、MQW层12和形成于MQW层12顶面上的P型GaN层14，超晶格缓冲层110形成于浅量子阱层8和MQW层12之间。按此结构设置既能实现本发明提供的超晶格缓冲层的作用。
进一步地，参见图2，具有该InGaN/GaN超晶格缓冲层结构的LED芯片可以包括衬底1、形成于衬底1顶面上的第一GaN缓冲层2、形成于第一GaN缓冲层2顶面上的第一uGaN层3、形成于第一uGaN层3顶面上的第二uGaN层4、形成于第二uGaN层4顶面上的N型GaN层5、形成于N型GaN层5顶面上的电子阻挡层6、形成于电子阻挡层6顶面上的N型掺杂GaN层7、形成于N型掺杂GaN层7顶面上的浅量子阱层8、形成于浅量子阱层8顶面上超晶格缓冲层110、形成于超晶格缓冲层110顶面上的MQW层12和形成于MQW层12顶面上的P型GaN层14。
进一步地，参见图3，具有该InGaN/GaN超晶格缓冲层结构的LED芯片可以包括衬底1、形成于衬底1顶面上的第一GaN缓冲层2、形成于第一GaN缓冲层2顶面上的第一uGaN层3、形成于第一uGaN层3顶面上的第二uGaN层4、形成于第二uGaN层4顶面上的N型GaN层5、形成于N型GaN层5顶面上的电子阻挡层6、形成于电子阻挡层6顶面上的N型掺杂GaN层7、形成于N型掺杂GaN层7顶面上的浅量子阱层8、形成于浅量子阱层8顶面上超晶格缓冲层110、形成于超晶格缓冲层110顶面上的MQW层12和形成于MQW层12顶面上的第一掺杂P型GaN层13、形成于第一掺杂P型GaN层13顶面上的P型GaN层14、形成于P型GaN层14顶面上的第二掺杂P型GaN层15和形成于第二掺杂P型GaN层15顶面上的P型接触层16。
实施例
以下实施例中所用物料和仪器均为市售，其中所用仪器为AixtronCriusIIMOCVD(购自AixtronCrius公司)。
实施例1
结构参见图3。
1、将蓝宝石衬底1放置于MOCVD反应室里，在900～1100℃下，用H2、NH3等气体高温处理4～10分钟蓝宝石衬底1；
2、待处理完，反应室降温至500～550℃，通入TMGa和NH3，压力为300～900mbar，在蓝宝石衬底1上生长厚度为20～50nm厚的低温第一GaN缓冲层2(Nucleation)；
3、生长完第一GaN缓冲层2，再升温度至950～1050℃，高温退火60～300s，在衬底1上形成GaN晶核；
4、高温退火完毕，温度调至960～1020℃，通入TMGa和NH3，压力控制在300～900mbar，在第一GaN缓冲层2上生长厚度为0.8～1.2um的高温非掺杂第一uGaN层3；
5、再升温至1020～1080℃，压力300～900mbar，在第一uGaN层3上生长厚度2～3um的高温非掺杂第二uGaN层4；
6、第二uGaN层4生长结束后，再调温至1020～1080℃，通入TMGa和NH3，SiH4，在第二uGaN层4上生长厚度为2～3um的掺Si N型GaN层5；
7、N型GaN层5生长结束后，生长一层n型电流扩展层(n-AlGaN)，温度调至1020-1080℃，通入TMGa和NH3，TMAl，TMGa，压力控制在100mbar-400mbar，生长5-30nm厚，作为电子阻挡层6；
8、电子阻挡层6生长结束后，再生长一层300～500nm低掺n-GaN作为N型掺杂GaN层7；
9、低掺n-GaN N型掺杂GaN层7生长结束后，生长2～5个InGaN/GaN浅量子阱层8，压力为300～400mbar，低温800℃生长掺InxGa(1-x)N/GaN层，InxGa(1-x)N厚度为1～10nm，GaN厚度为20～50nm；
10、浅量子阱层8生长结束后，生长超晶格缓冲层110。采用高于有缘MQW层12生长温度20℃的温度条件生长InGaN层9，厚度为0.5nm；采用MQW层12的温度条件生长掺杂层，掺杂层包括uGaN层10和nGaN层11。掺杂层在InGaN层9上重复生长2周期，作为超晶格缓冲层110的一个生长周期，超晶格缓冲层110生长周期数为6；
掺杂层采用uGaN/nGaN的生长方式，uGaN层10为非掺杂GaN，nGaN层11为掺杂N型GaN。nGaN层11掺杂Si，掺杂浓度为1×1017～1.01×1018atom/cm3；
uGaN层10与nGaN层11厚度比为1：1～3，uGaN层10与nGaN层11单层厚度为0.5～2nm；
11、超晶格缓冲层110生长结束后，周期性生长有缘MQW层12；压力为300～400mbar，750℃生长2～3nmInxGa(1-x)N的阱层，850℃下生长11～13nmGaN垒层。InxGa(1-x)N/GaN周期数为9～15；
12、有缘层MWQ12生长完毕后，再生长第一掺杂P型GaN层13；温度为740～800℃，通入TMGa、NH3和Cp2Mg，压力为200～400mbar，生长厚度为20～30nm；
13、第一掺杂P型GaN层13生长完毕后，再生长一层p型AlGaN作为P型GaN层14；温度为780～850℃，通入TMGa、NH3、Cp2Mg和TMAl，压力为200～400mbar，生长厚度约30～40nm；
14、P型GaN层14生长完毕后，再生长一层p-GaN作为第二掺杂P型GaN层15；温度为910～950℃，通入TMGa、NH3和Cp2Mg，生长压力为200～400mbar，生长总厚度约为100～200nm；
15、第二掺杂P型GaN层15生长完毕后，再生长一层接触层(contact)作为P型接触层16；温度调至650～680℃，通入TMGa、NH3、Cp2Mg和TMIn，生长压力为300～500mbar，生长5～10nm的P型接触层16；
16、P型接触层16生长完毕后，降低温度到700～750℃，在氮气气氛下，持续时间20～30分钟，活化PGaN。
实施例2
结构参见图3。
1、将蓝宝石衬底1放置于MOCVD反应室里，在900～1100℃下，用H2、NH3等气体高温处理4～10分钟蓝宝石衬底1；
2、待处理完，反应室降温至500～550℃，通入TMGa和NH3，压力为300～900mbar，在蓝宝石衬底1上生长厚度为20～50nm厚的低温第一GaN缓冲层2(Nucleation)；
3、生长完第一GaN缓冲层2，再升温度至950～1050℃，高温退火60～300s，在衬底1上形成GaN晶核；
4、高温退火完毕，温度调至960～1020℃，通入TMGa和NH3，压力控制在300～900mbar，在第一GaN缓冲层2上生长厚度为0.8～1.2um的高温非掺杂第一uGaN层3；
5、再升温至1020～1080℃，压力300～900mbar，在第二缓冲GaN层3上生长厚度2～3um的高温非掺杂第二uGaN层4；
6、第二uGaN层4生长结束后，再调温至1020～1080℃，通入TMGa和NH3，SiH4，在第二uGaN层4上生长厚度为2～3um的掺Si N型GaN层5；
7、N型GaN层5生长结束后，生长一层n型电流扩展层(n-AlGaN)，温度调至1020-1080℃，通入TMGa和NH3，TMAl，TMGa，压力控制在100mbar-400mbar，生长5-30nm厚，作为电子阻挡层6；
8、电子阻挡层6生长结束后，再生长一层300～500nm低掺n-GaN作为N型掺杂GaN层7；
9、低掺n-GaNN型掺杂GaN层7生长结束后，生长2～5个InGaN/GaN浅量子阱层8，压力为300～400mbar，低温800℃生长掺InxGa(1-x)N/GaN层，NxGa(1-x)N厚度为1～10nm，GaN厚度为20～50nm；
10、浅量子阱层8生长结束后，生长超晶格缓冲层110。采用高于有缘MQW层12生长温度80℃的温度条件生长InGaN层9，厚度为3nm；采用MQW层12的温度条件生长掺杂层，掺杂层包括uGaN层10和nGaN层11。掺杂层在InGaN层9上重复生长5周期，作为超晶格缓冲层110的一个生长周期，超晶格缓冲层110生长周期数为20；
掺杂层采用uGaN/nGaN的生长方式，uGaN层10为非掺杂GaN，nGaN层11为掺杂N型GaN。nGaN层11掺杂Si，掺杂浓度为1×1017～1.01×1018atom/cm3；
uGaN层10与nGaN层11厚度比为1：1～3，uGaN层10与nGaN层11单层厚度为0.5～2nm；
11、超晶格缓冲层110生长结束后，周期性生长有缘层MQW12；压力为300～400mbar，750℃生长2～3nmInxGa(1-x)N的阱层，850℃下生长11～13nmGaN垒层。InxGa(1-x)N/GaN周期数为9～15；
12、有缘层MWQ12生长完毕后，再生长第一掺杂P型GaN层13；温度为740～800℃，通入TMGa、NH3和Cp2Mg，压力为200～400mbar，生长厚度为20～30nm；
13、第一掺杂P型GaN层13生长完毕后，再生长一层p型AlGaN作为P型GaN层14；温度为780～850℃，通入TMGa、NH3、Cp2Mg和TMAl，压力为200～400mbar，生长厚度约30～40nm；
14、P型GaN层14生长完毕后，再生长一层p-GaN作为第二掺杂P型GaN层15；温度为910～950℃，通入TMGa、NH3和Cp2Mg，生长压力为200～400mbar，生长总厚度约为100～200nm；
15、第二掺杂P型GaN层15生长完毕后，再生长一层接触层(contact)作为P型接触层16；温度调至650～680℃，通入TMGa、NH3、Cp2Mg和TMIn，生长压力为300～500mbar，生长5～10nm的P型接触层16；
16、P型接触层16生长完毕后，降低温度到700～750℃，在氮气气氛下，持续时间20～30分钟，活化PGaN。
实施例3
结构参见图3。
1、将蓝宝石衬底1放置于MOCVD反应室里，在900～1100℃下，用H2、NH3等气体高温处理4～10分钟蓝宝石衬底1；
2、待处理完，反应室降温至500～550℃，通入TMGa和NH3，压力为300～900mbar，在蓝宝石衬底1上生长厚度为20～50nm厚的低温第一GaN缓冲层2(Nucleation)；
3、生长完第一GaN缓冲层2，再升温度至950～1050℃，高温退火60～300s，在衬底1上形成GaN晶核；
4、高温退火完毕，温度调至960～1020℃，通入TMGa和NH3，压力控制在300～900mbar，在第一GaN缓冲层2上生长厚度为0.8～1.2um的高温非掺杂第二缓冲GaN层3；
5、再升温至1020～1080℃，压力300～900mbar，在第二缓冲GaN层3上生长厚度2～3um的高温非掺杂第二uGaN层4；
6、第二uGaN层4生长结束后，再调温至1020～1080℃，通入TMGa和NH3，SiH4，在第二uGaN层4上生长厚度为2～3um的掺Si N型GaN层5；
7、N型GaN层5生长结束后，生长一层n型电流扩展层(n-AlGaN)，温度调至1020-1080℃，通入TMGa和NH3，TMAl，TMGa，压力控制在100mbar-400mbar，生长5-30nm厚，作为电子阻挡层6；
8、电子阻挡层6生长结束后，再生长一层300～500nm低掺n-GaN作为N型掺杂GaN层7；
9、低掺n-GaNN型掺杂GaN层7生长结束后，生长2～5个InGaN/GaN浅量子阱层8，压力为300～400mbar，低温800℃生长掺InxGa(1-x)N/GaN层，InxGa(1-x)N厚度为1～10nm，GaN厚度为20～50nm；
10、浅量子阱层8生长结束后，生长超晶格缓冲层110。采用高于有缘MQW层12生长温度30℃的温度条件生长InGaN层9，厚度为2nm；采用MQW层12的温度条件生长掺杂层，掺杂层包括uGaN层10和nGaN层11。掺杂层在InGaN层9上重复生长3周期，作为超晶格缓冲层110的一个生长周期，超晶格缓冲层110生长周期数为10；
掺杂层采用uGaN/nGaN的生长方式，uGaN层10为非掺杂GaN，nGaN层11为掺杂N型GaN。nGaN层11掺杂Si，掺杂浓度为1×1017～1.01×1018atom/cm3；
uGaN层10与nGaN层11厚度比为1：1～3，uGaN层10与nGaN层11单层厚度为0.5～2nm；
11、超晶格缓冲层110生长结束后，周期性生长有缘层MQW12；压力为300～400mbar，750℃生长2～3nmInxGa(1-x)N的阱层，850℃下生长11～13nmGaN垒层。InxGa(1-x)N/GaN周期数为9～15；
12、有缘层MWQ12生长完毕后，再生长第一掺杂P型GaN层13；温度为740～800℃，通入TMGa、NH3和Cp2Mg，压力为200～400mbar，生长厚度为20～30nm；
13、第一掺杂P型GaN层13生长完毕后，再生长一层p型AlGaN作为P型GaN层14；温度为780～850C，通入TMGa、NH3、Cp2Mg和TMAl，压力为200～400mbar，生长厚度约30～40nm；
14、P型GaN层14生长完毕后，再生长一层p-GaN作为第二掺杂P型GaN层15；温度为910～950℃，通入TMGa、NH3和Cp2Mg，生长压力为200～400mbar，生长总厚度约为100～200nm；
15、第二掺杂P型GaN层15生长完毕后，再生长一层接触层(contact)作为P型接触层16；温度调至650～680℃，通入TMGa、NH3、Cp2Mg和TMIn，生长压力为300～500mbar，生长5～10nm的P型接触层16；
16、P型接触层16生长完毕后，降低温度到700～750℃，在氮气气氛下，持续时间20～30分钟，活化PGaN。
实施例4
结构参见图3。
1、将蓝宝石衬底1放置于MOCVD反应室里，在900～1100℃下，用H2、NH3等气体高温处理4～10分钟蓝宝石衬底1；
2、待处理完，反应室降温至500～550℃，通入TMGa和NH3，压力为300～900mbar，在蓝宝石衬底1上生长厚度为20～50nm厚的低温第一GaN缓冲层2(Nucleation)；
3、生长完第一GaN缓冲层2，再升温度至950～1050℃，高温退火60～300s，在衬底1上形成GaN晶核；
4、高温退火完毕，温度调至960～1020℃，通入TMGa和NH3，压力控制在300～900mbar，在第一GaN缓冲层2上生长厚度为0.8～1.2um的高温非掺杂第一uGaN层3；
5、再升温至1020～1080℃，压力300～900mbar，在第二缓冲GaN层3上生长厚度2～3um的高温非掺杂第二uGaN层4；
6、第二uGaN层4生长结束后，再调温至1020～1080℃，通入TMGa和NH3，SiH4，在第二uGaN层4上生长厚度为2～3um的掺Si N型GaN层5；
7、N型GaN层5生长结束后，生长一层n型电流扩展层(n-AlGaN)，温度调至1020-1080℃，通入TMGa和NH3，TMAl，TMGa，压力控制在100mbar-400mbar，生长5-30nm厚，作为电子阻挡层6；
8、电子阻挡层6生长结束后，再生长一层300～500nm低掺n-GaN作为N型掺杂GaN层7；
9、低掺n-GaN N型掺杂GaN层7生长结束后，生长2～5个InGaN/GaN浅量子阱层8，压力为300～400mbar，低温800℃生长掺InxGa(1-x)N/GaN层，InxGa(1-x)N厚度为1～10nm，GaN厚度为20～50nm；
10、浅量子阱层8生长结束后，生长超晶格缓冲层110。采用高于有缘MQW层12生长温度60℃的温度条件生长InGaN层9，厚度为2.7nm；采用MQW层12的温度条件生长掺杂层，掺杂层包括uGaN层10和nGaN层11。掺杂层在InGaN层9上重复生长4周期，作为超晶格缓冲层110的一个生长周期，超晶格缓冲层110生长周期数为15；
掺杂层采用uGaN/nGaN的生长方式，uGaN层10为非掺杂GaN，nGaN层11为掺杂N型GaN。nGaN层11掺杂Si，掺杂浓度为1×1017～1.01×1018atom/cm3；
uGaN层10与nGaN层11厚度比为1：1～3，uGaN层10与nGaN层11单层厚度为0.5～2nm；
11、超晶格缓冲层110生长结束后，周期性生长有缘MQW层12；压力为300～400mbar，750℃生长2～3nmInxGa(1-x)N的阱层，850℃下生长11～13nmGaN垒层。InxGa(1-x)N/GaN周期数为9～15；
12、有缘层MWQ12生长完毕后，再生长第一掺杂P型GaN层13；温度为740～800℃，通入TMGa、NH3和Cp2Mg，压力为200～400mbar，生长厚度为20～30nm；
13、第一掺杂P型GaN层13生长完毕后，再生长一层p型AlGaN作为P型GaN层14；温度为780～850℃，通入TMGa、NH3、Cp2Mg和TMAl，压力为200～400mbar，生长厚度约30～40nm；
14、P型GaN层14生长完毕后，再生长一层p-GaN作为第二掺杂P型GaN层15；温度为910～950℃，通入TMGa、NH3和Cp2Mg，生长压力为200～400mbar，生长总厚度约为100～200nm；
15、第二掺杂P型GaN层15生长完毕后，再生长一层接触层(contact)作为P型接触层16；温度调至650～680℃，通入TMGa、NH3、Cp2Mg和TMIn，生长压力为300～500mbar，生长5～10nm的P型接触层16；
16、P型接触层16生长完毕后，降低温度到700～750℃，在氮气气氛下，持续时间20～30分钟，活化PGaN。
实施例5
结构参见图3。
1、将蓝宝石衬底1放置于MOCVD反应室里，在900～1100℃下，用H2、NH3等气体高温处理4～10分钟蓝宝石衬底1；
2、待处理完，反应室降温至500～550℃，通入TMGa和NH3，压力为300～900mbar，在蓝宝石衬底1上生长厚度为20～50nm厚的低温第一GaN缓冲层2(Nucleation)；
3、生长完第一GaN缓冲层2，再升温度至950～1050℃，高温退火60～300s，在衬底1上形成GaN晶核；
4、高温退火完毕，温度调至960～1020℃，通入TMGa和NH3，压力控制在300～900mbar，在第一GaN缓冲层2上生长厚度为0.8～1.2um的高温非掺杂第一uGaN层3；
5、再升温至1020～1080℃，压力300～900mbar，在第一uGaN层3上生长厚度2～3um的高温非掺杂第二uGaN层4；
6、第二uGaN层4生长结束后，再调温至1020～1080℃，通入TMGa和NH3，SiH4，在第二uGaN层4上生长厚度为2～3um的掺Si N型GaN层5；
7、N型GaN层5生长结束后，生长一层n型电流扩展层(n-AlGaN)，温度调至1020-1080℃，通入TMGa和NH3，TMAl，TMGa，压力控制在100mbar-400mbar，生长5-30nm厚，作为电子阻挡层6；
8、电子阻挡层6生长结束后，再生长一层300～500nm低掺n-GaN作为N型掺杂GaN层7；
9、低掺n-GaNN型掺杂GaN层7生长结束后，生长2～5个InGaN/GaN浅量子阱层8，压力为300～400mbar，低温800℃生长掺InxGa(1-x)N/GaN层，InxGa(1-x)N厚度为1～10nm，GaN厚度为20～50nm；
10、浅量子阱层8生长结束后，生长超晶格缓冲层110。采用高于有缘MQW层12生长温度40℃的温度条件生长InGaN层9，厚度为1.5nm；采用MQW层12的温度条件生长掺杂层，掺杂层包括uGaN层10和nGaN层11。掺杂层在InGaN层9上重复生长4周期，作为超晶格缓冲层110的一个生长周期，超晶格缓冲层110生长周期数为17；
掺杂层采用uGaN/nGaN的生长方式，uGaN层10为非掺杂GaN，nGaN层11为掺杂N型GaN。nGaN层11掺杂Si，掺杂浓度为1×1017～1.01×1018atom/cm3；
uGaN层10与nGaN层11厚度比为1：1～3，uGaN层10与nGaN层11单层厚度为0.5～2nm；
11、超晶格缓冲层110生长结束后，周期性生长有缘MQW层12；压力为300～400mbar，750℃生长2～3nmInxGa(1-x)N的阱层，850℃下生长11～13nmGaN垒层。InxGa(1-x)N/GaN周期数为9～15；
12、有缘MWQ层12生长完毕后，再生长第一掺杂P型GaN层13；温度为740～800℃，通入TMGa、NH3和Cp2Mg，压力为200～400mbar，生长厚度为20～30nm；
13、第一掺杂P型GaN层13生长完毕后，再生长一层p型AlGaN作为P型GaN层14；温度为780～850℃，通入TMGa、NH3、Cp2Mg和TMAl，压力为200～400mbar，生长厚度约30～40nm；
14、P型GaN层14生长完毕后，再生长一层p-GaN作为第二掺杂P型GaN层15；温度为910～950℃，通入TMGa、NH3和Cp2Mg，生长压力为200～400mbar，生长总厚度约为100～200nm；
15、第二掺杂P型GaN层15生长完毕后，再生长一层接触层(contact)作为P型接触层16；温度调至650～680℃，通入TMGa、NH3、Cp2Mg和TMIn，生长压力为300～500mbar，生长5～10nm的P型接触层16；
16、P型接触层16生长完毕后，降低温度到700～750℃，在氮气气氛下，持续时间20～30分钟，活化PGaN。
对比例1～5
对比例1～5分别对应实施例1～5，区别仅在于对比例1～5中未设置超晶格缓冲层110。
将实施例1～5中所得外延片按常规方法作为LED芯粒，对多个LED芯粒按常规方法测定每个LED芯粒的亮度，以芯粒个数为纵坐标和亮度(LOP)作为横坐标绘制得到图4，得到曲线1。将对比例1～5中所得外延片按与实施例1～5相同的方法制备LED芯粒，并用相同方法测定亮度，绘制于图4中得到曲线2。由图4可见，本发明提供的LED芯粒比对比例中所得LED芯粒亮度提高5％左右。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种InGaN/GaN超晶格缓冲层结构，包括浅量子阱层(8)和MQW层(12)，其特征在于，包括设置于所述浅量子阱层(8)和MQW层(12)之间的超晶格缓冲层(110)；所述超晶格缓冲层(110)包括多个依次叠置的缓冲层单元，其中，每个所述缓冲层单元包括：
InGaN层(9)以及
多个掺杂层；所述掺杂层包括依次叠置的uGaN层(10)和nGaN层(11)，并设置在所述InGaN层(9)上；所述掺杂层为2～5个。
2.根据权利要求1所述的InGaN/GaN超晶格缓冲层结构，其特征在于，所述缓冲层单元为6～20个。
3.根据权利要求2所述的InGaN/GaN超晶格缓冲层结构，其特征在于，所述InGaN层(9)厚度为0.5～3nm；所述uGaN层(10)与所述nGaN层(11)的厚度比为1：1～3。
4.根据权利要求3所述的InGaN/GaN超晶格缓冲层结构，所述uGaN层(10)的厚度为0.5～2nm，所述nGaN层(11)的厚度为0.5～2nm。
5.一种权利要求1～4中任一项所述InGaN/GaN超晶格缓冲层结构的制备方法，其特征在于，包括以下步骤：
S1：在所述浅量子阱层(8)上生长所述InGaN层(9)；
S2：在所述InGaN层(9)上生长多层掺杂层；
S3：在所述掺杂层上生长所述InGaN层(9)；
重复多次S2～S3步骤得到多个缓冲层单元，在所述缓冲层单元上生长所述MQW层(12)。
6.根据权利要求5所述的制备方法，其特征在于，所述InGaN层(9)的生长温度高于所述MQW层(12)中的阱层的生长温度20～80℃，所述掺杂层生长温度与所述MQW层(12)中垒层的生长温度相同。
7.根据权利要求6所述的制备方法，其特征在于，所述InGaN层(9)生长温度高于所述MQW层(12)中的阱层的生长温度30～60℃。
8.一种LED芯片，包括衬底(1)和依次形成于所述衬底(1)上的N型GaN层(5)、浅量子阱层(8)、MQW层(12)、P型GaN层(14)，其特征在于，所述浅量子阱层(8)和MQW层(12)之间进一步设置有权利要求1至4中任一项所述的超晶格缓冲层(110)。
9.根据权利要求8所述的LED芯片，其特征在于，还包括依次叠置于所述衬底(1)和所述N型GaN层(5)之间的第一GaN缓冲层(2)、第一uGaN层(3)和第二uGaN层(4)；还包括依次叠置于所述N型GaN层(5)与所述浅量子阱层(8)之间的电子阻挡层(6)和N型掺杂GaN层(7)。
10.根据权利要求9所述的LED芯片，其特征在于，还包括依次叠置于所述MQW层(12)与所述P型GaN层(14)之间的第一掺杂P型GaN层(13)；还包括依次形成于所述P型GaN层(14)上的第二掺杂P型GaN层(15)和P型接触层(16)。
CN201310662500.7A 2013-12-09 2013-12-09 InGaN/GaN超晶格缓冲层结构、制备方法及含该结构的LED芯片 Active CN103633214B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310662500.7A CN103633214B (zh) 2013-12-09 2013-12-09 InGaN/GaN超晶格缓冲层结构、制备方法及含该结构的LED芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310662500.7A CN103633214B (zh) 2013-12-09 2013-12-09 InGaN/GaN超晶格缓冲层结构、制备方法及含该结构的LED芯片

Publications (2)

Publication Number Publication Date
CN103633214A CN103633214A (zh) 2014-03-12
CN103633214B true CN103633214B (zh) 2017-01-11

Family

ID=50214032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310662500.7A Active CN103633214B (zh) 2013-12-09 2013-12-09 InGaN/GaN超晶格缓冲层结构、制备方法及含该结构的LED芯片

Country Status (1)

Country Link
CN (1) CN103633214B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104009140B (zh) * 2014-03-24 2016-08-17 华灿光电(苏州）有限公司 一种发光二极管外延片及其制作方法
CN104009138A (zh) * 2014-05-21 2014-08-27 华南师范大学 一种led外延结构
CN104638076B (zh) * 2015-02-06 2017-07-21 苏州新纳晶光电有限公司 一种可增加led反向阻抗的led外延结构及其制备方法
CN106159048B (zh) * 2016-07-25 2019-04-12 华灿光电（浙江）有限公司 一种发光二极管外延片及其生长方法
CN106910801B (zh) * 2017-02-17 2019-08-23 华灿光电（浙江）有限公司 GaN基发光二极管外延片及其制造方法
CN107768493A (zh) * 2017-10-24 2018-03-06 江门市奥伦德光电有限公司 一种发光效率高的led外延结构的制作方法
CN109830536A (zh) * 2018-12-20 2019-05-31 厦门市三安集成电路有限公司 包含多量子阱结构复合缓冲层的高阻缓冲层及制备方法
CN109980056B (zh) * 2019-02-28 2020-10-09 华灿光电(苏州）有限公司 氮化镓基发光二极管外延片及其制造方法
CN110010732A (zh) * 2019-04-30 2019-07-12 江西乾照光电有限公司 一种led的外延结构及其制作方法
CN113161451B (zh) * 2021-04-20 2023-02-28 湘能华磊光电股份有限公司 一种led外延结构及其生长方法
CN114284408B (zh) * 2021-12-28 2023-09-01 江苏第三代半导体研究院有限公司 载流子扩展结构、生长方法及外延片
CN116111455A (zh) * 2023-03-08 2023-05-12 江苏第三代半导体研究院有限公司 一种GaN基激光器及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103227253A (zh) * 2013-04-10 2013-07-31 湘能华磊光电股份有限公司 一种量子阱半导体及其制造方法
CN103296045A (zh) * 2012-02-24 2013-09-11 华夏光股份有限公司 发光二极管装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100176374A1 (en) * 2009-01-13 2010-07-15 Samsung Electro-Mechanics Co., Ltd Nitride semiconductor device
JP5874593B2 (ja) * 2011-12-23 2016-03-02 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子とその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103296045A (zh) * 2012-02-24 2013-09-11 华夏光股份有限公司 发光二极管装置
CN103227253A (zh) * 2013-04-10 2013-07-31 湘能华磊光电股份有限公司 一种量子阱半导体及其制造方法

Also Published As

Publication number Publication date
CN103633214A (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
CN103633214B (zh) InGaN/GaN超晶格缓冲层结构、制备方法及含该结构的LED芯片
CN104393124B (zh) 一种发光二极管外延片结构的制备方法
US8816322B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
CN104409586B (zh) GaN基Ⅲ‑Ⅴ族化合物半导体LED外延片及生长方法
CN106098882B (zh) 一种发光二极管外延片及其制备方法
CN104362233A (zh) 一种GaN基发光二极管的外延片及其制备方法
CN103337573B (zh) 半导体发光二极管的外延片及其制造方法
CN103996769B (zh) Led外延层结构、生长方法及具有该结构的led芯片
CN103972335A (zh) Led外延层结构及具有该结构的led芯片
CN116093223B (zh) 发光二极管外延片及其制备方法、发光二极管
CN106299052A (zh) 一种用于LED的GaN外延结构以及制备方法
CN109103310A (zh) 一种提升氮化镓基led发光二极管抗静电能力的外延片及生长方法
CN115863501B (zh) 一种发光二极管外延片及其制备方法
CN106415860A (zh) 氮化物半导体发光元件
CN103824912A (zh) 一种改善GaN基LED反向漏电的外延生长方法
CN116598396A (zh) 发光二极管外延片及其制备方法、led
CN115911201A (zh) 发光二极管外延片及其制备方法、发光二极管
CN102790155B (zh) 氮化物半导体器件和晶片以及制造氮化物半导体层的方法
CN116525734A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117410406B (zh) 发光二极管外延片及其制备方法、发光二极管
CN105304778B (zh) 提高GaN基LED抗静电性能的外延结构及其制备方法
JP2016072388A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
CN116960248B (zh) 一种发光二极管外延片及制备方法
CN104465916B (zh) 氮化镓发光二极管外延片
CN116014041B (zh) 发光二极管外延片及其制备方法、发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant