CN110010732A - 一种led的外延结构及其制作方法 - Google Patents
一种led的外延结构及其制作方法 Download PDFInfo
- Publication number
- CN110010732A CN110010732A CN201910363199.7A CN201910363199A CN110010732A CN 110010732 A CN110010732 A CN 110010732A CN 201910363199 A CN201910363199 A CN 201910363199A CN 110010732 A CN110010732 A CN 110010732A
- Authority
- CN
- China
- Prior art keywords
- layer
- shallow
- barrier layer
- gan
- undoped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 230000004888 barrier function Effects 0.000 claims abstract description 180
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 claims description 24
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 19
- 229910052749 magnesium Inorganic materials 0.000 claims description 19
- 239000011777 magnesium Substances 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 230000000694 effects Effects 0.000 abstract description 18
- 229910002601 GaN Inorganic materials 0.000 description 116
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 113
- 239000002019 doping agent Substances 0.000 description 35
- 239000003990 capacitor Substances 0.000 description 19
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 13
- 239000000126 substance Substances 0.000 description 12
- 238000005215 recombination Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- 230000006798 recombination Effects 0.000 description 10
- 230000005684 electric field Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 6
- 229910052594 sapphire Inorganic materials 0.000 description 6
- 239000010980 sapphire Substances 0.000 description 6
- 241001062009 Indigofera Species 0.000 description 5
- 239000010437 gem Substances 0.000 description 5
- 229910001751 gemstone Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 230000005428 wave function Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000005381 potential energy Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 241000209202 Bromus secalinus Species 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本申请实施例公开了一种LED的外延结构及其制作方法，该外延结构包括：衬底、缓冲层、未掺杂GaN层、N型掺杂GaN层、超晶格结构、多量子阱层、电流扩展层以及P型掺杂GaN层，其中，所述超晶格结构朝向所述多量子阱层一侧表面具有多个V形坑；所述超晶格结构包括至少两个层叠的超晶格单元，所述超晶格单元包括：浅阱层、位于所述浅阱层朝向所述N型掺杂GaN层一侧的P型掺杂浅垒层、位于所述浅阱层与所述P型掺杂浅垒层之间的未掺杂浅垒层以及位于所述未掺杂浅垒层与所述浅阱层之间的N型掺杂浅垒层。该LED的外延结构，不仅发光效率高，而且抗静电能力强。
Description
技术领域
本申请涉及LED技术领域，尤其涉及一种LED的外延结构及其制作方法。
背景技术
LED(Light Emitting Diode，发光二极管)具有体积小、寿命长、功耗低等优点，被广泛应用于固体照明、液晶显示的背光源、汽车灯等领域。
Ⅲ族氮化物材料作为第三代半导体材料，是LED的重要制作材料，但是，现有InGaN/GaN LED的发光效率较低。
发明内容
为解决上述技术问题，本申请实施例提供了一种LED的外延结构及其制作方法，以提高LED的发光效率。
为解决上述问题，本申请实施例提供了如下技术方案：
一种LED的外延结构，包括：
衬底；
位于所述衬底第一侧表面的缓冲层；
位于所述缓冲层背离所述衬底一侧的未掺杂GaN层；
位于所述未掺杂GaN层背离所述缓冲层一侧的N型掺杂GaN层；
位于所述N型掺杂GaN层背离所述未掺杂GaN层一侧的超晶格结构，所述超晶格结构包括至少两个层叠的超晶格单元；
位于所述超晶格结构背离所述N型掺杂GaN层一侧的多量子阱层；
位于所述多量子阱层背离所述超晶格结构一侧的电流扩展层；
位于所述电流扩展层背离所述多量子阱层一侧的P型掺杂GaN层；
其中，所述超晶格结构朝向所述多量子阱层一侧表面具有多个V形坑；所述超晶格单元包括：浅阱层、位于所述浅阱层朝向所述N型掺杂GaN层一侧的P型掺杂浅垒层、位于所述浅阱层与所述P型掺杂浅垒层之间的未掺杂浅垒层以及位于所述未掺杂浅垒层与所述浅阱层之间的N型掺杂浅垒层。
可选的，所述P型掺杂浅垒层为镁掺杂的GaN层；
所述P型掺杂浅垒层的厚度取值范围为15nm～50nm，包括端点值。
可选的，所述P型掺杂浅垒层中镁的掺杂浓度取值范围为2E18/cm3～9E18/cm3，包括端点值。
可选的，所述未掺杂浅垒层为未掺杂的GaN层；
所述未掺杂浅垒层的厚度取值范围为5nm～25nm，包括端点值。
可选的，所述N型掺杂浅垒层为硅掺杂的GaN层；
所述N型掺杂浅垒层的厚度取值范围为15nm～50nm，包括端点值。
可选的，所述N型掺杂浅垒层中硅的掺杂浓度取值范围为2E18/cm3～9E18/cm3，包括端点值。
可选的，所述超晶格结构中包括的所述超晶格单元的数量取值范围为2～10，包括端点值。
可选的，所述超晶格结构的厚度取值范围为80nm～450nm，包括端点值；
所述超晶格结构的生长温度取值范围为800℃-900℃，包括端点值。
可选的，所述浅阱层为InGaN层；所述浅阱层的厚度取值范围为2nm～5nm，包括端点值；所述浅阱层中In所占的组分比例取值范围为0.05～0.5，包括端点值。
一种LED的外延结构的制作方法，包括：
在衬底的第一侧表面形成缓冲层；
在所述缓冲层背离所述衬底一侧形成未掺杂GaN层；
在所述未掺杂GaN层背离所述缓冲层一侧形成N型掺杂GaN层；
在所述N型掺杂GaN层背离所述未掺杂GaN层一侧形成超晶格结构，所述超晶格结构包括至少两个层叠的超晶格单元；
在所述超晶格结构背离所述N型掺杂GaN层一侧形成多量子阱层；
在所述多量子阱层背离所述超晶格结构一侧形成电流扩展层；
在所述电流扩展层背离所述多量子阱层一侧形成P型掺杂GaN层；
其中，所述超晶格结构朝向所述多量子阱层一侧表面具有多个V形坑；所述超晶格单元包括：浅阱层、位于所述浅阱层朝向所述N型掺杂GaN层一侧的P型掺杂浅垒层、位于所述浅阱层与所述P型掺杂浅垒层之间的未掺杂浅垒层以及位于所述未掺杂浅垒层与所述浅阱层之间的N型掺杂浅垒层。
与现有技术相比，上述技术方案具有以下优点：
本申请实施例所提供的技术方案，不仅可以利用所述超晶格结构中的V形坑提高所述LED的发光效率，还可以利用所述超晶格单元中的P型掺杂浅垒层和N型掺杂浅垒层形成PN结，以利用该PN结的耗尽层形成电容，进而利用该电容有效的存储电荷，提高所述LED的抗静电能力，改善所述LED的ESD(Electro-Static discharge，静电释放)性能，减少所述LED的漏电，从而使得本申请实施例所提供的LED的外延结构，不仅可以使得LED具有较高的发光效率，而且还可以提高LED的抗静电能力。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一个实施例所提供的LED的外延结构的结构示意图；
图2为本申请一个实施例所提供的LED的外延结构中，超晶格单元的结构示意图；
图3为本申请一个实施例所提供的LED的外延结构中，多量子阱层的结构示意图；
图4为本申请一个实施例所提供的LED的外延结构中，超晶格结构内部形成电容示意图；
图5为本申请一个实施例所提供的LED的外延结构的制作方法的流程图；
图6为本申请实施例1和对比例中所提供的制作方法制作的LED外延结构的ESD通过率随ESD电压变化的曲线示意图；
图7为本申请一个实施例所提供的LED的外延结构中，所述超晶格结构表面的V形坑的最大尺寸示意图；
图8为本申请一个实施例所提供的LED的外延结构对应的LED的电性随所述超晶格单元中未掺杂浅垒层的厚度变化示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
正如背景技术部分所述，现有InGaN/GaN LED的发光效率较低。
发明人研究发现，这是由于InGaN/GaN LED中晶格失配比较大，使得InGaN/GaNLED的极化效应比较强，从而导致InGaN/GaN LED中电子和空穴的波函数空间分离，减小了电子和空穴的复合几率，进而降低了所述InGaN/GaN LED的发光效率。
另外，由于电子的迁移率比空穴的迁移率大很多，从而导致电子和空穴在LED中复合时，空穴在量子阱中的迁移长度有限，进一步减小了电子和空穴的复合几率，降低了所述的发光效率。
而且，随着LED照明技术的发展，低成本、小体积以及高照明逐渐成为照明市场的必然发展趋势，但是，当LED中注入的电流密度较大时，会使得LED的发光效率显著较低，简称droop效应。因此，如何提高LED的发光效率成为本领域技术人员亟待解决的难题。
有鉴于此，本申请实施例提供了一种LED的外延结构，如图1所示，该外延结构包括：
衬底10，可选的，所述衬底10为蓝宝石衬底，具体可以为C面蓝宝石衬底，更具体的可以为C面图形化蓝宝石衬底(即PSS，Patterned Sapphire Substrate)；
位于所述衬底10第一侧表面的缓冲层20；
位于所述缓冲层20背离所述衬底10一侧的未掺杂GaN(即U-GaN)层30；
位于所述未掺杂GaN层30背离所述缓冲层20一侧的N型掺杂GaN(即N-GaN)层40；
位于所述N型掺杂GaN层40背离所述未掺杂GaN层30一侧的超晶格结构50，所述超晶格结构50包括至少两个层叠的超晶格单元；
位于所述超晶格结构50背离所述N型掺杂GaN层40一侧的多量子阱层60；
位于所述多量子阱层60背离所述超晶格结构50一侧的电流扩展层70；
位于所述电流扩展层70背离所述多量子阱层60一侧的P型掺杂GaN(即P-GaN)层80；
其中，所述超晶格结构50朝向所述多量子阱层60一侧表面具有多个V形坑；如图2所示，所述超晶格单元包括：浅阱层54、位于所述浅阱层54朝向所述N型掺杂GaN层40一侧的P型掺杂浅垒层51、位于所述浅阱层54与所述P型掺杂浅垒层51之间的未掺杂浅垒层52以及位于所述未掺杂浅垒层52与所述浅阱层54之间的N型掺杂浅垒层53。
可选的，在上述实施例的基础上，在本申请的一个实施例中，所述浅阱层为InGaN层，所述浅阱层的厚度取值范围为2nm～5nm，包括端点值；所述浅阱层中In所占的组分比例取值范围为0.05～0.5，包括端点值。但本申请对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本申请的一个实施例中，所述P型浅垒层为镁掺杂的GaN层，其中，所述P型掺杂浅垒层的厚度取值范围为15nm～50nm，包括端点值；所述P型掺杂浅垒层中镁的掺杂浓度取值范围为2E18/cm3～9E18/cm3，包括端点值。但本申请对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本申请的一个实施例中，所述未掺杂浅垒层为未掺杂的GaN层；所述未掺杂浅垒层的厚度取值范围为5nm～25nm，包括端点值。但本申请对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本申请的一个实施例中，所述N型浅垒层为硅掺杂的GaN层，所述N型掺杂浅垒层的厚度取值范围为15nm～50nm，包括端点值；所述N型浅垒层中硅的掺杂浓度取值范围为2E18/cm3～9E18/cm3，包括端点值。但本申请对此并不做限定，具体视情况而定。
需要说明的是，在本申请实施例中，由于InGaN层和GaN层晶格失配比较大，因此，在所述超晶格结构生长完成后，所述超晶格结构表面会形成多个V形坑，从而使得位于所述超晶格结构50背离所述N型掺杂氮化镓层40一侧的多量子阱层60表面也具有多个V形坑(如图3所示)，进而在(10-11)方向形成的半极性多量子阱61，该半极性多量子阱61的势能比较高，可以有效的防止载流子扩散到缺陷内，减少非辐射复合，从而在高的缺陷密度下提高LED的发光效率。
而且，所述超晶格结构背离所述N型掺杂氮化镓层一侧的多量子阱层表面具有多个V形坑，可以使得位于所述多量子阱层背离所述超晶格结构一侧的P型掺杂氮化镓层中的空穴不仅可以通过所述多量子阱层背离所述超晶格结构一侧的表面进入所述多量子阱层，还可以通过该V形坑的侧面进入所述多量子阱层，与从位于所述超晶格结构背离所述多量子阱层一侧的N型掺杂氮化镓层进入所述多量子阱层中的电子进行复合，增大进入所述多量子阱层中的空穴数量，同时增加空穴在所述多量子阱层中的迁移长度，提高所述多量子阱层中电子和空穴的复合几率，提高所述LED的发光效率。但本申请对此并不做限定，在本申请的其他实施例中，所述浅阱层、所述P型浅垒层、所述未掺杂浅垒层和所述N型掺杂浅垒层还可以为其它材料层，具体视情况而定。
由上可知，本申请实施例所提供的LED的外延结构，可以提高多量子阱层中电子和空穴的复合几率，提高所述LED的发光效率。
需要说明的是，所述超晶格结构中V形坑的尺寸和密度会影响所述LED结构的抗静电能力和漏电性，而本申请实施例所提供的LED的外延结构中，所述超晶格单元不仅包括浅阱层，还包括位于层叠的P型掺杂浅垒层、未掺杂浅垒层和N型掺杂浅垒层，从而可以在该N型掺杂浅垒层和P型掺杂浅垒层之间形成PN结，以利用该PN结的耗尽层形成电容，进而利用该电容有效的存储电荷，提高所述LED的抗静电能力，改善所述LED的ESD(Electro-Staticdischarge，静电释放)性能，减少所述LED的漏电。
由此可见，本申请实施例所提供的LED的外延结构，不仅可以使得LED具有较高的发光效率，而且还可以提高LED的抗静电能力。
在上述任一实施例的基础上，在本申请的一个实施例中，所述超晶格结构的厚度取值范围为80nm～450nm，包括端点值，所述超晶格结构的生长温度取值范围为800℃-900℃，包括端点值，以避免所述超晶格结构中V形坑的尺寸过小影响所述LED的发光效率的提升，同时避免所述超晶格结构中V形坑的尺寸过大，导致所述LED的亮度发生衰减。
可选的，在上述实施例的基础上，在本申请的一个实施例中，所述超晶格结构中包括的所述超晶格单元的数量取值范围为2～10，包括端点值；但本申请对此并不做限定，具体视所述超晶格结构中超晶格单元的厚度而定。
需要说明的是，当所述超晶格结构包括至少2个超晶格单元时，以所述超晶格结构包括层叠的第一超晶格单元和第二超晶格单元两个超晶格单元为例，如图4所示，所述第一超晶格单元中的P型掺杂浅垒层和N型掺杂浅垒层之间会形成第一电容C1，所述第二超晶格单元中的P型掺杂浅垒层和N型掺杂浅垒层之间会形成第二电容C2，所述第一超晶格单元中的N型浅垒层和所述第二超晶格单元中的P型浅垒层之间会形成第三电容C3，虽然所述第三电容C3中的电场方向与所述第一电容C1和第二电容C2中的电场方向不同，但是由于所述第三电容C3的电容值较小，因此，本申请实施例所提供的LED的外延结构可以采用串联电容(C＝C1+C2-C3)的方式，大大提高所述LED的电荷存储能力，从而提高所述LED的抗静电能力。
另外，本申请实施例所提供的LED的外延结构中，还可以利用N型掺杂浅垒层中的Si+离子施主和所述P型掺杂浅垒层中的Mg-受主，在所述N型掺杂浅垒层和所述P型掺杂浅垒层之间形成内建PN结电场，该电场的方向与位于所述超晶格结构两侧的N型掺杂氮化镓层和P型掺杂氮化镓层之间形成的电场相反，从而可以有效减少极化效应，进而减小所述LED发光区量子限制斯坦克效应，增加所述LED的外延结构中电子和空穴的波函数重叠，增加辐射复合的几率，提升LED的发光效率。
相应的，本申请实施例还提供了一种LED的外延结构的制作方法，以制作上述任一实施例所提供的LED的外延结构。具体的，如图5所示，该制作方法包括：
S11：在衬底的第一侧表面形成缓冲层。
可选的，在本申请的一个实施例中，在衬底的第一侧表面形成缓冲层包括：采用MOCVD(Metal-organic Chemical Vapor Deposition，即金属有机化合物化学气相沉淀)工艺，在蓝宝石衬底0001面上生长缓冲层。
具体的，在本申请的一个实施例中，采用MOCVD工艺，在蓝宝石衬底0001面上生长缓冲层包括：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，采用MOCVD工艺，在蓝宝石衬底0001面上生长缓冲层。
可选的，在上述实施例的基础上，在本申请的一个实施例中，所述缓冲层的生长时间为3min，厚度为150nm，温度为800℃，但本申请对此并不做限定，具体视情况而定。
S12：在所述缓冲层背离所述衬底一侧形成未掺杂GaN(氮化镓)层。
可选的，在本申请的一个实施例中，在所述缓冲层背离所述衬底一侧形成未掺杂GaN层包括：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，在所述缓冲层背离所述衬底一侧形成未掺杂GaN层。具体的，在本申请的一个实施例中，所述未掺杂氮化镓层的厚度为2um，生长时间为15min，生长温度为1100℃，但本申请对此并不做限定，具体视情况而定。
S13：在所述未掺杂GaN层背离所述缓冲层一侧形成N型掺杂GaN层。可选的，所述N型掺杂氮化镓层为硅掺杂的氮化镓层。
可选的，在本申请的一个实施例中，在所述未掺杂GaN层背离所述缓冲层一侧形成N型掺杂GaN层包括：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，SiH4为N型掺杂剂，在所述未掺杂GaN层背离所述缓冲层一侧形成N型掺杂GaN层。具体的，在本申请的一个实施例中，所述N型掺杂氮化镓层的生长厚度为3um左右，生长温度为1000℃。但本申请对此并不做限定，具体视情况而定。
S14：在所述N型掺杂GaN层背离所述未掺杂GaN层一侧形成超晶格结构，所述超晶格结构包括至少两个层叠的超晶格单元。其中，所述超晶格结构朝向所述多量子阱层一侧表面具有多个V形坑；所述超晶格单元包括：浅阱层、位于所述浅阱层朝向所述N型掺杂GaN层一侧的P型掺杂浅垒层、位于所述浅阱层与所述P型掺杂浅垒层之间的未掺杂浅垒层以及位于所述未掺杂浅垒层与所述浅阱层之间的N型掺杂浅垒层。
可选的，在本申请的一个实施例中，在所述N型掺杂GaN层背离所述未掺杂GaN层一侧形成超晶格结构包括：
S141：在所述N型掺杂GaN层背离所述未掺杂GaN层一侧形成P型掺杂浅垒层，具体可以为：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，CP2Mg作为P型掺杂剂，在所述N型掺杂GaN层背离所述未掺杂GaN层一侧形成P型掺杂浅垒层。
具体的，在本申请的一个实施例中，所述P型掺杂浅垒层为镁掺杂的氮化镓层，其中，镁掺杂的氮化镓层中镁的掺杂浓度取值范围为2E18/cm3～9E18/cm3，包括端点值。
可选的，在本申请的一个实施例中，所述P型掺杂浅垒层为P型掺杂氮化镓层，所述P型掺杂浅垒层的厚度取值范围为15～50nm，包括端点值；所述P型掺杂浅垒层的生长温度取值范围为800℃～900℃，包括端点值。但本申请对此并不做限定，具体视情况而定。
S142：在所述P型掺杂浅垒层背离所述N型掺杂层一侧形成未掺杂浅垒层，具体可以为：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，在所述P型掺杂浅垒层背离所述N型掺杂层一侧形成未掺杂浅垒层。
可选的，在本申请的一个实施例中，所述未掺杂浅垒层的厚度取值范围为5～25nm，包括端点值，生长温度取值范围为800℃-900℃，包括端点值。
S143：在所述未掺杂浅垒层背离所述P型掺杂浅垒层一侧形成N型掺杂浅垒层，具体可以为：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，SiH4为N型掺杂剂，在所述未掺杂浅垒层背离所述P型掺杂浅垒层一侧形成N型掺杂浅垒层。
具体的，在上述任一实施例的基础上，在本申请的一个实施例中，所述N型掺杂浅垒层为硅掺杂的氮化镓层，其中，所述N型掺杂浅垒层中硅的掺杂浓度取值范围为2E18/cm3～9E18/cm3，包括端点值。但本申请对此并不做限定，具体视情况而定。
可选的，所述N型掺杂浅垒层的厚度取值范围为15～50nm，包括端点值；所述N型掺杂浅垒层的生长温度取值范围为800℃～900℃，包括端点值。但本申请对此并不做限定，具体视情况而定。
S144：在所述N型掺杂浅垒层背离所述未掺杂浅垒层一侧形成浅阱层，具体可以为：利用N2和NH3为生长气体，TEGa作为生长的MO源，TMIn作为掺杂剂，在所述N型掺杂浅垒层背离所述未掺杂浅垒层一侧形成浅阱层。可选的，所述浅阱层为InGaN层，厚度取值范围为2nm～5nm，包括端点值，生长温度为850℃；所述浅阱层中In所占的组分比例取值为0.05～0.5，包括端点值，但本申请对此并不做限定，具体视情况而定。
S145：重复步骤S141～S144预设次数，直至所述超晶格结构达到预设厚度，可选的，所述预设次数的取值范围为1～9，包括端点值(即所述超晶格结构中包括2～10个超晶格单元)，所述预设厚度的取值范围为80nm～450nm，包括端点值。但本申请对此并不做限定，具体视情况而定。
S15：在所述超晶格结构背离所述N型掺杂GaN层一侧形成多量子阱层。
可选的，所述多量子阱层包括多个层叠的多量子阱单元，所述多量子阱单元包括层叠的InGaN层和GaN层。
具体的，在本申请的一个实施例中，所述多量子阱层包括10个层叠的多量子阱单元，所述多量子阱单元的厚度为14nm，但本申请对此并不做限定，具体视情况而定。
需要说明的是，由于所述多量子阱层的形成工艺已为本领域技术人员所熟知，本申请对此不再详细赘述。
S16：在所述多量子阱层背离所述超晶格结构一侧形成电流扩展层。
可选的，在本申请的一个实施例中，在所述多量子阱层背离所述超晶格结构一侧形成电流扩展层包括：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，TMAl为掺杂剂，在所述多量子阱层背离所述超晶格结构一侧形成电流扩展层。
具体的，在本申请的一个实施例中，所述电流扩展层的厚度为40nm，生长温度950℃，但本申请对此并不做限定，具体视情况而定。
S17：在所述电流扩展层背离所述多量子阱层一侧形成P型掺杂GaN层。
可选的，在本申请的一个实施例中，在所述电流扩展层背离所述多量子阱层一侧形成P型掺杂GaN层包括：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，CP2Mg作为P型掺杂剂，在所述电流扩展层背离所述多量子阱层一侧形成P型掺杂GaN层。
具体的，在本申请的一个实施例中，所述P型掺杂氮化镓层的厚度为45nm，生长温度为900℃，镁的掺杂浓度为8E18/cm3，但本申请对此并不做限定，具体视情况而定。
下面结合具体实施例对本申请实施例所提供的LED的外延结构的制作方法进行描述。
对比例：
在该对比例中，所述LED的外延结构的制作方法包括：
S21：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，采用MOCVD工艺，在蓝宝石衬底0001面上生长缓冲层，生长时间为3min，生长厚度为150nm，生长温度为800℃；
S22：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，在所述缓冲层背离所述衬底一侧形成未掺杂GaN(氮化镓)层，其中，所述未掺杂GaN层的生长厚度为2μm，生长时间为15min，生长温度为1100℃。
S23：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，SiH4为N型掺杂剂，在所述未掺杂GaN层背离所述缓冲层一侧形成N型掺杂GaN层。其中，所述N型掺杂GaN层的生长厚度为3um左右，生长温度为1000℃。
S24：在所述N型掺杂GaN层背离所述未掺杂GaN层一侧形成超晶格结构，所述超晶格结构包括三个层叠的超晶格单元，所述超晶格单元包括层叠的N型浅垒层和浅阱层。
具体的，在本实施例中，在所述N型掺杂GaN层背离所述未掺杂GaN层一侧形成超晶格结构包括：
S241：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，SiH4为N型掺杂剂，在所述N型掺杂GaN层背离所述未掺杂GaN层一侧生长N型浅垒层，其中，所述N型浅垒层的厚度为60nm，生长温度为850℃，所述N型浅垒层中SiH4的掺杂浓度为5E18/cm3。
S242：利用N2和NH3为生长气体，TEGa作为生长的MO源，TMIn作为掺杂剂，在所述N型浅垒层背离所述N型掺杂GaN层一侧生长浅阱层。其中，所述浅阱层的厚度为3nm，生长温度为850℃，In所占的组分比例为0.1。
S243：重复S241～S42步骤2次，即所述LED的外延结构中包括三个超晶格单元。
S25：在所述超晶格结构背离所述N型掺杂GaN层一侧形成多量子阱层。其中，所述多量子阱层包括10个层叠的多量子阱单元，所述多量子阱单元包括层叠的InGaN层和GaN层。所述多量子阱单元的厚度为14nm。
S26：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，TMAl为掺杂剂，在所述多量子阱层背离所述超晶格结构一侧形成电流扩展层。其中，所述电流扩展层的厚度为40nm，生长温度950℃。
S27：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，CP2Mg作为P型掺杂剂，在所述电流扩展层背离所述多量子阱层一侧形成P型掺杂GaN层。其中，所述P型掺杂氮化镓层的厚度为45nm，生长温度为900℃，镁的掺杂浓度为8E18/cm3。
实施例1：
在实施例1中，所述LED的外延结构的制作方法包括：
S31：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，采用MOCVD工艺，在蓝宝石衬底0001面上生长缓冲层，生长时间为3min，生长厚度为150nm，生长温度为800℃；
S32：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，在所述缓冲层背离所述衬底一侧形成未掺杂GaN(氮化镓)层，其中，所述未掺杂GaN层的生长厚度为2μm，生长时间为15min，生长温度为1100℃。
S33：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，SiH4为N型掺杂剂，在所述未掺杂GaN层背离所述缓冲层一侧形成N型掺杂GaN层。其中，所述N型掺杂GaN层的生长厚度为3um左右，生长温度为1000℃。
S34：在所述N型掺杂GaN层背离所述未掺杂GaN层一侧形成超晶格结构，所述超晶格结构包括三个层叠的超晶格单元，所述超晶格单元包括层叠的P型掺杂浅垒层、未掺杂浅垒层、N型掺杂浅垒层和浅阱层。
具体的，在本实施例中，在所述N型掺杂GaN层背离所述未掺杂GaN层一侧形成超晶格结构包括：
S341：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，CP2Mg作为P型掺杂剂，在所述N型掺杂GaN层背离所述未掺杂GaN层一侧形成P型掺杂浅垒层。其中，所述P型掺杂浅垒层的厚度为25nm，生长温度为850℃，所述P型掺杂浅垒层中镁的掺杂浓度为5E18/cm3。
S342：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，在所述P型掺杂浅垒层背离所述N型掺杂层一侧形成未掺杂浅垒层。其中，所述未掺杂浅垒层的厚度为10nm，生长温度为850℃。
S343：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，SiH4为N型掺杂剂，在所述未掺杂浅垒层背离所述P型掺杂浅垒层一侧形成N型掺杂浅垒层。其中，所述N型掺杂浅垒层的厚度为25nm，生长温度为850℃；所述N型掺杂浅垒层中硅的掺杂浓度为5E18/cm3。
S344：利用N2和NH3为生长气体，TEGa作为生长的MO源，TMIn作为掺杂剂，在所述N型掺杂浅垒层背离所述未掺杂浅垒层一侧形成浅阱层。其中，所述浅阱层的厚度为3nm，生长温度为850℃；所述浅阱层中In所占的组分比例取值为0.1。
S345：重复步骤S341～S344步骤2次，即所述LED的外延结构中包括三个超晶格单元。
S35：在所述超晶格结构背离所述N型掺杂GaN层一侧形成多量子阱层。其中，所述多量子阱层包括10个层叠的多量子阱单元，所述多量子阱单元包括层叠的InGaN层和GaN层。所述多量子阱单元的厚度为14nm。
S36：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，TMAl为掺杂剂，在所述多量子阱层背离所述超晶格结构一侧形成电流扩展层。其中，所述电流扩展层的厚度为40nm，生长温度950℃。
S37：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，CP2Mg作为P型掺杂剂，在所述电流扩展层背离所述多量子阱层一侧形成P型掺杂GaN层。其中，所述P型掺杂氮化镓层的厚度为45nm，生长温度为900℃，镁的掺杂浓度为8E18/cm3。
相较于对比例，本申请实施例1中所提供的制作方法中，所述超晶格单元的制作方法不同，在本申请实施例1中，所述超晶格单元采用PN结的方式生长，从而可以在各超晶格单元中形成电容，并利用相邻超晶格单元中形成的电容串联，来形成远大于InGaN内存在极化电场形成的电容的电容值，进而大大增加所述超晶格结构中的电荷存储量，显著提高所述LED的抗静电能力。
如图6所示，图6示出了本申请实施例1和对比例中所提供的制作方法制作的LED外延结构的ESD通过率随ESD电压变化的曲线示意图，从图6可以看出，本申请实施例1中所提供的制作方法制作的LED外延结构的ESD2000V～ESD8000V的通过率均优于对比例中所提供的制作方法制作的LED外延结构的ESD2000V～ESD8000V的通过率。
实施例2
在实施例2中，所述LED的外延结构的制作方法包括：
S41：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，采用MOCVD工艺，在蓝宝石衬底0001面上生长缓冲层，生长时间为3min，生长厚度为150nm，生长温度为800℃；
S42：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，在所述缓冲层背离所述衬底一侧形成未掺杂GaN(氮化镓)层，其中，所述未掺杂GaN层的生长厚度为2μm，生长时间为15min，生长温度为1100℃。
S43：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，SiH4为N型掺杂剂，在所述未掺杂GaN层背离所述缓冲层一侧形成N型掺杂GaN层。其中，所述N型掺杂GaN层的生长厚度为3um左右，生长温度为1000℃。
S44：在所述N型掺杂GaN层背离所述未掺杂GaN层一侧形成超晶格结构，所述超晶格结构包括三个层叠的超晶格单元，所述超晶格单元包括层叠的P型掺杂浅垒层、未掺杂浅垒层、N型掺杂浅垒层和浅阱层。
具体的，在本实施例中，在所述N型掺杂GaN层背离所述未掺杂GaN层一侧形成超晶格结构包括：
S441：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，CP2Mg作为P型掺杂剂，在所述N型掺杂GaN层背离所述未掺杂GaN层一侧形成P型掺杂浅垒层。其中，所述P型掺杂浅垒层的厚度为25nm，生长温度为850℃，所述P型掺杂浅垒层中镁的掺杂浓度为5E18/cm3。
S442：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，在所述P型掺杂浅垒层背离所述N型掺杂层一侧形成未掺杂浅垒层。其中，所述未掺杂浅垒层的厚度为10nm，生长温度为850℃。
S443：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，SiH4为N型掺杂剂，在所述未掺杂浅垒层背离所述P型掺杂浅垒层一侧形成N型掺杂浅垒层。其中，所述N型掺杂浅垒层的厚度为25nm，生长温度为850℃；所述N型掺杂浅垒层中硅的掺杂浓度为5E18/cm3。
S444：利用N2和NH3为生长气体，TEGa作为生长的MO源，TMIn作为掺杂剂，在所述N型掺杂浅垒层背离所述未掺杂浅垒层一侧形成浅阱层。其中，所述浅阱层的厚度为7nm，生长温度为850℃；所述浅阱层中In所占的组分比例取值为0.1。
S445：重复步骤S441～S544步骤2次，即所述LED的外延结构中包括三个超晶格单元。
S45：在所述超晶格结构背离所述N型掺杂GaN层一侧形成多量子阱层。其中，所述多量子阱层包括10个层叠的多量子阱单元，所述多量子阱单元包括层叠的InGaN层和GaN层。所述多量子阱单元的厚度为14nm。
S46：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，TMAl为掺杂剂，在所述多量子阱层背离所述超晶格结构一侧形成电流扩展层。其中，所述电流扩展层的厚度为40nm，生长温度950℃。
S47：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，CP2Mg作为P型掺杂剂，在所述电流扩展层背离所述多量子阱层一侧形成P型掺杂GaN层。其中，所述P型掺杂氮化镓层的厚度为45nm，生长温度为900℃，所述P型掺杂氮化镓层中镁的掺杂浓度为8E18/cm3。
与实施例1相比，本申请实施例2所提供的制作方法中，所述超晶格单元中浅阱层的厚度较大(由实施例1中的3nm变为7nm)，从而使得所述超晶格结构表面的V形坑的尺寸过大，从而使得所述LED的C面发光区域变小，同时所述LED中用于承载电子的体积变小，所述LED中用于与空穴复合的电子向更高的能级跃迁，使得电子的俄歇复合增多，导致所述LED的亮度出现衰减，同时漏电现象加重，抗静电性能等电性变差。
由此可见，在所述浅阱层的厚度在一定范围内时，所述LED的亮度随所述超晶格结构表面的V形坑的尺寸的增大而增大，即所述LED的亮度随所述浅阱层的厚度的增大而增大，但是当所述超晶格结构表面的V形坑的尺寸超过一定尺寸(即所述浅阱层的厚度超过一定厚度(如5nm))，所述LED的亮度反而会发生衰减。因此，在本申请实施例中，所述浅阱层的厚度也要控制在一定范围内，优选为2nm～5nm，包括端点值，以避免所述浅阱层的厚度过大，导致所述LED的亮度发生衰减。
需要说明的是，在本申请实施例中，所述超晶格结构表面的V形坑的尺寸是指所述超晶格结构的V形坑横截面的最大尺寸，以所述V形坑的横截面为原型为例，所述超晶格结构表面的V形坑的尺寸是指所述V形坑上表面的直径，如图7中所示的直径d。
实施例3：
在实施例3中，所述LED的外延结构的制作方法包括：
S51：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，采用MOCVD工艺，在蓝宝石衬底0001面上生长缓冲层，生长时间为3min，生长厚度为150nm，生长温度为800℃；
S52：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，在所述缓冲层背离所述衬底一侧形成未掺杂GaN(氮化镓)层，其中，所述未掺杂GaN层的生长厚度为2μm，生长时间为15min，生长温度为1100℃。
S53：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，SiH4为N型掺杂剂，在所述未掺杂GaN层背离所述缓冲层一侧形成N型掺杂GaN层。其中，所述N型掺杂GaN层的生长厚度为3um左右，生长温度为1000℃。
S54：在所述N型掺杂GaN层背离所述未掺杂GaN层一侧形成超晶格结构，所述超晶格结构包括三个层叠的超晶格单元，所述超晶格单元包括层叠的P型掺杂浅垒层、未掺杂浅垒层、N型掺杂浅垒层和浅阱层。
具体的，在本实施例中，在所述N型掺杂GaN层背离所述未掺杂GaN层一侧形成超晶格结构包括：
S541：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，CP2Mg作为P型掺杂剂，在所述N型掺杂GaN层背离所述未掺杂GaN层一侧形成P型掺杂浅垒层。其中，所述P型掺杂浅垒层的厚度为25nm，生长温度为850℃，所述P型掺杂浅垒层中镁的掺杂浓度为5E18/cm3。
S542：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，在所述P型掺杂浅垒层背离所述N型掺杂层一侧形成未掺杂浅垒层。其中，所述未掺杂浅垒层的厚度为25nm，生长温度为850℃。
S543：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，SiH4为N型掺杂剂，在所述未掺杂浅垒层背离所述P型掺杂浅垒层一侧形成N型掺杂浅垒层。其中，所述N型掺杂浅垒层的厚度为25nm，生长温度为850℃；所述N型掺杂浅垒层中硅的掺杂浓度为5E18/cm3。
S544：利用N2和NH3为生长气体，TEGa作为生长的MO源，TMIn作为掺杂剂，在所述N型掺杂浅垒层背离所述未掺杂浅垒层一侧形成浅阱层。其中，所述浅阱层的厚度为3nm，生长温度为850℃；所述浅阱层中In所占的组分比例取值为0.1。
S545：重复步骤S541～S544步骤2次，即所述LED的外延结构中包括三个超晶格单元。
S55：在所述超晶格结构背离所述N型掺杂GaN层一侧形成多量子阱层。其中，所述多量子阱层包括10个层叠的多量子阱单元，所述多量子阱单元包括层叠的InGaN层和GaN层。所述多量子阱单元的厚度为14nm。
S56：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，TMAl为掺杂剂，在所述多量子阱层背离所述超晶格结构一侧形成电流扩展层。其中，所述电流扩展层的厚度为40nm，生长温度950℃。
S57：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，CP2Mg作为P型掺杂剂，在所述电流扩展层背离所述多量子阱层一侧形成P型掺杂GaN层。其中，所述P型掺杂氮化镓层的厚度为45nm，生长温度为900℃，镁的掺杂浓度为8E18/cm3。
与实施例1相比，本申请实施例3所提供的制作方法中，所述超晶格单元中未掺杂浅垒层的厚度较大(由实施例1中的10nm变为25nm)，如图8所示，图8示出了所述LED的电性随所述超晶格单元中未掺杂浅垒层的厚度变化示意图，从图8中可以看出，所述超晶格单元中未掺杂浅垒层的厚度越大，所述超晶格结构中的电容越大，所述LED的抗静电能力越强，LED良率越高，相应的，所述LED的工作电压也会升高，因此，所述超晶格单元中未掺杂浅垒层的厚度也要控制在一定范围内，优选为5nm～25nm，包括端点值，以避免所述LED的工作电压过高。
实施例4：
在实施例4中，所述LED的外延结构的制作方法包括：
S61：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，采用MOCVD工艺，在蓝宝石衬底0001面上生长缓冲层，生长时间为3min，生长厚度为150nm，生长温度为800℃；
S62：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，在所述缓冲层背离所述衬底一侧形成未掺杂GaN(氮化镓)层，其中，所述未掺杂GaN层的生长厚度为2μm，生长时间为15min，生长温度为1100℃。
S63：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，SiH4为N型掺杂剂，在所述未掺杂GaN层背离所述缓冲层一侧形成N型掺杂GaN层。其中，所述N型掺杂GaN层的生长厚度为3um左右，生长温度为1000℃。
S64：在所述N型掺杂GaN层背离所述未掺杂GaN层一侧形成超晶格结构，所述超晶格结构包括5个层叠的超晶格单元，所述超晶格单元包括层叠的P型掺杂浅垒层、未掺杂浅垒层、N型掺杂浅垒层和浅阱层。
具体的，在本实施例中，在所述N型掺杂GaN层背离所述未掺杂GaN层一侧形成超晶格结构包括：
S641：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，CP2Mg作为P型掺杂剂，在所述N型掺杂GaN层背离所述未掺杂GaN层一侧形成P型掺杂浅垒层。其中，所述P型掺杂浅垒层的厚度为25nm，生长温度为850℃，所述P型掺杂浅垒层中镁的掺杂浓度为5E18/cm3。
S642：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，在所述P型掺杂浅垒层背离所述N型掺杂层一侧形成未掺杂浅垒层。其中，所述未掺杂浅垒层的厚度为10nm，生长温度为850℃。
S643：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，SiH4为N型掺杂剂，在所述未掺杂浅垒层背离所述P型掺杂浅垒层一侧形成N型掺杂浅垒层。其中，所述N型掺杂浅垒层的厚度为25nm，生长温度为850℃；所述N型掺杂浅垒层中硅的掺杂浓度为5E18/cm3。
S644：利用N2和NH3为生长气体，TEGa作为生长的MO源，TMIn作为掺杂剂，在所述N型掺杂浅垒层背离所述未掺杂浅垒层一侧形成浅阱层。其中，所述浅阱层的厚度为3nm，生长温度为850℃；所述浅阱层中In所占的组分比例取值为0.1。
S645：重复步骤S641～S644步骤4次，即所述LED的外延结构中包括五个超晶格单元。
S65：在所述超晶格结构背离所述N型掺杂GaN层一侧形成多量子阱层。其中，所述多量子阱层包括10个层叠的多量子阱单元，所述多量子阱单元包括层叠的InGaN层和GaN层。所述多量子阱单元的厚度为14nm。
S66：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，TMAl为掺杂剂，在所述多量子阱层背离所述超晶格结构一侧形成电流扩展层。其中，所述电流扩展层的厚度为40nm，生长温度950℃。
S67：利用N2、H2和NH3作为生长气体，TMGa作为生长的MO源，CP2Mg作为P型掺杂剂，在所述电流扩展层背离所述多量子阱层一侧形成P型掺杂GaN层。其中，所述P型掺杂氮化镓层的厚度为45nm，生长温度为900℃，镁的掺杂浓度为8E18/cm3。
与实施例1相比，本申请实施例4所提供的制作方法中，所述超晶格结构中包括的所述超晶格单元的数量不同(由实施例1中的三个变为五个)，在不考虑所述超晶格结构表面V形坑尺寸的前提下，所述超晶格结构中所述超晶格单元的数量越多，所述超晶格结构中串联的电容数目越多，所述超晶格结构的电荷存储量越大，所述LED的抗静电能力越强，ESD性能越好。
综上所述，本申请实施例所提供的LED的外延结构及其制作方法中，所述超晶格结构表面形成有多个V形坑，从而使得位于所述超晶格结构背离所述N型氮化镓层一侧的多量子阱层表面也具有多个V形坑，进而在(10-11)方向形成的半极性多量子阱，该半极性多量子阱的势能比较高，可以有效的防止载流子扩散到缺陷内，减少非辐射复合，从而在高的缺陷密度下提高LED的发光效率。
而且，所述超晶格结构背离所述N型掺杂氮化镓层一侧的多量子阱层表面具有多个V形坑，可以使得位于所述多量子阱层背离所述超晶格结构一侧的P型掺杂氮化镓层中的空穴不仅可以通过所述多量子阱层背离所述超晶格结构一侧的表面进入所述多量子阱层，还可以通过该V形坑的侧面(即半极性面)进入所述多量子阱层，与从位于所述超晶格结构背离所述多量子阱层一侧的N型掺杂氮化镓层进入所述多量子阱层中的电子进行复合，增大进入所述多量子阱层中的空穴数量，同时增加空穴在所述多量子阱层中的迁移长度，提高所述多量子阱层中电子和空穴的复合几率，提高所述LED的发光效率，有效改善所述LED因注入电流变大而导致的droop效应。
另外，本申请实施例所提供的LED的外延结构及其制作方法中，所述超晶格单元不仅包括浅阱层，还包括位于层叠的P型掺杂浅垒层、未掺杂浅垒层和N型掺杂浅垒层，从而可以在该N型掺杂浅垒层和P型掺杂浅垒层之间形成PN结，以利用该PN结的耗尽层形成电容，进而利用该电容有效的存储电荷，提高所述LED的抗静电能力，改善所述LED的ESD(Electro-Static discharge，静电释放)性能，减少所述LED的漏电。
另外，本申请实施例所提供的LED的外延结构及其制作方法中，还可以利用N型掺杂浅垒层中的Si+离子施主和所述P型掺杂浅垒层中的Mg-受主，在所述N型掺杂浅垒层和所述P型掺杂浅垒层之间形成内建PN结电场，该电场的方向与位于所述超晶格结构两侧的N型掺杂氮化镓层和P型掺杂氮化镓层之间形成的电场相反，从而可以有效减少极化效应，进而减小所述LED发光区量子限制斯坦克效应，增加所述LED的外延结构中电子和空穴的波函数重叠，增加辐射复合的几率，提升LED的发光效率。
由此可见，本申请实施例所提供的LED的外延结构，不仅可以使得LED具有较高的发光效率，而且还可以提高LED的抗静电能力。
本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种LED的外延结构，其特征在于，包括：
衬底；
位于所述衬底第一侧表面的缓冲层；
位于所述缓冲层背离所述衬底一侧的未掺杂GaN层；
位于所述未掺杂GaN层背离所述缓冲层一侧的N型掺杂GaN层；
位于所述N型掺杂GaN层背离所述未掺杂GaN层一侧的超晶格结构，所述超晶格结构包括至少两个层叠的超晶格单元；
位于所述超晶格结构背离所述N型掺杂GaN层一侧的多量子阱层；
位于所述多量子阱层背离所述超晶格结构一侧的电流扩展层；
位于所述电流扩展层背离所述多量子阱层一侧的P型掺杂GaN层；
其中，所述超晶格结构朝向所述多量子阱层一侧表面具有多个V形坑；所述超晶格单元包括：浅阱层、位于所述浅阱层朝向所述N型掺杂GaN层一侧的P型掺杂浅垒层、位于所述浅阱层与所述P型掺杂浅垒层之间的未掺杂浅垒层以及位于所述未掺杂浅垒层与所述浅阱层之间的N型掺杂浅垒层。
2.根据权利要求1所述的外延结构，其特征在于，所述P型掺杂浅垒层为镁掺杂的GaN层；
所述P型掺杂浅垒层的厚度取值范围为15nm～50nm，包括端点值。
3.根据权利要求2所述的外延结构，其特征在于，所述P型掺杂浅垒层中镁的掺杂浓度取值范围为2E18/cm3～9E18/cm3，包括端点值。
4.根据权利要求1所述的外延结构，其特征在于，所述未掺杂浅垒层为未掺杂的GaN层；
所述未掺杂浅垒层的厚度取值范围为5nm～25nm，包括端点值。
5.根据权利要求1所述的外延结构，其特征在于，所述N型掺杂浅垒层为硅掺杂的GaN层；
所述N型掺杂浅垒层的厚度取值范围为15nm～50nm，包括端点值。
6.根据权利要求5所述的外延结构，其特征在于，所述N型掺杂浅垒层中硅的掺杂浓度取值范围为2E18/cm3～9E18/cm3，包括端点值。
7.根据权利要求1所述的外延结构，其特征在于，所述超晶格结构中包括的所述超晶格单元的数量取值范围为2～10，包括端点值。
8.根据权利要求1-7任一项所述的外延结构，其特征在于，所述超晶格结构的厚度取值范围为80nm～450nm，包括端点值；
所述超晶格结构的生长温度取值范围为800℃-900℃，包括端点值。
9.根据权利要求1所述的外延结构，其特征在于，所述浅阱层为InGaN层；所述浅阱层的厚度取值范围为2nm～5nm，包括端点值；所述浅阱层中In所占的组分比例取值范围为0.05～0.5，包括端点值。
10.一种LED的外延结构的制作方法，其特征在于，包括：
在衬底的第一侧表面形成缓冲层；
在所述缓冲层背离所述衬底一侧形成未掺杂GaN层；
在所述未掺杂GaN层背离所述缓冲层一侧形成N型掺杂GaN层；
在所述N型掺杂GaN层背离所述未掺杂GaN层一侧形成超晶格结构，所述超晶格结构包括至少两个层叠的超晶格单元；
在所述超晶格结构背离所述N型掺杂GaN层一侧形成多量子阱层；
在所述多量子阱层背离所述超晶格结构一侧形成电流扩展层；
在所述电流扩展层背离所述多量子阱层一侧形成P型掺杂GaN层；
其中，所述超晶格结构朝向所述多量子阱层一侧表面具有多个V形坑；所述超晶格单元包括：浅阱层、位于所述浅阱层朝向所述N型掺杂GaN层一侧的P型掺杂浅垒层、位于所述浅阱层与所述P型掺杂浅垒层之间的未掺杂浅垒层以及位于所述未掺杂浅垒层与所述浅阱层之间的N型掺杂浅垒层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910363199.7A CN110010732B (zh) | 2019-04-30 | 2019-04-30 | 一种led的外延结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910363199.7A CN110010732B (zh) | 2019-04-30 | 2019-04-30 | 一种led的外延结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110010732A true CN110010732A (zh) | 2019-07-12 |
| CN110010732B CN110010732B (zh) | 2024-06-25 |
Family
ID=67175398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910363199.7A Active CN110010732B (zh) | 2019-04-30 | 2019-04-30 | 一种led的外延结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110010732B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102956769A (zh) * | 2011-08-12 | 2013-03-06 | 夏普株式会社 | 氮化物半导体发光器件以及制造其的方法 |
| CN103633214A (zh) * | 2013-12-09 | 2014-03-12 | 湘能华磊光电股份有限公司 | InGaN/GaN超晶格缓冲层结构、制备方法及含该结构的LED芯片 |
| CN105390574A (zh) * | 2015-11-03 | 2016-03-09 | 湘能华磊光电股份有限公司 | Led外延层生长方法及通过此方法获得的led芯片 |
| JP2016143771A (ja) * | 2015-02-02 | 2016-08-08 | 三菱化学株式会社 | エピタキシャルウエハ、半導体発光素子、発光装置及びエピタキシャルウエハの製造方法 |
| CN108281520A (zh) * | 2018-01-22 | 2018-07-13 | 映瑞光电科技(上海)有限公司 | 一种GaN基LED外延结构及其制备方法 |
| CN209447835U (zh) * | 2019-04-30 | 2019-09-27 | 江西乾照光电有限公司 | 一种led的外延结构 |
-
2019
- 2019-04-30 CN CN201910363199.7A patent/CN110010732B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102956769A (zh) * | 2011-08-12 | 2013-03-06 | 夏普株式会社 | 氮化物半导体发光器件以及制造其的方法 |
| CN103633214A (zh) * | 2013-12-09 | 2014-03-12 | 湘能华磊光电股份有限公司 | InGaN/GaN超晶格缓冲层结构、制备方法及含该结构的LED芯片 |
| JP2016143771A (ja) * | 2015-02-02 | 2016-08-08 | 三菱化学株式会社 | エピタキシャルウエハ、半導体発光素子、発光装置及びエピタキシャルウエハの製造方法 |
| CN105390574A (zh) * | 2015-11-03 | 2016-03-09 | 湘能华磊光电股份有限公司 | Led外延层生长方法及通过此方法获得的led芯片 |
| CN108281520A (zh) * | 2018-01-22 | 2018-07-13 | 映瑞光电科技(上海)有限公司 | 一种GaN基LED外延结构及其制备方法 |
| CN209447835U (zh) * | 2019-04-30 | 2019-09-27 | 江西乾照光电有限公司 | 一种led的外延结构 |
Non-Patent Citations (1)
| Title |
|---|
| 陈军峰: "AlGaN/GaN超晶格p型掺杂及输运特性研究", 《中国博士学位论文全文数据库》, 15 May 2013 (2013-05-15), pages 35 - 36 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110010732B (zh) | 2024-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11502220B1 (en) | Ultraviolet light emitting diode structures and methods of manufacturing the same | |
| CN106663718B (zh) | 光电装置 | |
| KR101012514B1 (ko) | 질화물 반도체 발광소자 | |
| US9257599B2 (en) | Semiconductor light emitting device including hole injection layer | |
| JP4875455B2 (ja) | 窒化物半導体発光素子 | |
| JP5996846B2 (ja) | 窒化物半導体発光素子およびその製造方法 | |
| JP5523459B2 (ja) | 変調ドーピング層を有する発光ダイオード | |
| JP5130431B2 (ja) | 窒化物半導体素子 | |
| JP6482573B2 (ja) | 窒化物半導体発光素子 | |
| KR20120118055A (ko) | 우물 두께가 다른 다수의 양자 우물 구조체를 갖는 3족 질화물계 발광 다이오드 구조체 | |
| CN108231960A (zh) | 一种提高光效的AlGaN基半导体紫外器件及其制备方法 | |
| CN101944480A (zh) | 氮化物半导体芯片及其制造方法以及半导体器件 | |
| CN102103990A (zh) | 用于光电器件的多量子阱结构的制备方法 | |
| JP2017069299A (ja) | Ｉｉｉ族窒化物半導体発光素子 | |
| CN110364606A (zh) | 一种紫外发光二极管外延结构及其制作方法 | |
| CN115050870A (zh) | 一种GaN基发光二极管外延片及其制备方法 | |
| KR20130012375A (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR100976819B1 (ko) | 반도체 기판 및 이를 이용한 발광소자 | |
| US8546846B2 (en) | Nitride semiconductor light emitting device | |
| CN209447835U (zh) | 一种led的外延结构 | |
| US8279904B2 (en) | Semiconductor light-emitting device | |
| CN112951961B (zh) | 一种深紫外led及其制作方法 | |
| Hsu et al. | Enhanced performance of nitride-based blue LED with step-stage MQW structure | |
| CN110010732A (zh) | 一种led的外延结构及其制作方法 | |
| KR101712549B1 (ko) | 스페이서층을 가지는 발광 다이오드 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |