CN102790155B - 氮化物半导体器件和晶片以及制造氮化物半导体层的方法 - Google Patents

氮化物半导体器件和晶片以及制造氮化物半导体层的方法 Download PDF

Info

Publication number
CN102790155B
CN102790155B CN201210048487.1A CN201210048487A CN102790155B CN 102790155 B CN102790155 B CN 102790155B CN 201210048487 A CN201210048487 A CN 201210048487A CN 102790155 B CN102790155 B CN 102790155B
Authority
CN
China
Prior art keywords
layer
thickness
semiconductor layer
ground floor
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210048487.1A
Other languages
English (en)
Other versions
CN102790155A (zh
Inventor
盐田伦也
洪洪
黄钟日
佐藤泰辅
杉山直治
布上真也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102790155A publication Critical patent/CN102790155A/zh
Application granted granted Critical
Publication of CN102790155B publication Critical patent/CN102790155B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及氮化物半导体器件、氮化物半导体晶片以及制造氮化物半导体层的方法。根据一个实施例，一种氮化物半导体器件包括：基础层，其形成在含Al的氮化物半导体层上，该含Al的氮化物半导体层形成在硅衬底上，基础层包含GaN；以及功能层，其被设置在基础层上，功能层包括第一半导体层，第一半导体层的杂质浓度高于基础层的杂质浓度，且第一半导体层包含第一导电类型的GaN。含Al的氮化物半导体层包括多层结构体，多层结构体包括第一层和多个第二层，第一层被设置在第二层之间。第一层和第二层包含氮化物半导体。第一层的Al组成比低于第二层的Al组成比。基础层的厚度大于第一层的厚度且小于第一半导体层的厚度。

Description

氮化物半导体器件和晶片以及制造氮化物半导体层的方法
相关申请的交叉引用
本申请基于并要求在2011年5月16日提交的在先日本专利申请2011-109070和在2012年1月16日提交的在先日本专利申请2012-006068的优先权；通过引用将其全部内容并入在本文中。
技术领域
本文中描述的实施例一般涉及氮化物半导体器件、氮化物半导体晶片以及制造氮化物半导体层的方法。
背景技术
作为使用氮化物半导体的半导体发光器件的发光二极管(LED)被用于例如显示器件和照明灯。使用氮化物半导体的电子器件还被用于高频电子器件和高功率器件。
当这样的氮化物半导体器件形成在批量生产性优异的硅(Si)衬底上时，晶格常数或热膨胀系数的差异导致倾向于产生缺陷和开裂。需要用于在硅衬底上制造具有高质量的晶体的技术。
发明内容
一般而言，根据一个实施例，一种氮化物半导体器件包括：基础层，其形成在含Al的氮化物半导体层上，所述含Al的氮化物半导体层形成在硅衬底上，所述基础层包含GaN；以及功能层，其被设置在所述基础层上，所述功能层包括第一半导体层，所述第一半导体层的杂质浓度高于所述基础层的杂质浓度，且所述第一半导体层包含第一导电类型的GaN。所述含Al的氮化物半导体层包括多层结构体。所述多层结构体包括第一层和多个第二层，所述第一层被设置在所述第二层之间。所述第一层包含氮化物半导体。所述第二层包含含Al的氮化物半导体。所述第一层的Al组成比低于所述第二层的Al组成比。所述基础层的厚度大于所述第一层的厚度。所述基础层的厚度小于所述第一半导体层的厚度。
根据另一实施例，一种氮化物半导体晶片包括：硅衬底；含Al的氮化物半导体层，其被设置在所述硅衬底上；基础层，其被设置在所述含Al的氮化物半导体层上，所述基础层包含GaN；以及功能层，其被设置在所述基础层上，所述功能层包括第一半导体层，所述第一半导体层的杂质浓度高于所述基础层的杂质浓度，且所述第一半导体层包含第一导电类型的GaN。所述含Al的氮化物半导体层包括多层结构体。所述多层结构体包括第一层和多个第二层，所述第一层被设置在所述第二层之间。所述第一层包含氮化物半导体。所述第二层包含含Al的氮化物半导体。所述第一层的Al组成比低于所述第二层的Al组成比。所述基础层的厚度大于所述第一层的厚度。所述基础层的厚度小于所述第一半导体层的厚度。
根据另一实施例，一种制造氮化物半导体层的方法包括：在硅衬底上形成含Al的氮化物半导体层，所述含Al的氮化物半导体层包括多层结构体，所述多层结构体包括第一层和多个第二层，所述第一层被设置在所述第二层之间，所述第一层包含氮化物半导体，所述第二层包含含Al的氮化物半导体，且所述第一层的Al组成比低于所述第二层的Al组成比；在所述含Al的氮化物半导体层上形成包含GaN的基础层，所述基础层的厚度大于所述第一层的厚度；以及在所述基础层上形成功能层，所述功能层包括第一半导体层，所述第一半导体层的杂质浓度高于所述基础层的杂质浓度，所述第一半导体层的厚度大于所述基础层的厚度，且所述第一半导体层包含第一导电类型的GaN。
附图说明
图1为示出了根据第一实施例的氮化物半导体器件的示意性截面图；
图2为示出了根据第一实施例的氮化物半导体器件的示意性截面图；
图3为示出了根据第一实施例的氮化物半导体器件的一部分的示意性截面图；
图4为示出了第一参考例的氮化物半导体器件的示意性截面图；
图5A和5B为示出了第二和第三参考例的晶片样品的特性的截面SEM图像；
图6A和6B为示出了根据第二实施例的氮化物半导体晶片的示意性截面图；
图7为示出了根据第三实施例的制造氮化物半导体层的方法的流程图；
图8为示例了根据第五实施例的氮化物半导体器件的配置的示意性截面图；以及
图9为示例了根据第六实施例的氮化物半导体晶片的配置的示意性截面图。
具体实施方式
下文中，将参考附图描述本发明的实施例。
附图为示意性或概念性的；且各部分的厚度和宽度之间的关系、各部分之间的尺寸的比例系数等等未必与其实际值相同。此外，即使是对于相同的部分，尺寸和比例系数可以在附图间被不同地示例。
在本申请的说明书和附图中，与关于较早的附图在前描述的部件相似的部件被标以相似的参考标号，并在适当时略去了详细描述。
(第一实施例)
该实施例涉及氮化物半导体器件。根据该实施例的氮化物半导体器件包括诸如半导体发光器件、半导体光接收器件和电子器件的半导体器件。半导体发光器件包括例如发光二级管(LED)、激光二极管(LD)等等。半导体光接收器件包括光电二极管(PD)等等。电子器件包括例如高电子迁移率晶体管(HEMT)、异质结双极晶体管(HBT)、场效应晶体管(FET)、肖特基势垒二极管(SBD)等等。
图1为示例了根据第一实施例的氮化物半导体器件的配置的示意性截面图。
如图1所示，根据第一实施例的氮化物半导体器件110包括基础层10i和功能层10s。
基础层10i被形成在含Al的氮化物半导体层50上。该含Al的氮化物半导体层50已经被形成在硅衬底40上。硅衬底40为例如Si(111)衬底。然而，在实施例中，硅衬底40的面取向可以不是(111)面。
基础层10i具有低杂质浓度。基础层10i包含GaN。基础层10i为例如未掺杂的GaN层。例如，基础层10i中的杂质浓度不大于1×1017cm-3。例如，基础层10i中的杂质浓度不大于检测极限。
基础层10i具有不小于1微米(μm)的厚度。
功能层10被设置在基础层10i上。功能层10s包括第一半导体层10。第一半导体层10具有比基础层10i中的杂质浓度高的杂质浓度。第一半导体层10包含第一导电类型的GaN。例如，第一半导体层10包含具有5×1018cm-3的浓度的Si。
例如，第一导电类型为n型，第二导电类型为p型。或者，第一导电类型可以为p型，第二导电类型可以为n型。下文中，描述第一导电类型为n型且第二导电类型为p型的情况。
例如，第一半导体层10为n型GaN层。
本文中，从基础层10i朝向功能层10s的方向被定义为z轴方向。与Z轴垂直的轴被定义为X轴。与Z轴和X轴垂直的轴被定义为Y轴。
下文中，描述氮化物半导体器件110为发光器件的情况。
图2为示例了根据第一实施例的氮化物半导体器件的配置的示意性截面图。
如图2所示，在作为根据该实施例的实例的氮化物半导体器件111中，功能层10s还包括发光部30和第二半导体层20。
发光部30被设置在第一半导体层10上。第二半导体层20被设置在发光部30上。第二半导体层20包含氮化物半导体并具有第二导电类型。第二导电类型与第一导电类型不同。
通过使电流经由第一半导体层10和第二半导体层20而流到发光部30，从发光部30发射光。稍后将描述发光部30的具体实例。
如图2所示，在该实例中，含Al的氮化物半导体层50包括缓冲层55、中间层54和多层结构体53。缓冲层55被设置在硅衬底40上，并包含AlN。缓冲层55具有例如约30纳米(nm)的厚度。如上所述，通过使用几乎不与硅衬底发生化学反应的AlN作为与Si接触的缓冲层55，可以容易地解决诸如回熔蚀刻(meltbacketching)的问题。
中间层54被设置在缓冲层55上，并包含AlGaN。作为中间层54，例如，使用Al0.25Ga0.75N层。中间层54具有例如约40nm的厚度。中间层54可被省略。
多层结构体53被设置在中间层54上。多层结构体53包括多个第一层51和多个第二层52，每个第二层52与第一层51交替层叠。
作为第一层51，例如，使用具有30nm厚度GaN层。作为第二层52，例如，使用具有8nm厚度的AlN层。在该情况下，第一层51和第二层52的每个的数目(即，对的数目)为例如60。
作为第一层51，例如，使用具有300nm厚度的GaN层。作为第二层52，例如，使用具有12nm厚度的AlN层。在该情况下，第一层51和第二层52的每个的数目(即，对的数目)为例如3。
第二层52(AlN层)例如在低温下生长。下文中，第二层52(AlN层)称为低温生长层。然而，在多层结构体53中，特别地，在以短的周期重复第一层51和第二层52(例如，第一层51为30nm，第二层为8nm等等)的情况下，第二层52则不必在低温下生长。下文中，描述了长周期(例如，第一层51为300nm，第二层52为12nm等等)的情况。
图3为示例了根据第一实施例的氮化物半导体器件的一部分的配置的示意性截面图。
如图3所示，发光部30包括多个势垒层31和设置在势垒层31之间的阱层32。例如，沿Z轴层叠多个势垒层31和多个阱层32。
在本申请的说明书中，“层叠”除了包括各层在彼此接触的同时重叠的情况外还包括各层与插入其间的另一层重叠的情况。并且，“设置在…上的层”除了包括在直接接触的同时设置该层的情况外还包括在其间插入有另一层而设置该层的情况。
阱层32包含例如Inx1Ga1-x1N(0<x1<1)。势垒层31包含例如GaN。即，例如，阱层32包含In，势垒层31基本上不包含In。势垒层31中的带隙能量大于阱层32中的带隙能量。
发光部30可以具有单量子阱(SQW)结构。在该情况下，发光部30包括两个势垒层31和设置在势垒层31之间的阱层31。或者，发光部30可以具有多量子阱(MQW)结构。在该情况下，发光部30具有不小于3的势垒层31的数目，且每个阱层32被设置在每个势垒层31之间。
即，发光部30包括(n+1)个势垒层31和n个阱层32(“n”为不小于2的整数)。第(i+1)势垒层BL(i+1)被设置在第i势垒层BLi与第二半导体层20之间(“i”为不小于1且不大于(n-1)的整数)。第(i+1)阱层WL(i+1)被设置在第i阱层WLi与第二半导体层20之间。第一势垒层BL1被设置在第一半导体层10与第一阱层WL1之间。第n阱层WLn被设置在第n势垒层BLn与第(n+1)势垒层BL(n+1)之间。第(n+1)势垒层BL(n+1)被设置在第n阱层WLn与第二半导体层20之间。
从发光部30发射的光(发射的光)具有不小于200nm且不大于1600nm的峰值波长。然而，在实施例中，峰值波长是任意的。
在实施例中，如上所述，设置多层结构体53。多层结构体53包括低温生长AlN层(第二层52)。第二层52被周期性地设置。这可以例如减少位错并抑制开裂。AlN层的晶格与位于其直接下方的GaN层的晶格不匹配，并且应变被弛豫而倾向于具有不受应变影响的AlN的晶格常数。
在多层结构体53中，通过将GaN层形成为在低温生长AlN层52上假同晶地(pseudomorphically)生长，GaN在压缩应变下生长而产生向上凸出的翘曲。通过重复形成这些AlN和GaN，会很大程度地产生进一步向上凸出的翘曲。在晶体生长中将向上凸出的翘曲预先引入到层中，可以抵消在晶体生长之后的降温时所产生的由Si与GaN之间的热膨胀系数差异造成的拉伸应变，从而倾向于抑制开裂的产生。
设置多层结构体53不仅抑制开裂的产生，还可以终止由硅衬底40与氮化物半导体层(功能层10s)之间的晶格失配造成的诸如线位错的缺陷。这可以抑制缺陷传播到基础层10i(例如，i-GaN层)、第一半导体层10(n-GaN层)以及形成在其上的氮化物半导体层(例如，发光部30、第二半导体层20等等)。这使得能够获得高性能氮化物半导体器件。
第二层52(低温AlN层)的厚度为例如不小于5nm且不大于20nm。第二层52的晶体生长温度为例如不低于600℃且不高于1050℃。通过在这样的区域设定厚度和温度，低温AlN层中的晶格倾向于弛豫。因此，在形成低温AlN层时，几乎不受来自作为基础的GaN层(第一层51)的拉伸应变的影响。结果，可以有效地形成不受来自作为基础的GaN层(第一层51)的应变影响的AlN的晶格常数。
当第二层52的厚度小于5nm时，AlN的晶格没有充分弛豫。当第二层52的厚度大于20nm时，由晶格弛豫导致的位错增加。
当第二层52的晶体生长温度低于600℃时，杂质容易进入。此外，立方AlN生长而产生太多的晶体位错。当第二层52的晶体生长温度高于1050℃时，应变未被弛豫，且拉伸应变倾向于被引入到第二层52中。此外，压缩应变不能被适当地施加到在第二层52上生长的第一层51和在层51上的GaN层(例如，基础层10i和第一半导体层10)，因此在晶体生长之后降温时倾向于产生开裂。
在多层结构体53中，通过将第二层52(低温AlN层)的数目设定到不小于2，可以增强抑制开裂产生的效果。
每个第二层52(低温AlN层)之间的间隔希望地不小于15nm且不大于1000nm。当在低温AlN层上形成GaN层(第一层51)时，如稍后所述，从100nm到200nm的GaN层(第一层51)倾向于在与低温AlN层准晶格匹配的同时生长，且被施加有压缩应变。相应地，当每个低温AlN层之间的间隔大于1000nm时，形成压缩应变的效果是不充分的。当间隔小于15nm时，在多层结构体53中的低温AlN层的数目变得太大，并且过度地重复降温和升温过程而劣化晶体生长装置的原材料的使用效率。
以上描述了其中含Al的氮化物半导体层50具有多层结构体53且多层结构体53包括低温AlN层的结构，但实施例并不局限于此。作为含Al的氮化物半导体层50，使用具有预先将压缩应变引入到基础层10i和功能层10s中的至少任一者中的功能的层。这可以获得与上述相同类型的效果。
例如，如上所述，含Al的氮化物半导体层50可以包含例如AlN和GaN的超晶格结构。或者，作为含Al的氮化物半导体层50，可以使用具有倾斜组成的多个AlxGa1-xN(0≤x≤1)层。
如上所述，基础层10i(i-GaN层)的厚度不小于1μm。基础层10i的厚度小于第一半导体层10(n-GaN)的厚度。如稍后所述，通过将基础层10i的厚度设定为不小于1μm，可以增强降低位错密度的效果。也就是，在基础层10i的上面(在第一半导体层10侧的表面)中的位错密度小于在基础层10i的下面(在含Al的氮化物半导体层50侧的表面)中的位错密度。
当基础层10i的厚度不小于第一半导体层10的厚度时，总厚度(基础层10i和包括第一半导体层10的功能层10s的合计厚度)变得太大，会产生许多开裂。
第一半导体层10的厚度希望地不小于1μm且不大于4μm。在第一半导体层10用作LED的n型接触层的情况下，当第一半导体层10的厚度小于1μm时，电流的扩展倾向于不充分并导致非均匀发射。此外，电阻倾向于很高。当第一半导体层10的厚度超过4μm时，在晶体生长之后的降温时会容易地产生开裂。
如上所述，在根据实施例的氮化物半导体器件110和111中，在硅衬底40上，形成含Al的氮化物半导体层50，在其上设置低杂质浓度(例如，未掺杂)的i-GaN的基础层10i，并在基础层10i上设置n-GaN的第一半导体层10。这抑制了在第一半导体层10中的位错并减少开裂等等。如上所述，根据该实施例，可以获得具有低位错密度的晶体质量优良的氮化物半导体器件。
该配置是通过下面的实验发现的。下文中，描述由发明人独自进行的实验。
在该实验中，使用金属有机气相外延(MOVPE)来生长半导体层的晶体。
首先，持续13分钟用H2O2和H2SO4的1:1混合液体清洁Si(111)的硅衬底40。接下来，持续10分钟使用2％HF清洁硅衬底40。在清洁之后，将硅衬底40引入到MOVPE反应器中。
在氢气氛下将基座的温度升高到1000℃，并供给TMA持续8秒钟。之后，通过进一步供给NH3，形成30nm的AlN层作为缓冲层55。
随后，将基座温度升高到1030℃，并形成40nm的Al0.25Ga0.75N层作为中间层54。
接下来，将基座温度升高到1050℃，交替重复8nm的AlN层(第二层52)和30nm的未掺杂的GaN层(第一层51)以形成多层结构体53(超晶格结构)。
接下来，将基座温度升高到1080℃，并形成1μm的未掺杂的GaN层作为基础层10i。
随后，通过进一步供给SiH4，形成1μm的n型掺杂的GaN层作为第一半导体层10。
接下来，随后形成将作为LED的有源层的发光部30(多量子阱结构)。此外，形成p型GaN层作为第二半导体层20。这形成LED结构。
在晶体生长结束之后，从反应器取出晶片样品(包含硅衬底40和在其上形成的半导体层)。这形成根据该实施例的氮化物半导体器件111。
作为对比，制造第一参考例的氮化物半导体器件。
图4为示例了第一参考例的氮化物半导体器件的配置的示意性截面图。
如图4所示，在第一参考例的氮化物半导体器件191中，未设置基础层10i。除了上述之外，其与氮化物半导体器件111相同，因而略去了描述。在氮化物半导体器件191中，在含Al的氮化物半导体层50上形成第一半导体层10(厚度为1.2μm)而不形成基础层10i。
对根据实施例的氮化物半导体器件111的晶片样品和第一参考例的氮化物半导体器件191的晶片样品进行X射线摇摆曲线(XRC)测量。
结果，在根据该实施例的氮化物半导体器件111中，XRC(002)面的半高全宽为715秒，且XRC(101)面的半高全宽为1283秒。
相比而言，在第一参考例的氮化物半导体器件191中，XRC(002)面的半高全宽为1278秒，且XRC(101)面的半高全宽为2030秒。
XRC的半高全宽对应于缺陷密度。如上所述，第一参考例具有高缺陷密度。也就是，在第一参考例的氮化物半导体器件191中，特性不足。
相比而言，在根据实施例的氮化物半导体器件111中，XRC半高全宽是小的。也就是，氮化物半导体器件111可以给出高特性。
图5A和5B为示例了第二和第三参考例的晶片样品的特性的截面SEM图像。
在图5A中示例的第二参考例的晶片样品192中，在含Al的氮化物半导体层50上形成具有1.2μm厚度的n型GaN层(对应于第一半导体层10)。在图5B中示例的第三参考例的晶片样品193中，在含Al的氮化物半导体层50上形成具有2.1μm厚度的未掺杂的GaN层(对应于基础层具有大厚度的情况)。在这些样品中，设置四层的周期结构的多层结构体53作为含Al的氮化物半导体层50。
如图5A所示，在第二参考例的晶片样品192中，位错Ds(例如，线位错)在含Al的氮化物半导体层50上的n型GaN(n-GaN)层中沿层叠方向(Z轴方向)延伸。并且，当在含Al的氮化物半导体层50上设置n型GaN层时，存在许多位错Ds。
如图5B所示，在第三参考例的晶片样品193中，在位于从含Al的氮化物半导体层50起向上直到1μm的高度的未掺杂的GaN(i-GaN)层中，位错Ds从层叠方向弯曲。因此，在i-GaN层的上面中，位错Ds的数目显著减少。
由此，通过将基础层10i的厚度设定为不小于1μm并在其上设置功能层10s，可以有效地获得减少位错Ds的效果。通过将基础层10i的厚度设定为不小于1μm，可以形成具有减少的位错的具有高晶体质量的氮化物半导体器件。
通过将基础层10i的厚度设定为不小于1μm，可以有效地获得减少位错的效果，并且，通过将基础层10i的厚度设定为不大于第一半导体层10的厚度，可以有效地抑制开裂的产生。
在实施例中，通过在含Al的氮化物半导体层50与第一半导体层10(功能层10s)之间设置具有不小于1μm的厚度的基础层10i(低杂质浓度的GaN层)，可以显著降低位错密度。当在含Al的氮化物半导体层50上的层的厚度大时，倾向于产生开裂。因此，通过将基础层10i的厚度(其对半导体器件的操作没有直接贡献)设定到不产生开裂的厚度或更小且不小于1μm，可以抑制开裂的产生并降低位错密度，从而获得良好特性。
同时，已知这样的尝试，其中试图通过形成包括AlN层的缓冲层来抑制开裂产生。然而，在该情况下，在这样的缓冲层上连续地形成具有LED功能的n型GaN层，并且缓冲层与功能层之间的位错的特性是未知的。
基于通过发明人的独立的实验发现的现象，构建了实施例的配置。这可以提供具有在硅衬底40上形成的高质量的氮化物半导体晶体的氮化物半导体器件。
(第二实施例)
该实施例涉及氮化物半导体晶片。对于该晶片，例如，设置半导体器件的至少一部分，或者设置用作半导体器件的至少一部分的部分。该半导体器件包括例如半导体发光器件、半导体光接收器件和电子器件等等。
图6A和6B为示例了根据第二实施例的氮化物半导体晶片的配置的示意性截面图。
如图6A和6B所示，根据该实施例的氮化物半导体晶片120和130包括硅衬底40、含Al的氮化物半导体层50、基础层10i以及功能层10s。对于硅衬底40、含Al的氮化物半导体层50、基础层10i以及功能层10s，可以应用针对第一实施例描述的配置。
如图6B所示，含Al的氮化物半导体层50可以包括在硅衬底40上设置并包含AlN的缓冲层55、在缓冲层55上设置并包含AlGaN的中间层54、以及在中间层54上设置的多层结构体53。多层结构体53包括例如包含GaN的多个第一层51和与第一层51交替层叠的包含AlN的多个第二层52。
这可以提供在硅衬底上形成的且具有低位错密度和优良晶体质量的用于氮化物半导体器件的氮化物半导体晶片。
(第三实施例)
图7为示例了根据第三实施例的制造氮化物半导体层的方法的流程图。
如图7所示，在该制造方法中，在硅衬底40上，形成含Al的氮化物半导体层50(步骤S110)。在含Al的氮化物半导体层50上，形成具有不小于1μm的厚度并包含GaN的基础层10i(步骤S120)。例如，基础层10i中的杂质浓度是低的。在基础层10i上，形成包括第一半导体层10的功能层10s(步骤S130)。第一半导体层10具有高于基础层10i中的杂质浓度的杂质浓度，并包含第一导电类型的GaN。
这可以在硅衬底上形成具有低位错密度和优良晶体质量的氮化物半导体层。
如上所述，在该制造方法中，第一半导体层10希望地具有不小于1μm的厚度。基础层10i希望地具有不大于1×1017cm-3的杂质浓度。基础层10i希望地具有比第一半导体层10的厚度小的厚度。
在该实施例中，为了生长半导体层，例如，可以使用这样的方法：例如，金属有机化学气相沉积(MOCVD)、金属有机气相外延(MOVPE)、分子束外延(MBE)、卤化物气相外延(HVPE)等等。
例如，当使用MOCVD或MOVPE时，作为在各半导体层的形成中的原材料，可以使用以下材料。作为Ga的原材料，例如，可以使用TMGa(三甲基镓)和TEGa(三乙基镓)。作为In的原材料，例如，可以使用TMIn(三甲基铟)、TEIn(三乙基铟)等等。作为Al的原材料，例如，可以使用TMAl(三甲基铝)等等。作为N的原材料，例如，可以使用NH3(氨)、MMHy(一甲基肼)、DMHY(二甲基肼)等等。作为Si的原材料，可以使用SiH4(甲硅烷)、Si2H6(乙硅烷)等等。
(第四实施例)
如之前关于图5B所描述的，在第三参考例的晶片样品193中，在从含Al的氮化物半导体层50起具有特定高度的未掺杂的GaN(i-GaN)层中，位错Ds从层叠方向弯曲。从图5B可以看出，随着与含Al的氮化物半导体层50的距离(高度)变大，位错Ds的数目变小。由于这一点，不仅在未掺杂的GaN(i-GaN)层的厚度不小于1μm时，而且在该层的厚度例如不小于约300nm时，可以获得减少位错Ds的效果。
在根据该实施例的半导体发光器件中，基础层10i(例如，i-GaN层)的厚度被设定为不小于300nm。这使得能够提供在硅衬底上形成的具有低位错密度和优良晶体质量的氮化物半导体器件。
例如，如关于图2所描述的，当含Al的氮化物半导体层50包括多层结构体53时，基础层10i(例如，i-GaN层)的厚度大于在多层结构体53中包括的第一层51的厚度。例如，当多层结构体53包括多个第二层52和设置在所述多个第二层52之间的第一层51且每个第二层52包含含Al的氮化物半导体且每个第一层51包含具有比第二层52中的Al组成比低的Al组成比的氮化物半导体时，基础层10i的厚度大于第一层51的厚度。在该情况下，例如，基础层10i的厚度小于第一半导体层10的厚度。
第二层52为含Al的氮化物半导体层，且为AlN层或具有例如不小于0.95的Al组成比的AlGaN层。
第一层51为GaN层、或具有例如不大于0.1的Al组成比的AlGaN层。当在含Al的氮化物半导体层50中设置以彼此不同的组成比包含Al、Ga和N的多个层时，将具有不大于0.1的Al组成比的区域设定为第一层51。
在本申请的说明书中，具有低Al组成比包括基本上不包含Al。例如，作为第一层51，可使用具有低Al组成比的氮化物半导体和基本上不含Al的GaN层。
如前所述，使用具有例如30nm的厚度的GaN层作为第一层51，并且使用具有例如8nm的厚度的AlN层作为第二层52。在该情况下，基础层10i的厚度被设定为大于第一层51的厚度，例如，大于30nm。与当在含Al的氮化物半导体层50上直接设置第一半导体层10时相比，当在含Al的氮化物半导体层50上设置基础层10i时，可以使位错密度更小并更加提高晶体质量。
此外，例如，使用具有300nm的厚度的GaN层作为第一层51，并且，例如，使用具有12nm的厚度的AlN层作为第二层52。在该情况下，将基础层10i的厚度设定为大于300nm。
如上所述，第一半导体层10的厚度希望地不小于1μm且不大于4μm。第一半导体层10的厚度更希望地不小于2μm且不大于3μm。通过将第一半导体层10的厚度设定为不小于2μm，电流在第一半导体层10中更加扩展，并且可以容易地获得更均匀的光发射。此外，通过将第一半导体层10的厚度设定为不大于3μm，可以更加抑制在晶体生长之后的降温时产生的开裂。
将基础层10i和第一半导体层10的总厚度希望地设定为不小于2μm且不大于5μm。当基础层10i具有大厚度时，可以进一步降低位错密度。当第一半导体层10具有大厚度时，可以进一步扩展第一半导体层10中的电流。在该实施例中，基础层10i和第一半导体层10的总厚度被设定为不小于2μm，且如上所述将基础层10i的厚度保持为不小于特定厚度，同时将第一半导体层10的厚度保持为不小于特定厚度。由此，可以实现位错密度的降低以及第一半导体层10中的电流的扩展。
当基础层10i和第一半导体层10的总厚度大于5μm时，容易产生开裂。通过将基础层10i和第一半导体层10的总厚度设定为不大于5μm，并且如上所述将基础层10i的厚度设定为不小于特定厚度，第一半导体层10的厚度被保持为不小于特定厚度。由此，可以实现位错密度的降低以及第一半导体层10中的电流的扩展，从而抑制开裂的产生。
当通过特定的晶体生长方法在蓝宝石衬底上形成GaN层(例如，i-GaN层或n-GaN层)时，即使GaN层厚，也不会产生开裂。例如，在这样的配置中不会产生开裂，其中，在蓝宝石衬底上将i-GaN层形成为具有2μm到5μm之间的厚度，并且在i-GaN层上将n-GaN层形成为具有3μm到5μm之间的厚度。因此，当在蓝宝石衬底上形成GaN层时，可以设定GaN层的厚度而不考虑开裂的产生。
与此形成对比，当在Si衬底上形成GaN层时，由于热膨胀系数差异而容易产生开裂。例如，据报导，在Si衬底上形成含Al层且在含Al层上形成GaN层的配置中，GaN层的不会产生开裂的厚度为约3μm。
根据本申请的发明的发明人的研究，当使GaN层的厚度(基础层10i和第一半导体层10的总厚度)大时，容易产生开裂，并且，即使在相对优良的条件下，GaN层的基本上不会产生开裂的最大厚度为5μm。
以该方式，当GaN层被形成在Si衬底上时，在抑制开裂的产生方面施加了新的限制。在抑制开裂的产生同时降低位错密度的问题是在Si衬底上形成半导体发光器件时新浮现的问题。该问题为在蓝宝石衬底上形成半导体发光器件时不会引起的问题。例如，如果将在蓝宝石衬底上形成半导体发光器件时使用的配置应用于在Si衬底上形成半导体发光器件的情况，则会产生大量开裂。此外，还会产生回熔蚀刻。尚未报导过用于解决该问题的方法。本申请的该实施例旨在解决该问题。
例如，当将GaN层形成在Si衬底上时，抑制开裂产生是第一考虑因素。在开裂正在产生的状态下，甚至不能评估位错密度。因此，当GaN层要形成在Si衬底上时，使GaN层的厚度尽可能小，由此抑制开裂的产生。此时，要求n-GaN层的厚度不小于特定厚度以获得优良电特性。出于该目的，具有小厚度的每个GaN层被设定为n-GaN层。也就是，在抑制开裂的产生的同时获得优良电特性使得难以采用其中设置i-GaN层的配置。
根据本申请的发明的发明人的研究，发现具有不小于特定厚度的厚度的i-GaN层的设置使得可以在抑制开裂的产生并确保优良电特性的同时降低位错密度。
存在这样的配置，其中，在Si衬底上形成的含Al的氮化物半导体层50上设置n-GaN层而不设置基础层10i(参见第二参考例)。在该情况下，如关于图5A描述的，存在大量的位错Ds。
在上述配置中，存在这样的情况，其中，含Al的氮化物半导体层50的多层结构体53中的最上层为第一层51(例如，GaN层)。也就是，存在这样的配置，其中，在第一层51上设置n-GaN层(第一半导体层10)而不是第二层52。在该情况下，可以降低最上面的第一层51中的位错密度。然而，由于第一层51具有小的厚度，位错密度的降低是不充分的。也就是，在其中在多层结构体53的第一层51上设置n-GaN层的配置中，难以充分地获得减少位错的效果。
比较而言，在该实施例中，在含Al的氮化物半导体层50中设置多层结构体53的情况下，基础层10i的厚度被设定为大于多层结构体53的第一层51的厚度。以该方式，在该实施例中采用了降低位错密度的独特配置。以该方式，可以提供在硅衬底上形成的具有低位错密度和优良晶体质量的氮化物半导体器件。
(第五实施例)
图8为示例了根据第五实施例的氮化物半导体器件的配置的示意性截面图。
如图8所示，在根据该实施例的氮化物半导体器件112中，在含Al的氮化物半导体层50中包括的多层结构体53除了包括第一层51和第二层52之外还包括第三层57。由于该配置与半导体发光器件111的配置相同，因此略去了对除该点之外的配置的描述。
在该情况下同样地，第二层52包含含Al的氮化物半导体。第一层51被设置在多个第二层52之间。第一层51包含具有比第二层52中的Al组成比低的Al组成比的氮化物半导体。
第三层57被设置在第二层52与第一层51之间并在每个第二层52上且包含氮化物半导体。第三层57中的Al组成比高于第一层51中的Al组成比且低于第二层52中的Al组成比。
例如，AlN被用于第二层52，并且，例如，GaN被用于第一层51。Alx3Ga1-x3N层(0<x3<1)被用于第三层57。
第二层52中的Al组成比例如不小于0.95。第一层51中的Al组成比不大于0.1。第三层57中的Al组成比(x3)高于0.1且低于0.95。
具有例如12nm(不小于10nm且不大于14nm)的厚度的AlN层被用作第二层52。具有例如450nm(不小于300nm且不大于600nm)的厚度的GaN层被用作第一层51。具有例如20nm(不小于15nm且不大于25nm)的厚度的Al0.8Ga0.2N层被用作第三层57。第三层57的Al组成比x3可以不小于0.7且不大于0.9。
在该情况下同样地，基础层10i的厚度大于第一层51的厚度且小于第一半导体层10的厚度。由此，可以获得低位错密度。
与上述实例中一样地，当在多层结构体53中设置第三层57时，第一层51(例如，GaN层)的数目可以为一个。此外，第一层51的数目可以为两个或更多个。
同样在该实施例中，基础层10i和第一半导体层10的总厚度被设定为不小于2μm且不大于5μm。由此，在Si衬底上形成的半导体发光器件中，可以在实现对开裂的抑制并确保优良的电特性的同时降低位错密度。
根据该实施例的多层结构体53对应于其中各自具有倾斜组成的多个AlxGa1-xN层(0≤x≤1)被用作含Al的氮化物半导体层50的情况。在该实施例中，在第一层51与第二层52之间设置的第三层57中，Al组成比可以不是恒定的而是可变的。
(第六实施例)
根据该实施例的氮化物半导体晶片具有与关于图6A和6B描述的氮化物半导体晶片120和130中的每一个的配置相同的配置。当如上所述将基础层10i的厚度设定为不小于特定厚度而不是限制为先前描述的不小于1μm时，可以降低位错密度。
也就是，根据该实施例的氮化物半导体晶片包括硅衬底40、设置在硅衬底40上的含Al的氮化物半导体层50、基础层10i以及功能层10s。
基础层10i被设置在含Al的氮化物半导体层50上，具有低杂质浓度并包含GaN。功能层10s被设置在基础层10i上并包括第一半导体层10。第一半导体层10具有高于基础层10i中的杂质浓度的杂质浓度，并包含第一导电类型的GaN。基础层10i为例如i-GaN层，第一半导体层10为n-GaN层。
含Al的氮化物半导体层50包括第一层51和多个第二层52，每个第二层52包含含Al的氮化物半导体，第一层51被设置在多个第二层52之间并包含具有比第二层52中的Al组成比低的Al组成比的氮化物半导体。第一层51中的Al组成比例如不大于0.1。基础层10i的厚度大于第一层51的厚度且小于第一半导体层10的厚度。由此，可以提供使用硅衬底的具有低位错密度和优良晶体质量的氮化物半导体晶片。
如前所述，在根据该实施例的氮化物半导体晶片中，基础层10i的厚度优选大于300nm。由此，可以充分地降低位错密度。基础层10i的厚度更优选不小于1μm。由此，可以进一步降低位错密度。
在根据该实施例的氮化物半导体晶片中，基础层10i和第一半导体层10的总厚度优选不小于2μm且不大于5μm。由此，可以实现位错密度的降低以及第一半导体层10中的电流的扩展，从而抑制开裂的产生。
图9为示例了根据第六实施例的氮化物半导体晶片的配置的示意性截面图。
如图9所示，在根据该实施例的一个实例的氮化物半导体晶片131中，多层结构体53还包括第三层57。第三层57被设置在第二层52与第一层51之间且在每个第二层52上，并包含氮化物半导体。第三层57中的Al组成比高于第一层51中的Al组成比且低于第二层52中的Al组成比。AlN例如被用于第二层52，GaN例如被用于第一层51。此外，Alx3Ga1-x3N层(0<x3<1)被用于第三层57。
作为氮化物半导体晶片131，可以提供使用硅衬底的具有低位错密度和优良晶体质量的氮化物半导体晶片。与在上述实例中一样，当第三层57被设置在多层结构体53中时，第一层51(例如，GaN层)的数目可以为一个。此外，第一层51的数目可以为两个或更多个。
在该实施例中，基础层10i中的杂质浓度不大于1×1017cm-3。
同样在该实施例中，含Al的氮化物半导体层50还可以包括被设置在硅衬底40与多层结构体53之间并包含AlN的缓冲层55以及被设置在缓冲层55与多层结构体53之间并包含AlGaN的中间层54。
(第七实施例)
该实施例涉及制造氮化物半导体层的方法。如上所述，基础层10i的厚度不局限于不小于1μm。根据该实施例的制造方法的全部工艺的顺序与关于图7所描述的一样。
在该制造方法中，在硅衬底40上形成包括多层结构体53的含Al的氮化物半导体层50(步骤S110)。在该工艺中，多层结构体53包括第一层51和多个第二层52，每个第二层52包含含Al的氮化物半导体，第一层51被设置在多个第二层52之间并包含具有比第二层52中的Al组成比低的Al组成比的氮化物半导体。
在该制造方法中，在含Al的氮化物半导体层50上形成基础层10i(步骤S120)。基础层10i具有低杂质浓度，并具有大于第一层51的厚度的厚度，且包含GaN。
在该制造方法中，在基础层上形成功能层10s(步骤S130)。功能层10s包括第一半导体层10。第一半导体层10具有高于基础层10i中的杂质浓度的杂质浓度，并具有大于基础层10i的厚度的厚度，且包含第一导电类型的GaN。
以该方式，可以在硅衬底上制造具有低位错密度和优良晶体质量的氮化物半导体器件。
根据各实施例，可以提供在硅衬底上形成的并具有低位错密度和优良晶体质量的氮化物半导体器件、氮化物半导体晶片以及制造氮化物半导体层的方法。
在本说明书中，“氮化物半导体”包括化学式为BxInyAlzGa1-x-y-zN(0≤x≤1，0≤y≤1，0≤z≤1，x+y+z≤1)的所有半导体成分，其中每个组成比x，y和z在该范围内变化。“氮化物半导体”还包含上述化学式中的N(氮)之外的Ⅴ族元素、被添加以控制各种特性(例如导电类型等等)的各种元素、以及非故意地包含的各种元素。
在本申请的说明书中，“垂直”和“平行”不但指严格垂直和严格平行，还包括例如由制造工艺引起的波动等。基本垂直和基本平行就足够了。
上文中，参考具体实例描述了本发明的示例性实施例。然而，本发明不限于这些具体实例。例如，本领域的技术人员可以通过从已知技术适当地选择包括在氮化物半导体器件和晶片中的诸如衬底、含Al的氮化物半导体层、基础层、半导体层、发光部和功能层等的部件的具体配置而相似地实施本发明。这样的实施在获得相似的效果的程度上包括在本发明的范围内。
此外，具体实例的任何两个或更多的要素可以在技术可行的范围内组合且在包含实施例的精神的程度上包括在实施例的范围内。
另外，本领域的技术人员基于上面作为本发明的实施例描述的氮化物半导体器件、氮化物半导体晶片和制造氮化物半导体层的方法，通过适当的设计修改而可实施的所有氮化物半导体器件、氮化物半导体晶片和制造氮化物半导体层的方法同样在包含本发明的实施例的主旨的程度上包括在本发明的范围内。
另外，在本发明的精神内的各种修改和改变对于本领域的技术人员而言将是显而易见的。
虽然已描述了特定实施例，但这些实施例仅作为实例给出，并不旨在限制本发明的范围。实际上，本文中描述的新颖实施例可以以各种其它形式具体化；另外，可以在不脱离本发明的精神的情况下对本文中描述的实施例进行形式上的各种省略、替代和改变。所附权利要求及其等效物旨在涵盖落入本发明的范围和精神内的这样的形式或修改。

Claims (16)

1.一种氮化物半导体器件，包括：
GaN的基础层，其形成在含Al的氮化物半导体层上，所述含Al的氮化物半导体层形成在硅衬底上，所述基础层直接接触所述含Al的氮化物半导体层；以及
功能层，其被设置在所述基础层上，所述功能层包括第一半导体层，所述第一半导体层的杂质浓度高于所述基础层的杂质浓度，且所述第一半导体层包含第一导电类型的GaN，
所述含Al的氮化物半导体层包括缓冲层、中间层以及多层结构体，
所述缓冲层被设置在所述硅衬底与所述多层结构体之间，所述缓冲层包含AlN，
所述中间层被设置在所述缓冲层与所述多层结构体之间，所述中间层包含AlGaN，
所述多层结构体包括多个第一层和与所述第一层交替层叠的多个第二层，
所述第一层包含氮化物半导体，
所述第二层包含含Al的氮化物半导体，
所述第一层的Al组成比低于所述第二层的Al组成比，
所述基础层的厚度大于所述第一层中每一个的厚度，且
所述基础层的厚度小于所述第一半导体层的厚度，
其中所述基础层的厚度大于300纳米，
电流通过所述第一半导体层，
所述第一半导体层的厚度不小于1微米且不大于4微米，以及，
所述基础层的厚度和所述第一半导体层的厚度的总和不大于5微米，
所述第二层中的最上层被设置在所述第一层中的最上层与所述基础层之间。
2.根据权利要求1的器件，其中，所述基础层的厚度不小于1微米。
3.根据权利要求1的器件，其中，所述基础层的厚度与所述第一半导体层的厚度的所述总和不小于2微米。
4.根据权利要求1的器件，其中，所述第一层中每一个的Al组成比不大于0.1。
5.根据权利要求1的器件，其中，
所述多层结构体还包括多个第三层，所述第三层中的一个被设置在所述第二层中的一个上且在所述第一层中的一个与所述第二层中的所述一个之间，
所述第三层中每个的Al组成比高于所述第一层中每个的Al组成比，且
所述第三层中每个的Al组成比低于所述第二层中每个的Al组成比。
6.根据权利要求1的器件，其中，所述基础层的杂质浓度不大于1×1017cm-3。
7.根据权利要求1的器件，其中，所述功能层还包括：
发光部，其被设置在所述第一半导体层上并包括阱层和多个势垒层，所述阱层被设置在所述势垒层之间；以及
第二半导体层，其被设置在所述发光部上，包含氮化物半导体，并具有与所述第一导电类型不同的第二导电类型。
8.一种氮化物半导体晶片，包括：
硅衬底；
含Al的氮化物半导体层，其被设置在所述硅衬底上；
GaN的基础层，其被设置在所述含Al的氮化物半导体层上，所述基础层直接接触所述含Al的氮化物半导体层；以及
功能层，其被设置在所述基础层上，所述功能层包括第一半导体层，所述第一半导体层的杂质浓度高于所述基础层的杂质浓度，且所述第一半导体层包含第一导电类型的GaN，
所述含Al的氮化物半导体层包括缓冲层、中间层以及多层结构体，
所述缓冲层被设置在所述硅衬底与所述多层结构体之间，所述缓冲层包含AlN，
所述中间层被设置在所述缓冲层与所述多层结构体之间，所述中间层包含AlGaN，
所述多层结构体包括多个第一层和与所述第一层交替层叠的多个第二层，
所述第一层包含氮化物半导体，
所述第二层包含含Al的氮化物半导体，
所述第一层的Al组成比低于所述第二层的Al组成比，
所述基础层的厚度大于所述第一层中每一个的厚度，且
所述基础层的厚度小于所述第一半导体层的厚度，
其中所述基础层的厚度大于300纳米，
电流通过所述第一半导体层，
所述第一半导体层的厚度不小于1微米且不大于4微米，以及，
所述基础层的厚度和所述第一半导体层的厚度的总和不大于5微米，
所述第二层中的最上层被设置在所述第一层中的最上层与所述基础层之间。
9.根据权利要求8的晶片，其中，所述基础层的厚度不小于1微米。
10.根据权利要求8的晶片，其中，所述基础层的厚度与所述第一半导体层的厚度的所述总和不小于2微米。
11.根据权利要求8的晶片，其中，所述第一层中每一个的Al组成比不大于0.1。
12.根据权利要求8的晶片，其中，
所述多层结构体还包括多个第三层，所述第三层中的一个被设置在所述第二层中的一个上且在所述第一层中的一个与所述第二层中的所述一个之间，
所述第三层中每个的Al组成比高于所述第一层中每个的Al组成比，且
所述第三层中每个的Al组成比低于所述第二层中每个的Al组成比。
13.根据权利要求8的晶片，其中，所述基础层中的杂质浓度不大于1×1017cm-3。
14.一种制造氮化物半导体层的方法，包括：
在硅衬底上形成含Al的氮化物半导体层，所述含Al的氮化物半导体层包括缓冲层、中间层以及多层结构体，所述缓冲层被设置在所述硅衬底与所述多层结构体之间，所述缓冲层包含AlN，所述中间层被设置在所述缓冲层与所述多层结构体之间，所述中间层包含AlGaN，所述多层结构体包括多个第一层和与所述第一层交替层叠的多个第二层，所述第一层包含氮化物半导体，所述第二层包含含Al的氮化物半导体，且所述第一层中每个的Al组成比低于所述第二层的Al组成比；
直接在所述含Al的氮化物半导体层上形成GaN的基础层，所述基础层的厚度大于所述第一层中每个的厚度；以及
在所述基础层上形成功能层，所述功能层包括第一半导体层，所述第一半导体层的杂质浓度高于所述基础层的杂质浓度，所述第一半导体层的厚度大于所述基础层的厚度，且所述第一半导体层包含第一导电类型的GaN，
其中所述基础层的厚度大于300纳米，
电流通过所述第一半导体层，
所述第一半导体层的厚度不小于1微米且不大于4微米，以及，
所述基础层的厚度和所述第一半导体层的厚度的总和不大于5微米，
所述第二层中的最上层被设置在所述第一层中的最上层与所述基础层之间。
15.根据权利要求14的方法，其中，所述基础层的厚度不小于1微米。
16.根据权利要求14的方法，其中，所述基础层的厚度与所述第一半导体层的厚度的所述总和不小于2微米。
CN201210048487.1A 2011-05-16 2012-02-28 氮化物半导体器件和晶片以及制造氮化物半导体层的方法 Expired - Fee Related CN102790155B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011109070 2011-05-16
JP109070/2011 2011-05-16
JP2012006068A JP5911727B2 (ja) 2011-05-16 2012-01-16 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP006068/2012 2012-01-16

Publications (2)

Publication Number Publication Date
CN102790155A CN102790155A (zh) 2012-11-21
CN102790155B true CN102790155B (zh) 2015-11-11

Family

ID=45768135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210048487.1A Expired - Fee Related CN102790155B (zh) 2011-05-16 2012-02-28 氮化物半导体器件和晶片以及制造氮化物半导体层的方法

Country Status (4)

Country Link
EP (1) EP2525417A3 (zh)
JP (1) JP5911727B2 (zh)
KR (1) KR20130120430A (zh)
CN (1) CN102790155B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5117609B1 (ja) 2011-10-11 2013-01-16 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
US9691855B2 (en) 2012-02-17 2017-06-27 Epistar Corporation Method of growing a high quality III-V compound layer on a silicon substrate
KR20150113137A (ko) * 2013-01-31 2015-10-07 오스람 옵토 세미컨덕터스 게엠베하 반도체층 시퀀스 및 반도체층 시퀀스의 제조 방법
KR20140133085A (ko) * 2013-05-09 2014-11-19 엘지이노텍 주식회사 반도체 소자 및 그의 제조 방법
JP6121806B2 (ja) 2013-06-07 2017-04-26 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
EP2983195A1 (en) * 2014-08-04 2016-02-10 EpiGan NV Semiconductor structure comprising an active semiconductor layer of the iii-v type on a buffer layer stack and method for producing semiconductor structure

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3545197B2 (ja) * 1998-03-23 2004-07-21 三洋電機株式会社 半導体素子およびその製造方法
SG94712A1 (en) * 1998-09-15 2003-03-18 Univ Singapore Method of fabricating group-iii nitride-based semiconductor device
JP2001077412A (ja) * 1999-09-02 2001-03-23 Sanyo Electric Co Ltd 半導体素子およびその製造方法
JP3778765B2 (ja) * 2000-03-24 2006-05-24 三洋電機株式会社 窒化物系半導体素子およびその製造方法
JP2001298215A (ja) * 2000-04-14 2001-10-26 Nichia Chem Ind Ltd 発光素子
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
JP2004296717A (ja) * 2003-03-26 2004-10-21 Toshimasa Suzuki 窒化物系半導体を含む積層体およびそれを用いた電子素子
TWI240439B (en) * 2003-09-24 2005-09-21 Sanken Electric Co Ltd Nitride semiconductor device and manufacturing method thereof
JP2006332205A (ja) * 2005-05-24 2006-12-07 Rohm Co Ltd 窒化物半導体発光素子
JP2007088426A (ja) * 2005-08-25 2007-04-05 Furukawa Electric Co Ltd:The 半導体電子デバイス
KR20070062686A (ko) * 2005-12-13 2007-06-18 엘지이노텍 주식회사 질화물 반도체 발광 소자 및 제조 방법
JP5116977B2 (ja) * 2006-02-17 2013-01-09 古河電気工業株式会社 半導体素子
US20080054248A1 (en) * 2006-09-06 2008-03-06 Chua Christopher L Variable period variable composition supperlattice and devices including same
TWI377703B (en) * 2007-05-02 2012-11-21 Showa Denko Kk Production method of group iii nitride semiconductor light-emitting device
JP5473445B2 (ja) * 2009-07-17 2014-04-16 シャープ株式会社 エピタキシャルウェハ
JP4681684B1 (ja) * 2009-08-24 2011-05-11 Ｄｏｗａエレクトロニクス株式会社 窒化物半導体素子およびその製造方法
EP2498282A4 (en) * 2009-11-04 2014-06-25 Dowa Electronics Materials Co NITRIDE III SUBSTRATE WITH EPITAXIAL STRATIFICATION

Also Published As

Publication number Publication date
JP5911727B2 (ja) 2016-04-27
EP2525417A3 (en) 2016-01-13
KR20130120430A (ko) 2013-11-04
EP2525417A2 (en) 2012-11-21
CN102790155A (zh) 2012-11-21
JP2012256833A (ja) 2012-12-27

Similar Documents

Publication Publication Date Title
KR101646064B1 (ko) 질화물 반도체 발광 소자의 제조 방법, 웨이퍼, 질화물 반도체 발광 소자
CN102790147B (zh) 氮化物半导体器件、氮化物半导体晶片以及用于制造氮化物半导体层的方法
US7456034B2 (en) Nitride semiconductor device and method for fabricating the same
US10008571B2 (en) Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer
US20080135829A1 (en) Nitride Semiconductor Light Emitting Device and Fabrication Method Thereof
US8969891B2 (en) Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
CN102790155B (zh) 氮化物半导体器件和晶片以及制造氮化物半导体层的方法
EP2270879B1 (en) Nitride semiconductor light emitting element and manufacturing method thereof
US9190268B2 (en) Method for producing Ga-containing group III nitride semiconductor
KR101405693B1 (ko) 반도체 발광소자 및 그 제조방법
JP6649693B2 (ja) 窒化物半導体発光素子及びその製造方法
KR20120128088A (ko) 질화물 반도체 소자, 질화물 반도체 웨이퍼 및 질화물 반도체층의 제조 방법
KR101850537B1 (ko) 반도체 소자
JP5337272B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP5340351B2 (ja) 窒化物半導体装置
CN116247138A (zh) Led外延结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151111

Termination date: 20170228

CF01 Termination of patent right due to non-payment of annual fee