CN116247138A - Led外延结构及其制备方法 - Google Patents
Led外延结构及其制备方法 Download PDFInfo
- Publication number
- CN116247138A CN116247138A CN202310450614.9A CN202310450614A CN116247138A CN 116247138 A CN116247138 A CN 116247138A CN 202310450614 A CN202310450614 A CN 202310450614A CN 116247138 A CN116247138 A CN 116247138A
- Authority
- CN
- China
- Prior art keywords
- type semiconductor
- layer
- semiconductor layer
- thickness
- led epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 378
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 52
- 238000004519 manufacturing process Methods 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 28
- 230000000903 blocking effect Effects 0.000 claims description 26
- 239000000203 mixture Substances 0.000 claims description 11
- 230000007423 decrease Effects 0.000 claims description 4
- 229910002601 GaN Inorganic materials 0.000 description 27
- 230000007547 defect Effects 0.000 description 17
- 239000013078 crystal Substances 0.000 description 13
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 13
- 230000001965 increasing effect Effects 0.000 description 12
- 230000009286 beneficial effect Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000007480 spreading Effects 0.000 description 7
- 238000003892 spreading Methods 0.000 description 7
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- 230000004913 activation Effects 0.000 description 5
- 230000002776 aggregation Effects 0.000 description 5
- 238000004220 aggregation Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 230000006798 recombination Effects 0.000 description 5
- 238000005215 recombination Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004020 luminiscence type Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 230000003446 memory effect Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000001819 mass spectrum Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供了一种LED外延结构及其制备方法，其中所述LED外延结构从下至上依次包括：衬底、缓冲层、非故意掺杂层、N型半导体层、有源层以及P型半导体层，其中P型半导体层包括依次堆叠的第一P型半导体层、第二P型半导体层和第三P型半导体层，P型半导体层中的至少部分结构层掺杂有Mg，且第二P型半导体层的Mg掺杂浓度<第一P型半导体层的Mg掺杂浓度<第三P型半导体层的Mg掺杂浓度。本发明通过设置“U”字型掺杂的P型半导体层，能够增强电流扩展能力，提高LED的抗静电能力，改善LED的漏电问题，进而提高LED的可靠性。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种LED外延结构及其制备方法。
背景技术
氮化镓基发光二极管(Light Emitting Diode，LED)由于其高效的发光效率，目前已经广泛的应用在背光、照明、车灯、装饰等各个光源领域。
氮化镓属于宽禁带高电阻率材料，导致在生产过程中产生的感生电荷不易消失，当感生电荷聚集到一定程度，会产生很高的静电电压，容易造成发光二极管击穿，进而导致漏电发生，严重影响发光二极管(LED)的可靠性。
因此有必要提供一种LED外延结构及其制备方法来增强LED的抗静电能力，进而改善漏电问题，提高LED的可靠性。
发明内容
本发明的目的在于提供一种LED外延结构及其制备方法，以增强LED的抗静电能力，改善LED的漏电问题，进而提高LED的可靠性。
为了实现上述目的以及其他相关目的，本发明提供了一种LED外延结构，从下至上依次包括：衬底、缓冲层、非故意掺杂层、N型半导体层、有源层以及P型半导体层，其中所述P型半导体层包括依次堆叠的第一P型半导体层、第二P型半导体层和第三P型半导体层，所述P型半导体层中的至少部分结构层掺杂有Mg，且所述第二P型半导体层的Mg掺杂浓度<所述第一P型半导体层的Mg掺杂浓度<所述第三P型半导体层的Mg掺杂浓度。
可选的，在所述的LED外延结构中，所述第一P型半导体层的Mg掺杂浓度为5E19cm-3～5E20cm-3；所述第二P型半导体层不掺杂Mg或者低掺杂Mg，且低掺杂Mg的掺杂浓度为1E17cm-3～1E19cm-3；所述第三P型半导体层的Mg掺杂浓度大于5E20cm-3。
可选的，在所述的LED外延结构中，所述第一P型半导体层为AlN层、第一Mg层和第一MgN层依次交替生长形成的超晶格结构，且该超晶格结构的周期数为10～20。
可选的，在所述的LED外延结构中，所述第一P型半导体层的厚度为15nm～70nm，且每个周期中的所述AlN层的厚度为0.7nm～2nm，所述第一Mg层的厚度为0.3nm～0.5nm，所述第一MgN层的厚度为0.5nm～1nm。
可选的，在所述的LED外延结构中，所述AlN层的单个周期的厚度沿着所述第一P型半导体层的生长方向逐渐降低。
可选的，在所述的LED外延结构中，所述第二P型半导体层的材料包括GaN、AlGaN和AlInGaN中的至少一种，且所述第二P型半导体层的厚度为20nm～200nm。
可选的，在所述的LED外延结构中，所述第三P型半导体层为InxGa(1-x)N层、第二Mg层和第二MgN层依次交替生长形成的超晶格结构，x的范围为0.005～0.02，且该超晶格结构的周期数为5～10。
可选的，在所述的LED外延结构中，所述InxGa(1-x)N层的单个周期的In组分沿着所述第三P型半导体层的生长方向逐渐增大。
可选的，在所述的LED外延结构中，所述第三P型半导体层的厚度为7.5nm～35nm，且每个周期中的所述InxGa(1-x)N层的厚度为0.7nm～2nm，所述第二Mg层的厚度为0.3nm～0.5nm，所述第二MgN层的厚度为0.5nm～1nm。
可选的，在所述的LED外延结构中，所述InxGa(1-x)N层的单个周期的厚度沿着所述第三P型半导体层的生长方向逐渐增加。
可选的，在所述的LED外延结构中，所述N型半导体层包括依次堆叠的第一N型半导体层、第二N型半导体层和第三N型半导体层，所述第一N型半导体层、第二N型半导体层和第三N型半导体层中掺杂有Si，且所述第二N型半导体层的Si掺杂浓度<所述第一N型半导体层的Si掺杂浓度<所述第三N型半导体层的Si掺杂浓度。
可选的，在所述的LED外延结构中，所述第一N型半导体层的Si掺杂浓度为1E18cm-3～1E19cm-3；所述第二N型半导体层的Si掺杂浓度为1E17cm-3～1E18cm-3；所述第三N型半导体层的Si掺杂浓度为1E19cm-3～1E20cm-3。
可选的，在所述的LED外延结构中，所述第一N型半导体层为第一Si层、第一SiN层和AlaGa(1-a)N层依次交替生长形成的超晶格结构，a的范围为0.01～0.1，且该超晶格结构的周期数为5～10。
可选的，在所述的LED外延结构中，所述第一N型半导体层的厚度为100nm～500nm，且每个周期中的所述第一Si层的厚度为0.2nm～0.5nm，所述第一SiN层的厚度为0.3nm～1nm，所述AlaGa(1-a)N层的厚度为19.5nm～48.5nm。
可选的，在所述的LED外延结构中，所述第二N型半导体层的材料包括GaN、AlGaN和AlInGaN中的至少一种，且所述第二N型半导体层的厚度为100nm～500nm。
可选的，在所述的LED外延结构中，所述第三N型半导体层为第二Si层、第二SiN层和GaN层依次交替生长形成的超晶格结构，且该超晶格结构的周期数为10～20。
可选的，在所述的LED外延结构中，所述第三N型半导体层的厚度为500nm～2000nm，且每个周期中的所述第二Si层的厚度为0.2nm～0.5nm，所述第二SiN层的厚度为0.3nm～1nm，所述GaN层的厚度为49.5nm～98.5nm。
可选的，在所述的LED外延结构中，所述LED外延结构还包括电子阻挡层，且所述电子阻挡层位于所述有源层与所述第一P型半导体层之间。
可选的，在所述的LED外延结构中，所述LED外延结构还包括应力缓冲层，且所述应力缓冲层位于所述N型半导体层与所述有源层之间。
为了实现上述目的以及其他相关目的，本发明还提供了一种LED外延结构的制备方法，包括以下步骤：
提供一衬底；
在所述衬底上依次生长缓冲层、非故意掺杂层、N型半导体层、有源层以及P型半导体层，其中所述P型半导体层包括依次堆叠的第一P型半导体层、第二P型半导体层和第三P型半导体层，所述P型半导体层中的至少部分结构层掺杂有Mg，且所述第二P型半导体层的Mg掺杂浓度<所述第一P型半导体层的Mg掺杂浓度<所述第三P型半导体层的Mg掺杂浓度。
可选的，在所述的LED外延结构的制备方法中，所述第一P型半导体层的Mg掺杂浓度为5E19cm-3～5E20cm-3；所述第二P型半导体层不掺杂Mg或者低掺杂Mg，且低掺杂Mg的掺杂浓度为1E17cm-3～1E19cm-3；所述第三P型半导体层的Mg掺杂浓度大于5E20cm-3。
可选的，在所述的LED外延结构的制备方法中，所述第一P型半导体层为AlN层、第一Mg层和第一MgN层依次交替生长形成的超晶格结构，且该超晶格结构的周期数为10～20。
可选的，在所述的LED外延结构的制备方法中，所述第一P型半导体层的厚度为15nm～70nm，且每个周期中的所述AlN层的厚度为0.7nm～2nm，所述第一Mg层的厚度为0.3nm～0.5nm，所述第一MgN层的厚度为0.5nm～1nm。
可选的，在所述的LED外延结构的制备方法中，所述AlN层的单个周期的厚度沿着所述第一P型半导体层的生长方向逐渐降低。
可选的，在所述的LED外延结构的制备方法中，所述第二P型半导体层的材料包括GaN、AlGaN和AlInGaN中的至少一种，且所述第二P型半导体层的厚度为20nm～200nm。
可选的，在所述的LED外延结构的制备方法中，所述第三P型半导体层为InxGa(1-x)N层、第二Mg层和第二MgN层依次交替生长形成的超晶格结构，x的范围为0.005～0.02，且该超晶格结构的周期数为5～10。
可选的，在所述的LED外延结构的制备方法中，所述InxGa(1-x)N层的单个周期的In组分沿着所述第三P型半导体层的生长方向逐渐增大。
可选的，在所述的LED外延结构的制备方法中，所述第三P型半导体层的厚度为7.5nm～35nm，且每个周期中的所述InxGa(1-x)N层的厚度为0.7nm～2nm，所述第二Mg层的厚度为0.3nm～0.5nm，所述第二MgN层的厚度为0.5nm～1nm。
可选的，在所述的LED外延结构的制备方法中，所述InxGa(1-x)N层的单个周期的厚度沿着所述第三P型半导体层的生长方向逐渐增加。
可选的，在所述的LED外延结构的制备方法中，所述N型半导体层包括依次堆叠的第一N型半导体层、第二N型半导体层和第三N型半导体层，所述第一N型半导体层、第二N型半导体层和第三N型半导体层中掺杂有Si，且所述第二N型半导体层的Si掺杂浓度<所述第一N型半导体层的Si掺杂浓度<所述第三N型半导体层的Si掺杂浓度。
可选的，在所述的LED外延结构的制备方法中，所述第一N型半导体层的Si掺杂浓度为1E18cm-3～1E19cm-3；所述第二N型半导体层的Si掺杂浓度为1E17cm-3～1E18cm-3；所述第三N型半导体层的Si掺杂浓度为1E19cm-3～1E20cm-3。
可选的，在所述的LED外延结构的制备方法中，所述第一N型半导体层为第一Si层、第一SiN层和AlaGa(1-a)N层依次交替生长形成的超晶格结构，a的范围为0.01～0.1，且该超晶格结构的周期数为5～10。
可选的，在所述的LED外延结构的制备方法中，所述第一N型半导体层的厚度为100nm～500nm，且每个周期中的所述第一Si层的厚度为0.2nm～0.5nm，所述第一SiN层的厚度为0.3nm～1nm，所述AlaGa(1-a)N层的厚度为19.5nm～48.5nm。
可选的，在所述的LED外延结构的制备方法中，所述第二N型半导体层的材料包括GaN、AlGaN和AlInGaN中的至少一种，且所述第二N型半导体层的厚度为100nm～500nm。
可选的，在所述的LED外延结构的制备方法中，所述第三N型半导体层为第二Si层、第二SiN层和GaN层依次交替生长形成的超晶格结构，且该超晶格结构的周期数为10～20。
可选的，在所述的LED外延结构的制备方法中，所述第三N型半导体层的厚度为500nm～2000nm，且每个周期中的所述第二Si层的厚度为0.2nm～0.5nm，所述第二SiN层的厚度为0.3nm～1nm，所述GaN层的厚度为49.5nm～98.5nm。
可选的，在所述的LED外延结构的制备方法中，所述LED外延结构还包括电子阻挡层，且所述电子阻挡层位于所述有源层与所述第一P型半导体层之间。
可选的，在所述的LED外延结构的制备方法中，所述LED外延结构还包括应力缓冲层，且所述应力缓冲层位于所述N型半导体层与所述有源层之间。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明将P型半导体层设置成依次堆叠的第一P型半导体层、第二P型半导体层和第三P型半导体层，且第二P型半导体层的Mg掺杂浓度<第一P型半导体层的Mg掺杂浓度<第三P型半导体层的Mg掺杂浓度，即本发明设置了“U”字型掺杂的P型半导体层，而“U”字型掺杂结构类似形成平板电容，具有类电容特性，可以提高抗静电能力。而且第二P型半导体层的Mg掺杂浓度相对较低，可以增加电流扩展能力，避免电流聚集，防止形成漏电通道，提高抗静电能力，同时还可以提高LED外延结构的晶体质量，使得LED外延结构的缺陷少，漏电通道少，抗静电能力高，进而可以改善LED的漏电问题，提高LED的可靠性。
其次，本发明将N型半导体层设置成依次堆叠的第一N型半导体层、第二N型半导体层和第三N型半导体层，且第二N型半导体层的Si掺杂浓度<第一N型半导体层的Si掺杂浓度<第三N型半导体层的Si掺杂浓度，即本发明设置了“U”字型掺杂的N型半导体层，而“U”字型掺杂结构类似形成平板电容，具有类电容特性，可以提高抗静电能力。而且第二N型半导体层的Si掺杂浓度相对较低，可以增加电流扩展能力，避免电流聚集，防止形成漏电通道，提高抗静电能力，同时还可以提高LED外延结构的晶体质量，使得LED外延结构的缺陷少，漏电通道少，抗静电能力高，进而可以改善LED的漏电问题，提高LED的可靠性。
而且，本发明的第一P型半导体层为AlN层、第一Mg层和第一MgN层依次交替生长形成的超晶格结构，能够缓解电子阻挡层和第二P型半导体层之间的应力，其中AlN层采用的是高禁带宽度材料AlN，其厚度逐渐降低更有利于空穴从P型半导体层向有源层方向移动，而AlN层、第一Mg层和第一MgN层组成的超晶格结构提供高掺杂Mg，利于Mg离化产生更多空穴，提高空穴注入效率，增强辐射复合发光。
此外，本发明的第三P型半导体层为InxGa(1-x)N层、第二Mg层和第二MgN层依次交替生长形成的超晶格结构，且沿着第三P型半导体层的生长方向，InxGa(1-x)N层的厚度逐渐增加，且InxGa(1-x)N层的In组分也逐渐增大，In组分能降低Mg活化能，In组分增加更容易形成高掺杂，获得更好的欧姆接触，使得LED的工作电压降低。
附图说明
图1示出了本发明一实施例的LED外延结构的结构示意图；
图2示出了本发明一实施例的N型半导体层的结构示意图；
图3示出了本发明一实施例的P型半导体层的结构示意图；
图4示出了本发明一实施例的LED外延结构的二次离子质谱图；
其中，图1～图4中：
10-衬底，11-缓冲层，12-非故意掺杂层，13-第一N型半导体层，131-第一Si层，132-第一SiN层，133-AlaGa(1-a)N层，14-第二N型半导体层，15-第三N型半导体层，151-第二Si层，152-第二SiN层，153-GaN层，16-应力缓冲层，17-有源层，18-电子阻挡层，19-第一P型半导体层，191-AlN层，192-第一Mg层，193-第一MgN层，20-第二P型半导体层，21-第三P型半导体层，211-InxGa(1-x)N层，212-第二Mg层，213-第二MgN层。
具体实施方式
以下结合附图和具体实施例对本发明提出的LED外延结构及其制备方法作进一步详细说明。根据下面说明书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在对按照本发明的实施方式进行说明之前，事先对下述内容进行说明。首先，在本说明书中，仅标记为“AlInGaN”时，表示Al、Ga、In的总和与N的化学组成比为1：1，Al、Ga与In的比率不固定的任意的化合物。另外，仅标记为“AlGaN”时，表示Al、Ga的总和与N的化学组成比为1：1，Al与Ga的比率不固定的任意的化合物。仅标记为“InGaN”时，表示In、Ga的总和与N的化学组成比为1：1，In与Ga的比率不固定的任意的化合物。
参阅图1，所述LED外延结构从下至上依次包括：衬底10、缓冲层11、非故意掺杂层12、N型半导体层、有源层17以及P型半导体层。
其中所述N型半导体层可以包括依次堆叠的第一N型半导体层13、第二N型半导体层14和第三N型半导体层15，所述第一N型半导体层13、第二N型半导体层14和第三N型半导体层15中掺杂Si，且所述第二N型半导体层14的Si掺杂浓度<所述第一N型半导体层13的Si掺杂浓度<所述第三N型半导体层15的Si掺杂浓度。即本发明设置了“U”字型掺杂的N型半导体层，而“U”字型掺杂结构类似形成平板电容，具有类电容特性，可以提高LED的抗静电能力，改善LED的漏电问题，提升LED的可靠性。
参阅图2，所述第一N型半导体层13为第一Si层131、第一SiN层132和AlaGa(1-a)N层133依次交替生长形成的超晶格结构，a的范围优选为0.01～0.1。本实施例的第一Si层131以及第一SiN层132能优先填补位错和缺陷，而AlaGa(1-a)N层133能阻止位错延伸，改变位错延伸方向，且所述第一N型半导体层13采用的高掺杂超晶格结构还可以增加电流扩展能力，提高LED的抗静电能力。
所述第二N型半导体层14的材料包括GaN、AlGaN和AlInGaN中的至少一种。且相对于第一N型半导体层13和第三N型半导体层15，所述第二N型半导体层14的Si掺杂浓度低于所述第一N型半导体层13和第三N型半导体层15，以形成“U”字型掺杂的N型半导体层。
继续参阅图2，所述第三N型半导体层15为第二Si层151、第二SiN层152和GaN层153依次交替生长形成的超晶格结构。所述第二Si层151以及第二SiN层152优先填充位错和缺陷，有助于降低位错密度，提高晶体质量。而第三N型半导体层15采用的高掺杂超晶格结构还可以增加电流扩展能力，提高LED的抗静电能力。
所述P型半导体层可以包括依次堆叠的第一P型半导体层19、第二P型半导体层20和第三P型半导体层21，且所述第二P型半导体层20的Mg掺杂浓度<所述第一P型半导体层19的Mg掺杂浓度<所述第三P型半导体层21的Mg掺杂浓度。即本发明设置了“U”字型掺杂的P型半导体层，而“U”字型掺杂结构类似形成平板电容，具有类电容特性，可以提高LED的抗静电能力，改善LED的漏电问题，进而提高LED的可靠性。
参阅图3，所述第一P型半导体层19可以为AlN层191、第一Mg层192和第一MgN层193依次交替生长形成的超晶格结构。该超晶格结构能缓解电子阻挡层18和第二P型半导体层20之间的应力，而AlN层191采用的是高禁带宽度材料AlN，其厚度逐渐降低更有利于空穴从P型半导体层向有源层17方向移动，且AlN层191、第一Mg层192和第一MgN层193组成的超晶格提供高掺杂Mg，利于Mg离化产生更多空穴，提高空穴注入效率，增强辐射复合发光。
所述第二P型半导体层20的材料可以包括GaN、AlGaN和AlInGaN中的至少一种。且相对于第一P型半导体层19和第三P型半导体层21，所述第二P型半导体层20的Mg掺杂浓度低，以形成“U”字型掺杂的P型半导体层。而且第二P型半导体层的Mg掺杂浓度低，可以增加电流扩展能力，避免电流聚集，防止形成漏电通道，提高抗静电能力，同时还可以提高LED外延结构的晶体质量，使得LED外延结构的缺陷少，漏电通道少，抗静电能力高，进而可以改善LED的漏电问题，提高LED的可靠性。
继续参阅图3，所述第三P型半导体层21为InxGa(1-x)N层211、第二Mg层212和第二MgN层213依次交替生长形成的超晶格结构，x的范围优选为0.005～0.02。本实施例沿着所述第三P型半导体层21的生长方向，所述InxGa(1-x)N层211的单个周期的厚度优选逐渐增加，同时所述InxGa(1-x)N层211的单个周期的In组分也优选逐渐增大。例如，所述InxGa(1-x)N层211的第二个周期的厚度和In组分比第一个周期的厚度和In组分大。所述InxGa(1-x)N层211的In组分能降低Mg活化能，In组分较多更容易形成高掺杂，获得较好欧姆接触，使得LED的工作电压降低。
本实施例的LED外延结构还可以包括应力缓冲层16，且所述应力缓冲层16位于所述N型半导体层与所述有源层17之间，更具体的，所述应力缓冲层16位于所述第三N型半导体层15与所述有源层17之间。
本实施例的LED外延结构还可以包括电子阻挡层18，且所述电子阻挡层18位于所述有源层17与所述P型半导体层之间，更具体的，所述电子阻挡层18位于所述有源层17与所述第一P型半导体层19之间。
所述LED外延结构的制备方法具体包括以下步骤：
步骤S1：提供一衬底10；
步骤S2：在所述衬底10上依次生长缓冲层11、非故意掺杂层12、N型半导体层、有源层17以及P型半导体层，其中所述P型半导体层包括依次堆叠的第一P型半导体层19、第二P型半导体层20和第三P型半导体层21，所述P型半导体层中的至少部分结构层掺杂有Mg，且所述第二P型半导体层20的Mg掺杂浓度<所述第一P型半导体层19的Mg掺杂浓度<所述第三P型半导体层21的Mg掺杂浓度。
所述LED外延结构的制备工艺为MOCVD工艺、分子束外延工艺、HVPE工艺、等离子体辅助化学气相沉积以及溅射法中的任意一种，优选为MOCVD工艺。以下具体实施例中以MOCVD工艺为例进行说明。
执行步骤S1，提供所述衬底10。作为衬底10，优选使用能够透射由有源层17发出的光并从衬底侧发出光的衬底，可以使用例如蓝宝石衬底或单晶AlN衬底等，优选为图形化的蓝宝石衬底。
执行步骤S2，在所述衬底10上生长缓冲层11。所述缓冲层11与所述衬底10相邻，能够减少由于衬底10表面缺陷或者由于衬底10和外延结构之间的晶格失配或热失配导致的外延结构出现的缺陷和位错，并为缓冲层11上方的结构层提供高质量的生长面。所述缓冲层11的材料优选为GaN、AlN和AlGaN中的至少一种，但不限于此。所述缓冲层11的厚度优选为10nm～20nm，例如20nm。
执行步骤S2，在生长缓冲层11的步骤之后，在所述缓冲层11上生长非故意掺杂层12，以优化生长获得高质量晶体，所述非故意掺杂层12还可作为垂直芯片工艺的粗化层。本实施例中的所述非故意掺杂层12的材料优选为GaN，但不限于此。所述非故意掺杂层12的厚度优选为2μm～5μm，例如3μm。
在生长非故意掺杂层12的步骤之后，在所述非故意掺杂层12上生长N型半导体层。所述N型半导体层包括依次堆叠的第一N型半导体层13、第二N型半导体层14和第三N型半导体层15，因此，在生长所述非故意掺杂层12的步骤之后，在所述非故意掺杂层12上生长第一N型半导体层13。
所述第一N型半导体层13中掺杂Si，且Si的掺杂浓度优选为1E18cm-3～1E19cm-3。本实施例可以通过SIMS(二次离子质谱图)测试获得所述第一N型半导体层13中的各组分的数据，可参阅图4。例如，通过SIMS测试获得第一N型半导体层13中的Si的浓度。
所述第一N型半导体层13可以为第一Si层131、第一SiN层132和AlaGa(1-a)N层133依次交替生长形成的超晶格结构，a的范围优选为0.01～0.1，且该超晶格结构的周期数优选为5～10。
所述第一N型半导体层13整体的厚度优选为100nm～500nm。所述第一Si层131可以为Si单原子层，且每个周期中的所述第一Si层131的厚度优选为0.2nm～0.5nm，例如0.3nm。所述第一SiN层132的材料优选为SiN，且每个周期中的所述第一SiN层132的厚度优选为0.3nm～1nm，例如0.5nm。所述AlaGa(1-a)N层133的材料优选为AlaGa(1-a)N，a范围优选为0.01～0.1，且每个周期中的所述AlaGa(1-a)N层133的厚度优选为19.5nm～48.5nm，例如40nm。
在生长第一N型半导体层13的步骤之后，生长所述第二N型半导体层14。所述第二N型半导体层14中掺杂Si，且所述第二N型半导体层14的Si掺杂浓度低于所述第一N型半导体层13的Si掺杂浓度，同时也低于所述第三N型半导体层15的Si掺杂浓度，以形成“U”字型掺杂的N型半导体层。进一步的，所述第二N型半导体层14的Si掺杂浓度优选为1E17cm-3～1E18cm-3。本实施例可以通过SIMS测试获得所述第二N型半导体层14中的各组分的数据，可参阅图4。例如，通过SIMS测试获得第二N型半导体层14中的Si的浓度。
本实施例中的所述第二N型半导体层14的材料优选为GaN、AlGaN和AlInGaN中的至少一种，但不限于此。所述第二N型半导体层14的厚度优选为100nm～500nm，例如400nm。
在生长第二N型半导体层14的步骤之后，在所述第二N型半导体层14上生长所述第三N型半导体层15，所述第三N型半导体层15用于与N电极金属形成欧姆接触。所述第三N型半导体层15可以为第二Si层151、第二SiN层152和GaN层153依次交替生长形成的超晶格结构，且该超晶格结构的周期数优选为10～20。
所述第三N型半导体层15中掺杂Si，且所述第三N型半导体层15的Si掺杂浓度大于所述第一N型半导体层13的Si掺杂浓度，进一步的，所述第三N型半导体层15的Si掺杂浓度优选为1E19cm-3～1E20cm-3。所述第三N型半导体层15作为N型欧姆接触层，且Si的掺杂浓度更高有利于形成欧姆接触，能够降低LED的工作电压。本实施例可以通过SIMS测试获得所述第三N型半导体层15中的各组分的数据，可参阅图4。例如，通过SIMS测试获得第三N型半导体层15中的Si的浓度。
所述第三N型半导体层15整体的厚度优选为500nm～2000nm。所述第二Si层151可以为Si单原子层，且每个周期中的所述第二Si层151的厚度优选为0.2nm～0.5nm，例如0.3nm。所述第二SiN层152的材料优选为SiN，且每个周期中的所述第二SiN层152的厚度优选为0.3nm～1nm，例如0.5nm。所述GaN层153的材料优选为GaN，且每个周期中的所述GaN层153的厚度优选为49.5nm～98.5nm，例如50nm。
本实施例通过设置第二N型半导体层14的Si掺杂浓度<第一N型半导体层13的Si掺杂浓度<第三N型半导体层15的Si掺杂浓度，使得N型半导体层构成“U”字型掺杂，能够提高LED的抗静电能力，同时还能够增强电流扩展能力和欧姆接触能力。
在本实施例中，所述LED外延结构还可以包括所述应力缓冲层16，且所述应力缓冲层16位于所述N型半导体层与所述有源层17之间，更具体的，所述应力缓冲层16位于所述第三N型半导体层15与所述有源层17之间。因此，在生长第三N型半导体层15的步骤之后，在所述第三N型半导体层15上生长应力缓冲层16。
在本实施例中，所述应力缓冲层16可以为GaN构成的结构层，也可以为InGaN与GaN组成的结构层(例如InGaN与GaN组成的超晶格结构)，还可以为InGaN与AlGaN组成的结构层(例如InGaN与AlGaN组成的超晶格结构)，此外还可以为上述任意两种结构层的组合。所述应力缓冲层16有助于缓解外延结构中的应力，改善有源层17的应力平衡，提升有源层17的晶体质量。
在生长应力缓冲层16的步骤之后，在所述应力缓冲层16上生长有源层17。本实施例的有源层17优选为多量子阱结构，且所述多量子阱结构可以为InGaN与GaN组成的超晶格结构、InGaN与AlGaN组成的超晶格结构以及AlInGaN与AlInGaN组成的超晶格结构中的一种，但不限于此。所述有源层17的电子和空穴发生辐射复合，择优生长条件，可以获得晶体质量较高的有源层17，减少缺陷等引起的无效复合。
在本实施例中，所述LED外延结构还可以包括所述电子阻挡层18，且所述电子阻挡层18位于所述有源层17与所述P型半导体层之间，具体的，所述电子阻挡层18位于所述有源层17与所述第一P型半导体层19之间。因此，在生长有源层17的步骤之后，在所述有源层17上生长电子阻挡层18。
在本实施例中，所述电子阻挡层18的材料优选为AlGaN、AlInGaN、AlN和GaN中的至少一种。所述电子阻挡层18能够防止电子溢出至P型半导体层，减少对LED的性能影响。
在生长电子阻挡层18的步骤之后，在所述电子阻挡层18上生长P型半导体层。本实施例中的所述P型半导体层包括依次堆叠的第一P型半导体层19、第二P型半导体层20和第三P型半导体层21，因此，在生长电子阻挡层18的步骤之后，在所述电子阻挡层18上生长所述第一P型半导体层19。
所述第一P型半导体层19可以为AlN层191、第一Mg层192和第一MgN层193依次交替生长形成的超晶格结构，且该超晶格结构的周期数优选为10～20。所述第一P型半导体层19中掺杂Mg，且所述第一Mg层192的Mg单原子层的尺寸小，生长时优先填充缺陷位置，提高晶体质量，且受Mg的扩散和记忆效应影响，所述第一P型半导体层19的超晶格结构层整体的Mg掺杂浓度优选为5E19cm-3～5E20cm-3。本实施例可以通过SIMS测试获得所述第一P型半导体层19中的各组分的数据，可参阅图4。例如，通过SIMS测试获得第一P型半导体层19中的Mg的浓度。
在本实施例中，所述AlN层191有助于缓解电子阻挡层18和第二P型半导体层20之间的应力，进而改善极化，而所述第一Mg层192的单原子层生长时优先填充缺陷位置，且与第一MgN层193共同起到改善缺陷，提高晶体质量的作用，另外所述第一P型半导体层19的掺杂浓度相对高有助于增加电流扩展能力。
所述第一P型半导体层19整体的厚度优选为15nm～70nm。所述AlN层191的材料优选为AlN，且每个周期中的所述AlN层191的厚度优选为0.7nm～2nm，例如1nm。进一步的，所述AlN层191的单个周期的厚度优选沿着所述第一P型半导体层19的生长方向逐渐降低，有助于空穴注入到有源层17。例如，所述AlN层191的第一个周期的厚度大于所述AlN层191的第二个周期的厚度。所述第一Mg层192为Mg单原子层，且每个周期中的所述第一Mg层192的厚度优选为0.3nm～0.5nm，例如0.5nm。所述第一MgN层193的材料优选为MgN，且每个周期中的所述第一MgN层193的厚度优选为0.5nm～1nm，例如0.8nm。
在生长第一P型半导体层19的步骤之后，在所述第一P型半导体层19上生长第二P型半导体层20。所述第二P型半导体层20的材料包括GaN、AlGaN和AlInGaN中的至少一种，但不限于此。为了填补外延生长过程形成的小缺陷或者表面不平整，以获得光滑平整的外延结构表面，本实施例的所述第二P型半导体层20的厚度优选为20nm～200nm。为了使P型半导体层具有良好的电流扩展能力，所述第二P型半导体层20不掺杂Mg或者低掺杂Mg，且低掺杂Mg的掺杂浓度优选为1E17cm-3～1E19cm-3。
本实施例可以通过SIMS测试获得所述第二P型半导体层20中的各组分的数据，可参阅图4。例如，通过SIMS测试获得第二P型半导体层20中的Mg的浓度。
在生长第二P型半导体层20的步骤之后，在所述第二P型半导体层20上生长第三P型半导体层21，所述第三P型半导体层21用于与P电极金属形成较好的欧姆接触。所述第三P型半导体层21可以为InxGa(1-x)N层211、第二Mg层212和第二MgN层213依次交替生长形成的超晶格结构，且该超晶格结构的周期数优选为5～10。
所述第三P型半导体层21中掺杂Mg，且所述第三P型半导体层21的Mg掺杂浓度优选大于所述第一P型半导体层19的Mg掺杂浓度。所述第三P型半导体层21的掺杂浓度相对高有助于增加电流扩展能力，提高抗静电能力。受Mg的扩散和记忆效应影响，所述第三P型半导体层21的超晶格结构层整体的Mg掺杂浓度优选大于5E20cm-3。所述第三P型半导体层21作为P型欧姆接触层与P电极金属相接，掺杂浓度更高有利于形成欧姆接触，能够降低LED的工作电压。本实施例可以通过SIMS测试获得所述第三P型半导体层21中的各组分的数据，可参阅图4。例如，通过SIMS测试获得第三P型半导体层21中的Mg的浓度。
所述第三P型半导体层21的厚度优选为7.5nm～35nm。所述InxGa(1-x)N层211的材料优选为InxGa(1-x)N，x的范围优选为0.005～0.02，且每个周期中的所述InxGa(1-x)N层211的厚度优选为0.7nm～2nm，例如1nm。所述InxGa(1-x)N层211的In能降低Mg活化能，提高掺杂浓度，同时高掺杂的所述第三P型半导体层21有助于电流扩展，而且InxGa(1-x)N层211的禁带宽度相对小，利于形成欧姆接触，降低LED的工作电压。进一步的，所述InxGa(1-x)N层211的单个周期的厚度优选沿着所述第三P型半导体层21的生长方向逐渐增加，例如所述InxGa(1-x)N层211的第二个周期的厚度比第一个周期的厚度大。所述InxGa(1-x)N层211的厚度越厚LED的工作电压越低，同时更能填平缺陷和所述第二Mg层212和第二MgN层213形成的稍粗糙面。再进一步的，所述InxGa(1-x)N层211的单个周期的In组分优选沿着所述第三P型半导体层21的生长方向逐渐增大。例如，所述InxGa(1-x)N层211的第二个周期的In组分比第一个周期的In组分大。所述InxGa(1-x)N层211的In组分能降低Mg活化能，提高掺杂浓度，进而提高电流扩展能力，且In组分逐渐增加更容易形成高掺杂，获得更好的欧姆接触，使得LED的工作电压降低。
所述第二Mg层212为Mg单原子层，且每个周期中的所述第二Mg层212的厚度优选为0.3nm～0.5nm，例如0.4nm。所述第二Mg层212的Mg单原子层尺寸小，生长时优先填充缺陷位置，且与第二MgN层213共同起到改善缺陷，提高晶体质量的作用，另外所述第二Mg层212和第二MgN层213层掺杂浓度高，有助于增加电流扩展能力，且在超晶格中形成稍粗化面，增加出光。
所述第二MgN层213的材料优选为MgN，且每个周期中的所述第二MgN层213的厚度优选为0.5nm～1nm，例如0.8nm。
综上，本发明将P型半导体层设置成依次堆叠的第一P型半导体层、第二P型半导体层和第三P型半导体层，且第二P型半导体层的Mg掺杂浓度<第一P型半导体层的Mg掺杂浓度<第三P型半导体层的Mg掺杂浓度，即本发明通过设置“U”字型掺杂的P型半导体层形成类电容特性，能够增强电流扩展能力，防止感生电荷高压造成LED击穿，提高LED的抗静电能力，提升LED的可靠性。而且本发明的第二P型半导体层的Mg掺杂浓度相对较低，可以增加电流扩展能力，避免电流聚集，防止形成漏电通道，提高抗静电能力，同时还可以提高LED外延结构的晶体质量，使得LED外延结构的缺陷少，漏电通道少，抗静电能力高。
其次，本发明将N型半导体层设置成依次堆叠的第一N型半导体层、第二N型半导体层和第三N型半导体层，且第二N型半导体层的Si掺杂浓度<第一N型半导体层的Si掺杂浓度<第三N型半导体层的Si掺杂浓度，即本发明通过设置“U”字型掺杂的N型半导体层形成类电容特性，能够增强电流扩展能力，防止感生电荷高压造成LED击穿，提高LED的抗静电能力，提升LED的可靠性。而且本发明的第二N型半导体层的Si掺杂浓度相对较低，可以增加电流扩展能力，避免电流聚集，防止形成漏电通道，提高抗静电能力，同时还可以提高LED外延结构的晶体质量，使得LED外延结构的缺陷少，漏电通道少，抗静电能力高。
而且，本发明的第一P型半导体层为AlN层、第一Mg层和第一MgN层依次交替生长形成的超晶格结构，能够缓解电子阻挡层和第二P型半导体层之间的应力，其中AlN层采用的是高禁带宽度材料AlN，其厚度逐渐降低更有利于空穴从P型半导体层向有源层方向移动，而AlN层、第一Mg层和第一MgN层组成的超晶格提供高掺杂Mg，利于Mg离化产生更多空穴，提高空穴注入效率，增强辐射复合发光。
此外，本发明的第三P型半导体层为InxGa(1-x)N层、第二Mg层和第二MgN层依次交替生长形成的超晶格结构，且沿第三P型半导体层的生长方向InxGa(1-x)N层的厚度逐渐增加，且InxGa(1-x)N层的In组分也逐渐增大，In组分能降低Mg活化能，且In组分逐渐增加更容易形成高掺杂，获得更好的欧姆接触，使得LED的工作电压降低。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
而且还应该理解的是，本发明并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用，它们可以变化。还应该理解的是，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准，除非上下文明确表示相反意思。因此，例如，对“一个步骤”引述意味着对一个或多个步骤的引述，并且可能包括次级步骤。应该以最广义的含义来理解使用的所有连词。因此，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解，除非上下文明确表示相反意思。
Claims (38)
1.一种LED外延结构，其特征在于，从下至上依次包括：衬底、缓冲层、非故意掺杂层、N型半导体层、有源层以及P型半导体层，其中所述P型半导体层包括依次堆叠的第一P型半导体层、第二P型半导体层和第三P型半导体层，所述P型半导体层中的至少部分结构层掺杂有Mg，且所述第二P型半导体层的Mg掺杂浓度<所述第一P型半导体层的Mg掺杂浓度<所述第三P型半导体层的Mg掺杂浓度。
2.如权利要求1所述的LED外延结构，其特征在于，所述第一P型半导体层的Mg掺杂浓度为5E19cm-3～5E20cm-3；所述第二P型半导体层不掺杂Mg或者低掺杂Mg，且低掺杂Mg的掺杂浓度为1E17cm-3～1E19cm-3；所述第三P型半导体层的Mg掺杂浓度大于5E20cm-3。
3.如权利要求1所述的LED外延结构，其特征在于，所述第一P型半导体层为AlN层、第一Mg层和第一MgN层依次交替生长形成的超晶格结构，且该超晶格结构的周期数为10～20。
4.如权利要求3所述的LED外延结构，其特征在于，所述第一P型半导体层的厚度为15nm～70nm，且每个周期中的所述AlN层的厚度为0.7nm～2nm，所述第一Mg层的厚度为0.3nm～0.5nm，所述第一MgN层的厚度为0.5nm～1nm。
5.如权利要求3所述的LED外延结构，其特征在于，所述AlN层的单个周期的厚度沿着所述第一P型半导体层的生长方向逐渐降低。
6.如权利要求1所述的LED外延结构，其特征在于，所述第二P型半导体层的材料包括GaN、AlGaN和AlInGaN中的至少一种，且所述第二P型半导体层的厚度为20nm～200nm。
7.如权利要求1所述的LED外延结构，其特征在于，所述第三P型半导体层为InxGa(1-x)N层、第二Mg层和第二MgN层依次交替生长形成的超晶格结构，x的范围为0.005～0.02，且该超晶格结构的周期数为5～10。
8.如权利要求7所述的LED外延结构，其特征在于，所述InxGa(1-x)N层的单个周期的In组分沿着所述第三P型半导体层的生长方向逐渐增大。
9.如权利要求7所述的LED外延结构，其特征在于，所述第三P型半导体层的厚度为7.5nm～35nm，且每个周期中的所述InxGa(1-x)N层的厚度为0.7nm～2nm，所述第二Mg层的厚度为0.3nm～0.5nm，所述第二MgN层的厚度为0.5nm～1nm。
10.如权利要求7所述的LED外延结构，其特征在于，所述InxGa(1-x)N层的单个周期的厚度沿着所述第三P型半导体层的生长方向逐渐增加。
11.如权利要求1所述的LED外延结构，其特征在于，所述N型半导体层包括依次堆叠的第一N型半导体层、第二N型半导体层和第三N型半导体层，所述第一N型半导体层、第二N型半导体层和第三N型半导体层中掺杂有Si，且所述第二N型半导体层的Si掺杂浓度<所述第一N型半导体层的Si掺杂浓度<所述第三N型半导体层的Si掺杂浓度。
12.如权利要求11所述的LED外延结构，其特征在于，所述第一N型半导体层的Si掺杂浓度为1E18cm-3～1E19cm-3；所述第二N型半导体层的Si掺杂浓度为1E17cm-3～1E18cm-3；所述第三N型半导体层的Si掺杂浓度为1E19cm-3～1E20cm-3。
13.如权利要求11所述的LED外延结构，其特征在于，所述第一N型半导体层为第一Si层、第一SiN层和AlaGa(1-a)N层依次交替生长形成的超晶格结构，a的范围为0.01～0.1，且该超晶格结构的周期数为5～10。
14.如权利要求13所述的LED外延结构，其特征在于，所述第一N型半导体层的厚度为100nm～500nm，且每个周期中的所述第一Si层的厚度为0.2nm～0.5nm，所述第一SiN层的厚度为0.3nm～1nm，所述AlaGa(1-a)N层的厚度为19.5nm～48.5nm。
15.如权利要求11所述的LED外延结构，其特征在于，所述第二N型半导体层的材料包括GaN、AlGaN和AlInGaN中的至少一种，且所述第二N型半导体层的厚度为100nm～500nm。
16.如权利要求11所述的LED外延结构，其特征在于，所述第三N型半导体层为第二Si层、第二SiN层和GaN层依次交替生长形成的超晶格结构，且该超晶格结构的周期数为10～20。
17.如权利要求16所述的LED外延结构，其特征在于，所述第三N型半导体层的厚度为500nm～2000nm，且每个周期中的所述第二Si层的厚度为0.2nm～0.5nm，所述第二SiN层的厚度为0.3nm～1nm，所述GaN层的厚度为49.5nm～98.5nm。
18.如权利要求1所述的LED外延结构，其特征在于，所述LED外延结构还包括电子阻挡层，且所述电子阻挡层位于所述有源层与所述第一P型半导体层之间。
19.如权利要求1所述的LED外延结构，其特征在于，所述LED外延结构还包括应力缓冲层，且所述应力缓冲层位于所述N型半导体层与所述有源层之间。
20.一种LED外延结构的制备方法，其特征在于，包括以下步骤：
提供一衬底；
在所述衬底上依次生长缓冲层、非故意掺杂层、N型半导体层、有源层以及P型半导体层，其中所述P型半导体层包括依次堆叠的第一P型半导体层、第二P型半导体层和第三P型半导体层，所述P型半导体层中的至少部分结构层掺杂有Mg，且所述第二P型半导体层的Mg掺杂浓度<所述第一P型半导体层的Mg掺杂浓度<所述第三P型半导体层的Mg掺杂浓度。
21.如权利要求20所述的LED外延结构的制备方法，其特征在于，所述第一P型半导体层的Mg掺杂浓度为5E19cm-3～5E20cm-3；所述第二P型半导体层不掺杂Mg或者低掺杂Mg，且低掺杂Mg的掺杂浓度为1E17cm-3～1E19cm-3；所述第三P型半导体层的Mg掺杂浓度大于5E20cm-3。
22.如权利要求20所述的LED外延结构的制备方法，其特征在于，所述第一P型半导体层为AlN层、第一Mg层和第一MgN层依次交替生长形成的超晶格结构，且该超晶格结构的周期数为10～20。
23.如权利要求22所述的LED外延结构的制备方法，其特征在于，所述第一P型半导体层的厚度为15nm～70nm，且每个周期中的所述AlN层的厚度为0.7nm～2nm，所述第一Mg层的厚度为0.3nm～0.5nm，所述第一MgN层的厚度为0.5nm～1nm。
24.如权利要求22所述的LED外延结构的制备方法，其特征在于，所述AlN层的单个周期的厚度沿着所述第一P型半导体层的生长方向逐渐降低。
25.如权利要求20所述的LED外延结构的制备方法，其特征在于，所述第二P型半导体层的材料包括GaN、AlGaN和AlInGaN中的至少一种，且所述第二P型半导体层的厚度为20nm～200nm。
26.如权利要求20所述的LED外延结构的制备方法，其特征在于，所述第三P型半导体层为InxGa(1-x)N层、第二Mg层和第二MgN层依次交替生长形成的超晶格结构，x的范围为0.005～0.02，且该超晶格结构的周期数为5～10。
27.如权利要求26所述的LED外延结构的制备方法，其特征在于，所述InxGa(1-x)N层的单个周期的In组分沿着所述第三P型半导体层的生长方向逐渐增大。
28.如权利要求26所述的LED外延结构的制备方法，其特征在于，所述第三P型半导体层的厚度为7.5nm～35nm，且每个周期中的所述InxGa(1-x)N层的厚度为0.7nm～2nm，所述第二Mg层的厚度为0.3nm～0.5nm，所述第二MgN层的厚度为0.5nm～1nm。
29.如权利要求28所述的LED外延结构的制备方法，其特征在于，所述InxGa(1-x)N层的单个周期的厚度沿着所述第三P型半导体层的生长方向逐渐增加。
30.如权利要求20所述的LED外延结构的制备方法，其特征在于，所述N型半导体层包括依次堆叠的第一N型半导体层、第二N型半导体层和第三N型半导体层，所述第一N型半导体层、第二N型半导体层和第三N型半导体层中掺杂有Si，且所述第二N型半导体层的Si掺杂浓度<所述第一N型半导体层的Si掺杂浓度<所述第三N型半导体层的Si掺杂浓度。
31.如权利要求30所述的LED外延结构的制备方法，其特征在于，所述第一N型半导体层的Si掺杂浓度为1E18cm-3～1E19cm-3；所述第二N型半导体层的Si掺杂浓度为1E17cm-3～1E18cm-3；所述第三N型半导体层的Si掺杂浓度为1E19cm-3～1E20cm-3。
32.如权利要求30所述的LED外延结构的制备方法，其特征在于，所述第一N型半导体层为第一Si层、第一SiN层和AlaGa(1-a)N层依次交替生长形成的超晶格结构，a的范围为0.01～0.1，且该超晶格结构的周期数为5～10。
33.如权利要求32所述的LED外延结构的制备方法，其特征在于，所述第一N型半导体层的厚度为100nm～500nm，且每个周期中的所述第一Si层的厚度为0.2nm～0.5nm，所述第一SiN层的厚度为0.3nm～1nm，所述AlaGa(1-a)N层的厚度为19.5nm～48.5nm。
34.如权利要求30所述的LED外延结构的制备方法，其特征在于，所述第二N型半导体层的材料包括GaN、AlGaN和AlInGaN中的至少一种，且所述第二N型半导体层的厚度为100nm～500nm。
35.如权利要求30所述的LED外延结构的制备方法，其特征在于，所述第三N型半导体层为第二Si层、第二SiN层和GaN层依次交替生长形成的超晶格结构，且该超晶格结构的周期数为10～20。
36.如权利要求35所述的LED外延结构的制备方法，其特征在于，所述第三N型半导体层的厚度为500nm～2000nm，且每个周期中的所述第二Si层的厚度为0.2nm～0.5nm，所述第二SiN层的厚度为0.3nm～1nm，所述GaN层的厚度为49.5nm～98.5nm。
37.如权利要求20所述的LED外延结构的制备方法，其特征在于，所述LED外延结构还包括电子阻挡层，且所述电子阻挡层位于所述有源层与所述第一P型半导体层之间。
38.如权利要求20所述的LED外延结构的制备方法，其特征在于，所述LED外延结构还包括应力缓冲层，且所述应力缓冲层位于所述N型半导体层与所述有源层之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310450614.9A CN116247138A (zh) | 2023-04-24 | 2023-04-24 | Led外延结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310450614.9A CN116247138A (zh) | 2023-04-24 | 2023-04-24 | Led外延结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116247138A true CN116247138A (zh) | 2023-06-09 |
Family
ID=86635984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310450614.9A Pending CN116247138A (zh) | 2023-04-24 | 2023-04-24 | Led外延结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116247138A (zh) |
-
2023
- 2023-04-24 CN CN202310450614.9A patent/CN116247138A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI451591B (zh) | 以氮化物為主之發光裝置 | |
| EP2270879B1 (en) | Nitride semiconductor light emitting element and manufacturing method thereof | |
| CN109860359B (zh) | 一种氮化镓基发光二极管外延片及其制作方法 | |
| CN116581217B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN104810442A (zh) | 一种发光二极管外延片及其生长方法 | |
| CN116825918B (zh) | 发光二极管外延片及其制备方法 | |
| CN115863501B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN116598396A (zh) | 发光二极管外延片及其制备方法、led | |
| CN109671817B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN117393671B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN109686823B (zh) | 一种氮化镓基发光二极管外延片及其制作方法 | |
| CN108831975B (zh) | 一种发光二极管外延片及其制备方法 | |
| US20220328722A1 (en) | Nitride-based light emitting diode | |
| CN114141918B (zh) | 适用于大电流条件工作的发光二极管外延结构及制备方法 | |
| CN116014041A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| US20090078961A1 (en) | Nitride-based light emitting device | |
| KR101198759B1 (ko) | 질화물계 발광 소자 | |
| CN116247138A (zh) | Led外延结构及其制备方法 | |
| KR102444467B1 (ko) | 발광 다이오드 | |
| CN116936700B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117691019B (zh) | 一种P型GaN层发光二极管外延片及制备方法 | |
| KR102224109B1 (ko) | 발광소자, 발광소자 제조방법 및 조명시스템 | |
| CN116581219B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117810332B (zh) | 氮化镓基发光二极管外延片及其制备方法 | |
| CN117810325B (zh) | 一种高光效的发光二极管外延片及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |