JP2012164753A - トランジスタ用エピタキシャルウェハ - Google Patents
トランジスタ用エピタキシャルウェハ Download PDFInfo
- Publication number
- JP2012164753A JP2012164753A JP2011022890A JP2011022890A JP2012164753A JP 2012164753 A JP2012164753 A JP 2012164753A JP 2011022890 A JP2011022890 A JP 2011022890A JP 2011022890 A JP2011022890 A JP 2011022890A JP 2012164753 A JP2012164753 A JP 2012164753A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- transistor
- epitaxial wafer
- buffer layer
- less
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】配管パージ等の作業を行うことなく、電気的特性等に影響を与える残留したTeやSeのエピタキシャル層中への混入を防止できるトランジスタ用エピタキシャルウェハを提供する。
【解決手段】基板100と化合物半導体層200とコンタクト層300とを有し、コンタクト層300は、n型不純物としてTe又はSeがドーピングされたIn組成比xが0.3≦x≦0.6で一定のn型InGaAs層からなり、n型InGaAs層は、n型不純物濃度が1.0×1019cm-3以上5.0×1019cm-3以下で、且つ、炭素濃度が1.0×1016cm-3以上3.0×1018cm-3以下であり、化合物半導体層200は、バッファ層400を備え、バッファ層400は、アンドープAlAs層からなる第1バッファ層401と、Al組成比yが0<y<1のアンドープAlGaAs層からなる第2バッファ層402とからなるものである。
【選択図】図1
【解決手段】基板100と化合物半導体層200とコンタクト層300とを有し、コンタクト層300は、n型不純物としてTe又はSeがドーピングされたIn組成比xが0.3≦x≦0.6で一定のn型InGaAs層からなり、n型InGaAs層は、n型不純物濃度が1.0×1019cm-3以上5.0×1019cm-3以下で、且つ、炭素濃度が1.0×1016cm-3以上3.0×1018cm-3以下であり、化合物半導体層200は、バッファ層400を備え、バッファ層400は、アンドープAlAs層からなる第1バッファ層401と、Al組成比yが0<y<1のアンドープAlGaAs層からなる第2バッファ層402とからなるものである。
【選択図】図1
Description
本発明は、基板上に高電子移動度トランジスタ構造層とヘテロバイポーラトランジスタ構造層とを有するBi−FET構造のトランジスタ用エピタキシャルウェハに関するものである。
携帯電話等の端末機器用の送受信用パワー増幅器には、化合物半導体を用いて形成されるヘテロバイポーラトランジスタ(Heterojunction Bipolar Transistor;HBT)や高電子移動度トランジスタ(High Electron Mobility Transistor;HEMT)が用いられている。
HBTの動作は、基本的には通常のバイポーラトランジスタ(Bipolar Junction Transistor;BJT)と同様である。
npn型BJTでは、エミッタからコレクタに向かって流れる電子量をベース電流(ホール電流)により制御することで、トランジスタとしての動作をさせている。即ち、ホール電流を増やすことにより、コレクタ電流が増大する。
しかし、npn型BJTでは、ホール電流を更に増やすと、ベースからエミッタに向かってホールが漏れだし、トランジスタの電流増幅率が低下する問題がある。
これに対して、エミッタにバンドギャップの大きな半導体材料を用いて構成されるnpn型HBTでは、ベース−エミッタ界面に障壁ができるため、ホールがエミッタへ漏れるのを抑えることができる。よって、HBTでは、電流増幅率を低下させずに、コレクタ電流を大きくできる。
図3に示すように、従来のHBT構造30は、半絶縁性GaAsからなる基板31上に、サブコレクタ層32となるn型GaAs層を厚さ500nm、コレクタ層33となるn型GaAs層を厚さ700nm、ベース層34となるp型GaAs層を厚さ80nm、エミッタ層35となるIn組成比が0.48のn型InGaP層を40nm、エミッタコンタクト層36となるn型GaAs層を100nm、グレーデッドのノンアロイ層37となるIn組成比が0から0.5まで増加するn型InGaAs層を50nm、均一組成のノンアロイ層38となるIn組成比が0.5のn型InGaAs層を50nmの順に積層して形成される。
一方、InGaAs層をチャネル層とし、チャネル層の両側又は片側に電子供給層を有するヘテロ結合HEMTは、電子が高速移動する利点を活かして高速動作が可能なだけでなく、マイクロ波帯等の超高周波帯における高出力、且つ、高効率動作が可能である。
図4に示すように、従来のHEMT構造40は、半絶縁性GaAsからなる基板41上に、アンドープGaAs層からなるバッファ層42、n型AlGaAs層からなる電子供給層43、アンドープAlGaAs層からなるスペーサ層44、アンドープInGaAs層からなるチャネル層45、アンドープAlGaAs層からなるスペーサ層46、n型AlGaAs層からなる電子供給層47、n型GaAs層からなるキャップ層48を順に積層して形成される。
これらトランジスタは、主に通信端末機器の送受信用パワー増幅器に用いられてきたが、近年、通信端末機器は、音声やテキストデータだけでなく、動画像などの大容量、且つ、多様な情報を高速で送受信することが求められている。このため、通信端末機器の中で最も電力を消費する部品である送受信用パワー増幅器にも高性能化が求められ、低電圧動作や消費電力の低減が要求されている。
この要求に対しては、送受信用パワー増幅器の効率を上げることにより応えることができるが、一般に送受信用パワー増幅器を高効率で動作させた場合には、出力信号に歪みが生じるという問題がある。この歪みにより隣接する通信チャネルへ電波が漏れ出し、隣の信号と干渉し、送信データが異なった値となる。
そこで、図5に示すように、電流駆動能力の高いHBT(又はHEMT)51,52を1つの増幅器モジュールに複数用いることで、出力信号の歪みを抑え、高い振幅を持つ出力信号が得られるパワー増幅器モジュール50を使用している。
ところで、基板上にHEMT構造、HBT構造を順次積層したBi−FET構造においては、最上層のノンアロイ層は電極を付けた際の接触抵抗を低減させるため、高濃度にn型不純物がドーピングされている。一般的には、n型不純物としてTeやSeが用いられており、この原料としてはDETe(ジエチルテルル)やH2Se(セレン化水素)が用いられている。
ところが、DETeやH2Seは、所謂「メモリー効果」が非常に大きく、気相成長装置の反応炉にガスを送る配管系や反応炉内に付着して残留しやすい。このため、従来の気相成長法により連続して結晶成長を行う場合、残留したTeやSeをバッファ層内に閉じ込めてしまうことができず、エピタキシャル層中やエピタキシャル層の界面・表面に取り込まれ、電気的特性に影響を与える。例えば、Seが電子供給層に取り込まれてn型が強くなると、HEMTの重要な特性であるシートキャリア濃度が高くなってしまう。
従って、従来、DETeやH2Seを流す工程を含むエピタキシャル成長を連続で行うことができず、成長の合間に残留したTeやSeを取り除く作業が必要となっていた。
残留したTeやSeを取り除く作業としては、通常、気相成長前に、水素や窒素等の不活性ガスを配管系に供給する配管パージが実施されている。また、配管パージだけでは除去が不十分として、気相成長前や気相成長中断中に、V族元素を含む原料化合物をn型不純物供給ラインに流すことによって、n型不純物供給ラインの清浄化を行うことが提案されている(例えば、特許文献3参照)。
しかしながら、気相成長前等に、水素等の不活性ガスを配管系に流す配管パージや、V族元素を含む原料化合物をn型不純物供給ラインに流すと言う従来の作業は、時間が掛かり、生産性を上げることができなかった。
そこで、本発明の目的は、配管パージ等の作業を行うことなく、電気的特性等に影響を与える残留したTeやSeのエピタキシャル層中への混入を防止できるトランジスタ用エピタキシャルウェハを提供することにある。
この目的を達成するために創案された本発明は、基板と、前記基板上に設けられたトランジスタ機能層を含む化合物半導体層と、前記化合物半導体層上に設けられたコンタクト層とを有するトランジスタ用エピタキシャルウェハにおいて、前記コンタクト層は、n型不純物としてTe又はSeがドーピングされたIn組成比xが0.3≦x≦0.6で一定のn型InGaAs層からなり、前記n型InGaAs層は、n型不純物濃度が1.0×1019cm-3以上5.0×1019cm-3以下で、且つ、炭素濃度が1.0×1016cm-3以上3.0×1018cm-3以下であり、前記化合物半導体層は、前記基板上に設けられたバッファ層を備え、前記バッファ層は、前記基板上に設けられたアンドープAlAs層からなる第1バッファ層と、前記第1バッファ層上に設けられたAl組成比yが0<y<1のアンドープAlGaAs層からなる第2バッファ層とからなるトランジスタ用エピタキシャルウェハである。
前記バッファ層は、厚さが0.4μm以上0.9μm以下に形成され、前記第2バッファ層は、Te濃度又はSe濃度が2.0×1015cm-3以下で、且つ、炭素濃度が1.0×1016cm-3以上5.0×1017cm-3以下であると良い。
前記第1バッファ層は、厚さが10nm以上200nm以下に形成されると良い。
前記コンタクト層は、n型不純物濃度の面内バラツキが6.0%以下であり、Van der Pauw法によるホール測定を行った移動度が500cm2/V・s以上1500cm2/V・s以下であると良い。
前記コンタクト層は、In組成比が0からxまで増加するn型InGaAs層からなるグレーデッド層上に設けられ、前記グレーデッド層は、n型不純物濃度が3.0×1018cm-3以上7.0×1018cm-3以下で、且つ、炭素濃度が1.0×1017cm-3以上1.0×1018cm-3以下であると良い。
前記トランジスタ機能層は、前記基板側から、電界効果型トランジスタ構造層と、ヘテロバイポーラ型トランジスタ構造層とを有し、前記電界効果型トランジスタ構造層と前記ヘテロバイポーラ型トランジスタ構造層との間には、n型InGaP層からなるストッパ層が設けられると良い。
本発明によれば、配管パージ等の作業を行うことなく、電気的特性等に影響を与える残留したTeやSeのエピタキシャル層中への混入を防止できる。
以下、本発明の好適な実施の形態を添付図面にしたがって説明する。
図1は、本発明の好適な実施の形態に係るトランジスタ用エピタキシャルウェハを示す構造図である。
図1に示すように、本実施の形態に係るトランジスタ用エピタキシャルウェハ10は、半絶縁性GaAsからなる基板100と、基板100上に設けられた化合物半導体層200と、化合物半導体層200上に設けられたコンタクト層300とを有する。
化合物半導体層200は、基板100上に設けられたバッファ層400と、バッファ層400上に設けられたトランジスタ機能層500とを備える。
バッファ層400は、基板100上に設けられたアンドープAlAs層からなる第1バッファ層401と、第1バッファ層401上に設けられたAl組成比yが0<y<1のアンドープAlGaAs層からなる第2バッファ層402とを備える。
バッファ層400は、厚さが0.4μm以上0.9μm以下に形成され、このうち第1バッファ層401は、厚さが10nm以上200nm以下に形成される。
第2バッファ層402は、Te濃度又はSe濃度が2.0×1015cm-3以下で、且つ、炭素濃度が1.0×1016cm-3以上5.0×1017cm-3以下である。
トランジスタ機能層500は、基板100側から、電界効果型トランジスタ構造層(HEMT構造層)510と、ヘテロバイポーラ型トランジスタ構造層(HBT構造層)520とを有し、HEMT構造層510とHBT構造層520との間には、n型InGaP層からなるエッチングストッパ層(ストッパ層)530が設けられる。
HEMT構造層510は、第2バッファ層402上に設けられたn型AlGaAs層からなる電子供給層511と、電子供給層511上に設けられたアンドープAlGaAs層からなるスペーサ層512と、スペーサ層512上に設けられたアンドープInGaAs層からなるチャネル層513と、チャネル層513上に設けられたアンドープAlGaAs層からなるスペーサ層514と、スペーサ層514上に設けられたn型AlGaAs層からなる電子供給層515と、電子供給層515上に設けられたアンドープGaAs層からなるショットキー層516とを備える。
HBT構造層520は、ストッパ層530上に設けられたn型GaAs層からなるサブコレクタ層521と、サブコレクタ層521上に設けられたn型GaAs層からなるコレクタ層522と、コレクタ層522上に設けられたp型GaAs層からなるベース層523と、ベース層523上に設けられたn型InGaP層からなるエミッタ層524と、エミッタ層524上に設けられたn型GaAs層からなるバラスト層525と、バラスト層525上に設けられたn型InGaAs層からなるグレーデッドなノンアロイ層(グレーデッド層)526とを備える。
コンタクト層300は、n型不純物としてTe又はSeがドーピングされたIn組成比xが0.3≦x≦0.6で一定のn型InGaAs層からなり、そのn型InGaAs層は、n型不純物濃度が1.0×1019cm-3以上5.0×1019cm-3以下で、且つ、炭素濃度が1.0×1016cm-3以上3.0×1018cm-3以下である。
また、コンタクト層300は、n型不純物濃度の面内バラツキが6.0%以下であり、Van der Pauw法によるホール測定を行った移動度が500cm2/V・s以上1500cm2/V・s以下である。
このコンタクト層300は、In組成比が0からx(xは、上述したコンタクト層のIn組成比)まで増加するn型InGaAs層からなるグレーデッド層526上に設けられ、グレーデッド層526は、n型不純物濃度が3.0×1018cm-3以上7.0×1018cm-3以下で、且つ、炭素濃度が1.0×1017cm-3以上1.0×1018cm-3以下である。
さて、本実施の形態に係るトランジスタ用エピタキシャルウェハ10は、気相成長装置にてトランジスタ用エピタキシャルウェハを連続的に生産する際に、2回目以降に生産するトランジスタ用エピタキシャルウェハにおけるTeやSeのエピタキシャル層中への混入を防止するものである。
そのために、トランジスタ用エピタキシャルウェハ10では、基板100上に形成するバッファ層400として、メモリー効果を抑止するためのメモリ抑止層として機能する、TeやSeを取り込みやすい第1バッファ層401を設けている。
これにより、残留したTeやSeを第1バッファ層401に積極的に取り込み、その上に形成されるトランジスタ機能層500、特に、バッファ層400上に形成されるHEMT構造層510に混入するTeやSeの量を低減し、電気的特性等の特性変動を抑制することができる。
この効果を確認するために、基板100上に、第1バッファ層401を50nm、Al組成比yが0.28の第2バッファ層402を500nm、Al組成比が0.3の電子供給層511を30nm、Al組成比が0.3のスペーサ層512を10nm、In組成比が0.18のチャネル層513を15nm、Al組成比が0.3のスペーサ層514を10nm、In組成比が0.48の電子供給層515を30nm、ショットキー層516を30nm、In組成比が0.48のストッパ層530を10nm、サブコレクタ層521を500nm、コレクタ層522を700nm、ベース層523を120nm、In組成比が0.48のエミッタ層524を40nm、バラスト層525を100nm、In組成比が0から0.5まで増加するグレーデッド層526及びIn組成比が0.5のコンタクト層300を共に50nm、順次積層したBi−FET構造を連続的に作製した。
このBi−FET構造では、ベース抵抗220Ω/sq、電流利得120(電流密度1kA/cm2)と増幅し、移動度5500cm2/V・s、シートキャリア濃度2.1×1012cm-2、ピンチオフ電圧−0.5Vと動作した。
このように、本実施の形態に係るトランジスタ用エピタキシャルウェハ10によれば、配管パージ等の作業を行うことなく、電気的特性等に影響を与える残留したTeやSeのエピタキシャル層中への混入を防止できる。つまり、本発明では、連続的に生産性良く、高品質のBi−FET構造が得られる。
第1バッファ層の厚さを10nm以上200nm以下に限定した理由を述べる。
第1バッファ層の厚さを0nm、2nm、5nm、10nm、20nm、50nm、100nm、150nm、200nmと変化させてトランジスタ用エピタキシャルウェハを連続的に2回作製した結果を図2及び表1に示す。ここで、第1バッファ層の厚さの上限については、生産性を考えて200nmとした。
図2及び表1から分かるように、第1バッファ層の厚さが10nm以上の場合には、シートキャリア濃度の上昇がほとんど無く、トランジスタ用エピタキシャルウェハを連続的に生産しても優れた電気的特性を維持できる。
以上の理由から、本発明では、第1バッファ層の厚さを10nm以上200nm以下に限定した。
10 トランジスタ用エピタキシャルウェハ
100 基板
200 化合物半導体層
300 コンタクト層
400 バッファ層
401 第1バッファ層
402 第2バッファ層
100 基板
200 化合物半導体層
300 コンタクト層
400 バッファ層
401 第1バッファ層
402 第2バッファ層
Claims (6)
- 基板と、前記基板上に設けられたトランジスタ機能層を含む化合物半導体層と、前記化合物半導体層上に設けられたコンタクト層とを有するトランジスタ用エピタキシャルウェハにおいて、
前記コンタクト層は、n型不純物としてTe又はSeがドーピングされたIn組成比xが0.3≦x≦0.6で一定のn型InGaAs層からなり、前記n型InGaAs層は、n型不純物濃度が1.0×1019cm-3以上5.0×1019cm-3以下で、且つ、炭素濃度が1.0×1016cm-3以上3.0×1018cm-3以下であり、
前記化合物半導体層は、前記基板上に設けられたバッファ層を備え、前記バッファ層は、前記基板上に設けられたアンドープAlAs層からなる第1バッファ層と、前記第1バッファ層上に設けられたAl組成比yが0<y<1のアンドープAlGaAs層からなる第2バッファ層とからなることを特徴とするトランジスタ用エピタキシャルウェハ。 - 前記バッファ層は、厚さが0.4μm以上0.9μm以下に形成され、
前記第2バッファ層は、Te濃度又はSe濃度が2.0×1015cm-3以下で、且つ、炭素濃度が1.0×1016cm-3以上5.0×1017cm-3以下である請求項1に記載のトランジスタ用エピタキシャルウェハ。 - 前記第1バッファ層は、厚さが10nm以上200nm以下に形成される請求項1又は2に記載のトランジスタ用エピタキシャルウェハ。
- 前記コンタクト層は、n型不純物濃度の面内バラツキが6.0%以下であり、Van der Pauw法によるホール測定を行った移動度が500cm2/V・s以上1500cm2/V・s以下である請求項1〜3のいずれかに記載のトランジスタ用エピタキシャルウェハ。
- 前記コンタクト層は、In組成比が0からxまで増加するn型InGaAs層からなるグレーデッド層上に設けられ、
前記グレーデッド層は、n型不純物濃度が3.0×1018cm-3以上7.0×1018cm-3以下で、且つ、炭素濃度が1.0×1017cm-3以上1.0×1018cm-3以下である請求項1〜4のいずれかに記載のトランジスタ用エピタキシャルウェハ。 - 前記トランジスタ機能層は、前記基板側から、電界効果型トランジスタ構造層と、ヘテロバイポーラ型トランジスタ構造層とを有し、前記電界効果型トランジスタ構造層と前記ヘテロバイポーラ型トランジスタ構造層との間には、n型InGaP層からなるストッパ層が設けられる請求項1〜5のいずれかに記載のトランジスタ用エピタキシャルウェハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011022890A JP2012164753A (ja) | 2011-02-04 | 2011-02-04 | トランジスタ用エピタキシャルウェハ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011022890A JP2012164753A (ja) | 2011-02-04 | 2011-02-04 | トランジスタ用エピタキシャルウェハ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012164753A true JP2012164753A (ja) | 2012-08-30 |
Family
ID=46843878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011022890A Withdrawn JP2012164753A (ja) | 2011-02-04 | 2011-02-04 | トランジスタ用エピタキシャルウェハ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012164753A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014078595A (ja) * | 2012-10-10 | 2014-05-01 | Hitachi Metals Ltd | Iii−v族化合物半導体エピタキシャルウェハ及びその製造方法 |
JP2022121410A (ja) * | 2021-02-08 | 2022-08-19 | 3-5 パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング | 積層型のiii-v族半導体ダイオード |
RU2799735C1 (ru) * | 2023-01-27 | 2023-07-11 | Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" | Мощный полевой транзистор свч на полупроводниковой гетероструктуре |
-
2011
- 2011-02-04 JP JP2011022890A patent/JP2012164753A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014078595A (ja) * | 2012-10-10 | 2014-05-01 | Hitachi Metals Ltd | Iii−v族化合物半導体エピタキシャルウェハ及びその製造方法 |
JP2022121410A (ja) * | 2021-02-08 | 2022-08-19 | 3-5 パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング | 積層型のiii-v族半導体ダイオード |
US11784261B2 (en) | 2021-02-08 | 2023-10-10 | Azur Space Solar Power Gmbh | Stacked III-V semiconductor diode |
RU2799735C1 (ru) * | 2023-01-27 | 2023-07-11 | Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" | Мощный полевой транзистор свч на полупроводниковой гетероструктуре |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003297849A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
JP2012164753A (ja) | トランジスタ用エピタキシャルウェハ | |
JP2007189200A (ja) | トランジスタ用エピタキシャルウエハおよびトランジスタ | |
JP2013021024A (ja) | トランジスタ素子 | |
JP5487708B2 (ja) | トランジスタ素子用エピタキシャルウェハの製造方法 | |
JP2005197440A (ja) | 半導体装置 | |
JP2006228784A (ja) | 化合物半導体エピタキシャルウェハ | |
JP2012124221A (ja) | トランジスタ素子及びトランジスタ用エピタキシャルウェハの製造方法 | |
JP2012160662A (ja) | トランジスタ用エピタキシャルウェハの製造方法 | |
JP2009016597A (ja) | トランジスタ素子 | |
JP2009194379A (ja) | トランジスタ素子 | |
JP2009081284A (ja) | トランジスタ素子 | |
CN117012814B (zh) | InP基异质结双极性晶体管的外延结构及其制备方法 | |
JP2011192734A (ja) | トランジスタ素子 | |
JP4695736B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2009094148A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2004273891A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP3801963B2 (ja) | 窒化物半導体ヘテロ接合バイポーラトランジスタ | |
JP2004022835A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
JP2013074142A (ja) | トランジスタ用エピタキシャルウェハの製造方法 | |
JP2001176880A (ja) | 半導体ウェハおよびそれを利用したヘテロバイポーラトランジスタ | |
JP2013008914A (ja) | トランジスタ素子 | |
JP2004281702A (ja) | 半導体装置 | |
US10312324B2 (en) | Epitaxial wafer for hetero-junction bipolar transistor and hetero-junction bipolar transistor | |
JP2001203216A (ja) | 半導体エピタキシャルウエハ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140513 |