JP2013120918A

JP2013120918A - 評価方法

Info

Publication number: JP2013120918A
Application number: JP2011269662A
Authority: JP
Inventors: Hiroki Sugiyama; 弘樹杉山
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2011-12-09
Filing date: 2011-12-09
Publication date: 2013-06-17

Abstract

【課題】ＨＦＥＴ構造のシート抵抗を非破壊で精度よく評価できるようにする。
【解決手段】第３ステップＳ１０３で、各々の第１校正用試験素子のシート抵抗を渦電流法により測定し、第４ステップ１０４で、コンタクト層でオーミック接触を取った状態のホール効果測定により各々の第２校正用試験素子のシートキャリア濃度を測定し、第５ステップＳ１０５で、障壁層が同一の不純物濃度とされた第１校正用試験素子で測定したシート抵抗と、第２校正用試験素子で測定したシートキャリア濃度との関係により、シート抵抗とシートキャリア濃度との相関を示す較正曲線を作成する。
【選択図】図１

Description

本発明は、ヘテロ接合電界効果トランジスタを作製する時の電子供給層となる障壁層における不純物濃度の決定などに用いることが可能な、ヘテロ接合電界効果トランジスタ構造におけるシートキャリア濃度を評価する評価方法に関する。

ヘテロ接合電界効果トランジスタ（ＨＦＥＴ）は、優れた高速性、低雑音性を有している。例えば、ＧａＡｓ基板上に形成されるＧａＡｓ系ヘテロ接合を利用したＨＦＥＴは、衛星放送受信用低雑音アンプや、高速動作を必要とする光通信用の各種集積回路に用いられている。また、ＩｎＰ基板上に形成され、バンド不連続の大きいＩｎＧａＡｓ／ＩｎＡｌＡｓヘテロ接合を利用するＩｎＰ系ＨＦＥＴは、ＧａＡｓ系よりも高い周波数帯であるサブミリ波からミリ波帯集積回路への応用が期待されている。このようなＨＦＥＴは、分子線エピタキシー法、有機金属気相成長法などのエピタキシャル結晶成長法によってチャネル層，障壁層，キャップ層などが形成されたエピウエハを用いて作製されている。

ところで、ＨＦＥＴの閾値電圧（Ｖ_th）は、ＨＦＥＴを作製する時の回路設計パラメータとして非常に重要である。閾値電圧は、ＨＦＥＴを構成する障壁層の厚さ、障壁層へのドーピング濃度などに依存する。通常のＨＦＥＴ作製の際には、障壁層の厚さを固定し、ドーピング濃度によって閾値電圧を制御している。また、閾値電圧は、チャネル層の２次元電子ガス濃度、すなわちシートキャリア濃度（Ｎｓ）と対応する。このため、一般にエピウエハ製造の条件設定工程では、比較的簡便なホール効果測定によってシートキャリア濃度を測定し、所望の閾値電圧に対応するシートキャリア濃度が得られるようドーピング濃度を調整する。

図８に、変調ドープ構造としたＨＦＥＴのバンドギャップ構造を示すバンド図を示す。この構造は、バッファ層８０１の上に、アンドープのチャネル層８０２，およびｎ型不純物がドープされた障壁層８０３を備える。図８に示す例では、障壁層８０３の層厚方向の中央部に不純物をシートドープしたシートドープ層を備える構成としている。この構成の場合、シートドープ層を境に、チャネル層８０２の側をスペーサ層と表現し、チャネル層８０２より離れる側を障壁層と表現する場合もある。このようなバンド構造を有する試験素子を用いてシートキャリア濃度を測定し、所望のシートキャリア濃度が得られるようドーピング濃度を調節する。

シートキャリア濃度を決定する障壁層８０３に対するドーピング量は、エピタキシャル成長を実施する結晶成長装置内の状況に敏感であるため、長期間に亘って一定の条件を用いることはできない。このため、長期間を隔てて上述したようなエピウエハを製造する際は、毎回ドーピング量の調整が必要となる。ところが、上述したホール効果測定は、破壊検査であり、試験素子の作製に関わるコストを伴うことになる。このため、コストの低減が可能な、簡便な評価方法が望まれている。

ここで、上述したドーピング量評価のための検査の作業時間を短縮するために、ＨＦＥＴ構造のシートキャリア濃度に対応するシート抵抗（Ｒｓ）を測定し、障壁層のドーピング濃度を測定する方法が考えられる。シート抵抗の測定は、非破壊で行える。例えば、シート抵抗測定には、非特許文献１にあるように高周波プローブによって誘起される渦電流を利用する方法があり、エピウエハ面内の分布を測定する装置も市販されている。

しかしながら、通常のＨＦＥＴ構造では、障壁層の上にｎ型のコンタクト層をエピタキシャル成長によって形成する。このため、渦電流法によるシート抵抗測定では、コンタクト層による成分が重なってしまうため、チャネル層のみのシート抵抗を抽出することは困難である。

また、コンタクト層の無い層構造を有する試験素子を作製し、チャネル層のシート抵抗を測定する方法が考えられる。しかし、上述した各層を結晶成長させている半導体エピウエハの表面では、保管雰囲気の影響に伴い、酸化膜の品質変化や表面への付着物によって表面障壁高さが変化しやすい。このため、エピウエハの上で露出する障壁層の表面障壁高さの変化に伴い、上述したコンタクト層を含まない試験素子のシート抵抗も変化しやすく、非破壊測定で得られるシート抵抗の値が変動する。この変動により、精度の高い測定が困難となる。特に、Ａｌを含む障壁層が表面に露出している場合では、保管中における酸化の進行の影響が大きいため、シート抵抗の測定値が大きく変動するものと考えられる。

G. L. Miller, D. A. H. Robinson, and J. D. Wiley, "Contactless measurement of semiconductor conductivity by radio frequency-free-carrier power absorption", Rev. Sci. Instrum. , vol.47, no.7, pp.799-805, 1976. K.Watanabe and H.Yokoyama, "Photoluminescence properties of δ-doped barrier layers in modulationdoped InAlAsOInGaAs field-effect transistor structures", JOURNAL OF APPLIED PHYSICS, vol.89, no.3, pp.1696-1703, 2001. G. L. Snider, I.-H. Tan, and E L Hu, "Electron states in mesaetched one-dimensional quantum well wires", J. Appl. Phys. ,vol.68, no.6, pp.2849-2853, 1990. i-H. Tan, G. L. Snider, L. D. Chang, and E. L. Hu, "A self-consistent solution of SchrOcUnger-Poisson equations using a nonuniform mesh", J. Appl. Phys. , vol.68, no.8, pp.4071-4076, 1990.

以上に説明したように、ＨＦＥＴ構造のシートキャリア濃度の測定では、破壊検査になるため、コストの上昇を招くという問題がある。一方、ＨＦＥＴ構造の非破壊シート抵抗測定では、結晶表面の障壁高さの変動に伴う測定誤差が大きくなり、非破壊で精度の高いシート抵抗を測定・評価することが困難であるという問題があった。

本発明は、以上のような問題点を解消するためになされたものであり、ＨＦＥＴ構造のシート抵抗を非破壊で精度よく評価できるようにすることを目的とする。

本発明に係る評価方法は、化合物半導体からなる基板の上に、導電性が中性のチャネル層，ｎ型の不純物が導入された障壁層，および導電性が中性のキャップ層が積層されて障壁層が異なる不純物濃度とされた複数の第１校正用試験素子を作製する第１ステップと、第１校正用試験素子と同一構成でキャップ層の上にコンタクト層を形成し、形成した一部のコンタクト層を除去してキャップ層を露出させた複数の第２校正用試験素子を作製する第２ステップと、各々の第１校正用試験素子のシート抵抗を渦電流法により測定する第３ステップと、コンタクト層でオーミック接触を取った状態のホール効果測定により各々の第２校正用試験素子のシートキャリア濃度を測定する第４ステップと、障壁層が同一の不純物濃度とされた第１校正用試験素子で測定したシート抵抗と、第２校正用試験素子で測定したシートキャリア濃度との関係により、シート抵抗とシートキャリア濃度との相関を示す較正曲線を作成する第５ステップと、化合物半導体からなる基板の上に、不純物濃度以外は第１校正用試験素子と同一構成でチャネル層，障壁層，およびキャップ層までを形成した評価対象のシート抵抗を渦電流法により測定し、測定した評価対象のシート抵抗の値に対応する較正曲線から得られるシートキャリア濃度を評価対象のシートキャリア濃度とする第６ステップとを少なくとも備える。

上記評価方法において、チャネル層は基板の上に導電性が中性のＩｎＡｌＡｓからなるバッファ層の上に形成し、チャネル層は、ＩｎＧａＡｓから構成し、障壁層は、導電性が中性のＩｎＡｌＡｓからなるスペーサ層と、スペーサ層の上に形成された導電性が中性のＩｎＡｌＡｓからなるショットキー障壁層と、スペーサ層およびショットキー障壁層の間に形成されたシリコンからなるシートドープ層とから構成し、キャップ層はＩｎＰから構成し、コンタクト層は、基板側のＩｎＧａＡｓからなる第１層と第１層の上に形成されたＩｎＡｌＡｓからなる第２層とから構成すればよい。

以上説明したことにより、本発明によれば、ＨＦＥＴ構造のシート抵抗を非破壊で精度よく評価できるようになるという優れた効果が得られる。

図１は、本発明の実施の形態における評価方法を説明するためのフローチャートである。図２は、第１校正用試験素子の構成を模式的に示す断面図である。図３は、第２校正用試験素子の構成を模式的に示す断面図である。図４は、本発明の実施の形態における評価方法による不純物導入量の設定例について説明するためのフローチャートである。図５は、較正曲線の１例を示す特性図である。図６は、第１校正用試験素子の構成において、シートドープ層のドーピング濃度を一定とした条件で、キャップ層表面の表面障壁高さとシート抵抗の関係を計算した結果を示す特性図である。図７は、較正曲線の１例を示す特性図である。図８は、変調ドープ構造としたＨＦＥＴのバンド構造を示すバンド図である。

以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の実施の形態における評価方法を説明するためのフローチャートである。この評価方法は、まず、第１ステップＳ１０１で、化合物半導体からなる基板の上に、導電性が中性のチャネル層，ｎ型不純物が導入（ドープ）された障壁層，およびキャップ層が積層されて、各々障壁層が異なる不純物濃度とされた複数の第１校正用試験素子を作製する。障壁層が、チャネル層に対して電子供給の機能を果たす層となる。また、キャップ層は、Ａｌなどを含まない酸化され難い材料から構成することが重要である。

次に、第２ステップＳ１０２で、第１校正用試験素子と同一構成でキャップ層の上にコンタクト層を形成し、形成した一部のコンタクト層を除去してキャップ層を露出させた複数の第２校正用試験素子を作製する。この場合においても、第１校正用試験素子と同様に、障壁層における不純物濃度を可変させて複数の第２校正用試験素子を作製する。第１校正用試験素子と第２構成試験用素子とは、コンタクト層の有無が異なるだけである。

次に、第３ステップＳ１０３で、各々の第１校正用試験素子のシート抵抗を渦電流法により測定する。

次に、第４ステップ１０４で、コンタクト層でオーミック接触を取った状態のホール効果測定により各々の第２校正用試験素子のシートキャリア濃度を測定する。

次に、第５ステップＳ１０５で、障壁層が同一の不純物濃度とされた第１校正用試験素子で測定したシート抵抗と、第２校正用試験素子で測定したシートキャリア濃度との関係により、シート抵抗とシートキャリア濃度との相関を示す較正曲線を作成する。

次に、第６ステップＳ１０６で、化合物半導体からなる基板の上に、障壁層の不純物濃度以外は第１校正用試験素子と同一構成でチャネル層，障壁層，およびキャップ層までを形成した評価対象のシート抵抗を渦電流法により測定し、測定した評価対象のシート抵抗の値に対応する較正曲線から得られるシートキャリア濃度を評価対象のシートキャリア濃度として評価する。

ここで、第１校正用試験素子および第２校正用試験素子の構成例について簡単に説明する。

まず、第１校正用試験素子は、例えば、図２の模式的な断面図に示すように、半絶縁性ＩｎＰからなる基板２０１の上に、ＩｎＰに格子整合して導電性が中性のＩｎＡｌＡｓからなる層厚２００ｎｍのバッファ層２０２を備え、バッファ層２０２の上に、ＩｎＰに格子整合して導電性が中性のＩｎＧａＡｓからなる層厚１５ｎｍのチャネル層２０３を備える。

また、チャネル層２０３の上には、ＩｎＰに格子整合して導電性が中性のＩｎＡｌＡｓからなる層厚４ｎｍのスペーサ層２０４，ＩｎＰに格子整合して導電性が中性のＩｎＡｌＡｓからなる層厚６ｎｍのショットキー障壁層２０５を備える。また、スペーサ層２０４とショットキー障壁層２０５との間には、ｎ型不純物によるシートドープ層２０６が形成されている。例えば、Ｓｉをシートドープすることでシートドープ層２０６を形成すればよい。また、ショットキー障壁層２０５の上には、導電性が中性のＩｎＰからなるキャップ層２０７を備える。Ａｌなどに酸化されやすい材料を含まないＩｎＰから構成することで、キャップ層２０７は、酸化され難いものとなり、例えば、大気中においても、キャップ層２０７の表面には、自然酸化膜などの形成が抑制されるようになる。

ここで、シートドープ層２０６は、半導体層中に不純物をシート状に導入することで形成されたものである。このシート状に不純物を導入する技術は、シートドーピング，デルタドーピング，また、原子層ドーピングなどと呼ばれ、半導体層中に均一に不純物を導入する場合に比較してより高濃度に不純物を導入することを可能としている。前述したＩｎＡｌＡｓの層をスペーサ層２０４およびショットキー障壁層２０５の合計の層厚に形成し、このＩｎＡｌＡｓ層の層厚方向の途中に、上述したようにシートドープ層２０６を形成すればよい。なお、スペーサ層２０４，ショットキー障壁層２０５，およびシートドープ層２０６は、Ｓｉなどのｎ型不純物がドープされたＩｎＡｌＡｓからなる一体の障壁層としてもよい。

また、第２校正用試験素子は、例えば、図３の模式的な断面図に示すように、半絶縁性ＩｎＰからなる基板３０１の上に、ＩｎＰに格子整合する導電性が中性のＩｎＡｌＡｓからなる層厚２００ｎｍのバッファ層３０２を備え、バッファ層３０２の上に、ＩｎＰに格子整合して導電性が中性のＩｎＧａＡｓからなる層厚１５ｎｍのチャネル層３０３を備える。

また、チャネル層３０３の上には、ＩｎＰに格子整合して導電性が中性のＩｎＡｌＡｓからなる層厚４ｎｍのスペーサ層３０４，ＩｎＰに格子整合して導電性が中性のＩｎＡｌＡｓからなる層厚６ｎｍのショットキー障壁層３０５を備える。また、スペーサ層３０４とショットキー障壁層３０５との間には、ｎ型不純物によるシートドープ層３０６が形成されている。また、ショットキー障壁層３０５の上には、導電性が中性のＩｎＰからなるキャップ層３０７を備える。Ａｌなどに酸化されやすい材料を含まないＩｎＰから構成することで、キャップ層２０７は、酸化され難いものとなり、例えば、大気中においても、キャップ層２０７の表面には、自然酸化膜などの形成が抑制されるようになる。

また、キャップ層３０７の上には、ｎ型不純物が導入されたｎ型のＩｎＧａＡｓからなる第１層およびｎ型のＩｎＡｌＡｓからなる第２層より構成されたコンタクト層３０８が形成されている。第１層は基板側に形成され第２層は第１層の上に形成されている。コンタクト層３０８は、実際のＨＦＥＴにおいて、ソース電極およびドレイン電極をオーミック接続させる層となる。加えて、第２校正用試験素子では、一部のコンタクト層３０８をエッチング除去し、除去した領域においてキャップ層３０７にショットキー接続する測定用のゲート電極を形成する。ここで、キャップ層３０７は、コンタクト層３０８をエッチング除去するときのエッチング停止層となる。

また、第１校正用試験素子および第２校正用試験素子は、シートドープの量を適宜に調整して不純物濃度が異なる複数の素子を作製する。例えば、上述した各層を基板の上に形成したエピタキシャル成長ウエハを作製し、このエピウエハ作製において、異なるチップ領域を各々異なる不純物濃度に調整すればよい。このようにすることで、１枚のエピウエハ上で、不純物濃度が異なる複数の試験素子を用意することができる。このようにして作製した各試験用素子を用いてシート抵抗とシートキャリア濃度との相関を示す較正曲線を作成する。以下、較正曲線の作成および較正曲線を用いた不純物導入量の設定などについて、図４のフローチャートを用いてより詳細に説明する。

まず、ステップＳ４０１で、上述した構成のシートドープ層２０６における不純物濃度が各々異なる複数の第１校正用試験素子を作製する。各層は、よく知られた有機金属気相成長法により、半絶縁性のＩｎＰからなる基板の上にエピタキシャル成長することで形成すればよい。次に、ステップＳ４０２で、上述した構成のシートドープ層３０６における不純物濃度が各々異なる複数の第２校正用試験素子を作製する。

次に、ステップＳ４０３で、作製した複数の第１校正用試験素子のシート抵抗を渦電流法により測定する。シートドープ層２０６の不純物濃度が異なる第１校正用試験素子の各々について、渦電流法によりシート抵抗を測定する。次に、ステップＳ４０４で、作製した複数の第２校正用試験素子のシートキャリア濃度を測定する。この測定は、ホール効果測定により行う（非特許文献２参照）。ホール効果測定では、残してあるコンタクト層３０８をオーミック接触のために用いる。シートドープ層３０６の不純物濃度が異なる第２校正用試験素子の各々について、ホール効果測定でシートキャリア濃度を測定する。

以上の複数の試験素子を用いた渦電流法によるシート抵抗の測定、およびホール効果測定によるシートキャリア濃度の測定により、同じシートドープ層の不純物濃度に対し、各々シート抵抗およびシートキャリア濃度が対応して得られることになる。

次に、ステップＳ４０５で、同じシートドープ層の不純物濃度に対して得られたシート抵抗およびシートキャリア濃度の測定結果をもとに、シート抵抗とシートキャリア濃度との相関を示す較正曲線を作成する。例えば、図５に示すように、横軸をシート抵抗Ｒｓとし、縦軸をシートキャリア濃度Ｎｓとした較正曲線が作成できる。図５の例では、各々９個の、第１校正用試験素子および第２校正用試験素子を作製し、９組のシート抵抗およびシートキャリア濃度の関係が示されている。

以上のように作製した較正曲線を用い、実際の製造においては、まず、ステップＳ４０６で、条件設定用エピウエハを作製する。条件設定用エピウエハは、第１校正用試験素子と同一構成とすればよく、チャネル層，障壁層（電子供給層），キャップ層までを形成する。上述した例では、障壁層を、導電性が中性のスペーサ層およびショットキー障壁層の２層構造とし、これらの間に、シートドープ層を備える構成としているので、条件設定用エピウエハもこれと同一構成とすればよい。

次に、ステップＳ４０７で、作製した条件設定用エピウエハを用い、渦電流法によりシート抵抗を測定する。この測定では、条件設定用エピウエハの最上層は、キャップ層であり、表面層が酸化して表面障壁高さが変化することがない。ただし、キャップ層が存在しているため、チャネル層のみのシート抵抗の測定とはなっていない。

次に、ステップＳ４０８で、既に作成してある較正曲線を用い、較正曲線上で、測定されたシート抵抗に対応するシートキャリア濃度を評価する。次いで、ステップＳ４０９で、評価されたシートキャリア濃度が、設定値となっていることを確認（判断）する。この確認で、評価されたシートキャリア濃度が、設定値となっていない場合（ステップＳ４０８のｎ）、ステップＳ４０６に戻り、シートドープ層の不純物濃度を変更して再度条件設定用エピウエハを作製し、シート抵抗を測定し（ステップＳ４０７）、シートキャリア濃度を評価する（ステップＳ４０８）。

以上のステップＳ４０６〜ステップＳ４０９を繰り返し、評価されたシートキャリア濃度が設定値に等しくなったら（ステップＳ４０８のｙ）、この時の条件設定用エピウエハを作成したときの、シートドープ層の作製条件を、実際の素子の作製条件として決定する（ステップＳ４１１）。

ところで、実際に作製する高速動作用トランジスタの場合は、障壁層，キャップ層などのチャネル層より上の層は、よく知られているように可能な範囲で薄い層としている。ところが、よく知られているように、雰囲気の影響に伴い、半導体層の表面には表面障壁が形成されるようになる。このような中で、上述したように実際の素子と同様にすることでキャップ層を薄くすると、この表面に形成される表面障壁高さの変化が、渦電流法により測定されるシート抵抗の値に大きく影響することになり、測定誤差を招くことになる。実際に、発明者らは、数時間の大気中保管でシート抵抗が約２０％変動をする場合があることを確認している。

このため、評価においては、第１校正用試験素子，第２校正用試験素子，および条件設定用エピウエハのキャップ層は、渦電流法によるシート抵抗測定の阻害とならない範囲で、厚く形成した方がよい。例えば、シートドープ層におけるドーピング濃度を一定とした条件で、上述した表面障壁高さとシート抵抗との関係を計算すると、図６に示す結果となる。図６では、５水準のキャップ層２０７の厚さに対する上記関係を示している。この計算は、非特許文献３および非特許文献４に基づくソフトウエアを用いて行ったもので、図２を用いて説明した第１校正用試験素子の層構造に対してシュレジンガーポアソン方程式を数値的に解いて得られたものである。

図６に示す通り、キャップ層が厚いほど、表面障壁高さの変化量に対するシート抵抗Ｒｓの変化量は小さくなることがわかる。ここで、表面障壁高さの変動量Δφ_Bを±０．１ｅＶと見積もると、シート抵抗Ｒｓの変動量は、キャップ層が５ｎｍの場合で約±３０Ω／ｓｑ．、２０ｎｍの場合で約±５Ω／ｓｑ．、と見積もられる。図６の結果より、図２を用いて説明した第１校正用試験素子では、キャップ層２０７の層厚を１０ｎｍ以上、より好ましくは１５ｎｍ以上とすればよいことがわかる。

ここで、前述した第１校正用試験素子および第２校正用試験素子において、各々のキャップ層の層厚を、実際の高速動作用トランジスタにおいてよく用いられる５ｎｍとし、前述同様に較正曲線を作成すると、図７に示すように、シート抵抗とシートキャリア濃度との関係が得られる。

例えば、シートキャリア濃度Ｎｓの設計値が１．８×１０¹²ｃｍ^-2である場合、対応するシート抵抗Ｒｓ値は２３０Ωとなる。このキャップ層の層厚を５ｎｍとした場合、図６より、±０．１ｅＶの表面障壁高さの変動に相当するシート抵抗Ｒｓの測定値変動量は、約±３０Ω／ｓｑ．と見積もられる。このため、非破壊シート抵抗測定で測定されるシート抵抗より得られるシートキャリア濃度Ｎｓ値は、（１．８±０．３）×１０¹²ｃｍ^-2になると見積もられる。

従って、キャップ層厚を５ｎｍとした場合の非破壊の測定のシート抵抗Ｒｓ測定から見積もられるシートキャリア濃度Ｎｓ値は、約±１７％の不確かさを有することになる。このことは、実際のトランジスタに用いている薄いキャップ層を形成した試料の非破壊評価では、シートキャリア濃度Ｎｓの誤差が大きくなることを意味している。

一方、キャップ層の厚さを１５ｎｍとしたＨＦＥＴ構造の場合、図５に示した校正曲線より、設定シートキャリア濃度Ｎｓを１．８×１０¹²ｃｍ^-2とした場合、これに相当するシート抵抗Ｒｓ値は１４６Ω／ｓｑ．となる。ここで、キャップ層の層厚が１５ｎｍの場合、図６より±０．１ｅＶの表面障壁高さの変動に相当するシート抵抗Ｒｓの変動量は、約±８Ω／ｓｑ．と見積もられる。このシート抵抗Ｒｓの不確かさは、シートキャリア濃度Ｎｓの不確かさとして±１．２×１０¹¹ｃｍ^-2に相当する。

このように、キャップ層の厚さを１５ｎｍとした場合、非破壊測定によるシート抵抗Ｒｓから見積もられるシートキャリア濃度Ｎｓ値は、設定値に対して約±７％の不確かさと見積もられる。このように、前述した５ｎｍ厚のキャップ層の場合よりも、１５ｎｍ厚のキャップ層の方が、シートキャリア濃度Ｎｓの決定精度は向上する。なお、この不確かさは、ホール効果測定によるシートキャリア濃度Ｎｓの不確かさと同程度である。このように、厚いキャップ層を形成したＨＦＥＴ構造であれば、ホール効果測定と同等の精度の測定を非破壊で行うことが可能になることがわかる。

なお、上述した厚いキャップ層を用いた場合に、シート抵抗Ｒｓ値が表面障壁高さの影響を受けにくくなる理由は次のように説明される。図２に示した第１校正用試験素子に対応するＨＦＥＴ層構造におけるシートキャリア濃度Ｎｓは、次の式（１）で与えられる。

ここで、ｃはキャップ層２０７の層厚さ、ｂはショットキー障壁層２０５の層厚、ｓはスペーサ層２０４の層厚、Δｄは、スペーサ層２０４とチャネル層２０３との界面からチャネル電子濃度ピークの位置までの距離、Ｎ_deltaはシートドープされたドナー濃度、φ_Bは表面障壁高さ、εは誘電率、ΔＥｃ^AはＩｎＡｌＡｓ／ＩｎＧａＡｓのバンド不連続、ΔＥｃ^BはＩｎＰ／ＩｎＡｌＡｓのバンド不連続である。

また、シートキャリア濃度Ｎｓとシート抵抗Ｒｓとの関係は次の式（２）で与えられる。

以上の式（１）および式（２）より、表面障壁高さの変化によるシート抵抗Ｒｓの変化、とキャップ層の層厚との関係は次の式（３）で与えられる。

式（３）から、キャップ層の層厚ｃが大きいほど、（３）式で与えられる微分係数、つまり表面障壁高さの変化量に対するシート抵抗Ｒｓの変化量は小さくなることがわかる。

以上に説明したように、本発明によれば、各々の障壁層が同一の不純物濃度とされた、第１校正用試験素子で測定したシート抵抗と、第２校正用試験素子で測定したシートキャリア濃度との関係により、シート抵抗とシートキャリア濃度との相関を示す較正曲線を作成するようにしたので、ＨＦＥＴ構造のシート抵抗を非破壊で精度よく測定できるようになる。

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、ＩｎＰ基板上に形成したＨＦＥＴ構造を例に説明したが、上述したようにシートドープではなく、ＩｎＡｌＡｓからなる障壁層に一様にｎ型不純物を導入した構成としても、同様であることは言うまでもない。また、導電性が中性としている各層は、アンドープとすることで形成すればよい。

また、他の材料系から構成されるＨＦＥＴ構造にも適用することも可能である。例えば、ＧａＡｓ基板上に形成されるＧａＡｓ／ＡｌＧａＡｓ系ＨＦＥＴ構造においては、Ａｌなどの酸化されやすい材料を含まないＧａＡｓやＩｎＧａＰをキャップ層とし、これをＡｌＧａＡｓからなる障壁層の上に形成した試験素子を用いるようにすればよい。

２０１…基板、２０２…バッファ層、２０３…チャネル層、２０４…スペーサ層、２０５…ショットキー障壁層、２０６…シートドープ層、２０７…キャップ層、３０１…基板、３０２…バッファ層、３０３…チャネル層、３０４…スペーサ層、３０５…ショットキー障壁層、３０６…シートドープ層、３０７…キャップ層、３０８…コンタクト層。

Claims

化合物半導体からなる基板の上に、導電性が中性のチャネル層，ｎ型の不純物が導入された障壁層，および導電性が中性のキャップ層が積層されて前記障壁層が異なる不純物濃度とされた複数の第１校正用試験素子を作製する第１ステップと、
前記第１校正用試験素子と同一構成で前記キャップ層の上にコンタクト層を形成し、形成した一部のコンタクト層を除去して前記キャップ層を露出させた複数の第２校正用試験素子を作製する第２ステップと、
各々の前記第１校正用試験素子のシート抵抗を渦電流法により測定する第３ステップと、
前記コンタクト層でオーミック接触を取った状態のホール効果測定により各々の前記第２校正用試験素子のシートキャリア濃度を測定する第４ステップと、
前記障壁層が同一の不純物濃度とされた前記第１校正用試験素子で測定したシート抵抗と、前記第２校正用試験素子で測定したシートキャリア濃度との関係により、シート抵抗とシートキャリア濃度との相関を示す較正曲線を作成する第５ステップと、
前記化合物半導体からなる基板の上に、前記不純物濃度以外は前記第１校正用試験素子と同一構成でチャネル層，障壁層，およびキャップ層までを形成した評価対象のシート抵抗を渦電流法により測定し、測定した前記評価対象のシート抵抗の値に対応する前記較正曲線から得られるシートキャリア濃度を前記評価対象のシートキャリア濃度とする第６ステップと
を少なくとも備えることを特徴とする評価方法。
請求項１記載の評価方法において、
前記チャネル層は前記基板の上に導電性が中性のＩｎＡｌＡｓからなるバッファ層の上に形成し、
前記チャネル層は、ＩｎＧａＡｓから構成し、
前記障壁層は、導電性が中性のＩｎＡｌＡｓからなるスペーサ層と、前記スペーサ層の上に形成された導電性が中性のＩｎＡｌＡｓからなるショットキー障壁層と、前記スペーサ層および前記ショットキー障壁層の間に形成されたシリコンからなるシートドープ層とから構成し、
前記キャップ層はＩｎＰから構成し、
前記コンタクト層は、前記基板側のＩｎＧａＡｓからなる第１層と前記第１層の上に形成されたＩｎＡｌＡｓからなる第２層とから構成する
ことを特徴とする評価方法。