DE3620686C2 - Strukturierter Halbleiterkörper - Google Patents
Strukturierter HalbleiterkörperInfo
- Publication number
- DE3620686C2 DE3620686C2 DE19863620686 DE3620686A DE3620686C2 DE 3620686 C2 DE3620686 C2 DE 3620686C2 DE 19863620686 DE19863620686 DE 19863620686 DE 3620686 A DE3620686 A DE 3620686A DE 3620686 C2 DE3620686 C2 DE 3620686C2
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- layer
- structured
- body according
- semiconductor body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 75
- 239000000758 substrate Substances 0.000 claims description 18
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 230000005669 field effect Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 claims description 2
- 125000005842 heteroatom Chemical group 0.000 claims description 2
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 2
- 239000003362 semiconductor superlattice Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 claims 1
- 125000002524 organometallic group Chemical group 0.000 claims 1
- 239000002800 charge carrier Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
Die Erfindung betrifft einen strukturierten Halbleiter
körper nach dem Oberbegriff des Patentanspruchs 1.
Strukturierte Halbleiterkörper der oben genannten Art
finden in digitalen Schaltungen, in analogen Hochfrequenz
schaltungen, in der Leistungselektronik und in optoelek
tronischen Schaltungen Anwendung.
Aus der DE-OS 23 63 577 ist eine Kombination aus einem
bipolaren Transistor und einem Metalloxid-Halbleiter-
Feldeffekt-Transistor (MOSFET) bekannt. Dort ist auf einem
Saphir- oder Spinellsubstrat eine Si-Schicht aufgebracht.
Die einzelnen Bereiche des Feldeffekt-Transistors (FET)
und des bipolaren Transistors sind so angeordnet, daß der
Kollektorbereich auf dem Basisbereich angebracht ist und
der Drainanschluß des FET identisch mit der Basis des
bipolaren Transistors ist. Die auf dem Basisbereich ange
ordnete Elektrode stellt zusammen mit der Oberfläche des
Basisbereiches einen Schottky-Kontakt dar, der als Kollek
tor dient.
Aus der DE-OS 30 24 166 und der DE-OS 30 39 009 sind
Sperrschicht-Feldeffekt-Transistoren bekannt, die eine
Kombination mit bipolaren Transistoren erlauben.
Aus der EP 144 242 A2 ist ein strukturierter Halbleiterkörper be
kannt, bei welchem auf ein halbisolierendes Substrat eine Hete
rostruktur-Halbleiterschichtenfolge aufgewachsen ist. In dieser
Halbleiterschichtenfolge sind durch Grabenätzung elektrisch ge
geneinander isoliert ein Heterostruktur-Feldeffekttransistor und
ein Hetero-Bipolartransistor realisiert.
Heterostruktur-Halbleiterkörper für elektronische Bauelemente
sind auch aus der DE-OS 29 13 068 bekannt. In der nicht vorveröf
fentlichten Patentanmeldung DE 35 42 482 ist ein modulationsdo
tierter Feldeffekt-Transistor (MODFET) beschrieben, der eine He
terostruktur aus einer modulationsdotierten SiGe-Schicht sowie
einer undotierten Si-Schicht sowie einer undotierten Si-Schicht
besitzt.
Aus der US-PS 4 591 889 sind Halbleiterbauelemente mit Hete
rostrukturen, die ein Halbleiter-Supergitter enthalten, bekannt.
Der Erfindung liegt die Aufgabe zugrunde, einen gattungs
gemäßen Halbleiterkörper anzugeben, der die Vorteile von
FET's mit den hohen Stromtreibereigenschaften der bipola
ren Transistoren kombiniert, eine nahezu beliebige Ver
drahtung verschiedener elektronischer Bauelemente ermög
licht und kostengünstig ist.
Diese Aufgabe wird durch die im kennzeichnenden Teil des
Patentanspruchs 1 angegebenen Merkmale gelöst. Vorteil
hafte Ausgestaltungen und/oder Weiterbildungen sind den
Unteransprüchen entnehmbar.
Die Verwendung von Heterostruktur-Halbleiterkörpern für
die in Patentanspruch 1 beschriebene Anordnung hat den
Vorteil, daß der modulationsdotierte Feldeffekt-Transistor
(MODFET) und der Heterobipolartransistor (HBT) unabhängig
voneinander auf einem Substrat angeordnet sind. Außerdem
ist es möglich, verschiedene Kombinationen von elektroni
schen Bauelementen auf einem Substrat anzuordnen, so daß
nicht nur eine äußerst schnelle Schaltung möglich ist,
sondern auch Substratfläche eingespart werden kann, so daß
eine sehr große Packungsdichte möglich ist.
Ferner besitzen die III/V-Heterostruktur-Halbleiterkörper
hohe Beweglichkeiten der Ladungsträger, die mit Hilfe der
Si-Technik nicht erreicht werden können.
Die Erfindung wird nachstehend anhand von Ausführungsbei
spielen unter Bezugnahme auf schematische Zeichnungen
näher erläutert.
Die Fig. 1a, 1b, 1c und 2 zeigen Querschnitte durch
strukturierte Halbleiter
körper.
In Fig. 1a, 1b, 1c sind Kombinationen eines
MODFET 14 mit einem HBT 15
dargestellt.
In Fig. 2 sind eine Diode 16, ein
Kondensator 17 und ein
Widerstand 18 auf einem
Substrat aufgebracht.
Fig. 3 zeigt eine Schaltungsanord
nung gemäß den Fig. 1a, 1b
und 1c.
In den Ausführungsbeispielen sind auf einem hochohmigen
halbisolierenden GaAs-Substrat 1 mindestens zwei epitak
tische Halbleiterschichten mit unterschiedlichen Bandab
ständen und unterschiedlichen Verunreinigungskonzentra
tionen aufgebracht, so daß eine Heterostruktur-Schichten
folge entsteht. Die erste n--dotierte GaAs-Schicht 2
besitzt einen kleineren Bandabstand als die zweite Halb
leiterschicht, die aus einer undotieren AlxGa1-xAs-Schicht
3a und einer n-dotierten AlxGa1-xAs-Schicht 3 besteht. Die
dritte n+-dotierte GaAs-Schicht 4 hat einen kleineren
Bandabstand als die zweite Halbleiterschicht. Das Halb
leitermaterial 3 mit dem größeren Bandabstand enthält
vorteilhafterweise z. B. 0,5-3 . 1018 Ladungsträger bzw.
ionisierte Störstellen eines vorgegebenen Leitungstyps pro
cm3 und hat eine Schichtdicke d2 von 0,03 µm. Das Halblei
termaterial mit dem kleineren Bandabstand enthält Verun
reinigungskonzentrationen von 0,1-3 . 1016 Ladungsträger
pro cm3 für die n--GaAs-Schicht 2 und mehr als 1 . 1018
Ladungsträger pro cm3 für die n+-GaAs-Schicht 4. Die
Schichtdicke d1 der n--GaAs-Schicht 2 beträgt 0,3-3 µm
und die n+-GaAs-Schicht 4 hat eine Schichtdicke d3 von
0,01-0,2 µm. Dotierungsmaterialien sind z. B. Si und/oder
Ge. Das verwendete Dotierungsverfahren ist in der nicht
vorveröffentlichten deutschen Patentanmeldung
DE 34 42 460.1 beschrieben.
Die Halbleiter- und Dotierungsmaterialien sind so gewählt,
daß die Dotierniveaus in der zweiten Schicht 3 energetisch
ungünstiger liegen als das ihnen benachbarte Energieband
der ersten Schicht 2 und somit freie Ladungsträger aus der
dotierten zweiten Schicht 3 in den angrenzenden Bereich
der ersten Schicht 2 abwandern können. Dadurch bildet sich
ein steuerbarer n-leitender Kanal.
Um einen abrupten Heteroübergang und damit einen störenden
Leitungsbandsprung beim Übergang von der Halbleiterschicht
3 nach 4 zu vermeiden, kann der Alx-Anteil in der Halblei
terschicht 3 kontinuierlich geringer werden und im Grenz
bereich zur Halbleiterschicht 4 gegen Null gehen (X→0).
Die Oberfläche des strukturierten Halbleiterkörpers wird
mit den in der Halbleitertechnik geläufigen Verfahren
metallisiert und so strukturiert, daß der Source- 5, Gate-
6 und Drain-Anschluß 7 des MODFET in einer Ebene ange
bracht ist.
Der in Fig. 1a dargestellte Heterobipolartransistor (HBT)
besitzt einen n-leitenden Emitterbereich (Schicht 3a, 3
und 4) sowie einen p-implantierten Basisbereich 12, der
senkrecht zur dritten und zweiten Halbleiterschicht 4 bzw.
3 und parallel zur ersten Halbleiterschicht 2 verläuft und
der entgegengesetzt zur MODFET-Schicht leitend ist. Der
Kollektoranschluß 10 ist stufenförmig unterhalb des
Emitter- 8 und Basisanschlusses 9 auf dem n--leitenden
Kollektorbereich (Schicht 2) angeordnet. Emitter- 8 und
Basisanschluß 9 befinden sich auf gleicher Ebene wie die
elektrischen Anschlüsse des MODFET.
Ein weiteres Ausführungsbeispiel für eine Kombination aus
FET und HBT ist in Fig. 1b dargestellt. Der Kollektoran
schluß 10 liegt auf gleicher Höhe mit den anderen elektri
schen Anschlüssen. Eine n+-dotierte, implantierte Kontakt
schicht 13 verläuft senkrecht zu den Halbleiterschichten 3
und 4 und reicht bis in die Halbleiterschicht 2. Die
Kontaktschicht 13 ist begrenzt durch die Isolierschichten
11a, die senkrecht zu den Halbleiterschichten 3 und 4
verlaufen. Die Isolierschichten 11a werden z. B. durch
Ionenimplantation erzeugt.
Um den Kollektor niederohmig zu kontaktieren, wird eine
n+-dotierte Kontaktschicht 13a durch selektive Diffusion
oder Implantation vor dem epitaktischen Aufwachsen der
Halbleiterschichten auf dem halbisolierenden Substrat 1
aufgebracht und entweder wie in Fig. 1a oder Fig. 1b mit
dem Kollektoranschluß 10 verbunden. Fig. 1c zeigt einen
Halbleiterkörper mit vergrabener n+-dotierter Kontakt
schicht 13a und einem Kollektoranschluß gemäß Fig. 1a.
MODFET und HBT sind durch eine elektrisch isolierende
Schicht 11 getrennt, die senkrecht zu den Halbleiter
schichten 2 bis 4 angeordnet ist, und die bis in das
Substrat 1 reicht. Diese elektrisch isolierende Schicht
wird z. B. durch Ionenimplantation, z. B. mit Protonen mit einer
Energie von ungefähr 200-500 keV, erzeugt und hat eine
Breite b von 1-100 µm. Eine weitere Ausführungsform der
Schicht 11 ist durch Ätzen eines geeigneten Isoliergrabens
sowie gegebenenfalls Auffüllen mit einem geeigneten Isola
tormaterial möglich. Da sich die Protonen gut fokussieren
lassen, ist die Schicht 11 gut abgrenzbar.
Die beschriebenen strukturierten Halbleiterkörper sind
Kombinationen aus einem Halbleiterbauelement (MODFET) mit
einem Stromfluß parallel zur Halbleiterschichtenfolge und
einem Halbleiterbauelement (HBT) mit einem Stromfluß
senkrecht zur Halbleiterschichtenfolge. Diese strukturier
ten Halbleiterkörper haben den Vorteil, daß MODFET und HBT
zunächst elektrisch unabhängig sind, jedoch durch externe
Verdrahtung eine Verknüpfung des hochohmigen, schnell
schaltenden MODFET und mit dem, mit guten Stromtreiber
eigenschaften ausgestattetem HBT möglich ist. In Fig. 3
ist beispielsweise eine Schaltanordnung für eine Kombina
tion aus MODFET und HBT dargestellt. Die Metallkontakte in
Fig. 3 sind alle an der Oberfläche angebracht und die
Verdrahtung kann somit extern erfolgen.
Weiterhin ist es möglich in der Halbleiterschichtenfolge
zusätzliche elektronische Bauelemente, z. B. Dioden, Kon
densatoren sowie Widerstände, zu erzeugen und diese extern
entsprechend der herzustellenden Schaltanordnung zu ver
drahten.
Fig. 2 zeigt, daß sich durch Verdrahten von Kathoden- 19
und Anodenanschluß 20 eine Diode 16 ergibt.
Einen Kondensator 17 erhält man z. B. dadurch, daß in der
dritten Halbleiterschicht 4 eine elektrisch isolierende
Schicht 11c erzeugt wird z. B. durch Protonenimplantation.
Auf diese Schicht 11c wird ein erster Metallkontakt 21
aufgebracht. Ein weiterer Metallkontakt 22 ist mit der
Halbleiterschicht 4 verbunden. Die Kapazität des Kondensa
tors 17 ist durch die Wahl der geometrischen Abmessungen
der isolierenden Schicht 11c einstellbar.
Ein Widerstand 18 ist durch zwei Metallkontakte 23 oder 24
auf der dritten Halbleiterschicht 4 herstellbar. Durch
Wahl des Abstandes der Metallkontakte und/oder durch
Änderung der Leitfähigkeit der Halbleiterschicht sind
unterschiedliche Widerstandswerte einstellbar.
Die jeweiligen Bauelemente in Fig. 2 sind durch isolieren
de Schichten 11b getrennt, die senkrecht zur Halbleiter
schichtenfolge verlaufen und bis in das Substrat 1 rei
chen. Diese isolierenden Schichten 11b werden vorzugsweise
durch Protonenbeschuß erzeugt.
Die strukturierten Halbleiterkörper gemäß der Erfindung
lassen sich beispielsweise mit Hilfe von Molekularstrahl-
Epitaxie oder chemischer Gasphasen-Epitaxie aus metallor
ganischen Verbindungen herstellen. Außer der in den Aus
führungsbeispielen angegebenen Materialkombination GaAs/-
AlxGa1-xAs auf GaAs-Substrat sind weitere Halbleiter
materialien zur Herstellung der beschriebenen Halbleiter
körper geeignet:
InP/GaInPAs oder InGaAsP/InAlAs auf GaAs- oder InP-Sub
strat. Durch Hetero-Epitaxie können die oben aufgeführten
Halbleitermaterialien über Gitterfehlanpassung auch auf
Si-Substrat aufgebracht werden. Weiterhin ist das Mate
rialsystem SiGe/Si auf Siliziumsubstrat geeignet.
Auf dem halbisolierenden Substrat 1 kann auch eine Halb
leiterschichtenfolge aufgebracht werden, die mindestens
ein Supergitter enthält. Beispielsweise wird die AlGaAs-
Schicht 3 durch ein Supergitter mit mindestens zwei vor
zugsweise binären Halbleitermaterialien mit unterschiedli
chem Bandabstand, wie z. B. GaAs/AlAs, ersetzt. Die Dotie
rung des Supergitters kann auf ein Halbleitermaterial
beschränkt sein (selektive Dotierung). Da hauptsächlich
die Ladungsträger in der Nähe des Heteroüberganges
(<10 nm) zum Ladungstransfer beitragen, kann die Dotierung
auf den Teilbereich des Supergitters nahe dem Heteroüber
gang begrenzt werden. Das Supergitter ist, entsprechend
den verschiedenen Materialkombinationen, aus denen der
strukturierte Halbleiterkörper besteht, aus III/V- und/-
oder aus Si/SiGe-Halbleitermaterialien aufgebaut.
Die Verwendung von Supergittern beim Aufbau von struktu
rierten Halbleiterkörpern verbessert die Material- und
damit auch die Bauelementeigenschaften.
Claims (9)
1. Strukturierter Halbleiterkörper, bestehend aus einem halb
isolierenden Substrat, auf welchem eine Heterostruktur-Halb
leiterschichtenfolge aufgebracht ist, in welcher ein Hetero
struktur-Feldeffekttransistor und von diesem elektrisch iso
liert ein Hetero-Bipolartransistor realisiert sind, dadurch
gekennzeichnet, daß die Basisschicht des Hetero-Bipolartran
sistors als eine implantierte Halbleiterschicht eines zweiten
Leitungstyps in einer Halbleiterschicht eines ersten Leitungs
typs der Heterostruktur-Halbleiterschichtenfolge ausgebildet
ist.
2. Strukturierter Halbleiterkörper nach Anspruch 1, dadurch
gekennzeichnet, daß der Feldeffekttransistor und der Bipolar
transistor durch eine im wesentlichen senkrecht zur Halbleiter
schichtenfolge verlaufende isolierende, durch Ionenimplan
tation entstandene Schicht gegeneinander elektrisch isoliert
sind.
3. Strukturierter Halbleiterkörper nach einem der vorhergeh
enden Anspruche, dadurch gekennzeichnet, daß zumindest die
elektrischen Anschlüsse des Feldeffekt-Transistors (14) und des
Heterobipolartransistors (15) auf einer Oberfläche angeordnet
sind.
4. Strukturierter Halbleiterkörper nach einem der vorher
gehenden Ansprüche, dadurch gekennzeichnet, daß das halbiso
lierende Substrat (1) sowie die darauf aufgebrachte Halbleiter
schichtenfolge aus III/V-Halbleitermaterialien
bestehen und daß zumindest der Feldeffekt-Transistor (14)
als modulationsdotierter Feldeffekt-Transistor ausgebildet
ist.
5. Strukturierter Halbleiterkörper nach einem der vorher
gehenden Ansprüche, dadurch gekennzeichnet, daß das halb
isolierende Substrat (1) aus GaAs besteht und daß darauf
eine Halbleiterschichtenfolge aus einer n--GaAs-Schicht
(2), einer undotierten AlGaAs-Schicht (3a), einer n-
AlGaAs-Schicht (3) sowie einer n+-GaAs-Schicht (4) aufge
wachsen ist.
6. Strukturierter Halbleiterkörper nach einem der vor
hergehenden Ansprüche, dadurch gekennzeichnet, daß in der
Halbleiterschichtenfolge mindestens ein von einem Tran
sistor verschiedenes Bauelement vorhanden ist (Fig. 2).
7. Strukturierter Halbleiterkörper nach einem der vor
hergehenden Ansprüche, dadurch gekennzeichnet, daß die
elektrischen Anschlüsse eines jeden Bauelementes an der
Oberfläche angebracht sind und daß eine äußere Verdrahtung
der Bauelemente möglich ist entsprechend einer herzustel
lenden Schaltungsanordnung.
8. Strukturierter Halbleiterkörper nach einem der vor
hergehenden Ansprüche, dadurch gekennzeichnet, daß die
Halbleiterschichtenfolge sowie deren Dotierung durch ein
Molekularstrahl-Epitaxie-Verfahren und/oder ein chemisches
metallorganisches Gasphasen-Epitaxie-Verfahren erzeugbar
sind.
9. Strukturierter Halbleiterkörper nach einem der vorher
gehenden Ansprüche, dadurch gekennzeichnet, daß auf dem
halbisolierenden Substrat (1) eine Halbleiterschichten
folge vorhanden ist, die mindestens ein Halbleiter-Super
gitter enthält, aus dem mindestens ein Halbleiterbauele
ment herstellbar ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863620686 DE3620686C2 (de) | 1986-06-20 | 1986-06-20 | Strukturierter Halbleiterkörper |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863620686 DE3620686C2 (de) | 1986-06-20 | 1986-06-20 | Strukturierter Halbleiterkörper |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3620686A1 DE3620686A1 (de) | 1987-12-23 |
DE3620686C2 true DE3620686C2 (de) | 1999-07-22 |
Family
ID=6303324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863620686 Expired - Fee Related DE3620686C2 (de) | 1986-06-20 | 1986-06-20 | Strukturierter Halbleiterkörper |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3620686C2 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3830102A1 (de) * | 1987-09-16 | 1989-03-30 | Licentia Gmbh | Si/sige-halbleiterkoerper |
DE19860701B4 (de) * | 1998-12-30 | 2005-07-07 | Kasper, Erich, Prof. Dr.rer.nat. | Integrierte Schaltungsanordnung und Verfahren zur Herstellung einer solchen |
JP2003142697A (ja) * | 2001-10-31 | 2003-05-16 | Sanyo Electric Co Ltd | 集積型ショットキーバリアダイオードおよびその製造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2363577A1 (de) * | 1973-12-20 | 1975-06-26 | Siemens Ag | Kombination aus einem bipolaren transistor und einem mos-feldeffekttransistor |
DE2913068A1 (de) * | 1979-04-02 | 1980-10-23 | Max Planck Gesellschaft | Heterostruktur-halbleiterkoerper und verwendung hierfuer |
DE3024166A1 (de) * | 1979-06-29 | 1981-01-15 | Philips Nv | Sperrschichtfeldeffekttransistor und verfahren zu seiner herstellung |
DE3039009A1 (de) * | 1979-10-18 | 1981-05-07 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Halbleitervorrichtung und verfahren zu ihrer herstellung |
EP0144242A2 (de) * | 1983-12-05 | 1985-06-12 | Fujitsu Limited | Integrierte Halbleiterschaltungsanordnung mit Verbindungsmaterial |
US4591889A (en) * | 1984-09-14 | 1986-05-27 | At&T Bell Laboratories | Superlattice geometry and devices |
DE3442460A1 (de) * | 1984-11-22 | 1986-05-28 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zur dotierung von halbleitermaterial |
DE3542482A1 (de) * | 1985-11-30 | 1987-06-04 | Licentia Gmbh | Modulationsdotierter feldeffekttransistor |
-
1986
- 1986-06-20 DE DE19863620686 patent/DE3620686C2/de not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2363577A1 (de) * | 1973-12-20 | 1975-06-26 | Siemens Ag | Kombination aus einem bipolaren transistor und einem mos-feldeffekttransistor |
DE2913068A1 (de) * | 1979-04-02 | 1980-10-23 | Max Planck Gesellschaft | Heterostruktur-halbleiterkoerper und verwendung hierfuer |
DE3024166A1 (de) * | 1979-06-29 | 1981-01-15 | Philips Nv | Sperrschichtfeldeffekttransistor und verfahren zu seiner herstellung |
DE3039009A1 (de) * | 1979-10-18 | 1981-05-07 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Halbleitervorrichtung und verfahren zu ihrer herstellung |
EP0144242A2 (de) * | 1983-12-05 | 1985-06-12 | Fujitsu Limited | Integrierte Halbleiterschaltungsanordnung mit Verbindungsmaterial |
US4591889A (en) * | 1984-09-14 | 1986-05-27 | At&T Bell Laboratories | Superlattice geometry and devices |
DE3442460A1 (de) * | 1984-11-22 | 1986-05-28 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zur dotierung von halbleitermaterial |
DE3542482A1 (de) * | 1985-11-30 | 1987-06-04 | Licentia Gmbh | Modulationsdotierter feldeffekttransistor |
Also Published As
Publication number | Publication date |
---|---|
DE3620686A1 (de) | 1987-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69522366T2 (de) | Magnetfeldsensor | |
DE112018003362T5 (de) | Oxid-halbleitereinheit und verfahren zur herstellung einer oxid-halbleitereinheit | |
DE10024510B4 (de) | Halbleiter-Bauteil und Verfahren zum Herstellen desselben | |
DE69322963T2 (de) | Eine integrierte Vorrichtung mit einem bipolaren Transistor und einem MOSFET Transistor in Emittorschaltungsanordnung | |
DE4114174A1 (de) | Leistungstransistorbauteil sowie verfahren zu seiner herstellung | |
DE4025269A1 (de) | Elektronisches bauelement und verfahren zu dessen herstellung | |
DE4107909A1 (de) | Halbleitervorrichtung und herstellungsverfahren hierfuer | |
DE112011103470T5 (de) | Halbleiterbauelement und Verfahren zum Herstellen desselben | |
DE3806164C2 (de) | ||
EP0307850B1 (de) | Si/SiGe-Halbleiterkörper | |
DE3936507C2 (de) | Selbstjustierter Bipolartransistor mit Heteroübergang und Verfahren zur Herstellung desselben | |
DE69930715T2 (de) | Elektronische Halbleiterleistung mit integrierter Diode | |
DE69124399T2 (de) | Halbleitervorrichtung | |
DE3586525T2 (de) | Halbleiteranordnung mit einer integrierten schaltung und verfahren zu deren herstellung. | |
DE3689705T2 (de) | Zener-Diode. | |
DE3686047T2 (de) | Monolithische halbleiterstruktur bestehend aus einem laser und einem feldeffekttransistor und deren herstellungsverfahren. | |
DE3851175T2 (de) | Bipolartransistor mit Heteroübergängen. | |
DE3620686C2 (de) | Strukturierter Halbleiterkörper | |
DE3688516T2 (de) | Herstellungsverfahren für einem bipolaren Transistor mit Heteroübergang. | |
DE69604149T2 (de) | Bipolartransistor mit Heteroübergang | |
DE3447220C2 (de) | ||
DE69606579T2 (de) | Herstellungsverfahren für Halbleiterbauelement mit plasmabehandelter Schicht | |
DE2403816C3 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE69009820T2 (de) | Halbleiteranordnung mit eindimensionalen Dotierungsleitern und Verfahren zur Herstellung einer derartigen Halbleiteranordnung. | |
DE3888602T2 (de) | Bipolartransistor mit Heteroübergängen. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: DAIMLER-BENZ AKTIENGESELLSCHAFT, 7000 STUTTGART, D |
|
8120 | Willingness to grant licenses paragraph 23 | ||
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H01L 27/12 |
|
8127 | New person/name/address of the applicant |
Owner name: DAIMLERCHRYSLER AG, 70567 STUTTGART, DE |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |