DE4107909A1 - Halbleitervorrichtung und herstellungsverfahren hierfuer - Google Patents

Halbleitervorrichtung und herstellungsverfahren hierfuer

Info

Publication number
DE4107909A1
DE4107909A1 DE4107909A DE4107909A DE4107909A1 DE 4107909 A1 DE4107909 A1 DE 4107909A1 DE 4107909 A DE4107909 A DE 4107909A DE 4107909 A DE4107909 A DE 4107909A DE 4107909 A1 DE4107909 A1 DE 4107909A1
Authority
DE
Germany
Prior art keywords
semiconductor
layer
conductivity type
semiconductor region
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4107909A
Other languages
English (en)
Other versions
DE4107909C2 (de
Inventor
Hiroshi Yamguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4107909A1 publication Critical patent/DE4107909A1/de
Application granted granted Critical
Publication of DE4107909C2 publication Critical patent/DE4107909C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die Erfindung bezieht sich auf eine Feldeffekt-Halbleiter­ vorrichtung und ein Herstellungsverfahren hierfür, und bezieht sich insbesondere auf Verbesserungen zur Vergröße­ rung der Gegendurchbruchs-(anti breakdown) Eigenschaften einer derartigen Vorrichtung.
Fig. 10A zeigt in einer schematischen Draufsicht den Ober­ flächenteil eines n-Kanal-Leistungs-MOSFET (Metal Oxide Semiconductor Field Effect Transistor) 100, und Fig. 10B zeigt eine entlang der Linie B1-B1 aus Fig. 10A genommene Schnittansicht. Fig. 10A entspricht einer aus der Ebene B3- B3 aus Fig. 10B genommenen Draufsicht.
Der MOSFET 100 weist Schichten 3a und 3b vom n⁻-Typ auf, welche auf einem Siliziumsubstrat 1 vom p-Typ gebildet sind. Eine vergrabene Schicht 2 vom n⁺-Typ ist zwischen dem Sub­ strat 1 und der Schicht 3b vom n⁻-Typ vorgesehen. Die Schicht 3b vom n⁻-Typ arbeitet als eine Drainschicht vom n⁻- Typ. Zwischen den Schichten 3a und 3b vom n⁻-Typ ist ein Drainbereich 4 vom n⁺-Typ gebildet. Wie es aus Fig. 10A ersichtlich ist, umgibt der Drainbereich 4 vom n⁺-Typ die Schicht 3b vom n⁻-Typ, und die Kombination aus dem Drainbe­ reich 4 vom n⁺-Typ und der Drainschicht 3b vom n⁻-Typ bildet den Drainbereich des MOSFET.
In der Schicht 3b vom n⁻-Typ sind zwei Halbleiterbereiche 5 vom p-Typ gebildet. In jedem der Halbleiterbereiche 5 vom p- Typ ist ein Sourcebereich 6 vom n⁺-Typ vorgesehen, welcher in der Mitte eine Öffnung aufweist. Die Abschnitte der Halb­ leiterbereiche 5 vom p-Typ, welche die Sourcebereiche 6 vom n⁺-Typ umgeben, stellen kanalbildende Bereiche 9 dar.
Ein Gateisolierfilm 7 ist zur Bedeckung der Oberfläche der Schicht 3b vom n⁻-Typ und von Teilen der Sourcebereiche 6 vom n⁺-Typ ausgebildet. Auf dem Gateisolierfilm 7 ist eine Gateelektrode 8 gegenüber den kanalbildenden Bereichen 9 und Randbereichen hiervon ausgebildet. Eine Sourceelektrode 10 ist derart vorgesehen, daß die Sourcebereiche 6 vom n⁺-Typ und die Halbleiterbereiche 5 vom p-Typ miteinander kurzge­ schlossen sind. Ein Schichtisolierfilm 11 isoliert die Gate­ elektrode 8 und die Sourceelektrode 10 elektrisch voneinan­ der. Auf dem Drainbereich 4 vom n⁺-Typ ist eine Drainelek­ trode 12 gebildet. Eine mit Massepegel verbundene Rückelek­ trode 13 ist auf der bodenseitigen Hauptoberfläche des Halb­ leitersubstrates 1 gebildet. Wie es aus den Fig. 10a und 10b ersichtlich ist, stellt der MOSFET 100 einen MOSFET vom sogenannten up-drain-Typ dar mit zwei MOS-Einheitszellen, die parallel verbunden sind, und bei denen die Gateelektrode 8 und die Drainelektrode 12 auf der oberen Oberflächenseite des MOSFET bzw. Halbleiterelementes 100 vorgesehen sind.
Bei dem MOSFET 100 mit einer derartigen Struktur wird eine Gatespannung zwischen der Gateelektrode 8 und der Source­ elektrode 10 unter derartigen Bedingungen angelegt, daß eine Drainspannung zwischen der Drainelektrode 12 und der Source­ elektrode 10 angelegt ist. Somit werden Kanäle in den kanal­ bildenden Bereichen 9 ausgebildet, und es fließt ein Strom durch diese Kanäle zwischen der Drainelektrode 12 und der Sourceelektrode 10. Die Größenordnung dieses Stromes kann durch die Größenordnung der Gatespannung gesteuert werden.
Für eine derartige Betriebsweise ist es notwendig, das Potential der Sourcebereiche 6 vom n⁺-Typ und das Potential der Mittenbereiche der Halbleiterbereiche 5 vom p-Typ bei dem selben Pegel und einander gleich zu halten. Der Grund hierfür liegt darin, daß die Beziehung zwischen der Gate­ spannung und dem Kanalstrom beliebig groß wird, wenn sich die Halbleiterbereiche 5 vom p-Typ bei elektrisch schweben­ den ("floatenden") Pegeln bezüglich der Sourcebereiche 6 vom n⁺-Typ befinden. Um diese Bedingungen zu erfüllen, ist die Sourcelektrode 10 derart ausgebildet, daß die Sourcebereiche 6 vom n⁺-Typ und die Mittenabschnitte der Halbleiterbereiche 5 vom p-Typ miteinander kurzgeschlossen sind.
In Fig. 11 sind die Ausgangseigenschaften des MOSFET 100 gezeigt. Wenn eine Source-Drainspannung VD kleiner ist als die Durchbruchsspannung VBD, steigt der Source-Drainstrom ID als Funktion der Gatespannung VG an. Wenn die Source-Drain­ spannung VD die Durchbruchsspannung VBD erreicht, bricht der MOSFET 100 sofort durch. Unter Bezugnahme auf Fig. 12, wel­ che einer entlang der Linie B2-B2 aus Fig. 9A genommenen Schnittansicht entspricht, und auf Fig. 13, welche einer teilweise vergrößerten Ansicht hieraus entspricht, wird die­ ses Durchbruchsphänomen in dem MOSFET 100 im folgenden im Detail untersucht.
Es wird der Fall betrachtet, bei dem die zwischen der Sourceelektrode 10 und der Drainelektrode 12 angelegte Drainspannung VD gemäß Fig. 12 ansteigt. Wenn die Drainspan­ nung VD die Durchbruchsspannung VBD zwischen der Drain­ schicht 3b vom n⁻-Typ und dem Halbleiterbereich 5 vom p-Typ erreicht, fließt ein durch Pfeile angedeuteter Durchbruchs­ strom JC von der Drainschicht 3b vom n⁻-Typ zur Sourceelek­ trode 10.
Wie es in Fig. 13 gezeigt ist, weist eine Äquivalenzschal­ tung der MOS-Einheitszellen bei einem derartigen Zustand eine umgekehrte Parallelverbindung zwischen einem parasitä­ ren npn-Transistor Tr mit einem Basiswiderstand Ra und einer Diode Da auf. Bei dem Durchbruchszustand ist der in den Boden des Sourcebereiches 6 vom n⁺-Typ fließende Durch­ bruchsstrom JC gemäß Fig. 12 über den Basiswiderstand Ra des Transistors Tr zu der Sourceelektrode 10 gerichtet. Der parasitäre Transistor Tr wird leitend, wenn die Größenord­ nung des Durchbruchsstromes JC die folgende Gleichung (1) erfüllt:
JC×Ra<0,6 [V] (1)
wobei "0,6 [V]" eine built-in-Spannung eines pn-Überganges unter Verwendung von Silizium darstellt. Aufgrund der Lei­ tung des parasitären Transistors Tr befinden sich die jewei­ ligen MOS-Einheitszellen in einem Blockierzustand. Als Ergebnis bricht der MOSFET 100 in einer kurzen Zeit zusam­ men. Zur Verbesserung der anti-breakdown-Eigenschaften der Halbleitervorrichtung eines derartigen Typs ist es notwendig zu verhindern, daß das Produkt (JC×Ra) in dem Durchbruchs­ zustand ansteigt.
Da jedoch bei dieser Vorrichtungsstruktur das Produkt (JC×Ra) 0,6 [V] übersteigt, sobald die Drainspannung die Durch­ bruchsspannung VBD erreicht, ist die anti-breakdown-Eigen­ schaft dieser Vorrichtung nicht übermäßig vergrößert. Dies stellt ein Problem nicht nur für Leistungs-MOSFETs dar, son­ dern ebenfalls für andere Feldeffekthalbleitervorrichtungen, wie beispielsweise IGBTs.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Halbleitervorrichtung, insbesondere eine Feldeffekthalblei­ tervorrichtung zur Verfügung zu stellen, bei der die anti­ breakdown-Eigenschaften verbessert sind, und ferner ein Her­ stellungsverfahren für eine derartige Halbleitervorrichtung zur Verfügung zu stellen.
Diese Aufgabe wird durch die Feldeffekthalbleitervorrichtung gemäß Anspruch 1, 11, und ein Verfahren gemäß Anspruch 18 gelöst.
Eine der vorliegenden Erfindung entsprechende Feldeffekt­ halbleitervorrichtung weist auf: (a) eine Halbleiterschicht eines ersten Leitfähigkeitstypes, die auf einer Hauptober­ fläche eines Halbleitersubstrates eines zweiten Leitfähig­ keitstyps gebildet ist; (b) ein erster Halbleiterbereich vom zweiten Leitfähigkeitstyp, welcher selektiv in einem Ober­ flächenabschnitt der Halbleiterschicht gebildet ist; (c) ein zweiter Halbleiterbereich vom ersten Leitfähigkeitstyp, wel­ cher selektiv in einem Oberflächenabschnitt des ersten Halb­ leiterbereiches gebildet ist; (d) ein auf einer ersten Flä­ che einer exponierten bzw. freiliegenden Oberfläche des ersten Halbleiterbereiches gebildeter Isolierfilm; (e) eine auf dem Isolierfilm gebildete Steuerelektrode; (f) eine zur Bedeckung einer zweiten Fläche der exponierten Oberfläche des ersten Halbleiterbereiches und einer exponierten Ober­ fläche des zweiten Halbleiterbereiches gebildete erste Hauptelektrode, wobei die zweite Fläche von der ersten Flä­ che über die exponierte Oberfläche des zweiten Halbleiterbe­ reiches getrennt ist; (g) eine auf einer vorbestimmten Posi­ tion einer exponierten Oberfläche der Halbleiterschicht im Abstand von dem ersten Halbleiterbereich gebildete zweite Hauptelektrode; und (h) eine selektiv in einem Abschnitt der Halbleiterschicht zwischen dem ersten Halbleiterbereich und der zweiten Hauptelektrode gebildete Halbleiterbereichs­ gruppe vom zweiten Leitfähigkeitstyp.
Bei der Halbleitervorrichtung entsprechend der vorliegenden Erfindung erstreckt sich eine Verarmungsschicht von dem ersten Halbleiterbereich in die Halbleiterschicht vom ersten Leitfähigkeitstyp aufgrund der zwischen der ersten und der zweiten Hauptelektrode angelegten Spannung. Da in der Halb­ leiterschicht vom ersten Leitfähigkeitstyp eine Halbleiter­ bereichsgruppe vom zweiten Leitfähigkeitstyp vorgesehen ist, ist die Ausdehnung der Verarmungsschicht räumlich gleichför­ mig, wobei die Größenordnung des Durchbruchsstromes in dem Oberflächenabschnitt der Halbleiterschicht vom ersten Leit­ fähigkeitstyp verringert werden kann. Wie es im Detail in den folgenden bevorzugten Ausführungsbeispielen erläutert wird, stellt die Größenordnung des Durchbruchsstromes in dem Oberflächenabschnitt der Halbleiterschicht vom ersten Leit­ fähigkeitstyp einen Hauptfaktor für die Durchbruchsspannung der gesamten Halbleitervorrichtung dar. Daher verbessert die Verringerung des Durchbruchsstromes die anti-breakdown- Eigenschaften.
Der obige Aufbau der vorliegenden Erfindung ist insbesondere für eine unipolare Feldeffektvorrichtung, wie beispielsweise ein MOSFET geeignet.
Auf der anderen Seite kann die vorliegende Erfindung auf eine bipolare Feldeffektvorrichtung, wie beispielsweise ein IGBT angewendet werden, wobei die erfindungsgemäße Vorrich­ tung aufweist: (a) eine Halbleiterschicht eines ersten Leit­ fähigkeitstypes, welche auf einer Hauptoberfläche eines Halbleitersubstrates eines zweiten Leitfähigkeitstyps gebil­ det ist; (b) einen ersten Halbleiterbereich vom zweiten Leitfähigkeitstyp, welcher selektiv in einem Oberflächenab­ schnitt der Halbleiterschicht gebildet ist; (c) einen zwei­ ten Halbleiterbereich vom ersten Leitfähigkeitstyp, welcher selektiv in einem Oberflächenabschnitt des ersten Halblei­ terbereiches gebildet ist; (d) ein auf einer ersten Fläche einer exponierten Oberfläche des ersten Halbleiterbereiches gebildeter Isolierfilm; (e) eine auf dem Isolierfilm gebil­ dete Steuerelektrode; (f) eine zur Bedeckung einer zweiten Fläche der exponierten Oberfläche des ersten Halbleiterbe­ reiches und einer exponierten Oberfläche des zweiten Halb­ leiterbereiches gebildete erste Hauptelektrode, wobei die zweite Fläche von der ersten Fläche über die exponierte Oberfläche des zweiten Halbleiterbereiches getrennt ist; (g) ein dritter Halbleiterbereich vom zweiten Leitfähigkeitstyp, welcher in einen Oberflächenabschnitt der Halbleiterschicht im Abstand von dem ersten Halbleiterbereich gebildet ist; (h) eine auf dem dritten Halbleiterbereich gebildete zweite Hauptelektrode; und (i) eine Halbleiterbereichsgruppe vom zweiten Leitfähigkeitstyp, welche selektiv in einem Abschnitt der Halbleiterschicht zwischen dem ersten Halblei­ terbereich und der zweiten Hauptelektrode gebildet ist.
Die vorliegende Erfindung richtet sich ebenso auf ein Her­ stellungsverfahren einer Feldeffekthalbleitervorrichtung. Erfindungsgemäß weist das Verfahren die Schritte auf: (a) Bilden einer Halbleiterschicht eines ersten Leitfähigkeits­ typs auf einer Hauptoberfläche eines Halbleitersubstrates eines zweiten Leitfähigkeitstyps; (b) selektives Einführen von ersten Verunreinigungen vom zweiten Leitfähigkeitstyp in die Halbleiterschicht zur Ausbildung einer Halbleiterbe­ reichsgruppe vom zweiten Leitfähigkeitstyp, die eine vorbe­ stimmte Zone der Halbleiterschicht in einer im wesentlichen parallel zu der einen Hauptoberfläche angeordneten Ebene umgibt; (c) Bilden einer Steuerelektrodenschicht auf der vorbestimmten Zone der Halbleiterschicht, wobei die Steuer­ elektrodenschicht durch einen ersten Isolierfilm von der Halbleiterschicht elektrisch isoliert ist und ein Fenster aufweist; (d) Einführen von zweiten Verunreinigungen vom zweiten Leitfähigkeitstyp durch das Fenster in die Halblei­ terschicht zur Ausbildung eines ersten Halbleiterbereiches vom zweiten Leitfähigkeitstyp in der Halbleiterschicht, wobei der erste Halbleiterbereich dem Fenster und einem Teil der Steuerelektrodenschicht gegenübersteht; (e) selektives Einführen von dritten Verunreinigungen vom ersten Leitfähig­ keitstyp durch einen Teil des Fensters in den ersten Halb­ leiterbereich zur Ausbildung eines zweiten Halbleiterberei­ ches vom ersten Leitfähigkeitstyp in dem ersten Halbleiter­ bereich; (f) Bilden eines zweiten Isolierfilmes, der die Steuerelektrodenschicht bedeckt; und (g) Bilden einer Haupt­ elektrodenschicht, welche sich elektrisch über das Fenster mit jeder exponierten Oberfläche des ersten und des zweiten Halbleiterbereiches in Kontakt befindet.
Die "Halbleiterbereichsgruppe" entsprechend der vorliegenden Erfindung kann eine Vielzahl von diskreten verteilten Berei­ chen aufweisen, oder kann aus einer Vielzahl von Bereichen zusammengesetzt sein, welche miteinander in der Form bei­ spielsweise eines Kammes verbunden sind.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Weitere Einzelheiten, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung unter Bezugnahme auf die Zeichnung.
Es zeigt:
Fig. 1A eine Draufsicht eines MOSFET entsprechend einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 1B eine entlang der Linie A1-A1 aus Fig. 1A genom­ mene Schnittansicht des MOSFET;
Fig. 2 eine entlang der Linie A2-A2 aus Fig. 1A genom­ mene Schnittansicht des MOSFET;
Fig. 2A und 3B schematische Ansichten der Ausdehnung einer Verarmungsschicht in dem bevorzugten Ausfüh­ rungsbeispiel;
Fig. 4A und 4B schematische Ansichten der Ausdehnung einer Verarmungsschicht in einem MOSFET;
Fig. 5A bis 5H schematische Darstellungen der Herstellungs­ prozesse des MOSFET entsprechend einem bevorzug­ ten Ausführungsbeispiel;
Fig. 6A und 6B Draufsichten der MOSFETs entsprechend weite­ ren, bevorzugten Ausführungsbeispielen der vor­ liegenden Erfindung;
Fig. 7A eine Draufsicht des MOSFET entsprechend eines weiteren, bevorzugten Ausführungsbeispieles;
Fig. 7B eine entlang der Linie A4-A4 aus Fig. 7A genom­ mene Schnittansicht des MOSFET;
Fig. 8A eine schematische Draufsicht eines IGBT, an dem ein bevorzugtes Ausführungsbeispiel der vorlie­ genden Erfindung angewendet ist;
Fig. 8B eine entlang der Linie A5-A5 aus Fig. 8A genom­ mene Schnittansicht des IGBT;
Fig. 9 eine Modifizierung einer Halbleiterbereichs­ gruppe;
Fig. 10A eine Draufsicht eines MOSFET;
Fig. 10B eine entlang der Linie B1-B1 aus Fig. 10A genom­ mene Schnittansicht des MOSFET;
Fig. 11 eine schematische Darstellung von Eigenschaften eines MOSFET;
Fig. 12 eine schematische Darstellung eines Strompfades eines Durchbruchsstromes in dem MOSFET; und
Fig. 13 eine schematische Darstellung eines parasitären Transistors in einem MOSFET.
A. Struktur und Eigenschaften
Fig. 1A zeigt in schematischer Draufsicht einen Leistungs- MOSFET 200 entsprechend einem bevorzugten Ausführungsbei­ spiel der vorliegenden Erfindung, und Fig. 1B zeigt eine entlang der Linie A1-A1 aus Fig. 1A genommene Schnittan­ sicht. Fig. 1A entspricht einer entlang der Ebene A3-A3 aus Fig. 1B genommenen Draufsicht.
Jeweils gleiche Komponenten des MOSFET 200 sind mit den sel­ ben Bezugsziffern wie bei dem in den Fig. 10A und 10B gezeigten MOSFET 100 bezeichnet.
Die charakteristische Struktur des MOSFET 200 entsprechend diesem bevorzugten Ausführungsbeispiel besteht darin, daß eine Halbleiterbereichsgruppe 30 vom p-Typ mit einer Viel­ zahl von Halbleiterbereichen 31 vom p-Typ in dem oberen Oberflächenabschnitt einer Drainschicht 3b vom n⁻-Typ ausge­ bildet ist. Diese Halbleiterbereiche 31 vom p-Typ sind bei ungefähr gleichförmigen Abständen voneinander in einer Ebene angeordnet, welche im wesentlichen parallel ist zur oberen Hauptoberfläche eines Halbleitersubstrates 1. Die Anordnung bzw. Matrix der Halbleiterbereiche 31 vom p-Typ umgibt ein Paar von mittig angeordneten Halbleiterbereichen 5 vom p- Typ.
Entsprechend der in etwa rechteckig in der Ebene ausgebilde­ ten Form der mittig angeordneten Halbleiterbereiche 5 vom p- Typ bildet die Anordnung der Halbleiterbereiche 31 vom p-Typ ein Rechteck. Bei dem in Fig. 1A gezeigten Beispiel sind vier Halbleiterbereiche vom p-Typ bei den Ecken der recht­ eckigen Anordnung vorgesehen, und es sind acht Halbleiterbe­ reiche 31 vom p-Typ dazwischen vorgesehen. Jeder von den Halbleiterbereichen 31 vom p-Typ ist im Schnitt von kreis­ förmiger Form und weist einen Boden auf, dessen Tiefe im wesentlichen gleich ist mit der Tiefe des Bodens der Halb­ leiterbereiche 5 vom p-Typ.
Fig. 2 zeigt eine entlang der Linie A2-A2 aus Fig. 1A genom­ mene vergrößerte Schnittansicht. Der MOSFET 200 wird auf die­ selbe Weise wie der eingangs beschriebene MOSFET 100 verwen­ det. Dies bedeutet, daß eine Gatespannung VG zwischen einer Sourceelektrode 10 und einer Gateelektrode 8 angelegt wird, wobei eine Drainspannung VD zwischen der Sourceelektrode 10 und einer Drainelektrode 12 angelegt ist. Somit werden Kanäle in den kanalbildenden Bereichen 9 ausgebildet, und es fließt ein Strom zwischen dem Drainbereich 4 vom n⁺-Typ und den Sourcebereichen 6 vom n⁺-Typ.
Die bei der vorliegenden Erfindung vorgesehenen Halbleiter­ bereiche 31 vom p-Typ tragen zu einer Verbesserung der anti­ breakdown-Eigenschaften des MOSFET 200 bei, was im folgenden erläutert wird.
Die Fig. 3A und 3B zeigen einen Durchbruchszustand des MOSFET 200 entsprechend dem bevorzugten Ausführungsbeispiel, und die Fig. 4A und 4B zeigen einen Durchbruchszustand des eingangs beschriebenen MOSFET 100. Zunächst werden die Fig. 4A und 4B erläutert. Wenn sich der MOSFET 100 aufgrund einer zwischen der Sourceelektrode 10 und der Drainelektrode 12 angelegten, relativ hohen Spannung in einem Durchbruchszu­ stand befindet, erstreckt sich eine Verarmungsschicht F2 von den Halbleiterbereichen 5 vom p-Typ zur Innenseite der Schicht 3b vom n⁻-Typ. Jedoch ist die Ausdehnungsbreite der Verarmungsschicht F2 nicht gleichförmig. In einem Abschnitt S1 zwischen den beiden Halbleiterbereichen 5 vom p-Typ ist die resultierende Verarmungsschicht F2 relativ breit, da sich die jeweiligen Verarmungsschichten, welche sich von den Halbleiterbereichen 5 vom p-Typ aus erstrecken, überlappen.
Auf der anderen Seite ist bei einem Abschnitt S2 zwischen den Halbleiterbereichen 5 vom p-Typ und dem Drainbereich 4 vom n⁺-Typ die Ausdehnungsbreite der Verarmungsschicht klein, da das oben erwähnte Überlappen fehlt. Dementspre­ chend ist in dem Abschnitt S2 die elektrische Feldstärke relativ groß, so daß folglich der über den Abschnitt S2 in den parasitären Transistor Tr gemäß Fig. 13 fließende Durch­ bruchsstrom ansteigt. Der Grund hierfür liegt darin, daß ein Stromhauptpfad des parasitären Transistors von dem Drainbe­ reich 4 vom n⁺-Typ zu den kanalbildenden Bereichen 9 gerich­ tet ist, so daß dem Abschnitt S2 eine gewisse Bedeutung zukommt.
Als nächstes werden die Fig. 3A und 3B erläutert. Da bei dem MOSFET 200 die Halbleiterbereiche 31 vom p-Typ vorgesehen sind, erstreckt sich eine Verarmungsschicht F1 bis zur Peri­ pherie der Halbleiterbereiche 31 vom p-Typ. Dementsprechend ist die elektrische Feldstärke in einem Abschnitt S3 verrin­ gert, und folglich ist der Durchbruchsstrom verringert. Sogar falls die Drainspannung eine Durchbruchsspannung erreicht, ist der Durchbruchsstrom relativ niedrig gehalten, und der Wert von (JC×Ra) ist ebenfalls klein gehalten, so daß ein Leitendwerden des parasitären Transistors Tr verhin­ dert wird. Als Ergebnis wird ein Blockierzustand nicht erzeugt, sobald die Drainspannung die Durchbruchsspannung erreicht, und es werden die anti-breakdown-Eigenschaften des MOSFET 200 verbessert.
Die Halbleiterbereiche 31 vom p-Typ sind in dem Strompfad zwischen dem Drainbereich 4 vom n⁺-Typ und den kanalbilden­ den Bereichen 9 angeordnet. Falls angenommen wird, daß ein wandförmiger durchgehender Halbleiterbereich vom p-Typ, wel­ cher die Halbleiterbereiche vom p-Typ umgibt, vorgesehen ist, verhindert dieser, daß Ladungsträger in dem Strompfad in den leitenden Zustand des MOSFET 200 bewegt werden. Auf der anderen Seite wird im Falle, daß die diskrete Anordnung der Halbleiterbereiche 31 vom p-Typ gemäß dem bevorzugten Ausführungsbeispiel ausgebildet ist, der Strompfad über die Abstände zwischen den Bereichen 31 in dem leitenden Zustand des MOSFET 200 gewährleistet, so daß ein normaler Betrieb des MOSFET 200 aufrechterhalten wird. Dies ist der Grund, warum die Halbleiterbereiche 31 vom p-Typ selektiv bzw. teilweise ausgebildet sind.
B. Herstellungsprozesse
Unter Bezugnahme auf die Fig. 5A bis 5H werden die Herstel­ lungsprozesse des MOSFET 200 im folgenden beschrieben. Zuerst wird gemäß Fig. 5A ein Siliziumsubstrat 1 vom p-Typ vorbereitet, und eine Strukturierung eines Siliziumoxidfilms 41 auf der oberen Hauptoberfläche des Substrates gebildet. Zum Erhalten einer Schicht 42 vom n⁺-Typ werden Verunreini­ gungen vom N-Typ mit hoher Konzentration von einem Fenster des Oxidfilmes 41 in das Substrat 1 diffundiert.
Als nächstes wird der Oxidfilm 41 entfernt, und es wird eine epitaktische Schicht 3 vom n⁻-Typ gemäß Fig. 5B auf der obe­ ren Hauptoberfläche des Substrates 1 gebildet. Es werden Verunreinigungen von der Schicht 42 vom n⁺-Typ gemäß Fig. 5A in die epitaktische Schicht 3 vom n⁻-Typ diffundiert, wodurch eine vergrabene Schicht 2 vom n⁺-Typ gebildet wird. Auf der oberen Oberfläche der epitaktischen Schicht 3 wird eine Strukturierung eines Siliziumoxidfilmes 43 gebildet. Über ein Fenster des Oxidfilmes 43 werden Verunreinigungen vom n-Typ mit hoher Konzentration tief in die epitaktische Schicht 3 diffundiert, wodurch ein Drainbereich 4 vom n⁺-Typ gebildet wird. Der Drainbereich 4 vom n⁺-Typ trennt die epi­ taktische Schicht 3 vom n⁻-Typ in eine Schicht 3b vom n⁻-Typ in der Mitte und eine Schicht 3a vom n⁻-Typ in der Periphe­ rie. Bei den im folgenden Bezug genommenen Fig. 5C bis 5G ist lediglich der obere Abschnitt gemäß der Linie C-C aus Fig. 5B gezeigt.
Bei dem in Fig. 5C gezeigten Schritt wird der Oxidfilm 43 in der Mitte weggeätzt und statt dessen wird ein dünner Sili­ ziumoxidfilm 44 gebildet. Der Oxidfilm 44 weist einen Abschnitt auf, der später als Gateoxidfilm verwendet wird. Bei der Ausbildung des Oxidfilmes 44 wird ferner ein dünner Siliziumoxidfilm 45 auf dem Drainbereich 4 vom n⁺-Typ gebil­ det.
Durch Bedecken mit Lackmaterial und Strukturieren des Mate­ rials wird eine Lackschicht 46 mit einem Fenster 47 gemäß Fig. 5D gebildet. Mittels der Maskierung mit der Lackschicht 46 werden Verunreinigungsionen vom p-Typ wie beispielsweise Bor durch den Oxidfilm 44 in die Schicht 3b vom n⁻-Typ inji­ ziert. Nach der Entfernung der Lackschicht 46 werden die Verunreinigungen vom p-Typ thermisch in die Schicht 3b vom n⁻-Typ diffundiert. Aufgrund dieses Schrittes wird eine dis­ krete Anordnung der Halbleiterbereiche 31 vom p-Typ in der Nähe der oberen Oberfläche der Schicht 3b vom n⁻-Typ gebil­ det. Wie es nicht näher in Fig. 5D dargestellt ist, ist diese diskrete Anordnung gemäß Fig. 1A rechteckig und umgibt eine rechteckige Zone. Sämtliche Halbleiterbereiche 31 vom p-Typ sind in einer Ebene verteilt, welche im wesentlichen parallel ist zur oberen Hauptoberfläche des Halbleitersub­ strates 1 (in Fig. 5B).
Bei dem in Fig. 5E gezeigten nächsten Schritt wird eine Polysiliziumschicht 48 auf der gesamten oberen Oberfläche gebildet. Die Polysiliziumschicht 48 wird mit Lackmaterial bedeckt, welches anschließend strukturiert wird, wodurch eine Lackstrukturierung 49 erhalten wird. Die Lackstruktu­ rierung 49 ist oberhalb der von der Anordnung der Halblei­ terbereiche 31 vom p-Typ umgebenen Zone angeordnet.
Mittels der Maskierung mit der Lackstrukturierung 49 wird die Polysiliziumschicht 8 selektiv weggeätzt, womit eine in Fig. 5F dargestellte Gateelektrode 8 erhalten wird. Die ebene Form der Gateelektrode 8 ist einem rechteckigen Ring angenähert, wobei sich in der Mitte ein Fenster 50 befindet. Durch den Oxidfilm 43 ist die Gateelektrode 8 elektrisch von der Schicht 3b vom n⁻-Typ isoliert.
Als nächstes wird eine Lackstrukturierung 51 derart gebil­ det, daß jede Fläche außer dem Fenster 50 mit Lackmaterial bedeckt ist. Verunreinigungsionen vom p-Typ wie beispiels­ weise Bor werden durch das Fenster 50 in die Schicht 3b vom n⁻-Typ zur Ausbildung eines Bereiches 52 vom p-Typ inji­ ziert. Nach der Entfernung der Lackstrukturierungen 49 und 51 werden die Verunreinigungen in dem Bereich 52 vom p-Typ thermisch zum Erhalten eines Halbleiterbereiches 5 vom p-Typ als ein räumlich ausgedehnter Bereich von dem Bereich 52 vom p-Typ diffundiert. Der Halbleiterbereich 5 vom p-Typ steht dem Fenster 50 und einem Teil der Gateelektrode 8 gegenüber.
Bei dem in Fig. 5G gezeigten nächsten Schritt wird durch Bedecken mit Lackmaterial und Strukturierung des Materials eine Lackschicht 54 mit einem rechteckigen ringähnlichen Fenster 55 gebildet. Die äußere Peripherie des Fensters 55 wird mit der Position des Fensters 50 der in Fig. 5F gezeig­ ten Gateelektrode 8 justiert. Der Oxidfilm 44 gemäß Fig. 5F wird mittels des Fensters 55 strukturiert, wodurch ein Gateoxidfilm 7 und ein Oxidfilm 53 in der Mitte erhalten werden. Daran anschließend werden Verunreinigungsionen vom n-Typ wie beispielsweise Arsen durch das Fenster 55 in den Halbleiterbereich 5 vom p-Typ zum Erhalten eines Sourcebe­ reiches 6 vom n⁺-Typ diffundiert.
Nach diesem Schritt wird die Lackschicht 54 entfernt, und es wird ein Siliziumoxidfilm auf der gesamten freiliegenden Oberfläche gebildet. Kontaktlöcher 56 und 57 werden in diesem Siliziumoxidfilm gebildet, wodurch ein Teil dieses Siliziumoxidfilmes auf der Gateelektrode 8 in einem Schicht­ isolierfilm 11 gemäß Fig. 5H gebildet wird. Durch Ausbilden einer Aluminiumschicht und Strukturierung der Schicht werden aufeinanderfolgend eine Sourceelektrode 10 und eine Drain­ elektrode 12 erhalten. Die Sourceelektrode 10 befindet sich in elektrischem Kontakt sowohl mit dem Sourcebereich 6 vom n⁺-Typ, als auch mit dem Halbleiterbereich 5 vom p-Typ über das Kontaktloch 56. Die Drainelektrode 12 befindet sich in elektrischem Kontakt mit dem Drainbereich 4 vom n⁺-Typ über das Kontaktloch 57. Auf der rückseitigen Hauptoberfläche des Siliziumsubstrates 1 wird eine Rückelektrode 3 aus Metall gebildet.
C. Weitere bevorzugte Ausführungsbeispiele
Die Verteilung in der Ebene der Halbleiterbereiche 31 vom p- Typ kann auch anders sein als die in Fig. 1A gezeigte Ver­ teilung. Beispielsweise weist eine in Fig. 6A gezeigte Halb­ leiterbereichsgruppe 32 vom p-Typ lediglich vier Halbleiter­ bereiche 31 vom p-Typ auf, welche den Ecken 5a eines Paares von Halbleiterbereichen 5 vom p-Typ gegenüberstehen. Der Grund besteht darin, daß eine sich in den Halbleiterbereich 3b vom n⁻-Typ erstreckende Verarmungsschicht das größte elektrische Feld in den Flächen erzeugt, welche diesen Ecken 5a gegenüberstehen.
In Fig. 6B ist eine Halbleiterbereichsgruppe 33 vom p-Typ gezeigt, welche aus zwei rechteckigen Ringanordnungen von Halbleiterbereichen 31 vom p-Typ aufweist. Die Bereiche 31, die zu der inneren rechteckigen Ringanordnung gehören, und die weiteren Bereiche 31, die zu der äußeren rechteckigen Ringanordnung gehören, sind in versetzter Weise angeordnet. Somit wird die Ausdehnungsbreite der Verarmungsschicht wei­ ter vergrößert.
Bei dem in Fig. 7A gezeigten MOSFET 210 weist eine Halblei­ terbereichsgruppe 34 eine Anordnung von vergrabenen Halblei­ terbereichen 32 vom p-Typ auf, welche in der Schicht 3b vom n⁻-Typ gebildet ist. Wie es in Fig. 7B gezeigt ist, welche eine entlang der Linie A4-A4 aus Fig. 7A genommene Schnittansicht darstellt, ist die Eingrabungstiefe der Bereiche 32 im wesentlichen gleich der Tiefe des Bodens der Halbleiterbereiche 5 vom p-Typ. Bei dem Fall, bei dem eine derartige vergrabene Struktur angewendet ist, besteht ein Vorteil darin, daß nicht nur die Bereiche 35 (in Fig. 7A) zwischen den jeweiligen Bereichen 32 vom p-Typ, sondern auch die Bereiche 36 (in Fig. 7B) zwischen den Bereichen 32 vom p-Typ und dem Gateisolierfilm 7 den Strompfad zwischen den kanalbildenden Bereichen 9 und dem Drainbereich 4 vom n⁺-Typ in dem leitenden Zustand gewährleisten.
Fig. 8A zeigt in einer teilweisen Draufsicht ein Beispiel, bei dem die vorliegende Erfindung auf einen IGBT (Insulated Gate Bipolar Transistor) angewendet ist, wobei Fig. 8B eine entlang der Linie A5-A5 aus Fig. 8A genommene Schnittansicht darstellt. Eine entlang der Ebene A6-A6 aus Fig. 8B genom­ mene Draufsicht entspricht der Fig. 8A. Bei einem IGBT 300 stellt eine Elektrode 316, welche in Kontakt ist mit den Halbleiterschichten 5 vom p-Typ und den Halbleiterschichten 6 vom n⁺-Typ, eine Emitterelektrode dar. In dem oberen Ober­ flächenabschnitt der Schicht 3b vom n⁻-Typ sind eine ring­ ähnliche Halbleiterschicht 313 vom n⁺-Typ und eine ringähn­ liche Halbleiterschicht 314 vom p⁺-Typ vorgesehen, welche selektiv hierin ausgebildet sind. Eine Kollektorelektrode 315 befindet sich in elektrischem Kontakt mit der Halblei­ terschicht 314 vom p⁺-Typ über ein Kontaktloch zwischen den Oxidfilmen 11 und 43. Der IGBT 300 weist ebenfalls eine Halbleiterbereichsgruppe 37 vom p-Typ auf, welche aus einer diskreten Anordnung der Halbleiterbereiche 31 vom p-Typ in dem oberen Oberflächenabschnitt der Schicht 3b vom n⁻-Typ, welche die Bereiche 6 vom n⁺-Typ umgeben, zusammengesetzt ist. Die Halbleiterbereiche 31 sind zwischen den Bereichen 6 vom n⁺-Typ und der Halbleiterschicht 313 vom n⁺-Typ angeord­ net. Somit können die anti-breakdown-Eigenschaften auf die­ selbe Weise wie bei dem MOSFET 200 verbessert werden. Die vorliegende Erfindung ist sowohl auf eine unipolare Feld­ effekthalbleitervorrichtung, als auch auf eine bipolare Feldeffekthalbleitervorrichtung anwendbar.
Sowohl bei dem MOSFET, als auch bei dem IGBT können die Halbleiterbereiche 31 vom p-Typ in einer Anordnung miteinan­ der verbunden sein. Bei der in Fig. 9 dargestellten Halblei­ terbereichsgruppe 39 sind die Halbleiterbereiche 31 vom p- Typ in der Anordnung über einen ringähnlichen vergrabenen Halbleiterbereich 38 vom p-Typ miteinander verbunden. Solange Abstände zwischen benachbarten Halbleiterbereichen 31 vom p-Typ vorgesehen sind, kann der Strompfad in dem lei­ tenden Zustand gewährleistet werden.

Claims (23)

1. Feldeffekthalbleitervorrichtung, welche aufweist:
  • a) eine Halbleiterschicht eines ersten Leitfähigkeits­ typs, welche auf einer Hauptoberfläche eines Halblei­ tersubstrates eines zweiten Leitfähigkeitstypes gebil­ det ist;
  • b) einen ersten Halbleiterbereich vom zweiten Leitfä­ higkeitstyp, welcher selektiv in einem Oberflächenab­ schnitt der Halbleiterschicht gebildet ist;
  • c) einen zweiten Halbleiterbereich des ersten Leitfä­ higkeitstyps, welcher selektiv in einem Oberflächenab­ schnitt des ersten Halbleiterbereiches gebildet ist;
  • d) einen auf einer ersten Fläche einer exponierten Oberfläche des ersten Halbleiterbereiches gebildeten Isolierfilm;
  • e) eine auf dem Isolierfilm gebildete Steuerelektrode;
  • f) eine erste Hauptelektrode, welche zur Bedeckung einer zweiten Fläche der exponierten Oberfläche des ersten Halbleiterbereiches und einer exponierten Ober­ fläche des zweiten Halbleiterbereiches gebildet ist, wobei die zweite Fläche von der ersten Fläche über die exponierte Oberfläche des zweiten Halbleiterbereiches getrennt ist; g) eine zweite Hauptelektrode, welche auf einer vorbe­ stimmten Position einer exponierten Oberfläche der Halbleiterschicht im Abstand von dem ersten Halbleiter­ bereich gebildet ist; und
  • h) eine Halbleiterbereichsgruppe vom zweiten Leitfä­ higkeitstyp, welche selektiv in einem Abschnitt der Halbleiterschicht zwischen dem ersten Halbleiterbereich und der zweiten Hauptelektrode gebildet ist.
2. Feldeffekthalbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterbereichs­ gruppe aufweist:
(h-1) eine erste Anordnung von dritten Halbleiterberei­ chen vom zweiten Leitfähigkeitstyp, welche den ersten Halbleiterbereich umgeben.
3. Feldeffekthalbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß
der erste Halbleiterbereich als Rechteck in einer Ebene parallel zur Hauptoberfläche ausgebildet ist; und
die erste Anordnung der dritten Halbleiterbereiche auf­ weist:
(h-1-1) vierte Halbleiterbereiche vom zweiten Leitfä­ higkeitstyp, die bei Positionen in der Halbleiter­ schicht angeordnet sind, welche den Ecken des Rechtecks gegenüberstehen.
4. Feldeffekthalbleitervorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die erste Anordnung der dritten Halbleiterbereiche aufweist:
(h-1-2) fünfte Halbleiterbereiche vom zweiten Leitfä­ higkeitstyp, die bei Positionen in der Halbleiter­ schicht angeordnet sind, welche zwischen den vierten Halbleiterbereichen definiert sind.
5. Feldeffekthalbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Halbleiterbereichs­ gruppe aufweist:
(h-2) eine zweite Anordnung von sechsten Halbleiterbe­ reichen vom zweiten Leitfähigkeitstyp, die den ersten Halbleiterbereich umgeben, und welche von der ersten Anordnung der dritten Halbleiterbereiche umgeben ist.
6. Feldeffekthalbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die dritten Halbleiterbe­ reiche und die sechsten Halbleiterbereiche abwechselnd zu einer versetzten Anordnung in der Ebene angeordnet sind.
7. Feldeffekthalbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die erste Anordnung der dritten Halbleiterbereiche eine diskrete Anordnung in der Ebene darstellt.
8. Feldeffekthalbleitervorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß jeder der dritten Halblei­ terbereiche einen Boden in der Halbleiterschicht auf­ weist, und die Tiefe des Bodens im wesentlichen gleich ist mit einer Bodentiefe des ersten Halbleiterbereiches in der Halbleiterschicht.
9. Feldeffekthalbleitervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß jeder der dritten Halblei­ terbereiche an der exponierten Oberfläche der Halblei­ terschicht freiliegt.
10. Feldeffekthalbleitervorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Halbleiterbereichs­ gruppe aufweist:
einen Halbleiterringbereich vom zweiten Leitfähigkeits­ typ, welcher in der Halbleiterschicht vorgesehen ist und die dritten Halbleiterbereiche miteinander verbin­ det.
11. Feldeffekthalbleitervorrichtung, welche aufweist:
  • a) eine Halbleiterschicht eines ersten Leitfähigkeits­ typs, welche auf einer Hauptoberfläche eines Halblei­ tersubstrates eines zweiten Leitfähigkeitstyps gebildet ist;
  • b) einen ersten Halbleiterbereich vom zweiten Leitfä­ higkeitstyp, welcher selektiv in einem Oberflächenab­ schnitt der Halbleiterschicht gebildet ist;
  • c) einen zweiten Halbleiterbereich vom ersten Leitfä­ higkeitstyp, welcher selektiv in einem Oberflächenab­ schnitt des ersten Halbleiterbereiches gebildet ist;
  • d) einen auf einer ersten Fläche einer exponierten Oberfläche des ersten Halbleiterbereiches gebildeten Isolierfilm;
  • e) eine auf dem Isolierfilm gebildete Steuerelektrode;
  • f) eine erste Hauptelektrode, die zur Bedeckung einer zweiten Fläche der exponierten Oberfläche des ersten Halbleiterbereiches und einer exponierten Oberfläche des zweiten Halbleiterbereiches gebildet ist, wobei die zweite Fläche von der ersten Fläche über die exponierte Oberfläche des zweiten Halbleiterbereiches getrennt ist;
  • g) einen dritten Halbleiterbereich vom zweiten Leitfä­ higkeitstyp, welcher in einem Oberflächenabschnitt der Halbleiterschicht im Abstand von dem ersten Halbleiter­ bereich gebildet ist;
  • h) eine auf dem dritten Halbleiterbereich gebildete zweite Hauptelektrode; und
  • i) eine Halbleiterbereichsgruppe vom zweiten Leitfä­ higkeitstyp, die selektiv in einem Abschnitt der Halb­ leiterschicht zwischen dem ersten Halbleiterbereich und der zweiten Hauptelektrode gebildet ist.
12. Feldeffekthalbleitervorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß die Halbleiterbereichs­ gruppe aufweist:
(i-1) eine Anordnung von vierten Halbleiterbereichen vom zweiten Leitfähigkeitstyp, welche den ersten Halb­ leiterbereich umgibt.
13. Feldeffekthalbleitervorrichtung nach Anspruch 12, dadurch gekennzeichnet, daß
der erste Halbleiterbereich als Rechteck in einer Ebene parallel zur Hauptoberfläche geformt ist; und
die Anordnung der vierten Halbleiterbereiche aufweist:
(i-1-1) fünfte Halbleiterbereiche vom zweiten Leitfä­ higkeitstyp, welche bei Positionen in der Halbleiter­ schicht angeordnet sind, die den Ecken des Rechtecks gegenüberstehen.
14. Feldeffekthalbleitervorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die Anordnung der vierten Halbleiterbereiche aufweist:
(i-1-2) sechste Halbleiterbereiche vom zweiten Leitfä­ higkeitstyp, welche bei Positionen in der Halbleiter­ schicht angeordnet sind, die zwischen den fünften Halb­ leiterbereichen definiert sind.
15. Feldeffekthalbleitervorrichtung nach Anspruch 12, dadurch gekennzeichnet, daß die Anordnung der vierten Halbleiterbereiche eine diskrete Anordnung in der Ebene darstellt.
16. Feldeffekthalbleitervorrichtung nach Anspruch 15, daß jeder der vierten Halbleiterbereiche einen Boden in der Halbleiterschicht aufweist, und die Tiefe des Bodens im wesentlichen gleich ist mit der Bodentiefe des ersten Halbleiterbereiches in der Halbleiterschicht.
17. Feldeffekthalbleitervorrichtung nach Anspruch 16, dadurch gekennzeichnet, daß jeder der vierten Halblei­ terbereiche an einer exponierten Oberfläche der Halb­ leiterschicht freiliegt.
18. Verfahren zur Herstellung einer Feldeffekthalbleiter­ vorrichtung, welches die Schritte aufweist:
  • a) Bilden einer Halbleiterschicht eines ersten Leitfä­ higkeitstyps auf einer Hauptoberfläche eines Halblei­ tersubstrates eines zweiten Leitfähigkeitstyps;
  • b) selektives Einführen von ersten Verunreinigungen vom zweiten Leitfähigkeitstyp in die Halbleiterschicht zur Ausbildung einer Halbleiterbereichsgruppe vom zwei­ ten Leitfähigkeitstyp, welche eine vorbestimmte Zone der Halbleiterschicht in einer Ebene umgibt, welche im wesentlichen parallel ist zu der einen Hauptoberfläche;
  • c) Bilden einer Steuerelektrodenschicht auf der vorbe­ stimmten Zone der Halbleiterschicht, wobei die Steuer­ elektrodenschicht durch einen ersten Isolierfilm von der Halbleiterschicht elektrisch isoliert ist und ein Fenster aufweist;
  • d) Einführen von zweiten Verunreinigungen vom zweiten Leitfähigkeitstyp durch das Fenster in die Halbleiter­ schicht zur Ausbildung eines ersten Halbleiterbereiches vom zweiten Leitfähigkeitstyp in der Halbleiterschicht, wobei der erste Halbleiterbereich dem Fenster und einem Teil der Steuerelektrodenschicht gegenübersteht;
  • e) selektives Einführen von dritten Verunreinigungen vom ersten Leitfähigkeitstyp durch einen Teil des Fen­ sters in den ersten Halbleiterbereich zur Ausbildung eines zweiten Halbleiterbereiches vom ersten Leitfähig­ keitstyp in dem ersten Halbleiterbereich;
  • f) Bilden eines zweiten Isolierfilmes, welcher die Steuerelektrodenschicht bedeckt; und
  • g) Bilden einer Hauptelektrodenschicht, welche durch das Fenster in elektrischem Kontakt ist mit jeder expo­ nierten Oberfläche des ersten und des zweiten Halblei­ terbereiches.
19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß der Schritt (b) die Schritte aufweist:
(b-1) Bilden einer ersten Isolierschicht auf der Halb­ leiterschicht;
(b-2) Bilden einer Lackschicht auf der Isolierschicht;
(b-3) selektives Entfernen der Lackschicht zum Erhalten einer ersten Lackstrukturierung mit Fensteröffnungen; und
(b-4) selektives Einführen der ersten Verunreinigungen vom zweiten Leitfähigkeitstyp in die Halbleiterschicht durch die Fensteröffnungen zum Erhalten der Halbleiter­ bereichsgruppe, welche die Zone der Halbleiterschicht umgibt.
20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß der Schritt (b-4) den Schritt aufweist:
thermisches Diffundieren der ersten Verunreinigungen vom zweiten Leitfähigkeitstyp in die Halbleiterschicht zum Erhalten der Halbleiterbereichsgruppe.
21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß der Schritt (c) die Schritte aufweist:
(c-1) Bilden einer leitenden Schicht auf der ersten Isolierschicht;
(c-2) Bilden einer zweiten Lackstrukturierung auf der leitenden Schicht; und
(c-3) selektives Ätzen der leitenden Schicht, während die zweite Lackstrukturierung als eine Maske zum Erhal­ ten der Steuerelektrode verwendet wird.
22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß der Schritt (e) die Schritte aufweist:
(e-1) Bilden einer dritten Lackstrukturierung auf der ersten Isolierschicht innerhalb des Fensters, wobei die dritte Lackstrukturierung ein ringförmiges Fenster auf­ weist;
(e-2) selektives Ätzen der ersten Isolierschicht, wäh­ rend die dritte Lackstrukturierung als eine Maske zum Erhalten eines ringförmigen Fensters in der ersten Iso­ lierschicht verwendet wird; und
(e-3) selektives Einführen der dritten Verunreinigungen vom ersten Leitfähigkeitstyp in den ersten Halbleiter­ bereich durch das ringförmige Fenster der ersten Iso­ lierschicht zur Bildung des zweiten Halbleiterbereiches vom ersten Leitfähigkeitstyp.
23. Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß der Schritt (f) die Schritte aufweist:
(f-1) Entfernen der dritten Lackstrukturierung;
(f-2) Bilden einer zweiten Isolierschicht auf der Steuerelektrode und in dem Fenster; und
(f-3) selektives Entfernen der zweiten Isolierschicht, zusammen mit einem Teil der ersten Isolierschicht, wobei nicht entfernte Teile der ersten Isolierschicht als der erste Isolierfilm dienen, und wobei nicht ent­ fernte Teile der zweiten Isolierschicht als zweiter Isolierfilm, der die Steuerelektrode bedeckt, dienen.
DE4107909A 1990-03-20 1991-03-12 Feldeffekt-Halbleitervorrichtung und Herstellungsverfahren hierfür Expired - Fee Related DE4107909C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2071366A JP2597412B2 (ja) 1990-03-20 1990-03-20 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE4107909A1 true DE4107909A1 (de) 1991-09-26
DE4107909C2 DE4107909C2 (de) 1995-03-16

Family

ID=13458435

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4107909A Expired - Fee Related DE4107909C2 (de) 1990-03-20 1991-03-12 Feldeffekt-Halbleitervorrichtung und Herstellungsverfahren hierfür

Country Status (3)

Country Link
US (1) US5155574A (de)
JP (1) JP2597412B2 (de)
DE (1) DE4107909C2 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0550850A2 (de) * 1992-01-08 1993-07-14 Siemens Aktiengesellschaft Monolithisch integrierbarer Temperatursensor für Leistungshalbleiterbauelemente und Verfahren zu dessen Herstellung
EP0588067A2 (de) * 1992-08-17 1994-03-23 Fuji Electric Co., Ltd. Hochspannung-MIS-Feldeffektransistor und integrierte Halbleiterschaltung
WO1996026547A1 (en) * 1995-02-20 1996-08-29 Rohm Co., Ltd. Semiconductor device with guard ring and process for its production
EP0740352A2 (de) * 1995-04-26 1996-10-30 Nippondenso Co., Ltd. MOS-gesteuerte Leistungsanordnung mit versenktem Gate und Verfahren zur Herstellung
WO1997029518A1 (de) * 1996-02-05 1997-08-14 Siemens Aktiengesellschaft Durch feldeffekt steuerbares halbleiterbauelement
EP0813250A2 (de) * 1996-06-13 1997-12-17 Plessey Semiconductors Limited Graben-Halbleiteranordnung
WO1999067826A1 (de) * 1998-06-24 1999-12-29 Siemens Aktiengesellschaft Lateral-hochspannungstransistor

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153988A (ja) * 1993-12-01 1995-06-16 Nikon Corp 「増幅型」光電変換装置及びその駆動方法
US5801836A (en) * 1996-07-16 1998-09-01 Abb Research Ltd. Depletion region stopper for PN junction in silicon carbide
US6207994B1 (en) 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
WO1998020562A1 (en) * 1996-11-05 1998-05-14 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region and method of making the same
US6168983B1 (en) 1996-11-05 2001-01-02 Power Integrations, Inc. Method of making a high-voltage transistor with multiple lateral conduction layers
US6800903B2 (en) * 1996-11-05 2004-10-05 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
GB9826291D0 (en) * 1998-12-02 1999-01-20 Koninkl Philips Electronics Nv Field-effect semi-conductor devices
DE19819590C1 (de) * 1998-04-30 1999-06-24 Siemens Ag MOS-Leistungstransistor
US6768171B2 (en) 2000-11-27 2004-07-27 Power Integrations, Inc. High-voltage transistor with JFET conduction channels
US6509220B2 (en) 2000-11-27 2003-01-21 Power Integrations, Inc. Method of fabricating a high-voltage transistor
US6424007B1 (en) 2001-01-24 2002-07-23 Power Integrations, Inc. High-voltage transistor with buried conduction layer
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US7786533B2 (en) 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US7221011B2 (en) * 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US6635544B2 (en) * 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US6555873B2 (en) * 2001-09-07 2003-04-29 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
US8653583B2 (en) 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US7595523B2 (en) * 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US7859037B2 (en) 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US7557406B2 (en) 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US7468536B2 (en) 2007-02-16 2008-12-23 Power Integrations, Inc. Gate metal routing for transistor with checkerboarded layout
US8076725B2 (en) * 2007-05-18 2011-12-13 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US20100171175A1 (en) * 2009-01-05 2010-07-08 Fan bing-yao Structure For High Voltage/High Current MOS Circuits
US9431249B2 (en) * 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9660053B2 (en) 2013-07-12 2017-05-23 Power Integrations, Inc. High-voltage field-effect transistor having multiple implanted layers
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
CN106575666B (zh) 2014-08-19 2021-08-06 维西埃-硅化物公司 超结金属氧化物半导体场效应晶体管

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4300150A (en) * 1980-06-16 1981-11-10 North American Philips Corporation Lateral double-diffused MOS transistor device
US4866495A (en) * 1987-05-27 1989-09-12 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4574209A (en) * 1982-06-21 1986-03-04 Eaton Corporation Split gate EFET and circuitry
JPS5986260A (ja) * 1982-11-10 1984-05-18 Hitachi Ltd ゲ−トタ−ンオフサイリスタ
JPS61220377A (ja) * 1985-03-26 1986-09-30 Matsushita Electronics Corp 半導体装置
JPS63252480A (ja) * 1987-04-09 1988-10-19 Mitsubishi Electric Corp 縦形モス電界効果トランジスタ
JPH0624244B2 (ja) * 1987-06-12 1994-03-30 株式会社日立製作所 複合半導体装置
JP2679074B2 (ja) * 1988-01-27 1997-11-19 富士電機株式会社 電界効果トランジスタ
US4901127A (en) * 1988-10-07 1990-02-13 General Electric Company Circuit including a combined insulated gate bipolar transistor/MOSFET

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4300150A (en) * 1980-06-16 1981-11-10 North American Philips Corporation Lateral double-diffused MOS transistor device
US4866495A (en) * 1987-05-27 1989-09-12 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
US-Buch: Jannis P. Tsividis, Operation and Modeling of the MOS Transistor, McGraw-Hill Book Company, New York, 1987, S. 150-151 *
US-Z: IEDM Technical Digest 1984, S. 258-261 *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0550850A2 (de) * 1992-01-08 1993-07-14 Siemens Aktiengesellschaft Monolithisch integrierbarer Temperatursensor für Leistungshalbleiterbauelemente und Verfahren zu dessen Herstellung
EP0550850A3 (en) * 1992-01-08 1993-10-20 Siemens Ag Monolithically integratable temperature sensor for power semiconductor devices and method of making the same
EP0588067A2 (de) * 1992-08-17 1994-03-23 Fuji Electric Co., Ltd. Hochspannung-MIS-Feldeffektransistor und integrierte Halbleiterschaltung
EP0588067A3 (de) * 1992-08-17 1994-04-20 Fuji Electric Co Ltd
US5432370A (en) * 1992-08-17 1995-07-11 Fuji Electric Co., Ltd. High withstand voltage M I S field effect transistor and semiconductor integrated circuit
WO1996026547A1 (en) * 1995-02-20 1996-08-29 Rohm Co., Ltd. Semiconductor device with guard ring and process for its production
EP0740352A2 (de) * 1995-04-26 1996-10-30 Nippondenso Co., Ltd. MOS-gesteuerte Leistungsanordnung mit versenktem Gate und Verfahren zur Herstellung
EP0740352B1 (de) * 1995-04-26 2003-01-15 Denso Corporation MOS-gesteuerte Leistungsanordnung mit versenktem Gate und Verfahren zur Herstellung
WO1997029518A1 (de) * 1996-02-05 1997-08-14 Siemens Aktiengesellschaft Durch feldeffekt steuerbares halbleiterbauelement
EP0813250A2 (de) * 1996-06-13 1997-12-17 Plessey Semiconductors Limited Graben-Halbleiteranordnung
EP0813250A3 (de) * 1996-06-13 1998-10-07 Mitel Semiconductor Limited Graben-Halbleiteranordnung
WO1999067826A1 (de) * 1998-06-24 1999-12-29 Siemens Aktiengesellschaft Lateral-hochspannungstransistor
US6326656B1 (en) 1998-06-24 2001-12-04 Siemens Aktiengesellschaft Lateral high-voltage transistor
JP2002519852A (ja) * 1998-06-24 2002-07-02 シーメンス アクチエンゲゼルシヤフト ラテラル高電圧トランジスタ

Also Published As

Publication number Publication date
DE4107909C2 (de) 1995-03-16
JP2597412B2 (ja) 1997-04-09
US5155574A (en) 1992-10-13
JPH03270273A (ja) 1991-12-02

Similar Documents

Publication Publication Date Title
DE4107909C2 (de) Feldeffekt-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE112011101254B4 (de) Leistungshalbleiterbauteile und Verfahren zu deren Herstellung
DE19701189B4 (de) Halbleiterbauteil
DE4026568C2 (de) Leitfähigkeits-Modulations-MOSFET
DE19632110C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE69331512T2 (de) Bipolarer Transistor mit isolierter Steuerelektrode und Verfahren zur Herstellung desselben
DE3856480T2 (de) MOS-Feldeffekt-Transistor mit Leitfähigkeitsmodulation
DE4013643C2 (de) Bipolartransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE10362232B4 (de) Leistungshalbleitervorrichtung
DE19900313B4 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE3942640C2 (de) MOS-Halbleitervorrichtung
DE69314368T2 (de) Halbleiterbauelement mit isoliertem Gate und dessen Herstellungsverfahren
DE69305909T2 (de) Leistungsanordnung mit isoliertem Gate-Kontakt-Gebiet
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE2242026A1 (de) Mis-feldeffekttransistor
DE19914697A1 (de) Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC
DE19908477A1 (de) Halbleitervorrichtung
DE10129289A1 (de) Halbleitervorrichtung mit einer Diode für eine Eingangschutzschaltung einer MOS-Vorrichtung und Verfahren zu deren Herstellung
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE69021915T2 (de) MOS-Pilotstruktur für einen Transistor mit isolierter Steuerelektrode und Verfahren zur Versorgung eines solchen Transistors mit Pilotstrom.
DE69930715T2 (de) Elektronische Halbleiterleistung mit integrierter Diode
DE19932959A1 (de) Halbleitervorrichtung und diese verwendende Halbleiterschaltung
DE3711033A1 (de) Mosfet-halbleitervorrichtung
EP0239866B1 (de) Abschaltbares Halbleiterbauelement sowie Verwendung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee