DE19900313B4 - Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung Download PDF

Info

Publication number
DE19900313B4
DE19900313B4 DE19900313A DE19900313A DE19900313B4 DE 19900313 B4 DE19900313 B4 DE 19900313B4 DE 19900313 A DE19900313 A DE 19900313A DE 19900313 A DE19900313 A DE 19900313A DE 19900313 B4 DE19900313 B4 DE 19900313B4
Authority
DE
Germany
Prior art keywords
electrode
main
semiconductor
layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19900313A
Other languages
English (en)
Other versions
DE19900313A1 (de
Inventor
Tetsuo Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19900313A1 publication Critical patent/DE19900313A1/de
Application granted granted Critical
Publication of DE19900313B4 publication Critical patent/DE19900313B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Halbleitervorrichtung mit
einem Halbleitersubstrat (90), das eine Hauptoberfläche definiert und eine Mehrzahl von Halbleiterbereichen enthält,
einer ersten und einer zweiten Hauptelektrode (11, 12), die in Kontakt mit dem Halbleitersubstrat (90) sind,
einer an dem Halbleitersubstrat (90) angebrachten Steuerelektrode (7, 13), wobei ein Hauptstrom, der in dem Halbleitersubstrat (90) über die erste und zweite Hauptelektrode (11, 12) fließt, als Reaktion auf ein zu der Steuerelektrode (7, 13) eingegebenes Signal gesteuert ist, und
einem Spannungsmeßabschnitt (8, 14, 58), der mit einem Isolierfilm (10, 60) dazwischenliegend einem Abschnitt eines der Halbleiterbereiche gegenüberliegt, in dem ein elektrisches Potential abhängig von einer Änderung eines elektrischen Potentials der zweiten Hauptelektrode (12) bezüglich eines elektrischen Potentials der ersten Hauptelektrode (11) geändert wird, zum Messen des elektrischen Potentials des Abschnitts.

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und ein Herstellungsverfahren einer Halbleitervorrichtung. Speziell betrifft sie eine Verbesserung zum Erhöhen einer Schutzfunktion gegen anormale Umstände.
  • Im allgemeinen muß eine Leistungshalbleitervorrichtung ausgezeichnete Eigenschaften bezüglich dem normalen Betrieb, zum Beispiel einen geringen Ruheverlust und einen geringen Schaltungsverlust, aufweisen. Zusätzlich muß die Leistungshalbleitervorrichtung eine Eigenschaft bzw. Leistung aufweisen, um, wenn sie unerwarteten anormalen Bedingungen ausgesetzt wird, es wird zum Beispiel ein Überstrom oder eine Überspannung angelegt, d.h. es werden anormale Umstände verursacht, bis zu einem gewissen Ausmaß oder mehr zu widerstehen. In anderen Worten muß die Leistungshalbleitervorrichtung eine gewisse Toleranz gegenüber anormalen Umständen aufweisen.
  • Als Vorrichtungen, die solche Bedingungen erfüllen, sind der Anmelderin zum Beispiel eine Vorrichtung 151, die in 85 gezeigt ist, und eine Vorrichtung 152, die in 86 gezeigt ist, bekannt. Die Vorrichtungen 151 und 152 entsprechen zwei typischen Beispielen eines IGBT (Bipolartransistor mit isoliertem Gate). Während die Vorrichtung 151 als ein IGBT des Grabentyps gebildet ist, ist die Vorrichtung 152 als ein IGBT des planaren Typs gebildet. In diesem Punkt sind die Vorrichtungen 151 und 152 voneinander verschieden.
  • Ein Halbleitersubstrat 90, das einen Hauptteil von jeder der Vorrichtungen 151 und 152 bildet, enthält eine p+-Kollektorschicht 1, eine n+-Pufferschicht 2 und eine n–-Schicht 3, die nacheinander von einer unteren Hauptoberfläche bis zu einer oberen Hauptoberfläche vorgesehen sind. Eine p-Basisschicht 4 ist selektiv in einer freigelegten Oberfläche der n–-Schicht 3 gebildet, und eine n+-Emitterschicht 5 ist selektiv in einer freigelegten Oberfläche der p-Basisschicht 4 gebildet. Eine Emitterelektrode 11 ist mit sowohl der p-Basisschicht 4 als auch der n+-Emitterschicht 5 verbunden, und eine Kollektorelektrode 12 ist mit der p+-Kollektorschicht 1 verbunden.
  • In der Vorrichtung 151 ist die p-Basisschicht 4 über eine p+-Kontaktschicht 6 mit der Emitterelektrode 11 verbunden. Eine vergrabene Gateelektrode 7 ist an der Innenseite eines Gategrabens 85, der in dem Halbleitersubstrat 90 gebildet ist, mit einem dazwischen vorgesehenen Gateoxidfilm 9 vorgesehen. Die vergrabene Gateelektrode 7 liegt einem Abschnitt der p-Basisschicht 4 (ein Kanalbereich), der zwischen der n+-Emitterschicht 5 und der n–-Schicht 3 vorgesehen ist, gegenüber. Eine Gateelektrode 13 ist mit der vergrabenen Gateelektrode 7 verbunden. In der Vorrichtung 152 ist eine p-Schicht 42 kontinuierlich zu einem unteren Abschnitt der p-Basisschicht 4 gebildet. Eine Gateelektrode 13 liegt einem Abschnitt der freigelegten Oberfläche (der Kanalbereich) der p-Basisschicht 4, der zwischen der n+-Emitterschicht 5 und der n–-Schicht 3 vorgesehen ist, mit einem dazwischen vorgesehenen Gateoxidfilm 9 gegenüber.
  • In beiden Vorrichtungen 151 und 152 wird, wenn eine Spannung, die gleich zu oder höher als eine Schwellenspannung ist, an die Gateelektrode 13 in einem Zustand, in dem eine Spannung an die Emitterelektrode 11 und die Kollektorelektrode 12 angelegt ist, angelegt wird, ein MOSFET, der die n+-Emitterschicht 5, die p- Basisschicht 4 und die n–-Schicht 3 enthält, eingeschaltet. Als Ergebnis werden Elektronen und Löcher entsprechend von der n+-Emitterschicht 5 und der p+-Kollektorschicht 1 in die n–-Schicht 3 injiziert. Folglich wird eine Leitfähigkeitsmodulation derart verursacht, daß der IGBT eingeschaltet wird. Wenn die Spannung der Gateelektrode 13 geringer als die Schwellenspannung gemacht wird, wird der MOSFET ausgeschaltet, so daß die Injektion der Elektronen von der n+-Emitterschicht 5 gestoppt wird. Als Ergebnis wird der IGBT ausgeschaltet.
  • Da die Vorrichtung 151 den Grabentyp aufweist, ist ein Gate entlang des Gategrabens 85 derart gebildet, daß eine hohe Dichte des Kanalbereiches eingestellt wird, das heißt eine hohe Kanaldichte. Als Ergebnis können ein Ruheverlust und ein Schaltungsverlust mehr reduziert werden als in der Vorrichtung 152 des planaren Typs. In der Vorrichtung 151 ist jedoch die Kanaldichte so hoch eingestellt, daß ein Sättigungsstrom in einem MOSFET-Abschnitt erhöht ist.
  • Wenn anormale Kurzschlußumstände beispielsweise verursacht werden (eine Last wird aufgrund eines unerwarteten Grundes kurzgeschlossen oder eine Versorgungsspannung wird an die Vorrichtung durch eine Gatesteuerschaltung oder ähnliches in einem Zustand angelegt, in dem der Kanal leitend ist), wird folglich ein Kurzschlußstrom mit einer übermäßigen Größe in die Vorrichtung fließen. In einigen Fällen wird folglich eine thermische Instabilität durch den Kurzschlußstrom verursacht, so daß die Vorrichtung 152 unterbrochen wird bzw. ausfällt, das heißt es wird eine Toleranz gegenüber anormalen Kurzschlußumständen (eine Kurzschlußtolerenz) reduziert.
  • In der Vorrichtung 152 ist die Kanaldichte gering, so daß der Sättigungsstrom des MOSFET eine kleine Größe aufweist. Daher ist die Kurzschlußtoleranz höher als in der Vorrichtung 151. Der Ruheverlust und der Schaltungsverlust sind jedoch groß und ausge zeichnete Eigenschaften können während dem normalen Betrieb nicht erzielt werden.
  • Aus der EP 0 139 998 A1 ist eine Leistungs-Halbleitervorrichtung bekannt, die in ihrem stromtragenden Bereich einen Hauptstromabschnitt und einen Emulationsstromabschnitt aufweist. Der in dem Emulationsstromabschnitt fließende Strom wird gemessen, um den Strompegel in dem Hauptstromabschnitt zu bestimmen.
  • Aus der US 5 442 216 A ist eine Halbleitervorrichtung mit aktiven Vorrichtungszellen und einer Monitorzelle bekannt. Die Monitorzelle bildet einen Monitor-Strompfad und über den gemessenen Strom auf dem Monitor-Strompfad ist eine Warnfunktion für eine bevorstehende Fehlfunktion der Halbleitervorrichtung realisiert.
  • Als eine Technik zum Lösen der Schwierigkeiten des Kompromisses wurden die in 87 und 88 gezeigten Vorrichtungen vorgeschlagen, das heißt Vorrichtungen, die eine Schutzfunktion gegen anormale Kurzschlußumstände aufweisen. Diese Vorrichtungen wurden durch Y.Seki (S. 31–35) und Y.Shimizu (S. 37–39) in "Proceedings of the 6th International Symposium on Power Semiconductor Devices & IC's (1994)" beschrieben.
  • Die durch ein Schaltzeichen in 87 bezeichnete Vorrichtung ist in einer solchen Art gebildet, daß ein Teil eines Hauptstromes (ein Kollektorstrom), der von einer Kollektorelektrode C fließt, aufgespalten wird, so daß ein kleiner Strom, der proportional zu dem Hauptstrom ist, der aus einer Emitterelektrode 6 herausfließt, das heißt ein Meßstrom von einer Meßelektrode SE in den Vorrichtungen 151 und 152, die als IGBT gebildet sind, entnommen werden kann. Die auf einer Hauptoberfläche eines Halbleitersubstrates gebildete Emitterelektrode E ist derart aufgeteilt, daß sie eine sogenannte Multiemitterform bildet. Eine neue Emitterelektrode E und eine Meßelektrode SE mit einer pa rallelen Beziehung zu der Emitterelektrode E sind derart gebildet, daß der Meßstrom entnommen werden kann.
  • Eine Vorrichtung 153, die in einem Schaltbild von 88 gezeigt ist, enthält den in 87 gezeigten IGBT als Hauptelement und enthält weiterhin eine Kurzschlußschutzschaltung, die mit dem IGBT verbunden ist. Genauer ist ein Widerstandselement R4 mit der Meßelektrode SE des IGBT verbunden und eine Reihenschaltung, die durch eine Diode DI2 und einen Transistor M4 gebildet ist, ist mit einer Gateelektrode G und der Emitterelektrode E des IGBT verbunden. Der Transistor M4 ist als MOSFET gebildet und die Meßelektrode SE des IGBT ist mit einer Gateelektrode G des Transistors M4 verbunden. Die Diode DI2 ist zwischen der Gateelektrode G des IGBT und einer Drainelektrode D des Transistors M4 in einer Vorwärtsrichtung bezüglich einem Strom, der von der Gateelektrode G zu der Emitterelektrode E des IGBT fließt, vorgesehen.
  • 88 zeigt ebenfalls die typische Form der Verwendung der Vorrichtung 153, das ist eine Halbbrückenschaltung. Ein Ausgang einer Gatestromversorgung VG ist mit der Gateelektrode G der Vorrichtung 153 über ein Gatewiderstandselement RG verbunden. Eine Hauptstromversorgung Vcc ist über eine Last L mit der Emitterelektrode E und mit einer Kollektorelektrode C der Vorrichtung 153 verbunden. Eine Freilaufdiode FWD ist parallel mit der Last L verbunden.
  • In der Halbbrückenschaltung wird, wenn der Hauptstrom, der in der Vorrichtung 153 fließt, aufgrund eines Kurzschlusses der Last L erhöht wird, das sind anormale Kurzschlußumstände, ebenfalls der Meßstrom, der durch die Meßelektrode SE fließt, erhöht. Da der Meßstrom in das Widerstandselement R4 fließt, wird ein großer Spannungsabfall über das Widerstandselement R4 mit der Erhöhung des Meßstromes erzeugt.
  • Der Spannungsabfall über das Widerstandselement R4 wird als Gatespannung an die Gateelektrode G des Transistors M4 eingegeben. Wenn der Hauptstrom des IGBT einen gewissen Pegel übersteigt, wird daher der Transistor M4 kurzgeschlossen. Als Ergebnis wird ein elektrisches Potential der Gateelektrode G des IGBT aufgrund der Diode DI2 verringert, so daß ein Anstieg des Hauptstromes des IGBT unterdrückt wird. Danach wird eine Gatespannung zum Abschalten des IGBT von der Gatestromversorgung VG an die Gateelektrode G des IGBT innerhalb einer gewissen Zeit angelegt. Folglich kann der IGBT sicher ohne Schaden ausgeschaltet werden.
  • Bei der Vorrichtung 153 entsprechend dem oben beschriebenen Stand der Technik kann die Toleranz des Hauptelementes gegenüber anormalen Kurzschlußumständen durch den Betrieb der Kurzschlußschutzschaltung erhöht werden. Bezüglich einer Struktur des Hauptelementes, wie zum Beispiel der IGBT, ist es jedoch nicht leicht einen Meßstrom mit einer Größe, die proportional zu der Größe des Hauptstromes ist, zu entnehmen. Da die anormalen Umstände, die an dem Hauptelement verursacht werden, durch den Meßstrom erfaßt werden, können nur anormale Umstände eines Überstroms, die durch anormale Kurzschlußumstände oder ähnliches verursacht sind, effektiv erfaßt werden und eine Toleranz gegenüber anderen anormalen Umständen kann nicht erhöht werden.
    •
  • Es ist Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung mit hoher Präzision vorzusehen, die verschiedene nicht normale Umstände sowie nicht normale Überstromumstände erfassen kann. Weiterhin soll ein geeignetes Herstellungsverfahren der Halbleitervorrichtung zur Verfügung gestellt werden.
  • Die Aufgabe wird durch die Halbleitervorrichtung des Anspruches 1 oder durch das Herstellungsverfahren einer Halbleitervorrichtung des Anspruches 20 gelöst.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Ein erster Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung gerichtet, die ein Halbleitersubstrat, das eine Hauptoberfläche definiert und eine Mehrzahl von Halbleiterbereichen enthält, eine erste und eine zweite Hauptelektrode, die mit dem Halbleitersubstrat verbunden sind, und eine Steuerelektrode, die an dem Halbleitersubstrat angebracht ist, enthält, wobei ein Hauptstrom, der in dem Halbleitersubstrat über die erste und zweite Hauptelektrode fließt, als Reaktion auf ein zu der Steuerelektrode eingegebenes Signal gesteuert wird, und die weiterhin einen Spannungsmeßabschnitt aufweist, der gegenüber einem Abschnitt von einem der Halbleiterbereiche, in dem ein elektrisches Potential in Abhängigkeit einer Änderung eines elektrischen Potentials der zweiten Hauptelektrode, die ein Referenzpunkt davon an der ersten Hauptelektrode definiert, geän dert wird, mit einem dazwischen vorgesehenen Isolierfilm liegt, zum Messen eines elektrischen Potentials des Abschnittes.
  • Ein zweiter Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung entsprechend dem ersten Aspekt der vorliegenden Erfindung gerichtet, bei der der Spannungsmeßabschnitt einen Leiterabschnitt enthält, der zusammen mit dem Abschnitt und dem dazwischen vorgesehenen Isolierfilm einen Kondensator bildet.
  • Ein dritter Aspekt der vorliegenden Erfindung ist auf die Halbleitervorrichtung entsprechend dem zweiten Aspekt der vorliegenden Erfindung gerichtet und enthält weiterhin eine Schutzschaltung. Die Schutzschaltung enthält ein Schaltelement mit einer Hauptelektrode und einer anderen Hauptelektrode und einem isolierten Gate und dient dazu, als Reaktion auf ein an das isolierte Gate eingegebenes Spannungssignal die Hauptelektrode und die andere Hauptelektrode leitend miteinander zu verbinden oder zu unterbrechen. Das isolierte Gate ist mit dem Leiterabschnitt verbunden.
  • Ein vierter Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung entsprechend dem dritten Aspekt der vorliegenden Erfindung gerichtet, wobei die eine Hauptelektrode mit der ersten Hauptelektrode verbunden ist und die andere Hauptelektrode mit der Steuerelektrode verbunden ist.
  • Ein fünfter Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung entsprechend dem zweiten Aspekt der vorliegenden Erfindung gerichtet und enthält weiterhin eine Schutzschaltung, wobei die Schutzschaltung ein erstes bis N-tes Schaltelement enthält, wobei N eine ganze Zahl ist, die nicht kleiner als zwei ist, wobei jedes von dem ersten bis zu dem N-ten Schaltelement eine Hauptelektrode, die andere Hauptelektrode und ein isoliertes Gate aufweist und dazu dient, als Reaktion auf ein zu dem isolierten Gate eingegebenes Spannungssignal die Hauptelek trode und die andere Hauptelektrode leitend zu verbinden oder zu unterbrechen.
  • Das erste bis N-te Schaltelement sind miteinander in einer solchen Art verbunden, daß das N-te Schaltelement leitend wird und unterbrochen wird, wenn das erste Schaltelement leitend wird bzw. unterbrochen wird. Das isolierte Gate des ersten Schaltelementes ist mit dem Leiterabschnitt verbunden und die eine Hauptelektrode und die andere Hauptelektrode des N-ten Schaltelementes sind mit der ersten Hauptelektrode bzw. der Steuerelektrode verbunden.
  • Ein sechster Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung entsprechend dem vierten oder fünften Aspekt der vorliegenden Erfindung gerichtet, wobei die Schutzschaltung weiterhin eine Reihenschaltung mit einem Verstärkungselement und einem Spannungsregulierelement bzw. Spannungssteuerelement enthält, die andere Hauptelektrode mit der Steuerelektrode über die Reihenschaltung verbunden ist und das Verstärkungselement und das Spannungssteuerelement in einer solchen Art orientiert sind, daß ein Strom im Ein-Zustand des Schaltelementes, der die andere Hauptelektrode aufweist, die mit der Steuerelektrode verbunden ist, in einer Vorwärtsrichtung in dem Verstärkungselement fließt und ein durch den Strom im Ein-Zustand erzeugter Spannungsabfall durch das Spannungssteuerelement konstant gehalten wird.
  • Ein siebter Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung entsprechend dem vierten oder fünften Aspekt der vorliegenden Erfindung gerichtet, wobei die Schutzschaltung weiterhin ein Widerstandselement enthält und die andere Hauptelektrode mit der Steuerelektrode über das Widerstandselement verbunden ist.
  • Ein achter Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung entsprechend einem von dem dritten bis siebten Aspekt der vorliegenden Erfindung gerichtet, wobei eine Gateschwellenspannung des Schaltelementes mit dem isolierten Gate, das mit dem Leiterabschnitt verbunden ist, auf einen Wert eingestellt ist, der nicht größer ist als ein maximaler Wert einer an das isolierte Gate anzulegenden Spannung innerhalb eines Bereiches eines Sicherheitsbetriebsbereiches, der durch eine an die erste und zweite Hauptelektrode anzulegende Spannung und einen maximalen Wert des Hauptstromes, der bei der angelegten Spannung unterbrochen werden kann, definiert ist.
  • Ein neunter Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung nach einem von dem dritten bis achten Aspekt der vorliegenden Erfindung gerichtet und enthält weiterhin eine auf der Hauptoberfläche des Halbleitersubstrates gebildete Isolierschicht, wobei zumindest ein Teil der Schutzschicht als ein Dünnfilmhalbleiter auf der Isolierschicht gebildet ist.
  • Ein zehnter Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung entsprechend dem neunten Aspekt der vorliegenden Erfindung gerichtet, wobei der Leiterabschnitt und das isolierte Gate integral als ein gemeinsamer Abschnitt gebildet sind.
  • Ein elfter Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung nach einem von dem dritten bis achten Aspekt der vorliegenden Erfindung gerichtet, wobei das Halbleitersubstrat einen Übergangstrennbereich enthält, der selektiv in der Hauptoberfläche als einer der Mehrzahl der Halbleiterbereiche gebildet ist, wobei der Übergangstrennbereich einen pn-Übergang mit einer ihn umgebenden Peripherie bildet und zumindest ein Teil der Schutzschaltung in dem Übergangstrennbereich gebildet ist.
  • Ein zwölfter Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung nach einem von dem zweiten bis elften Aspekt der vorliegenden Erfindung gerichtet, wobei der Leiterab schnitt von der Hauptoberfläche zu einem inneren Abschnitt des Halbleitersubstrates mit einem dazwischen vorgesehenen Isolierfilm vergraben ist.
  • Ein dreizehnter Aspekt der vorliegenden Erfindung ist auf die Halbleitervorrichtung entsprechend dem zwölften Aspekt der vorliegenden Erfindung gerichtet, wobei die Steuerelektrode von der Hauptoberfläche zu dem inneren Abschnitt des Halbleitersubstrates mit einem anderen dazwischen vorgesehenen Isolierfilm vergraben ist.
  • Ein vierzehnter Aspekt der vorliegenden Erfindung ist auf die Halbleitervorrichtung nach einem von dem zweiten bis elften Aspekt der vorliegenden Erfindung gerichtet, wobei der Leiterabschnitt gegenüber der Hauptoberfläche des Halbleitersubstrates mit dem dazwischen vorgesehenen Isolierfilm liegt, wobei die Steuerelektrode gegenüber der Hauptoberfläche des Halbleitersubstrates mit einem anderen dazwischen vorgesehenen Isolierfilm liegt.
  • Ein fünfzehnter Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung nach einem von dem dritten bis vierzehnten Aspekt der vorliegenden Erfindung gerichtet, wobei die Hauptoberfläche des Halbleitersubstrates in M Blöcke (M ist größer als 1) aufgeteilt ist, wobei die erste Hauptelektrode, die zweite Hauptelektrode, die Steuerelektrode, der Isolierfilm und der Leiterabschnitt in M erste Einheitshauptelektroden, M zweite Einheitshauptelektroden, M Einheitssteuerelektroden, M Einheitsisolierfilme bzw. M Einheitsleiterabschnitt aufgeteilt sind, wobei die Schutzschaltung, das Schaltelement, die eine der Hauptelektroden, die andere Hauptelektrode und das isolierte Gate in M Einheitsschutzschaltungen, M Einheitsschaltelemente, M Einheitshauptelektroden, M andere Einheitshauptelektroden bzw. M isolierte Einheitsgates aufgeteilt sind.
  • Die M ersten Einheitshauptelektroden, die M zweiten Einheitshauptelektroden, die M Einheitssteuerelektroden, die M Einheitsisolierfilme, die M Einheitsleiterabschnitte, die M Einheitsschutzschaltungen, die M Einheitsschaltelemente, die M Einheitshauptelektroden, die M anderen Einheitshauptelektroden und die M isolierten Einheitsgates entsprechend in einer Eins-zu-Eins-Beziehung in den M Blöcken angeordnet sind und eines der M isolierten Einheitsgates und einer der M Einheitsleiterabschnitte, die in jedem der M Blöcke angeordnet sind, miteinander verbunden sind.
  • Ein sechzehnter Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung entsprechend dem ersten Aspekt der vorliegenden Erfindung gerichtet, wobei der Spannungsmeßabschnitt einen Halbleiterabschnitt eines Leitungstyps, der zu dem Abschnitt entgegengesetzt ist, mit einem dazwischen vorgesehenen Isolierfilm enthält, in dem eine Inversionsschicht mittels einen elektrischen Potentials des Abschnittes gebildet wird.
  • Ein siebzehnter Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung entsprechend dem sechzehnten Aspekt der vorliegenden Erfindung gerichtet, wobei der Halbleiterabschnitt als erster Halbleiterabschnitt bezeichnet wird, die Vorrichtung weiterhin einen zweiten und einen dritten Halbleiterabschnitt eines Leitungstyps, der sich von einem Leitungstyp des ersten Halbleiterabschnittes unterscheidet, enthält, die mit dem dazwischen vorgesehenen ersten Halbleiterabschnitt verbunden sind, wobei der zweite und der dritte Halbleiterabschnitt mit der ersten Hauptelektrode bzw. der Steuerelektrode verbunden sind.
  • Ein achtzehnter Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung entsprechend dem sechzehnten oder siebzehnten Aspekt der vorliegenden Erfindung gerichtet, wobei eine Dotierungskonzentration des Halbleiterabschnittes derart eingestellt ist, daß eine Inversionsschicht in dem Halbleiterabschnitt unter Betriebsbedingungen der Vorrichtung erzeugt wird.
  • Ein neunzehnter Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung entsprechend dem neunten Aspekt der vorliegenden Erfindung gerichtet, wobei das Halbleitersubstrat als einen der Halbleiterbereiche eine Potentialfixierungsschicht enthält, die selektiv in einem Bereich mit einem Abschnitt direkt unterhalb der Isolierschicht in der Hauptoberfläche gebildet ist, wobei die Potentialfixierungsschicht einen pn-Übergang mit einer Peripherie davon bildet und eine höhere Dotierungskonzentration als die Peripherie aufweist, wobei die Halbleitervorrichtung weiter eine Potentialfixierungselektrode aufweist, die in Kontakt mit der Potentialfixierungsschicht ist, wobei die Potentialfixierungselektrode mit der ersten Hauptelektrode verbunden ist.
  • Ein zwanzigster Aspekt der vorliegenden Erfindung ist auf die Halbleitervorrichtung entsprechend dem neunzehnten Aspekt der vorliegenden Erfindung gerichtet, wobei die Steuerelektrode in eine Mehrzahl von Einheitssteuerelektroden entlang der Hauptoberfläche aufgeteilt ist und der Leiterabschnitt zwischen den gesamten Einheitssteuerelektroden und der Potentialfixierungsschicht angeordnet ist.
  • Ein einundzwanzigster Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung entsprechend dem neunzehnten Aspekt der vorliegenden Erfindung gerichtet, wobei die Steuerelektrode in eine Mehrzahl von Einheitssteuerelektroden entlang der Hauptoberfläche aufgeteilt ist und der Leiterabschnitt zwischen zwei benachbarten Steuerelektroden angeordnet ist.
  • Ein zweiundzwanzigster Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung entsprechend einem von dem neunzehnten bis einundzwanzigsten Aspekt der vorliegenden Erfindung gerichtet, wobei die Potentialfixierungselektrode zwischen der Steuerelektrode und der Isolierschicht angeordnet ist.
  • Ein dreiundzwanzigster Aspekt der vorliegenden Erfindung ist auf einen von dem neunzehnten bis einundzwanzigsten Aspekt der vorliegenden Erfindung gerichtet, wobei die Potentialfixierungselektrode ringförmig derart gebildet ist, daß sie die Isolierschicht umgibt.
  • Ein vierundzwanzigster Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung entsprechend dem elften Aspekt der vorliegenden Erfindung gerichtet, wobei das Halbleitersubstrat als einen der Halbleiterbereiche eine Ladungsträgerentfernungsschicht des gleichen Leitungstyps wie des Übergangstrennbereiches enthält, die selektiv in der Hauptoberfläche derart gebildet ist, daß sie von dem Übergangstrennbereich getrennt ist, wobei die Ladungsträgerentfernungsschicht einen pn-Übergang mit einer Peripherie davon bildet, eine höhere Dotierungskonzentration als die Peripherie aufweist und zwischen der Steuerelektrode und dem Übergangstrennbereich angeordnet ist. Die Halbleitervorrichtung enthält weiterhin eine Ladungsträgerentfernungselektrode, die in Kontakt mit der Ladungsträgerentfernungsschicht ist, wobei die Ladungsträgerentfernungselektrode mit der ersten Hauptelektrode verbunden ist.
  • Ein fünfundzwanzigster Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung entsprechend dem vierundzwanzigsten Aspekt der vorliegenden Erfindung gerichtet, wobei die Steuerelektrode in eine Mehrzahl von Einheitssteuerelektroden entlang der Hauptoberfläche aufgeteilt ist und der Leiterabschnitt zwischen den gesamten Einheitssteuerelektroden und der Ladungsträgerentfernungsschicht angeordnet ist.
  • Ein sechsundzwanzigster Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung entsprechend dem vierundzwanzigsten Aspekt der vorliegenden Erfindung gerichtet, wobei die Steuerelektrode in eine Mehrzahl von Einheitssteuerelektroden entlang der Hauptoberfläche aufgeteilt ist und der Leiterab schnitt zwischen zwei benachbarten Einheitssteuerelektroden angeordnet ist.
  • Ein siebenundzwanzigster Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung entsprechend einem von dem vierundzwanzigsten bis sechsundzwanzigsten Aspekt der vorliegenden Erfindung gerichtet und enthält weiterhin eine andere Ladungsträgerentfernungselektrode, die in Kontakt mit dem Übergangstrennbereich ist, wobei die andere Ladungsträgerentfernungselektrode mit der ersten Hauptelektrode verbunden ist.
  • Ein achtundzwanzigster Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung nach einem von dem dritten bis achten Aspekt der vorliegenden Erfindung gerichtet und enthält weiterhin eine Isolierschicht, die an der Hauptoberfläche des Halbleitersubstrates gebildet ist, wobei ein erster Abschnitt, der ein Teil der Schutzschaltung ist, als eine Dünnfilmhalbleiterschaltung auf der Isolierschicht gebildet ist, wobei das Halbleitersubstrat als einen der Halbleiterbereiche einen Übergangstrennbereich enthält, der selektiv in der Hauptoberfläche gebildet ist, wobei der Übergangstrennbereich einen pn-Übergang mit einer Peripherie davon bildet und wobei ein zweiter Abschnitt, der ein anderer Teil der Schutzschaltung ist, in dem Übergangstrennbereich gebildet ist, wobei der erste Abschnitt zwischen der Steuerelektrode und dem zweiten Abschnitt angeordnet ist.
  • Ein neunundzwanzigster Aspekt der vorliegenden Erfindung ist auf die Halbleitervorrichtung entsprechend dem achtundzwanzigsten Aspekt der vorliegenden Erfindung gerichtet, wobei das Halbleitersubstrat als einen der Halbleiterbereiche eine Potentialfixierungsschicht enthält, die selektiv in einem Bereich mit einem Abschnitt direkt unterhalb der Isolierschicht in der Hauptoberfläche gebildet ist, wobei die Potentialfixierungsschicht einen pn-Übergang mit einer Peripherie von ihr bildet und eine höhere Dotierungskonzentration als die Peripherie aufweist, wobei die Halbleitervorrichtung weiter eine Potentialfixierungselektrode enthält, die in Kontakt mit der Potentialfixierungsschicht ist, wobei die Potentialfixierungselektrode mit der ersten Hauptelektrode verbunden ist.
  • Ein dreißigster Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung entsprechend dem achtundzwanzigsten oder neunundzwanzigsten Aspekt der vorliegenden Erfindung gerichtet, wobei die Halbleitervorrichtung als einen der Halbleiterbereiche eine Ladungsträgerentfernungsschicht des gleichen Leitungstyps wie der des Übergangstrennbereiches enthält, die selektiv in der Hauptoberfläche derart gebildet ist, daß sie von dem Übergangstrennbereich getrennt ist, wobei die Ladungsträgerentfernungsschicht einen pn-Übergang mit ihrer Peripherie bildet, eine höhere Dotierungskonzentration als die Peripherie aufweist und zwischen der Steuerelektrode und der Isolierschicht angeordnet ist, wobei die Halbleitervorrichtung weiterhin eine Ladungsträgerentfernungselektrode aufweist, die in Kontakt mit der Ladungsträgerentfernungsschicht ist, wobei die Ladungsträgerentfernungselektrode mit der ersten Hauptelektrode verbunden ist.
  • Ein einunddreißigster Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung entsprechend einem von dem neunten, elften und neunzehnten bis dreißigsten Aspekt der vorliegenden Erfindung gerichtet, wobei das Halbleitersubstrat, wenn die Hauptoberfläche als obere Hauptoberfläche bezeichnet wird, weiterhin eine untere Hauptoberfläche definiert, die erste Hauptelektrode, die Steuerelektrode und der Leiterabschnitt an einer Seite der oberen Hauptoberfläche vorgesehen sind, die zweite Hauptelektrode in Kontakt mit der unteren Hauptoberfläche ist, das Substrat als einen der Halbleiterbereiche eine Halbleiterschicht enthält, die an der unteren Hauptoberfläche freigelegt ist und in Kontakt mit der zweiten Hauptelektrode ist, wobei die Halbleiterschicht einen pn-Übergang mit ihrer Peripherie bildet, eine höhere Dotierungskonzentration als die Peripherie aufweist, Minoritätsladungsträger zu der Peripherie liefert und eine Dicke aufweist, die größer eingestellt ist in einem ersten Abschnitt, der Abschnitte direkt unterhalb der ersten Hauptelektrode und der Steuerelektrode aufweist, als in einem zweiten Abschnitt, der einen Abschnitt direkt unterhalb der Schutzschaltung enthält.
  • Ein zweiunddreißigster Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung nach einem von dem neunten, elften und neunzehnten bis einunddreißigsten Aspekt der vorliegenden Erfindung gerichtet, wobei das Halbleitersubstrat, wenn die Hauptoberfläche als eine obere Hauptoberfläche bezeichnet wird, weiterhin eine untere Hauptoberfläche definiert, die erste Hauptelektrode, die Steuerelektrode und der Leiterabschnitt an der Seite der oberen Hauptoberfläche vorgesehen sind, die zweite Hauptelektrode in Kontakt mit der unteren Hauptoberfläche ist, wobei das Halbleitersubstrat als einen der Halbleiterbereiche die Halbleiterschicht enthält, die an der unteren Hauptoberfläche freigelegt ist und in Kontakt mit der zweiten Hauptelektrode ist, wobei die Halbleiterschicht einen pn-Übergang mit ihrer Peripherie bildet, eine höhere Dotierungskonzentration als die Peripherie aufweist, Minoritätsladungsträger zu der Peripherie liefert und eine Dotierungskonzentration aufweist, die in einem ersten Abschnitt, der Abschnitte enthält, die direkt unterhalb der ersten Hauptelektrode und der Steuerelektrode sind, höher eingestellt ist als in einem zweiten Abschnitt, der einen Abschnitt direkt unterhalb der Schutzschaltung enthält.
  • Ein dreiunddreißigster Aspekt der vorliegenden Erfindung ist auf die Halbleitervorrichtung entsprechend dem einunddreißigsten oder zweiunddreißigsten Aspekt der vorliegenden Erfindung gerichtet, wobei der erste Abschnitt ebenfalls einen Abschnitt direkt unterhalb des Leiterabschnittes enthält.
  • Ein vierunddreißigster Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung entsprechend einem von dem neunten, elften und neunzehnten bis dreiunddreißigsten Aspekt der vorliegenden Erfindung gerichtet, wobei ein Lebensdauer-Killer selek tiv in einen Bereich direkt unterhalb der Schutzschaltung mit Ausnahme von Bereichen direkt unterhalb der ersten Hauptelektrode und der Steuerelektrode in dem Halbleitersubstrat eingebracht ist.
  • Ein fünfunddreißigster Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung entsprechend dem vierunddreißigsten Aspekt der vorliegenden Erfindung gerichtet, wobei der Lebensdauer-Killer ebenfalls mit Ausnahme eines Bereiches direkt unterhalb des Leiterabschnittes eingebracht ist.
  • Ein sechsunddreißigster Aspekt der vorliegenden Erfindung ist auf ein Herstellungsverfahren einer Halbleitervorrichtung mit einem Halbleitersubstrat, das eine Mehrzahl von Halbleiterbereichen enthält, und einer ersten und einer zweiten Hauptelektrode und einer Steuerelektrode, die mit dem Halbleitersubstrat verbunden sind, wobei ein Hauptstrom, der in dem Halbleitersubstrat über die erste und zweite Hauptelektrode fließt, als Reaktion auf ein zu der Steuerelektrode eingegebenes Signal gesteuert wird, gerichtet, wobei das Verfahren die Schritte des Bildens des Halbleitersubstrates, des Verbindens der ersten und zweiten Hauptelektrode und der Steuerelektrode mit dem Halbleitersubstrat, des Bildens eines Isolierfilmes auf einem Abschnitt von einem der Halbleiterbereiche, in dem ein elektrisches Potential in Abhängigkeit einer Änderung in einem elektrischen Potential der zweiten Hauptelektrode, die einen Referenzpunkt davon an der ersten Hauptelektrode definiert, geändert wird, und des Bildens eines Spannungsmeßabschnittes, der gegenüber dem Abschnitt mit dem dazwischen vorgesehenen Isolierfilm liegt, zum Messen eines elektrischen Potentials des Abschnittes auf dem Isolierfilm enthält.
  • Entsprechend dem ersten Aspekt der vorliegenden Erfindung ist der Spannungsmeßabschnitt vorgesehen. Es ist möglich zu erfassen, daß die Vorrichtung einen normalen oder einen anormalen Betrieb durch führt, vorausgesetzt, daß eine Größe einer durch den Spannungsmeßabschnitt gemessenen Spannung unter Verwendung von zum Beispiel dem Schaltelement und ähnlichem unterschieden wird. In anderen Worten kann der Spannungsmeßabschnitt zum Erfassen von anormalen Umständen der Vorrichtung verwendet werden. Anstatt des Stromes, der in dem Halbleitersubstrat fließt, wird das elektrische Potential des Halbleitersubstrates zum Erfassen von anormalen Umständen verwendet. Daher ist es ebenfalls möglich, andere Arten von anormalen Umständen, wie zum Beispiel anormale Überspannungsumstände sowie anormale Überstromzustände, zu erfassen.
  • Entsprechend dem zweiten Aspekt der vorliegenden Erfindung enthält der Spannungsmeßabschnitt den Leiterabschnitt, der zusammen mit dem Abschnitt des Halbleiterbereiches und mit dem Isolierfilm, der dazwischen vorgesehen ist, einen Kondensator bildet. Daher kann eine ausgezeichnete proportionale Eigenschaft zwischen dem durch den Leiterabschnitt gemessenen elektrischen Potential und dem elektrischen Potential des Abschnittes des Halbleiterbereiches erzielt werden. Folglich können anormale Umstände mit hoher Präzision erfaßt werden. Es ist ausreichend, daß der Leiterabschnitt aus Polysilizium oder einem Leiter, wie zum Beispiel Metall, gebildet ist. Somit kann die Struktur vereinfacht werden.
  • Entsprechend dem dritten Aspekt der vorliegenden Erfindung ist das Schaltelement vorgesehen, das das isolierte Gate aufweist, das mit dem Leiterabschnitt verbunden ist. Daher können anormale Umstände der Vorrichtung durch den Ein-/Aus-Betrieb des Schaltelementes erfaßt werden und ein Zurückkoppeln zu der Steuerschaltung oder ähnliches kann durchgeführt werden. Das isolierte Gate verhindert nicht die proportionale Eigenschaft zwischen dem durch den Leiterabschnitt gemessenen elektrischen Potential und dem elektrischen Potential des Abschnittes des Halbleiterbereiches. Folglich kann die Präzision der Erfassung der anormalen Umstände hoch gehalten werden.
  • Entsprechend dem vierten Aspekt der vorliegenden Erfindung ist das Schaltelement mit der ersten Hauptelektrode und der Steuerelektrode verbunden. Daher wird, wenn anormale Umstände durch das Schaltelement erfaßt werden, eine Größe des Hauptstromes, der über die erste und zweite Hauptelektrode fließt, begrenzt. In andern Worten kann eine Toleranz gegenüber anormalen Umständen der Vorrichtung erhöht werden.
  • Entsprechend dem fünften Aspekt der vorliegenden Erfindung kann das Schaltelement zum Empfangen des Spannungssignales des Leiterabschnittes und das Schaltelement zum Begrenzen des Hauptstromes der Vorrichtung in das erste und das N-te Schaltelement aufgeteilt werden. Daher können eine Empfindlichkeit zum Erfassen von anormalen Umständen und ein Grenzwert des Hauptstromes, der erhalten wird, wenn anormale Umstände verursacht sind, unabhängig eingestellt werden. Genauer kann die Flexibilität eines Entwurfes erhöht werden, so daß die Vorrichtung leicht entworfen werden kann.
  • Entsprechend dem sechsten Aspekt der vorliegenden Erfindung sind das Schaltelement und die Steuerelektrode miteinander über eine Reihenschaltung mit einem Verstärkungselement und einem Spannungssteuerelement verbunden. Daher kann der Grenzwert des Hauptstromes, der erzielt wird, wenn anormale Umstände erfaßt sind, in einem weiten Bereich eingestellt werden. Weiterhin kann das Verstärkungselement verhindern, daß ein Rückwärtsstrom an das Schaltelement angelegt wird. In anderen Worten kann eine Halbleitervorrichtung, die eine Schutzschaltung mit hoher Brauchbarkeit aufweist, erzielt werden.
  • Entsprechend einem zehnten Aspekt der vorliegenden Erfindung sind das Schaltelement und die Steuerelektrode miteinander durch das Widerstandselement verbunden. Daher kann der Grenzwert des Hauptstromes, der erzielt wird, wenn anormale Umstände erfaßt werden, in einem weiten Bereich eingestellt werden. In anderen Worten ist es möglich, eine Halbleitervorrichtung zu verwirkli chen, die eine Schutzschaltung enthält, die eine einfache Struktur aufweist. Weiterhin kann die Halbleitervorrichtung leicht hergestellt werden.
  • Entsprechend dem achten Aspekt der vorliegenden Erfindung ist die Gateschwellenspannung des Schaltelementes mit einem Sicherheitsbetriebsbereich der Vorrichtung verbunden. Daher können anormale Umstände innerhalb eines Bereiches erfaßt werden, in dem der Betrieb der Vorrichtung nicht den Sicherheitsbetriebsbereich übersteigt. Durch Verwenden der Erfassung von anormalen Umständen, die durch das Schaltelement durchgeführt wird, kann folglich verhindert werden, daß der Betrieb der Vorrichtung den Sicherheitsbetriebsbereich übersteigt, sogar wenn anormale Umstände verursacht werden.
  • Entsprechend dem neunten Aspekt der vorliegenden Erfindung ist zumindest ein Teil der Schutzschaltung als Dünnfilmschutzschaltung über der Hauptoberfläche des Halbleitersubstrates mit dem dazwischen vorgesehenen Isolierfilm gebildet. Folglich sind ein Abschnitt entsprechend einem Hauptelement und zumindest ein Teil der Schutzschaltung in einem einzelnen Chip verwirklicht. Daher können eine Kapazität und ein Widerstand, die parasitär erzeugt sind, wenn das Hauptelement und die Schutzschaltung miteinander verbunden sind, reduziert werden und eine Größe der Vorrichtung kann verringert werden. Weiterhin können das Hauptelement und ein Teil der Komponenten der Schutzschaltung ebenfalls gleichzeitig in gemeinsamen Herstellungsschritten gebildet werden. Somit kann ein Herstellungsverfahren einer gesamten Vorrichtung vereinfacht werden.
  • Entsprechend dem zehnten Aspekt der vorliegenden Erfindung sind der Leiterabschnitt und das isolierte Gate integral als gemeinsamer Abschnitt gebildet. Daher ist es nicht notwendig, den Leiterabschnitt und das isolierte Gate separat zu bilden. Folglich kann das Herstellungsverfahren vereinfacht werden und die Herstellungskosten können reduziert werden.
  • Entsprechend dem elften Aspekt der vorliegenden Erfindung ist zumindest ein Teil der Schutzschaltung in dem Übergangstrennbereich des Halbleitersubstrates gebildet. Folglich sind ein Abschnitt, der dem Hauptelement entspricht, und zumindest ein Teil der Schutzschaltung in einem einzelnen Chip verwirklicht. Daher können eine Kapazität und ein Widerstand, die parasitär erzeugt werden, wenn das Hauptelement und die Schutzschaltung miteinander verbunden sind, reduziert werden und eine Größe der Vorrichtung kann vermindert werden. Weiterhin können das Hauptelement und ein Teil der Komponenten der Schutzschaltung ebenfalls gleichzeitig in gemeinsamen Herstellungsschritten gebildet werden. Somit kann ein Herstellungsverfahren einer gesamten Vorrichtung vereinfacht werden.
  • Entsprechend dem zwölften Aspekt der vorliegenden Erfindung ist der Halbleiterabschnitt von der Hauptoberfläche zu einem inneren Abschnitt des Halbleitersubstrates vergraben. Daher kann eine elektrostatische Kapazität zwischen dem Halbleiterabschnitt und des Abschnitt des Halbleiterbereiches erhöht werden, während ein Bereich bzw. eine Fläche des Leiterabschnittes, der die Hauptoberfläche des Halbleitersubstrates belegt, verringert werden kann. Folglich wird der Einfluß einer Kapazität, die erzeugt wird, wenn das Schaltelement oder ähnliches mit dem Leiterabschnitt verbunden ist, reduziert, so daß eine Empfindlichkeit beim Erfassen von Anormalitäten erhöht werden kann.
  • Entsprechend dem dreizehnten Aspekt der vorliegenden Erfindung können, da die Steuerelektrode derart gebildet ist, daß sie die gleiche Struktur wie die des Leiterabschnittes aufweist, beide gleichzeitig in gemeinsamen Herstellungsschritten gebildet werden. In anderen Worten kann das Herstellungsverfahren vereinfacht werden.
  • Entsprechend dem vierzehnten Aspekt der vorliegenden Erfindung weisen der Leiterabschnitt und die Steuerelektrode die einfach ste Struktur und eine gemeinsame Struktur auf. Daher kann der Herstellungsprozeß effektiv vereinfacht werden.
  • Entsprechend dem fünfzehnten Aspekt der vorliegenden Erfindung sind der Abschnitt entsprechend dem Hauptelement und die Schutzschaltung in einer Mehrzahl von Blöcken entsprechend aufgeteilt. Daher ist es möglich, effektiv eine Kapazität und einen Widerstand, die parasitär durch Verbinden des Hauptelementes und der Schutzschaltung erzeugt werden, zu reduzieren. Folglich kann eine Größe der Vorrichtung miniaturisiert werden, vorausgesetzt, daß eine Größe des Blocks innerhalb eines Bereiches von einer minimalen Größe entsprechend einer Zelle, die als minimale Einheit des Hauptelementes arbeitet, zu einer maximalen Größe, die durch Teilen der Hauptelemente in zwei Abschnitt gebildet ist, optimiert ist.
  • Entsprechend dem sechzehnten Aspekt der vorliegenden Erfindung wird die Inversionsschicht in dem Halbleiterabschnitt durch das elektrische Potential des Abschnittes gebildet, da der Halbleiterabschnitt gegenüber dem Abschnitt des Halbleiterbereiches mit dem dazwischen vorgesehenen Isolierfilm liegt. Folglich können die anormalen Umstände der Vorrichtung erfaßt werden. In anderen Worten es ist möglich, eine Entscheidung zu treffen, ob oder ob nicht die Vorrichtung in einem anormalen Zustand ist, sowie einfach eine Größe des elektrischen Potentials zu messen.
  • Entsprechend dem siebzehnten Aspekt der vorliegenden Erfindung können anormale Umstände der Vorrichtung durch einen Ein-/Aus-Betrieb des Schaltelementes erfaßt werden, da das Schaltelement den ersten bis dritten Halbleiterabschnitt aufweist. Es ist nicht notwendig, einen Spannungsmeßabschnitt separat von dem ersten Halbleiterabschnitt als Komponente des Schaltelementes vorzusehen. Zusätzlich ist eine Gateelektrode des Schaltelementes nicht notwendig. Daher können anormale Umstände der Vorrichtung mit einer einfachen Struktur erfaßt werden. Da die Struktur der Vorrichtung einfach ist, kann die Vorrichtung leicht hergestellt werden.
  • Entsprechend dem achtzehnten Aspekt der vorliegenden Erfindung sind Bedingungen zum Bilden der Inversionsschicht mit den Betriebsbedingungen bzw. ausgelegten Bedingungen der Vorrichtung verbunden. Daher können anormale Umstände erfaßt werden, wenn der Betrieb der Vorrichtung die ausgelegten Bedingungen erreicht. Durch Verwenden der Erfassung von anormalen Umständen, die durch das Schaltelement durchgeführt wird, kann folglich verhindert werden, daß der Betrieb der Vorrichtung den ausgelegten Bereich übersteigt bzw. verläßt, sogar wenn anormale Umstände verursacht werden.
  • Entsprechend dem neunzehnten Aspekt der vorliegenden Erfindung ist die Potentialfixierungsschicht mit einem elektrischen Potential, das zu dem der ersten Hauptelektrode fixiert ist, selektiv in dem Bereich gebildet, der den Abschnitt direkt unterhalb der Isolierschicht in der oberen Hauptoberfläche des Halbleitersubstrates enthält. Daher ist es möglich, den Einfluß einer Fluktuation des elektrischen Potentials, der durch den Hauptstrom an dem Abschnitt der Schutzschaltung, die auf der Isolierschicht gebildet ist, bedingt ist, zu reduzieren. Als Ergebnis kann die Stabilität des Betriebs der Schutzschaltung erhöht werden.
  • Entsprechend dem zwanzigsten Aspekt der vorliegenden Erfindung ist die Steuerelektrode in eine Mehrzahl von Einheitssteuerelektroden aufgeteilt, so daß ein Hauptelement in eine Mehrzahl von Zellen aufgeteilt ist. Daher kann eine Hochleistungsvorrichtung verwirklicht werden. Zusätzlich ist der Leiterabschnitt zwischen den gesamten Einheitselektroden und der Potentialfixierungsschicht angeordnet. Folglich kann eine Verdrahtungsverbindung des Leiterabschnittes und der Schutzschaltung verkürzt werden. Somit kann die Stabilität des Betriebes der Schutzschaltung noch mehr verbessert werden.
  • Entsprechend dem einundzwanzigsten Aspekt der vorliegenden Erfindung ist die Steuerelektrode in eine Mehrzahl von Einheitssteuerelektroden derart aufgeteilt, daß das Hauptelement in eine Mehrzahl von Zellen aufgeteilt ist. Daher kann eine Hochleistungsvorrichtung verwirklicht werden. Da der Leiterabschnitt in einem Abschnitt angeordnet ist, der zwischen den Einheitssteuerelektroden liegt, kann zusätzlich ein elektrisches Potential innerhalb des Hauptelementes gemessen werden. Folglich können die anormalen Umstände des Hauptelementes mit höherer Präzision erfaßt werden.
  • Entsprechend dem zweiundzwanzigsten Aspekt der vorliegenden Erfindung ist die Potentialfixierungselektrode zum Fixieren der Potentialfixierungsschicht auf ein elektrisches Potential der ersten Hauptelektrode zwischen der Steuerelektrode und der Isolierschicht angeordnet, d.h, in einem Abschnitt, der am nähesten zu dem Hauptelement ist. Daher ist ein elektrisches Potential der Potentialfixierungsschicht auf das elektrische Potential der ersten Hauptelektrode effizienter fixiert.
  • Entsprechend dem dreiundzwanzigsten Aspekt der vorliegenden Erfindung ist die Potentialfixierungselektrode derart ringförmig gebildet, daß sie die Isolierschicht umgibt. Daher wird eine Fluktuation des elektrischen Potentials der Potentialfixierungsschicht effizienter unterdrückt.
  • Entsprechend dem vierundzwanzigsten Aspekt der vorliegenden Erfindung ist die Ladungsträgerentfernungsschicht, die elektrisch mit der ersten Hauptelektrode verbunden ist, zwischen der Steuerelektrode und dem Übergangstrennbereich gebildet. Daher kann effizient verhindert werden, daß ein Teil des Hauptstromes in den Übergangstrennbereich fließt. Folglich kann die Stabilität des Betriebes der Schutzschaltung erhöht werden.
  • Entsprechend dem fünfundzwanzigsten Aspekt der vorliegenden Erfindung ist die Steuerelektrode in eine Mehrzahl von Einheitssteuerelektroden derart aufgeteilt, daß das Hauptelement in eine Mehrzahl von Zellen unterteilt ist. Daher kann eine Hochleistungsvorrichtung verwirklicht werden. Zusätzlich ist der Leiterabschnitt zwischen den gesamten Einheitssteuerelektroden und der Ladungsträgerentfernungsschicht angeordnet. Folglich kann eine Verdrahtungsverbindung des Leiterabschnittes und der Schutzschaltung verkürzt werden. Somit kann die Stabilität des Betriebes der Schutzschaltung noch mehr erhöht werden.
  • Entsprechend dem sechsundzwanzigsten Aspekt der vorliegenden Erfindung ist die Steuerelektrode in eine Mehrzahl von Einheitssteuerelektroden derart aufgeteilt, daß das Hauptelement in eine Mehrzahl von Zellen unterteilt ist. Daher kann eine Hochleistungsvorrichtung verwirklicht werden. Zusätzlich kann ein elektrisches Potential innerhalb des Hauptelementes gemessen werden, da der Leiterabschnitt in einem Abschnitt angeordnet ist, der zwischen den Einheitssteuerelektroden liegt. Folglich können anormale Umstände des Hauptelementes mit höherer Präzision erfaßt werden.
  • Entsprechend dem siebenundzwanzigsten Aspekt der vorliegenden Erfindung ist der Übergangstrennbereich mit der ersten Hauptelektrode über eine andere Ladungsträgerentfernungselektrode verbunden. Daher wird eine Komponente des Hauptstromes, die in den Übergangstrennbereich fließt, effektiv in die erste Hauptelektrode entfernt. Folglich kann die Stabilität des Betriebes der Schutzschaltung effizienter erhöht werden.
  • Entsprechend dem achtundzwanzigsten Aspekt der vorliegenden Erfindung ist der erste Abschnitt der Schutzschaltung, der als Dünnfilmhalbleiterschaltung gebildet ist, zwischen der Steuerelektrode und dem zweiten Abschnitt der Schutzschaltung, die in dem Halbleitersubstrat gebildet ist, vorgesehen, d.h. in einem Abschnitt näher zu dem Hauptelement. Genauer ist der zweite Ab schnitt, der leichter empfindlicher durch den Hauptstrom beeinflußt wird, an einem Abschnitt angeordnet, der von dem Hauptelement einen Abstand aufweist. Daher kann die Stabilität des Betriebes der gesamten Schutzschaltung erhöht werden, ohne eine Fläche des Halbleitersubstrates zu erhöhen. Entsprechend dem neunundzwanzigsten Aspekt der vorliegenden Erfindung ist die Potentialfixierungsschicht, die ein elektrisches Potential aufweist, das zu der ersten Hauptelektrode fixiert ist, selektiv in dem Bereich, der den Abschnitt direkt unterhalb der Isolierschicht enthält, in der oberen Hauptoberfläche des Halbleitersubstrates gebildet. Daher ist es möglich, den Einfluß einer Fluktuation des elektrischen Potentials, die durch den Hauptstrom verursacht ist, auf den Abschnitt der Schutzschaltung, der auf der Isolierschicht gebildet ist, zu unterdrücken. Als Ergebnis kann die Stabilität des Betriebs der Schutzschaltung noch mehr erhöht werden.
  • Entsprechend dem dreißigsten Aspekt der vorliegenden Erfindung ist die Ladungsträgerentfernungsschicht, die elektrisch mit der ersten Hauptelektrode verbunden ist, zwischen der Steuerelektrode und der Isolierschicht gebildet. Daher kann effizient verhindert werden, daß ein Teil des Hauptstromes in den Übergangstrennbereich fließt. Folglich kann die Stabilität des Betriebes der Schutzschaltung noch mehr erhöht werden.
  • Entsprechend dem einunddreißigsten Aspekt der vorliegenden Erfindung weist die Halbleiterschicht, die in Kontakt mit der zweiten Hauptelektrode ist und die Minoritätsladungsträger liefert, die Dicke auf, die in dem ersten Abschnitt größer eingestellt ist als in dem zweiten Abschnitt. Daher kann die Komponente des Hauptstromes, die zu der Schutzschaltung fließt, effizient reduziert werden. Folglich kann die Stabilität des Betriebes der Schutzschaltung noch mehr verbessert werden.
  • Entsprechend dem zweiunddreißigsten Aspekt der vorliegenden Erfindung weist die Halbleiterschicht, die in Kontakt mit der zweiten Hauptelektrode ist und die Minoritätsladungsträger liefert, die Dotierungskonzentration auf, die in dem ersten Abschnitt höher eingestellt ist als in dem zweiten Abschnitt. Daher kann die Komponente des Hauptstromes, die zu der Schutzschaltung fließt, effizient reduziert werden. Folglich kann die Stabilität des Betriebes der Schutzschaltung noch mehr verbessert werden.
  • Entsprechend dem dreiunddreißigsten Aspekt der vorliegenden Erfindung ist die Halbleiterschicht direkt unterhalb des Leiterabschnittes innerhalb des ersten Abschnittes ähnlich zu dem Hauptelement. Daher kann die Präzision beim Erfassen von anormalen Umständen des Hauptelementes, das durch den Leiterabschnitt durchgeführt wird, effizient erhöht werden.
  • Entsprechend dem vierunddreißigsten Aspekt der vorliegenden Erfindung ist der Lebensdauer-Killer in den Bereich direkt unterhalb der Schutzschaltung mit Ausnahme der Bereiche direkt unterhalb der ersten Hauptelektrode und der Steuerelektrode in dem Substrat eingebracht, d.h. ein Bereich, bei dem das Hauptelement angeordnet ist. Folglich wird die Komponente des Hauptstromes, die in den Bereich direkt unterhalb der Schutzschaltung fließt, reduziert. Als Ergebnis kann die Stabilität des Betriebes der Schutzschaltung noch mehr verbessert werden.
  • Entsprechend dem fünfunddreißigsten Aspekt der vorliegenden Erfindung ist ein Lebensdauer-Killer ebenfalls mit Ausnahme des Bereiches direkt unterhalb des Leiterabschnittes eingebracht. Daher kann die Präzision bei der Erfassung von anormalen Umständen des Hauptelementes, die durch den Leiterabschnitt durchgeführt wird, effizient erhöht werden.
  • Entsprechend dem sechsunddreißigsten Aspekt der vorliegenden Erfindung kann die Vorrichtung entsprechend dem ersten Aspekt der vorliegenden Erfindung leicht hergestellt werden.
    •
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aufgrund der folgenden Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:
  • 1 eine vordere Querschnittsansicht, die eine Vorrichtung entsprechend dem ersten Ausführungsbeispiel zeigt,
  • 2 eine Darstellung, die ein Schaltsymbol der Vorrichtung entsprechend dem ersten Ausführungsbeispiel zeigt,
  • 3 eine Ansicht, die die Verwendungsform der Vorrichtung entsprechend dem ersten Ausführungsbeispiel zeigt,
  • 4 ein Diagramm zum Erklären des Betriebes der Vorrichtung entsprechend dem ersten Ausführungsbeispiel,
  • 5 ein Diagramm zum Erklären des Betriebes der Vorrichtung entsprechend dem ersten Ausführungsbeispiel,
  • 6–11 Ansichten, die ein Herstellungsverfahren der Vorrichtung entsprechend dem ersten Ausführungsbeispiel zeigen,
  • 12 ein Schaltbild, das eine Vorrichtung entsprechend einem zweiten Ausführungsbeispiel zeigt,
  • 13 ein Diagramm zum Erklären des Betriebes der Vorrichtung entsprechend dem zweiten Ausführungsbeispiel,
  • 14 ein Schaltbild, das eine Vorrichtung entsprechend einem dritten Ausführungsbeispiel zeigt,
  • 15 ein Schaltbild, das eine Vorrichtung entsprechend einem vierten Ausführungsbeispiel zeigt,
  • 16 eine vordere Querschnittsansicht, die eine Vorrichtung entsprechend dem fünften Ausführungsbeispiel zeigt,
  • 17–20 Ansichten, die ein Herstellungsverfahren der Vorrichtung entsprechend dem fünften Ausführungsbeispiel zeigen,
  • 21 eine vordere Querschnittsansicht, die eine Vorrichtung entsprechend einem sechsten Ausführungsbeispiel zeigt,
  • 22–26 Ansichten, die ein Herstellungsverfahren der Vorrichtung entsprechend dem sechsten Ausführungsbeispiel zeigen,
  • 27 ein Schaltbild, das eine Variante der Vorrichtung entsprechend dem sechsten Ausführungsbeispiel zeigt,
  • 28 eine vordere Querschnittsansicht, die eine Vorrichtung entsprechend einem siebten Ausführungsbeispiel zeigt,
  • 29–37 Ansichten, die ein Herstellungsverfahren der Vorrichtung entsprechend dem siebten Ausführungsbeispiel zeigen,
  • 38 eine vordere Querschnittsansicht, die eine Vorrichtung entsprechend einem achten Ausführungsbeispiel zeigt,
  • 39 eine Ansicht, die ein Herstellungsverfahren der Vorrichtung entsprechend dem achten Ausführungsbeispiel zeigt,
  • 40 eine vordere Querschnittsansicht, die eine Vorrichtung entsprechend einem neunten Ausführungsbeispiel zeigt,
  • 41 eine perspektivische Querschnittsansicht, die die Vorrichtung entsprechend dem neunten Ausführungsbeispiel zeigt,
  • 42–44 Ansichten, die ein Herstellungsverfahren der Vorrichtung entsprechend dem neunten Ausführungsbeispiel zeigen,
  • 45 eine Querschnittsdraufsicht, die eine Vorrichtung entsprechend einem zehnten Ausführungsbeispiel zeigt,
  • 46 eine Teildraufsicht, die die Vorrichtung entsprechend dem zehnten Ausführungsbeispiel zeigt,
  • 47 eine Querschnittsansicht entlang der Linie X-X in 46,
  • 48 eine Querschnittsansicht entlang der Linie Y-Y in 46,
  • 49 eine vordere Querschnittsansicht, die eine Vorrichtung entsprechend einem elften Ausführungsbeispiel zeigt,
  • 50 eine Ansicht, die ein Herstellungsverfahren der Vorrichtung entsprechend dem elften Ausführungsbeispiel zeigt,
  • 51 eine vordere Querschnittsansicht, die eine Vorrichtung entsprechend einem zwölften Ausführungsbeispiel zeigt,
  • 52 eine vordere Querschnittsansicht, die eine Vorrichtung entsprechend einem dreizehnten Ausführungsbeispiel zeigt,
  • 53 eine vordere Querschnittsansicht, die eine Vorrichtung entsprechend einem vierzehnten Ausführungsbeispiel zeigt,
  • 54 eine vordere Querschnittsansicht, die eine Vorrichtung entsprechend einem fünfzehnten Ausführungsbeispiel zeigt,
  • 55 eine vordere Querschnittsansicht, die eine Vorrichtung entsprechend einem sechzehnten Ausführungsbeispiel zeigt,
  • 56 u. 57 Ansichten, die ein Herstellungsverfahren der Vorrichtung entsprechend dem sechzehnten Ausführungsbeispiel zeigen,
  • 58 eine Draufsicht, die eine Vorrichtung entsprechend einem siebzehnten Ausführungsbeispiel zeigt,
  • 59 eine Querschnittsansicht entlang der Linie A-A in 58,
  • 60 eine Ansicht, die ein Herstellungsverfahren der Vorrichtung entsprechend dem siebzehnten Ausführungsbeispiel zeigt,
  • 61 eine Ansicht, die ein Herstellungsverfahren der Vorrichtung entsprechend dem siebzehnten Ausführungsbeispiel zeigt,
  • 62 eine Draufsicht, die eine Vorrichtung entsprechend einem achtzehnten Ausführungsbeispiel zeigt,
  • 63 eine Querschnittsansicht entlang der Linie B-B in 62,
  • 64 eine Ansicht, die ein Herstellungsverfahren der Vorrichtung entsprechend dem achtzehnten Ausführungsbeispiel zeigt,
  • 65 eine Ansicht, die das Herstellungsverfahren der Vorrichtung entsprechend dem achtzehnten Ausführungsbeispiel zeigt,
  • 66 eine Draufsicht, die eine Vorrichtung entsprechend einem neunzehnten Ausführungsbeispiel zeigt,
  • 67 eine Querschnittsansicht entlang der Linie C-C in 66,
  • 68 eine Draufsicht, die eine Vorrichtung entsprechend einem zwanzigsten Ausführungsbeispiel zeigt,
  • 69 eine Querschnittsansicht entlang der Linie D-D in 68,
  • 70 eine Ansicht, die ein Herstellungsverfahren der Vorrichtung entsprechend dem zwanzigsten Ausführungsbeispiel zeigt,
  • 71 eine Draufsicht, die eine Vorrichtung entsprechend einem einundzwanzigsten Ausführungsbeispiel zeigt,
  • 72 eine Querschnittsansicht entlang der Linie E-E in 71,
  • 73 eine Draufsicht, die eine Vorrichtung entsprechend einem zweiundzwanzigsten Ausführungsbeispiel zeigt,
  • 74 eine Querschnittsansicht entlang der Linie F-F in 73,
  • 75 eine Draufsicht, die eine Vorrichtung entsprechend einem dreiundzwanzigsten Ausführungsbeispiel zeigt,
  • 76 eine Querschnittsansicht entlang der Linie G-G in 75,
  • 77 eine Ansicht, die ein Herstellungsverfahren der Vorrichtung entsprechend dem dreiundzwanzigsten Ausführungsbeispiel zeigt,
  • 78 eine Ansicht, die das Herstellungsverfahren der Vorrichtung entsprechend dem dreiundzwanzigsten Ausführungsbeispiel zeigt,
  • 79 eine Ansicht, die das Herstellungsverfahren der Vorrichtung entsprechend dem dreiundzwanzigsten Ausführungsbeispiel zeigt,
  • 80 eine Ansicht, die das Herstellungsverfahren der Vorrichtung entsprechend dem dreiundzwanzigsten Ausführungsbeispiel zeigt,
  • 81 eine Draufsicht, die eine Vorrichtung entsprechend einem vierundzwanzigsten Ausführungsbeispiel zeigt,
  • 82 eine Querschnittsansicht entlang der Linie H-H in 81,
  • 83 eine Ansicht, die ein Herstellungsverfahren der Vorrichtung entsprechend dem vierundzwanzigsten Ausführungsbeispiel zeigt,
  • 84 eine vordere Querschnittsansicht, die eine Vorrichtung entsprechend einer Variante zeigt,
  • 85 eine vordere Querschnittsansicht, die eine erste Vorrichtung entsprechend dem Stand der Technik zeigt,
  • 86 eine vordere Querschnittsansicht, die eine zweite Vorrichtung entsprechend dem Stand der Technik zeigt,
  • 87 eine Darstellung, die ein Schaltsymbol einer dritten Vorrichtung entsprechend dem Stand der Technik zeigt, und
  • 88 ein Schaltbild, das die dritte Vorrichtung entsprechend dem Stand der Technik zeigt.
  • 1. Erstes Ausführungsbeispiel
  • Zuerst wird eine Vorrichtung entsprechend einem ersten Ausführungsbeispiel im folgenden beschrieben.
  • 1-1. Struktur
  • 1 ist eine vordere Querschnittsansicht, die eine Halbleitervorrichtung entsprechend dem ersten Ausführungsbeispiel zeigt. Eine Vorrichtung 101 ist als ein IGBT gebildet. Wie im folgenden beschrieben wird, unterscheidet sich die Vorrichtung 101 von der der Anmelderin bekannten Vorrichtung 151 besonders darin, daß eine Meßelektrode 14, eine vergrabene Meßelektrode 8, ein Graben 86 (der in der vorliegenden Beschreibung als Meßgraben bezeichnet wird), in dem die vergrabene Meßelektrode 8 vergraben ist, und ein Oxidfilm 10 (der in der vorliegenden Beschreibung als Meßoxidfilm bezeichnet wird), der zwischen der vergrabenen Meßelektrode 8 und einer inneren Oberfläche des Meßgrabens 86 vorgesehen ist, vorgesehen sind.
  • Eine p+-Kollektorschicht 1, eine n+-Pufferschicht 2 und eine n–-Schicht 3 sind nacheinander in der Form von gestapelten Schichten von einer unteren Hauptoberfläche bis zu einer oberen Hauptoberfläche in einem Halbleitersubstrat 90, das Silizium als Basismaterial enthält, vorgesehen. Die p+-Kollektorschicht 1 ist an der unteren Hauptoberfläche des Halbleitersubstrates 90 freigelegt, und die n–-Schicht 3 ist an der oberen Hauptoberfläche des Halbleitersubstrates 90 freigelegt. Eine p-Basisschicht 4 ist selektiv in einer freigelegten Oberfläche der n–-Schicht 3 flacher als die n–-Schicht 3 gebildet.
  • Weiterhin sind eine n+-Emitterschicht 5 und eine p+-Kontaktschicht 6 selektiv in einer freigelegten Oberfläche der p-Basisschicht 4 Seite an Seite und flacher als die p-Basisschicht 4 derart gebildet, daß sie nicht in die n–-Schicht 3, die um die p-Basisschicht 4 vorgesehen ist, vorstehen. An der oberen Hauptoberfläche des Halbleitersubstrates 90 ist eine Emitterelektrode (E) 11 mit der n+-Emitterschicht 5 und der p+-Kontaktschicht 6 verbunden. An der unteren Hauptoberfläche des Halbleitersubstrates 90 ist eine Kollektorelektrode (C) 12 mit der p+-Kollektorschicht 1 verbunden.
  • Ein Gategraben 85 ist in der oberen Hauptoberfläche des Halbleitersubstrates 90 gebildet. Der Gategraben 85 ist an der oberen Hauptoberfläche des Halbleitersubstrates 90 geöffnet und weist eine Seitenwand auf, die zu einem Bereich der p-Basisschicht 4 weist bzw. an ihm anliegt, der zwischen der n+-Emitterschicht 5 und der n–-Schicht 3 vorgesehen ist, das ist ein Kanalbereich CH. Zusätzlich ist der Gategraben 85 tiefer als die p-Basisschicht 4 in einer solchen Art gebildet, daß zumindest ein Teil davon die n–-Schicht 3 erreicht. Eine vergrabene Gateelektrode 7 ist an der Innenseite des Gategrabens 85 mit einem dazwischen vorgesehenen Gateoxidfilm 9, der als Isolierfilm arbeitet, vorgesehen.
  • In anderen Worten liegt die vergrabene Gateelektrode 7 mit dem dazwischen vorgesehenen Gateoxidfilm 9 an dem Kanalbereich CH an. Eine Gateelektrode (G) 13 ist mit einem oberen Abschnitt der vergrabenen Gateelektrode 7 verbunden. Somit bilden die n+-Emitterschicht 5, der Kanalbereich CH und die n–-Schicht 3 zusammen mit der vergrabenen Gateelektrode 7 einen MOSFET.
  • Ein anderer Graben, der ähnlich zu dem Gategraben 85 ist, ist als der Meßgraben 86 in der oberen Hauptoberfläche des Halbleitersubstrates 90 gebildet. Der Meßgraben 86 ist an der oberen Hauptoberfläche des Halbleitersubstrates 90 geöffnet und ist an einer freigelegten Oberfläche der n–-Schicht 3 derart vorgesehen, daß er im Unterschied zu dem Gategraben 85 nicht angrenzend zu dem Kanalbereich CH ist. Der Meßgraben 86 ist derart tiefer als die p-Basisschicht 4 gebildet, daß zumindest ein Teil davon die n–-Schicht 3 in der gleichen Art wie der Gategraben 85 erreicht. Eine Tiefe des Meßgrabens 86 muß jedoch nicht gleich zu der des Gategrabens 85 sein. Es ist jedoch wünschenswert, daß ihre Tiefen so zueinander gleich sind, daß der Gategraben 85 und der Meßgraben 86 gleichzeitig in dem gleichen Herstellungsschritt gebildet werden können.
  • Die vergrabene Meßelektrode 8 ist in dem Meßgraben 86 mit dem Meßoxidfilm 10 als dazwischen vorgesehener Isolierfilm vergraben. In anderen Worten liegt die vergrabene Meßelektrode 8 an der n–-Schicht 3 mit dem dazwischen vorgesehenen Meßoxidfilm 10. Eine Meßelektrode (SE) 14 ist mit einem oberen Abschnitt der vergrabenen Meßelektrode 8 verbunden. Die vergrabene Gateelektrode 7 und die vergrabene Meßelektrode 8 sind aus Polysilizium, das mit einer Dotierung mit hoher Konzentration dotiert ist, gebildet.
  • Der Teil der oberen Hauptoberfläche des Halbleitersubstrates 90, der nicht mit der Emitterelektrode 11 bedeckt ist, ist mit einem Oxidfilm 73 bedeckt. Wie später beschrieben wird, wird der Oxidfilm 73 derart gebildet, daß er die inneren Oberflächen des Gategrabens 85 und des Meßgrabens 86 sowie die obere Hauptoberfläche des Halbleitersubstrates 90 in einem Verfahren zum Bilden des Oxidfilmes 73 bedeckt. Der Gateoxidfilm 9 und der Meßoxidfilm 10 sind nämlich als Teil des Oxidfilmes 73 gebildet.
  • Die Emitterelektrode 11 enthält einen Elektrodenabschnitt, der in direktem Kontakt mit der n+-Emitterschicht 5 und der p+-Kontaktschicht 6 ist, eine Emitterverdrahtung, die mit dem Elektrodenabschnitt verbunden ist, und einen mit der Emitterverdrahtung verbundenen Anschluß (eine Anschlußfläche oder ähnliches). Ähnlich enthält die Kollektorelektrode 12 einen Elektrodenabschnitt, der in direktem Kontakt mit der p+-Kontaktschicht 1 ist, eine Kollektorverdrahtung, die mit dem Elektrodenabschnitt verbunden ist, und einen mit der Kollektorverdrahtung verbundenen Anschluß.
  • Die Gateelektrode 13 enthält einen Elektrodenabschnitt, der in direktem Kontakt mit der vergrabenen Gateelektrode 7 ist, eine Gateverdrahtung, die mit dem Elektrodenabschnitt verbunden ist, und einen mit der Gateverdrahtung verbundenen Anschluß. Ähnlich enthält die Meßelektrode 14 einen Elektrodenabschnitt, der in direktem Kontakt mit der vergrabenen Meßelektrode 8 ist, eine Meßverdrahtung, die mit dem Elektrodenabschnitt verbunden ist, und einen mit der Meßverdrahtung verbundenen Anschluß.
  • Die Emitterelektrode 11, die Kollektorelektrode 12, die Gateelektrode 13 und die Meßelektrode 14 sind aus einem Metall, das Aluminium als Basismaterial enthält, oder anderen leitenden Materialien gebildet. Die Gateelektrode 13 und die Meßelektrode 14 können aus den gleichen Materialien wie die der vergrabenen Gateelektrode 7 und der vergrabenen Meßelektrode 8, mit denen sie verbunden sind, wie zum Beispiel Polysilizium, das mit einer Dotierung mit hoher Konzentration dotiert ist, entsprechend gebildet sein.
  • 2 zeigt ein Schaltzeichen der Vorrichtung 101. Das Schaltzeichen, das in 2 gezeigt ist, stellt direkt die Eigenschaft der Vorrichtung 101, daß eine andere Elektrode, das heißt eine Meßelektrode SE auf einem Teil des Halbleitersubstrates parallel mit einer Gateelektrode G des IBGT entsprechend dem Stand der Technik mit einem dazwischen vorgesehenen Gateisolierfilm gebildet ist, dar.
  • 1-2. Betrieb
  • 3 ist eine Ansicht zum Darstellen der Verwendungsform der Vorrichtung 101. In der in 3 dargestellten Form ist die Meßelektrode 14 mit einer Gateelektrode G (ein isoliertes Gate) eines Transistors M1 (ein Schaltelement) zum Erfassen von anormalen Umständen der Vorrichtung 101 verbunden. In diesem Beispiel ist der Transistor M1 als MOSFET gebildet und weist eine mit der Emitterelektrode 11 der Vorrichtung 101 verbundene Sourceelektrode 5 auf, was nicht gezeigt ist. Ein Signal zum Erfassen von anormalen Umständen der Vorrichtung 101 wird über eine Drainelektrode D des Transistors M1 entnommen.
  • 4 ist ein Diagramm, das den Betrieb der Vorrichtung 101 zeigt, und stellt eine Änderung eines elektrischen Potentials an dem Punkt A und dem Punkt B in 3 dar. Die Punkte A und B entsprechen einem Abschnitt der n–-Schicht 3, der gegenüber der vergrabenen Gateelektrode 7 liegt, bzw. einem Abschnitt, der gegenüber der vergrabenen Meßelektrode 8 liegt. Das in 4 gezeigte elektrische Potential definiert seinen Referenzpunkt an der Emitterelektrode 11 bzw. weist seinen Referenzpunkt an der Emitterelektrode 11 auf. Der Betrieb der Vorrichtung 101 wird nun mit Bezug zu 3 und 4 beschrieben.
  • Der Betrieb der Vorrichtung 101 als der IGBT, der den Betrieb der vergrabenen Meßelektrode 8 und der Meßelektrode 14 nicht enthält, ist der gleiche wie der der Vorrichtung 151 entsprechend dem Stand der Technik. Genauer wird, wenn eine Gatespannung (ein elektrisches Potential der Gateelektrode 13, das seinen Referenzpunkt an der Emitterelektrode 11 definiert), die eine positive Gateschwellenspannung, die inhärent in der Vorrichtung 101 enthalten ist, übersteigt, an die Gateelektrode 13 in einem Zustand, in dem eine Versorgungsspannung über eine Last über die Emitterelektrode 11 und die Kollektorelektrode 12 (in einer solchen Art, daß die Spannung an der Kollektorelektrodenseite positiv wird) angelegt ist, angelegt wird, eine n-Inversionsschicht in dem Kanalbereich CH gebildet.
  • Als Ergebnis leiten die n+-Emitterschicht 5 und die n–-Schicht 3 über den Kanalbereich CH. Genauer wird ein MOSFET, der durch die n–-Schicht 3, die p-Basisschicht 4, die n+-Emitterschicht 5, den Gateoxidfilm 9 und die vergrabene Gateelektrode 7 gebildet ist, eingeschaltet. Folglich werden Elektronen von der n+-Emitterschicht 5 injiziert und werden Löcher von der p+-Kollektorschicht 1 injiziert. Daher wird eine Leitfähigkeitsmodulation in der n–-Schicht 3 derart erzeugt, daß die Emitterelektrode 11 und die Kollektorelektrode 12 leitend werden. In anderen Worten wird die Vorrichtung 101 eingeschaltet.
  • Wenn die Gatespannung, die über die Kollektorelektrode 12 und die Gateelektrode 13 anzulegen ist, auf einen Wert zurückge bracht wird, der niedriger ist als die Gateschwellenspannung, z.B. Null oder ein negativer Wert, verschwindet die in dem Kanalbereich CH gebildete Inversionsschicht, so daß ein Abschnitt zwischen der n+-Emitterschicht 5 und der n–-Schicht 3 unterbrochen ist. Als Ergebnis werden die überschüssigen Ladungsträger in der n–-Schicht 3 herausgebracht, so daß die Leitfähigkeitsmodulation der n–-Schicht 3 beseitigt wird, so daß ein Abschnitt zwischen der Emitterelektrode 11 und der Kollektorelektrode 12 unterbrochen wird. Genauer wird die Vorrichtung 101 ausgeschaltet.
  • Während dem normalen Betrieb der Vorrichtung 101 ist ein Kanalstrom Ie, der über die Emitterelektrode 11 und die Kollektorelektrode 12, die ein Paar von Hauptelektroden bilden, fließt, gleich zu oder kleiner als ein ausgelegter Betriebsstrom bzw. ein Sollbetriebsstrom, und eine Spannung VCE über die Kollektorelektrode 12 und die Emitterelektrode 11 ist gleich zu oder kleiner als eine ausgelegte Betriebsspannung bzw. eine Sollbetriebsspannung . Der ausgelegte Betriebsstrom weist einen Wert eines Stromes auf, der über die Hauptelektroden der Vorrichtung 101 in einem normalen und andauernden Ein-Zustand fließen soll, und die ausgelegte Betriebsspannung sollte über die Hauptelektroden der Vorrichtung 101 in einem normalen Aus-Zustand in einer Schaltung, die die Vorrichtung 101 enthält, gehalten werden. Folglich verbleiben die elektrischen Potentiale an den Punkten A und B in einem Bereich mit einer Spannung, die gleich zu oder niedriger als eine gewisse Referenzspannung Vr ist, das heißt ein Bereich entsprechend dem normalen Betrieb, wie in 4 gezeigt ist.
  • Andererseits wird das elektrische Potential an dem Punkt A stark angehoben, wie in 4 gezeigt ist, wenn die Vorrichtung 101 in einen Kurzschlußzustand gebracht wird, das heißt die ausgelegte Betriebsspannung wird über die Kollektorelektrode 12 und die Emitterelektrode 11 angelegt und der Kanal ist eingeschaltet. Folglich wird das elektrische Potential an dem Punkt B auch schnell erhöht. Wenn geeignete Schutzmaßnahmen nicht aufgenommen werden, übersteigt das elektrische Potential die Referenzspannung Vr, die den normalen Betrieb definiert, in einem zu berücksichtigenden Maß, wie bei den Vorrichtungen 151 und 152 entsprechend dem Stand der Technik, und die Vorrichtung wird in kurzer Zeit zerstört.
  • Die vergrabene Meßelektrode 8 (und die damit verbundene Meßelektrode 14) bilden zusammen mit der n–-Schicht 3 mit dem dazwischen vorgesehenen Meßoxidfilm 10 einen Kondensator. Folglich kann die Änderung des elektrischen Potentials an dem Punkt B durch die Meßelektrode 14 erfaßt werden. In anderen Worten arbeiten die vergrabenen Meßelektrode 8 und die Meßelektrode 14 als Spannungsmeßabschnitte zum Messen des elektrischen Potentials an dem Punkt B. Wenn die Meßelektrode 14 mit der Gateelektrode G des Transistors M1 verbunden ist, wie in 3 gezeigt ist, wird eine Gatespannung V(MOSFET·Gate) des Transistors M1 erhalten, wie in der Gleichung 1 ausgedrückt ist. V(MOSFET·Gate) = V(Punkt B)·C(Meßelement)/{C(Meßelement)+C(MOSFET)} (1)
  • Die Spannung V(Punkt B) stellt ein elektrisches Potential an dem Punkt B dar, die Kapazität C(Meßelement) stellt eine elektrostatische Kapazität über die vergrabene Meßelektrode 8 und die n–-Schicht 3 dar und die Kapazität C(MOSFET) stellt eine elektrostatische Kapazität dar, die die Gateelektrode G des Transistors M1 aufweist. In anderen Worten stellt die Kapazität C(Meßelement) eine Kapazität des Meßoxidfilmes 10 dar, der zwischen der vergrabenen Meßelektrode 8 und der n–-Schicht 3 vorgesehen ist, und die Kapazität C(MOSFET) stellt eine Kapazität eines Gateoxidfilmes (nicht gezeigt) dar, der zwischen der Gateelektrode G und einer Halbleiterschicht des Transistors M1 vorgesehen ist. Die Gleichung 1 zeigt an, daß die Gatespannung V(MOSFET·Gate) durch Teilen der Spannung V(Punkt B) durch die Kapazität C(Meßelement) und die Kapazität C(MOSFET) erhalten wird. Wenn die Kapazität C(Meßelement) und die Kapazität C(MOSFET) geeignet eingestellt sind, kann genauer eine Empfindlichkeit der Meßelektrode 14 für die Spannung V(Punkt B) der n–-Schicht 3, das heißt die Gatespannung V(MOSFET·Gate), frei bestimmt werden.
  • Folglich kann eine Gateschwellenspannung des Transistors M1 auf einen Wert der Gatespannung V(MOSFET·Gate) eingestellt werden, der erhalten wird, wenn die Vorrichtung 101 in die Grenze zwischen dem normalen Zustand und dem anormalen Zustand fällt, das heißt ein Wert der Gatespannung V(MOSFET·Gate), der erhalten wird, wenn die Spannung V(Punkt B) mit der Referenzspannung Vr übereinstimmt. Es wird bevorzugt, daß die Grenze zwischen dem normalen Zustand und dem anormalen Zustand den ausgelegten Bedingungen der Vorrichtung 101 entspricht. Die Gateschwellenspannung kann entsprechend der Dicke des Gateoxidfilmes des Transistors M1 und der Dotierungskonzentration des Kanalbereiches, der der Gateelektrode gegenüberliegt, frei eingestellt werden.
  • Wenn die Gateschwellenspannung des Transistors M1 auf eine solche Größe eingestellt wird, bleibt der Transistor M1 aus, wenn die Vorrichtung 101 innerhalb eines normalen Betriebsbereiches arbeitet, und wird er eingeschaltet, wenn die Vorrichtung 101 einen anormalen Betriebsbereich erreicht. In anderen Worten können die anormalen Umstände der Vorrichtung 101 durch den Transistor M1 erfaßt werden.
  • Sogar wenn die Gateschwellenspannung des Transistors M1 auf einen Wert eingestellt ist, die gleich zu oder größer als die Referenzspannung Vr ist, können nicht normale Umstände erfaßt werden. Genauer ist es bevorzugt, daß die Gatespannung V(MOSFET·Gate), die höher ist als die Referenzspannung Vr und einen ausreichenden Spielraum für den Durchbruch der Vorrichtung aufweist, auf die Schwellenspannung des Transistors M1 eingestellt ist. Im allgemeinen enthalten Beispiele eines Index einer Grenze zum sicheren Unterbrechen des Stromes ohne Durchbruch einen SOA (Sicherheitsbetriebsbereich), wie zum Beispiel einen Kurzschluß-SOA, einen Schalt-SOA oder ähnliches.
  • Wie in 5 gezeigt ist, sind allgemeine Schaltungselemente oft mit einem Spielraum für den ausgelegten Betriebsbereich hergestellt. Wenn in einem solchen Fall die höchste Spannung an dem Punkt B während des Betriebes innerhalb des Sicherheitsbetriebsbereiches mit Vr' bezeichnet wird, wird folglich die Schwellenspannung des Transistors M1 bevorzugt auf die Spannung Vr' eingestellt. Durch Durchführen eines solchen Entwurfes wird ein Unterschied zwischen der Spannung Vr', die als maximale Spannung an dem Punkt B während des normalen Betriebes arbeitet, und der Schwellenspannung des Transistors M1 gemacht, so daß ein Spielraum für eine Störung des Transistors M1 erhöht werden kann. Es ist wichtig, daß der Entwurf in einer solchen Art durchgeführt wird, daß der Wert der Gatespannung V(MOSFET·Gate) die Gateschwellenspannung des Transistors M1 an einem gewissen Punkt während des anormalen Betriebes übersteigt.
  • 1-3. Vorteil
  • Wie oben beschrieben wurde, ist der Kondensator durch die vergrabene Meßelektrode 8, den Meßoxidfilm 10 und die n–-Schicht 3 gebildet und eine Größe des Spannungssignales, das durch die Meßelektrode 14 über die vergrabene Meßelektrode 8 erfaßt ist, wird zum Beispiel unter Verwendung des Transistors M1 unterschieden. Somit ist es möglich zu erfassen, ob die Vorrichtung 101 in dem normalen Zustand oder dem anormalen Zustand ist. Wie durch die Gleichung 1 ausgedrückt ist, ist die Gatespannung V(MOSFET·Gate) proportional zu der Spannung V(Punkt B) mit einem Wert als Proportionalitätskoeffizient, der durch zwei Kapazitäten definiert ist. Die Kapazitäten sind spezifische Konstanten für die Vorrichtung 101 bzw. den Transistor M1.
  • Bei der Vorrichtung 101 kann eine ausgezeichnete Proportionalitätseigenschaft zwischen dem elektrischen Potential der n–-Schicht 3 und dem erfaßten elektrischen Potential erzielt werden. Aus diesem Grund können nicht normale Umstände mit hoher Präzision erfaßt werden. Da die nicht normalen Umstände basierend auf dem elektrischen Potential der n–-Schicht 3 erfaßt werden, ist es möglich, andere nicht normale Umstände, wie zum Beispiel nicht normale Umstände einer Überspannung und ähnliches sowie nicht normale Umstände eines Überstroms, der durch den Kurzschluß der Last oder ähnliches verursacht ist, zu erfassen.
  • Die Gateelektrode ist ebenfalls als die vergrabene Gateelektrode 7 in dem Gategraben 85 vergraben. In der gleichen Art wie in der Vorrichtung 151 entsprechend dem Stand der Technik ist es daher möglich, einen Vorteil zu erzielen, daß der Ruheverlust und der Schaltverlust verglichen mit denen der der Anmelderin bekannten Vorrichtung 152 reduziert sind und daß eine hohe Hauptstromdichte zur gleichen Zeit erzielt wird. Weiterhin kann die Vorrichtung 101 durch zusätzliches Vorsehen der vergrabenen Meßelektrode 8, die in der gleichen Art wie die vergrabene Gateelektrode 7 gebildet wird, gebildet werden. Daher sind speziell komplizierte Herstellungsschritte nicht notwendigerweise verschieden von der Vorrichtung 151 entsprechend dem Stand der Technik.
  • Genauer können der Meßoxidfilm 10, die vergrabene Meßelektrode 8 und die Meßelektrode 14 gleichzeitig in den Schritten des Bildens des Gateoxidfilmes 9, der vergrabenen Gateelektrode 7 bzw. der Gateelektrode 13 gebildet werden. Speziell können der Gategraben 85 und der Meßgraben 86 gleichzeitig in dem gleichen Schritt gebildet werden, wenn sie so eingestellt sind, daß sie die gleiche Tiefe aufweisen.
  • Wie oben beschrieben wurde, kann die Vorrichtung 101 verschiedene anormale Umstände mit hoher Präzision erfassen, ohne Vorteile der Eigenschaften, einer Form und Abmessung und eines Herstel lungsverfahrens der Vorrichtung 151 entsprechend dem Stand der Technik zu verschlechtern.
  • 1-4. Herstellungsverfahren
  • 6 bis 11 sind Ansichten, die ein bevorzugtes Herstellungsverfahren der Vorrichtung 101 zeigen. Wie im folgenden mit Bezug zu den Figuren beschrieben wird, kann die Vorrichtung 101 unter Verwendung eines gut bekannten herkömmlichen Waferverfahrens in der gleichen Art wie die Vorrichtung 151 entsprechend dem Stand der Technik hergestellt werden, ohne einen komplizierten Schritt zu benötigen.
  • Zum Herstellen der Vorrichtung 101 wird zuerst ein in 6 gezeigter Schritt ausgeführt. In dem in 6 gezeigten Schritt wird zuerst ein Halbleitersubstrat 90 gebildet. Da der Schritt des Bildens des Halbleitersubstrates 90 der gleiche ist wie der Schritt des Bildens des Halbleitersubstrates 90 der Vorrichtung 151 entsprechend dem Stand der Technik wird seine detaillierte Beschreibung ausgelassen. Es werden eine p+-Kollektorschicht 1, eine n+-Pufferschicht 2 und eine n–-Schicht 3 in dieser Reihenfolge von einer unteren Hauptoberfläche zu einer oberen Hauptoberfläche des Halbleitersubstrates 90 vorgesehen.
  • Dann wird eine p-Basisschicht 4 selektiv in einer freigelegten Oberfläche der n–-Schicht 3 gebildet, und eine n+-Emitterschicht 5 und eine p+-Kontaktschicht 6 werden selektiv innerhalb einer freigelegten Oberfläche der p-Basisschicht 4 flacher als die p-Basisschicht 4 entsprechend gebildet. Die p-Basisschicht 4, die n+-Emitterschicht 5 und die p+-Kontaktschicht 6 können selektiv durch selektives Implantieren einer p-Dotierung oder einer n-Dotierung unter Verwendung einer Abschirmung, die durch eine gut bekannte Bemusterungstechnik bemustert ist, und dann durch Diffundieren der implantierten Dotierungen gebildet werden. Die p+-Kontaktschicht 6 kann in nachfolgenden Stufen des Herstellungsverfahrens anstatt in dieser Stufe gebildet werden.
  • Danach wird eine Oxidfilmmaske 70 zum Grabenätzen auf der oberen Hauptoberfläche des Halbleitersubstrates 90 gebildet. Die Oxidfilmmaske 70 wird in der folgenden Art gebildet. Ein Oxidfilm wird über der oberen Hauptoberfläche des Halbleitersubstrates 90 gebildet. Dann wird der Oxidfilm einem Bemustern durch herkömmliche Photolithographie ausgesetzt. Somit wird die Oxidfilmmaske 70 gebildet. Als Ergebnis werden Öffnungen 71 und 72 selektiv in der Oxidfilmmaske 70 gebildet. Die Positionen der Öffnungen 71 und 72 entsprechen dem Gategraben 85 und dem Meßgraben 86.
  • Genauer wird die Öffnung 71 in einer Position gebildet, in der der darunter vorgesehene Gategraben 85 die p+-Kontaktschicht 6 und die n+-Emitterschicht 5 durchdringen kann, oder an einer Position, an der zumindest eine Seitenwand des Gategrabens 85 gegenüber einem Abschnitt der p-Basisschicht 4, der zwischen der n+-Emitterschicht 5 und der n–-Schicht 3 vorgesehen ist, das ist der Kanalbereich CH (1), liegen kann. Die Öffnung 72 wird in einer Position gebildet, an der der darunter vorgesehene Gategraben 86 in die n–-Schicht 3 eindringen kann, das heißt eine Position, an der die n–-Schicht 3 außerhalb der p-Basisschicht 4 freigelegt ist.
  • Als nächstes wird ein anisotropes Ätzen unter Verwendung der Oxidfilmmaske 70 als Abschirmung derart durchgeführt, daß der Gategraben 85 und der Meßgraben 86 gebildet werden, wie in 7 gezeigt ist. Zu dieser Zeit weisen der Gategraben 85 und der Meßgraben 86 die gleiche Tiefe auf. Danach wird ein Oxidfilmätzen derart durchgeführt, daß die Oxidfilmmaske 70 entfernt wird, wie in 8 gezeigt ist. In diesem Fall kann ein sogenannter Opferoxidationsschritt zum Entfernen von an den internen Wänden des Gategrabens 85 und des Meßgrabens 86 gebildeten Fehlern bzw. Defekten und ähnlichem hinzugefügt werden.
  • Dann wird ein Oxidfilm 73 über einer gesamten oberen Oberfläche des Halbleitersubstrates 90 einschließlich der internen Wände des Gategrabens 85 und des Meßgrabens 86 gebildet, wie in 9 gezeigt ist. Ein die interne Wand des Gategrabens 85 bedeckender Abschnitt des Oxidfilmes 73 entspricht einem Gateoxidfilm 9, und ein die interne Wand des Meßgrabens 86 bedeckender Abschnitt des Oxidfilmes 73 entspricht dem Meßoxidfilm 10. Danach wird eine Polysiliziumschicht 74, die mit einer Dotierung dotiert ist und eine hohe Konzentration aufweist, auf dem Oxidfilm 73, der die obere Hauptoberfläche des Halbleitersubstrates 90, den Gategraben 85 und den Meßgraben 86 bedeckt, gebildet, wie in 10 gezeigt ist.
  • Danach wird die Polysiliziumschicht 74 entfernt, wobei Abschnitte, die in dem Gategraben 85 und dem Meßgraben 86 vergraben sind, zurückbleiben, so daß eine vergrabene Gateelektrode 7 und eine vergrabene Meßelektrode 8 gebildet werden, wie in 11 gezeigt ist. Die Polysiliziumschicht 74 wird durch Polysiliziumätzen entfernt. Danach wird ein Oxidationsverfahren derart durchgeführt, daß die freigelegten Oberflächen (d.h. die Oberseiten) der vergrabenen Gateelektrode 7 und der vergrabenen Meßelektrode 8 mit Oxidfilmen 76 als Kappen bzw. Abdeckungen bedeckt werden.
  • Danach werden verschiedene Arten von Elektroden gebildet, wie in 1 gezeigt ist.
  • Genauer wird der Oxidfilm 73 selektiv entfernt und eine Emitterelektrode 11 wird mit freigelegten Oberflächen der n+-Emitterschicht 5 und der p+-Kontaktschicht 6 verbunden. Weiterhin werden eine Gateelektrode 13 und eine Meßelektrode 14 mit der vergrabenen Gateelektrode 7 bzw. der vergrabenen Meßelektrode 8 verbunden, nachdem der Oxidfilm 73 entfernt ist. Eine Kollektorelektrode 12 wird mit der unteren Hauptoberfläche des Halbleitersubstrates 90, das ist eine freigelegte Oberfläche der p+-Kollektorschicht 1, verbunden.
  • Durch Durchführen der oben erwähnten Schritte kann die in 1 gezeigte Vorrichtung 101 hergestellt werden. Entsprechend dem oben erwähnten Herstellungsverfahren werden der Meßgraben 86, der Meßoxidfilm 10, die vergrabene Meßelektrode 8 und die Meßelektrode 14 gleichzeitig mit den Schritten des Bildens des Gategrabens 85, des Gateoxidfilmes 9, der vergrabenen Gateelektrode 7 bzw. der Gateelektrode 13 gebildet. In anderen Worten kann die Vorrichtung 101 verglichen mit der Vorrichtung 151 entsprechend dem Stand der Technik ohne Hinzufügen eines neuen Schrittes hergestellt werden.
  • Es ist nicht notwendig, daß die Tiefe des Meßgrabens 86 identisch zu der des Gategrabens 85 eingestellt wird. Zum Einstellen von unterschiedlichen Tiefen voneinander ist es notwendig, den gleichen Schritt wie den Schritt des Bildens des Gategrabens 85 separat durchzuführen. Ebenfalls in diesem Fall können jedoch der Meßoxidfilm 10, die vergrabene Meßelektrode 8 und die Meßelektrode 14 gleichzeitig mit den Schritten des Bildens des Gateoxidfilmes 9, der vergrabenen Gateelektrode 7 bzw. der Gateelektrode 13 gebildet werden.
  • 2. Zweites Ausführungsbeispiel
  • 12 ist ein Schaltbild, das eine Struktur einer Vorrichtung entsprechend dem zweiten Ausführungsbeispiel zeigt. Eine Vorrichtung 102 enthält als ein Hauptelement die Vorrichtung 101 des ersten Ausführungsbeispieles und enthält weiterhin eine Schutzschaltung zum Schützen des Hauptelementes zu der Zeit, zu der anormale Umstände auftreten. Genauer enthält die Vorrichtung 102 einen Transistor M1, der als ein MOSFET gebildet ist, eine Diode DI (ein Verstärkungselement) und eine Zener-Diode ZD (ein Spannungsregulierelement bzw. Spannungssteuerelement) zusätzlich zu der Vorrichtung 101. Bei dem Transistor M1 ist eine Sourceelektrode S mit der Emitterelektrode E der Vorrichtung 101 verbunden und ist eine Drainelektrode D mit der Gateelektrode G der Vorrichtung 101 über eine Reihenschaltung, die durch die Ze ner-Diode ZD und die Diode DI, die in Reihe verbunden sind, gebildet ist, verbunden. Wie hier beschrieben ist, wird in der vorliegenden Beschreibung sowohl eine direkte als auch eine indirekte Verbindung als Verbindung bezeichnet. Eine Gateelektrode G des Transistors M1 ist mit der Meßelektrode SE der Vorrichtung 101 verbunden.
  • Die Diode DI und die Zener-Diode ZD sind miteinander in Vorwärts- und Rückwärtsrichtung bezüglich eines Stromes, der von der Gateelektrode G der Vorrichtung 101 zu der Drainelektrode D des Transistors M1 fließt, entsprechend verbunden. In 12 bezeichnen die Bezugszeichen AN und CA eine Anodenelektrode bzw. eine Kathodenelektrode. Die Diode DI ist zum Blockieren eines Leitens in der Rückwärtsrichtung vorgesehen und die Zener-Diode ZD ist zum Halten einer Gatespannung der Vorrichtung 101 derart, daß sie einen vorbestimmten Wert aufweist, wenn der Transistor M1 eingeschaltet ist, vorgesehen.
  • Zum Verhindern einer als Gatespannung an die Gateelektrode G der Vorrichtung 101 angelegten negativen Vorspannung mit einer gewissen Größe oder mehr ist die Diode DI bevorzugt als Zener-Diode gebildet, wie in 12 gezeigt ist. Da die Diode DI und die Zener-Diode ZD verschiedene Zwecke aufweisen, ist es nicht notwendig, daß die Eigenschaften, wie zum Beispiel eine Durchbruchsspannung und ähnliches, miteinander übereinstimmen.
  • Der Transistor M1, die Diode DI und die Zener-Diode ZD arbeiten als Schutzschaltung zum Abfallen bzw. Herunterziehen der Gatespannung der Vorrichtung 101 derart, daß der Kollektorstrom (Hauptstrom) der Vorrichtung 101 reduziert wird und ein Durchbruch der Vorrichtung 101 verhindert wird, wenn anormale Umstände an der Vorrichtung 101 erzeugt werden. Genauer ist, wie oben erwähnt ist, die Vorrichtung 102 dadurch gebildet, daß zu der Vorrichtung 101 die Schutzschaltung zum Schützen der Vorrichtung 101, wenn anormale Umstände, z.B. anormale Kurzschlußumstände, verursacht werden, hinzugefügt ist.
  • 12 zeigt ebenfalls die typische Verwendungsform der Vorrichtung 102. Genauer ist ein Ausgang der Gatestromversorgung VG mit der Gateelektrode G der Vorrichtung 101 über ein Gatewiderstandselement RG verbunden. Eine Hauptstromversorgung VCC ist über eine Last L mit der Kollektorelektrode C und der Emitterelektrode E, die ein Paar von Hauptelektroden der Vorrichtung 101 bilden, verbunden. Die Last L ist beispielsweise eine induktive Last. Eine Freilaufdiode FWD zum Verursachen, daß ein Strom in der Last L fließt, wenn die Vorrichtung 101 unterbrochen ist, ist parallel mit der Last L, die eine Induktion aufweist, verbunden. In dieser Verwendungsform ist eine Halbbrückenschaltung, die die Vorrichtung 102 verwendet, gebildet.
  • Der Betrieb der Vorrichtung 102 wird im folgenden beschrieben. Wenn zum Beispiel die Last L kurzgeschlossen ist (d.h. ein anormaler Kurzschlußumstand tritt ein), wird ein Hauptstrom, der in die Vorrichtung 101 fließt, erhöht, so daß ein elektrisches Potential der n–-Schicht 3 (3) bemerkenswert erhöht wird.
  • Folglich wird ein elektrisches Potential der Meßelektrode SE erhöht. In diesem Fall ist eine Gatespannung V(MOSFET·Gate) des Transistors M1 durch die Gleichung 1 gegeben. Wie in dem ersten Ausführungsbeispiel beschrieben ist, können, wenn die Gateschwellenspannung des Transistors M1 auf die Gatespannung V(MOSFET·Gate) eingestellt ist, die erhalten wird, wenn eine Spannung V(Punkt B) mit der Referenzspannung Vr übereinstimmt, die anormalen Umstände der Vorrichtung 101 durch den Transistor M1 erfaßt werden.
  • Wenn die Spannung V(Punkt B) über die Referenzspannung Vr erhöht wird, so daß der Transistor M1 eingeschaltet wird, wird ein Gatestrom zu dem Transistor M1, der Diode DI und der Zener-Diode ZD umgeleitet und eine Gatespannung der Vorrichtung 101 fällt auf ein vorbestimmtes elektrisches Potential, das durch den Transistor M1, die Diode DI und die Zener-Diode ZD bestimmt ist, ab. Folglich kann verhindert werden, daß der Hauptstrom, der in die Vorrichtung 101 fließt, übermäßig ansteigt. Als Ergebnis ist eine Kurzschlußtoleranz erhöht.
  • Wenn die Vorrichtung 101 in einem normalen Zustand ist, bleibt der Transistor M1 aus. Daher beeinflußt die Schutzschaltung, die durch den Transistor M1, die Zener-Diode ZD und die Diode DI gebildet ist, nicht den Betrieb der Vorrichtung 101. In anderen Worten schützt die Vorrichtung 102 die Vorrichtung 101 vor einem Durchbruch, der durch die Erzeugung von anormalen Umständen verursacht wird, ohne die Leistung der Vorrichtung 101 in dem normalen Zustand zu verschlechtern.
  • 13 ist ein Diagramm, das einen Vergleich des Betriebes der Vorrichtung 102, der durchgeführt wird, wenn anormale Umstände verursacht sind, mit dem der Vorrichtung 151 entsprechend dem Stand der Technik zeigt. Wenn die Vorrichtung kurzgeschlossen ist, wird eine Größe des Hauptstromes in der Vorrichtung 151 entsprechend dem Stand der Technik ohne Grenze erhöht. Als Ergebnis verursacht die Vorrichtung 151 entsprechend dem Stand der Technik ein thermisches Weglaufen und wird zerstört. Andererseits wird der Hauptstrom innerhalb eines gewissen Grenzwertes in der Vorrichtung 102 gehalten. Wenn dann die Vorrichtung 101 durch die Gatestromversorgung VG ausgeschaltet wird, wird der Hauptstrom in der gleichen Art wie in dem normalen Zustand auf Null abgeschwächt bzw. reduziert. In anderen Worten kann die Vorrichtung 101 sicher mit einem Spielraum vor einem Durchbruch der Vorrichtung 101 ausgeschaltet werden.
  • In der oben beschriebenen Vorrichtung 102 ist die Gatespannung V(MOSFET·Gate) durch die Gleichung 1 bestimmt. Daher ist eine Empfindlichkeit des Erfassens von anormalen Umständen durch eine Kombination von drei Variablen, d.h. einer Kapazität C(Meßelement), einer Kapazität C(MOSFET) und einer Gateschwellenspannung des Transistors M1, bestimmt. In anderen Worten kann eine hohe Erfassungsempfindlichkeit durch freies Auswählen dieser drei Variablen erzielt werden.
  • Eine Gatespannung V(IGBT·Gate), die eine Größe des Hauptstromes der Vorrichtung 101 definiert, ist als eine Summe einer Vorwärtsspannung Vf(DI) der Diode DI, einer Durchbruchsspannung BV(ZD) der Zener-Diode ZD und einer Ein-Spannung VON(MOSFET) des Transistors M1 bestimmt, wie in der Gleichung 2 ausgedrückt ist. In der Gleichung 2 ist die Form einer herkömmlichen Verwendung als Voraussetzung angenommen, das heißt, daß die Stromkapazitäten des Transistors M1, der Diode DI und der Zener-Diode ZD ausreichend groß sind und angenommen wird, daß sie durch einen Widerstandswert des Gatewiderstandselementes RG kaum beeinflußt werden. V(IGBT·Gate) = Vf(DI)+BV(ZD)+VON (MOSFET) (2)
  • Wenn zum Beispiel die Durchbruchsspannung BV(ZD) niedriger eingestellt ist, ist die Gatespannung V(IGBT·Gate) auf einen niedrigeren Wert reduziert, wenn nicht normale Umstände erfaßt werden. Als Ergebnis ist eine Größe des Hauptstromes auf einen kleineren Wert begrenzt. Somit kann ein Grenzwert des Hauptstromes, der erzielt wird, wenn nicht normale Umstände erfaßt werden, in einem großen Bereich durch freies Auswählen der Kombination der drei Variablen, die die rechte Seite der Gleichung 2 bilden, eingestellt werden. Zusätzlich ist die Zener-Diode ZD ausgezeichnet bei einer Temperatureigenschaft der Durchbruchsspannung, d.h. der Stabilität gegenüber der Temperatur. Daher kann die Vorrichtung 102 stabil die Schutzfunktion für die Vorrichtung 101 realisieren.
  • Die Diode DI und die Zener-Diode ZD können entfernt werden, um eine gewünschte Gatespannung nur mit der Ein-Spannung VON(MOSFET) zu erzielen. Die Gatespannung V(IGBT·Gate) kann ebenfalls im wesentlichen mit nur der Durchbruchsspannung BV(ZD) durch ausreichend geringes Einstellen der Vorwärtsspannung Vf(DI) und der Ein-Spannung VON(MOSFET) bestimmt werden. In diesem Fall ist es ausreichend, daß nur die Durchbruchsspannung BV(ZD) mit hoher Präzision reguliert bzw. eingestellt wird. Daher kann die Vorrichtung 102 einfacher entworfen werden.
  • Weiterhin sind der IGBT, der als Hauptelement arbeitet, und die Schutzschaltung zum Schützen des IGBT in der Vorrichtung 102 enthalten. Daher ist es möglich, dem Benutzer eine Menge Zeit und Schwierigkeiten des Vorbereitens der Schutzschaltung separat von dem IGBT und des Verbindens zu ersparen, wenn zum Beispiel eine Halbbrückenschaltung als Komponente eines Inverters gebildet wird. In anderen Worten, weist die Vorrichtung 102 eine große Nützlichkeit für den Benutzer auf.
  • 3. Drittes Ausführungsbeispiel
  • 14 ist ein Schaltbild, das eine Struktur einer Vorrichtung entsprechend dem dritten Ausführungsbeispiel und die typische Verwendungsform der Vorrichtung, die als Halbbrückenschaltung arbeitet, zeigt. Eine Vorrichtung 103 ist durch Hinzufügen einer Schutzschaltung zu der Vorrichtung 101, die als Hauptelement arbeitet, in der gleichen Art wie die Vorrichtung 102 gebildet. Die Vorrichtung 103 unterscheidet sich besonders von der Vorrichtung 102 darin, daß die Schutzschaltung einen Transistor M1 und ein Widerstandselement R1 aufweist.
  • Genauer ist das Widerstandselement R1 zwischen einer Drainelektrode D des Transistors M1 und der Gateelektrode G der Vorrichtung 101 vorgesehen; während der Transistor M1 eine Sourceelektrode S aufweist, die mit der Emitterelektrode E der Vorrichtung 101 verbunden ist, und eine Gateelektrode G aufweist, die mit der Meßelektrode SE der Vorrichtung 101 verbunden ist. In anderen Worten ist die Drainelektrode D des Transistors M1 mit der Gateelektrode G der Vorrichtung 101 über das Widerstandselement R1, das eine einfache Struktur aufweist, verbunden.
  • In der gleichen Art wie in der Vorrichtung 102 wird der Transistor M1 ein- oder ausgeschaltet als Reaktion auf den normalen oder anormalen Zustand der Vorrichtung 101. Eine Gatespannung V(IGBT·Gate), die eine Größe eines Hauptstromes der Vorrichtung 101 definiert, der erhalten wird, wenn nicht normale Umstände erfaßt werden, ist jedoch anstatt durch die Gleichung 2 durch die Gleichung 3 gegeben. Genauer ist die Gatespannung V(IGBT·Gate) als Spannung bestimmt, die durch Teilen einer Ein-Spannung VON(MOSFET) und einer Spannung VG einer Gatestromversorgung VG durch einen Widerstandswert RG eines Gatewiderstandselementes RG und eines Widerstandswertes R1 des Widerstandselementes R1 erhalten wird. V(IGBT·Gate) = {VG × R1+VON(MOSFET) × RG}/{R1+RG} (3)
  • Wenn zum Beispiel der Widerstandswert R1 des Widerstandselementes R1 niedriger eingestellt wird, wird die Gatespannung V(IGBT·Gate), die erhalten wird, wenn nicht normale Umstände erfaßt werden, auf einen kleineren Wert reduziert. Als Ergebnis ist die Größe des Hauptstromes auf einen kleineren Wert begrenzt. Daher kann ein Grenzwert des Hauptstromes, der erhalten wird, wenn nicht normale Umstände verursacht sind, über einen großen Bereich für die Spannung VG mit einer vorgegebenen vorbestimmten Größe durch freies Auswählen einer Kombination der drei Variablen, die auf der rechten Seite der Gleichung 3 enthalten sind, d.h. der Widerstandswert RG und R1 und der Ein-Spannung VON(MOSFET), eingestellt werden.
  • Gewöhnlich ist ein Ein-Widerstand des Transistors M1 viel geringer als die Widerstandswerte RG und R1. Daher kann der Grenzwert des Hauptstromes leicht auf eine vorbestimmte Größe durch im wesentlichen von nur Auswählen der Widerstandswerte RG und R1 eingestellt werden. Wenn das Widerstandselement R1 zu bilden ist, ist ein Schritt des Implantierens einer Dotierung nicht notwendig und der Widerstandswert kann mit einem Maskenmuster eingestellt werden. In diesem Aspekt weist die Vorrichtung 103 Vorteile des Herstellungsverfahrens auf.
  • 4. Viertes Ausführungsbeispiel
  • 15 ist ein Schaltbild, das eine Struktur einer Vorrichtung entsprechend dem vierten Ausführungsbeispiel und die typische Verwendungsform der Vorrichtung, die als Halbbrückenschaltung arbeitet, zeigt. Eine Vorrichtung 104 ist durch Hinzufügen einer Schutzschaltung zu der Vorrichtung 101, die als Hauptelement arbeitet, in der gleichen Art wie die Vorrichtung 102 gebildet. Die Schutzschaltung der Vorrichtung 104 enthält Schaltungen, die in drei Stufen hintereinander geschaltet sind.
  • In einer ersten Stufenschaltung sind ein Transistor M3, der als MOSFET gebildet ist, und ein Widerstandselement R3 miteinander in Reihe verbunden. In einer zweiten Stufenschaltung sind ein Transistor M2, der als ein MOSFET gebildet ist, und ein Widerstandselement R2 in der gleichen Art wie in der ersten Stufenschaltung in Reihe verbunden. Andererseits ist eine dritte Stufenschaltung äquivalent zu der Schutzschaltung, die in der Vorrichtung 102 entsprechend dem zweiten Ausführungsbeispiel vorgesehen ist, gebildet.
  • Die Transistoren M1 bis M3 weisen Sourceelektroden auf, die mit der Emitterelektrode E der Vorrichtung 101 verbunden sind. Die Transistoren M1 bis M3 weisen Draineleketroden D auf, die mit der Gateelektrode G der Vorrichtung 101 über eine Reihenschaltung, die durch eine Diode DI und einer Zener-Diode ZD, gebildet ist, über das Widerstandselement R2 bzw. über das Widerstandselement R3 verbunden sind. Eine Gateelektrode des Transistors M1 ist mit der Drainelektrode des Transistors M2 verbunden, eine Gateelektrode des Transistors M2 ist mit der Drainelektrode des Transistors M3 verbunden, und eine Gateelektrode des Transistors M3 ist mit der Meßelektrode SE der Vorrichtung 101 verbunden.
  • Genauer unterscheidet sich die Schutzschaltung der Vorrichtung 104 im wesentlichen von der Schutzschaltung der Vorrichtung 102 darin, daß der Transistor M3 zum Empfangen eines Spannungssigna les der Meßelektrode SE der Vorrichtung 101 von dem Transistor M1 zum Herunterziehen eines elektrischen Potentials der Gateelektrode G der Vorrichtung 101 getrennt ist. Der Transistor M2 in der zweiten Stufe dient zum Invertieren einer Polarität eines Ausgabesignales, das an der Drainelektrode des Transistors M3 in der ersten Stufe erscheint, und zum Durchführen einer Übertragung zu der Gateelektrode des Transistors M1 in der dritten Stufe.
  • Da die Vorrichtung 104 die oben erwähnte Struktur aufweist, arbeitet sie in der folgenden Art. Anormale Umstände, wie zum Beispiel eine anormaler Kurzschlußumstand, werden verursacht, so daß ein elektrisches Potential einer n–-Schicht 3 erhöht wird. Folglich wird ein elektrisches Potential der Meßelektrode SE über eine Gateschwellenspannung des Transistors M3 erhöht, so daß der Transistor M3 eingeschaltet wird. Als Ergebnis fließt der Hauptstrom in den Transistor M3, so daß ein Spannungsabfall an dem Widerstandselement R3 erzeugt wird. Somit wird ein elektrisches Potential der Gateelektrode des Transistors M2 abgesenkt. Folglich wird der Transistor M2 ausgeschaltet.
  • Wenn der Transistor M2 ausgeschaltet wird, stoppt der Strom, der in das Widerstandselement R2 fließt. Aus diesem Grund wird ein elektrisches Potential der Drainelektrode D des Transistors M2 erhöht. Als Ergebnis wird ein elektrisches Potential der Gateelektrode des Transistors M1 über eine Gateschwellenspannung des Transistors M1 erhöht, so daß der Transistor M1 eingeschaltet wird. Folglich wird die Gatespannung V(IGBT·Gate) der Vorrichtung 101 auf einen Wert reduziert, der durch die Gleichung 2 gegeben ist. Daher ist die Größe des Hauptstromes der Vorrichtung 101 durch einen Wert begrenzt, der der Gatespannung V(IGBT·Gate) entspricht. Folglich kann eine Toleranz gegenüber nicht normalen Umständen, wie zum Beispiel eine Kurzschlußtoleranz, erhöht werden, so daß verhindert werden kann, daß die Vorrichtung 101 durchbrochen wird, wenn anormale Umstände erzeugt werden.
  • Eine Gatespannung V(MOSFET·Gate) des Transistors M3 ist so durch die Gleichung 1 gegeben. Durch Einstellen der Gateschwellenspannung des Transistors M3 auf die Gatespannung V(MOSFET·Gate), die erhalten wird, wenn die Spannung V(Punkt B) der Vorrichtung 101 mit einer Referenzspannung Vr übereinstimmt, kann die Vorrichtung 101 geeignet gegenüber anormalen Umständen in der gleichen Art wie die Vorrichtung 102 geschützt werden.
  • Die Gatespannung V(MOSFET·Gate) des Transistors M3 wird durch die Gleichung 1 bestimmt. Daher wird die Empfindlichkeit des Erfassens von anormalen Umständen durch eine Kombination von drei Variablen, d.h. einer Kapazität C(Meßelement) der Vorrichtung 101, einer Kapazität C(MOSFET) des Transistors M3 und der Gateschwellenspannung des Transistors M3, bestimmt. In anderen Worten kann eine große Erfassungsempfindlichkeit durch freies Auswählen dieser drei Variablen erzielt werden.
  • Somit sind die Erfassungsempfindlichkeit und der Grenzwert des Hauptstromes, der erzielt wird, wenn anormale Umstände verursacht sind, durch die zwei Transistoren M3 und M1 individuell definiert. Folglich kann die Größe des Transistors M3 frei unter Berücksichtigung von nur der Erfassungsempfindlichkeit eingestellt werden und der Transistor M1 kann unabhängig von der Erfassungsempfindlichkeit derart eingestellt werden, daß er eine Größe aufweist, die zum Herunterziehen eines elektrischen Potentials der Gateelektrode G der Vorrichtung 101 notwendig ist.
  • Wenn ein Elementbereich (ein Chipbereich) der Vorrichtung 101 größer ist, ist im allgemeinen die Größe des Hauptstromes, der in der Vorrichtung 101 fließt, erhöht. Folglich ist ein Kurzschlußstrom, der über die Gateelektrode G und die Emitterelektrode E fließt, der zum Herunterziehen des elektrischen Potentials der Gateelektrode G notwendig ist, um den Hauptstrom zu begrenzen, wenn nicht normale Umstände verursacht sind, d.h., ein Strom, der in der Schutzschaltung fließt, in der Größe erhöht.
  • Zum Erzielen eines Kurzschlußstromes mit großer Größe kann nur der Elementbereich des Transistors M1 der Schutzschaltung erhöht werden.
  • In der Vorrichtung 104 können solche Forderungen der Größe des Elementes und der Erfassungsempfindlichkeit von anormalen Umständen einzeln und unabhängig durch die unterschiedlichen Elemente M1 und M3 erfüllt werden. In anderen Worten kann die Flexibilität des Entwurfes verbessert werden und die Vorrichtung 104 kann einfacher entworfen werden.
  • Obwohl der Transistor M2 in der zweiten Stufe zum Invertieren der Ausgabespannung in der Vorrichtung 104 verwendet wird, können andere Formen ebenfalls verwendet werden, die den Transistor M2 nicht aufweisen. Wenn zum Beispiel eine Polarität des Transistors M1 von einem n-Kanal-Typ zu einem p-Kanal-Typ entsprechend dem vorliegenden Ausführungsbeispiel geändert wird und der Drain des Transistors M3 mit der Gateelektrode des Transistors M1 verbunden wird, können die gleichen Effekte wie in der Vorrichtung 104 erzielt werden. Es ist wichtig, daß ein Transistor zum Durchführen der Erfassung separat von einem Transistor zum Leitendmachen der Gateelektrode G und der Emitterelektrode E der Vorrichtung 101, um das elektrische Potential der Gateelektrode herunterzuziehen, vorgesehen wird.
  • 5. Fünftes Ausführungsbeispiel
  • 16 ist eine vordere Querschnittsansicht, die eine Halbleitervorrichtung entsprechend dem fünften Ausführungsbeispiel zeigt. In einer Vorrichtung 105 sind ein IGBT, der als ein Hauptelement arbeitet, und eine Schutzschaltung zum Schützen des IGBT in/auf dem gleichen Halbleitersubstrat gebildet und sind in einem sogenannten einzelnen Chip enthalten. Wie in 16 gezeigt ist, ist der IGBT identisch zu der Vorrichtung 101 gebildet, und ist die Schutzschaltung als eine Dünnfilmhalbleiterschaltung auf einer oberen Hauptoberfläche eines Halbleiter substrates 90 unter Verwendung einer TFT-Technik (Dünnfilmtransistortechnik) gebildet.
  • Genauer ist ein Feldoxidfilm 15 (eine Isolierschicht) selektiv auf einem Abschnitt der oberen Hauptoberfläche des Halbleitersubstrates 90 gebildet, der einer freigelegten Oberfläche einer n–-Schicht 3 entspricht. Ein Dünnfilmhalbleiter 92 ist auf dem Feldoxidfilm 15 gebildet. In jedem Abschnitt des Dünnfilmhalbleiters 92 sind n- und p-Dotierungen selektiv implantiert. Als Ergebnis sind ein n+-Kathodenbereich 17, ein p+-Anodenbereich 18, ein n+-Kathodenbereich 20, ein n+-Drainbereich 22, ein p-Wannenbereich 23 und ein n+-Sourcebereich 24 nacheinander von einem Ende zu dem anderen Ende des Dünnfilmhalbleiters 92 gebildet.
  • Folglich kann eine Schutzschaltung, die äquivalent zu der Schutzschaltung der Vorrichtung 102 (12) ist, auf dem Feldoxidfilm 15 erzielt werden. Genauer dienen der n+-Kathodenbereich 17 und der p+-Anodenbereich 18 als Komponenten einer Zener-Diode 16, und der p+-Anodenbereich 18 und der n+-Kathodenbereich 20 dienen als Komponenten einer Diode 19. Weiterhin dienen der n+-Drainbereich 22, der p-Wannenbereich 23 und der n+-Sourcebereich 24 als Komponenten eines MOSFET 21.
  • Die Zener-Diode 16, die Diode 19 und der MOSFET 21 sind in dieser Reihenfolge in Reihe verbunden. Obwohl der p+-Anodenbereich 18 gemeinsam durch die Zener-Diode 16 und die Diode 19 in dem Beispiel von 16 benutzt wird, können sie zum Beispiel separat gebildet sein und mit einander über eine Aluminiumverdrahtung verbunden sein. In dem Beispiel von 16 kann die Herstellung leicht durchgeführt werden und die Herstellungskosten können reduziert werden.
  • Eine Kathodenelektrode CA ist auf dem n+-Kathodenbereich 17 verbunden, und eine Sourceelektrode S ist auf dem n+-Sourcebereich 24 verbunden. Eine Gateelektrode G ist auf dem p-Wannenbereich 23 mit einem dazwischen vorgesehenen Gateoxidfilm 25 gebildet. Die Kathodenelektrode CA ist mit einer Gateelektrode 13 des IGBT über eine Verdrahtung verbunden, und die Gateelektrode G ist mit einer Meßelektrode 14 des IGBT mit einer Verdrahtung verbunden. Die Sourceelektrode S ist mit einer Emitterelektrode 11 des IGBT über eine Verdrahtung verbunden.
  • Folglich entsprechen die Zener-Diode 16, die Diode 19 und der MOSFET 21 der Zener-Diode ZD, der Diode DI bzw. dem Transistor M1 der Vorrichtung 102. Als Ergebnis arbeitet die Schutzschaltung der Vorrichtung 105 in der gleichen Art wie die Schutzschaltung der Vorrichtung 102. Der IGBT, der als Hauptelement arbeitet, und die Schutzschaltung sind in der gleichen Vorrichtung vorgesehen. Daher kann eine sehr nützliche Vorrichtung, wie bei der Vorrichtung 102, erzielt werden.
  • Da der IGBT, der als das Hauptelement arbeitet, und die Schutzschaltung in dem einzelnen Chip enthalten sind, können zusätzlich eine Kapazität und ein Widerstand, die parasitär an der Verdrahtung zwischen dem Hauptelement und der Schutzschaltung und an einem Verbindungsabschnitt von jedem Element in der Schutzschaltung erzeugt sind, reduziert werden. Als Ergebnis kann die Leistung der Schutzfunktion verbessert werden. Da weiterhin das Hauptelement und die Schutzschaltung in dem einzelnen Chip enthalten sind, kann eine Größe der Vorrichtung reduziert werden. Zusätzlich werden Herstellungsverfahren gemeinsam verwendet, so daß die Herstellungskosten reduziert werden können, wie später beschrieben wird.
  • Die Schutzschaltung ist elektrisch von dem Halbleitersubstrat 90 durch den Feldoxidfilm 15, der sehr viel dicker als ein Gateoxidfilm 9 und ein Meßoxidfilm 10 gebildet ist, isoliert. Aus diesem Grund gibt es keine Möglichkeit, daß ein Hauptstrom, der in dem Hauptelement fließt, in die Schutzschaltung fließen kann und eine Fehlfunktion verursacht, sogar wenn das Hauptelement und die Schutzschaltung in dem einzelnen Chip enthalten sind. In anderen Worten kann die Vorrichtung 105 eine Brauchbarkeit, eine Größenreduzierung, niedrige Kosten und eine ausgezeichnete Schutzleistung realisieren, während die hohe Zuverlässigkeit für die Schutzfunktion erhalten wird.
  • 17 bis 20 sind Ansichten, die ein bevorzugtes Herstellungsverfahren der Vorrichtung 105 zeigen. Zuerst werden die in 6 bis 11 gezeigten Schritte entsprechend dem ersten Ausführungsbeispiel zum Herstellen der Vorrichtung 105 durchgeführt. Dann wird ein Feldoxidfilm 15 selektiv auf einem Abschnitt in einer oberen Hauptoberfläche eines Halbleitersubstrates 90, an dem eine n–-Schicht 3 freigelegt ist, gebildet, wie in 17 gezeigt ist. Alternativ kann der Feldoxidfilm 15 bei einem der in 6 bis 11 gezeigten Schritte gebildet werden, zum Beispiel bevor ein Gategraben 85 und ein Meßgraben 86 gebildet werden.
  • Der Feldoxidfilm 15 wird unter Verwendung eines bekannten LOCOS-Verfahrens (lokale Oxidation des Siliziums) gebildet. Genauer wird ein Nitridfilm selektiv auf Bereichen in der oberen Hauptoberfläche des Halbleitersubstrates 90 gebildet, die einen Bereich ausschließen, in dem der Feldoxidfilm 15 zu bilden ist. Dann wird ein Oxidfilm selektiv auf der oberen Hauptoberfläche des Halbleitersubstrates 90 unter Verwendung des Nitridfilmes als Abschirmung bzw. Maske gebildet und dadurch der Feldoxidfilm 15 gebildet. Der Feldoxidfilm 15 wird viel dicker als ein Oxidfilm 73 gebildet.
  • Nachdem der in 17 gezeigte Schritt beendet ist, wird ein Dünnfilmhalbleiter 26 auf dem Feldoxidfilm 15 gebildet, wie in 18 gezeigt ist. Zum Bilden des Dünnfilmhalbleiters 26 wird zuerst (nicht-dotiertes) Polysilizium, das nicht mit Dotierungen dotiert ist, wie ein Dünnfilm auf der gesamten freigelegten Oberfläche über dem Halbleitersubstrat 90, zum Beispiel auf dem Oxidfilm 73 und einem Oxidfilm 76, die eine vergrabene Gateelektrode 7 und eine vergrabene Meßelektrode 8 bedecken, sowie auf dem Feldoxidfilm 15 gebildet. Dann wird das vorgesehene Polysi lizium durch selektives Ätzen bemustert. Folglich wird der Dünnfilmhalbleiter 26 selektiv nur auf dem Feldoxidfilm 15 gebildet.
  • Als nächstes werden eine p-Dotierung und eine n-Dotierung selektiv in den Dünnfilmhalbleiter 26 derart implantiert, daß eine Reihe von Halbleiterbereichen von einem n+-Kathodenbereich 17 bis zu einem n+-Sourcebereich 24 gebildet wird, wie in 19 gezeigt ist. Jeder Halbleiterbereich wird durch selektives Implantieren der p- oder n-Dotierung unter Verwendung einer Maske, die durch eine bekannte Bemusterungstechnik bemustert ist, und dann durch Diffundieren der implantierten Dotierung gebildet.
  • Danach wird ein Gateoxidfilm 25 auf einem p-Wannenbereich 23 zum Bedecken des p-Wannenbereiches 23 gebildet, wie in 20 gezeigt ist. Der Gateoxidfilm 25 wird in der folgenden Art gebildet. Ein Oxidfilm wird auf den gesamten freigelegten Oberflächen über dem Halbleitersubstrat 90, die eine Oberseite des Dünnfilmhalbleiters 26 enthalten, unter Verwendung beispielsweise einer CVD-Technik gebildet. Dann wird ein Ätzen selektiv unter Verwendung einer Maske, die durch eine bekannte Bemusterungstechnik bemustert ist, ausgeführt. Somit wird der Gateoxidfilm 25 gebildet.
  • Danach wird eine Gateelektrode G selektiv auf dem Gateoxidfilm 25 gebildet, wie in 16 gezeigt ist. Die Gateelektrode G wird in der folgenden Art gebildet. Es wird zum Beispiel Polysilizium, das mit einer Dotierung mit hoher Konzentration dotiert ist, auf der gesamten Oberfläche des Halbleitersubstrates 90 vorgesehen. Alternativ wird ein nicht-dotiertes Polysilizium auf der gesamten Oberfläche über dem Halbleitersubstrat 90 vorgesehen und dann wird eine Dotierung selektiv implantiert. Danach wird das Polysilizium einem selektiven Ätzen ausgesetzt. Somit wird die Gateelektrode G gebildet.
  • Danach werde eine Kathodenelektrode CA und eine Sourceelektrode S der Schutzschaltung gleichzeitig mit den Schritten des Bildens einer Emitterelektrode 11, einer Gateelektrode 13 und einer Meßelektrode 14 des IGBT gebildet. In diesem Verfahren werden die Emitterelektrode 11 und die Sourceelektrode S, die Gateelektrode 13 und die Kathodenelektrode CA bzw. die Meßelektrode 14 und die Gateelektrode G miteinander über bemusterte Verdrahtungen verbunden. Dann wird eine Kollektorelektrode 12 auf einer freigelegten Oberfläche eines p+-Kollektorschicht 1 gebildet. Somit ist die Vorrichtung 105 fertiggestellt.
  • Wie oben beschrieben wurde, kann die Vorrichtung 105 durch eine Kombination des gleichen Waferverfahrens wie die Technik zum Herstellen der Vorrichtung 151 entsprechend dem Stand der Technik und einer bekannten herkömmlichen Technik zum Herstellen eines Dünnfilmtransistors hergestellt werden, ohne spezielle komplizierte Schritte zu benötigen. Ein Teil der Herstellungsschritte, zum Beispiel die Schritte des Bildens der Elektroden, können gemeinsam verwendet werden. Folglich können die Herstellungskosten ebenfalls reduziert werden. Bei der Vorrichtung 105 ist der Dünnfilmhalbleiter 92 auf dem Feldoxidfilm 15 in Form einer Ebene gebildet. Daher weist das Polysilizium ausgezeichnete kristalline Eigenschaften auf. Folglich können die Eigenschaften des MOSFET 21, wie zum Beispiel die Mobilität der Ladungsträger und ähnliches, verbessert werden.
  • 6. Sechstes Ausführungsbeispiel
  • 21 ist eine vordere Querschnittsansicht, die eine Halbleitervorrichtung entsprechend einem sechsten Ausführungsbeispiel zeigt. Auch in einer Vorrichtung 106 ist eine Schutzschaltung zum Schützen eines IGBT, der als Hauptelement arbeitet, als eine Dünnfilmhalbleiterschaltung auf einer oberen Hauptoberfläche des Halbleitersubstrates 90 in der gleichen Art wie in der Vorrichtung 105 gebildet. Die Vorrichtung 106 unterscheidet sich im wesentlichen von der Vorrichtung 105 darin, daß eine Gateelektrode G, die einem p-Wannenbereich 23 gegenüberliegt, als eine Ga teelektrode 27 in einem Oxidfilm, der unterhalb des p-Wannenbereiches 23 vorgesehen ist, vergraben ist.
  • Genauer ist die Gateelektrode 27 zwischen einem Feldoxidfilm 15 und einem Dünnfilmhalbleiter 92 vorgesehen. Weiterhin ist ein Gateoxidfilm 25 zwischen der Gateelektrode 27 und dem Dünnfilmhalbleiter 92 vorgesehen. Folglich ist die Gateelektrode 27 elektrisch von dem Halbleitersubstrat 90 durch den Feldoxidfilm 15 isoliert und liegt gegenüber dem p-Wannenbereich 23 mit dem dazwischen vorgesehenen Gateoxidfilm 25. Die Gateelektrode 27 ist mit einer Meßelektrode 14 des IGBT über eine Verdrahtung in der gleichen Art wie die Gateelektrode G der Vorrichtung 105 verbunden.
  • Folglich arbeitet die Schutzschaltung der Vorrichtung 106 in der gleichen Art wie die Schutzschaltung der Vorrichtung 105. Ähnlich zu der Vorrichtung 105 können weiterhin eine Kapazität und ein Widerstand, die parasitär erzeugt sind, reduziert werden, und eine Reduzierung der Größe, eine Reduzierung der Herstellungskosten und eine exzellente Schutzleistung können erzielt werden. Speziell kann die Gateelektrode 27 zusammen mit der vergrabenen Gateelektrode 7 des Hauptelementes und ähnlichem gleichzeitig in den gleichen Schritten gebildet werden, wie im folgenden beschrieben wird. Daher kann ein Herstellungsverfahren weiter vereinfacht werden und die Herstellungskosten können mehr reduziert werden.
  • 22-26 sind Ansichten, die ein bevorzugtes Herstellungsverfahren der Vorrichtung 106 zeigen. Zum Herstellen der Vorrichtung 106 werden die in 6 bis 9 gezeigten Schritte entsprechend dem ersten Ausführungsbeispiel zuerst durchgeführt und dann wird ein in 22 gezeigter Schritt durchgeführt. Zuerst wird ein Feldoxidfilm 15 selektiv auf einem Abschnitt einer oberen Hauptoberfläche eines Halbleitersubstrates 90, an der eine n–-Schicht 3 freigelegt ist, in dem in 22 gezeigten Schritt gebildet. Alternativ kann der Feldoxidfilm 15 in einem der in
  • 6 bis 9 gezeigten Schritte gebildet werden, zum Beispiel bevor ein Gategraben 85 und ein Meßgraben 86 gebildet werden. In der gleichen Art wie bei der Vorrichtung 105 wird der Feldoxidfilm 15 durch das LOCOS-Verfahren gebildet.
  • Dann werden Polysiliziumschichten 29 und 30, die mit einer Dotierung mit hoher Konzentration dotiert sind, auf Oxidfilmen 76, die die vergrabene Gateelektrode 7 und die vergrabene Meßelektrode 8 als Abdeckungen bedecken, auf einem Oxidfilm 73 und dem Feldoxidfilm 15 vorgesehen, d.h. auf der gesamten freigelegten Oberfläche oberhalb des Halbleitersubstrates 90. Die Polysiliziumschichten 29 und 30 werden unter Verwendung von beispielsweise einem CVD-Verfahren vorgesehen.
  • Die Polysiliziumschicht 30 entspricht einem auf dem Feldoxidfilm 15 vorzusehenden Abschnitt und die Polysiliziumschicht 29 entspricht dem anderen Abschnitt, d.h. ein auf dem Oxidfilm 73 vorzusehender Abschnitt. In dem Beispiel von 22 werden die zwei Polysiliziumschichten 29 und 30 zur gleichen Zeit gebildet. Folglich kann das Herstellungsverfahren vereinfacht werden und können die Herstellungskosten reduziert werden. Die Polysiliziumschichten 29 und 30 können jedoch individuell in separaten Schritten gebildet werden.
  • Als nächstes werden eine vergrabene Gateelektrode 7 und eine vergrabene Meßelektrode 8 von der Polysiliziumschicht 29 gebildet und wird eine Gateelektrode 27 von der Polysiliziumschicht 30 gebildet, wie in 23 gezeigt ist. Zum Bilden dieser Elektroden werden die Polysiliziumschichten 29 und 30 einem selektiven Ätzen unter Verwendung einer bemusterten Maske ausgesetzt.
  • Dann werden ein Gateoxidfilm 25 und Oxidfilme 76 gebildet, wie in 24 gezeigt ist. Ein Oxidfilm wird unter Verwendung einer CVD-Technik oder ähnlichem auf der gesamten oberhalb des Halbleitersubstrates 90 freigelegten Oberfläche, die die Gateelektrode 27 enthält, gebildet. Danach wird der Oxidfilm einem se lektiven Ätzen unter Verwendung einer bemusterten Maske ausgesetzt. Somit werden der Gateoxidfilm 25 und die Gateoxidfilme 76 gebildet. Als Ergebnis des selektiven Ätzens werden der Gateoxidfilm 25 und die Oxidfilm 76 derart gebildet, daß die gesamten Oberflächen, die oberhalb des Halbleitersubstrates 90 freigelegt sind, einschließlich einer Oberfläche (d.h. Oberseite und Seitenflächen) der Gateelektrode 27 komplett bedeckt werden.
  • Danach wird ein Dünnfilmhalbleiter 31 auf dem Gateoxidfilm 25 und einer freigelegten Oberfläche des Feldoxidfilmes 15 gebildet, wie in 25 gezeigt ist. Ein nicht-dotiertes Polysilizium wird auf den gesamten freigelegten Oberflächen oberhalb des Halbleitersubstrates 90 vorgesehen. Dann wird das vorgesehene Polysilizium einem selektiven Ätzen unter Verwendung eines bemusterten Abschirmungselementes ausgesetzt. Somit wird der Dünnfilmhalbleiter 31 gebildet.
  • Als nächstes werden n- und p-Dotierungen selektiv in den Dünnfilmhalbleiter 31 derart implantiert, daß eine Reihe von Halbleiterbereichen von einem n+-Kathodenbereich 17 bis zu einem n+-Sourcebereich 24 gebildet wird, wie in 26 gezeigt ist. Jeder Halbleiterbereich wird durch die gleichen Schritte wie in 19 gebildet. In diesem Fall wird ein p-Wannenbereich 23 in einem Abschnitt gebildet, der der Oberseite der Gateelektrode 27 gegenüberliegt.
  • Danach werden eine Kathodenelektrode CA und eine Sourceelektrode S der Schutzschaltung gleichzeitig mit den Schritten des Bildens einer Emitterelektrode 11, einer Gateelektrode 13 und einer Meßelektrode 14 des IGBT gebildet, wie in 21 gezeigt ist. In diesem Verfahren werden die Emitterelektrode 11 und die Sourceelektrode S, die Gateelektrode 13 und die Kathodenelektrode CA bzw. die Meßelektrode 14 und die Gateelektrode G miteinander über bemusterte Verdrahtungen entsprechend verbunden. Dann wird eine Kollektorelektrode 12 auf einer freigelegten Oberfläche der p+-Kollektorschicht 1 gebildet. Somit ist die Vorrichtung 106 fertiggestellt.
  • Wie oben beschrieben wurde, kann die Vorrichtung 106 durch Kombination eines gut bekannten herkömmlichen Waferverfahrens und einer gut bekannten herkömmlichen Technik zum Herstellen eines Dünnfilmtransistors hergestellt werden, ohne spezielle komplizierte Schritte zu benötigen, in der gleichen Art wie die Vorrichtung 105. Zusätzlich können ein Teil der Herstellungsschritte für das Hauptelement und die Schutzschaltung gemeinsam verwendet werden. Folglich können die Herstellungskosten ebenfalls reduziert werden. Speziell die Gateelektrode 27 kann zusammen mit der vergrabenen Gateelektrode 7 und der vergrabenen Meßelektrode 8 in dem gleichen Schritt gebildet werden. Daher kann das Herstellungsverfahren mehr als bei der Vorrichtung 105 vereinfacht werden.
  • 27 ist ein Schaltbild, das eine Variante des fünften und sechsten Ausführungsbeispieles zeigt. Wie dargestellt ist, kann in einer Vorrichtung 105a (106a) von 27 eine Schutzschaltung eine Mehrzahl von Zener-Dioden ZD, die in Reihe verbunden sind, oder eine Mehrzahl von Dioden DI, die in Reihe verbunden sind, enthalten.
  • Durch Verbinden der Zener-Dioden ZD in Reihe ist es möglich, die Durchbruchsspannung der einzelnen Zener-Diode ZD auf die Bedingung der kleinsten Temperaturabhängigkeit einzustellen und als ganzes eine Gatespannung der Vorrichtung 101 auf einen hohen Wert einzustellen, wenn nicht normale Umstände erfaßt werden. Weiterhin sind die Dioden DI in Reihe verbunden, so daß eine Durchbruchsspannung gegen eine Rückwärtsspannung erhöht werden kann. Somit kann die Vorrichtung 101 leicht derart angepaßt werden, daß die Durchbruchsspannung ansteigt.
  • Die Vorrichtung 105a (106a) kann durch zusätzliches Einführen eines Halbleiterbereiches, der eine andere Zener-Diode 16 oder eine andere Diode 19 bildet, in dem Dünnfilmhalbleiter 92 in den in 16 und 21 gezeigten Vorrichtungen 105 bzw. 106 konstruiert werden. Folglich kann die Vorrichtung 105a (106a) leicht durch nur Variieren eines Musters einer Maske ohne Hinzufügen eines neuen Schrittes zu den Herstellungsverfahren der Vorrichtungen 105 und 106 hergestellt werden.
  • 7. Siebtes Ausführungsbeispiel
  • 28 ist eine vordere Querschnittsansicht, die eine Halbleitervorrichtung entsprechend dem siebten Ausführungsbeispiel zeigt. In einer Vorrichtung 107 sind ein IGBT, der als ein Hauptelement arbeitet, und eine Schutzschaltung zum Schützen des IGBT in einem einzelnen Chip in der gleichen Art wie bei den Vorrichtungen 105 und 106 enthalten. Die Vorrichtung 107 unterscheidet sich von den Vorrichtungen 105 und 106 speziell darin, daß ein Halbleiterbereich, der als Komponente der Schutzschaltung dient, nicht oberhalb des Halbleitersubstrates 90 separat von dem Halbleitersubstrat 90 gebildet ist, sondern als Teil des Halbleitersubstrates darin gebildet ist.
  • Ein p-Wannenbereich 32 ist selektiv in einem Abschnitt einer oberen Hauptoberfläche des Halbleitersubstrates 90, der einer freigelegten Oberfläche einer n–-Schicht 3 entspricht, gebildet. Der p-Wannenbereich 32 ist ein Halbleiterbereich, der als Übergangstrennbereich arbeitet, und ist flacher als die n–-Schicht 3 gebildet. Ein n+-Kathodenbereich 34, ein n+-Drainbereich 39 und ein n+-Sourcebereich 40 sind selektiv mit einem Abstand voneinander flacher als der p-Wannenbereich 32 innerhalb einer freigelegten Oberfläche des p-Wannenbereiches 32, die in der oberen Hauptoberfläche des Halbleitersubstrates 90 enthalten ist, gebildet.
  • Weiterhin sind ein p+-Anodenbereich 35 und ein p+-Anodenbereich 37 selektiv mit einem Abstand voneinander flacher als der n+-Kathodenbereich 34 innerhalb einer freigelegten Oberfläche des n+-Kathodenbereiches 34 gebildet. Ein Gateoxidfilm 41 ist auf einem Abschnitt gebildet, der zwischen dem n+-Drainbereich 39 und dem n+-Sourcebereich 40 in der freigelegten Oberfläche der p-Wanne 32 liegt.
  • Zwei Anodenelektroden AN sind individuell mit freigelegten Oberflächen der p+-Anodenbereiche 35 und 37 verbunden. Eine Drainelektrode D ist mit einer freigelegten Oberfläche des n+-Drainbereiches 39 verbunden, und eine Sourceelektrode S ist mit einer freigelegten Oberfläche des n+-Sourcebereiches 40 verbunden. Weiterhin ist eine Gateelektrode G auf dem Gateoxidfilm 41 gebildet. Die Gateelektrode G liegt gegenüber einem Bereich, der darunter vorgesehen ist, mit einem dazwischen vorgesehenen Gateoxidfilm, das heißt gegenüber einem Abschnitt der freigelegten Oberfläche des p-Wannenbereiches 32, der zwischen dem n+-Drainbereich 39 und dem n+-Sourcebereich 40 vorgesehen ist.
  • Folglich ist eine Schutzschaltung in der p-Wanne 32 abseits von der n–-Schicht 3 gebildet, die äquivalent zu der Schutzschaltung der Vorrichtung 102 (12) ist. Genauer dienen der p+-Anodenbereich 35 und der n+-Kathodenbereich 34 als Komponenten einer Diode 33 und dienen der n+-Kathodenbereich 34 und der p+-Anodenbereich 37 als Komponenten einer Zener-Diode 36. Weiterhin dienen der n+-Drainbereich 39, der p-Wannenbereich 32 und der n+-Sourcebereich 40 als Komponenten eines MOSFET 38.
  • Die Diode 33, die Zener-Diode 36 und der MOSFET 38 sind in dieser Reihenfolge in Reihe geschaltet. Obwohl der n+-Kathodenbereich 34 durch die Diode 33 und die Zener-Diode 36 in dem Beispiel von 28 gemeinsam verwendet wird, können sie beispielsweise separat gebildet sein und miteinander durch eine andere Aluminiumverdrahtung verbunden sind. In dem Beispiel von 28 kann die Herstellung leicht durchgeführt werden und die Herstellungskosten können reduziert werden.
  • Die Anodenelektrode AN der Diode 33 ist mit einer Gateelektrode 13 des IGBT über eine Verdrahtung verbunden, und die Gateelektrode G des MOSFET 38 ist mit einer Meßelektrode 14 des IGBT über eine Verdrahtung verbunden. Die Sourceelektrode S des MOSFET 38 ist mit einer Emitterelektrode 11 des IGBT über eine Verdrahtung verbunden. Die Anodenelektrode AN der Zener-Diode 36 und die Drainelektrode D des MOSFET 38 sind miteinander über eine andere Verdrahtung verbunden.
  • Folglich entsprechen die Diode 33, die Zener-Diode 36 und der MOSFET 38 der Diode DI, der Zener-Diode ZD bzw. dem Transistor M1 der Vorrichtung 102. Obwohl die Verbindungsreihenfolge der Diode DI und der Zener-Diode ZD zwischen den Vorrichtungen 102 und 107 geändert wurde, ist die Äquivalenz der elektrischen Schaltung nicht verloren.
  • Als Ergebnis arbeitet die Schutzschaltung der Vorrichtung 107 in der gleichen Art wie die Schutzschaltung der Vorrichtung 102. Da der IGBT, der als Hauptelement arbeitet, und die Schutzschaltung in der gleichen Vorrichtung vorgesehen sind, kann eine hohe Brauchbarkeit in der gleichen Art wie bei der Vorrichtung 102 erzielt werden. Da der IGBT, der als das Hauptelement arbeitet, und die Schutzschaltung in einem einzelnen Chip enthalten sind, können weiterhin die Kapazität und der Widerstand, die parasitär erzeugt werden, reduziert werden, und eine Verringerung der Größe, eine Verringerung der Herstellungskosten und eine ausgezeichnete Schutzleistung können in der gleichen Art wie bei den Vorrichtungen 105 und 106 erzielt werden.
  • Weiterhin ist jeder Halbleiterbereich, der als Komponente der Schutzschaltung arbeitet, als Teil des Einkristallhalbleitersubstrates 90 in dem p-Wannenbereich 32 gebildet. Daher ist es möglich, die Mobilität hoch zu halten und einen Elementbereich, der für die Schutzschaltung zum Erzielen der gleichen Eigenschaften notwendig ist, zu verringern. In anderen Worten kann . die Größe der Vorrichtung noch weiter reduziert werden. Jeder Halbleiterbereich, der in der Schutzschaltung enthalten ist, ist in dem p-Wannenbereich 32 gebildet, der als Übergangstrennbereich dient. Daher gibt es keine Möglichkeit, daß ein Hauptstrom, der in dem Hauptelement fließt, in die Schutzschaltung fließen kann und den Betrieb der Schutzschaltung beeinflußt.
  • Wie im folgenden beschrieben wird, kann nicht nur jede Elektrode, die in der Schutzschaltung enthalten ist, sondern ebenfalls jeder Halbleiterbereich zusammen mit der entsprechenden Komponente des Hauptelementes gleichzeitig in den gleichen Schritten gebildet werden. Daher kann ein Herstellungsverfahren weiter vereinfacht werden und die Herstellungskosten können weiter reduziert werden.
  • 29 bis 37 sind Ansichten, die ein bevorzugtes Herstellungsverfahren der Vorrichtung 107 zeigen. Zum Herstellen der Vorrichtung 107 wird zuerst ein in 29 gezeigter Schritt durchgeführt. In dem in 29 gezeigten Schritt wird zuerst ein Halbleitersubstrat 90 gebildet. Wie in dem ersten Ausführungsbeispiel beschrieben ist, werden eine p+-Kollektorschicht 1, eine n+-Pufferschicht 2 und eine n–-Schicht 3 in dieser Reihenfolge von einer unteren Hauptoberfläche bis zu einer oberen Hauptoberfläche in dem Halbleitersubstrat 90 vorgesehen.
  • Dann wird ein p-Wannenbereich 32 selektiv in der oberen Hauptoberfläche des Halbleitersubstrates 90, d.h. in einer freigelegten Oberfläche der n–-Schicht 3, und flacher als die n–-Schicht 3 gebildet. Der p-Wannenbereich 32 wird in der folgenden Art gebildet. Eine p-Dotierung wird selektiv in die freigelegte Oberfläche der n–-Schicht 3 durch eine Maske, die durch eine bekannte Photolithographie bemustert ist, implantiert. Weiterhin wird eine Wärmebehandlung zum Diffundieren der Dotierung durchgeführt. Somit wird der p-Wannenbereich 32 gebildet.
  • Als nächstes wird eine p-Basisschicht 4 flacher als die n–-Schicht 3 in der freigelegten Oberfläche der n–-Schicht 3 mit einem Abstand von dem p-Wannenbereich 32 gebildet, wie in 30 gezeigt ist. Die p-Basisschicht 4 wird ebenfalls durch den gleichen Schritt wie der Schritt des Bildens des p-Wannenbereiches 32 gebildet. Folglich kann die p-Basisschicht 4 oder der p-Wannenbereich 32 früher gebildet werden und sie können gleichzeitig in dem gleichen Schritt gebildet werden. Wenn die p-Basisschicht 4 und der p-Wannenbereich 32 gleichzeitig gebildet werden, können die Zahl der Schritte und die Herstellungskosten entsprechend reduziert werden.
  • Dann wird ein n+-Kathodenbereich 34 selektiv und flacher als der p-Wannenbereich 32 innerhalb einer freigelegten Oberfläche des p-Wannenbereiches 32, die in der oberen Hauptoberfläche des Halbleitersubstrates 90 enthalten ist, gebildet, wie in 31 gezeigt ist. Der n+-Kathodenbereich 34 wird ebenfalls durch selektives Dotierungsimplantieren und eine Diffusionsbehandlung gebildet.
  • Danach wird eine n+-Emitterschicht 5 selektiv und flacher als die p-Basisschicht 4 innerhalb einer freigelegten Oberfläche p-Basisschicht 4, die in der oberen Hauptoberfläche des Halbleitersubstrates 90 enthalten ist, gebildet, wie in 32 gezeigt ist. Die n+-Emitterschicht 5 wird ebenfalls durch die selektive Dotierungsimplantation und die Diffusionsbehandlung gebildet.
  • Danach werden ein n+-Drainbereich 39 und ein n+-Sourcebereich 40 selektiv und flacher als der p-Wannenbereich 32 innerhalb der freigelegten Oberfläche des p-Wannenbereiches 32, die in der oberen Hauptoberfläche des Halbleitersubstrates 90 enthalten ist, mit einem Abstand von dem n+-Kathodenbereich 34 gebildet, wie in 33 gezeigt ist. Der n+-Drainbereich 39 und der n+-Sourcebereich 40 werden mit einem Abstand voneinander gebildet. Der n+-Drainbereich 39 und der n+-Sourcebereich 40 werden ebenfalls durch die selektive Dotierungsimplantation und die Diffusionsbehandlung gebildet.
  • Die Zeiten, zu denen die n+-Emitterschicht 5, der n+-Kathodenbereich 34, der n+-Drainbereich 39 und der n+-Sourcebereich 40 gebildet werden, können zueinander umgekehrt werden. Weiterhin können einige oder alle von der n+-Emitterschicht 5, dem n+-Kathodenbereich 34, dem n+-Drainbereich 39 und dem n+-Sourcebereich 40 gleichzeitig in dem gleichen Schritt gebildet werden. Es muß nicht gesagt werden, daß wenn eine Mehrzahl von Halbleiterbereichen gleichzeitig in dem gleichen Schritt gebildet werden, die Zahl der Schritte und die Herstellungskosten reduziert werden können.
  • Als nächstes werden ein p+-Anodenbereich 35 und ein p+-Anodenbereich 37 selektiv mit einem Abstand voneinander und flacher als der n+-Kathodenbereich 34 innerhalb einer freigelegten Oberfläche des n+-Kathodenbereiches 34, die in der oberen Hauptoberfläche des Halbleitersubstrates 90 enthalten ist, gebildet, wie in 34 gezeigt ist. Der p+-Anodenbereich 35 und der p+-Anodenbereich 37 werden ebenfalls durch die selektive Dotierungsimplantation und die Diffusionsbehandlung gebildet.
  • Danach wird eine p+-Kontaktschicht 6 selektiv und flacher als die p-Basisschicht 4 innerhalb der freigelegten Oberfläche p-Basisschicht 4, die in der oberen Hauptoberfläche des Halbleitersubstrates 90 enthalten ist, angrenzend zu der n+-Emitterschicht 5 gebildet, wie in 35 gezeigt ist. Die p+-Kontaktschicht 6 wird ebenfalls durch die selektive Dotierungsimplantation und die Diffusionsbehandlung gebildet. Die Zeiten, zu denen die p+-Kontaktschicht 6, der p+-Anodenbereich 35 und der p+-Anodenbereich 37 gebildet werden, können zueinander umgekehrt werden. Weiterhin können die p+-Kontaktschicht 6, der p+-Anodenbereich 35 und der p+-Anodenbereich 37 gleichzeitig in dem gleichen Schritt gebildet werden und dadurch können die Anzahl der Schritte und die Herstellungskosten reduziert werden.
  • Wie in 36 gezeigt ist, werden zuerst ein Gategraben 85 und ein Meßgraben 86 durch die gleichen Schritte wie die, die in
  • 6 bis 8 gezeigt sind, gebildet. Speziell werden der Gategraben 85 und der Meßgraben 86 in Abschnitten mit einem Abstand von dem p-Wannenbereich 32 gebildet. Dann wird ein Oxidfilm 73 durch den gleichen Schritt wie in 9 gebildet.
  • Als nächstes wird ein Schritt, der in 37 gezeigt ist, durchgeführt. In dem in 37 gezeigten Schritt werden eine vergrabene Gateelektrode 7 und eine vergrabene Meßelektrode 8 zuerst die gleichen Schritte wie in 10 und 11 gebildet. Danach wird der Oxidfilm 73 einem selektiven Ätzen derart ausgesetzt, daß ein Gateoxidfilm 41 selektiv auf einem Abschnitt, der zwischen dem n+-Drainbereich 39 und dem n+-Sourcebereich 40 in der freigelegten Oberfläche des p-Wannenbereiches 32 liegt, gebildet wird.
  • Dann wird eine Gateelektrode G selektiv auf dem Gateoxidfilm 41 gebildet, wie in 28 gezeigt ist. Die Gateelektrode wird in der folgenden Art gebildet. Es wird zum Beispiel Polysilizium, das mit einer Dotierung mit hoher Konzentration dotiert ist, auf der gesamten Oberfläche über dem Halbleitersubstrat 90 gebildet. Dann wird das Polysilizium einem selektiven Ätzen ausgesetzt. Danach werden eine Anodenelektrode AN, eine Drainelektrode D und eine Sourceelektrode S der Schutzschaltung gleichzeitig in den Schritten des Bildens einer Emitterelektrode 11, einer Gateelektrode 13 und einer Meßelektrode 14 des IGBT gebildet.
  • In diesem Verfahren werden die Emitterelektrode 11 und die Sourceelektrode S, die Gateelektrode 13 und die Anodenelektrode AN der Diode 33, die Meßelektrode 14 und die Gateelektrode G sowie die Anodenelektrode AN der Zener-Diode 36 und die Drainelektrode D miteinander durch bemusterte Verdrahtungen verbunden. Dann wird eine Kollektorelektrode 12 auf einer freigelegten Oberfläche der p+-Kollektorschicht 1 gebildet. Somit wird die Vorrichtung 107 fertiggestellt.
  • Wie oben beschrieben wurde, kann die Vorrichtung 107 durch ein gut bekanntes, herkömmliches Waferverfahren in der gleichen Art wie die Vorrichtung 101 gebildet werden, ohne spezielle komplizierte Schritte zu benötigen. Zusätzlich können die meisten Herstellungsschritte für das Hauptelement und die Schutzschaltung gemeinsam verwendet werden. Folglich können die Zahl der Herstellungsschritte und die Herstellungskosten reduziert werden.
  • 8. Achtes Ausführungsbeispiel
  • 38 ist eine vordere Querschnittsansicht, die eine Halbleitervorrichtung entsprechend einem achten Ausführungsbeispiel zeigt. In einer Vorrichtung 108 sind ein IGBT, der als Hauptelement arbeitet, und eine Schutzschaltung zum Schützen des IGBT in einem einzelnen Chip in der gleichen Art wie bei den Vorrichtungen 105 bis 107 enthalten. Die Vorrichtung 108 unterscheidet sich von den Vorrichtungen 105 bis 107 speziell darin, daß ein Teil eines Halbleiterbereiches, der als Komponente der Schutzschaltung arbeitet, auf einem Halbleitersubstrat 90 getrennt von dem Halbleitersubstrat 90 unter Verwendung der TFT-Technik gebildet ist und daß der andere Teil als Teil des Halbleitersubstrates 90 darin gebildet ist. In anderen Worten ist die Schutzschaltung 108 durch eine Kombination der Vorrichtungen 105 und 107 gebildet.
  • Genauer ist der Feldoxidfilm 15 selektiv auf einem Abschnitt der oberen Hauptoberfläöhe des Halbleitersubstrates 90, der einer freigelegten Oberfläche einer n–-Schicht 3 entspricht, gebildet. Ein Dünnfilmhalbleiter 93 ist auf dem Feldoxidfilm 15 gebildet. In jedem Abschnitt des Dünnfilmhalbleiters 93 sind n- und p-Dotierungen selektiv dotiert. Als Ergebnis sind ein n+-Kathodenbereich 17, ein p+-Anodenbereich 18 und ein n+-Kathodenbereich 20 in einer Reihe von einem Ende zu dem anderen Ende des Dünnfilmhalbleiters 93 gebildet.
  • Der n+-Kathodenbereich 17 und der p+-Anodenbereich 18 dienen als Komponenten einer Zener-Diode 16, und der p+-Anodenbereich 18 und der n+-Kathodenbereich 20 dienen als Komponenten einer Diode 19. Obwohl der p+-Anodenbereich 18 in dem Beispiel von 38 durch die Zener-Diode 16 und die Diode 19 gemeinsam verwendet wird, können sie zum Beispiel separat gebildet sein und miteinander durch eine Aluminiumverdrahtung verbunden sein. In dem Beispiel von 38 kann die Herstellung leicht durchgeführt werden und die Herstellungskosten können reduziert werden. Eine Kathodenelektrode CA ist auf dem n+-Kathodenbereich 17 verbunden, und eine andere Kathodenelektrode CA ist auf dem n+-Kathodenbereich 20 verbunden.
  • Weiterhin ist ein p-Wannenbereich 32 selektiv in einem Abschnitt in der oberen Hauptoberfläche des Halbleitersubstrates 90, der einer freigelegten Oberfläche der n–-Schicht 3 entspricht, gebildet. Der p-Wannenbereich 32 ist ein Halbleiterbereich, der als Übergangstrennbereich dient, und er ist flacher als die n–-Schicht 3 gebildet. Es sind ein n+-Drainbereich 39 und ein n+-Sourcebereich 40 mit einem Abschnitt voneinander selektiv und flacher als der p-Wannenbereich 32 innerhalb einer freigelegten Oberfläche des p-Wannenbereiches 32, die in der oberen Hauptoberfläche des Halbleitersubstrates 90 enthalten ist, gebildet. Ein Gateoxidfilm 41 ist auf einem Abschnitt, der zwischen dem n+-Drainbereich 39 und dem n+-Sourcebereich 40 in der freigelegten Oberfläche des p-Wannenbereiches 32 liegt, gebildet.
  • Eine Drainelektrode D ist mit einer freigelegten Oberfläche des n+-Drainbereiches 39 verbunden, und eine Sourceelektrode S ist mit einer freigelegten Oberfläche des n+-Sourcebereiches 40 verbunden. Weiterhin ist eine Gateelektrode G auf dem Gateoxidfilm 41 gebildet. Die Gateelektrode G liegt gegenüber einem darunter vorgesehenen Bereich (d.h. ein Abschnitt der freigelegten Oberfläche des p-Wannenbereiches 32, der zwischen dem n+-Drainbereich 39 und dem n+-Sourcebereich 40 liegt) mit dem dazwischen vorgesehenen Gateoxidfilm 41.
  • Die Kathodenelektrode CA der Diode 19 und die Drainelektrode D eines MOSFET 38 sind miteinander über eine Verdrahtung verbunden. Folglich sind die Zener-Diode 16, die Diode 19 und der MOSFET 38 in dieser Reihenfolge in Reihe verbunden. Die Kathodenelektrode CA der Zener-Diode 16 ist mit einer Gateelektrode 13 des IGBT über eine Verdrahtung verbunden, und die Gateelektrode G des MOSFET 38 ist mit der Meßelektrode 14 des IGBT über eine Verdrahtung verbunden. Die Sourceelektrode S des MOSFET 38 ist mit einer Emitterelektrode 11 des IGBT über eine Verdrahtung verbunden.
  • Folglich entsprechen die Zener-Diode 16, die Diode 19 und der MOSFET 38 der Zener-Diode ZD, der Diode DI bzw. dem Transistor M1 der Vorrichtung 102. Als Ergebnis arbeitet die Schutzschaltung der Vorrichtung 108 in der gleichen Art wie die Schutzschaltung der Vorrichtung 102 (12). Der IGBT, der als das Hauptelement arbeitet, und die Schutzschaltung sind in der gleichen Vorrichtung vorgesehen. Daher kann eine hohe Brauchbarkeit erzielt werden, wie in der Vorrichtung 102.
  • Da der IGBT, der als Hauptelement arbeitet, und die Schutzschaltung in einem einzelnen Chip vorgesehen sind, können zusätzlich eine Kapazität und ein Widerstand, die parasitär erzeugt sind, reduziert werden und können eine Verringerung der Größe, eine Verringerung der Herstellungskosten und eine ausgezeichnete Schutzleistung in der gleichen Art wie in den Vorrichtungen 105 bis 107 erzielt werden. Die Zener-Diode 16 und die Diode 19 sind von dem Halbleitersubstrat 90 durch den Feldoxidfilm 15 elektrisch isoliert, und jeder Halbleiterbereich, der in dem MOSFET 38 enthalten ist, ist in dem p-Wannenbereich 32 gebildet, der als Übergangstrennbereich dient. Daher gibt es keine Möglichkeit, daß ein Hauptstrom, der in dem Hauptelement fließt, in die Schutzschaltung fließen kann und den Betrieb davon verschlechtert.
  • Weiterhin ist jeder Halbleiterbereich, der als Komponente des MOSFET 38 dient, als Teil des Einkristallhalbleitersubstrates 90 in dem p-Wannenbereich 32 gebildet. Daher ist es möglich, die Mobilität hoch zu halten und einen Elementbereich zu reduzieren, der für den MOSFET 38 notwendig ist, um die gleichen Eigenschaften zu erzielen. In anderen Worten kann die Größe der Vorrichtung mehr als bei den Vorrichtungen 105 und 106 reduziert werden. Wie im folgenden beschrieben wird, können nicht nur jede Elektrode, die in der Schutzschaltung enthalten ist, sondern ebenfalls jeder Halbleiterbereich des MOSFET 38 zusammen mit der entsprechende Komponente des Hauptelementes gleichzeitig in den gleichen Schritten gebildet werden. Daher kann das Herstellungsverfahren weiter vereinfacht werden und die Herstellungskosten können stärker reduziert werden als bei den Vorrichtungen 105 und 106.
  • Die Vorrichtung 108 kann leicht durch eine Kombination des Herstellungsverfahrens der Vorrichtung 105 und des Herstellungsverfahrens der Vorrichtung 107 hergestellt werden. Genauer ist es bevorzugt, daß die Herstellungsschritte der Vorrichtung 107, die in 29 bis 36 gezeigt sind, zum Herstellen der Vorrichtung 108 zuerst durchgeführt werden. Die in 31 und 34 gezeigten Schritte werden nicht durchgeführt. Als Ergebnis werden ein n+-Kathodenbereich 34, ein p+-Anodenbereich 35 und ein p+-Anodenbereich 37 nicht gebildet.
  • Dann werden die Herstellungsschritte der Vorrichtung 105, die in 17 und 18 gezeigt sind, durchgeführt. Danach wird ein Oxidfilm 73 einem Bemustern in der gleichen Art wie die, die in 37 gezeigt ist, ausgesetzt. Folglich kann eine in 39 gezeigte Struktur erzielt werden. Genauer werden ein Feldoxidfilm 15 und ein Dünnfilmhalbleiter 75 selektiv auf einer freigelegten Oberfläche einer n–-Schicht 3 gebildet, und ein Gateoxidfilm 41 wird auf einem zwischen einem n+-Drainbereich 39 und einem n+-Sourcebereich 40 vorgesehenen Abschnitt einer freigelegten Oberfläche eines p-Wannenbereiches 32 gebildet.
  • Als nächstes wird der gleiche Schritt wie in 19 derart durchgeführt, daß ein n+-Kathodenbereich 17, ein p+-Anodenbereich 18 und ein n+-Kathodenbereich 20 selektiv in dem Dünnfilmhalbleiter 75 entsprechend gebildet werden, wie in 38 gezeigt ist. Dann wird eine Gateelektrode G auf dem Gateoxidfilm 41 gebildet. Weiterhin werden eine Kathodenelektrode CA, eine Drainelektrode D und eine Sourceelektrode S der Schutzschaltung gleichzeitig in Schritten des Bildens einer Emitterelektrode 11, einer Gateelektrode 13 und einer Meßelektrode 14 des IGBT gebildet.
  • Bei diesem Verfahren werden die Emitterelektrode 11 und die Sourceelektrode S, die Gateelektrode 13 und die Kathodenelektrode CA der Zener-Diode 16, die Meßelektrode 14 und die Gateelektrode G sowie die Kathodenelektrode CA der Diode 19 und die Drainelektrode D des MOSFET 38 miteinander durch bemusterte Verdrahtungen verbunden. Dann wird eine Kollektorelektrode 12 auf einer freigelegten Oberfläche der p+-Kollektorschicht 1 gebildet. Somit wird die Vorrichtung 108 fertiggestellt.
  • Wie oben beschrieben wird, kann die Vorrichtung 108 durch ein gut bekanntes, herkömmliches Waferverfahren, ohne die Notwendigkeit von speziellen, komplizierten Schritten, in der gleichen Art wie die Vorrichtung 101 hergestellt werden. Zusätzlich kann ein Teil der Herstellungsschritte für das Hauptelement und die Schutzschaltung gemeinsam verwendet werden. Folglich können die Zahl der Herstellungsschritte und die Herstellungskosten reduziert werden.
  • 9. Neuntes Ausführungsbeispiel
  • 40 ist eine vordere Querschnittsansicht, die eine Halbleitervorrichtung entsprechend dem neunten Ausführungsbeispiel zeigt. 41 ist eine perspektivische Querschnittsansicht, die Hauptteile der Vorrichtung 109 zeigt. In der Vorrichtung 109 ist jeder Halbleiterbereich, der als Komponente einer Schutzschaltung zum Schützen eines IGBT, der als Hauptelement arbeitet, dient, in einem Dünnfilmhalbleiter 92, der über einer oberen Hauptoberfläche des Halbleitersubstrates 90 angeordnet ist, in der gleichen Art wie in der Vorrichtung 105 (16) gebildet.
  • Die Vorrichtung 109 unterscheidet sich von der Vorrichtung 105 speziell in den zwei folgenden Aspekten. Zuerst unterscheidet sich die Vorrichtung 109 speziell von der Vorrichtung 105 darin, daß eine Gateelektrode G, die gegenüber einem p-Wannenbereich 23 und einer vergrabenen Meßelektrode 8 des Hauptelementes liegt, integral als ein gemeinsamer Abschnitt gebildet ist. In anderen Worten sind die beiden Elektroden gemeinsam oder benutzen sich gegenseitig. Zweitens unterscheidet sich die Vorrichtung 109 von der Vorrichtung 105 besonders darin, daß die vergrabene Meßelektrode 8 und die Schutzschaltung für jede minimale Einheitszelle, die als der IGBT dient, wie in 41 gezeigt ist, vorgesehen ist. 40 und 41 zeigen Hauptteile einer Zelle.
  • Eine Zelle enthält eine minimale Einheit von jedem Element, das den IGBT bildet, d.h. eine minimale Einheit, wie zum Beispiel eine vergrabene Gateelektrode 7, eine n+-Emitterschicht 5, eine Emitterelektrode 11 oder ähnliches. In einem typischen Beispiel der Zelle, das in 41 gezeigt ist, ist ein Gategraben 85 linear gebildet, und eine Zelle ist wie ein Band entlang einem linearen Gategraben 85 gebildet. Der IGBT, der als das Hauptelement der Vorrichtung 109 arbeitet, enthält eine große Anzahl von bandförmigen Zellen, die zueinander in dem gemeinsamen Halbleitersubstrat 90 parallel angeordnet sind.
  • Der Dünnfilmhalbleiter 92 ist auf einem Oxidfilm 73 und einem Feldoxidfilm 15, der auf einer freigelegten Oberfläche einer n–-Schicht 3 gebildet ist, und einem Gateoxidfilm 25, der einen oberen Abschnitt der vergrabenen Gateelektrode 8 bedeckt, gebildet. In der gleichen Art wie in der Vorrichtung 105 sind ein n+-Kathodenbereich 17, ein p+-Anodenbereich 18, ein n+- Kathodenbereich 20, ein n+-Drainbereich 22, ein p-Wannenbereich 23 und ein n+-Sourcebereich 24 nacheinander von einem Ende bis zu dem anderen Ende des Dünnfilmhalbleiters 92 gebildet. Diese Halbleiterbereiche sind dadurch gekennzeichnet, daß der p-Wannenbereich 23 gegenüber dem oberen Abschnitt der vergrabenen Meßelektrode 8 mit dem dazwischen vorgesehenen Gateoxidfilm 25 liegt.
  • Der n+-Kathodenbereich 17 und der p+-Anodenbereich 18 dienen als Komponenten einer Zener-Diode 16, und der p+-Anodenbereich 18 und der n+-Kathodenbereich 20 dienen als Komponenten einer Diode 19. Der n+-Drainbereich 22, der p-Wannenbereich 23 und der n+-Sourcebereich 24 dienen als Komponenten eines MOSFET 21. Die Zener-Diode 16, die Diode 19 und der MOSFET 21 sind in dieser Reihenfolge in Reihe verbunden. Die Vorrichtung 109 ist die gleiche wie die Vorrichtung 105 darin, daß sie eine andere Form aufweisen kann, bei der der p+-Anodenbereich 18 nicht gemeinsam für die Zener-Diode 16 und die Diode 19 verwendet wird.
  • Eine Kathodenelektrode CA ist auf dem n+-Kathodenbereich 17 verbunden, und eine Sourceelektrode S ist auf dem n+-Sourcebereich 24 verbunden. Die Kathodenelektrode CA ist mit einer Gateelektrode 13 des IGBT über eine Verdrahtung verbunden, und die Sourceelektrode S ist mit einer Emitterelektrode 11 des IGBT über eine Verdrahtung verbunden.
  • Folglich entsprechen die Zener-Diode 16, die Diode 19 und der MOSFET 21 der Zener-Diode ZD, der Diode DI bzw. dem Transistor M1 der Vorrichtung 102. Als Ergebnis arbeitet die Schutzschaltung der Vorrichtung 109 in der gleichen Art wie die Schutzschaltung der Vorrichtung 102. Der IGBT, der als das Hauptelement arbeitet, und die Schutzschaltung sind in der gleichen Vorrichtung vorgesehen. Daher kann eine große Zweckmäßigkeit erreicht werden, wie bei der Vorrichtung 102.
  • Zusätzlich sind der IGBT, der als das Hauptelement arbeitet, und die Schutzschaltung in einem einzelnen Chip enthalten. In der Vorrichtung 109 können somit eine Kapazität und ein Widerstand, die parasitär erzeugt sind, reduziert werden, und ein Verringern der Größe, einer Reduzierung der Herstellungskosten und eine ausgezeichnete Schutzleistung können in der gleichen Art wie in den Vorrichtungen 105 bis 108 erzielt werden. Speziell sind die vergrabene Meßelektrode 8 und die Schutzschaltung in jeder IGBT-Zelle vorgesehen. Zusätzlich sind die vergrabene Meßelektrode 8 und die Schutzschaltung am engsten gebildet. Daher können die parasitär erzeugte Kapazität und der parasitär erzeugte Widerstand speziell am effizientesten reduziert werden.
  • Weiterhin ist die Gateelektrode G des MOSFET 21 integral mit der vergrabenen Meßelektrode 8 des Hauptelementes gebildet. Daher ist es nicht notwendig, die Gateelektrode G separat zu bilden. Folglich kann das Herstellungsverfahren vereinfacht werden und die Herstellungskosten können reduziert werden. Zusätzlich ist die Schutzschaltung über der vergrabenen Meßelektrode 8 gebildet und das Hauptelement überlappt teilweise mit der Schutzschaltung an der oberen Hauptoberfläche des Halbleitersubstrates 90. Daher kann die Größe der Vorrichtung entsprechend der Überlappung reduziert werden.
  • 42 bis 44 sind Ansichten, die ein bevorzugtes Herstellungsverfahren der Vorrichtung 109 zeigen. Zum Herstellen der Vorrichtung 109 werden zuerst die in 6 bis 10 gezeigten Schritte durchgeführt. Dann wird eine Polysiliziumschicht 74 einem Ätzen in der gleichen Art wie in dem in 11 gezeigten Schritt ausgesetzt. Folglich wird eine in 42 gezeigte Struktur erhalten. In diesem Fall kann die Polysiliziumschicht 74 einem selektiven Ätzen derart ausgesetzt werden, daß ein oberer Abschnitt der vergrabenen Meßelektrode 8 etwas von einer oberen Hauptoberfläche eines Halbleitersubstrates 90 nach oben vorsteht, wie in 42 gezeigt ist. In der gleichen Art wie die vergrabene Meßelektrode 8 kann ebenfalls ein oberer Abschnitt einer vergrabenen Gateelektrode 7 nach oben vorstehen.
  • Dann wird ein in 43 gezeigter Schritt durchgeführt. Spezieller wird ein Gateoxidfilm 25, der den oberen Abschnitt der vergrabenen Meßelektrode 8 bedeckt, gebildet, und ein Feldoxidfilm 15 wird selektiv auf einer freigelegten Oberfläche einer n–-Schicht 3 gebildet. Der Feldoxidfilm 15 kann durch Durchführen des gleichen Schrittes wie in 17 gebildet werden.
  • Danach wird ein Dünnfilmhalbleiter 79 auf einem Oxidfilm 73, einem Gateoxidfilm 25 und einem Feldoxidfilm 15 gebildet, wie in 44 gezeigt ist. Der Dünnfilmhalbleiter 79 wird als nichtdotiertes Dünnfilmpolysilizium durch Durchführen des gleichen Schrittes wie in 18 gebildet. Dann wird der gleiche Schritt wie in 19 durchgeführt. Folglich werden Halbleiterbereiche von einem n+-Kathodenbereich 17 bis zu einem n+-Sourcebereich 24 in dem Dünnfilmhalbleiter 79 gebildet, wie in 40 gezeigt ist. Zu dieser Zeit wird ein p-Wannenbereich 23 in einer zu dem oberen Abschnitt der vergrabenen Meßelektrode 8 mit einem dazwischen vorgesehenen Gateoxidfilm 25 gegenüberliegenden Position gebildet.
  • Als nächstes werden eine Kathodenelektrode CA und eine Sourceelektrode S der Schutzschaltung gleichzeitig in den Schritten des Bildens einer Emitterelektrode 11 und einer Gateelektrode 13 des IGBT gebildet. In diesem Verfahren werden die Emitterelektrode 11 des IGBT und die Sourceelektrode S des MOSFET 21 bzw. die Gateelektrode 13 des IGBT und die Kathodenelektrode CA der Zener-Diode 16 miteinander über bemusterte Verdrahtungen verbunden. Dann wird ein Kollektorelektrode 12 auf einer freigelegten Oberfläche der p+-Kollektorschicht 1 gebildet. Somit wird die Vorrichtung 109 fertiggestellt.
  • Wie oben beschrieben wurde, kann die Vorrichtung 109 durch ein gut bekanntes, herkömmliches Waferverfahren, ohne die Notwendig keit von speziellen komplizierten Schritten, in der gleichen Art wie die Vorrichtung 101 hergestellt werden. Zusätzlich kann ein Teil der Herstellungsschritte für das Hauptelement und die Schutzschaltung gemeinsam verwendet werden. Folglich können die Zahl der Herstellungsschritte und die Herstellungskosten reduziert werden. Speziell ist es nicht notwendig, die vergrabene Meßelektrode 8 des IGBT und die Gateelektrode G des MOSFET 21 separat zu bilden. Daher können die Zahl der Herstellungsschritte und die Herstellungskosten speziell effektiv verringert werden.
  • 10. Zehntes Ausführungsbeispiel
  • 45 ist eine Querschnittsdraufsicht, die eine Halbleitervorrichtung entsprechend dem zehnten Ausführungsbeispiel zeigt. Eine Vorrichtung 110 ist dadurch gekennzeichnet, daß eine vergrabene Meßelektrode 8 und eine Schutzschaltung für jeden Block mit einer Mehrzahl von Zellen, die parallel verbunden sind, vorgesehen sind. In dem in 45 gezeigten Beispiel, sind eine Mehrzahl von Blöcken 91 in einer Matrix in einem Halbleitersubstrat 90 angeordnet. Jeder Block 91 enthält ein Hauptelement 95, das als ein IGBT gebildet ist, und eine Schutzschaltung 94 zum Schützen des Hauptelementes 95.
  • 46 ist eine Querschnittsdraufsicht, die einen Block 91 zeigt. 47 und 48 sind Querschnitte entlang der Linie X-X bzw. der Linie Y-Y in 46. In dem in 46 bis 48 gezeigten Beispielen, sind eine große Zahl von linearen Gategräben 85 parallel in dem Hauptelement 95 angeordnet. Eine bandförmige Zelle entspricht einem Gategraben 85. In anderen Worten enthält ein Block 91 eine große Zahl von bandförmigen IGBT-Zellen, die zueinander parallel angeordnet sind.
  • Ein Meßgraben 86 ist in einem Hauptelement 95 parallel mit den Gategräben 85 gebildet. Die Schutzschaltung 84 ist in einem Halbleitersubstrat 90 angrenzend an das Hauptelement 95 oder über dem Halbleitersubstrat 90 gebildet. Die Schutzschaltung 94 kann jede der Schutzschaltungen sein, die in den Vorrichtungen 105 bis 109 vorgesehen sind. In einem Fall, in dem die Schutzschaltung 94 in der gleichen Art wie die Schutzschaltung, die in der Vorrichtung 109 vorgesehen ist, gebildet ist, überlappt ein Bereich, der entlang einer Hauptoberfläche des Halbleitersubstrates 90, das durch die Schutzschaltung 94 belegt ist, gebildet ist, teilweise einen Bereich, der durch das Hauptelement 95 belegt ist.
  • Im allgemeinen gibt es eine physikalische Grenze beim Verkleinern der Vorrichtung. In der Vorrichtung, bei der die Schutzschaltung für jede Zelle vorgesehen ist, zum Beispiel die Vorrichtung 109, muß ein Bereich, der durch die Schutzschaltung entlang der Hauptoberfläche des Halbleitersubstrates 90 belegt ist, manchmal aufgrund der Grenze beim Verkleinern der Vorrichtung unnötig groß eingestellt werden. Andererseits weist die Vorrichtung 110 die Schutzschaltung auf, die für jeden der Blökke 91, die eine Mehrzahl von Zellen enthalten, vorgesehen ist. Daher ist ein Bereich (oder eine Stromkapazität), der durch einen Transistor M1 und ähnliches, die in der Schutzschaltung enthalten sind, belegt ist, entsprechend einem durch einen einzelnen Block 91 entlang der Hauptoberfläche des Halbleitersubstrates 90 belegten Bereich eingestellt, d.h. eine Größe eines Hauptstromes, der in dem einzelnen Block 91 fließt.
  • Genauer ist der Bereich (oder die Stromkapazität) der Schutzschaltung, die den Transistor M1 und ähnliches enthält, proportional zu dem Bereich (oder einer Hauptstromkapazität) des Blocks 91 eingestellt. Wenn in diesem Fall der durch den Transistor M1 und ähnliches belegte Bereich sehr viel größer ist als die Grenze zum Verkleinern der Vorrichtung, wird aufgrund der Grenze zum Verkleinern der Vorrichtung verhindert, daß ein nicht notwendiger Bereich erzeugt wird. Ein Bereich, der zum Trennen notwendig ist, ist nicht immer proportional zu dem Bereich des Blocks 91. Aus diesem Grund ist der Bereich (oder die Haupt- Stromkapazität) des Blockes 91 geeignet derart eingestellt, daß ein gesamter Bereich der Vorrichtung 110, d.h. eine Größe der Vorrichtung 110, mehr reduziert werden kann als bei der Vorrichtung 109, bei der die Schutzschaltung für jede Zelle vorgesehen ist, und sie kann optimal auf ein Minimum reduziert werden.
  • 11. Elftes Ausführungsbeispiel
  • 49 ist eine vordere Querschnittsansicht, die eine Halbleitervorrichtung entsprechend einem elften Ausführungsbeispiel zeigt. Eine Vorrichtung 111 unterscheidet sich von der Vorrichtung 101 (1) speziell darin, daß ein ebenes Gate anstatt der vergrabenen Meßelektrode 8 vorgesehen ist. Genauer ist ein Meßoxidfilm 10 selektiv auf einer freigelegten Oberfläche einer n–-Schicht 3 gebildet und ist eine Meßelektrode 14 (ein Spannungsmeßabschnitt) auf dem Meßoxidfilm 10 gebildet. In anderen Worten liegt anstatt der vergrabenen Meßelektrode 8 die Meßelektrode 14 mit dem dazwischen vorgesehenen Meßoxidfilm 10 gegenüber der freigelegten Oberfläche der n–-Schicht 3, die in einer oberen Hauptoberfläche eines Halbleitersubstrates 90 enthalten ist.
  • Ebenfalls in der Vorrichtung 111 bildet die Meßelektrode 14 zusammen mit der n–-Schicht 3 und dem dazwischen vorgesehenen Meßoxidfilm 10 einen Kondensator. Aus diesem Grund kann eine Fluktuation eines elektrischen Potentiales der n–-Schicht 3 über die Meßelektrode 14 in der gleichen Art wie bei der Vorrichtung 101 erfaßt werden. Wie in 49 gezeigt ist, ist, wenn die Meßelektrode 14 mit einer Gateelektrode G eines Transistors M1 verbunden ist, eine Gatespannung V(MOSFET·Gate) des Transistors M1 in der gleichen Art wie in dem ersten Ausführungsbeispiel durch die Gleichung 1 ausgedrückt. In anderen Worten arbeitet die Vorrichtung 111 in der gleichen Art wie die Vorrichtung 101 und kann die gleichen Effekte erzeugen.
  • Wenn ein Vergleich durchgeführt wird, bei dem die Bereiche bzw. die Flächen der Meßelektroden 14 und 8, die eine obere Hauptoberfläche eines Halbleitersubstrates 90 belegen, gleich sind, ist eine Kapazität C(Meßelement) zwischen der Meßelektrode 14 und der n–-Schicht 3 in der Vorrichtung 111 geringer als in der Vorrichtung 101, die die vergrabene Meßelektrode 8 enthält. Entsprechend der Gleichung 1 ist folglich die Gatespannung V(MOSFET·Gate) des Transistors M1 in der Vorrichtung 111 niedriger als in der Vorrichtung 101. Folglich ist in einem Fall, bei dem eine Gateschwellenspannung des Transistors M1 aufgrund eines Herstellungsverfahrens nicht erhöht werden kann, die Vorrichtung 111 besser verwendbar.
  • Durch Aufnehmen von sowohl der Vorrichtung 101 als auch der Vorrichtung 111 in die Wahlmöglichkeiten beim Entwurf kann die Kapazität C(Meßelement) der Meßelektrode 8 oder 14 über einen großen Bereich eingestellt werden, ohne einen Entwurfsparameter (zum Beispiel eine Breite einer Zelle eines Hauptelementes), der die Betriebsleistung des Hauptelementes beeinflußt, zu ändern. In anderen Worten kann die Flexibilität des Entwurfs erhöht werden.
  • Zum Herstellen der Vorrichtung 111 ist es beispielsweise ausreichend, daß die gleichen Schritte wie in 6 bis 11 ohne eine Öffnung 72, die auf der Oxidfilmmaske 70 vorgesehen ist, wie in 6 gezeigt ist, beispielsweise durchgeführt werden. Folglich werden ein Meßgraben 86, ein Meßoxidfilm 10 und eine vergrabene Meßelektrode 8 nicht gebildet, so daß eine in 50 gezeigte Struktur erhalten werden kann. Dann wird ein Oxidfilm 73 einem selektiven Ätzen in der gleichen Art wie in dem in 37 gezeigten Schritt ausgesetzt. Somit wird, wie in 49 gezeigt ist, ein Meßoxidfilm 10 gebildet.
  • Als nächstes wird eine Meßelektrode 14 auf dem Meßoxidfilm 10 gebildet, wird eine Emitterelektrode 11 mit freigelegten Oberflächen einer n+-Emitterschicht 5 und einer p+-Kontaktschicht 6 verbunden, und wird eine Gateelektrode 13 mit einer vergrabenen Gateelektrode 7 verbunden, wie in 49 gezeigt ist. Dann wird eine Kollektorelektrode 12 mit einer freigelegten Oberfläche einer p+-Kollektorschicht 1 verbunden. Somit wird die Vorrichtung 111 fertiggestellt. In anderen Worten kann die Vorrichtung 111 ebenso leicht unter Verwendung eines gut bekannten, herkömmlichen Waferverfahrens in der gleichen Art wie die Vorrichtung 101 hergestellt werden.
  • 12. Zwölftes Ausführungsbeispiel
  • 51 ist eine vordere Querschnittsansicht, die eine Halbleitervorrichtung entsprechend einem zwölften Ausführungsbeispiel zeigt. Eine Vorrichtung 112 unterscheidet sich von der Vorrichtung 111 besonders darin, daß eine ebene Gatestruktur ebenfalls für eine Gateelektrode 13 sowie als eine Meßelektrode 14 verwendet wird. Genauer weist ein IGBT, der als Hauptelement arbeitet, nicht einen Grabentyp auf sondern den gleichen planaren Typ wie den der Vorrichtung 152 entsprechend dem Stand der Technik. Folglich arbeitet die Vorrichtung 112 als das Hauptelement in der gleichen Art wie die Vorrichtung 152 entsprechend dem Stand der Technik. Die Erfassungseigenschaften einer Änderung in einem elektrischen Potential einer n–-Schicht 3 durch die Meßelektrode 14 sind die gleichen wie in der Vorrichtung 111.
  • Eine Struktur der Vorrichtung 112 unterscheidet sich im wesentlichen von der der Vorrichtung 152 entsprechend dem Stand der Technik darin, daß ein Meßoxidfilm 10 und eine Meßelektrode 14 vorgesehen sind. Zusätzlich weisen der Meßoxidfilm 10 und die Meßelektrode 14 die gleichen Strukturen wie die eines Gateoxidfilmes 9 und einer Gateelektrode 13 auf. In einem bevorzugten Herstellungsverfahren der Vorrichtung 112 wird folglich der Meßoxidfilm 10 gleichzeitig in dem Schritt des Bildens des Gateoxidfilmes 9 gebildet und wird die Meßelektrode 14 gleichzeitig in dem Schritt des Bildens der Gateelektrode 13 in den Ver fahren zum Herstellen der Vorrichtung 152 gebildet, was nicht gezeigt ist.
  • Die Vorrichtung 112 kann leicht ohne Hinzufügen eines Schrittes mit nur einem Ändern eines Musters einer in den Herstellungsverfahren der Vorrichtung 152 zu verwendenden Maske hergestellt werden. Weiterhin ist es nicht notwendig, einen Gategraben und einen Meßgraben zu bilden. Ebenfalls in diesem Aspekt kann daher ein Herstellungsverfahren leicht durchgeführt werden und die Vorrichtung kann günstig hergestellt werden. In der gleichen Art wie die verschiedenen Vorrichtungen 102 bis 110, die die Vorrichtung 101 verwenden, können die Vorrichtungen 111 und 112 die Form aufweisen, bei der ein Hauptelement und eine Schutzschaltung in der gleichen Vorrichtung oder weiter in einem einzelnen Chip enthalten sind. Zusätzlich können die gleichen Effekte erzielt werden.
  • 13. Dreizehntes Ausführungsbeispiel
  • Obwohl in dem erste bis zwölften Ausführungsbeispiel das Hauptelement als der IGBT gebildet ist, kann die vorliegende Erfindung für verschiedene Hauptelemente sowie für den IGBT ausgeführt werden. Diese Beispiele werden in dem dreizehnten und vierzehnten Ausführungsbeispiel beschrieben. Eine vordere Querschnittsansicht von 52 zeigt eine Vorrichtung mit einem Hauptelement, das als MOSFET gebildet ist. Eine Vorrichtung 113 weist eine Struktur auf, bei der die p+-Kollektorschicht 1 und die n+-Pufferschicht 2, die in der Vorrichtung 101 (1) in dem Halbleitersubstrat 90 enthalten sind, mit einer n+-Drainschicht 49 ersetzt sind. Obwohl die Emitterelektrode 11 und die Kollektorelektrode 12 in der Vorrichtung 101 im folgenden als Sourceelektrode 11 bzw. als Drainelektrode 50 bezeichnet werden, werden die Strukturen dieser Elektroden nicht geändert.
  • Ebenfalls in der Vorrichtung 113 können anormale Umstände des MOSFET, der als das Hauptelement arbeitet, mittels eines elek trischen Potentials einer n–-Schicht 3 durch eine Meßelektrode 14 in der gleichen Art wie in der Vorrichtung 101 erfaßt werden. Die Vorrichtung 113 ist das gleiche wie die Vorrichtung 101 darin, daß die Erfassungseigenschaften der Meßelektrode 14 durch die Gleichung 1 ausgedrückt werden können. Ebenfalls bei dem MOSFET, der als das Hauptelement arbeitet, sowie bei dem IGBT kann somit eine Toleranz gegenüber anormalen Umständen unter Verwendung der Meßelektrode 14 erhöht werden.
  • Als ein bevorzugtes Herstellungsverfahren der Vorrichtung 113 ist bevorzugt, daß die n+-Drainschicht 49 und die n–-Schicht 3 in dieser Reihenfolge von einer unteren Hauptoberfläche zu einer oberen Hauptoberfläche als ein Halbleitersubstrat 90 zu Beginn des Schritts in 6, der das Herstellungsverfahren der Vorrichtung 101 betrifft, vorgesehen werden. Da ein Herstellungsverfahren des Halbleitersubstrates 90 als auszuführendes Verfahren zum Herstellen eines MOSFET entsprechend dem Stand der Technik gut bekannt ist, wird seine detaillierte Beschreibung ausgelassen. Die Schritte, die auszuführen sind, nachdem das Halbleitersubstrat 90 gebildet ist, sind die gleichen wie die Herstellungsschritte der Vorrichtung 101, die in dem ersten Ausführungsbeispiel beschrieben wurden. Genauer kann die Vorrichtung 113 unter Verwendung eines gut bekannten, herkömmlichen Waferverfahrens in der gleichen Art wie die Vorrichtung 101 leicht hergestellt werden.
  • In der gleichen Art wie die verschiedenen Vorrichtungen 102 bis 110, die die Vorrichtung 101 verwenden, kann die Vorrichtung 113 die Form aufweisen, bei der ein Hauptelement und eine Schutzschaltung in der gleichen Vorrichtung oder weiter in einem einzelnen Chip enthalten sind. Zusätzlich können die gleichen Effekte erzielt werden.
  • 14. Vierzehntes Ausführungsbeispiel
  • 53 ist eine vordere Querschnittsansicht, die eine Vorrichtung mit einem Hauptelement, das als ein EST (emittergeschalteter Tyrister) gebildet ist, zeigt. In einer Vorrichtung 114 ist ein schwebender p+-Bereich 51 selektiv und flacher als eine n–-Schicht 3 in einer freigelegten Oberfläche der n–-Schicht 3 mit einem Abstand von einer p-Basisschicht 4 gebildet und ein schwebender n+-Bereich 52 ist selektiv und flacher als der schwebende p+-Bereich 51 innerhalb einer freigelegten Oberfläche des schwebenden p+-Bereiches 51 gebildet.
  • Eine Gateelektrode 13 liegt mit einem dazwischen vorgesehenen Gateoxidfilm 9 gegenüber von sowohl einem Abschnitt einer freigelegten Oberfläche des schwebenden p+-Bereiches 51, der zwischen dem schwebenden n+-Bereich 52 und der n–-Schicht 3 vorgesehen ist, und einem Abschnitt einer freigelegten Oberfläche der p-Basisschicht 4, der zwischen einer n+-Emitterschicht 5 und der n–-Schicht 3 vorgesehen ist. In anderen Worten ist eine Struktur des Hauptelementes, das als der EST arbeitet, die gleiche wie die eines gut bekannten EST entsprechend dem Stand der Technik.
  • Eine Meßelektrode 14 liegt mit einem dazwischen vorgesehenen Meßoxidfilm 10 gegenüber der freigelegten Oberfläche der n–-Schicht 3 mit einem Abstand von dem schwebenden p+-Bereich 51. Folglich können anormale Umstände des EST, der als das Hauptelement arbeitet, durch ein elektrisches Potential der n–-Schicht 3 mittels der Meßelektrode 14 in der gleichen Art wie in der Vorrichtung 101 erfaßt werden. Die Vorrichtung 114 ist das gleiche wie die Vorrichtung 101 darin, daß die Erfassungseigenschaften der Meßelektrode 14 durch die Gleichung 1 ausgedrückt werden können. Ebenfalls bei dem EST, der als das Hauptelement arbeitet, sowie bei einem IGBT kann somit eine Toleranz gegenüber anormalen Umständen unter Verwendung der Meßelektrode 14 erhöht werden.
  • Eine Struktur der Vorrichtung 114 unterscheidet sich von der eines gut bekannten EST entsprechend dem Stand der Technik im we sentlichen darin, daß der Meßoxidfilm 10 und die Meßelektrode 14 vorgesehen sind. Zusätzlich weisen der Meßoxidfilm 10 und die Meßelektrode 14 die gleichen Strukturen wie die des Gateoxidfilmes 9 bzw. der Gateelektrode 13 auf. In einem bevorzugten Herstellungsverfahren der Vorrichtung 114 wird folglich der Meßoxidfilm 10 gleichzeitig in dem Schritt des Bildens des Gateoxidfilmes 9 gebildet und wird die Meßelektrode 14 gleichzeitig in dem Schritt des Bildens der Gateelektrode 13 in einem Herstellungsverfahren des EST entsprechend dem Stand der Technik gebildet, das nicht gezeigt ist.
  • Die Vorrichtung 114 kann leicht ohne hinzufügen eines neuen Schrittes nur durch Ändern eines Musters einer in dem Herstellungsverfahren des EST entsprechend dem Stand der Technik zu verwendenden Maske hergestellt werden. In der gleichen Art wie die verschiedenen Vorrichtungen 102 bis 110, die die Vorrichtung 101 verwenden, kann die Vorrichtung 114 die Form aufweisen, bei der ein Hauptelement und eine Schutzschaltung in der gleichen Vorrichtung oder weiter in einem einzelnen Chip enthalten sein können. Zusätzlich können die gleichen Effekte erzielt werden.
  • 15. Fünfzehntes Ausführungsbeispiel
  • 54 ist eine vordere Querschnittsansicht, die eine Halbleitervorrichtung entsprechend einem fünfzehnten Ausführungsbeispiel zeigt. Obwohl das Hauptelement in den Vorrichtungen 101 bis 114 einen sogenannten vertikalen Typ aufweist, weist es in der Vorrichtung 115 einen sogenannten lateralen Typ auf. 54 zeigt ein Beispiel, in dem das Hauptelement als ein IGBT des lateralen Typs gebildet ist. Eine Struktur eines Halbleitersubstrates 90 ist die gleiche wie die eines Halbleitersubstrates des gut bekannten IGBT des lateralen Typs entsprechend dem Stand der Technik.
  • Genauer enthält ein Halbleitersubstrat 90, das in der Vorrichtung 115 enthalten ist, ein p+-Substrat 47, das an einer unteren Hauptoberfläche freigelegt ist, und eine n–-Schicht 3, die auf dem p+-Substrat 47 gebildet ist und an einer oberen Hauptoberfläche freigelegt ist. In der gleichen Art wie in der Vorrichtung 112 sind eine p-Basisschicht 4, eine p-Schicht 42 und eine n+-Emitterschicht 5 selektiv auf einer freigelegten Oberfläche der n–-Schicht 3 gebildet. Eine n+-Pufferschicht 2 ist selektiv und flacher als die n–-Schicht 3 an der freigelegten Oberfläche der n–-Schicht 3 mit einem Abstand von der p-Basisschicht 4 gebildet. Eine p+-Kollektorschicht 1 ist selektiv und flacher als die n+-Pufferschicht 2 innerhalb einer freigelegten Oberfläche der n+-Pufferschicht 2 gebildet.
  • Obwohl eine Emitterelektrode 11 und eine Gateelektrode 13 in der gleichen Art wie in der Vorrichtung 112 gebildet sind, ist eine Kollektorelektrode 12 mit einer freigelegten Oberfläche einer p+-Kollektorschicht 1 verbunden. Genauer sind sowohl die Emitterelektrode 11 als auch die Kollektorelektrode 12 mit der oberen Hauptoberfläche des Halbleitersubstrates 90 in der Vorrichtung 115 verbunden. Eine Substratelektrode 48 ist zum Beispiel mit der unteren Hauptoberfläche des Halbleitersubstrates 90 verbunden.
  • In der Vorrichtung 115 ist weiterhin ein Meßoxidfilm 10 selektiv auf der freigelegten Oberfläche der n–-Schicht 3 mit einem Abstand von der p-Basisschicht 4 und der n+-Pufferschicht 2 gebildet. Eine Meßelektrode 14 ist auf dem Meßoxidfilm 10 gebildet. In anderen Worten liegt die Meßelektrode 14 mit dem dazwischen vorgesehenen Meßoxidfilm 10 gegenüber der freigelegten Oberfläche der n–-Schicht 3. Bevorzugt ist eine Position, an der die Meßelektrode 14 vorzusehen ist, auf einen Abschnitt der n–-Schicht 3 eingestellt, der zwischen der p-Basisschicht 4 und der n+-Pufferschicht 2 vorgesehen ist, d.h. eine Position, die zwischen der Emitterelektrode 11 und der Kollektorelektrode 12 vorgesehen ist, wie in 54 gezeigt ist.
  • Ebenfalls in der Vorrichtung 115 können anormale Umstände des IGBT, der als das Hauptelement arbeitet, durch ein elektrisches Potential der n–-Schicht 3 mittels der Meßelektrode 14 in der gleichen Art wie in der Vorrichtung 101 erfaßt werden. Die Vorrichtung 115 ist darin das gleiche wie die Vorrichtung 101, daß die Erfassungseigenschaften der Meßelektrode 14 durch die Gleichung 1 ausgedrückt werden können. Ebenfalls in dem IGBT des lateralen Typs, der als das Hauptelement arbeitet, sowie bei dem IGBT des vertikalen Typs kann eine Toleranz gegenüber nicht normalen Umständen unter Verwendung der Meßelektrode 14 erhöht werden.
  • Eine Struktur der Vorrichtung 115 unterscheidet sich von der des gut bekannten IGBT des lateralen Typs entsprechend dem Stand der Technik besonders darin, daß der Meßoxidfilm 10 und die Meßelektrode 14 vorgesehen sind. Zusätzlich weisen der Meßoxidfilm 10 und die Meßelektrode 14 die gleichen Strukturen wie die eines Gateoxidfilmes 9 bzw. einer Gateelektrode 13 auf. In einem bevorzugten Herstellungsverfahren der Vorrichtung 115 wird folglich der Meßoxidfilm 10 gleichzeitig in dem Schritt des Bildens des Gateoxidfilmes 9 gebildet und wird die Meßelektrode 14 gleichzeitig in dem Schritt des Bildens der Gateelektrode 13 in einem Herstellungsverfahren des IGBT des lateralen Typs entsprechend dem Stand der Technik gebildet, das nicht gezeigt ist.
  • Die Vorrichtung kann leicht ohne Hinzufügen eines neuen Schrittes nur durch Ändern eines Musters einer in dem Herstellungsverfahren des IGBT des lateralen Typs entsprechend dem Stand der Technik zu verwendenden Maske hergestellt werden. In der gleichen Art wie die verschiedenen Vorrichtungen 102 bis 110, die die Vorrichtung 101 verwenden, kann die Vorrichtung 115 die Form aufweisen, bei der ein Hauptelement und eine Schutzschaltung in der gleichen Vorrichtung oder weiter in einem einzelnen Chip enthalten sein können. Zusätzlich können die gleichen Effekte erzielt werden.
  • 16. Sechzehntes Ausführungsbeispiel
  • 55 ist eine vordere Querschnittsansicht, die eine Halbleitervorrichtung entsprechend einem sechzehnten Ausführungsbeispiel zeigt. Eine Vorrichtung 116 ist dadurch gekennzeichnet, daß der p-Wannenbereich 23 des MOSFET 21 gegenüber der freigelegten Oberfläche der n–-Schicht 3 in der Vorrichtung 109 ( 40) liegt. Genauer ist ein Dünnfilmhalbleiter 96 auf einem Oxidfilm 60 und einem Feldoxidfilm 65, die auf einer freigelegten Oberfläche einer n–-Schicht 3 vorgesehen sind, gebildet.
  • In der gleichen Art wie in der Vorrichtung 109 sind ein n+-Sourcebereich 57, ein p-Wannenbereich 58 (ein Spannungsmeßabschnitt), ein n+-Drainbereich 59, ein n+-Kathodenbereich 66, ein p+-Anodenbereich 62 und ein n+-Kathodenbereich 64 nacheinander von einem Ende zu dem anderen Ende in dem Dünnfilmhalbleiter 96 gebildet. In diesen Halbleiterbereichen liegt der p-Wannenbereich 58 gegenüber der freigelegten Oberfläche der n–-Schicht 3, wobei der Oxidfilm 60 als dazwischen vorgesehener Gateoxidfilm dient.
  • Der n+-Sourcebereich 57, der p-Wannenbereich 58 und der n+-Drainbereich 59 dienen als Komponenten eines MOSFET 56. Der n+-Kathodenbereich 66 und der p+-Anodenbereich 62 dienen als Komponenten einer Diode 61. Der p+-Anodenbereich 62 und der n+-Kathodenbereich 64 dienen als Komponenten einer Zener-Diode 63. Der MOSFET 56, die Diode 61 und die Zener-Diode 63 sind in dieser Reihenfolge in Reihe verbunden. In der gleichen Art wie in der Vorrichtung 109 kann die Vorrichtung 116 eine andere Form aufweisen, in der der p+-Anodenbereich 62 nicht gemeinsam für die Zener-Diode 63 und die Diode 61 vorgesehen ist.
  • Eine Kathodenelektrode CA ist auf dem n+-Kathodenbereich 64 verbunden, und eine Sourceelektrode S ist auf dem n+-Sourcebereich 57 verbunden. Die Kathodenelektrode CA ist mit einer Gateelektrode 13 eines IGBT durch eine Verdrahtung verbunden, und die Sourceelektrode S ist mit einer Emitterelektrode 11 des IGBT durch eine Verdrahtung verbunden. Folglich entsprechen der MOSFET 56, die Diode 61 und die Zener-Diode 63 dem Transistor M1, der Diode DI bzw. der Zener-Diode ZD der Vorrichtung 102.
  • In der Vorrichtung 116 ist speziell der p-Wannenbereich 58 des MOSFET 56 direkt gegenüber der freigelegten Oberfläche der n–-Schicht 3 mit dem dazwischen vorgesehenen Gateoxidfilm 60. Genauer ist weder eine Gateelektrode des MOSFET 56 noch eine vergrabene Meßelektrode 8 der Vorrichtung 109 in der Vorrichtung 116 vorgesehen. Ein elektrisches Potential der n–-Schicht 3 spiegelt sich direkt in dem des p-Wannenbereiches 58 wieder.
  • Wenn ein elektrisches Potential eines Abschnittes der n–-Schicht 3, der gegenüber dem p-Wannenbereich 58 liegt, einen gewissen Grenzwert, der inhärent in dem MOSFET 56 ist, aufgrund dem Erzeugen von anormalen Umständen, wie zum Beispiel anormale Kurzschlußumstände, übersteigt, wird ein Abschnitte des p-Wannenbereiches 58, der in Kontakt mit dem Oxidfilm 60 ist, von einem ursprünglich p-Typ in einen n-Typ invertiert. In anderen Worten wird eine Inversionsschicht in dem p-Wannenbereich 58 gebildet. Als Ergebnis werden der n+-Sourcebereich 57 und der n+-Drainbereich 59 leitend. Genauer wird der MOSFET 56 von einem Aus-Zustand in einen Ein-Zustand gebracht.
  • In anderen Worten arbeitet ein Abschnitt der freigelegten Oberfläche der n–-Schicht 3 selbst, dem der p-Wannenbereich 58 gegenüberliegt, als die Gateelektrode des MOSFET 56. Folglich kann erzielt werden, daß ein Vorrichtungsabschnitt M1 , der durch Hinzufügen eines Teiles der n–-Schicht 3 zu dem MOSFET 56 erhalten wird, dem Transistor M1 der Vorrichtung 102 entspricht, wie in 55 gezeigt ist. Eine Empfindlichkeit des Erfassens von anormalen Umständen wird durch eine Gateschwellenspannung des Transistors M1 bestimmt.
  • Die Gateschwellenspannung des Transistors M1* ist eine Gatespannung des Transistors M1*, die verursacht, daß die Inversionsschicht in dem p-Wannenbereich 58 gebildet wird. Folglich wird die Empfindlichkeit des Erfassens von anormalen Zuständen in Abhängigkeit davon, ob oder ob nicht die Inversionsschicht leicht in dem p-Wannenbereich 58 gebildet wird, definiert. In anderen Worten wird die Empfindlichkeit bezüglich dem Erfassen von anormalen Umständen durch eine Dotierungskonzentration des p-Wannenbereiches 58 bestimmt.
  • Folglich ist es bevorzugt, daß die Konzentration des p-Wannenbereiches 58 in einer solchen Art eingestellt ist, daß die Inversionsschicht in dem p-Wannenbereich 58 erzeugt wird, wenn die Vorrichtung 116 in der ausgelegten Bedingung bzw. der Betriebsbedingung ist, die die normalen Umstände von den anormalen Umständen unterscheidet. Eine Gatespannung V(IGBT·Gate) eines Hauptelementes ist durch die Gleichung 2 in der gleichen Art wie in der Vorrichtung 102 und ähnlichem bestimmt. Als Ergebnis arbeitet eine Schutzschaltung der Vorrichtung 116 in der gleichen Art wie die Schutzschaltung der Vorrichtung 102.
  • Weiterhin sind der IGBT, der als das Hauptelement arbeitet, und die Schutzschaltung in der gleichen Vorrichtung vorgesehen. Daher kann eine hohe Zweckmäßigkeit in der gleichen Art wie in der Vorrichtung 102 erzielt werden. Zusätzlich sind der IGBT, der als das Hauptelement arbeitet, und die Schutzschaltung in einem einzelnen Chip enthalten. Daher ist die Vorrichtung 116 darin das gleiche wie die Vorrichtungen 105 bis 110, daß eine parasitär erzeugte Kapazität und ein parasitär erzeugter Widerstand reduziert werden können und daß eine Reduzierung der Größe, eine Reduzierung der Herstellungskosten und eine ausgezeichnete Schutzleistung erzielt werden können. Speziell der Abschnitt selbst der freigelegten Oberfläche der n–-Schicht 3, der dem p-Wannenbereich 58 gegenüberliegt, arbeitet als die Gateelektrode des MOSFET 56. Daher kann eine einfache Struktur erzielt werden, kann das Herstellungsverfahren vereinfacht werden und können die Herstellungskosten reduziert werden.
  • In einem bevorzugten Herstellungsverfahren der Vorrichtung 116 werden die Schritte in dem bevorzugten Herstellungsverfahren der Vorrichtung 111, die bis zu dem in 50 gezeigten Schritt auszuführen sind, zuerst ausgeführt. Dann wird ein Feldoxidfilm 65 selektiv auf der freigelegten Oberfläche der n–-Schicht 3 gebildet, wie in 56 gezeigt ist. Der Feldoxidfilm 65 wird durch Ausführen des gleichen Schrittes wie in 17 gebildet. Danach wird ein nicht-dotierter Dünnfilmhalbleiter 78 auf einem Oxidfilm 73 und dem Feldoxidfilm 65, die Abschnitten entsprechen, die auf der freigelegten Oberfläche der n–-Schicht 3 vorgesehen sind, gebildet, wie in 57 gezeigt ist. Der Dünnfilmhalbleiter 78 wird durch den gleichen Schritt wie in 18 gebildet.
  • Als nächstes werden p- und n-Dotierungen selektiv in den Dünnfilmhalbleiter 78 durch den gleichen Schritt wie in 19 implantiert. Dann werden jede Elektrode und eine Verdrahtung zum Verbinden der Elektroden gebildet, wie in 55 gezeigt ist. Folglich wird die Vorrichtung 116 fertiggestellt. Somit kann die Vorrichtung 116 durch ein gut bekanntes, herkömmliches Waferverfahren in der gleichen Art wie die Vorrichtung 101 hergestellt werden, ohne daß speziell komplizierte Schritte benötigt werden. Zusätzlich ist es nicht notwendig, die vergrabene Meßelektrode 8 des IGBT und die Gateelektrode G des MOSFET 56 zu bilden. Folglich können die Zahl der Herstellungsschritte und die Herstellungskosten speziell effektiv reduziert werden.
  • 17. Siebzehntes Ausführungsbeispiel
  • 58 ist eine Draufsicht, die eine Halbleitervorrichtung entsprechend dem siebzehnten Ausführungsbeispiel zeigt, und 59 ist eine Querschnittsansicht entlang der Linie A-A in 58. Eine Vorrichtung 117 unterscheidet sich von der Vorrichtung 105 entsprechend dem fünften Ausführungsbeispiel besonders darin, daß eine Potentialfixierungsschicht 201, die eine p-Halbleiterschicht ist, selektiv derart gebildet ist, daß ein Bereich, der einen Abschnitt direkt unterhalb eines Feldoxidfilmes 15 in einer oberen Hauptoberfläche des Halbleitersubstrates 90 enthält, bedeckt wird, und daß eine Potentialfixierungselektrode (F) 202 in Kontakt mit einer freigelegten Oberfläche der Potentialfixierungsschicht 201 ist. Die Potentialfixierungselektrode 202 ist mit einer Emitterelektrode 11 verbunden. Folglich ist ein elektrisches Potential der Potentialfixierungsschicht 201 auf ein elektrisches Potential der Emitterelektrode 11 fixiert, d.h. auf ein Emitterpotential.
  • Ein Hauptelement 203, das als IGBT gebildet ist, ändert wiederholt seinen Zustand zwischen dem Ein-Zustand und dem Aus-Zustand während dem Betrieb. Folglich fluktuiert ein elektrisches Potential einer n–-Schicht 3. In der Vorrichtung 117 ist jedoch ein Dünnfilmhalbleiter 92, der eine Komponente einer Schutzschaltung ist, nicht direkt gegenüber der n–-Schicht 3 über den Feldoxidfilm 15, sondern die Potentialfixierungsschicht 201, die auf das Emitterpotential fixiert ist, ist zwischen dem Dünnfilmhalbleiter 92 und der n–-Schicht 3 vorgesehen. In anderen Worten wird ein effektives Substratpotential der Schutzschaltung auf dem Emitterpotential gehalten. Aus diesem Grund ist es möglich, den Einfluß der Fluktuation in dem elektrischen Potential der n–-Schicht 3 auf die Schutzschaltung zu unterdrücken. Genauer ist es möglich, einen Vorteil zu erzielen, daß der Betrieb der Schutzschaltung stabilisiert wird.
  • Weiterhin wird eine Verdrahtung normalerweise auf dem Feldoxidfilm 15 vorgesehen. Die Verdrahtung ist nicht direkt gegenüber der n–-Schicht 3 mit dem dazwischen vorgesehenen Feldoxidfilm 15, sondern die Potentialfixierungsschicht 201 ist zwischen der Verdrahtung und der n–-Schicht 3 vorgesehen. Aus diesem Grund gibt es keine Möglichkeit, daß eine Fluktuation in einem elek trischen Potential der Verdrahtung den Betrieb des Hauptelementes 203 beeinflussen kann.
  • In der Vorrichtung 117 sind eine große Anzahl von linearen Gategräben 85 auf dem Hauptelement 203 parallel zueinander in der gleichen Art wie in der Vorrichtung 110 entsprechend dem zehnten Ausführungsbeispiel angeordnet. Eine bandförmige Zelle entspricht einem der Gategräben 85. In anderen Worten enthält das Hauptelement 203 eine große Zahl von bandförmigen IGBT-Zellen, die zueinander parallel angeordnet sind.
  • Eine vergrabene Meßelektrode 8 ist ein Element zum Messen einer Änderung eines elektrischen Potentials des Hauptelementes 203 zum Erfassen von anormalen Umständen des Hauptelementes 203. Aus diesem Grund ist es gewünscht, daß ein Meßgraben 86 in dem Hauptelement 203 gebildet ist. In der Vorrichtung 117 ist der Meßgraben 86 durch spezielles Auswählen eines Abschnittes in dem Hauptelement 203, das benachbart zu der Potentialfixierungsschicht 201 ist, d.h. eine Nachbarschaft eines Randes des Hauptelementes 203, gebildet. In anderen Worten ist der Meßgraben 86 in einem Abschnitt, der zwischen allen Gategräben 85 in dem Hauptelement 203 und der Potentialfixierungsschicht 201 vorgesehen ist, gebildet.
  • In diesem Abschnitt ist weiterhin die n–-Schicht 3 an der oberen Hauptoberfläche des Halbleitersubstrates 90 freigelegt. Genauer ist der Meßgraben 86 derart vorgesehen, daß er an der freigelegten Oberfläche der n–-Schicht 3 in der gleichen Art wie der Meßgraben 86 entsprechend den anderen Ausführungsbeispielen geöffnet ist. Folglich mißt die vergrabene Meßelektrode 8, die in dem Meßgraben 86 vergraben ist, die Änderung des elektrischen Potentials der n–-Schicht 3.
  • Die vergrabene Meßelektrode 8 ist an einem Ende des Hauptelementes 203, das nahe zu der Schutzschaltung ist, vorgesehen. Daher kann eine Verdrahtungsverbindung einer Meßelektrode 14 und einer Gateelektrode G eines MOSFET 21 miteinander am kürzesten gebildet werden. Als Ergebnis ist es möglich, eine Induktion, eine Kapazität, einen Widerstand und ähnliches, die parasitär auf der Verdrahtung erzeugt werden, zu reduzieren. Somit kann der Einfluß einer parasitären Kapazität oder ähnliches auf den Betrieb der Schutzschaltung effektiver unterdrückt werden.
  • Zum Reduzieren einer Fluktuation des elektrischen Potentiales der Potentialfixierungsschicht 201 ist es wünschenswert, daß eine Dotierungskonzentration der Potentialfixierungsschicht 201 sehr viel höher als die der n–-Schicht 3 eingestellt ist. Ein Grund liegt darin, daß es zum Reduzieren der Fluktuation des elektrischen Potentials der Potentialfixierungsschicht 201 notwendig ist, daß eine Spannung zwischen der Emitterelektrode 11 und einer Kollektorelektrode 12 in dem Aus-Zustand des Hauptelementes 203 hauptsächlich der n–-Schicht 3 aufgelegt wird und die Last auf die Potentialfixierungsschicht 201 so klein sein soll, daß sie ignoriert wird. Ein anderer Grund ist, daß ein Teil eines Hauptstromes (eines Kollektorstromes) derart aufgeteilt wird, daß er in die Potentialfixierungsschicht 201 fließt, und es notwendig ist, einen Spannungsabfall, der an der Potentialfixierungsschicht 201 durch die Nebenstromkomponente erzeugt wird, zu reduzieren.
  • Es ist zum Beispiel die Dotierungskonzentration der Potentialfixierungsschicht 201 gleich zu oder höher als die Dotierungskonzentrationen einer p-Basisschicht 4 und eines Schutzringes (eine ringförmige p-Halbleiterschicht, die entlang der Peripherie des Halbleitersubstrates 90 zum Erhöhen einer Durchbruchsspannung vorgesehen, wobei die Schicht nicht gezeigt ist), wenn er vorgesehen ist, eingestellt. Wenn die Dotierungskonzentrationen dieser Halbleiterschichten zueinander gleich eingestellt sind, können die Halbleiterschichten gleichzeitig in dem gleichen Schritt gebildet werden. In anderen Worten ist es möglich, einen Vorteil zu erzielen, daß ein Herstellungsverfahren der Vorrichtung vereinfacht werden kann.
  • In der Vorrichtung 117 ist weiterhin die Potentialfixierungselektrode 202 an einem Ende nahe dem Hauptelement 203 in der freigelegten Oberfläche der Potentialfixierungsschicht 201 gebildet. Genauer ist die Potentialfixierungselektrode 202 in einem Abschnitt vorgesehen, der zwischen dem Hauptelement 203 und der Schutzschaltung in der freigelegten Oberfläche der Potentialfixierungsschicht 201 liegt. Somit ist die Potentialfixierungselektrode 202 mit einem Abschnitt der Potentialfixierungsschicht 201, der der am nähesten zu dem Hauptelement 203, in dem eine Fluktuation im elektrischen Potential verursacht wird, ist, verbunden. Daher ist das elektrische Potential der Potentialfixierungsschicht 201 effektiver auf das Emitterpotential fixiert.
  • 60 und 61 sind Ansichten, die ein bevorzugtes Herstellungsverfahren der Vorrichtung 117 zeigen. Zum Herstellen der Vorrichtung 117 wird ein in 60 gezeigter Schritt zuerst ausgeführt. In dem in 60 gezeigten Schritt, wird ein Halbleitersubstrat 90 zuerst gebildet. Eine p+-Kollektorschicht 1, eine n+-Pufferschicht 2 und eine n–-Schicht 3 werden in dieser Reihenfolge von einer unteren Hauptoberfläche zu einer oberen Hauptoberfläche in dem Halbleitersubstrat 90 vorgesehen.
  • Dann werden eine p-Basisschicht 4 und eine Potentialfixierungsschicht 201 selektiv in einer freigelegten Oberfläche der n–-Schicht 3 zur gleichen Zeit gebildet. Die p-Basisschicht 4 und die Potentialfixierungsschicht 201 werden mit einem Abstand voneinander gebildet. Als nächstes werden eine n+-Emitterschicht 5 und eine p+-Kontaktschicht 6 selektiv innerhalb einer freigelegten Oberfläche der p-Basisschicht 4 flacher als die p-Basisschicht 4 gebildet.
  • Die p-Basisschicht 4, die Potentialfixierungsschicht 201, die n+-Emitterschicht 5 und die p+-Kontaktschicht 6 werden selektiv durch Implantieren einer p- oder einer n-Dotierung unter Verwendung einer Maske, die durch eine bekannte Bemusterungstechnik bemustert ist, und dann durch Diffundieren der implantierten Dotierungen gebildet.
  • Speziell werden die p-Basisschicht 4 und die Potentialfixierungsschicht 201 durch gleichzeitiges Implantieren der p-Dotierung unter Verwendung einer einzelnen Maske und dann durch Diffundieren der implantierten Dotierung gebildet. Folglich wird die Potentialfixierungsschicht 201 mit der gleichen Dotierungskonzentration wie in der p-Basisschicht 4 gleichzeitig durch gemeinsame Schritte gebildet. Die p+-Kontaktschicht 6 kann in nachfolgenden Schritten des Herstellungsverfahren anstatt in diesem Schritt gebildet werden. Wenn die p-Basisschicht 4 und die Potentialfixierungsschicht 201 zwei unterschiedliche Dotierungskonzentrationen aufweisen, werden sie separat in unterschiedlichen Schritten, die unterschiedliche Masken verwenden, gebildet.
  • Danach wird eine Oxidfilmmaske 70 zum Grabenätzen auf einer oberen Hauptoberfläche des Halbleitersubstrates 90 gebildet. Öffnungen 71 und 72 werden selektiv auf der Oxidfilmmaske 70 gebildet. Die Positionen der Öffnungen 71 und 72 werden entsprechend einem Gategraben 85 bzw. einem Meßgraben 86 eingestellt. Eine Mehrzahl von Öffnungen 71 werden entsprechend einer Mehrzahl von Gategräben 85 gebildet. In 60 ist nur eine Öffnung 71, die am nähesten zu der Öffnung 72 ist, als Beispiel für die Öffnungen 71 dargestellt.
  • Danach wird ein in 61 gezeigter Schritt durchgeführt, nachdem die in 7 bis 11 entsprechend dem ersten Ausführungsbeispiel gezeigten Schritte durchgeführt sind. In dem in 61 gezeigten Schritt wird ein Feldoxidfilm 15 selektiv auf einem Bereich in der oberen Hauptoberfläche des Halbleitersubstrates, wo die Potentialfixierungsschicht 201 freigelegt ist, gebildet. Alternativ kann der Feldoxidfilm 15 in jedem der in 60 und 7 bis 11 gezeigten Schritte gebildet werden, er kann zum Beispiel gebildet werden, bevor der Gategraben 85 und der Meß graben 86 gebildet sind. In jedem Verfahren wird die freigelegte Oberfläche der Potentialfixierungsschicht 201 mit dem Feldoxidfilm 15 bedeckt, wobei ein Bereich freigelassen wird, der zum Verbinden mit einer Potentialfixierungselektrode 202 notwendig ist.
  • Nachdem die in 18 bis 20 gezeigten Schritte des fünften Ausführungsbeispieles ausgeführt sind, wird eine Gateelektrode G auf einem Gateoxidfilm 25 gebildet, wie in 59 gezeigt ist. Dann wird die Potentialfixierungselektrode 202 gleichzeitig auf der Potentialfixierungsschicht 201 zusätzlich zu einer Kathodenelektrode CA und einer Sourceelektrode S einer Schutzschaltung in den Schritten des Bildens einer Emitterelektrode 11, einer Gateelektrode 13 und einer Meßelektrode 14 eines IGBT gebildet. In diesem Verfahren werden die Emitterelektrode 11, die Potentialfixierungselektrode 202 und die Sourceelektrode S, die Gateelektrode 13 und die Kathodenelektrode CA bzw. die Meßelektrode 14 und die Gateelektrode G miteinander durch bemusterte Verdrahtungen verbunden. Danach wird eine Kollektorelektrode 12 an einer freigelegten Oberfläche der p+-Kollektorschicht 1 gebildet. Somit wird die Vorrichtung 117 fertiggestellt.
  • Wie oben beschrieben wurde, kann die Vorrichtung 117 durch Kombination des gleichen Waferverfahrens wie bei einer Technik zum Herstellen der herkömmlichen Vorrichtung 151 und einer bekannten Technik zum Herstellen eines Dünnfilmtransistors hergestellt werden, ohne daß speziell komplizierte Schritte benötigt werden. Ein Teil des Herstellungsverfahrens, wie zum Beispiel der Schritt des Bildens der Potentialfixierungsschicht 201, die Schritte des Bildens der Elektroden und ähnliches, können gemeinsam verwendet werden. Folglich können die Herstellungskosten ebenfalls reduziert werden.
  • Bei der Vorrichtung 117 ist ein Dünnfilmhalbleiter 92 in einer Ebene auf dem Feldoxidfilm 15 gebildet. Daher weist der Dünnfilmhalbleiter 92 ausgezeichnete kristalline Eigenschaften auf, obwohl er aus Polysilizium gebildet ist. Aus diesem Grund ist es möglich, einen Vorteil zu erzielen, daß die Eigenschaften des MOSFET 21, wie zum Beispiel eine Mobilität der Ladungsträger und ähnliches, in der gleichen Art wie in der Vorrichtung 105 entsprechend dem fünften Ausführungsbeispiel ausgezeichnet sind.
  • 18. Achtzehntes Ausführungsbeispiel
  • 62 ist eine Draufsicht, die eine Halbleitervorrichtung entsprechend einem achtzehnten Ausführungsbeispiel zeigt, und 63 ist eine Querschnittsansicht entlang der Linie B-B in 62. Eine Vorrichtung 118 unterscheidet sich von der Vorrichtung 117 entsprechend dem siebzehnten Ausführungsbeispiel besonders darin, daß eine vergrabene Meßelektrode 8 nicht an einem Ende eines Hauptelementes 203 sondern an einem Abschnitt zwischen einer Mehrzahl von vergrabenen Gateelektroden 7 vorgesehen ist.
  • In der Vorrichtung 118 ist ein Meßgraben 86 in einem Abschnitt gebildet, der zwischen der Mehrzahl von Gateelektroden 85 vorgesehen ist, d.h. in einem Abschnitt, der zwischen zwei beliebigen benachbarten Gategräben 85 vorgesehen ist. Eine p-Basisschicht 4 ist nicht in einem Abschnitt gebildet, in dem der Meßgraben 86 gebildet ist. Das heißt, daß in der Vorrichtung 118 der Meßgraben 86 an einer freigelegten Oberfläche einer n–-Schicht 3 in einer oberen Hauptoberfläche eines Halbleitersubstrates 90 derart vorgesehen ist, daß er nicht angrenzend zu einem Kanalbereich CH in der gleichen Art wie in der Vorrichtung 117 ist. Folglich liegt die vergrabene Gateelektrode 8, die in dem Meßgraben 86 vergraben ist, gegenüber der n–-Schicht 3 mit einem dazwischen vorgesehenen Meßoxidfilm 10.
  • In der Vorrichtung 118 mißt folglich die vergrabene Meßelektrode 8 nicht ein elektrisches Potential der n–-Schicht 3 an dem Ende des Hauptelementes 203 sondern an einem Abschnitt, der zwischen den vergrabenen Gateelektroden 7 liegt, d.h. in dem Inneren des Hauptelementes 203. Aus diesem Grund können anormale Umstände des Hauptelementes 203 genauer erfaßt werden. In anderen Worten ist es möglich, einen Vorteil zu erzielen, daß die Genauigkeit der Erfassung von anormalen Umständen hoch ist.
  • 64 und 65 sind Ansichten, die ein bevorzugtes Herstellungsverfahren der Vorrichtung 118 zeigen. Zum Herstellen der Vorrichtung 118 wird zuerst ein in 64 gezeigter Schritt ausgeführt. In dem in 64 gezeigten Schritt wird zuerst ein Halbleitersubstrat 90, das eine p+-Kollektorschicht 1, eine n+-Pufferschicht 2 und eine n–-Schicht 3 enthält, gebildet. Dann werden eine p-Basisschicht 4 und eine Potentialfixierungsschicht 201 selektiv in einer freigelegten Oberfläche der n–-Schicht 3 zur gleichen Zeit gebildet.
  • Die p-Basisschicht 4 und die Potentialfixierungsschicht 201 werden mit einem Abstand voneinander gebildet. Zusätzlich wird die p-Basisschicht 4 mit Ausnahme eines Abschnittes, in dem ein Meßgraben 86 zu bilden ist, gebildet. In der gleichen Art wie in dem in 60 gezeigten Schritt entsprechend dem siebzehnten Ausführungsbeispiel werden die p-Basisschicht 4 und die Potentialfixierungsschicht 201 durch gleichzeitiges Implantieren einer p-Dotierung unter Verwendung einer einzelnen Maske und dann durch Diffundieren der implantierten Dotierung gebildet.
  • Als nächstes werden eine n+-Emitterschicht 5 und eine p+-Kontaktschicht 6 selektiv innerhalb einer freigelegten Oberfläche der p-Basisschicht 4 flacher als die p-Basisschicht 4 gebildet. Die p+-Kontaktschicht 6 kann in nachfolgenden Schritten des Herstellungsverfahrens anstatt in diesem Schritt gebildet werden. Wenn die p-Basisschicht 4 und die Potentialfixierungsschicht 201 unterschiedliche Dotierungskonzentrationen aufweisen sollen, sind sie durch unterschiedliche Schritte unter Verwendung von unterschiedlichen Masken zu bilden.
  • Danach wird eine Oxidfilmmaske 70 zum Grabenätzen auf einer oberen Hauptoberfläche des Halbleitersubstrates 90 gebildet. Öff nungen 71 und 72 werden selektiv auf der Oxidfilmmaske 70 gebildet. Die Positionen der Öffnungen 71 und 72 sind entsprechend einem Gategraben 85 bzw. dem Meßgraben 86 eingestellt. Eine Mehrzahl der Öffnungen 71 wird entsprechend einer Mehrzahl von Gategräben 85 gebildet. Die Öffnung 72 liegt zwischen zwei benachbarten Öffnungen 71 und wird in einem Abschnitt an einer oberen Hauptoberfläche des Halbleitersubstrates 90 gebildet, an der die n–-Schicht 3 freigelegt ist.
  • Als nächstes wird ein anisotropes Ätzen unter Verwendung der Oxidfilmmaske 70 als Maske derart durchgeführt, daß der Gategraben 85 und der Meßgraben 86 gebildet werden, wie in 65 gezeigt ist. In diesem Fall werden der Gategraben 85 und der Meßgraben 86 derart gebildet, daß sie die gleiche Tiefe aufweisen.
  • Es werden verschiedene Elektroden gebildet, wie in 63 gezeigt ist, nachdem die in 8 bis 11 gezeigten Schritte des ersten Ausführungsbeispieles, der in 61 gezeigte Schritt des siebzehnten Ausführungsbeispieles und die in 18 bis 20 gezeigten Schritte des fünften Ausführungsbeispieles ausgeführt sind. Da ein Verfahren zum Bilden von jeder Elektrode und Verdrahtungen, die diese verbinden, das gleiche ist wie der in 59 gezeigten Schritt des siebzehnten Ausführungsbeispieles, wird seine detaillierte Beschreibung ausgelassen. Die Vorrichtung 118 wird durch die oben erwähnten Schritte fertiggestellt.
  • Wie oben beschrieben wurde, kann die Vorrichtung 118 durch eine Kombination des gleichen Waferverfahrens wie bei der Technik zum Herstellen der herkömmlichen Vorrichtung 151 und einer bekannten Technik zum Herstellen eines Dünnfilmtransistors hergestellt werden, ohne speziell komplizierte Schritte zu benötigen. Ein Teil des Herstellungsverfahrens, wie zum Beispiel der Schritt des Bildens der Potentialfixierungsschicht 201, die Schritte des Bildens der Elektroden und ähnliches, können gemeinsam verwendet werden. Folglich können die Herstellungskosten ebenfalls reduziert werden. Weiterhin wird ein Dünnfilmhalbleiter 92 in einer Ebene auf einem Feldoxidfilm 15 gebildet. Daher ist es möglich, einen Vorteil zu erzielen, daß Eigenschaften eines MOSFET 21, wie zum Beispiel eine Mobilität der Ladungsträger und ähnliches, in der gleichen Art wie in der Vorrichtung 105 entsprechend dem fünften Ausführungsbeispiel ausgezeichnet sind.
  • 19. Neunzehntes Ausführungsbeispiel
  • 66 ist eine Draufsicht, die eine Halbleitervorrichtung entsprechend einem neunzehnten Ausführungsbeispiel zeigt, und 67 ist eine Querschnittsansicht entsprechend der Linie C-C in 66. Eine Vorrichtung 119 unterscheidet sich von der Vorrichtung 117 entsprechend dem siebzehnten Ausführungsbeispiel besonders darin, daß eine Potentialfixierungselektrode 202 ringförmig auf einer freigelegten Oberfläche einer Potentialfixierungsschicht 201 derart gebildet, daß sie einen Dünnfilmhalbleiter 92, der eine Komponente einer Schutzschaltung ist, umgibt. Aus diesem Grund wird eine Fluktuation des elektrischen Potentials der Potentialfixierungsschicht 201 effizienter unterdrückt. Als Ergebnis ist es möglich, einen Vorteil zu erzielen, daß ein Betrieb der Schutzschaltung weiter stabilisiert wird.
  • Die Vorrichtung 119 kann durch Ausführen des gleichen Verfahrens wie das Herstellungsverfahren der Vorrichtung 117 entsprechend dem siebzehnten Ausführungsbeispiel hergestellt werden. In einem Schritt des Bildens der Potentialfixierungselektrode 202 auf der freigelegten Oberfläche der Potentialfixierungsschicht 201 wird die Potentialfixierungselektrode 202 ringförmig derart gebildet, daß sie einen unterhalb des Dünnfilmhalbleiters 92 angeordneten Feldoxidfilm 15 umgibt. Andere Herstellungsschritte sind die gleichen wie in dem Herstellungsverfahren der Vorrichtung 117. Daher kann der gleiche Vorteil wie in dem Herstellungsverfahren entsprechend dem siebzehnten Ausführungsbeispiel erzielt werden.
  • 20. Zwanzigstes Ausführungsbeispiel
  • 68 ist eine Draufsicht, die eine Halbleitervorrichtung entsprechend einem zwanzigsten Ausführungsbeispiel zeigt, und 69 ist eine Querschnittsansicht entlang der Linie D-D in 68. Eine Vorrichtung 120 unterscheidet sich von der Vorrichtung 107 entsprechend dem siebten Ausführungsbeispiel besonders darin, daß eine Ladungsträgerentfernungsschicht 210, die eine p+-Halbleiterschicht ist, selektiv in einer freigelegten Oberfläche einer n–-Schicht 3 zwischen einem Hauptelement 203 und einem p-Wannenbereich 32 in einer oberen Hauptoberfläche eines Halbleitersubstrates 90 gebildet ist und daß eine Ladungsträgerentfernungselektrode (R) 211 in Kontakt mit einer freigelegten Oberfläche der Ladungsträgerentfernungsschicht 210 ist. Die Ladungsträgerentfernungselektrode 211 ist mit einer Emitterelektrode 11 verbunden. Die Ladungsträgerentfernungsschicht 210 ist separat von sowohl dem p-Wannenbereich 32 als auch einer p-Basisschicht 4 gebildet.
  • Wenn das Hauptelement 203, das als ein IGBT gebildet ist, arbeitet, fließt ein Hauptstrom (ein Kollektorstrom) von einer Kollektorelektrode 12 zu der Emitterelektrode 11. Es gibt die Möglichkeit, daß der Betrieb einer Schutzschaltung beeinflußt werden kann, wenn ein Teil des Hauptstromes in den p-Wannenbereich 32 fließt. In der Vorrichtung 120 ist jedoch die Ladungsträgerentfernungsschicht 210 mit der Emitterelektrode 11 über die Ladungsträgerentfernungselektrode 211 verbunden und eine Verdrahtung ist zwischen dem Hauptelement 203 und dem p-Wannenbereich 32 vorgesehen. Daher fließt ein Teil des Hauptstromes bevorzugter in die Ladungsträgerentfernungsschicht 210 als in den p-Wannenbereich 32, der eine Komponente der Schutzschaltung ist.
  • Genauer wird bevorzugt ein Loch, das als Hauptteil eines Ladungsträgers dient, der den Hauptstrom trägt, in die Ladungsträgerentfernungsschicht 210 entfernt (extrahiert). Daher wird eine Komponente des Hauptstromes, die im wesentlichen in den p-Wannenbereich 32 fließt, bevorzugt in der Ladungsträgerentfernungsschicht 210 absorbiert. Die Komponente des Hauptstromes, die in die Ladungsträgerentfernungsschicht 210 fließt, wird über die Ladungsträgerentfernungselektrode 211 und die Emitterelektrode 11 in der Außenseite wiedergewonnen.
  • In der Vorrichtung 120 ist daher die Ladungsträgerentfernungsschicht 210 vorgesehen, die mit der Emitterelektrode 11 verbunden ist. Daher ist es möglich, ein Phänomen zu unterdrücken, indem ein Teil des Hauptstromes in die Schutzschaltung fließt.
  • Folglich wird der Einfluß des Hauptstromes auf die Schutzschaltung unterdrückt, so daß der Betrieb der Schutzschaltung stabilisiert werden kann.
  • Eine andere Ladungsträgerentfernungselektrode 211 kann in Kontakt mit einer freigelegten Oberfläche des p-Wannenbereiches 32 (speziell ein Abschnitt der freigelegten Oberfläche, der am nähesten zu der Ladungsträgerentfernungsschicht 210 ist) in der gleichen Art wie die Potentialfixierungselektrode 202, die auf der Potentialfixierungsschicht 201 (59) vorgesehen ist, kommen. Die Ladungsträgerentfernungselektrode 211 ist ebenfalls mit der Emitterelektrode 11 verbunden. Folglich kann die Komponente des Hauptstromes, die in den p-Wannenbereich 32 fließt, effektiv in die Emitterelektrode 11 entfernt werden. Als Ergebnis kann die Stabilität des Betriebs der Schutzschaltung noch weiter verbessert werden.
  • 70 ist eine Ansicht, die ein bevorzugtes Herstellungsverfahren der Vorrichtung 120 zeigt. Zum Herstellen der Vorrichtung 120 kann der in 70 gezeigte Schritt ausgeführt werden, wenn zum Beispiel die in 29 und 30 gezeigten Schritte entsprechend dem Herstellungsverfahren des siebten Ausführungsbeispieles ausgeführt sind. In dem in 70 gezeigten Schritt wird eine Ladungsträgerentfernungsschicht 210 selektiv in einer freigelegten Oberfläche einer n–-Schicht 3 zwischen einer p-Basisschicht 4 und einem p-Wannenbereich 32 gebildet.
  • Die Ladungsträgerentfernungsschicht 210 wird derart gebildet, daß sie von sowohl der p-Basisschicht 4 als auch dem p-Wannenbereich 32 getrennt ist. Die Ladungsträgerentfernungsschicht 210 wird durch selektives Implantieren einer p-Dotierung in die freigelegte Oberfläche der n–-Schicht 3 durch eine bemusterte Maske und dann durch Durchführen einer Wärmebehandlung zum Diffundieren der implantierten Dotierung in der gleichen Art wie bei dem p-Wannenbereich 32 und der p-Basisschicht 4 gebildet.
  • Die p-Basisschicht 4, der p-Wannenbereich 32 und die Ladungsträgerentfernungsschicht 210 können in jeder Reihenfolge gebildet werden. Wenn eine Dotierungskonzentration der Ladungsträgerentfernungsschicht 210 gleich zu der des p-Wannenbereiches 32 und der p-Basisschicht 4 eingestellt ist, können die p-Basisschicht 4, der p-Wannenbereich 32 und die Ladungsträgerentfernungsschicht 210 gleichzeitig in dem gleichen Schritt gebildet werden. Wenn sie zur gleichen Zeit gebildet werden, können die Anzahl der Schritte und die Herstellungskosten reduziert werden.
  • Als nächstes werden die in 31 bis 37 gezeigten Schritte in der gleichen Art wie in dem Herstellungsverfahren entsprechend dem siebten Ausführungsbeispiel durchgeführt. Dann wird eine Gateelektrode G selektiv auf einem Gateoxidfilm 41 gebildet, wie in 69 gezeigt ist. Danach wird eine Ladungsträgerentfernungselektrode 211 gleichzeitig und zusätzlich zu einer Anodenelektrode AN, einer Drainelektrode D und einer Sourceelektrode S der Schutzschaltung in den Schritten des Bildens einer Emitterelektrode 11, einer Gateelektrode 13 und einer Meßelektrode 14 eines IGBT gebildet.
  • In diesem Verfahren werden die Emitterelektrode 11, die Ladungsträgerentfernungselektrode 211 und die Sourceelektrode S, die Gateelektrode 13 und die Anodenelektrode AN einer Diode 33, die Meßelektrode 14 und die Gateelektrode G bzw. die Anodenelektrode AN einer Zener-Diode 36 und die Drainelektrode D miteinander mit bemusterten Verdrahtungen verbunden. Danach wird eine Kollektorelektrode 12 auf einer freigelegten Oberfläche einer p+-Kollektorschicht 1 gebildet. Somit wird die Vorrichtung 120 fertiggestellt.
  • Wie oben beschrieben wurde, kann die Vorrichtung 120 in einem bekannten Waferverfahren in der gleichen Art wie die Vorrichtung 101 hergestellt werden, ohne speziell komplizierte Schritte zu benötigen. Zusätzlich können die meisten der Herstellungsschritte gemeinsam für das Hauptelement und die Schutzschaltung verwendet werden. Folglich können die Zahl der Herstellungsschritte und die Herstellungskosten reduziert werden.
  • 21. Einundzwanzigstes Ausführungsbeispiel
  • 71 ist eine Draufsicht einer Halbleitervorrichtung entsprechend einem einundzwanzigsten Ausführungsbeispiel, und 72 ist eine Querschnittsansicht entlang der Linie E-E in 71. Eine Vorrichtung 121 unterscheidet sich von der Vorrichtung 120 entsprechend dem zwanzigsten Ausführungsbeispiel besonders darin, daß eine vergrabene Meßelektrode 8 nicht an einem Ende eines Hauptelementes 203 sondern an einem Abschnitt zwischen einer Mehrzahl von vergrabenen Gateelektroden 7 vorgesehen ist. Folglich können anormale Umstände des Hauptelementes 203 genauer in der gleichen Art wie in der Vorrichtung 118 entsprechend dem achtzehnten Ausführungsbeispiel erfaßt werden. In andern Worten ist es möglich, einen Vorteil zu erzielen, daß die Präzision der Erfassung von anormalen Umständen hoch ist.
  • Die Vorrichtung 121 kann leicht durch Ausführen des Verfahrens zum Herstellen der Vorrichtung 118 und des Verfahrens zum Herstellen der Vorrichtung 120 in Kombination hergestellt werden. Da das Herstellungsverfahren der Vorrichtung 121 von den Herstellungsverfahren der Vorrichtungen 118 und 120, die oben beschrieben wurden, offensichtlich ist, wird seine detaillierte Beschreibung ausgelassen.
  • 22. Zweiundzwanzigstes Ausführungsbeispiel
  • 73 ist eine Draufsicht einer Halbleitervorrichtung entsprechend einem zweiundzwanzigsten Ausführungsbeispiel, und 74 ist eine Querschnittsansicht entlang der Linie F-F in 73. Eine Vorrichtung 122 unterscheidet sich von der Vorrichtung 108 entsprechend dem achten Ausführungsbeispiel besonders darin, daß eine Potentialfixierungsschicht 201, die eine p-Halbleiterschicht ist, selektiv derart gebildet ist, daß ein Bereich, der einen Abschnitt unmittelbar unterhalb eines Feldoxidfilmes 15 in einer oberen Hauptoberfläche eines Halbleitersubstrates 90 enthält, bedeckt wird, und daß eine Potentialfixierungselektrode (F) 202 mit einer freigelegten Oberfläche der Potentialfixierungsschicht 201 verbunden ist und daß eine Ladungsträgerentfernungsschicht 210, die eine p+-Halbleiterschicht ist, selektiv auf einer freigelegten Oberfläche einer n–-Schicht 3 zwischen einem Hauptelement 203 und der Potentialfixierungsschicht 201 in der oberen Hauptoberfläche des Halbleitersubstrates 90 gebildet ist und daß eine Ladungsträgerentfernungselektrode (R) 211 mit einer freigelegten Oberfläche der Ladungsträgerentfernungsschicht 210 verbunden ist. Der p-Wannenbereich 32 (38) in der Vorrichtung 108 entsprechend dem achten Ausführungsbeispiel ist mit der Potentialfixierungsschicht 201 derart integriert, daß er in der Vorrichtung 122 ein Teil davon ist.
  • In der Vorrichtung 122 ist die Potentialfixierungsschicht 201, die auf ein Emitterpotential fixiert ist, zwischen einem Dünnfilmhalbleiter 93 und der n–-Schicht 3 in der gleichen Art wie in der Vorrichtung 117 entsprechend dem siebzehnten Ausführungsbeispiel vorgesehen. Folglich ist es möglich, den Einfluß einer Fluktuation des elektrischen Potentiales der n–-Schicht 3 auf einen Abschnitt, der den Dünnfilmhalbleiter 93 als Komponente aufweist, d.h. ein Abschnitt, der auf dem Feldoxidfilm 15 in einer Schutzschaltung gebildet ist, zu unterdrücken. In anderen Worten ist es möglich, einen Vorteil zu erzielen, daß der Be trieb des Abschnittes, der auf dem Feldoxidfilm 15 in der Schutzschaltung gebildet ist, stabilisiert wird.
  • Die Ladungsträgerentfernungsschicht 210, die mit einer Emitterelektrode 11 verbunden ist, ist in der gleichen Art wie in der Vorrichtung 120 entsprechend dem zwanzigsten Ausführungsbeispiel vorgesehen. Daher ist es möglich, ein Phänomen zu unterdrücken, bei dem ein Teil eines Hauptstromes in einen MOSFET 38 fließt, der als ein anderer Abschnitt der Schutzschaltung dient. Aus diesem Grund wird der Einfluß des Hauptstromes auf den gleichen Abschnitt unterdrückt, so daß der Betrieb stabilisiert werden kann. Folglich kann der Betrieb von sowohl dem Abschnitt, der auf dem Feldoxidfilm 15 gebildet ist, als auch von dem Abschnitt, der in dem Halbleitersubstrat 90 gebildet ist, d.h. die gesamte Schutzschaltung, stabilisiert werden.
  • In der gleichen Art wie in der Vorrichtung 117 ist die Potentialfixierungselektrode 202 auf einem Abschnitt in der freigelegten Oberfläche der Potentialfixierungsschicht 201, die zwischen dem Hauptelement 203 und der Schutzschaltung ist, vorgesehen. Daher kann eine Stabilität eines Schaltungsabschnittes, der auf einem Feldoxidfilm 15 gebildet ist, effizienter erhöht werden.
  • In der Vorrichtung 122 belegt weiterhin der Abschnitt (im folgenden als erster Abschnitt bezeichnet), der auf dem Feldoxidfilm 15 in der Schutzschaltung gebildet ist, eine Position, die näher zu dem Hauptelement 203 ist als der Abschnitt (im folgenden als zweiter Abschnitt bezeichnet), der in dem Halbleitersubstrat 90 gebildet ist. Der Hauptstrom fließt hauptsächlich in dem Hauptelement 203 und eine Dichte davon wird reduziert, wenn eine Position einen größeren Abstand von dem Hauptelement 203 aufweist. Der zweite Abschnitt, der mehr beeinflußt wird, wenn der Hauptstrom in die Potentialfixierungsschicht 201 eindringt, ist in einem Abschnitt vorgesehen, der einen größeren Abstand von dem Hauptelement 103 aufweist als der erste Abschnitt. Daher kann die Stabilität der gesamten Schutzschaltung effizienter er höht werden, ohne eine Fläche des Halbleitersubstrates 90 zu erhöhen.
  • In der Vorrichtung 122 ist eine vergrabene Meßelektrode 8 an einem Ende des Hauptelementes 203, d.h. in der Nachbarschaft der Schutzschaltung, in der gleichen Art wie in der Vorrichtung 117 entsprechend dem siebzehnten Ausführungsbeispiel vorgesehen. Daher kann eine Verdrahtungsverbindung einer Meßelektrode 14 und einer Gateelektrode G des MOSFET 38 am kürzesten gebildet werden. Als Ergebnis können eine Induktion, eine Kapazität, ein Widerstand und ähnliches, die parasitär an der Verdrahtung erzeugt werden, reduziert werden. Folglich kann der Einfluß einer parasitären Kapazität und ähnliches auf den Betrieb des zweiten Abschnittes der Schutzschaltung effizienter unterdrückt werden.
  • Zum Herstellen der Vorrichtung 122 ist es zuerst bevorzugt, daß der p-Wannenbereich 32 durch die Potentialfixierungsschicht 201 in dem in 70 gezeigten Schritt ersetzt wird. Genauer werden eine p-Basisschicht 4, eine Ladungsträgerentfernungsschicht 210 und eine Potentialfixierungsschicht 201 selektiv mit einem Abstand voneinander in einer oberen Hauptoberfläche eines Halbleitersubstrates 90, das eine p+-Kollektorschicht 1, eine n+-Pufferschicht 2 und eine n–-Schicht 3 aufweist, gebildet. Diese Schichten können gleichzeitig in dem gleichen Schritt gebildet werden und sie können einzeln durch separate Schritte gebildet werden.
  • Dann werden die gleichen Schritte wie in 31 bis 36 entsprechend dem siebten Ausführungsbeispiel ausgeführt. Der p-Wannenbereich 32 wird durch die Potentialfixierungsschicht 201 ersetzt, und der p+-Anodenbereich 35, der n+-Kathodenbereich 34 und der p+-Anodenbereich 37 werden nicht gebildet. Danach werden die gleichen Schritte wie in 17 und 18 entsprechend dem fünften Ausführungsbeispiel ausgeführt. Danach wird ein Oxidfilm 73 einem Bemustern in der gleichen Art wie in 37 derart ausgesetzt, daß die gleiche Struktur wie in 39 erhalten werden kann. Der Feldoxidfilm 15 wird auf der Potentialfixierungsschicht 201 gebildet.
  • Als nächstes wird der gleiche Schritt wie in 19 ausgeführt. Wie in 74 gezeigt ist, werden folglich ein n+-Kathodenbereich 17, ein p+-Anodenbereich 18 und ein n+-Kathodenbereich 20 selektiv in einem Dünnfilmhalbleiter, der auf dem Feldoxidfilm 15 vorgesehen ist, gebildet. Dann wird eine Gateelektrode G auf einem Gateoxidfilm 41 gebildet. Danach werden eine Potentialfixierungselektrode 202 und eine Ladungsträgerentfernungselektrode 211 gleichzeitig zusätzlich zu einer Kathodenelektrode CA, einer Drainelektrode D und einer Sourceelektrode S der Schutzschaltung in den Schritten des Bildens einer Emitterelektrode 11, einer Gateelektrode 13 und einer Leseelektrode 14 eines IGBT gebildet.
  • In diesem Verfahren werden die Emitterelektrode 11, die Ladungsträgerentfernungselektrode 211, die Potentialfixierungselektrode 202 und die Sourceelektrode S, die Gateelektrode 13 und die Kathodenelektrode CA einer Zener-Diode 16, die Leseelektrode 14 und die Gateelektrode G bzw. die Kathodenelektrode CA einer Diode 19 und die Drainelektrode D des MOSFET 38 miteinander durch bemusterte Verdrahtungen entsprechend verbunden. Danach wird eine Kollektorelektrode 12 auf einer freigelegten Oberfläche der p+-Kollektorschicht 1 gebildet. Somit wird die Vorrichtung 122 fertiggestellt.
  • Wie oben beschrieben wurde, kann die Vorrichtung 122 in einem bekannten Waferverfahren in der gleichen Art wie die Vorrichtung 101 hergestellt werden, ohne daß spezielle, komplizierte Schritte benötigt werden. Zusätzlich können die meisten der Herstellungsschritte gemeinsam für das Hauptelement und die Schutzschaltung verwendet werden. Folglich können die Zahl der Herstellungsschritte und die Herstellungskosten reduziert werden.
  • 23. Dreiundzwanzigstes Ausführungsbeispiel
  • 75 ist eine Draufsicht, die eine Halbleitervorrichtung entsprechend einem dreiundzwanzigsten Ausführungsbeispiel zeigt, und 76 ist eine Querschnittsansicht entlang der Linie G-G in 75. Eine Vorrichtung 123 unterscheidet sich von der Vorrichtung 122 entsprechend dem zweiundzwanzigsten Ausführungsbeispiel speziell darin, daß eine Dicke einer p+-Kollektorschicht 1 zwischen einer p+-Kollektorschicht 1a, die zu einem Hauptelement 203 gehört und ein Abschnitt (erster Abschnitt) ist, der Bereiche enthält, die unmittelbar unterhalb einer Emitterelektrode 11 und einer Gateelektrode 13 sind, und einer p+-Kollektorschicht 1b, die ein Abschnitt (ein zweiter Abschnitt), der einen Bereich unmittelbar unterhalb einer Schutzschaltung enthält, ist, variiert wird.
  • Die p+-Kollektorschicht 1b wird dünner als die p+-Kollektorschicht 1a gebildet. Aus diesem Grund wird eine Menge der Löcher, die von der p+-Kollektorschicht 1b geliefert wird, kleiner als die der Löcher, die von der p+-Kollektorschicht 1a geliefert wird. Folglich wird eine Komponente eines Hauptstromes, die zu der Schutzschaltung fließt, noch weiter derart reduziert, daß der Einfluß des Hauptstromes auf die Schutzschaltung noch effizienter unterdrückt werden kann. Folglich ist die Potentialfixierungselektrode 202 (74) nicht mit einer freigelegten Oberfläche einer Potentialfixierungsschicht 201 in der Vorrichtung 123 verbunden. Die Potentialfixierungselektrode 202 kann jedoch in der gleichen Art wie in der Vorrichtung 122 derart vorgesehen werden, daß die Stabilität der Schutzschaltung noch weiter verbessert wird.
  • Zwischen den beiden p+-Kollektorschichten 1a und 1b kann eine Dotierungskonzentration anstatt der Dicke oder können sowohl die Dicke als auch die Dotierungskonzentration variiert werden. Es ist bevorzugt, daß die Dotierungskonzentration in der p+-Kollektorschicht 1a hoch eingestellt ist und daß sie in der p+-Kollektorschicht 1b niedrig eingestellt ist. Wenn die Dotie rungskonzentration derart variiert wird, wird die Komponente des Hauptstromes, die zu der Schutzschaltung fließt, in der gleichen Art wie in dem Fall reduziert, bei dem die Dicke variiert ist.
  • Es ist wünschenswert, daß die p+-Kollektorschicht 1a des Hauptelementes 203 unter einer vergrabenen Meßelektrode 8, wie in 76 gezeigt ist, vorgesehen ist. In diesem Fall kann die Aktion bzw. der Betrieb der n–-Schicht 3 in der Nachbarschaft der vergrabenen Meßelektrode 8 äquivalent zu der des Hauptelementes 203 gesetzt werden. Genauer kann die Aktion des Hauptelementes 203 mit höherer Präzision durch die vergrabene Meßelektrode 8 gemessen werden.
  • 77 bis 80 sind Ansichten, die ein bevorzugtes Herstellungsverfahren der Vorrichtung 123 zeigen. Zum Herstellen der Vorrichtung 123 wird zuerst ein Halbleitersubstrat, in dem eine n+-Pufferschicht und eine n–-Schicht 3 vorgesehen sind, gebildet, wie in 77 gezeigt ist. Als nächstes werden eine p+-Kollektorschicht 1a und eine p+-Kollektorschicht 1b selektiv auf einer unteren Hauptoberfläche des Halbleitersubstrates 90, d.h. auf einer freigelegten Oberfläche der n+-Pufferschicht 2, gebildet, wie in 78 und 79 gezeigt ist. Jede von den p+-Kollektorschichten 1a und 1b kann früher gebildet werden.
  • Die Positionen der p+-Kollektorschichten 1a und 1b sind derart eingestellt, daß ein Bereich, der als das Hauptelement dient, und ein Bereich, an dem die Schutzschaltung zu bilden ist, entsprechend belegt werden. Beide p+-Kollektorschichten 1a und 1b werden selektiv durch selektives Implantieren einer p-Dotierung unter Verwendung einer Maske, die durch eine bekannte Bemusterungstechnik bemustert ist, und dann durch Diffundieren der implantierten Dotierung gebildet.
  • Eine Menge der implantierten Dotierung zum Bilden der p+-Kollektorschicht 1a ist höher eingestellt als die der implantierten Dotierung zum Bilden der p+-Kollektorschicht 1b. Zum Diffundieren der implantierten Dotierungen ist es beispielsweise bevorzugt, daß beide Dotierungen einer Wärmebehandlung zur gleichen Zeit ausgesetzt werden. Folglich werden p+-Kollektorschichten 1a und 1b mit unterschiedlicher Dicke und Dotierungskonzentrationen erhalten. Alternativ ist es möglich, die Dicke durch Bilden der p+-Kollektorschicht 1b zu variieren, nachdem die p+-Kollektorschicht 1a gebildet ist.
  • Dann werden eine p-Basisschicht 4, eine Ladungsträgerentfernungsschicht 210 und eine Potentialfixierungsschicht 201 selektiv in einer oberen Hauptoberfläche des Halbleitersubstrates 90, d.h. in einer freigelegten Oberfläche der n–-Schicht 3, gebildet, wie in 80 gezeigt ist. Diese Schichten werden mit einem Abstand voneinander gebildet. Die p-Basisschicht 4 wird oberhalb der p+-Kollektorschicht 1a gebildet und die Ladungsträgerentfernungsschicht 210 und die Potentialfixierungsschicht 201 werden oberhalb der p+-Kollektorschicht 1b gebildet. Danach werden die Schritte von und nach 31 in dem Herstellungsverfahren entsprechend dem siebten Ausführungsbeispiel ausgeführt. Somit wird die Vorrichtung 123 fertiggestellt. Es ist nicht immer notwendig, daß die Potentialfixierungselektrode 202 vorgesehen wird.
  • In dem oben erwähnten Beispiel wurden die p+-Kollektorschichten 1a und 1b gebildet, bevor die p-Basisschicht 4, die Ladungsträgerentfernungsschicht 210 und die Potentialfixierungsschicht 201 gebildet wurden. In einem Fall, bei dem die p+-Kollektorschicht 1a jedoch flacher bezüglich der Eigenschaften des Hauptelementes 203 gebildet werden soll, können die p+-Kollektorschichten 1a und 1b gebildet werden, nachdem die p-Basisschicht 4, die Ladungsträgerentfernungsschicht 210 und die Potentialfixierungsschicht 201 gebildet sind.
  • Somit kann die Vorrichtung 123 ebenfalls in einem bekannten Waferverfahren gebildet werden, ohne daß speziell komplizierte Schritte benötigt werden. Zusätzlich können die meisten der Her stellungsschritte für das Hauptelement und die Schutzschaltung gemeinsam verwendet werden. Folglich können die Zahl der Herstellungsschritte und die Herstellungskosten reduziert werden.
  • 24. Vierundzwanzigstes Ausführungsbeispiel
  • 81 ist eine Draufsicht, die eine Halbleitervorrichtung entsprechend einem vierundzwanzigsten Ausführungsbeispiel zeigt, und 82 ist eine Querschnittsansicht entlang der Linie H-H in 81. Eine Vorrichtung 124 unterscheidet sich von der Vorrichtung 122 entsprechend dem zweiundzwanzigsten Ausführungsbeispiel speziell darin, daß ein Lebensdauer-Killer selektiv durch Bestrahlen mit Elektronenstrahlen oder ähnlichem in einem Bereich in einem Halbleitersubstrat 90 direkt unterhalb der Schutzschaltung gebildet wird.
  • Wie in 82 gezeigt ist, wird der Lebensdauer-Killer bzw. das Element zum Verkürzen der Lebensdauer selektiv in einem Bereich 230 des Halbleitersubstrates 90 eingebracht, das den Bereich direkt unterhalb der Schutzschaltung enthält und das nicht ein Hauptelement 203 enthält. Der Lebensdauer-Killer ist ein Kristallfehler, der als Rekombinationszentrum der Ladungsträger derart dient, daß die Vernichtung bzw. Paarvernichtung der Ladungsträger gefördert wird. In dem Bereich, in dem der Lebensdauer-Killer eingebracht ist, wird eine Lebensdauer der Minoritätsladungsträger verkürzt.
  • Aus diesem Grund werden überschüssige Ladungsträger in dem Bereich 230 verringert. Daher wird ein Lochstrom, der in eine n–-Schicht 3 fließt, in dem Bereich 230 reduziert. Als Ergebnis wird eine Komponente eines Hauptstromes, die in dem Bereich direkt unterhalb der Schutzschaltung fließt, effizienter reduziert. In anderen Worten wird die Stabilität der Schutzschaltung effizienter verbessert. Speziell wird der Lebensdauer-Killer nicht in einen Bereich direkt unterhalb einer vergrabenen Meßelektrode 8 eingebracht. Daher kann der Betrieb der n–-Schicht 3 in der Nachbarschaft der vergrabenen Meßelektrode 8 gleich zu dem des Hauptelementes 203 gemacht werden. Genauer kann der Betrieb des Hauptelementes 203 mit höherer Präzision durch die vergrabene Meßelektrode 8 gemessen werden.
  • Da der Lebensdauer-Killer eingebracht ist, ist die Potentialfixierungselektrode 202 (74) nicht mit einer freigelegten Oberfläche einer Potentialfixierungsschicht 201 in der Vorrichtung 124 verbunden. In der gleichen Art wie in der Vorrichtung 122 kann jedoch die Potentialfixierungselektrode 202 derart vorgesehen werden, daß die Stabilität der Schutzschaltung noch mehr verbessert wird.
  • 83 ist eine Ansicht, die ein bevorzugtes Herstellungsverfahren der Vorrichtung 124 zeigt. Zum Herstellen der Vorrichtung 124 wird ein Elektronenstrahl 231 selektiv auf den Bereich 230 gestrahlt, wie in 83 gezeigt ist, nachdem die Vorrichtung 122 entsprechend dem zweiundzwanzigsten Ausführungsbeispiel fertiggestellt ist (die Potentialfixierungselektrode 202 muß nicht immer vorgesehen werden). Als Ergebnis wird der Lebensdauer-Killer über den gesamten Bereich 230 eingebracht.
  • Ein Wasserstoffionenstrahl kann selektiv von einer unteren Hauptoberfläche des Halbleitersubstrates 90 auf den Bereich 230 anstatt des Elektronenstrahles 231 gestrahlt werden. Ein Bereich bzw. eine Reichweite des Wasserstoffionenstrahles ist nicht so lang wie der des Elektronenstrahles. Daher wird der Lebensdauer-Killer hauptsächlich in einem unteren Schichtabschnitt des Bereiches 230 eingebracht. Sogar wenn der Lebensdauer-Killer in einen unteren Schichtabschnitt der n–-Schicht 3 eingebracht wird, wird eine Lebensdauer der Löcher, die als Minoritätsladungsträger, die von einer p+-Kollektorschicht 1 geliefert werden, dienen, verkürzt. Es ist ebenfalls möglich als Zeit zum Ausführen der Bestrahlung eine Zeit auszuwählen, bevor die Vorrichtung 122 beendet ist sowie nachdem sie beendet ist.
  • Somit kann die Vorrichtung 124 ebenfalls in einem bekannten Waferverfahren hergestellt werden, ohne daß speziell komplizierte Schritte benötigt werden. Zusätzlich können die meisten der Herstellungsschritte für das Hauptelement und die Schutzschaltung gemeinsam vorgesehen werden. Folglich können die Anzahl der Herstellungsschritte und die Herstellungskosten reduziert werden. Weiterhin kann die Stabilität des Betriebes der Schutzschaltung effektiv durch einfaches Hinzufügen des Schrittes der Bestrahlung mit dem Elektronenstrahl oder ähnlichem verbessert werden.
  • 25. Variante
  • (1) Die Vorrichtung gemäß jedem Ausführungsbeispiel, die oben beschrieben wurden, weist eine Struktur auf, bei der an dem Hauptelement erzeugte anormale Umstände über ein elektrisches Potential der n–-Schicht 3 erfaßt werden. Wenn das Hauptelement als IGBT oder EST mit der Ausnahme des MOSFET gebildet ist, ist genauer ein elektrisches Potential eines Halbleiterbereiches, der nicht direkt mit einem Paar der Hauptelektroden, nämlich eine von der Emitterelektrode E und der Kollektorelektrode C, verbunden ist, d.h. ein elektrisches Potential eines anderen Halbleiterbereiches eines Leitungstyps, der verschieden ist von einem Leitungstyp eines Halbleiterbereiches, der direkt mit den Elektroden verbunden ist, zu erfassen.
  • Folglich ist eine an die Meßelektrode 14 anzulegende Spannung niedriger als eine an die Kollektorelektrode C anzulegende Spannung eingestellt, so daß die Schutzschaltung, wie zum Beispiel der Transistor M1 oder ähnliches, leicht gebildet werden kann. In einem IGBT mit einer ausgelegten Betriebsspannung von zum Beispiel 1000V wird das elektrische Potential der Kollektorelektrode C innerhalb eines Bereiches von 0V bis 1000V sogar während des normalen Betriebs variiert. Ebenfalls in diesem Fall kann die an die Meßelektrode 14 anzulegende Spannung innerhalb eines Bereiches von zum Beispiel 0V bis 5V durch Bilden der Vorrich tung in einer solchen Art, daß die Meßelektrode 14 das elektrische Potential der n–-Schicht 3 erfaßt, eingestellt werden.
  • Die Vorrichtung entsprechend der vorliegenden Erfindung kann jedoch im allgemeinen derart gebildet sein, daß ein elektrisches Potential eines Halbleiterbereiches, das mit einer Änderung eines elektrischen Potentials von einer der Hauptelektroden, wie zum Beispiel eine Kollektorelektrode, die ihren Referenzwert an einem elektrischen Potential der anderen Hauptelektrode, wie zum Beispiel eine Emitterelektrode, d.h. ein Massepotential, definiert, geändert wird, erfaßt wird. Folglich ist es ebenfalls möglich für ein Erfassungsobjekt ein elektrisches Potential des Halbleiterbereiches, der direkt mit der Hauptelektrode verbunden ist, die nicht mit dem Massepotential verbunden ist, d.h. die Kollektorelektrode 12 in den Beispielen des IGBT und des EST, oder ein elektrisches Potential des anderen Halbleiterbereiches, der mit dem oben erwähnten Halbleiterbereich, der den gleichen Leitungstyp aufweist, verbunden ist, einzustellen. 84 ist eine vordere Querschnittsansicht, die ein Beispiel des IGBT zeigt.
  • Eine Vorrichtung 125 unterscheidet sich von der Vorrichtung 107 (28) besonders darin, daß ein Meßgraben 86 nicht an einer oberen Hauptoberfläche eines Halbleitersubstrates 90 vorgesehen ist und daß eine vergrabene Meßelektrode 8 gegenüber einem Halbleiterbereich, der an einer unteren Hauptoberfläche des Halbleitersubstrates 90 freigelegt ist, d.h. eine p+-Kollektorschicht 1, mit einem dazwischen vorgesehenen Meßoxidfilm 10 liegt. Die Vorrichtung 117 bzw. 125 ist die gleiche wie die Vorrichtung 107 darin, daß eine Meßelektrode 14 mit der vergrabenen Meßelektrode 8 und mit einer Gateelektrode G eines MOSFET 38 über eine Verdrahtung verbunden ist.
  • Genauer erfaßt die Meßelektrode 14 ein elektrisches Potential der p+-Kollektorschicht 1, die eine Halbleiterschicht ist, die direkt mit einer Kollektorelektrode 12 in der Vorrichtung 125 verbunden ist. Ebenfalls in der Vorrichtung 125 kann die Erzeugung von anormalen Umständen bei dem IGBT, der als Hauptelement arbeitet, über die Meßelektrode 14 erfaßt werden. Eine solche Form ist ebenfalls effektiv bei einem Element mit einer beliebigen ausgelegten Betriebsspannung, wenn eine Dicke des Meßoxidfilmes 10 oder ähnliches derart eingestellt ist, daß die ausgelegte Betriebsspannung gleich zu oder geringer als eine Durchbruchsspannung des Meßoxidfilmes 10 ist. Speziell kann ebenfalls in einem Fall, bei dem eine Kapazität C(MOSFET) an der Schutzschaltungsseite groß ist, wie durch die Gleichung ausgedrückt ist, eine hohe Erfassungsempfindlichkeit erzielt werden.
  • (2) Obwohl das Beispiel, in dem der Transistor M1, der in der Schutzschaltung enthalten ist, als ein gewünschter MOSFET mit einer einfachsten Struktur gebildet ist, in den obigen Ausführungsbeispielen beschrieben wurde, kann der Transistor M1 im allgemeinen als Schaltungselement gebildet sein, das ein isoliertes Gate aufweist und als Reaktion auf ein zu dem isolierten Gate eingegebenes Spannungssignal ein-/ausgeschaltet wird.
  • (3) Obwohl das bevorzugte Beispiel, in dem die Schutzschaltung die Zener-Diode ZD mit einer exzellenten Temperatureigenschaft enthält, in den obigen Ausführungsbeispielen beschrieben wurde, können ein Varistor zum Erzeugen einer konstanten Spannung und andere allgemeine Spannungsregelelemente anstatt der Zener-Diode ZD verwendet werden. Das Spannungsregelelement bzw. Spannungssteuerelement ist zwischen dem Transistor M1 und der Gateelektrode G des Hauptelementes derart vorgesehen, daß ein durch einen Strom im Ein-Zustand, der in dem Transistor M1 fließt, erzeugter Spannungsabfall konstant gehalten werden kann, wenn der Transistor M1 eingeschaltet ist.
  • (4) Obwohl eine Polarität (Leitungstyp), wie zum Beispiel der n-IGBT oder ähnliches in den obigen Ausführungsbeispielen beschrieben wurde, kann die vorliegende Erfindung leicht auf einen p-IGBT oder ähnliches durch Ändern der Polarität und geeignetes Variieren der Beziehung zwischen den Größen angewendet werden.
  • (5) Obwohl eine Leistungshalbleitervorrichtung im allgemeinen in obigen Ausführungsbeispielen beschrieben wurde, ist die vorliegende Erfindung darauf nicht beschränkt, sondern kann ebenfalls auf Nicht-Leistungshalbleitervorrichtung, wie zum Beispiel ein Signalelement, angewendet werden.
  • (6) Obwohl Beispiele des Hauptelementes, das ein Halbleiterelement mit isoliertem Gate ist, z.B. IGBT, in den vorhergehenden Ausführungsbeispielen gezeigt wurden, ist die vorliegende Erfindung darauf nicht beschränkt. Beispielsweise kann die vorliegende Erfindung auf eine Vorrichtung angewendet werden, die einen Bipolartransistor als Hauptelement enthält. In dieser Anordnung ist die Steuerelektrode des Hauptelementes, das an dem Halbleitersubstrat 90 vorgesehen ist, nicht eine Gateelektrode, die zu dem Halbleitersubstrat 90 mit einem dazwischen vorgesehenen Isolierfilm weist, sondern eine Basiselektrode, die in Kontakt mit dem Halbleitersubstrat 90 ist.

Claims (20)

  1. Halbleitervorrichtung mit einem Halbleitersubstrat (90), das eine Hauptoberfläche definiert und eine Mehrzahl von Halbleiterbereichen enthält, einer ersten und einer zweiten Hauptelektrode (11, 12), die in Kontakt mit dem Halbleitersubstrat (90) sind, einer an dem Halbleitersubstrat (90) angebrachten Steuerelektrode (7, 13), wobei ein Hauptstrom, der in dem Halbleitersubstrat (90) über die erste und zweite Hauptelektrode (11, 12) fließt, als Reaktion auf ein zu der Steuerelektrode (7, 13) eingegebenes Signal gesteuert ist, und einem Spannungsmeßabschnitt (8, 14, 58), der mit einem Isolierfilm (10, 60) dazwischenliegend einem Abschnitt eines der Halbleiterbereiche gegenüberliegt, in dem ein elektrisches Potential abhängig von einer Änderung eines elektrischen Potentials der zweiten Hauptelektrode (12) bezüglich eines elektrischen Potentials der ersten Hauptelektrode (11) geändert wird, zum Messen des elektrischen Potentials des Abschnitts.
  2. Halbleitervorrichtung nach Anspruch 1, bei der der Spannungsmeßabschnitt einen Leiterabschnitt (8, 14), der zusammen mit dem Abschnitt und mit dem dazwischen vorgesehenen Isolierfilm (10) einen Kondensator bildet, enthält.
  3. Halbleitervorrichtung nach Anspruch 2, mit einer Schutzschaltung, wobei die Schutzschaltung ein Schaltelement (M1) mit einer Hauptelektrode (S) und einer anderen Hauptelektrode (D) und einem isolierten Gate (G) enthält, das als Reaktion auf ein zu dem isolierten Gate (G) eingegebenes Spannungssignal dazu dient, die eine Hauptelektrode (S) und die andere Hauptelektrode (D) leitend zu verbinden und zu unterbrechen, und wobei das isolierte Gate (G) mit dem Leiterabschnitt (8, 14) verbunden ist.
  4. Halbleitervorrichtung nach Anspruch 3, bei der die eine Hauptelektrode (S) mit der ersten Hauptelektrode (11) verbunden ist und die andere Hauptelektrode (D) mit der Steuerelektrode (7, 13) verbunden ist.
  5. Halbleitervorrichtung nach Anspruch 2, mit einer Schutzschaltung, wobei die Schutzschaltung ein erstes bis ein N-tes Schaltelement (M3, M2, M1) enthält, wobei N eine ganze Zahl ist, die nicht kleiner als 2 ist, wobei jedes von dem ersten bis zu dem N-ten Schaltelement (M3, M2, M1) eine Hauptelektrode, eine andere Hauptelektrode und ein isoliertes Gate aufweist und dazu dient, als Reaktion auf ein zu dem isolierten Gate eingegebenes Spannungssignal die eine Hauptelektrode und die andere Hauptelektrode leitend zu verbinden und zu unterbrechen, wobei das erste bis zu dem N-ten Schaltelement (M3, M2, M1) miteinander derart verbunden sind, daß das N-te Schaltelement leitend wird und unterbrochen wird, wenn das erste Schaltelement leitend wird bzw. unterbrochen wird, wobei das isolierte Gate des ersten Schaltelementes mit dem Leiterabschnitt (8, 14) verbunden ist und die eine Hauptelektrode und die andere Hauptelektrode des N-ten Schaltelementes mit der ersten Hauptelektrode (11) bzw. der Steuerelektrode (7, 13) verbunden ist.
  6. Halbleitervorrichtung nach Anspruch 4 oder 5, bei der die Schutzschaltung weiterhin eine Reihenschaltung mit einem Verstärkungselement (D1) und einem Spannungssteuerelement (ZD) enthält, wobei die andere Hauptelektrode mit der Steuerelektrode über die Reihenschaltung verbunden ist und das Verstärkungselement (D1) und das Spannungssteuerelement (ZD) in einer solchen Art orientiert sind, daß ein Strom im Ein-Zustand des Schaltelementes, das die andere Hauptelektrode auf weist, die mit der Steuerelektrode (7, 13) verbunden ist, in einer Vorwärtsrichtung in dem Verstärkungselement (D1) fließt und daß ein durch den Strom im Ein-Zustand verursachter Spannungsabfall durch das Spannungssteuerelement (ZD) konstant gehalten wird.
  7. Halbleitervorrichtung nach Anspruch 4 oder 5, bei der die Schutzschaltung weiterhin ein Widerstandselement (R1) aufweist und die andere Hauptelektrode mit der Steuerelektrode (7, 13) über das Widerstandselement (R1) verbunden ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 3 bis 7, bei der eine Gateschwellenspannung des Schaltelementes, das das isolierte Gate aufweist, das mit dem Leiterabschnitt (14) verbunden ist, auf einen Wert eingestellt ist, der nicht größer ist als ein maximaler Wert einer an das isolierte Gate anzulegenden Spannung innerhalb eines Bereiches eines Sicherheitsbetriebsbereiches, der durch eine an die erste und zweite Hauptelektrode (11, 12) anzulegende Spannung und einen Maximalwert des Hauptstromes, der mit der angelegten Spannung unterbrochen werden kann, definiert ist.
  9. Halbleitervorrichtung nach einem der Ansprüche 3 bis 8, weiter mit einer Isolierschicht (15), die auf der Hauptoberfläche des Halbleitersubstrates (9O) gebildet ist, wobei zumindest ein Teil der Schutzschaltung als Dünnfilmhalbleiterschaltung auf der Isolierschicht (15) gebildet ist.
  10. Halbleitervorrichtung nach Anspruch 9, bei der der Leiterabschnitt (14) und das isolierte Gate integral als ein gemeinsamer Abschnitt gebildet sind.
  11. Halbleitervorrichtung nach einem der Ansprüche 3 bis 8, bei der das Halbleitersubstrat (90) einen Übergangstrennbereich (32) enthält, der selektiv in der Hauptoberfläche als einer der Mehrzahl der Halbleiterbereiche gebildet ist, wobei der Übergangstrennbereich (32) einen pn-Übergang mit einer ihn umgebenden Peripherie bildet und zumindest ein Teil der Schutzschaltung in dem Übergangstrennbereich (32) gebildet ist.
  12. Halbleitervorrichtung nach einem der Ansprüche 2 bis 11, bei der der Leiterabschnitt (8, 14) von einer Hauptoberfläche zu einem inneren Abschnitt des Halbleitersubstrates (90) mit dem dazwischen vorgesehenen Isolierfilm (10) vergraben ist.
  13. Halbleitervorrichtung nach Anspruch 12, bei der die Steuerelektrode (7, 13) von der Hauptoberfläche zu dem inneren Abschnitt des Halbleitersubstrates (90) mit einem anderen dazwischen vorgesehenen Isolierfilm (9) vergraben ist.
  14. Halbleitervorrichtung nach einem der Ansprüche 2 bis 11, bei der der Leiterabschnitt (14) der Hauptoberfläche des Halbleitersubstrates (90) mit dem dazwischen vorgesehenen Isolierfilm (10) gegenüberliegt und die Steuerelektrode (13) der Hauptoberfläche des Halbleitersubstrates (90) mit dem dazwischen vorgesehenen anderen Isolierfilm (9) gegenüberliegt.
  15. Halbleitervorrichtung nach einem der Ansprüche 3 bis 14, bei der die Hauptoberfläche des Halbleitersubstrates (90) in M Blöcke (91) aufgeteilt ist, wobei M größer als 1 ist, wobei die erste Hauptelektrode (11), die zweite Hauptelektrode (12) die Steuerelektrode (13), der Isolierfilm (10) und der Leiterabschnitt (14) in M erste Einheitshauptelektroden, M zweite Einheitshauptelektroden, M Steuerelektroden, M Einheitsisolierfilme bzw. M Einheitsleiterabschnitte aufgeteilt sind, wobei die Schutzschaltung, das Schaltelement, die eine der Hauptelektroden, die andere Hauptelektrode und das isolierte Gate in M Einheitsschutzschaltungen, M Einheitsschaltelemente, M Einheitshauptelektroden, M andere Einheitshauptelektroden bzw. M isolierte Gates aufgeteilt sind, wobei die M ersten Einheitshauptelektroden, die M zweiten Einheitshauptelektroden, die M Einheitssteuerelektroden, die M Einheitsisolierfilme, die M Einheitsleiterabschnitte, die M Einheitsschutzschaltungen, die M Einheitsschaltelemente, die M Einheitshauptelektroden, die M anderen Einheitshauptelektroden und die M isolierten Einheitsgates entsprechend einer Eins-zu-Eins-Beziehung in den M Blöcken angeordnet sind und eines der M isolierten Einheitsgates und einer der M Einheitsleiterabschnitte, die in jedem der M Blöcke angeordnet sind, miteinander verbunden sind.
  16. Halbleitervorrichtung nach Anspruch 1, bei der der Spannungsmeßabschnitt einen Halbleiterabschnitt (58) eines Leitungstyps, der entgegengesetzt zu dem des Abschnittes ist, mit einem dazwischen vorgesehenen Isolierfilm (60) enthält, in dem eine Inversionsschicht durch ein elektrisches Potential des Abschnittes gebildet wird.
  17. Halbleitervorrichtung nach Anspruch 16, bei der der Halbleiterabschnitt als erster Halbleiterabschnitt bezeichnet wird, wobei die Vorrichtung weiterhin einen zweiten und einen dritten Halbleiterabschnitt (57, 59) des Leitungstyps, der verschieden von einem Leitungstyp des ersten Halbleiterabschnittes ist, enthält, die mit dem dazwischen vorgesehenen ersten Halbleiterabschnitt verbunden sind, wobei der zweite und der dritte Halbleiterabschnitt (57, 59) mit der ersten Hauptelektrode (11) bzw. der Steuerelektrode (7, 13) verbunden sind.
  18. Halbleitervorrichtung nach Anspruch 16 oder 17, bei der eine Dotierungskonzentration des Halbleiterabschnittes derart eingestellt ist, daß eine Inversionsschicht in dem Halbleiterabschnitt bei ausgelegten Bedingungen der Vorrichtung gebildet wird.
  19. Halbleitervorrichtung nach Anspruch 17 oder 18, weiter mit einer Reihenschaltung, die ein Verstärkungselement (61) und ein Spannungssteuerelement (63) aufweist, wobei der dritte Halbleiterabschnitt (59) mit der Steuerelektrode (13) über die Reihenschaltung verbunden ist und das Verstärkungselement (61) und das Spannungssteuerelement (63) in einer solchen Art orientiert sind, daß ein Strom im Ein-Zustand, der in dem ersten bis dritten Halbleiterabschnitt (57, 59) fließt, in einer Vorwärtsrichtung in dem Verstärkungselement (61) fließt, wenn eine Inversionsschicht in dem ersten Halbleiterabschnitt gebildet ist, und daß ein durch den Strom im Ein-Zustand verursachter Spannungsabfall durch das Spannungssteuerelement (63) konstant gehalten wird.
  20. Herstellungsverfahren einer Halbleitervorrichtung mit einem Halbleitersubstrat (90), das eine Mehrzahl von Halbleiterbereichen enthält, und einer ersten und einer zweiten Hauptelektrode (11, 12), die mit dem Halbleitersubstrat (90) verbunden sind, und einer Steuerelektrode (7, 13), wobei ein Hauptstrom, der in dem Halbleitersubstrat (90) über die erste und zweite Hauptelektrode (11, 12) fließt, als Reaktion auf ein Signal, das zu der Steuerelektrode (7, 13) eingegeben wird, gesteuert wird, wobei das Verfahren die Schritte aufweist: Bilden des Halbleitersubstrates (90), Verbinden der ersten und der zweiten Hauptelektrode (11, 12) und der Steuerelektrode (7, 13) mit dem Halbleitersubstrat (90), Bilden eines Isolierfilmes (10, 60) auf einem Abschnitt von einem der Halbleiterbereiche, in dem ein elektrisches Potential in Abhängigkeit einer Änderung eines elektrischen Potentiales der zweiten Hauptelektrode, die einen Referenzpunkt von ihr an der ersten Hauptelektrode definiert, geändert wird, und Bilden eines Spannungsmeßabschnittes (8, 14, 58), der gegenüber dem Abschnitt mit dem dazwischen vorgesehenen Isolierfilm liegt, zum Messen eines elektrischen Potentials des Abschnittes auf dem Isolierfilm.
DE19900313A 1998-01-13 1999-01-07 Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung Expired - Lifetime DE19900313B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPP10-4981 1998-01-13
JP498198 1998-01-13
JP24695998A JP4156717B2 (ja) 1998-01-13 1998-09-01 半導体装置
JPP10-246959 1998-09-01

Publications (2)

Publication Number Publication Date
DE19900313A1 DE19900313A1 (de) 1999-07-15
DE19900313B4 true DE19900313B4 (de) 2005-09-22

Family

ID=26338856

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19900313A Expired - Lifetime DE19900313B4 (de) 1998-01-13 1999-01-07 Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US6188109B1 (de)
JP (1) JP4156717B2 (de)
KR (1) KR100323008B1 (de)
DE (1) DE19900313B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015121722A1 (de) * 2015-12-14 2017-06-14 Infineon Technologies Ag Strommessung in einem Leistungshalbleiterbauelement
DE102014110442B4 (de) 2013-07-25 2019-02-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer Steuerschaltung

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4300635B2 (ja) * 1999-07-22 2009-07-22 コニカミノルタホールディングス株式会社 固体撮像装置
JP4479041B2 (ja) * 2000-03-10 2010-06-09 株式会社デンソー 半導体装置及びその製造方法
JP2001274402A (ja) * 2000-03-24 2001-10-05 Toshiba Corp パワー半導体装置
TW445575B (en) * 2000-05-20 2001-07-11 Nanya Technology Corp Dynamic random access memory with guard ring and its manufacture method
US6392266B1 (en) * 2001-01-25 2002-05-21 Semiconductor Components Industries Llc Transient suppressing device and method
US6803282B2 (en) * 2001-12-07 2004-10-12 Texas Instruments Incorporated Methods for fabricating low CHC degradation mosfet transistors
JP2004014547A (ja) * 2002-06-03 2004-01-15 Toshiba Corp 半導体装置及び容量調節回路
DE10325588A1 (de) * 2002-06-06 2003-12-18 Int Rectifier Corp Integrierte MOS-Gate-Treiberschaltung mit adaptiver Totzeit
FR2847715B1 (fr) * 2002-11-25 2005-03-11 Commissariat Energie Atomique Circuit integre comportant des sous-ensembles connectes en serie
US7560376B2 (en) * 2003-03-31 2009-07-14 Tokyo Electron Limited Method for adjoining adjacent coatings on a processing element
JP4136778B2 (ja) * 2003-05-07 2008-08-20 富士電機デバイステクノロジー株式会社 絶縁ゲート型バイポーラトランジスタ
DE10343083B4 (de) * 2003-09-17 2006-03-23 Infineon Technologies Ag Transistor-Halbleiterbauteil
JP4398719B2 (ja) * 2003-12-25 2010-01-13 株式会社東芝 半導体装置
JP2006271098A (ja) * 2005-03-24 2006-10-05 Hitachi Ltd 電力変換装置
JP4407641B2 (ja) * 2006-01-16 2010-02-03 ソニー株式会社 ２次電池装置
DE102009028049B3 (de) * 2009-07-28 2011-02-24 Infineon Technologies Ag Leistungshalbleiterbauelement mit Potenzialsonde, Leistungshalbleiteranordnung mit einem eine Potenzialsonde aufweisenden Leistungshalbleiterbauelement und Verfahren zum Betrieb eines Leistungshalbleiterbauelements mit einer Potenzialsonde
JP2011044529A (ja) * 2009-08-20 2011-03-03 Mitsubishi Electric Corp 金属製マスク
JP2011103756A (ja) * 2009-11-12 2011-05-26 Toyota Motor Corp 半導体電力変換装置
WO2011117285A1 (en) * 2010-03-23 2011-09-29 Abb Technology Ag Power semiconductor device
US8482029B2 (en) * 2011-05-27 2013-07-09 Infineon Technologies Austria Ag Semiconductor device and integrated circuit including the semiconductor device
US20130181253A1 (en) * 2012-01-18 2013-07-18 Richtek Technology Corporation, R.O.C. Semiconductor structure and manufacturing method thereof
DE102014220056B4 (de) * 2014-10-02 2019-02-14 Infineon Technologies Ag Halbleiterbauelement mit Sensorpotential im aktiven Gebiet
DE112015000206T5 (de) * 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP6784148B2 (ja) * 2016-11-10 2020-11-11 三菱電機株式会社 半導体装置、絶縁ゲート型バイポーラトランジスタ、絶縁ゲート型バイポーラトランジスタの製造方法
CN109216175B (zh) * 2017-07-03 2021-01-08 无锡华润上华科技有限公司 半导体器件的栅极结构及其制造方法
WO2019031036A1 (ja) * 2017-08-10 2019-02-14 株式会社村田製作所 Ｅｓｄ保護デバイス、および、信号伝送線路
JP6935351B2 (ja) * 2018-03-20 2021-09-15 株式会社東芝 半導体装置
CN108598264A (zh) * 2018-06-28 2018-09-28 中国计量大学 一种用于oled材料和器件结构的测试对比模块
CN110649093A (zh) * 2019-10-31 2020-01-03 吉林华微电子股份有限公司 一种igbt芯片及半导体功率模块
JP2021136241A (ja) * 2020-02-21 2021-09-13 富士電機株式会社 半導体装置および半導体装置の製造方法
CN112071914B (zh) * 2020-09-24 2022-04-08 电子科技大学 带有mos单元和电压感测及控制单元的半导体器件
CN112002756B (zh) * 2020-09-24 2022-04-08 电子科技大学 带有igbt单元和电流电压感测及控制单元的半导体器件
US11764209B2 (en) * 2020-10-19 2023-09-19 MW RF Semiconductors, LLC Power semiconductor device with forced carrier extraction and method of manufacture

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0139998A1 (de) * 1983-09-06 1985-05-08 General Electric Company Leistungshalbleiteranordnung mit einem Haupt- und einem Nebenstromabschnitt
US5162966A (en) * 1990-07-06 1992-11-10 Fuji Electric Co., Ltd. Semiconductor device having a surge protecting element
US5442216A (en) * 1992-04-09 1995-08-15 U.S. Philips Corporation Semiconductor device having active device cells and a monitor cell

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0426155A (ja) * 1990-05-21 1992-01-29 Toyota Autom Loom Works Ltd 電流検出機能付トランジスタ
JPH05343621A (ja) * 1992-04-09 1993-12-24 Toyota Autom Loom Works Ltd 電流検出機能付トランジスタ
JP3325736B2 (ja) * 1995-02-09 2002-09-17 三菱電機株式会社 絶縁ゲート型半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0139998A1 (de) * 1983-09-06 1985-05-08 General Electric Company Leistungshalbleiteranordnung mit einem Haupt- und einem Nebenstromabschnitt
US5162966A (en) * 1990-07-06 1992-11-10 Fuji Electric Co., Ltd. Semiconductor device having a surge protecting element
US5442216A (en) * 1992-04-09 1995-08-15 U.S. Philips Corporation Semiconductor device having active device cells and a monitor cell

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014110442B4 (de) 2013-07-25 2019-02-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer Steuerschaltung
DE102015121722A1 (de) * 2015-12-14 2017-06-14 Infineon Technologies Ag Strommessung in einem Leistungshalbleiterbauelement
US10153764B2 (en) 2015-12-14 2018-12-11 Infineon Technologies Ag Current measurement in a power semiconductor device
DE102015121722B4 (de) 2015-12-14 2021-09-23 Infineon Technologies Ag Strommessung in einem Leistungshalbleiterbauelement

Also Published As

Publication number Publication date
DE19900313A1 (de) 1999-07-15
KR19990067833A (ko) 1999-08-25
JP4156717B2 (ja) 2008-09-24
KR100323008B1 (ko) 2002-02-02
US6188109B1 (en) 2001-02-13
JPH11266016A (ja) 1999-09-28

Similar Documents

Publication Publication Date Title
DE19900313B4 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE19964481B4 (de) MOS-Halbleiteranordnung mit Schutzeinrichtung unter Verwendung von Zenerdioden
DE3821065C2 (de)
DE19632110C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112015004515B4 (de) Halbleitervorrichtungen
DE19701189B4 (de) Halbleiterbauteil
DE4107909C2 (de) Feldeffekt-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE69636913T2 (de) Halbleiteranordnung mit isoliertem Gate und Verfahren zu ihrer Herstellung
DE3738670C2 (de) Leitfähigkeitsmodulierter MOSFET
DE102008064829B3 (de) Grabenisolierter Gate-Bipolartransistor
DE102016118499B4 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE19914697B4 (de) Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC
DE69834315T2 (de) Integrierte Schaltung mit einem VDMOS-Transistor, der gegen Überspannungen zwischen Source und Gate geschützt ist
DE102005014714A1 (de) Halbleitervorrichtung mit isoliertem Gate
DE112014001208B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3131727A1 (de) "mos-feldeffekttransistor und verfahren zu seiner hestellung"
DE102011080351A1 (de) Halbleitereinrichtung mit einer lateralen Diode
DE102012111910B4 (de) Halbleitervorrichtung, die ein erstes und ein zweites Halbleiterelement aufweist
DE19836979A1 (de) Halbleitervorrichtung mit isoliertem Gate
DE102004017723B4 (de) In Rückwärtsrichtung sperrendes Halbleiterbauteil und Verfahren zu seiner Herstellung
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE102007055290B4 (de) Halbleitervorrichtung
DE69930715T2 (de) Elektronische Halbleiterleistung mit integrierter Diode
DE112013006668T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
R071 Expiry of right