DE10325588A1 - Integrierte MOS-Gate-Treiberschaltung mit adaptiver Totzeit - Google Patents
Integrierte MOS-Gate-Treiberschaltung mit adaptiver TotzeitInfo
- Publication number
- DE10325588A1 DE10325588A1 DE10325588A DE10325588A DE10325588A1 DE 10325588 A1 DE10325588 A1 DE 10325588A1 DE 10325588 A DE10325588 A DE 10325588A DE 10325588 A DE10325588 A DE 10325588A DE 10325588 A1 DE10325588 A1 DE 10325588A1
- Authority
- DE
- Germany
- Prior art keywords
- gate
- circuit
- switches
- voltage
- controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/38—Means for preventing simultaneous conduction of switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
Abstract
Eine MOS-Gate-gesteuerte Schaltung schließt eine Anzahl von Gate-gesteuerten Schaltern und eine Treiberschaltung ein, die elektrisch mit den Gate-gesteuerten Schaltern verbunden ist, wobei die Treiberschaltung so konfiguriert ist, dass sie automatisch ein gleichzeitiges Leiten der Gate-gesteuerten Schalter verhindert, wenn zumindest einer der Gate-gesteuerten Schalter nicht in der Lage ist, eine erneut angelegte Spannung zu vertragen, ohne zu leiten.
Description
- Die Erfindung bezieht sich auf eine integrierte MOS-Gate-Treiberschaltung der im Oberbegriff des Anspruchs 1 genannten Art für Schalterbauteile mit Gate- Steuerung, beispielsweise eine MOS-Gate-Treiberschaltung zur Ansteuerung erster und zweiter in Serie geschalteter Bauteile mit MOS-Gate-Steuerung, sowie auf ein Verfahren zum Verhindern des gleichzeitigen Leitens einer Anzahl von Gategesteuerten Schaltern.
- Es ist bei vielen Anwendungen (beispielsweise integrierten Schaltungsanwendungen) bekannt, Treiberschaltungen zur Ansteuerung von zumindest zwei Gategesteuerten Schaltern zu verwenden, beispielsweise zumindest zwei Gategesteuerten Leistungsschaltern und/oder Gate-gesteuerten Leistungs-MOS- Bauteilen (beispielsweise MOSFETs, IGBT's, GTO Thyristoren usw.). In Fig. 1 ist ein Beispiel einer MOS-Gate-gesteuerten Schaltung 100 nach dem Stand der Technik gezeigt. Die MOS-Gate-gesteuerte Schaltung 100 schließt erste und zweite Gate-gesteuerte Schalter 115, 120 die miteinander elektrisch in Serie geschaltet sind, sowie eine Treiberschaltung 105 ein, die so konfiguriert ist, dass sie die Leitfähigkeitszustände der Gate-gesteuerten Schalter 115, 120 über jeweilige Gate- Ausgangssignale 125, 130 derart steuert, dass lediglich einer der Gate-gesteuerten Schalter 115, 120 zu irgendeiner vorgegebenen Zeit leitet. Derartige Schaltungen werden üblicherweise als Brückenzweige von Gleichrichtern für Schaltwandler und dergleichen verwendet.
- In Fig. 2 ist ein Beispiel für ein Zeitsteuerdiagramm gezeigt, das die Einschalt- und Abschaltzeiten der jeweiligen Gate-Ausgangssignale 125, 130 für die übliche MOS- Gate-Treiberschaltung nach Fig. 1 zeigt. Jeweilige Ausgangssignale 125, 130 werden gegenphasig derart gesteuert, dass lediglich einer der Gate-gesteuerten Schalter 115, 120 zu irgendeinem vorgegebenen Zeitpunkt leitet.
- Bei praktischen Anwendungen können die Gate-gesteuerten Schalter 115, 120 jedoch nicht in der Lage sein, in Abhängigkeit von jeweiligen Ausgangssignalen 125, 130 unmittelbar von einem leitenden Zustand in einen nicht leitenden Zustand zu schalten. Dies heißt, dass die Gate-gesteuerten Schalter 115, 120 zugehörige Abschalt-Verzögerungszeiten aufweisen können, über die die Gate-gesteuerten Schalter 115, 120 nach dem Empfang von Abschaltbefehlen von der Treiberschaltung 105 leitend bleiben. Somit kann die ideale "gegenphasige" Steuerung möglicherweise nicht einen gleichzeitigen Leitfähigkeitszustand der Gate-gesteuerten Schalter 115, 120 verhindern. Daher ist es bekannt, absichtlich eine "Totzeit" nach dem Abschalten eines der Gate-gesteuerten Schalter 115, 120 vorzusehen, wobei die Totzeit größer als die längste Abschaltverzögerung der Gategesteuerten Schalter 115, 120 ist (beispielsweise zwischen 1 und 3 µs). Während dieser Totzeit wird keiner der Gate-gesteuerten Schalter 115, 120 in dem leitfähigen Zustand gesteuert, wie dies in Fig. 2 gezeigt ist.
- Obwohl diese Maßnahmen einen gleichzeitigen leitfähigen Zustand der Gategesteuerten Schalter 115, 120 verhindern können, verringert die zusätzliche Totzeit den maximalen Tastgrad und die Modulationstiefe der impulsbreitenmodulierten (PWM-) Steuerung der Gate-gesteuerten Schalter 115, 120. Beispielsweise ist bei einer Trägerfrequenz von 20 kHz (Periode = 50 µs) und einer Totzeit von 3 µs der maximale Tastgrad gleich:
1-3/50 = 94%.
- Es ist ein Ziel der vorliegenden Erfindung, eine MOS-Gate-Treiberschaltung und ein Verfahren zu schaffen, die die vorstehend beschriebenen Nachteile bekannter Treiberschaltungen beseitigt.
- Diese Aufgabe wird durch die in den Patentansprüchen 1 und 13 bzw. 14 angegebenen Merkmale gelöst.
- Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den jeweiligen Unteransprüchen.
- Die vorliegende Erfindung ergibt eine MOS-Gate-Treiberschaltung, die in der Lage ist, automatisch die Totzeit in einer Regelschleife zu regeln, um das gleichzeitige Leiten der MOS-Gate-gesteuerten Schalter zu verhindern, beispielsweise MOSFETs oder IGBT's. Die Bestimmung der Totzeit beruht auf dem Status jedes Schalters (d. h. der Fähigkeit jedes Schalters, einer Sperrspannung zu widerstehen, bevor der andere Schalter einschalten kann). Auf diese Weise kann die kürzest mögliche Totzeit automatisch erzielt werden. Irgendwelche gewünschten Charakteristiken können überwacht werden, beispielsweise eine Schwellenwertspannung, um zu bestimmen, wann das MOS-Gate-gesteuerte Bauteil in der Lage ist, einer Sperrspannung zu widerstehen.
- Bei einem Ausführungsbeispiel schließt die Schaltung eine Anzahl von Gategesteuerten Schaltern und eine Treiberschaltung ein, die elektrisch mit den Gategesteuerten Schaltern gekoppelt ist, wobei die Treiberschaltung so konfiguriert ist, dass sie automatisch ein gleichzeitiges Leiten der Gate-gesteuerten Schalter verhindert, wenn zumindest einer der Gate-gesteuerten Schalter nicht in der Lage ist, eine erneut angelegte Spannung auszuhalten, ohne zu leiten.
- In einer besonderen Ausführungsform ist eine adaptive Totzeit-Schaltung für erste und zweite in Serie geschaltete MOS-Gate-gesteuerte Bauteile vorgesehen, die so konfiguriert sind, dass sie aufeinanderfolgend, jedoch nicht gleichzeitig leiten. Die Schaltung schließt erste und zweite Überwachungsschaltungen ein, die mit dem MOS-Gate-gesteuerten Bauteilen verbunden sind, um jeweilige Ausgangssignale in Abhängigkeit von der Messung einer Charakteristik des ersten und/oder zweiten MOS-Gate-gesteuerten Bauteils bezüglich ihrer Fähigkeit zu erzeugen, einer Sperrspannung zu widerstehen. Die Ausgangssignale der ersten und zweiten Überwachungsschaltungen sind jeweils mit den Gate-Elektroden der MOS-Gategesteuerten Bauteile verbunden, um deren Einschalten in Abhängigkeit von einem Ausgangssignal von der ersten bzw. zweiten Überwachungsschaltung zu ermöglichen, wodurch ein gleichzeitiges Leiten der ersten und zweiten MOS-Gategesteuerten Bauteile verhindert wird und die Totzeit zwischen ihren Leitungsfolgen zu einem Minimum gemacht wird.
- Die Erfindung wird im Folgenden anhand von in der Zeichnung dargestellten Ausführungsbeispielen noch näher erläutert.
- In der Zeichnung zeigen:
- Fig. 1 eine Treiberschaltung nach dem Stand der Technik,
- Fig. 2 ein Zeitdiagramm, das die gegenphasige Steuerung der Treiberschaltung nach Fig. 1 zeigt,
- Fig. 3 ein Zeitdiagramm, das die gegenphasige Steuerung eines Beispiels einer MOS-Gate-gesteuerten Schaltung gemäß der vorliegenden Erfindung zeigt;
- Fig. 4 ein Beispiel einer MOS-Gate-gesteuerten Schaltung gemäß der vorliegenden Erfindung zeigt,
- Fig. 5 eine abgeänderte Ausführungsform des Beispiels der MOS-Gategesteuerten Schaltung nach Fig. 4 zeigt,
- Fig. 6 ein Beispiel eines IGBT-Schalters gemäß der vorliegenden Erfindung zeigt, der eine Meßelektrode zur Feststellung von Minoritätsträgern einschließt,
- Fig. 7 ein Ausführungsbeispiel einer IGBT-Treiberschaltung gemäß der vorliegenden Erfindung zur Steuerung einer Anzahl von IGBT's zeigt.
- Es wird nunmehr auf Fig. 4 Bezug genommen, in der ein Beispiel einer MOS-Gategesteuerten Schaltung 400 gemäß der vorliegenden Erfindung gezeigt ist. Die MOS-Gate-gesteuerte Schaltung 400 schließt einen Brückenzweig 410 (oder ein anderes Schaltungselement) mit ersten und zweiten Gate-gesteuerten Schaltern 415, 420, die elektrisch miteinander in Serie geschaltet sind, sowie eine Treiberschaltung 405 zur Steuerung des Leitungszustandes der Gate-gesteuerten Schalter 415, 420 ein. Zu diesem Zweck erzeugt die Treiberschaltung 405 jeweilige Ausgangssignale 425, 430, die in Abhängigkeit von spannungsseitigen und erdseitigen Steuereingängen 426, 431 gesteuert werden, um die Leitungszustände der Gate-gesteuerten Schalter 415 bzw. 420 zu steuern.
- Obwohl Fig. 4 eine MOS-Gate-gesteuerte Schaltung 400 zeigt, die so konfiguriert ist, dass sie die Leitfähigkeitszustände von zwei Gate-gesteuerten Schaltern 415, 420 des Brückenzweiges 410 steuert, ist es verständlich, dass die MOS-Gategesteuerte Schaltung 400 zur Steuerung irgendeiner Anzahl von Gate-gesteuerten Schaltern in irgendeiner Konfiguration verwendet werden kann, beispielsweise von vier Gate-gesteuerten Schaltern in einer H-Brückenkonfiguration.
- Um einen gleichzeitig leitenden Zustand der Gate-gesteuerten Schalter 415, 420 zu verhindern, schließt die Treiberschaltung 405 erste und zweite Leitfähigkeits- Detektorschaltungen 435, 440 ein, die jeweils jedem der Gate-gesteuerten Schalter 415, 420 zugeordnet sind. Die Leitfähigkeits-Detektorschaltungen 435, 440 sind so konfiguriert, dass sie Leitfähigkeits-Detektionssignale 445, 450 in Abhängigkeit davon erzeugen, ob ihre zugehörigen Gate-gesteuerten Schalter 415, 420 in der Lage sind, eine erneut angelegte Spannung ohne zu leiten auszuhalten. Jedes Leitfähigkeits-Detektionssignal 445, 450 bildet einen Eingang eines jeweiligen UND- Logikbauteils 455, 460, wobei der andere Eingang durch einen jeweiligen der spannungsseitigen und erdseitigen Steuereingänge 426, 431 gebildet ist. Auf diese Weise verhindert, wenn ein ausgewählter der Gate-gesteuerten Schalter 415, 420 nicht in der Lage ist, eine neu angelegte Spannung zu vertragen, ohne zu leiten, die diesem Schalter 415, 420 zugeordnete Leitfähigkeits-Detektorschaltung 435, 440, dass der andere der Schalter 415, 420 leitet. D. h., dass die Leitfähigkeits- Detektorschaltungen 435, 440 automatisch geeignete Totzeiten erzeugen, um ein gleichzeitiges Leiten der Gate-gesteuerten Schalter 415, 420 zu verhindern, wie dies in dem Zeitdiagramm nach Fig. 3 gezeigt ist.
- Durch die Bereitstellung der Leitfähigkeits-Detektorschaltungen 435, 440 gemäß der vorliegenden Erfindung muss ein Schaltungskonstrukteur nicht präzise die Totzeit für den schlimmsten Fall berechnen, weil sich die Detektorschaltungen 435, 440 selbst an die Leitfähigkeits-Eigenschaften der Gate-gesteuerten Schalter 415, 420 anpassen. Auf diese Weise kann besser sichergestellt werden, dass die Gategesteuerten Schalter 415, 420 mit der minimalen Totzeit arbeiten.
- In Fig. 5 ist ein weiteres Beispiel einer MOS-Gate-gesteuerten Schaltung 500 gezeigt, in der die Leitfähigkeits-Detektorschaltungen 435, 440 jeweilige Vergleicher 505, 510 einschließen, die so konfiguriert sind, dass sie Ausgangssignale in Abhängigkeit von dem Unterschied zwischen einer Gate-Source-Spannung ihres zugehörigen Schalters 415, 420 und einer Bezugsspannung (VREF) erzeugen, die so ausgewählt ist, dass sie auf oder unterhalb der Schwellenwertspannungen der Schalter 415,420 liegt. Zu diesem Zweck sind die positiven Eingänge der Vergleicher 505, 510 mit den Gate-Anschlüssen ihrer jeweils zugeordneten Gategesteuerten Schalter 415, 420 verbunden, und die negativen Eingänge der Vergleicher 505, 510 sind mit der Bezugsspannung (VREF) verbunden. Auf diese Weise erzeugt jeder der Vergleicher 505, 510 sein Ausgangssignal in Abhängigkeit davon, ob der zugeordnete Schalter 415, 420 in der Lage ist, eine neu angelegte Spannung zu vertragen, ohne zu leiten.
- Die verschiedenen vorstehend beschriebenen Ausführungsbeispiele der vorliegenden Erfindung können auf Treiberschaltungen angewandt werden, die zur Steuerung von IGBT-Schaltern betreibbar sind. Weil jedoch die IGBT-Schalter Minoritätsträger-Bauteile sind, erfordert es eine gewisse Zeit, damit die Minoritätsträger in der Epitaxialschicht der IGBT's nach dem Abschalten abklingen. Daher kann die Feststellung, ob die Gate-Source-Spannung eines IGBT unterhalb einer vorgegebenen Bezugsspannung liegt, möglicherweise nicht garantieren, dass ein IGBT-Schalter in der Lage ist, eine neu angelegte Spannung zu vertragen, ohne zu leiten.
- In Fig. 6 ist ein Ausführungsbeispiel eines IGBT-Schalters 600 gemäß der vorliegenden Erfindung gezeigt, der es externen Schaltungen ermöglicht, das Vorhandensein von Minoritätsträgern in der Epitaxialschicht des IGBT-Schalters festzustellen. Wie dies bekannt ist, schließt der IGBT-Schalter 600 ein P-Substrat 605, auf dem eine epitaxiale N--Schicht 610 aufgewachsen ist, P-dotierte Hauptdiffusionen 615a, 615b, N+-Diffusionen 620a, 620b, 620c, 620d, eine Gate- Elektrode 625, eine Source-Elektrode 630 und eine Drain-Elektrode 635 auf der unteren Oberfläche des P-Substrates 605 ein. Im Gegensatz zum Stand der Technik schließt der IGBT-Schalter 600 jedoch eine zusätzliche P-Diffusion 640 (beispielsweise eine P--Diffusion 640 für einen IGBT 600 vom N-Leitungstyp) ein, die einen Kollektor eines vertikalen bipolaren Bauteils 645 (beispielsweise einen bipolaren PNP-Transistor 645 in einem IGBT 600 vom N-Leitungstyp) bildet, wobei eine Messelektrode 650 elektrisch mit der zusätzlichen P-Diffusion (Kollektor) 640 gekoppelt ist. Auf diese Weise kann das Vorhandensein von Minoritätsträgern in der N--Epitaxialschicht durch Messen des Spannungsabfalls längs der Messelektrode 650 und der Drain-Elektrode 635 festgestellt werden, wodurch sich ein zuverlässigeres Maß dafür ergibt, ob der IGBT 600 in der Lage ist, eine erneut angelegte Spannung auszuhalten, ohne zu leiten.
- In Fig. 7 ist ein Ausführungsbeispiel einer IGBT-Treiberschaltung 700 gemäß der vorliegenden Erfindung zur Steuerung von zumindest einem IGBT-Schalter nach Fig. 6 gezeigt. Die IGBT-Treiberschaltung 700 schließt einen Brückenzweig 710 mit ersten und zweiten IGBT-Schaltern 715, 720, die elektrisch miteinander in Serie geschaltet sind, sowie eine Treiberschaltung 705 zur Steuerung der IGBT-Schalter 715, 720 ein. Ähnlich wie die vorstehend beschriebenen Ausführungsbeispiele ist die Treiberschaltung 705 so konfiguriert, dass sie die Leitfähigkeitszustände der IGBT-Schalter 715, 720 über jeweilige Ausgangssignale 725, 730 steuert, die in Abhängigkeit von spannungsseitigen und erdseitigen Steuereingängen 726, 731 zur Steuerung der Leitungszustände der IGBT-Schalter 715 bzw. 720 gesteuert werden.
- Um ein gleichzeitiges Leiten der IGBT-Schalter 715, 720 zu verhindern, schließt die Treiberschaltung 405 erste und zweite Leitfähigkeits-Detektorschaltungen 735, 740 ein, die jeweils jedem der IGBT-Schalter 715 bzw. 720 zugeordnet sind. Die Leitfähigkeits-Detektorschaltungen 735, 740 sind so konfiguriert, dass sie Leitfähigkeits-Detektorsignale 445, 450 in Abhängigkeit davon erzeugen, ob ihre zugehörigen Gate-gesteuerten Schalter 415, 420 in der Lage sind, eine erneut angelegte Spannung zu vertragen, ohne zu leiten. Zu diesem Zweck messen die Detektorschaltungen 735, 740 die Spannung längs der Messelektrode 750, 755 und den Drain-Elektroden 760, 765 ihrer jeweils zugeordneten IGBT-Schalter 715, 720. Auf diese Weise verhindert, wenn ein ausgewählter der IGBT-Schalter 715, 720 nicht in der Lage ist, eine erneut angelegte Spannung zu vertragen, ohne zu leiten, die diesem Schalter 715, 720 zugeordnete Leitfähigkeits-Detektorschaltung 735, 740, dass der andere der Schalter 715, 720 leitet.
- Obwohl die vorliegende Erfindung unter Bezugnahme auf spezielle Ausführungsbeispiele beschrieben wurde, sind vielfältige Abänderungen und Modifikationen und andere Anwendungen für den Fachmann offensichtlich. Es wird daher bevorzugt, dass die vorliegende Erfindung nicht durch die spezielle vorstehende Beschreibung sondern lediglich durch die Ansprüche beschränkt ist.
Claims (14)
1. MOS-Gate-Schaltung mit:
einer Anzahl von Gate-gesteuerten Schaltern; und
einer Treiberschaltung, die elektrisch mit den Gate-gesteuerten Schaltern verbunden ist, wobei die Treiberschaltung so konfiguriert ist, dass sie eine Charakteristik von zumindest einem der Gate-gesteuerten Schalter misst, die darauf bezogen ist, ob der Gate-gesteuerte Schalter einer Sperrspannung widerstehen kann, ohne zu leiten, wobei die Treiberschaltung automatisch das gleichzeitige Leiten der Gate-gesteuerten Schalter verhindert, wenn zumindest einer der Gategesteuerten Schalter nicht in der Lage ist, eine erneut angelegte Spannung zu vertragen, ohne zu leiten.
einer Anzahl von Gate-gesteuerten Schaltern; und
einer Treiberschaltung, die elektrisch mit den Gate-gesteuerten Schaltern verbunden ist, wobei die Treiberschaltung so konfiguriert ist, dass sie eine Charakteristik von zumindest einem der Gate-gesteuerten Schalter misst, die darauf bezogen ist, ob der Gate-gesteuerte Schalter einer Sperrspannung widerstehen kann, ohne zu leiten, wobei die Treiberschaltung automatisch das gleichzeitige Leiten der Gate-gesteuerten Schalter verhindert, wenn zumindest einer der Gategesteuerten Schalter nicht in der Lage ist, eine erneut angelegte Spannung zu vertragen, ohne zu leiten.
2. Schaltung nach Anspruch 1, bei der die Treiberschaltung eine Anzahl von
Leitfähigkeits-Detektorschaltungen einschließt, die den Gate-gesteuerten Schaltern
zugeordnet und elektrisch mit diesen verbunden sind, wobei die
Detektorschaltungen so konfiguriert sind, dass sie automatisch feststellen, ob die
Gate-gesteuerten Schalter in der Lage sind, die erneut angelegte Spannung zu
vertragen, ohne zu leiten.
3. Schaltung nach Anspruch 2, bei der jede der Leitfähigkeits-
Detektorschaltungen einen Vergleicher einschließt, der so konfiguriert ist, dass er
ein Ausgangssignal in Abhängigkeit von einem Unterschied zwischen einer Gate-
Source-Spannung und einer Bezugsspannung erzeugt, wobei das Ausgangssignal
anzeigt, ob die Gate-gesteuerten Schalter in der Lage sind, die erneut angelegte
Spannung zu vertragen, ohne zu leiten.
4. Schaltung nach Anspruch 3, bei der die Bezugsspannung so ausgewählt ist,
dass sie unterhalb eines Schwellenwertes eines zugeordneten der
Gategesteuerten Schalter liegt.
5. Schaltung nach Anspruch 3, bei der die Treiberschaltung eine Anzahl von
UND-Logikbauteilen einschließt, die jeweils den Gate-gesteuerten Schaltern
zugeordnet und elektrisch mit diesen verbunden sind, wobei jedes der UND-
Logikbauteile einen ersten Eingang einschließt, der elektrisch mit dem
Ausgangssignal einer der Leitfähigkeits-Detektorschaltungen verbunden ist, wobei
jede der UND-Logikbauteile einen zweiten Eingang einschließt, der elektrisch mit
einem Steuereingang verbunden ist.
6. Schaltung nach Anspruch 1, bei der die Anzahl von Gate-gesteuerten
Schaltern einen ersten Gate-gesteuerten Schalter und einen zweiten
Gategesteuerten Schalter einschließt, die elektrisch miteinander in Serie geschaltet sind,
wobei jeder der Gate-gesteuerten Schalter Gate-, Source- und Drain-Elektroden
einschließt, wobei die Treiberschaltung ein erstes UND-Logikbauteil, das elektrisch
mit dem ersten Gate-gesteuerten Schalter verbunden und diesem zugeordnet ist,
ein zweites UND-Logikbauteil, das elektrisch mit dem zweiten Gate-gesteuerten
Schalter verbunden und diesem zugeordnet ist, einen ersten Vergleicher mit einem
Ausgang und positivem und negativem Eingang, wobei der positive Eingang des
ersten Vergleichers elektrisch mit der Gate-Elektrode des ersten Gate-gesteuerten
Schalters verbunden ist, während der negative Eingang des ersten Vergleichers
elektrisch mit einer ersten Bezugsspannung verbunden ist, und einen zweiten
Vergleicher mit einem Ausgang und positiven und negativen Eingängen einschließt,
wobei der positive Eingang des zweiten Vergleichers elektrisch mit der Gate-
Elektrode des zweiten Gate-gesteuerten Schalters verbunden ist, während der
negative Eingang des zweiten Vergleichers elektrisch mit einer zweiten
Bezugsspannung verbunden ist, wobei der Ausgang des ersten Vergleichers
elektrisch mit dem zweiten UND-Logikbauteil verbunden ist, während der Ausgang
des zweiten Vergleichers elektrisch mit dem ersten UND-Logikbauteil verbunden ist,
und wobei ein spannungsseitiger Steuereingang elektrisch mit dem ersten UND-
Logikbauteil verbunden ist, während ein erdseitiger Steuereingang elektrisch mit
dem zweiten UND-Logikbauteil verbunden ist.
7. Schaltung nach Anspruch 2, bei der die Anzahl von Gate-gesteuerten
Schaltern zumindest einen IGBT-Schalter mit einer Messelektrode einschließt,
wobei die Leitfähigkeits-Detektorschaltung, die dem IGBT-Schalter zugeordnet ist,
in Abhängigkeit von einer Spannung der Messelektrode des IGBT-Schalters
feststellt, ob der IGBT-Schalter in der Lage ist, eine erneut angelegte Spannung zu
vertragen.
8. Schaltung nach Anspruch 7, bei der die dem IGBT-Schalter zugeordnete
Leitfähigkeits-Detektorschaltung feststellt, ob der IGBT-Schalter in der Lage ist, eine
neu angelegte Spannung zu vertragen, indem die Spannung der Messelektrode mit
einer Drainspannung des IGBT verglichen wird.
9. Schaltung nach Anspruch 1, bei der die Gate-gesteuerten Schalter
zumindest einen von MOSFETs, IGBT's und GTO-Thyristoren einschließen.
10. Schaltung zur Steuerung von zumindest einer Anzahl von Gate-gesteuerten
Schaltern, mit:
einer Treiberschaltung, die so konfiguriert ist, dass sie elektrisch mit den Gate-gesteuerten Schaltern verbunden ist, wobei die Treiberschaltung so konfiguriert ist, dass sie automatisch ein gleichzeitiges Leiten der Gate-gesteuerten Schalter verhindert, wenn zumindest einer der Gate-gesteuerten Schalter nicht in der Lage ist, eine erneut angelegte Spannung zu vertragen, ohne zu leiten.
einer Treiberschaltung, die so konfiguriert ist, dass sie elektrisch mit den Gate-gesteuerten Schaltern verbunden ist, wobei die Treiberschaltung so konfiguriert ist, dass sie automatisch ein gleichzeitiges Leiten der Gate-gesteuerten Schalter verhindert, wenn zumindest einer der Gate-gesteuerten Schalter nicht in der Lage ist, eine erneut angelegte Spannung zu vertragen, ohne zu leiten.
11. Schaltung nach Anspruch 10, bei der die Treiberschaltung eine Anzahl von
Leitfähigkeits-Detektorschaltungen einschließt, die dem Gate-gesteuerten Schalter
zugeordnet und elektrisch mit diesem verbunden sind, wobei die
Detektorschaltungen so konfiguriert sind, dass sie automatisch feststellen, ob die
Gate-gesteuerten Schalter in der Lage sind, die erneut angelegte Spannung zu
vertragen, ohne zu leiten.
12. Schaltung nach Anspruch 11, bei der jede der Leitfähigkeits-
Detektorschaltungen einen Vergleicher einschließt, der so konfiguriert ist, dass er
ein Ausgangssignal in Abhängigkeit von einem Unterschied zwischen einer Gate-
Source-Spannung und einer Bezugsspannung erzeugt, wobei das Ausgangssignal
anzeigt, ob die Gate-gesteuerten Schalter in der Lage sind, die erneut angelegte
Spannung zu vertragen, ohne zu leiten.
13. Adaptive Totzeit-Schaltung zur Steuerung erster und zweiter in Serie
geschalteter MOS-Gate-Bauteile, die so konfiguriert sind, dass sie
aufeinanderfolgend, jedoch nicht gleichzeitig, leiten, wobei die adaptive Totzeit-
Schaltung folgendes umfasst:
erste und zweite Überwachungsschaltungen, die mit den MOS-Gategesteuerten Bauteilen gekoppelt sind, wobei die Überwachungsschaltungen so konfiguriert sind, dass sie jeweilige Ausgangssignale in Abhängigkeit von einer Messung einer Charakteristik der ersten und zweiten MOS-Gate-gesteuerten Bauteile erzeugen, die sich auf deren Fähigkeit bezieht, einer Sperrspannung zu widerstehen, wobei die Ausgangssignale der ersten und zweiten Überwachungsschaltungen jeweils mit den Gate-Elektroden der MOS-Gategesteuerten Bauteile verbunden sind, um deren Einschalten derart zu ermöglichen, dass ein gleichzeitiges Leiten der ersten und zweiten MOS-Gate-gesteuerten Bauteile verhindert und die Totzeit zwischen ihren Leitfähigkeitsfolgen zu einem Minimum gemacht ist.
erste und zweite Überwachungsschaltungen, die mit den MOS-Gategesteuerten Bauteilen gekoppelt sind, wobei die Überwachungsschaltungen so konfiguriert sind, dass sie jeweilige Ausgangssignale in Abhängigkeit von einer Messung einer Charakteristik der ersten und zweiten MOS-Gate-gesteuerten Bauteile erzeugen, die sich auf deren Fähigkeit bezieht, einer Sperrspannung zu widerstehen, wobei die Ausgangssignale der ersten und zweiten Überwachungsschaltungen jeweils mit den Gate-Elektroden der MOS-Gategesteuerten Bauteile verbunden sind, um deren Einschalten derart zu ermöglichen, dass ein gleichzeitiges Leiten der ersten und zweiten MOS-Gate-gesteuerten Bauteile verhindert und die Totzeit zwischen ihren Leitfähigkeitsfolgen zu einem Minimum gemacht ist.
14. Verfahren zum Verhindern des gleichzeitigen Leitens einer Anzahl von
Gate-gesteuerten Schaltern, wobei das Verfahren folgendes umfasst:
Feststellen, ob zumindest einer der Gate-gesteuerten Schalter nicht in der Lage ist, eine erneut angelegte Spannung zu vertragen, ohne zu leiten, und
automatisches Verhindern eines gleichzeitigen Leitens der Gategesteuerten Schalter, wenn der zumindest eine der Gate-gesteuerten Schalter nicht in der Lage ist, die erneut angelegte Spannung zu vertragen, ohne zu leiten.
Feststellen, ob zumindest einer der Gate-gesteuerten Schalter nicht in der Lage ist, eine erneut angelegte Spannung zu vertragen, ohne zu leiten, und
automatisches Verhindern eines gleichzeitigen Leitens der Gategesteuerten Schalter, wenn der zumindest eine der Gate-gesteuerten Schalter nicht in der Lage ist, die erneut angelegte Spannung zu vertragen, ohne zu leiten.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US38709302P | 2002-06-06 | 2002-06-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE10325588A1 true DE10325588A1 (de) | 2003-12-18 |
Family
ID=29584628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10325588A Withdrawn DE10325588A1 (de) | 2002-06-06 | 2003-06-05 | Integrierte MOS-Gate-Treiberschaltung mit adaptiver Totzeit |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6897682B2 (de) |
| JP (1) | JP2004166207A (de) |
| DE (1) | DE10325588A1 (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102013223460A1 (de) * | 2013-11-18 | 2015-05-21 | Continental Teves Ag & Co. Ohg | Vorrichtung zum Betreiben eines elektronisch kommutierten, mehrphasigen Gleichstrommotors |
| US9960679B2 (en) | 2014-06-03 | 2018-05-01 | Infineon Technologies Austria Ag | Controlling a pair of switches |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6747300B2 (en) * | 2002-03-04 | 2004-06-08 | Ternational Rectifier Corporation | H-bridge drive utilizing a pair of high and low side MOSFETs in a common insulation housing |
| US6897682B2 (en) * | 2002-06-06 | 2005-05-24 | International Rectifier Corporation | MOSgate driver integrated circuit with adaptive dead time |
| JP3942583B2 (ja) * | 2003-11-21 | 2007-07-11 | 松下電器産業株式会社 | ドライバ回路 |
| JP4442348B2 (ja) * | 2004-07-22 | 2010-03-31 | 株式会社日立製作所 | 電力変換装置 |
| JP4679309B2 (ja) * | 2005-09-06 | 2011-04-27 | 株式会社東芝 | 半導体装置 |
| JP4745010B2 (ja) * | 2005-09-29 | 2011-08-10 | 株式会社東芝 | 半導体装置 |
| JP4339872B2 (ja) * | 2006-05-25 | 2009-10-07 | 株式会社日立製作所 | 半導体素子駆動装置、電力変換装置、及びモータ駆動装置、並びに半導体素子駆動方法、電力変換方法、及びモータ駆動方法 |
| JP4929856B2 (ja) * | 2006-06-08 | 2012-05-09 | トヨタ自動車株式会社 | スイッチング素子制御装置 |
| WO2008001321A2 (en) * | 2006-06-30 | 2008-01-03 | Koninklijke Philips Electronics N.V. | A device for and a method of processing an audio signal |
| DE102007021205A1 (de) | 2007-05-05 | 2008-11-06 | Hella Kgaa Hueck & Co. | Ansteuerung für die Schalter einer H-Brückenschaltung zum Betreiben einer Hochdruck-Gasentladungslampe in Kraftfahrzeugen |
| US7671638B2 (en) * | 2007-06-28 | 2010-03-02 | International Rectifier Corporation | Negative N-epi biasing sensing and high side gate driver output spurious turn-on prevention due to N-epi P-sub diode conduction during N-epi negative transient voltage |
| US7888925B2 (en) * | 2007-07-23 | 2011-02-15 | Intersil Americas Inc. | Load current compensation in synchronous power converters |
| US7906948B2 (en) * | 2007-07-23 | 2011-03-15 | Intersil Americas Inc. | Threshold voltage monitoring and control in synchronous power converters |
| TW200913445A (en) * | 2007-07-23 | 2009-03-16 | Intersil Inc | Dead-time transition adjustments for synchronous power converters |
| US8148748B2 (en) * | 2007-09-26 | 2012-04-03 | Stmicroelectronics N.V. | Adjustable field effect rectifier |
| EP3447803A3 (de) * | 2007-09-26 | 2019-06-19 | STMicroelectronics N.V. | Einstellbarer feldeffektgleichrichter |
| WO2010030400A1 (en) | 2008-01-23 | 2010-03-18 | Lakota Technologies, Inc. | Regenerative building block and diode bridge rectifier and methods |
| EP2384518B1 (de) | 2009-01-06 | 2019-09-04 | STMicroelectronics N.V. | Strukturen und verfahren für feldeffektdioden mit selbst-bootstrapping |
| WO2010119761A1 (ja) * | 2009-04-14 | 2010-10-21 | 株式会社村田製作所 | スイッチング電源装置 |
| WO2010127370A2 (en) * | 2009-05-01 | 2010-11-04 | Lakota Technologies, Inc. | Series current limiting device |
| KR101713993B1 (ko) * | 2010-09-28 | 2017-03-09 | 페어차일드코리아반도체 주식회사 | 구동기 및 이를 구비하는 고전압 구동 회로 |
| US9166469B2 (en) * | 2012-08-29 | 2015-10-20 | Eaton Corporation | System for optimizing switching dead-time and method of making same |
| CN103595238A (zh) * | 2013-09-29 | 2014-02-19 | 深圳市伟创电气有限公司 | 小功率igbt驱动互锁电路 |
| FR3013916B1 (fr) | 2013-11-27 | 2017-05-26 | Commissariat Energie Atomique | Circuit de commande pour convertisseur de puissance |
| KR102280573B1 (ko) * | 2014-06-09 | 2021-07-22 | 삼성전자주식회사 | 적응적 데드 타임 제어 기능을 갖는 구동 회로, 전압 컨버터 및 데드 타임 제어 방법 |
| KR102247548B1 (ko) | 2014-08-04 | 2021-05-04 | 삼성전자주식회사 | 전압 변환기 및 전압 변환기의 전압 변환 방법 |
| CN104811019B (zh) * | 2015-04-21 | 2017-05-03 | 吴秀昌 | 自适应新型软开关全桥电路驱动方法及全桥驱动电路 |
| JP6615384B2 (ja) * | 2016-12-22 | 2019-12-04 | 三菱電機株式会社 | 半導体装置、インバータおよび自動車 |
| US10181786B1 (en) * | 2017-11-08 | 2019-01-15 | Silanna Asia Pte Ltd | Anti-cross-conduction time interval minimizer |
| CN108242886B (zh) * | 2018-03-12 | 2024-04-02 | 无锡安趋电子有限公司 | 一种防直通保护自适应死区电路及包含该电路的驱动电路 |
| TWI672574B (zh) | 2018-10-26 | 2019-09-21 | 瑞昱半導體股份有限公司 | 穩壓裝置及其控制方法 |
| CN111162666B (zh) * | 2018-11-08 | 2022-05-24 | 力智电子股份有限公司 | 驱动电路及开关信号产生方法 |
| CN114078899A (zh) * | 2020-08-14 | 2022-02-22 | 联华电子股份有限公司 | 磁阻式随机存取存储器的布局图案 |
| US11955890B2 (en) * | 2021-01-25 | 2024-04-09 | Richtek Technology Corporation | Switching converter circuit and driver circuit having adaptive dead time thereof |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5381025A (en) * | 1989-08-17 | 1995-01-10 | Ixys Corporation | Insulated gate thyristor with gate turn on and turn off |
| JP2513874B2 (ja) * | 1989-12-28 | 1996-07-03 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5141889A (en) * | 1990-11-30 | 1992-08-25 | Motorola, Inc. | Method of making enhanced insulated gate bipolar transistor |
| US5541541A (en) * | 1994-11-23 | 1996-07-30 | Texas Instruments Incorporated | Comparator circuit for decreasing shoot-through current on power switches |
| KR100194661B1 (ko) * | 1995-10-10 | 1999-07-01 | 윤종용 | 전력용 트랜지스터 |
| EP0865085A1 (de) * | 1997-03-11 | 1998-09-16 | STMicroelectronics S.r.l. | Bipolar Transistor mit isolierter Steuerelektrode mit hoher dynamischer Robustheit |
| JP4156717B2 (ja) * | 1998-01-13 | 2008-09-24 | 三菱電機株式会社 | 半導体装置 |
| US6294954B1 (en) * | 1999-09-23 | 2001-09-25 | Audiologic, Incorporated | Adaptive dead time control for switching circuits |
| JP4526179B2 (ja) * | 2000-11-21 | 2010-08-18 | 三菱電機株式会社 | 半導体装置 |
| US6897682B2 (en) * | 2002-06-06 | 2005-05-24 | International Rectifier Corporation | MOSgate driver integrated circuit with adaptive dead time |
| US6696861B1 (en) * | 2002-11-01 | 2004-02-24 | Texas Instruments Incorporated | Switch mode regulator controller using hybrid technique |
-
2003
- 2003-06-05 US US10/456,686 patent/US6897682B2/en not_active Expired - Lifetime
- 2003-06-05 DE DE10325588A patent/DE10325588A1/de not_active Withdrawn
- 2003-06-06 JP JP2003162917A patent/JP2004166207A/ja active Pending
-
2005
- 2005-05-11 US US11/127,462 patent/US7482655B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102013223460A1 (de) * | 2013-11-18 | 2015-05-21 | Continental Teves Ag & Co. Ohg | Vorrichtung zum Betreiben eines elektronisch kommutierten, mehrphasigen Gleichstrommotors |
| US9960679B2 (en) | 2014-06-03 | 2018-05-01 | Infineon Technologies Austria Ag | Controlling a pair of switches |
| DE102015108363B4 (de) | 2014-06-03 | 2022-09-01 | Infineon Technologies Austria Ag | Steuern eines Schalterpaars |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004166207A (ja) | 2004-06-10 |
| US20040041619A1 (en) | 2004-03-04 |
| US20050200384A1 (en) | 2005-09-15 |
| US7482655B2 (en) | 2009-01-27 |
| US6897682B2 (en) | 2005-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10325588A1 (de) | Integrierte MOS-Gate-Treiberschaltung mit adaptiver Totzeit | |
| DE19838389C1 (de) | Verfahren und Vorrichtung zur Steuerung eines abschaltbaren Stromrichterventils mit der Reihenschaltzahl Zwei oder größer | |
| DE19825211C2 (de) | Halbleiterschaltung | |
| DE102016101907B4 (de) | Elektronische Schaltung, Ansteuerschaltung und Verfahren | |
| DE102004006753B4 (de) | Leistungshalbleitervorrichtung | |
| DE112013006912B4 (de) | Vorrichtung zum Steuern eines Halbleiterelements mit isolierendem Gate und Leistungswandlungsvorrichtung, welche die Vorrichtung zum Steuern des Halbleiterelements mit isolierendem Gate verwendet | |
| DE4032014A1 (de) | Treiberschaltung fuer leistungsschalteinrichtungen | |
| DE112007002270T5 (de) | Gate-Ansteuerschaltung | |
| DE102019114881B4 (de) | Ansteuervorrichtung und schaltvorrichtung | |
| DE102012207222A1 (de) | Leistungshalbleitervorrichtung mit einer Mehrzahl parallel geschalteter Schaltelemente | |
| DE102009001029B4 (de) | Ansteuerung für rückwärtsleitfähigen IGBT | |
| DE3335220A1 (de) | Phasenregelschaltung fuer eine niederspannungslast | |
| DE10235444A1 (de) | Treibersteuerungseinrichtung, Leistungsumformungseinrichtung, Verfahren zur Steuerung einer Leistungsumformungseinrichtung und Verfahren zum Gebrauch einer Leistungsumformungseinrichtung | |
| DE102007046705B3 (de) | Schaltung für eine aktive Diode und Verfahren zum Betrieb einer aktiven Diode | |
| DE19741655A1 (de) | Schaltung zur stufenlosen direkten oder indirekten Variation des durch einen von einer Netz-Gleich- oder -Wechselspannung oder einer beliebigen Kombination derselben betriebenen Verbraucher fließenden Gleich- und/oder Wechselstroms | |
| DE102009015322A1 (de) | Schalterschaltung | |
| DE102018105346A1 (de) | Vorrichtung und verfahren zum steuern einer gruppe von schaltern | |
| DE4342082C2 (de) | Steuerschaltung zum Erzeugen von Schaltsignalen für Leistungstranistoren | |
| DE102014114085B3 (de) | Ansteuerschaltung für rückwärtsleitfähige IGBTs | |
| DE102016111127A1 (de) | Elektrische Baugruppe, die eine bipolare Transistorvorrichtung mit isoliertem Gate und eine Transistorvorrichtung mit breiter Bandlücke enthält | |
| DE2906961C2 (de) | Schaltungsanordnung mit einem feldgesteuerten Thyristor | |
| DE102008010467A1 (de) | Schaltungsanordnung und Verfahren zum verlustarmen Schalten einer Schaltungsanordnung | |
| DE3217677C2 (de) | ||
| DE3317619A1 (de) | Verbesserte leistungseinspeisung fuer eine niederspannungslast | |
| DE102013103186B4 (de) | Lastantriebs-Schaltkreisvorrichtung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8139 | Disposal/non-payment of the annual fee |