DE102012207222A1

DE102012207222A1 - Leistungshalbleitervorrichtung mit einer Mehrzahl parallel geschalteter Schaltelemente

Info

Publication number: DE102012207222A1
Application number: DE102012207222A
Authority: DE
Inventors: Khalid Hassan Hussein; Toshiyuki Kumagai; Shoji Saito
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2011-05-02
Filing date: 2012-04-30
Publication date: 2012-11-08
Anticipated expiration: 2032-05-01
Also published as: JP5854895B2; KR101389811B1; US8766702B2; US20120280728A1; DE102012025769B3; CN102769375B; DE102012207222B4; KR20120124031A; JP2012249509A; CN102769375A

Abstract

Eine Leistungshalbleitervorrichtung (200) enthält ein erstes und ein zweites Leistungshalbleiterelement (Q1, Q2), die parallel zueinander geschaltet sind, und eine Treibersteuereinheit (100). Die Treibersteuereinheit (100) schaltet das erste und das zweite Leistungshalbleiterelement (Q1, Q2) als Reaktion auf einen Einschaltbefehl und einen Ausschaltbefehl, die wiederholt von außen empfangen werden, ein und aus. Insbesondere ist die Treibersteuereinheit (100) in der Lage, umzuschalten zwischen einem Fall, in dem als Reaktion auf den Einschaltbefehl das erste und das zweite Leistungshalbleiterelement (Q1, Q2) gleichzeitig eingeschaltet werden, und einem Fall, in dem als Reaktion auf den Einschaltbefehl zunächst das erste oder das zweite Leistungshalbleiterelement (Q1, Q2) eingeschaltet wird und danach das andere Leistungshalbleiterelement eingeschaltet wird. Die Treibersteuereinheit (100) schaltet als Reaktion auf den Ausschaltbefehl zunächst das erste oder das zweite Leistungshalbleiterelement (Q1, Q2) aus, und danach schaltet sie das andere Leistungshalbleiterelement aus.

Description

Die vorliegende Erfindung bezieht sich auf eine Leistungshalbleitervorrichtung, die in Leistungsumwandlungseinrichtungen oder ähnlichem verwendet wird.
Ein Leistungshalbleiterelement wie z. B. ein Leistungs-MOSFET (Metal Oxide Semiconductor Field Effect Transistor, Metalloxid-Halbleiter-Feldeffekttransistor) oder ein IGBT (Insulated Gate Bipolar Transistor, Bipolartransistor mit isoliertem Gate) wird verwendet zum Steuern einer Leistungseinrichtung wie z. B. eines Motorantriebsstromrichters, einer unterbrechungsfreien Leistungsversorgung und einer Frequenzumwandlungsvorrichtung. Da eine Nennspannung und ein Nennstrom einer solchen Leistungseinrichtung immer größer werden, muss ein Leistungshalbleiterelement auch auf eine höhere Spannungsfestigkeit und einen höheren Strom angepasst werden.
Ein Verfahren zum Parallelschalten einer Mehrzahl von Leistungshalbleiterelementen ist bekannt als Verfahren zum Erhöhen einer Menge des Stroms, die von dem Leistungshalbleiterelement gesteuert wird (s. z. B. JP 2000-92820 A ).
In so einem Fall wie in dem oben genannten Dokument, in dem eine Mehrzahl von Leistungshalbleiterelementen parallel geschaltet sind, werden diese Elemente normalerweise gleichzeitig unter Verwendung des selben Treibersignals geschaltet. Wenn die Anzahl paralleler Halbleiterelemente größer wird oder eine Schaltfrequenz erhöht wird, steigt daher der Schaltverlust (Einschaltverlust und Ausschaltverlust).
Es ist beispielsweise ein Verfahren, wie es in JP 05-291913 A beschrieben ist, bekannt als Verfahren zum Verringern des Ausschaltverlustes von parallel geschalteten Leistungshalbleiterelementen. Gemäß dem in diesem Dokument beschriebenen Verfahren werden ein erster IGBT, der eine niedrige Sättigungsspannung und eine lange Abfallzeit aufweist, und ein zweiter IGBT, der eine hohe Sättigungsspannung und eine kurze Abfallzeit aufweist, parallel geschaltet, und ein Eingangswiderstand wird in ein Gate des zweiten IGBT eingesetzt. Wenn der erste und zweite IGBT durch ein gemeinsames Treibersignal betrieben werden, liegt ein Abschaltpunkt des zweiten IGBT später als ein Abschaltpunkt des ersten IGBT, und daher kann ein Ausschaltbetrieb basierend auf einer kurzen Abfallzeit des zweiten IGBT durchgeführt werden.
Eine ähnliche Technik ist in JP 06-209565 A und JP 06-209566 A beschrieben, auch wenn diese nicht darauf abzielen, den Schaltverlust zu verringern. Beide Dokumente offenbaren Schaltglieder, die in Reihe geschaltet sind, wobei jedes aus einem Haupthalbleiterelement und einem dazu parallel geschalteten Erfassungshalbleiterelement gebildet ist. Insbesondere sind gemäß der in JP 06-209565 A beschriebenen Technik ein Gate des Hauptleiterelements und eine Gatetreiberschaltung miteinander verbunden, wobei eine Ausschaltverzögerungsschaltung dazwischen eingefügt ist, und ein Gate des Erfassungshalbleiterelements und die Gatetreiberschaltung sind miteinander verbunden, wobei eine Einschaltverzögerungsschaltung dazwischen eingefügt ist. Gemäß der in JP 06-209566 A beschriebenen Technik sind ein Gate des Erfassungshalbleiterelements und eine Gatetreiberschaltung miteinander verbunden, wobei eine Ausschaltverzögerungsschaltung dazwischen eingefügt ist, und ein Gate des Haupthalbleiterelements und die Gatetreiberschaltung sind miteinander verbunden, wobei eine Einschaltverzögerungsschaltung dazwischen eingefügt ist.
Die oben genannte JP 05-291913 A zieht eine Verringerung des Schaltverlusts in Erwägung, richtet ihr Augenmerk jedoch nur auf die Verringerung des Ausschaltverlusts und betrachtet nicht den Einschaltverlust. Da das in diesem Dokument beschriebene Verfahren das zueinander parallel Schalten des ersten IGBT mit einer niedrigen Sättigungsspannung und einer langen Abfallzeit und des zweiten IGBT mit einer hohen Sättigungsspannung und einer kurzen Abfallzeit enthält, ist es nicht auf einen Fall anwendbar, in dem Leistungshalbleiterelemente mit denselben Eigenschaften parallel geschaltet sind.
Die Aufgabe der vorliegenden Erfindung besteht darin, den Schaltverlust in einem Fall, in dem eine Mehrzahl von Leistungshalbleiterelementen parallel geschaltet sind, verglichen mit einem herkömmlichen Beispiel zu verringern.
Die Aufgabe wird gelöst durch eine Leistungshalbleitervorrichtung gemäß Anspruch 1, 3, 5, 8, oder 21. Weiterbildungen der Erfindung sind jeweils in den Unteransprüchen angegeben.
Die Leistungshalbleitervorrichtung enthält ein erstes und ein zweites Leistungshalbleiterelement, die parallel zueinander geschaltet sind, und eine Treibersteuereinheit. Die Treibersteuereinheit schaltet das erste und das zweite Leistungshalbleiterelement als Reaktion auf einen Einschaltbefehl und einen Ausschaltbefehl, die wiederholt von außen empfangen werden, ein und aus. Insbesondere ist die Treibersteuereinheit in der Lage, umzuschalten zwischen einem Fall, in dem als Reaktion auf den Einschaltbefehl das erste und das zweite Leistungshalbleiterelement gleichzeitig eingeschaltet werden, und einem Fall, in dem als Reaktion auf den Einschaltbefehl zunächst das erste oder das zweite Leistungshalbleiterelement eingeschaltet wird und danach das andere Leistungshalbleiterelement eingeschaltet wird. Die Treibersteuereinheit schaltet als Reaktion auf den Ausschaltbefehl zunächst das erste oder das zweite Leistungshalbleiterelement aus, und danach schaltet sie das andere Leistungshalbleiterelement aus.
Gemäß der vorliegenden Erfindung ist es möglich, als Reaktion auf den Einschaltbefehl umzuschalten zwischen einem Fall, in dem das erste und das zweite Leistungshalbleiterelement gleichzeitig eingeschaltet werden, und einem Fall, in dem sie mit einem unterschiedlichen Zeitablauf eingeschaltet werden, und als Reaktion auf den Ausschaltbefehl werden das erste und das zweite Leistungshalbleiterelement mit einem unterschiedlichen Zeitablauf ausgeschaltet. Daher liegt ein Hauptvorteil der vorliegenden Erfindung in der Fähigkeit, verglichen mit einem herkömmlichen Beispiel einen Schaltverlust zu verringern.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
1 ist ein Diagramm eines Aufbaus einer Leistungshalbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
2A ist ein Zeitverlaufsdiagramm, das eine Beziehung zwischen einem Treibersignal und den Gatespannungen der Leistungshalbleiterelemente in einem Fall zeigt, in dem die Größe eines Gesamtstroms relativ klein ist.
2B ist ein Zeitverlaufsdiagramm, das eine Beziehung zwischen einem Treibersignal und den Gatespannungen der Leistungshalbleiterelemente in einem Fall zeigt, in dem die Größe eines Gesamtstroms mittelgroß ist.
2C ist ein Zeitverlaufsdiagramm, das eine Beziehung zwischen einem Treibersignal und den Gatespannungen der Leistungshalbleiterelemente in einem Fall zeigt, in dem die Größe eines Gesamtstroms relativ groß ist.
3A ist ein Diagramm, das eine Beziehung zwischen der Größe eines Gesamtstroms, der durch die IGBTs im eingeschalteten Zustand fließt, und der Größe eines Einschaltverlusts zeigt.
3B ist ein Diagramm, das eine Beziehung zwischen der Größe eines Gesamtstroms, der durch die IGBTs im eingeschalteten Zustand fließt, und der Größe eines Ausschaltverlusts zeigt.
4 ist ein Diagramm zum Darstellen des Konzepts der Zeitablaufsteuerung, wenn die IGBTs ausgeschaltet werden.
5 ist ein Diagramm, das eine Beziehung zwischen einem Schaltverlust und einem Kollektorstrom des IGBT zeigt.
6 ist ein Diagramm, das eine Beziehung zwischen einem Schaltverlust und einem Gatewiderstand des IGBT zeigt.
7 ist ein Diagramm, das eine Beziehung zwischen einer Kollektorstromdichte und einer Sättigungsspannung zeigt.
8 ist ein Diagramm, das eine Beziehung zwischen einem Ausschaltverlust und einer Sättigungsspannung zeigt.
9 ist ein Diagramm, das eine Beziehung zwischen einem Kollektorstrom und einem Einschaltverlust zeigt.
10 ist ein Diagramm, das ein Simulationsergebnis zeigt, wenn parallel geschaltete IGBTs nacheinander geschaltet werden.
11 ist eine vergrößerte Ansicht von 10 zur Zeit des Einschaltens.
12 ist eine vergrößerte Ansicht von 10 zur Zeit des Ausschaltens.
13 ist ein Diagramm, das ein Simulationsergebnis zeigt, wenn das Einschalten der parallel geschalteten IGBTs gleichzeitig durchgeführt wird und das Ausschalten nacheinander durchgeführt wird.
14 ist eine vergrößerte Ansicht von 13 zur Zeit des Einschaltens.
15 ist eine vergrößerte Ansicht von 13 zur Zeit des Ausschaltens.
16A ist ein Diagramm, das eine Beziehung zwischen einem Gesamtstrom, der durch die parallel geschalteten IGBTs fließt, und einem Einschaltverlust zeigt.
16B ist eine vergrößerte Ansicht eines Abschnitts in einem Rahmen, der in 16A durch eine gestrichelte Linie gezeigt ist.
17 ist ein Schaltbild eines Aufbaus einer Leistungshalbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
18 ist ein Diagramm, das ein Beispiel für ein Zeitverlaufsdiagramm eines Steuersignals zeigt, das von einer in 17 gezeigten integrierten Schaltung ausgegeben wird.
19 ist ein Schaltbild eines Aufbaus einer Leistungshalbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
20 ist ein Diagramm, das ein Beispiel für ein Zeitverlaufsdiagramm eines Steuersignals zeigt, das von einer in 19 gezeigten integrierten Schaltung ausgegeben wird.
21 ist ein Schaltbild eines Aufbaus einer Leistungshalbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung.
22 ist ein Schaltbild eines Aufbaus einer Leistungshalbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung.
23 ist ein Diagramm, das ein Beispiel für ein Zeitverlaufsdiagramm eines Steuersignals zeigt, das von einer in 22 gezeigten integrierten Schaltung ausgegeben wird.
24 ist ein Schaltbild eines Aufbaus einer Leistungshalbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung.
25 ist ein Schaltbild eines Aufbaus einer Leistungshalbleitervorrichtung gemäß einer siebten Ausführungsform der vorliegenden Erfindung.
26 ist ein Schaltbild eines Aufbaus einer Leistungshalbleitervorrichtung gemäß einer achten Ausführungsform der vorliegenden Erfindung.
27 ist ein Schaltbild eines Aufbaus einer Leistungshalbleitervorrichtung gemäß einer neunten Ausführungsform der vorliegenden Erfindung.
28 ist ein Diagramm, das ein Beispiel für ein Zeitverlaufsdiagramm eines Steuersignals zeigt, das von einer in 27 gezeigten integrierten Schaltung ausgegeben wird.
29 ist ein Schaltbild eines Aufbaus einer Leistungshalbleitervorrichtung gemäß einer zehnten Ausführungsform der vorliegenden Erfindung.
30 ist ein Schaltbild eines Aufbaus einer Leistungshalbleitervorrichtung gemäß einer elften Ausführungsform der vorliegenden Erfindung.
31 ist ein Diagramm zum Darstellen von Spezifikationen von IGBTs, die in einer Leistungshalbleitervorrichtung gemäß einer zwölften Ausführungsform der vorliegenden Erfindung enthalten sind.
32 ist ein Schaltbild eines Aufbaus einer Leistungshalbleitervorrichtung gemäß einer Abwandlung einer dreizehnten Ausführungsform der vorliegenden Erfindung.
33 ist ein Diagramm, das für eine vierzehnte Ausführungsform eine Abwandlung des Steuerns des Schaltens der IGBTs durch Triebersteuereinheiten in den Leistungshalbleitervorrichtung gemäß der zweiten, neunten und zehnten Ausführungsform zeigt.
34 ist ein Diagramm, das für eine fünfzehnte Ausführungsform eine Abwandlung des Steuerns des Schaltens der IGBTs durch Triebersteuereinheiten in den Leistungshalbleitervorrichtung gemäß der fünften und elften Ausführungsform zeigt.
35 ist ein Diagramm, das für eine sechzehnte Ausführungsform eine weitere Abwandlung des Steuerns des Schaltens der IGBTs durch Triebersteuereinheiten in den Leistungshalbleitervorrichtung gemäß der zweiten, neunten und zehnten Ausführungsform zeigt.
36 ist ein Schaltbild eines Aufbaus einer Leistungshalbleitervorrichtung gemäß einer neunzehnten Ausführungsform der vorliegenden Erfindung.
37A ist ein Diagramm, das ein Beispiel für einen Signalverlauf zeigt, der von einem in 36 gezeigten Stromerfassungssensor ausgegeben wird, wenn eine Ausgabe des Stromerfassungssensors nicht eine Referenzspannung überschreitet, die einem Schwellenwert entspricht.
37B ist ein Diagramm, das ein Beispiel für einen Signalverlauf zeigt, der von einem in 36 gezeigten Stromerfassungssensor ausgegeben wird, wenn eine Ausgabe des Stromerfassungssensors die Referenzspannung überschreitet, die dem Schwellenwert entspricht.
38 ist ein Schaltbild eines Aufbaus einer Leistungshalbleitervorrichtung gemäß einer zwanzigsten Ausführungsform der vorliegenden Erfindung.
39 ist ein Schaltbild eines Aufbaus einer Leistungshalbleitervorrichtung gemäß einer einundzwanzigsten Ausführungsform der vorliegenden Erfindung.
40 ist ein Schaltbild eines Aufbaus einer Leistungshalbleitervorrichtung gemäß einer zweiundzwanzigsten Ausführungsform der vorliegenden Erfindung.
Mit Bezug auf die Zeichnungen werden im folgenden Ausführungsformen der vorliegenden Erfindung im Detail beschrieben. Es sei angemerkt, dass dieselben oder einander entsprechende Elemente durch dieselben Bezugszeichen gekennzeichnet sind und ihre Beschreibung nicht wiederholt wird.
1 ist ein Diagramm eines Aufbaus einer Leistungshalbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Mit Bezug auf 1 enthält die Leistungshalbleitervorrichtung 200 die Leistungshalbleiterelemente Q1 und Q2, die parallel zueinander zwischen einen Hochspannungsknoten HV und einen Masseknoten GND geschaltet sind, und eine Treibersteuereinheit 100. Auch wenn in 1 als Beispiel ein IGBT als Leistungshalbleiterelement Q1, Q2 dargestellt ist, können auch andere Halbleiterelemente wie z. B. ein Leistungs-MOSFET oder ein Bipolartransistor verwendet werden. Die Leistungshalbleiterelemente Q1, Q2 werden im folgenden jeweils auch als IGBTs Q1, Q2 bezeichnet. Der Hochspannungsknoten HV, mit dem die Kollektoren der IGBTs Q1, Q2 jeweils verbunden sind, ist mit der zu steuernden elektrischen Einrichtung verbunden, und eine hohe Spannung liegt an ihm an.
Die Treibersteuerschaltung 100 schaltet die IGBTs Q1, Q2 in Übereinstimmung mit einem Logikpegel eines von außen empfangenen Treibersignals DS ein oder aus. In dieser Ausführungsform wird angenommen, dass die Treibersteuereinheit 100 die Leistungshalbleiterelemente Q1, Q2 einschaltet, wenn sie das Treibersignal DS auf einem hohen Pegel (H-Pegel) empfängt, und dass sie die Leistungshalbleiterelemente Q1, Q2 ausschaltet, wenn sie das Treibersignal DS auf einem niedrigen Pegel (L-Pegel) empfängt. Das Treibersignal DS auf H-Pegel wird auch als Einschaltbefehl bezeichnet, während das Treibersignal DS auf L-Pegel auch als Ausschaltbefehl bezeichnet wird. Der Einschaltbefehl und der Ausschaltbefehl werden der Treibersteuereinheit 100 abwechselnd und wiederholt zugeführt. Ein bestimmtes Aufbaubeispiel der Treibersteuereinheit 100 wird in der zweiten und den folgenden Ausführungsformen beschrieben.
2A–2C sind Zeitverlaufsdiagramme, die eine Beziehung zwischen dem Treibersignal DS und den Gatespannungen der Leistungshalbleiterelemente Q1, Q2 zeigen. Mit Bezug auf 1 und 2A–2C kann die Treibersteuereinheit 100, wenn sie den Einschaltbefehl empfängt und die IGBTs Q1, Q2 einschaltet, zwischen einem Fall, in dem die IGBTs Q1, Q2 gleichzeitig eingeschaltet werden, und einem Fall, in dem einer der IGBTs Q1, Q2 (beispielsweise IGBT Q1) zuerst eingeschaltet wird und dann der andere IGBT eingeschaltet wird, umschalten. Wenn die Treibersteuereinheit 100 den Ausschaltbefehl erhält und die IGBTs Q1, Q2 ausschaltet, kann sie außerdem zwischen einem Fall, in dem die IGBTs Q1, Q2 gleichzeitig ausgeschaltet werden, und einem Fall, in dem einer der IGBTs Q1, Q2 (beispielsweise der IGBT Q1) zuerst ausgeschaltet wird und danach der andere IGBT ausgeschaltet wird, umschalten. Ob die IGBTs Q1, Q2 gleichzeitig geschaltet werden sollen oder ob sie unabhängig voneinander zu unterschiedlichen Zeiten geschaltet werden sollen, kann bestimmt werden basierend auf der Größe der Hauptströme I1, I2 oder des Gesamtstrom It, der eine Kombination der Hauptströme I1 und I2 ist, die jeweils durch die IGBTs Q1, Q2 fließen, wenn die IGBTs Q1, Q2 als Reaktion auf den Einschaltbefehl eingeschaltet (leitend) sind. Insbesondere ist in der ersten Ausführungsform der Gesamtstrom It, der durch die Halbleiterleistungselemente Q1, Q2 fließt, basierend auf seiner Größe in drei Bereiche eingeteilt.
2A zeigt einen Fall, in dem die Größe des Gesamtstroms It relativ klein ist. Wenn das Treibersignal S zum Zeitpunkt t1 vom L-Pegel zum H-Pegel wechselt, schaltet die Treibersteuereinheit 100 den IGBT Q1 ein, indem sie eine Spannung auf H-Pegel an das Gate des IGBT Q1 anlegt. Zu einem nachfolgenden Zeitpunkt t2 schaltet die Treibersteuereinheit 100 den IGBT Q2 ein durch Anlegen einer Spannung auf H-Pegel an das Gate des IGBT Q2. Wenn das Treibersignal DS zum Zeitpunkt t3 vom H-Pegel zum L-Pegel wechselt, schaltet die Treibersteuereinheit 100 den IGBT Q1 aus durch Anlegen einer Spannung auf L-Pegel an das Gate des IGBT Q1. Zu einem nachfolgenden Zeitpunkt t4 schaltet die Treibersteuereinheit 100 den IGBT Q2 aus durch Anlegen einer Spannung auf L-Pegel an das Gate des IGBT Q2. Daher wird beim Einschalten ein Schaltverlust (Einschaltverlust Eon) hauptsächlich in dem IGBT Q1 bewirkt, der zuerst eingeschaltet wird, während beim Ausschalten ein Schaltverlust (Ausschaltverlust Eoff) hauptsächlich in dem IGBT Q2 bewirkt wird, der nachfolgend ausgeschaltet wird.
2B zeigt einen Fall, in dem die Größe des Gesamtstroms It mittelgroß ist. Wenn das Treibersignal DS zum Zeitpunkt t1 vom L-Pegel zum H-Pegel wechselt, schaltet die Treibersteuereinheit 100 hierbei die IGBTs Q1, Q2 gleichzeitig ein durch Anlegen einer Spannung auf H-Pegel an die Gates beider IGBTs Q1, Q2. Wenn das Treibersignal DS zum Zeitpunkt t3 vom H-Pegel zum L-Pegel wechselt, schaltet die Treibersteuereinheit 100 den IGBT Q1 aus durch Anlegen einer Spannung auf L-Pegel an das Gate des IGBT Q1. Zum nachfolgenden Zeitpunkt t4 schaltet die Treibersteuereinheit 100 den IGBT Q2 aus durch Anlegen einer Spannung auf L-Pegel an das Gate des IGBT Q2. Daher wird beim Einschalten ein Schaltverlust (Einschaltverlust Eon) in beiden IGBTs Q1, Q2 bewirkt. Beim Ausschalten wird ein Schaltverlust (Ausschaltverlust Eoff) hauptsächlich in dem IGBT Q2 bewirkt, der nachfolgend ausgeschaltet wird.
2C zeigt einen Fall, in dem die Größe des Gesamtstroms It relativ groß ist. Wenn das Treibersignal DS in diesem Fall zum Zeitpunkt t1 vom L-Pegel zum H-Pegel wechselt, schaltet die Steuereinheit 100 die IGBTs Q1, Q2 gleichzeitig an durch Anlegen einer Spannung auf H-Pegel an die Gates beider IGBTs Q1, Q2. Wenn das Treibersignal DS zum Zeitpunkt t3 vom H-Pegel zum L-Pegel wechselt, schaltet die Treibersteuereinheit 100 die IGBTs Q1, Q2 gleichzeitig aus durch Anlegen einer Spannung auf L-Pegel an die Gates beider IGBTs Q1, Q2. Daher wird sowohl beim Einschalten als auch beim Ausschalten ein Schaltverlust in beiden IGBTs Q1, Q2 bewirkt.
Auch wenn in der obigen Beschreibung beim aufeinanderfolgenden Schalten der IGBTs Q1, Q2 zu unterschiedlichen Zeitpunkten der IGBT Q1 früher ein- oder ausgeschaltet wird als der IGBT Q2, kann ein beliebiger von ihnen zuerst geschaltet werden, wenn die IGBTs Q1, Q2 identische Eigenschaften haben.
Es werden nun die Gründe beschrieben, warum das Schalten der IGBTs Q1, Q2 mit dem obigen Verfahren gesteuert wird.
3A ist ein Diagramm, das eine Beziehung zwischen der Größe des Gesamtstroms It, der durch die IGBTs Q1, Q2 im eingeschalteten Zustand fließt, und der Größe eines Einschaltverlusts Eon zeigt. 3B ist ein Diagramm, das eine Beziehung zwischen der Größe eines Gesamtstroms, der durch die IGBTs im eingeschalteten Zustand fließt, und der Größe eines Ausschaltverlusts Eoff zeigt. In 3A und 3B sind der Einschaltverlust Eon und der Ausschaltverlust Eoff als elektrische Leistung in mJ angegeben, die pro Puls des Treibersignals DS verbraucht wird. Ein Fall, in dem die IGBTs Q1, Q2 jeweils alleine mit unterschiedlichem Zeitablauf geschaltet werden, ist als ”1 CHIP” (1P) bezeichnet, während ein Fall, in dem die IGBTs Q1, Q2 gleichzeitig geschaltet werden als ”2 CHIP” (2P) bezeichnet ist.
Mit Bezug auf 3A führt das Einschalten der IGBTs Q1, Q2 alleine mit unterschiedlichem Zeitablauf, wenn der Gesamtstrom It, der durch die IGBTs Q1, Q2 fließt, kleiner als ein bestimmter Schwellenwert Ith1 ist, zu einem geringeren Einschaltverlust Eon als in einem Fall, in dem die IGBTs Q1, Q2 gleichzeitig eingeschaltet werden. In einem Fall, in dem der Gesamtstrom größer als der Schwellenwert Ith1 ist, führt das gleichzeitige Einschalten der IGBTs Q1, Q2 zu einem geringeren Einschaltverlust Eon als in einem Fall, in dem die IGBTs Q1, Q2 jeweils alleine eingeschaltet werden. Wenn der Gesamtstrom kleiner gleich dem Schwellenwert Ith1 ist, schaltet die Treibersteuereinheit 100 in 1 deshalb zuerst den IGBT Q1 an, und anschließend schaltet sie den IGBT Q2 an, wie es in 2A gezeigt ist. Wenn der Gesamtstrom It größer als der Schwellenwert Ith1 ist, schaltet die Treibersteuereinheit 100 die IGBTs Q1, Q2 gleichzeitig an, wie es in 2B gezeigt ist. Somit kann der Einschaltverlust Eon verglichen mit dem herkömmlichen Beispiel verringert werden.
Mit Bezug auf 3B führt im Fall des Ausschaltverlusts Eoff das gleichzeitige Ausschalten der IGBT Q1, Q2 mit unterschiedlichen Zeitabläufen unabhängig von der Größe des Gesamtstroms It, der durch die IGBTs Q1, Q2 im leitenden Zustand fließt, zu einem kleineren Ausschaltverlust als in einem Fall, in dem sie gleichzeitig eingeschaltet werden. Wie in 2A und 2B gezeigt, schaltet die Treibersteuereinheit 100 in 1 daher zuerst den IGBT Q1 ein, und anschließend schaltet sie den IGBT Q2 ein. Somit kann der Ausschaltverlust Eoff verglichen mit einem Fall, in dem die IGBTs Q1, Q2 gleichzeitig eingeschaltet werden, verringert werden.
Es sei angemerkt, dass in einem Fall, in dem die IGBTs Q1, Q2 jeweils alleine ausgeschaltet werden, der Gesamtstrom It, der durch die IGBTs Q1, Q2 fließt, wenn er den Maximalwert pro Element überschreitet, ein Element zerstören kann, das nachfolgend ausgeschaltet wird. Um den Durchbruch eines Elements zu verhindern, werden die IGBTs Q1, Q2 dann, wenn der Gesamtstrom It nahe dem Maximalwert pro Element ist, gleichzeitig ausgeschaltet, wie es in 2C gezeigt ist.
4 ist ein Diagramm zum Darstellen eines Konzepts der Zeitablaufsteuerung beim Ausschalten der IGBTs Q1, Q2.
In Bezug auf 4 wird der genannte Maximalwert eines Hauptstroms pro Element der IGBTs Q1, Q2 als IR angenommen. Ein Schwellenwert Ith2 wird auf einen Wert eingestellt, der geringfügig kleiner ist als der angegebene Maximalwert IR, und ein Schwellenwert Ith3 wird auf einen Wert gesetzt, der geringfügig kleiner ist als das Zweifache des angegebenen Maximalwerts IR (2 × IR). Wenn der Gesamtstrom It, der durch die IGBTs Q1, Q2 im leitenden Zustand fließt, kleiner ist als der Schwellenwert Ith2, steuert die Treibersteuereinheit 100 in 1 die IGBTs Q1, Q2 so, dass jeder von ihnen als Reaktion auf den Ausschaltbefehl aufeinanderfolgend ausgeschaltet wird. Wenn der Gesamtstrom It größer gleich dem Schwellenwert Ith2 und kleiner gleich dem Schwellenwert Ith3 ist, steuert die Treibersteuereinheit 100 die IGBTs Q1, Q2 so, dass sie als Reaktion auf den Ausschaltbefehl gleichzeitig ausgeschaltet werden. Auch wenn verglichen mit einem Fall, in dem ein Element nachträglich ausgeschaltet wird, der Ausschaltverlust Eoff ansteigt, wird eine solche Schaltsteuerung durchgeführt zum Schutz gegen das Kurzschließen eines IGBT. Wenn der Gesamtstrom größer gleich dem Schwellenwert Ith3 ist, wird ein Schutz gegen Kurzschluss bereitgestellt zum Steuern der IGBTs Q1, Q2 so, dass sie beide unabhängig von einem Logikpegel des Treibersignals DS ausgeschaltet werden.
Es werden nun die Gründe beschrieben, warum die in 3A und 3B gezeigten Schalteigenschaften erzielt werden.
5 ist ein Diagramm, das eine Beziehung zwischen einem Schaltverlust und einem Kollektorstrom des IGBT zeigt. 5 zeigt in Abhängigkeit von dem Kollektorstrom Ic einen Einschaltverlust Eon, einen Ausschaltverlust Eoff und einen Schaltverlust Err bei einem Rückwärtserholungsvorgang. 6 ist ein Diagramm, das eine Beziehung zwischen einem Schaltverlust und einem Gatewiderstand des IGBT zeigt. 6 zeigt in Abhängigkeit von einem Gatewiderstand RG einen Einschaltverlust Eon, einen Ausschaltverlust Eoff, und einen Schaltverlust Err in einem Rückwärtserholungsvorgang. Die in 5 und 6 gezeigten Kennlinien sind Datenblätter eines IGBT-Moduls (Modellnummer CM600HX-24A von Mitsubishi Electric Corporation) entnommen.
Mit Bezug auf 5 wird der Ausschaltverlust Eoff als Potenzfunktion des Kollektorstroms Ic ausgedrückt. Das bedeutet, dass der Ausschaltverlust Eoff in dem in 5 gezeigten doppeltlogarithmischen Diagramm proportional zu dem Kollektorstrom Ic ist. Wenn ein Exponent mit dem Symbol ”^” bezeichnet wird, kann der Ausschaltverlust Eoff unter Verwendung von Konstanten a, b wie folgt ausgedrückt werden: Eoff = a × Ic^b (1)
Wenn ein Strom, der durch jeden der IGBTs Q1, Q2 in 1 fließt, als Io [in A] bezeichnet wird, wird der Ausschaltverlust Eoff_1P, wenn die Elemente einzeln ausgeschaltet werden, wie folgt ausgedrückt: Eoff_1P = a × (2 × Io)^b (2)
Der Ausschaltverlust Eoff_2P, wenn zwei Elemente gleichzeitig ausgeschaltet werden, wird wie folgt ausgedrückt: Eoff_2P = 2 × a × Io^b (3)
Ein Verhältnis zwischen den obigen Gleichungen (2) und (3) wird wie folgt ausgedrückt: Eoff_1P/Eoff_2P = 2^(b – 1) (4)
Wenn b < 1, ist die unten gezeigte Beziehung erfüllt: Eoff_1P < Eoff_2P (5)
Die Beziehung b < 1 bedeutet, dass eine Steigung des Graphen in 5 kleiner 1 ist, und diese Beziehung b < 1 ist normalerweise erfüllt.
Unter Verwendung eines spezifischen Zahlenwerts wird eine Verifizierung durchgeführt. Es sei angenommen, dass ein Hauptstrom von 200 A pro Element durch die in 1 gezeigten IGBTs Q1, Q2 fließt, d. h. I1 = I2 = 200 A. Der Gesamtstrom It ist dann 400 A. In Bezug auf 5 ist der Ausschaltverlust, wenn der Kollektorstrom 200 A beträgt, etwa 41 mJ/Puls, und wenn der Kollektorstrom 400 A beträgt, ist der Ausschaltverlust Eoff etwa 62 mJ/Puls. Daher beträgt der Ausschalterlust Eoff, wenn zwei Elemente gleichzeitig ausgeschaltet werden, 82 mJ/Puls insgesamt, während der Ausschaltverlust Eoff, wenn die Elemente einzeln ausgeschaltet werden, 62 mJ/Puls beträgt, weil der Verlust in einem Element erzeugt wird, das nachträglich ausgeschaltet wird. Somit führt das einzelne Ausschalten der Elemente zu einem geringeren Ausschaltverlust Eoff.
Hinsichtlich des Ausschaltverlusts Eoff sei angemerkt, dass der Ausschaltverlust Eoff wie in 6 gezeigt kaum von dem Gatewiderstand RG abhängt, und es ist zu sehen, dass die Eigenschaften des Ausschaltverlusts Eoff im Wesentlichen durch die Elementeigenschaften eines IGBT bestimmt sind. Die obigen Ergebnisse können qualitativ wie folgt betrachtet werden. 7 ist ein Diagramm, das eine Beziehung zwischen einer Kollektorstromdichte Jc und einer Sättigungsspannung VCE(sat) zeigt. Mit Bezug auf 7 sei angemerkt, dass IGBTs Q1, Q2 mit identischen Eigenschaften und identischer Größe parallel geschaltet sind. Beim einzelnen Ausschalten eines Chips (1P) ist eine Querschnittsfläche eines Abschnitts, durch die ein Hauptstrom fließt, halb so groß wie in einem Fall, in dem zwei Chips gleichzeitig ausgeschaltet werden (2P), und daher ist die Kollektorstromdichte Jc für einen Chip doppelt so groß. Wenn die Kollektorstromdichte Jc steigt, steigt die Sättigungsspannung VCE(sat).
8 ist ein Diagramm, das eine Beziehung zwischen einem Ausschaltverlust Eoff und der Sättigungsspannung VCE(sat) zeigt. Mit Bezug auf 8 genügen bei einem Bipolarelement der Ausschaltverlust Eoff und die Sättigungsspannung VCE(sat) einer Abwägungsbeziehung. Daher ist beim einzelnen Ausschalten der Chips (1P) der Ausschaltverlust Eoff kleiner als beim gleichzeitigen Ausschalten der zwei Chips (2P). Natürlich ist der Dauerverlust, wenn die IGBTs Q1, Q2 als Reaktion auf den Einschaltbefehl leitend sind, sowohl beim aufeinanderfolgenden Ausschalten (1P) als auch beim gleichzeitigen Ausschalten (2P) derselbe.
Mit Bezug wieder auf 5 kann der Einschaltverlust Eon im Wesentlichen als Exponentialfunktion des Kollektorstroms Ic ausgedrückt werden. In dem in 5 gezeigten doppeltlogarithmischen Diagramm erfüllen der Einschaltverlust Eon und der Kollektorstrom Ic keine direkt proportionale Beziehung. Daher kann der Einschaltverlust unter Verwendung von Konstanten a, b wie folgt dargestellt werden: Eon = a × exp(Ic × b) (6)
In der obigen Gleichung (6) stellt ”exp(...)” eine Exponentialfunktion dar.
Unter der Bezeichnung eines Stroms, der durch jeden der IGBTs Q1, Q2 in 1 fließt, als Io [a] wird der Einschaltverlust Eon_1P, wenn die Elemente einzeln eingeschaltet werden, wie folgt dargestellt: Eon_1P = a × exp(2 × Io × b) (7)
Der Einschaltverlust Eon_2P, wenn zwei Elemente gleichzeitig eingeschaltet werden, wird wie folgt dargestellt: Eon_2P = 2 × a × exp(Io × b) (8)
Ein Verhältnis zwischen den Gleichungen (7) und (8) wird wie folgt dargestellt: Eon_1P/Eon_2P = exp(Io × b)/2 (9)
Deshalb ist in einem Bereich eines relativ niedrigen Stroms, wo die Beziehung Io < b × ln(2) erfüllt, wobei ln einen natürlichen Logarithmus darstellt, die folgende Beziehung erfüllt: Eon_1P < Eon_2P (10)
In einem Bereich eines relativ großen Stroms, in dem die Beziehung Io > b × ln(2) erfüllt ist, ist die folgende Beziehung erfüllt : Eon_1P > Eon_2P (11)
9 ist ein Diagramm, das eine Beziehung zwischen dem Kollektorstrom Ic und dem Einschaltverlust Eon des IGBT zeigt. Mit Bezug auf 9 sei angenommen, dass ein Kollektorstrom Io durch jeden der parallel geschalteten IGBTs Q1, Q2 im eingeschalteten Zustand fließt, und der Einschaltverlust Eon, der dem Kollektorstrom Io entspricht, wird als Eo in mJ/Puls bezeichnet. Daher ist der Einschaltverlust Eon beim gleichzeitigen Einschalten von zwei Elementen 2 × Eo (ein Punkt 2P in 9). Beim aufeinanderfolgenden einzelnen Einschalten der Elemente fließt zunächst durch ein Element, das zuerst eingeschaltet wird, ein Strom von 2 × Io, und daher ist der Einschaltverlust Eon in diesem Fall Eo' (ein Punkt 1P in 9).
Da der Einschaltverlust Eon exponentiell mit dem Ansteigen des Kollektorstroms Ic ansteigt, ist der Verlust Eo' größer als 2 × Eo, wenn der Strom Io relativ groß ist, wie es in 9 gezeigt ist. Deshalb führt ein gleichzeitiges Einschalten von zwei Elementen zu einem niedrigeren Verlust. Wenn dagegen Io relativ klein ist, ist der Verlust Eo' kleiner als 2 × Eo. Daher führt ein aufeinanderfolgendes einzelnes Einschalten der Elemente zu einem niedrigeren Verlust.
Es sei angemerkt, dass es nicht nur der Kollektorstrom Ic ist, der für den Einschaltverlust Eon relevant ist. Wie in 6 gezeigt, weist der Einschaltverlust Eon eine exponentielle Beziehung mit dem Gatewiderstand RG auf. Wenn der Gatewiderstand RG ansteigt, steigt nämlich der Einschaltverlust Eon exponentiell an. Außerdem sind eine Kapazität eines IGBT (eine Eingangskapazität, eine Spiegelkapazität) und Eigenschaften einer Freilaufdiode ebenso relevant für den Einschaltverlust.
10–15 und 16A und 16B zeigen Simulationsergebnisse in Verbindung mit parallel geschalteten IGBTs. Bei den in 10–15 gezeigten Signalverlaufsdiagrammen sind Signalverläufe eines Verlusts in kW, eine Kollektor-Emitter-Spannung VCE in V, ein Kollektor-Emitter-Strom ICE in A und eine Gate-Emitter-Spannung VGE in V für jeden der IGBTs Q1, Q2 in dieser Reihenfolge von oben nach unten dargestellt. Der Verlust ist ein Produkt aus der Kollektor-Emitter-Spannung VCE und dem Kollektor-Emitter-Strom ICE.
10 ist ein Diagramm, das Simulationsergebnisse zeigt, wenn parallel geschaltete IGBTs nacheinander geschaltet werden. 11 ist eine vergrößerte Ansicht von 10 zur Zeit des Einschaltens, und 12 ist eine vergrößerte Ansicht von 10 zur Zeit des Ausschaltens. Bei der in 10–12 gezeigten Simulation wurde beim Einschalten zuerst der IGBT Q1 eingeschaltet, und der IGBT Q2 wurde 0,5 Mikrosekunden danach eingeschaltet. Beim Ausschalten wurde zunächst der IGBT Q1 ausgeschaltet, und der IGBT Q2 wurde 0,5 Mikrosekunden danach ausgeschaltet. Es ist zu sehen, dass der Einschaltverlust von dem zuerst eingeschalteten IGBT Q1 getragen wird und dass der Ausschaltverlust Eoff von dem später ausgeschalteten IGBT Q2 getragen wird.
13 ist ein Diagramm, das ein Simulationsergebnis zeigt, wenn das Einschalten der parallel geschalteten IGBTs gleichzeitig durchgeführt wird und das Ausschalten nacheinander durchgeführt wird. 14 ist eine vergrößerte Ansicht von 13 zur Zeit des Einschaltens. 15 ist eine vergrößerte Ansicht von 13 zur Zeit des Ausschaltens. Bei der in 13–15 gezeigten Simulation wurden beim Einschalten die IGBTs Q1, Q2 gleichzeitig eingeschaltet. Beim Ausschalten wurde der IGBT Q1 zuerst ausgeschaltet, und der IGBT Q2 wurde 0,5 Mikrosekunden danach ausgeschaltet. Es ist ersichtlich, dass der Einschaltverlust Eon von beiden IGBTs Q1, Q2 getragen wird und dass der Ausschaltverlust Eoff von dem später ausgeschalteten IGBT Q2 getragen wird.
16 ist ein Diagramm, das eine Beziehung zwischen dem Gesamtstrom It, der durch die parallel geschalteten IGBTs Q1, Q2 fließt, und dem Einschaltverlust Eon zeigt. 16B ist eine vergrößerte Ansicht eines Abschnitts in einem Rahmen, der in 16A durch eine gestrichelte Linie gezeigt ist. Wie in 16B gezeigt, ist in einem Bereich, in dem der Strom kleiner als der Schwellenwert Ith1 ist, ein Fall, in dem die Elemente nacheinander einzeln eingeschaltet werden (1P) einen kleineren Einschaltverlust Eon als in einem Fall, in dem die beiden Elemente gleichzeitig eingeschaltet werden (2P). In einem Bereich, in dem ein Strom größer als der Schwellenwert Ith1 ist, ist der Einschaltverlust Eon in dem Fall, in dem zwei Elemente gleichzeitig eingeschaltet werden (2P) kleiner als in dem Fall, in dem die Elemente einzeln nacheinander eingeschaltet werden (1P).
17 ist ein Diagramm, das einen Aufbau einer Leistungshalbleitervorrichtung 201 gemäß einer zweiten Ausführungsform zeigt. Die zweite Ausführungsform zeigt ein Beispiel für einen spezifischen Aufbau der in 1 gezeigten Treibersteuereinheit 100. Eine in 17 gezeigte Treibersteuereinheit 101 enthält eine integrierte Steuerschaltung 5 (IC, integrated circuit), eine Treiberversorgungsspannung V1, Widerstandselemente R14, R15, R23 und R24 sowie n-MOS-Transistoren Q11, Q22, Q33, Q44 (MOS = metal oxide semiconductor, Metall-Oxid-Halbleiter) zum Treiben der IGBTs Q1, Q2.
Die integrierte Schaltung 5 enthält einen Eingangsanschluss IN, der das Treibersignal DS empfängt, und Ausgangsanschlüsse OUT1, OUT2, OUT3 und OUT4 zum Ausgeben von Steuersignalen entsprechend dem Treibersignal DS jeweils an die Gates der Transistoren Q11, Q22, Q33, Q44.
Die Drains der Transistoren Q11, Q33 sind mit einem Leistungsversorgungsknoten 9 verbunden, dem von der Treiberleistungsversorgung V1 eine Treiberspannung zugeführt wird. Die Sourcen der Transistoren Q22, Q44 sind mit einem Masseknoten GND verbunden.
Die einen Enden der Widerstandselemente R14, R23 sind mit dem Gate des IGBT Q1 verbunden, und die einen Enden der Widerstandselemente R15, R24 sind mit dem Gate des IGBT Q2 verbunden. Das andere Ende des Widerstandselements R14 ist mit der Source des Transistors Q11 verbunden, und das andere Ende des Widerstandselements R15 ist mit der Source des Transistors Q33 verbunden. Das andere Ende des Widerstandselements R23 ist mit dem Drain des Transistors Q22 verbunden, und das andere Ende des Widerstandselements R24 ist mit dem Drain des Transistors Q44 verbunden.
18 ist ein Diagramm, das ein Beispiel für ein Zeitverlaufsdiagramm eines Steuersignals zeigt, das von der in 17 gezeigten integrierten Schaltung 5 ausgegeben wird.
Mit Bezug auf 17 und 18 schaltet die integrierte Schaltung 5 als Reaktion auf einen Wechsel des Treibersignals DS auf H-Pegel zum Zeitpunkt t1 die von den Ausgangsanschlüssen OUT1, OUT3 ausgegebenen Steuersignale auf H-Pegel, und sie schaltet die von den Ausgangsanschlüssen OUT2, OUT4 ausgegebenen Steuersignale auf L-Pegel. Somit werden die Transistoren Q11 und Q33 eingeschaltet, und die Transistoren Q22, Q44 werden ausgeschaltet. Dementsprechend werden die IGBTs Q1, Q2 gleichzeitig eingeschaltet.
Zum Zeitpunkt t2 schaltet die integrierte Schaltung 5 als Reaktion auf einen Wechsel des Treibersignals DS auf L-Pegel das von dem Ausgangsanschluss OUT1 ausgegebene Steuersignal auf L-Pegel, und sie schaltet das von dem Ausgangsanschluss OUT2 ausgegebene Steuersignal auf H-Pegel. Somit wird der Transistor Q11 ausgeschaltet, und der Transistor Q22 wird eingeschaltet. Dementsprechend wird der IGBT Q1 ausgeschaltet.
Zu einem Zeitpunkt t3, der um eine vorbestimmte Zeitspanne später als der Zeitpunkt t2 liegt, schaltet die integrierte Schaltung 5 das von dem Ausgangsanschluss OUT3 ausgegebene Steuersignal auf L-Pegel, und sie schaltet das von dem Ausgangsanschluss OUT4 ausgegebene Steuersignal auf H-Pegel. Somit wird der Transistor Q33 ausgeschaltet, und der Transistor Q44 wird eingeschaltet. Dementsprechend wird der IGBT Q2 später ausgeschaltet als der IGBT Q1.
Danach wird ein ähnlicher Betrieb wiederholt. Ein Betrieb der integrierten Schaltung 5 zu den Zeitpunkten t4, t7 ist nämlich derselbe wie der Betrieb zum Zeitpunkt t1, und der Betrieb der integrierten Schaltung 5 zu den Zeitpunkten t5, t6 ist jeweils derselbe wie der Betrieb zu den Zeitpunkten t2, t3.
Der Betrieb der oben beschriebenen integrierten Schaltung 5 kann einen Steuerbetrieb verwirklichen, der derselbe ist wie der in 2B gezeigte, der in der ersten Ausführungsform beschrieben ist.
Die integrierte Schaltung 5 kann die Transistoren Q11, Q22, Q33 und Q24 auch mit von den in 18 gezeigten Zeitabläufen verschiedenen Zeitabläufen einschalten. Zum Verwirklichen eines Steuerbetriebs, der derselbe ist wie der in 2A gezeigte, der in der ersten Ausführungsform beschrieben ist, sollte die folgende Schaltsteuerung durchgeführt werden: Als Reaktion auf einen Wechsel des Treibersignals DS auf H-Pegel schaltet die integrierte Schaltung 5 das von dem Ausgangsanschluss OUT1 ausgegebene Steuersignal auf H-Pegel, und sie schaltet die von den Ausgangsanschlüssen OUT2 und OUT4 ausgegebenen Signale auf L-Pegel. Die integrierte Schaltung 5 schaltet das von dem Ausgangsanschluss OUT3 ausgegebene Steuersignal um eine vorbestimmte Zeitspanne später auf H-Pegel, als der Wechsel des Treibersignals DS auf H-Pegel. Außerdem schaltet die integrierte Schaltung 5 als Reaktion auf einen Wechsel des Treibersignals DS auf L-Pegel den von dem Ausgangsanschluss OUT1 ausgegebene Steuersignal auf L-Pegel, und sie schaltet das von dem Ausgangsanschluss OUT2 ausgegebene Signal auf H-Pegel. Die integrierte Schaltung 5 schaltet das von dem Ausgangsanschluss OUT3 ausgegebene Steuersignal, um eine vorbestimmte Zeitspanne später auf L-Pegel als der Wechsel des Treibersignals DS auf L-Pegel, und sie schaltet das von dem Ausgangsanschluss OUT4 ausgegebene Steuersignal auf H-Pegel. Als Folge der obigen Steuerung werden die IGBTs Q1, Q2 in dieser Reihenfolge eingeschaltet und in dieser Reihenfolge ausgeschaltet.
Um einen Steuerbetrieb zu verwirklichen, der derselbe ist wie in 2C gezeigte, der in der ersten Ausführungsform beschrieben ist, sollte die folgende Schaltsteuerung ausgeführt werden: Als Reaktion auf einen Wechsel des Treibersignals DS auf H-Pegel schaltet die integrierte Schaltung 5 die von den Ausgangsanschlüssen OUT1 und OUT3 ausgegebenen Steuersignale auf H-Pegel, und sie schaltet die von den Ausgangsanschlüssen OUT2, OUT4 ausgegebenen Steuersignale auf L-Pegel. Außerdem schaltet die integrierte Schaltung 5, wenn das Treibersignal DS auf L-Pegel wechselt, die von den Ausgangsanschlüssen OUT1, OUT3 ausgegebenen Steuersignale auf L-Pegel, und sie schaltet die von den Ausgangsanschlüssen OUT2, OUT4 ausgegebenen Steuersignale auf H-Pegel. Als Ergebnis der obigen Steuerung werden die IGBTs Q1, Q2 gleichzeitig eingeschaltet und gleichzeitig ausgeschaltet.
19 ist ein Schaltbild eines Aufbaus einer Leistungshalbleitervorrichtung 202 gemäß einer dritten Ausführungsform. Die dritte Ausführungsform zeigt ein Beispiel für einen spezifischen Aufbau der in 1 gezeigten Treibersteuereinheit 100. Eine in 19 gezeigte Treibersteuereinheit 102 enthält eine integrierte Steuerschaltung 5a, eine Treiberleistungsversorgung V1, Widerstandselemente R14, R15, R23, R24, n-MOS-Transistoren Q11, Q22, Q33, Q44 zum Treiben der IGBTs Q1, Q2 und Verzögerungsschaltungen DLY1, DLY2.
Die integrierte Schaltung 5a enthält einen Eingangsanschluss IN, der das Treibersignal DS empfängt, einen Ausgangsanschluss OUT1 zum Ausgeben eines Steuersignals entsprechend dem Treibersignal DS an das Gate des Transistors Q11 und an die Verzögerungsschaltung DLY1, und einen Ausgangsanschluss OUT2 zum Ausgeben eines Steuersignals entsprechend dem Treibersignal DS an das Gate des Transistors Q22 und an die Verzögerungsschaltung DLY2.
Die Drains der Transistoren Q11, Q33 sind mit einem Leistungsversorgungsknoten 9 verbunden, dem von der Treiberleistungsversorgung V1 eine Treiberspannung zugeführt wird. Die Sourcen der Transistoren Q22, Q44 sind mit einem Masseknoten GND verbunden.
Die einen Enden der Widerstandselemente R14, R23 sind mit dem Gate des IGBT Q1 verbunden, und die einen Enden der Widerstandselemente R15, R24 sind mit dem Gate des IGBT Q2 verbunden. Das andere Ende des Widerstandselements R14 ist mit der Source des Transistors Q11 verbunden, und das andere Ende des Widerstandselements R15 ist mit der Source des Transistors Q33 verbunden. Das andere Ende des Widerstandselements R23 ist mit dem Drain des Transistors Q22 verbunden, und das andere Ende des Widerstandselements R24 ist mit dem Drain des Transistors Q44 verbunden.
Die Verzögerungsschaltung DY1 enthält ein Widerstandselement C37, einen Kondensator C36 und eine Diode D38. Das Widerstandselement R37 ist zwischen den Ausgangsanschluss OUT1 der integrierten Schaltung 5a und das Gate des Transistors Q33 geschaltet. Der Kondensator C36 ist zwischen das Gate des Transistors Q33 und den Masseknoten GND geschaltet. Die Anode der Diode D38 ist mit dem Ausgangsanschluss OUT1 der integrierten Schaltung 5a verbunden, und ihre Kathode ist mit dem Gate des Transistors Q33 verbunden. Die Verzögerungsschaltung DLY1 verzögert eine abfallende Flanke eines von dem Ausgangsanschluss OUT1 der integrierten Schaltung 5a ausgegebenen Steuersignals, d. h. eine Flanke, die dem Ausschalten des Transistors Q33 entspricht.
Die Verzögerungsschaltung DLY2 enthält ein Widerstandeselement R47, einen Kondensator C46 und eine Diode D48. Das Widerstandselement R47 ist zwischen den Ausgangsanschluss OUT2 der integrierten Schaltung 5a und das Gate des Transistors Q44 geschaltet. Der Kondensator C46 ist zwischen das Gate des Transistors Q44 und den Masseknoten GND geschaltet. Die Kathode der Diode D48 ist mit dem Ausgangsanschluss OUT2 der integrierten Schaltung 5a verbunden, und ihre Anode ist mit dem Gate des Transistors Q44 verbunden. Die Verzögerungsschaltung DLY2 verzögert eine ansteigende Flanke eines von dem Ausgangsanschluss OUT2 der integrierten Schaltung 5a ausgegebenen Steuersignals, d. h. eine Flanke, die dem Einschalten des Transistors Q44 entspricht.
20 ist ein Diagramm, das ein Beispiel für ein Zeitverlaufsdiagramm eines Steuersignals zeigt, das von der in 19 gezeigten integrierten Schaltung 5a ausgegeben wird.
Mit Bezug auf 19 und 20 schaltet die integrierte Schaltung 5a zum Zeitpunkt t1 als Reaktion auf einen Wechsel des Treibersignals DS auf H-Pegel ein von dem Ausgangsanschluss OUT1 ausgegebenes Steuersignal auf H-Pegel, und sie schaltet ein von dem Ausgabeanschluss OUT2 ausgegebenes Steuersignal auf L-Pegel. Somit werden die Transistoren Q11, Q33 eingeschaltet, und die Transistoren Q22, Q44 werden ausgeschaltet. Dementsprechend werden die IGBTs Q1, Q2 gleichzeitig eingeschaltet.
Zum Zeitpunkt t2 schaltet die integrierte Schaltung 5a als Reaktion auf einen Wechsel des Treibersignals DS auf L-Pegel das von dem Ausgabeanschluss OUT2 ausgegebene Steuersignal auf H-Pegel. Somit wird der Transistor Q22 eingeschaltet, und der Transistor Q44 wird mit einer Verzögerung um eine Verzögerungszeitspanne eingeschaltet, die durch die Verzögerungsschaltung DLY2 bestimmt wird.
Wenn dabei eine Ausgangsspannung der Treiberleistungsversorgung V1 als v1 bezeichnet wird, die Widerstandswerte der Widerstandselemente R14, R23 jeweils als r14, r23 und eine Schwellenspannung des IGBT Q1 als Vq1, sind v1, r14, r23 und Vq1 normalerweise so eingestellt, dass sie die folgende Beziehung erfüllen: Vq1 > V1·r23/(r14 + r23) (12)
Die Schwellenspannung des IGBT Q1 ist also höher als eine Spannung, die durch Teilen der Ausgangsspannung der Treiberleistungsversorgung V1 durch die Widerstandselemente R14, R23 gewonnen wird. Demzufolge wird zum Zeitpunkt t2 der IGBT Q1 ausgeschaltet.
Zum Zeitpunkt t3, der um eine vorbestimmte Zeitspanne später liegt als der Zeitpunkt t2, schaltet die integrierte Schaltung 5a das von dem Ausgangsanschluss OUT1 ausgegebene Steuersignal auf L-Pegel. Somit wird der Transistor Q11 ausgeschaltet, und der Transistor Q33 wird mit einer Verzögerung um eine Verzögerungszeitspanne ausgeschaltet, die durch die Verzögerungsschaltung DLY1 bestimmt ist. Demzufolge wird der IGBT Q2 ausgeschaltet.
Danach wird ein ähnlicher Betrieb wiederholt. Ein Betrieb der integrierten Schaltung 5a zu den Zeitpunkten t4 und t7 ist nämlich derselbe wie der Betrieb zum Zeitpunkt t1, und der Betrieb der integrierten Schaltung 5a zu den Zeitpunkten t5, t6 ist jeweils derselbe wie der Betrieb zu den Zeitpunkten t2, t3.
Der Betrieb der obigen integrierten Schaltung 5a kann einen Steuerbetrieb verwirklichen, der derselbe ist wie der in 2B gezeigte, der in der ersten Ausführungsform beschrieben ist.
21 ist ein Schaltbild eines Aufbaus einer Leistungshalbleitervorrichtung 203 gemäß einer vierten Ausführungsform. Eine Verzögerungsschaltung DLY3, die in einer in 21 gezeigten Treibersteuereinheit 103 enthalten ist, unterscheidet sich von der in 19 gezeigten Verzögerungsschaltung DLY1 darin, dass sie keine Diode D38 enthält. Daher liefert die in 21 gezeigte Verzögerungsschaltung DLY3 ein Signal, das durch Verzögerung sowohl der ansteigenden Flanke als auch der abfallenden Flanke eines von dem Ausgangsanschluss OUT1 der integrierten Schaltung 5a ausgegebenen Steuersignals gewonnen wird, an das Gate des Transistors Q33. Da 21 ansonsten dieselbe ist wie 19, sind die gleichen oder einander entsprechende Komponenten durch dieselben Bezugszeichen gekennzeichnet, und ihre Beschreibung wird nicht wiederholt. Der Zeitablauf der von den Ausgangsanschlüssen OUT1, OUT2 der integrierten Schaltung 5a ausgegebenen Steuersignale ist ebenfalls derselbe wie in 20.
Wenn das von dem Ausgangsanschluss OUT1 der integrierten Schaltung 5a ausgegebene Steuersignal bei der in 21 gezeigten Treibersteuereinheit 103 auf H-Pegel geschaltet wird (Zeitpunkte t1, t4, t7 in 20), wird der Transistor Q33 mit einer Verzögerung um eine Verzögerungszeitspanne, die durch die Verzögerungsschaltung DLY3 bestimmt ist, eingeschaltet. Demzufolge wird, wenn das Treibersignal DS auf H-Pegel wechselt, der IGBT Q2 später eingeschaltet als das Einschalten des IGBT Q1. Das Ausschalten des IGBT Q2 später als das Ausschalten des IGBT Q1 zum Zeitpunkt t2, t5 ist dasselbe wie in der dritten Ausführungsform. Daher kann die in 21 gezeigte Leistungshalbleitervorrichtung 203 einen Steuerbetrieb verwirklichen, der derselbe ist wie der in 2A gezeigte, der in der ersten Ausführungsform beschrieben ist.
22 ist ein Schaltbild eines Aufbaus einer Leistungshalbleitervorrichtung 204 gemäß einer fünften Ausführungsform. Die fünfte Ausführungsform zeigt ein Beispiel für einen bestimmten Aufbau der in 1 gezeigten Treibersteuereinheit 100. Eine in 22 gezeigte Treibersteuereinheit 104 enthält eine integrierte Steuerschaltung 5b, eine Treiberleistungsversorgung V1, Widerstandselemente R14, R15, R23, R24, n-MOS-Transistoren Q11, Q22, Q44 zum Treiben der IGBTs Q1, Q2 und Dioden D12, D13.
Die integrierte Schaltung 5b enthält einen Eingangsanschluss IN, der das Treibersignal DS empfängt, und Ausgangsanschlüsse OUT1, OUT2 und OUT4 zum Ausgeben von Steuersignalen entsprechend dem Treibersignal DS jeweils an das Gate des Transistors Q11, Q22 bzw. Q44.
Der Drain des Transistors Q11 ist mit dem Leistungsversorgungsknoten 9 verbunden, dem von der Treiberleistungsversorgung V1 eine Treiberspannung zugeführt wird. Die Sourcen der Transistoren Q22, Q44 sind mit dem Masseknoten GND verbunden.
Die einen Enden der Widerstandselemente R14, R23 sind mit dem Gate des IGBT Q1 verbunden, und die einen Enden der Widerstandselemente R15, R24 sind mit dem Gate des IGBT Q2 verbunden. Das andere Ende des Widerstandselement R14 ist mit der Kathode der Diode D12 verbunden, und das andere Ende des Widerstandselement R15 ist mit der Kathode der Diode D13 verbunden. Das andere Ende des Widerstandselement R23 ist mit dem Drain des Transistors Q22 verbunden, und das andere Ende des Widerstandselements R24 ist mit dem Drain des Transistors Q44 verbunden. Die Anoden der Dioden D12, D13 sind jeweils mit der Source des Transistors Q11 verbunden. Die Dioden D12, D13 werden leitend gemacht, wenn der Transistor Q11 eingeschaltet wird.
23 ist ein Diagramm, das ein Beispiel für ein Zeitverlaufsdiagramm eines Steuersignals zeigt, das von der in 22 gezeigten integrierten Schaltung 5b ausgegeben wird.
Mit Bezug auf 22 und 23 schaltet die integrierte Schaltung 5b zum Zeitpunkt t1 als Reaktion auf einen Wechsel des Treibersignals DS auf H-Pegel ein von dem Ausgangsanschluss OUT1 ausgegebenes Steuersignal auf H-Pegel, und sie schaltet die von den Ausgangsanschlüssen OUT2, OUT4 ausgegebenen Steuersignale auf L-Pegel. Somit wird der Transistor Q11 eingeschaltet, und die Transistoren Q22, Q44 werden ausgeschaltet. Demzufolge werden die IGBTs Q1, Q2 gleichzeitig eingeschaltet.
Zum Zeitpunkt t2 schaltet die integrierte Schaltung als Reaktion auf einen Wechsel des Treibersignals DS auf L-Pegel das von dem Ausgangsanschluss OUT2 ausgegebene Steuersignal auf H-Pegel. Somit wird der Transistor Q22 eingeschaltet. Wenn dabei eine Ausgangsspannung der Treiberleistungsversorgung V1 als v1 bezeichnet wird, die Widerstandswerte der Widerstandselemente R14, R23 jeweils als r14, r23 und eine Schwellenspannung des IGBT Q1 als Vq1, sind v1, r14, r23 und Vq1 normalerweise so eingestellt, dass sie die in der oben beschriebenen Gleichung (12) angegebene Beziehung erfüllen. Die Schwellenspannung des IGBT Q1 ist also größer als eine Spannung, die durch Teilen der von der Treiberleistungsversorgung V1 ausgegebenen Spannung durch die Widerstandselemente R14, R23 gewonnen wird. Demzufolge wird der IGBT Q1 zum Zeitpunkt t2 ausgeschaltet.
Zu einem Zeitpunkt t3, der um eine vorbestimmte Zeitspanne später als der Zeitpunkt t2 liegt, schaltet die integrierte Schaltung 5b das von dem Ausgangsanschluss OUT1 ausgegebene Signal auf L-Pegel, und sie schaltet das von dem Ausgangsanschluss OUT4 ausgegebene Signal auf H-Pegel. Somit wird der Transistor Q11 ausgeschaltet, und der Transistor Q44 wird eingeschaltet. Demzufolge wird der IGBT Q2 ausgeschaltet.
Danach wird ein ähnlicher Betrieb wiederholt. Ein Betrieb der integrierten Schaltung 5b zu den Zeitpunkten t4, t7 ist nämlich derselbe wie der Betrieb zum Zeitpunkt t1, und der Betrieb der integrierten Schaltung 5b zu den Zeitpunkten t5, t6 ist jeweils derselbe wie der Betrieb zu den Zeitpunkten t2, t3.
Der Betrieb der oben beschriebenen integrierten Schaltung 5b kann einen Steuervorgang verwirklichen, der derselbe ist wie der in 2B gezeigte, der in der ersten Ausführungsform beschrieben ist. Anders als oben dargestellt, können die IGBTs Q1, Q2 jedoch auch gleichzeitig ausgeschaltet werden, wenn zum Zeitpunkt t2, t5 das von dem Ausgangsanschluss OUT1 der integrierten Schaltung 5b ausgegebene Steuersignal auf L-Pegel geschaltet wird und die von den Ausgangsauschlüssen OUT2, OUT4 ausgegebenen Steuersignale auf H-Pegel geschaltet werden. Es kann also auch ein Steuerbetrieb verwirklicht werden, wie er in 2C in Verbindung mit der ersten Ausführungsform gezeigt ist.
24 ist ein Schaltbild eines Aufbaus einer Leistungshalbleitervorrichtung 205 gemäß einer sechsten Ausführungsform. Die sechste Ausführungsform zeigt ein Beispiel für einen spezifischen Aufbau der in 1 gezeigten Treibersteuereinheit 100. Eine in 24 gezeigte Treibersteuereinheit 105 enthält eine integrierte Steuerschaltung 5a, eine Treiberleistungsversorgung V1, Widerstandselemente R14, R15, R23, R24, n-MOS-Transistoren Q11, Q22, Q44 zum Treiben der IGBTs Q1, Q2, Dioden D12, D13 und eine Verzögerungsschaltung DLY2.
Die integrierte Schaltung 5a enthält einen Eingangsanschluss IN, der das Treibersignal DS empfängt, einen Ausgangsanschluss OUT1 zum Ausgeben eines Steuersignals entsprechend dem Treibersignal DS an das Gate des Transistors Q11, und einen Ausgangsanschluss OUT2 zum Ausgeben eines Steuersignals entsprechend dem Treibersignal DS an das Gate des Transistors Q22 und an die Verzögerungsschaltung DLY2.
Der Drain des Transistors Q11 ist mit dem Leistungsversorgungsknoten 9 verbunden, dem von der Treiberleistungsversorgung V1 eine Treiberspannung zugeführt wird. Die Sourcen der Transistoren Q22, Q44 sind mit dem Masseknoten GND verbunden.
Die einen Enden der Widerstandselemente R14, R23 sind mit dem Gate des IGBT Q1 verbunden, und die einen Enden der Widerstandselemente R15, R24 sind mit dem Gate des IGBT Q2 verbunden. Das andere Ende des Widerstandselements R14 ist mit der Kathode der Diode D12 verbunden, und das andere Ende des Widerstandselements R15 ist mit der Kathode der Diode D13 verbunden. Das andere Ende des Widerstandselements R23 ist mit dem Drain des Transistors Q22 verbunden, und das andere Ende des Widerstandselements R24 ist mit dem Drain des Transistors Q44 verbunden. Die Anoden der Dioden D12, D13 sind mit der Source des Transistors Q11 verbunden. Die Dioden D12, D13 werden leitend gemacht, wenn der Transistor Q11 eingeschaltet wird.
Die Verzögerungsschaltung DLY2 enthält ein Widerstandselement R47, einen Kondensator C46 und eine Diode D48. Das Widerstandselement R47 ist zwischen den Ausgangsanschluss OUT2 der integrierten Schaltung 5a und das Gate des Transistors Q44 geschaltet. Der Kondensator C46 ist zwischen das Gate des Transistors Q44 und den Masseknoten GND geschaltet. Die Kathode der Diode D48 ist mit dem Ausgangsanschluss OUT2 der integrierten Schaltung 5a verbunden, und ihre Anode ist mit dem Gate des Transistors Q44 verbunden. Die Verzögerungsschaltung DLY2 verzögert eine ansteigende Flanke eines von dem Ausgangsanschluss OUT2 der integrierten Schaltung 5a ausgegebenen Steuersignals, d. h. eine Flanke, die dem Einschalten des Transistors Q44 entspricht.
Ein Betrieb der integrierten Schaltung 5a ist derselbe, wie er mit Bezug auf 20 in Verbindung mit der dritten Ausführungsform beschrieben ist. Mit Bezug auf 20 und 24 wird im Folgenden ein Betrieb der Leistungshalbleitervorrichtung 205 beschrieben.
Zu dem in 20 gezeigten Zeitpunkt t1 schaltet die integrierte Schaltung 5a als Reaktion auf einen Wechsel des Treibersignals DS auf H-Pegel das von dem Ausgangsanschluss OUT1 ausgegebene Steuersignal auf H-Pegel, und sie schaltet das von dem Ausgabeanschluss OUT2 ausgegebene Steuersignal auf L-Pegel. Somit wird der Transistor Q11 eingeschaltet, und die Transistoren Q22, Q44 werden ausgeschaltet. Demzufolge werden die IGBTs Q1, Q2 gleichzeitig eingeschaltet.
Zum Zeitpunkt t2 schaltet die integrierte Schaltung 5a als Reaktion auf einen Wechsel des Treibersignals DS auf L-Pegel das von dem Ausgabeanschluss OUT2 ausgegebene Steuersignal auf H-Pegel. Somit wird der Transistor Q22 eingeschaltet, und der Transistor Q44 wird mit einer Verzögerung um eine Verzögerungszeitspanne eingeschaltet, die durch die Verzögerungsschaltung DLY2 bestimmt ist. Wenn dabei eine Ausgangsspannung der Treiberleistungsversorgung V1 als v1 bezeichnet wird, die Widerstandswerte der Widerstandselemente R14, R23 jeweils als r14, r23 und eine Schwellenspannung des IGBT Q1 als Vq1, sind v1, r14, r23 und Vq1 normalerweise so eingestellt, dass sie die in der oben beschriebenen Gleichung (12) angegebene Beziehung erfüllen. Die Schwellenspannung des IGBT Q1 ist also größer als eine Spannung, die durch Teilen der Ausgangsspannung der Treiberleistungsversorgung V1 durch die Widerstandselemente R14, R23 gewonnen wird. Demzufolge wird der IGBT Q1 zum Zeitpunkt t2 ausgeschaltet.
Zum Zeitpunkt t3, der um eine vorbestimmte Zeitspanne später liegt als der Zeitpunkt t2, schaltet die integrierte Schaltung 5a das von dem Ausgangsanschluss OUT1 ausgegebene Steuersignal auf L-Pegel. Somit wird der Transistor Q11 ausgeschaltet, und der Transistor Q44 wird mit einer Verzögerung um eine Verzögerungszeitspanne ausgeschaltet, die durch die Verzögerungsschaltung DLY2 bestimmt ist. Demzufolge wird der IGBT Q2 ausgeschaltet.
Danach wird ein ähnlicher Betrieb wiederholt. Ein Betrieb der integrierten Schaltung 5a zu den Zeitpunkten t4, t7 ist nämlich derselbe wie der Betrieb zum Zeitpunkt t1, und ein Betrieb der integrierten Schaltung 5a zu den Zeitpunkten t5, t6 ist jeweils derselbe wie ein Betrieb zu den Zeitpunkten t2, t3.
Der Betrieb der oben beschriebenen integrierten Schaltung 5a kann einen Steuerbetrieb verwirklichen, der derselbe ist wie der in 2B gezeigte, der in der ersten Ausführungsform beschrieben ist.
25 ist ein Schaltbild eines Aufbaus einer Leistungshalbleitervorrichtung 206 gemäß einer siebten Ausführungsform. Die siebte Ausführungsform zeigt ein Beispiel für einen spezifischen Aufbau der in 1 gezeigten Treibersteuereinheit 100. Eine in 25 gezeigte Treibersteuereinheit 106 enthält einen Eingangsknoten 8, dem das Treibersignal DS zugeführt wird, einen Inverter 50, eine Treiberleistungsversorgung V1, Widerstandselemente R14, R15, R23, R24, n-MOS-Transistoren Q11, Q22, Q33, Q34 zum Treiben der IGBTs Q1, Q2 und Verzögerungsschaltungen DLY1, DLY2.
Die Drains der Transistoren Q11, Q33 sind mit dem Leistungsversorgungsknoten 9 verbunden, dem von der Treiberleistungsversorgung V1 eine Treiberspannung zugeführt wird. Das Gate des Transistors Q11 ist mit dem Eingangsknoten 8 verbunden, und das Gate des Transistors Q22 ist mit einem Ausgangsknoten des Inverters 50 verbunden. Die Sourcen der Transistoren Q22, Q24 sind mit Masse verbunden.
Die einen Enden der Widerstandselemente R14, R23 sind mit dem Gate des IGBT Q1 verbunden, und die einen Enden der Widerstandselemente R15, R24 sind mit dem Gate des IGBT Q2 verbunden. Das andere Ende des Widerstandselements R14 ist mit der Source des Transistors Q11 verbunden, und das andere Ende des Widerstandselement R15 ist mit der Source des Transistors Q33 verbunden. Das andere Ende des Widerstandselements R23 ist mit dem Drain des Transistors Q22 verbunden, und das andere Ende des Widerstandselements R24 ist mit dem Drain des Transistors Q44 verbunden.
Die Verzögerungsschaltung DLY1 enthält ein Widerstandselement R37, einen Kondensator C36 und eine Diode D38. Das Widerstandselement R37 ist zwischen den Eingangsknoten 8 und das Gate des Transistors Q33 geschaltet. Der Kondensator C36 ist zwischen das Gate des Transistors Q33 und den Masseknoten geschaltet. Die Anode der Diode D38 ist mit dem Eingangsknoten 8 verbunden, und ihre Kathode ist mit dem Gate des Transistors Q33 verbunden. Die Verzögerungsschaltung DLY1 verzögert eine abfallende Flanke des Treibersignals DS, d. h. eine Flanke, die dem Ausschalten des Transistors Q33 entspricht.
Die Verzögerungsschaltung DLY2 enthält ein Widerstandselement R47, einen Kondensator C46, und eine Diode D48. Das Widerstandselement R47 ist zwischen den Ausgangsknoten des Inverters 50 und das Gate des Transistors Q44 geschaltet. Der Kondensator C46 ist zwischen das Gate des Transistors Q44 und den Masseknoten GND geschaltet. Die Kathode der Diode D48 ist mit dem Ausgangsknoten des Inverters 50 verbunden, und ihre Anode ist mit dem Gate des Transistors Q44 verbunden. Die Verzögerungsschaltung DLY2 verzögert eine ansteigende Flanke eines von dem Inverter 50 ausgegebenen Signals, d. h. eine Flanke, die dem Einschalten des Transistors Q44 entspricht.
Es wird nun ein Betrieb der Leistungshalbleitervorrichtung der in 25 gezeigten Leistungshalbleitervorrichtung 206 beschrieben. Wenn das Treibersignal DS auf H-Pegel wechselt, werden die Transistoren Q11, Q33 eingeschaltet. Da dabei ein Ausgang des Inverters 50 auf L-Pegel geschaltet wird, werden die Transistoren Q22, Q44 ausgeschaltet. Demzufolge werden die IGBTs Q1, Q2 gleichzeitig eingeschaltet.
Wenn das Treibersignal DS auf L-Pegel wechselt, wird der Transistor Q11 ausgeschaltet, und der Transistor Q33 wird mit einer Verzögerung um eine Verzögerungszeitspanne ausgeschaltet, die durch die Verzögerungsschaltung DLY1 bestimmt ist. Da dabei die Ausgabe des Inverters 50 auf H-Pegel geschaltet wird, wird der Transistor Q22 eingeschaltet, und der Transistor Q44 wird mit einer Verzögerung um eine Verzögerungszeitspanne eingeschaltet, die durch die Verzögerungsschaltung DLY2 bestimmt ist. Demzufolge wird der IGBT Q1 zuerst ausgeschaltet, und der IGBT Q2 wird später ausgeschaltet.
Wie oben beschrieben kann ein Steuervorgang verwirklicht werden, der derselbe ist wie der in 2B gezeigte, der in der ersten Ausführungsform beschrieben ist.
26 ist ein Schaltbild eines Aufbaus einer Leistungshalbleitervorrichtung 207 gemäß einer achten Ausführungsform. Die in einer in 26 gezeigten Treibersteuereinheit 107 bereitgestellte Verzögerungsschaltung DLY3 unterscheidet sich von der in 25 gezeigten Verzögerungsschaltung DLY1 darin, dass sie nicht die Diode D38 enthält. Daher liefert die in 26 gezeigte Verzögerungsschaltung DLY3 ein Signal, das durch Verzögern sowohl der ansteigenden Flanke als auch der abfallenden Flanke des Treibersignals DS gewonnen wird, an das Gate des Transistors Q33. Da 26 ansonsten dieselbe ist wie 25, sind dieselben oder einander entsprechende Komponenten durch dieselben Bezugszeichen gekennzeichnet, und ihre Beschreibung wird nicht wiederholt.
Wenn bei der in 26 gezeigten Treibersteuereinheit 107 das Treibersignal DS auf H-Pegel wechselt, wird der Transistor Q33 mit einer Verzögerung um eine Verzögerungszeitspanne eingeschaltet, die durch die Verzögerungsschaltung DLY3 bestimmt wird. Demzufolge wird, wenn das Treibersignal DS auf H-Pegel wechselt, der IGBT Q2 später eingeschaltet als das Einschalten des IGBT Q1. Das Ausschalten des IGBT Q2 später als das Ausschalten des IGBT Q1 ist dasselbe wie bei der siebten Ausführungsform. Somit kann die in 26 gezeigte Leistungshalbleitervorrichtung 207 einen Steuerbetrieb verwirklichen, der derselbe ist wie der in 2A gezeigte, der in der ersten Ausführungsform beschrieben ist.
27 ist ein Schaltbild eines Aufbaus einer Leistungshalbleitervorrichtung 208 gemäß einer neunten Ausführungsform. Die in 27 gezeigte Leistungshalbleitervorrichtung 208 unterscheidet sich von der in 17 gezeigten Leistungshalbleitervorrichtung 201 darin, dass sie weiter einen Stromerfassungssensor 99 zum Erfassen eines Gesamtstroms It enthält, der durch die IGBTs Q1, Q2 fließt. Beispielsweise wird ein Stromwandler als Stromerfassungssensor 99 verwendet.
Eine in der in 27 gezeigten Leistungshalbleitervorrichtung 208 verwendete integrierte Schaltung 5d unterscheidet sich von der in der in 17 gezeigten Leistungshalbleitervorrichtung 201 bereitgestellten integrierten Schaltung 5 darin, dass sie weiter einen Anschluss CS zum Empfangen eines Detektionssignals von dem Stromerfassungssensor enthält. Da der in 27 gezeigte Aufbau ansonsten derselbe ist wie derjenige der in 17 gezeigten Leistungshalbleitervorrichtung 201, sind dieselben oder einander entsprechende Komponenten durch dieselben Bezugszeichen gekennzeichnet, und ihre Beschreibung wird nicht wiederholt.
Die integrierte Schaltung 5d bestimmt auf der Grundlage eines Erfassungswerts von dem Stromerfassungssensor 99 in welchem Bereich der durch die Schwellenwerte Ith1, Ith2 unterteilten Bereiche, die mit Bezug auf 3A und 4 beschrieben sind, der Gesamtstrom It liegt. Die integrierte Schaltung 5d wählt dann einen optimalen Schaltzeitablauf basierend auf einem Ergebnis dieser Bestimmung während einer Zeitspanne, bis die nächste Bestimmung auf der Grundlage eines Erfassungswerts von dem Stromerfassungssensor 99 durchgeführt wird. Wenn beispielsweise der Gesamtstrom It kleiner als der in 3A gezeigte Schwellenwert Ith1 ist, steuert die integrierte Schaltung 5d die Transistoren Q11, Q22, Q33, Q44 mit einem wie in der unten beschriebenen 28 gezeigten Zeitablauf ein und aus.
28 ist ein Diagramm, das ein Beispiel für ein Zeitverlaufsdiagramm eines Steuersignals zeigt, das von der in 27 gezeigten integrierten Schaltung 5d ausgegeben wird. Mit Bezug auf 27 und 28 schaltet die integrierte Schaltung 5d zum Zeitpunkt Ta als Reaktion auf einen Wechsel des Treibersignals DS auf H-Pegel ein von dem Ausgangsanschluss OUT1 ausgegebenes Steuersignal auf H-Pegel, und sie schaltet die von den Ausgangsanschlüssen OUT2, OUT4 ausgegebenen Steuersignale auf L-Pegel. Somit wird der Transistor Q11 eingeschaltet, und die Transistoren Q22, Q44 werden ausgeschaltet.
Dementsprechend wird der IGBT Q1 eingeschaltet. Zum Zeitpunkt t2, der um eine vorbestimmte Zeitspanne später liegt als der Zeitpunkt t1, schaltet die integrierte Schaltung 5d das von dem Ausgangsanschluss OUT3 ausgegebene Steuersignal auf H-Pegel. Somit wird der Transistor Q33 eingeschaltet, und demzufolge wird der IGBT Q2 später eingeschaltet als der IGBT Q1.
Zum Zeitpunkt t3 schaltet die integrierte Schaltung 5d als Reaktion auf einen Wechsel des Treibersignals DS auf L-Pegel das von dem Ausgangsanschluss OUT1 ausgegebene Steuersignal auf L-Pegel, und sie schaltet das von dem Ausgangsanschluss OUT2 ausgegebene Steuersignal auf H-Pegel. Somit wird der Transistor Q11 ausgeschaltet, und der Transistor Q22 wird eingeschaltet. Demzufolge wird der IGBT Q1 ausgeschaltet.
Zum Zeitpunkt t4, der um eine vorbestimmte Zeitspanne später liegt als der Zeitpunkt t3, schaltet die integrierte Schaltung 5d das von dem Ausgangsanschluss OUT3 ausgegebene Signal auf L-Pegel, und sie schaltet das von dem Ausgangsanschluss OUT4 ausgegebene Signal auf H-Pegel. Somit wird der Transistor Q33 ausgeschaltet, und der Transistor Q44 wird eingeschaltet. Demzufolge wird der IGBT Q2 später ausgeschaltet als der IGBT Q1.
Danach wird ein ähnlicher Betrieb wiederholt. Ein Betrieb der integrierten Schaltung 5d zu den Zeitpunkten t5–t8 ist nämlich derselbe wie der Betrieb zu den Zeitpunkten t1–t4, und ein Betrieb der integrierten Schaltung 5d zu den Zeitpunkten t9 und t10 ist derselbe wie der Betrieb zu den Zeitpunkten t1, t2.
Der oben beschriebene Betrieb der integrierten Schaltung 5d kann einen Steuerbetrieb verwirklichen, der derselbe ist wie der in 2A gezeigte, der in der ersten Ausführungsform beschrieben ist.
Wenn der Gesamtstrom It größer gleich dem in 3A gezeigten Schwellenwert Ith1 und kleiner als der in 4 gezeigte Schwellenwert Ith2 ist, werden die Transistoren Q11, Q22, Q33 und Q44 mit demselben Zeitablauf ein und aus gesteuert wie mit dem in dem Zeitverlaufsdiagramm in 18 gezeigten der in der zweiten Ausführungsform beschrieben ist. Somit kann wie in dem Fall von 18 ein Steuerbetrieb verwirklicht werden, der derselbe ist wie der in 2B gezeigte, der in der ersten Ausführungsform beschrieben ist.
In einem Fall, in dem der Gesamtstrom größer gleich dem in 4 gezeigten Schwellenwert Ith2 ist, schaltet die integrierte Schaltung 5d, wenn das Treibersignal DS auf H-Pegel wechselt, die von den Ausgangsanschlüssen OUT1, OUT3 ausgegebenen Steuersignale auf H-Pegel, und sie schaltet die von den Steueranschlüssen OUT2, OUT4 ausgegebenen Steuersignale auf L-Pegel. Somit werden die IGBTs Q1, Q2 gleichzeitig eingeschaltet. Außerdem schaltet die integrierte Schaltung 5d, wenn das Treibersignal DS auf L-Pegel wechselt, die von den Ausgangsanschlüssen OUT1, OUT3 ausgegebenen Steuersignale auf L-Pegel, und die schaltet die von den Ausgangsanschlüssen OUT2, OUT4 ausgegebenen Steuersignale auf H-Pegel. Somit werden die IGBTs Q1, Q2 gleichzeitig ausgeschaltet. Wie oben beschrieben, kann derselbe Steuerbetrieb verwirklicht werden wie der in 2C gezeigte, der in der ersten Ausführungsform beschrieben ist.
29 ist ein Schaltbild eines Aufbaus einer Leistungshalbleitervorrichtung 209 gemäß einer zehnten Ausführungsform. Die in 29 gezeigte Leistungshalbleitervorrichtung 209 ist eine Abwandlung der in 27 gezeigten Leistungshalbleitervorrichtung 208. Die Leistungshalbleitervorrichtung 209 unterscheidet sich nämlich von der Leistungshalbleitervorrichtung 208 darin, dass sie anstelle der in 27 gezeigten IGBTs Q1, Q2 die IGBTs Q1a, Q2a mit Fühlanschluss enthält. Ein Teil des Hauptstroms, der durch einen Emitteranschluss eines IGBT fließt, fließt abgeleitet über einen Fühlanschluss. Außerdem unterscheidet sich die Leistungshalbleitervorrichtung 209 von der Leistungshalbleitervorrichtung 208 darin, dass sie anstelle des in 27 gezeigten Stromerfassungssensors 99 Messwiderstände (Shuntwiderstände) R25, R26 enthält. Der Messwiderstand R25 ist zwischen den Fühlanschluss des IGBT Q1a und den Masseknoten GND geschaltet, und der Messwiderstand R26 ist zwischen den Fühlanschluss des IGBT Q2a und den Masseknoten GND geschaltet. Wie der in 27 gezeigte Stromerfassungssensor 99 wirken die Messwiderstände R25, R26 als ein Stromerfassungssensor 99a zum Überwachen der Hauptströme I1, I2, die jeweils durch die IGBTs Q1a, Q2a fließen.
Eine in einer 29 gezeigten Treibersteuereinheit 109 bereitgestellte integrierte Schaltung 5e unterscheidet sich von der in 27 gezeigten integrierten Schaltung 5d darin, dass sie anstelle des in 27 gezeigten Erfassungsanschlusses CS Erfassungsanschlüsse CS1, CS2 enthält zum Erfassen der Spannungen, die jeweils an den Messwiderständen R25, R26 anliegen. Die integrierte Schaltung 5e steuert die Transistoren Q11, Q22, Q33, Q44 basierend auf der Größe der über die Messwiderstände R25, R26 überwachten Ströme I1, I2 in einem optimalen Zeitablauf ein und aus.
Da 29 ansonsten dieselbe ist wie 27, die die Leistungshalbleitervorrichtung 208 zeigt, sind dieselben oder einander entsprechende Elemente durch dieselben Bezugszeichen gekennzeichnet, und ihre Beschreibung wird nicht wiederholt. Es sei angemerkt, dass auch bloß einer der zwei parallel geschalteten IGBTs durch einen IGBT mit Messanschluss ersetzt sein kann, um dadurch einen Strom zu überwachen, der durch einen Fühl-IGBT mit Messwiderstand fließt. In diesem Fall steuert die integrierte Schaltung die Transistoren Q11, Q22, Q33, Q44 basierend auf der Größe eines Strom, der durch irgendeinen IGBT fließt, ein und aus.
30 ist ein Schaltbild eines Aufbaus einer Leistungshalbleitervorrichtung 210 gemäß einer elften Ausführungsform. Die in 30 gezeigte Leistungshalbleitervorrichtung 210 ist eine Abwandlung der in 22 gezeigten Leistungshalbleitervorrichtung 204. Die Leistungshalbleitervorrichtung 210 unterscheidet sich nämlich von der Leistungshalbleitervorrichtung 204 darin, dass sie anstelle der in 22 gezeigten IGBTs Q1, Q2 die IGBTs Q1a, Q2a mit Fühlanschluss enthält. Ein Teil eines Hauptstroms, der durch einen Emitteranschluss eines IGBT fließt, fließt abgeleitet über einen Fühlanschluss. Außerdem unterscheidet sich die Leistungshalbleitervorrichtung 210 von der Leistungshalbleitervorrichtung 204 darin, dass sie Messwiderstände R25, R26 enthält. Der Messwiderstand R25 ist zwischen den Fühlanschluss des IGBT Q1a und den Masseknoten GND geschaltet, und der Messwiderstand R26 ist zwischen den Fühlanschluss des IGBT Q2a und den Messeknoten GND geschaltet. Die Messwiderstände R25, R26 wirken als Stromerfassungssensor 99a zum Überwachen der Hauptströme I1, I2, die jeweils durch die IGBTs Q1a, Q2a fließen.
Eine in einer in 30 gezeigten Treibersteuereinheit 110 bereitgestellte integrierte Schaltung 5d unterscheidet sich von der in 22 gezeigten integrierten Schaltung 5b darin, dass sie Erfassungsanschlüsse CS1, CS2 enthält zum Erfassen der Spannungen, die jeweils an den Messwiderständen R25, R26 anliegen. Die integrierte Schaltung 5d steuert die Transistoren Q11, Q22, Q44 in einem optimalen Zeitablauf basierend auf der Größe der durch die Messwiderstände R25, R26 überwachten Ströme I1, I2 ein und aus.
Wenn beispielsweise der Gesamtstrom, der durch Addieren der durch die Messwiderstände R25, R26 überwachten Ströme I1, I2 gewonnen wird, kleiner gleich dem in 4 gezeigten Schwellenwert Ith2 ist, schaltet die integrierte Schaltung 5g, wenn das Steuersignal DS auf H-Pegel wechselt, ein von dem Ausgangsanschluss OUT1 ausgegebenes Steuersignal auf H-Pegel, und sie schaltet die von den Ausgangsanschlüssen OUT2, OUT4 ausgegebenen Steuersignale auf L-Pegel. Außerdem schaltet die integrierte Schaltung 5g, wenn das Treibersignal DS auf L-Pegel wechselt, das von dem Ausgangsanschluss OUT2 ausgegebene Steuersignal auf H-Pegel. Dann schaltet die integrierte Schaltung 5g das von dem Ausgangsanschluss OUT1 ausgegebene Steuersignal um eine vorbestimmte Zeitspanne später auf L-Pegel als der Wechsel des Treibersignals DS auf L-Pegel, und sie schaltet das von dem Ausgangsanschluss OUT4 ausgegebene Steuersignal auf H-Pegel.
Als Ergebnis der obigen Steuerung können die IGBTs Q1a, Q2a gleichzeitig eingeschaltet werden, und der IGBT Q2a kann ausgeschaltet werden, nachdem der IGBT Q1a ausgeschaltet wurde. Es kann also ein Steuerbetrieb verwirklicht werden, der derselbe ist wie der in 2B gezeigte, der in der ersten Ausführungsform beschrieben ist. Wenn das Treibersignal DS auf L-Pegel wechselt, können die IGBTs Q1a, Q2a gleichzeitig ausgeschaltet werden durch Schalten der von den Ausgangsanschlüssen OUT2, OUT4 ausgegebenen Steuersignale auf H-Pegel und durch Schalten des von dem Ausgangsanschluss OUT1 ausgegebenen Steuersignals auf L-Pegel. Somit kann ein Steuerbetrieb verwirklicht werden, der derselbe ist wie der in 2C gezeigte, der in der ersten Ausführungsform beschrieben ist.
Da 30 ansonsten dieselbe ist wie 22, die die Leistungshalbleitervorrichtung 204 zeigt, sind dieselben oder einander entsprechende Elemente durch dieselben Bezugszeichen gekennzeichnet, und ihre Beschreibung wird nicht wiederholt. Es sei angemerkt, dass der Aufbau auch so sein kann, dass nur einer der parallel geschalteten IGBTs durch einen IGBT mit einem Fühlanschluss ersetzt sein kann, um dadurch einen Strom zu überwachen, der durch einen Fühl-IGBT mit Messwiderstand fließt. In diesem Fall steuert die integrierte Schaltung die Transistoren Q11, Q22, Q24 basierend auf einer Größe eines Hauptstroms, der durch einen beliebigen IGBT fließt, ein und aus.
31 ist ein Diagramm zum Darstellen von Spezifikationen von IGBTs, die in einer Leistungshalbleitervorrichtung gemäß einer zwölften Ausführungsform enthalten sind. 31 zeigt eine Beziehung (Abwägung) zwischen einem Einschaltverlust Eoff und einer Sättigungsspannung VCE(sat), die bereits mit Bezug auf 8 beschrieben wurde. Mit Bezug auf 31 werden bei den Halbleitervorrichtungen 200–210 der ersten bis elften Ausführungsform die Spezifikationen des IGBT Q2 (Q2 Spec.) so eingestellt, dass sie eine höhere Sättigungsspannung VCE(sat) und einen niedrigeren Ausschaltverlust Eoff) aufweisen als die Spezifikationen des IGBT Q1 (Q1 Spec.). Dadurch kann der Ausschaltverlust Eoff des IGBT Q2, der nach dem IGBT Q1 ausgeschaltet wird, auf einen niedrigen Wert verringert werden, und somit kann der Schaltverlust der Leistungshalbleitervorrichtung weiter verringert werden. Es sei angemerkt, dass dann, wenn die Sättigungsspannung (Dauerverlust) größer ist, eine Schaltgeschwindigkeit größer wird (eine Schaltzeitspanne kürzer wird).
Eine solche Änderung der Spezifikationen kann durchgeführt werden durch Steuern eines Dotierungsprofils einer Kollektorschicht (Dotierungskonzentration oder Implantationstiefe eines Dotierstoffes) oder durch Steuern einer Trägerlebensdauer in einer Driftschicht. In einem Fall, in dem die Dotierungskonzentration in der Kollektorschicht erhöht wird, kann ein Element hergestellt werden, das Spezifikationen aufweist wie eine niedrige Sättigungsspannung VCE(sat) (d. h. niedriger Dauerverlust) und einen erhöhten Ausschaltverlust Eoff. Wenn eine Trägerlebensdauer in der Driftschicht durch eine Elektronenstrahlinjektion oder dergleichen verkürzt wird, kann ein Element hergestellt werden, das solche Spezifikationen aufweist wie eine hohe Sättigungsspannung VCE(sat) (d. h. hoher Dauerverlust) und einen verringerten Ausschaltverlust Eoff.
Gemäß einer dreizehnten Ausführungsform können die IGBTs Q1, Q2 in den Leistungshalbleitervorrichtungen gemäß der ersten bis zwölften Ausführungsform so ausgewählt sein, dass eine Schwellenspannung des IGBT Q2 kleiner ist als eine Schwellenspannung des IGBT Q1. Durch Wählen von IGBTs Q1, Q2 mit solchen Eigenschaften kann der IGBT Q1 beim Ausschalten zuverlässiger früher ausgeschaltet werden als der IGBT Q2. Durch das Einstellen einer Schwellenspannung eines IGBT ist auch die folgende Abwandlung möglich:
32 ist ein Diagramm eines Aufbaus einer Leistungshalbleitervorrichtung 211 gemäß einer Abwandlung der dreizehnten Ausführungsform. Die in 32 gezeigte Leistungshalbleitervorrichtung 211 enthält IGBTs Q1, Q2, die parallel zueinander zwischen einen Hochspannungsknoten HV und einen Masseknoten GND geschaltet sind, und eine Treibersteuereinheit 111, die aus Treiberschaltungen 111a, 111b gebildet ist. Die Treiberschaltungen 111a, 111b verstärken das Treibersignal DS, d. h. sie liefern jeweils Signale mit demselben Logikpegel wie das Treibersignal DS an die Gates der IGBTs Q1, Q2.
Auch bei der in 32 gezeigten Abwandlungen sind die IGBTs Q1, Q2 so ausgewählt, dass eine Schwellenspannung des IGBT Q2 kleiner ist als eine Schwellenspannung des IGBT Q1. Somit wird beim Einschalten zuerst der IGBT Q2 eingeschaltet, und beim Ausschalten wird der IGBT Q2 später ausgeschaltet. Durch Setzen der Spezifikationen des IGBT Q2 auf eine höhere Sättigungsspannung VCE(sat) und einen niedrigeren Ausschaltverlust Eoff als die Spezifikationen des IGBT Q1 kann der Schaltverlust der Leistungshalbleitervorrichtung 211 auf einen niedrigen Wert verringert werden.
33 ist ein Diagramm, das für eine vierzehnte Ausführungsform eine Abwandlung des Steuerns des Schaltens der IGBTs durch die Treibersteuereinheiten 101, 108, 109 in den Leistungshalbleitervorrichtungen 201, 208, 209 gemäß der zweiten, neunten und zehnten Ausführungsform zeigt. 33 zeigt ein Zeitverlaufsdiagramm der Steuersignale, die von den integrierten Schaltungen 5, 5d, 5e ausgegeben werden, die jeweils in den Treibersteuereinheiten 101, 108, 109 bereitgestellt sind. Auch wenn im Folgenden stellvertretend die in 17 gezeigte integrierte Schaltung 5 beschrieben wird, ist die Beschreibung auch auf die integrierten Schaltungen 5d, 5e anwendbar.
Mit Bezug auf 17 und 33 schaltet die integrierte Schaltung 5 zum Zeitpunkt t1 als Reaktion auf einen Wechsel des Treibersignals DS auf H-Pegel die von den Ausgangsanschlüssen OUT1, OUT3 ausgegebenen Steuersignale auf H-Pegel, und sie schaltet die von den Ausgangsanschlüssen OUT2, OUT4 ausgegebenen Steuersignale auf L-Pegel. Somit werden die Transistoren Q11, Q33 eingeschaltet, und die Transistoren Q22, Q44 werden ausgeschaltet. Demzufolge werden die IGBTs Q1, Q2 gleichzeitig eingeschaltet.
Zum Zeitpunkt t2 schaltet die integrierte Schaltung 5 als Reaktion auf einen Wechsel des Treibersignals DS auf L-Pegel das von dem Ausgangsanschluss OUT1 ausgegebene Steuersignal auf L-Pegel, und sie schaltet das von dem Ausgangsanschluss OUT2 ausgegebene Steuersignal auf H-Pegel. Somit wird der Transistor Q11 ausgeschaltet, und der Transistor Q22 wird eingeschaltet. Demzufolge wird der IGBT Q1 ausgeschaltet.
Zum Zeitpunkt t3, der um eine vorbestimmte Zeitspanne später liegt als der Zeitpunkt t2, schaltet die integrierte Schaltung 5 das von dem Ausgangsanschluss OUT3 ausgegebene Steuersignal auf L-Pegel, und sie schaltet das von dem Ausgangsanschluss OUT4 ausgegebene Steuersignal auf H-Pegel. Somit wird der Transistor Q33 ausgeschaltet, und der Transistor Q44 wird eingeschaltet. Demzufolge wird der IGBT Q2 später ausgeschaltet als der IGBT Q1.
Zum Zeitpunkt t4 schaltet die integrierte Schaltung 5 als Reaktion auf einen nochmaligen Wechsel des Treibersignals auf H-Pegel die von den Ausgangsanschlüssen OUT1, OUT3 ausgegebenen Steuersignale auf H-Pegel, und sie schaltet die von den Ausgangsanschlüssen OUT2, OUT4 ausgegebenen Steuersignale auf L-Pegel. Somit werden die Transistoren Q11, Q33 eingeschaltet, und die Transistoren Q22, Q44 werden ausgeschaltet. Demzufolge werden die IGBTs Q1, Q2 gleichzeitig eingeschaltet.
Zum Zeitpunkt t5 schaltet die integrierte Schaltung 5 als Reaktion auf einen nochmaligen Wechsel des Treibersignals DS auf L-Pegel das von dem Ausgangsanschluss OUT3 ausgegebene Steuersignal auf L-Pegel, und sie schaltet das von dem Ausgangsanschluss OUT4 ausgegebene Steuersignal auf H-Pegel. Somit wird der Transistor Q33 ausgeschaltet, und der Transistor Q44 wird eingeschaltet. Demzufolge wird der IGBT Q2 ausgeschaltet.
Zum Zeitpunkt t6, der um eine vorbestimmte Zeitspanne später liegt als der Zeitpunkt t5, schaltet die integrierte Schaltung das von dem Ausgangsanschluss OUT1 ausgegebene Steuersignal auf L-Pegel, und sie schaltet das von dem Ausgangsanschluss OUT2 ausgegebene Steuersignal auf H-Pegel. Somit wird der Transistor Q11 ausgeschaltet, und der Transistor Q22 wird eingeschaltet.
Demzufolge wird der IGBT Q1 später ausgeschaltet als der IGBT Q2. Zum Zeitpunkt t7 und später wird die obige Zeitablaufsteuerung wiederholt.
Gemäß dem oben beschriebenen Verfahren zum Steuern der IGBTs Q1, Q2 durch die Treibersteuereinheiten 101, 108, 109 werden die IGBTs Q1, Q2 abwechselnd der eine später als der andere ausgeschaltet. Wenn der IGBT Q1 später ausgeschaltet wird als der IGBT Q2, wird der größte Anteil des Ausschaltverlusts Eoff von dem IGBT Q1 getragen. Wenn dagegen der IGBT Q2 später ausgeschaltet wird als der IGBT Q1, wird der größte Anteil des Ausschaltverlusts Eoff von dem IGBT Q2 getragen. Da der Ausschaltverlust Eoff somit von beiden IGBTs Q1, Q2 getragen werden kann, ist eine längere Lebensdauer der IGBTs Q1, Q2 zu erwarten. Das ist besonders wirkungsvoll, wenn die IGBTs Q1, Q2 identische Spezifikationen aufweisen wie z. B. die Sättigungsspannung VCE(sat).
34 ist ein Diagramm, das für eine fünfzehnte Ausführungsform eine Abwandlung des Steuerns des Schaltens der IGBTs Q1, Q2 durch die Treibersteuereinheiten 104, 110 in den Leistungshalbleitervorrichtungen 204, 210 gemäß der fünften und elften Ausführungsform zeigt. 34 zeigt ein Zeitverlaufsdiagramm der Steuersignale, die von den integrierten Schaltungen 5b, 5g ausgegeben werden, die jeweils in der Treibersteuereinheit 104, 110 bereitgestellt sind. Auch wenn im Folgenden stellvertretend die in 22 gezeigte integrierte Schaltung 5b beschrieben wird, ist die Beschreibung auch auf die integrierte Schaltung 5g anwendbar.
Mit Bezug auf 22 und 34 schaltet die integrierte Schaltung 5b zum Zeitpunkt t1 als Reaktion auf einen Wechsel des Treibersignals DS auf H-Pegel das von dem Ausgangsanschluss OUT1 ausgegebene Steuersignal auf H-Pegel, und sie schaltet die von den Ausgangsanschlüssen OUT2, OUT4 ausgegebenen Steuersignale auf L-Pegel. Somit wird der Transistor Q11 eingeschaltet und die Transistoren Q22, Q44 werden ausgeschaltet. Demzufolge werden die IGBTs Q1, Q2 gleichzeitig eingeschaltet.
Zum Zeitpunkt t2 schaltet die integrierte Schaltung 5b als Reaktion auf einen Wechsel des Treibersignals DS auf L-Pegel das von dem Ausgangsanschluss OUT1 ausgegebene Steuersignal auf L-Pegel, und sie schaltet das von dem Ausgangsanschluss OUT2 ausgegebene Steuersignal auf H-Pegel. Somit wird der Transistor Q11 ausgeschaltet, und der Transistor Q22 wird eingeschaltet. Demzufolge wird der IGBT Q1 ausgeschaltet.
Zum Zeitpunkt t3, der um eine vorbestimmte Zeitspanne später liegt als der Zeitpunkt t2, schaltet die integrierte Schaltung 5b das von dem Ausgangsanschluss OUT4 ausgegebene Steuersignal auf H-Pegel. Somit wird der Transistor Q44 eingeschaltet. Demzufolge wird der IGBT Q2 später ausgeschaltet als der IGBT Q1.
Zum Zeitpunkt t4 schaltet die integrierte Schaltung 5b als Reaktion auf einen erneuten Wechsel des Treibersignals DS auf H-Pegel das von dem Ausgangsanschluss OUT1 ausgegebene Steuersignal auf H-Pegel, und sie schaltet die von den Ausgangsanschlüssen OUT2, OUT4 ausgegebenen Steuersignale auf L-Pegel. Somit wird der Transistor Q11 eingeschaltet, und die Transistoren Q22, Q44 werden ausgeschaltet. Demzufolge werden die IGBTs Q1, Q2 gleichzeitig eingeschaltet.
Zum Zeitpunkt t5 schaltet die integrierte Schaltung 5b als Reaktion auf einen erneuten Wechsel des Treibersignals DS auf L-Pegel das von dem Ausgangsanschluss OUT4 ausgegebene Steuersignal auf H-Pegel. Somit wird der Transistor Q44 eingeschaltet, und demzufolge wird der IGBT Q2 ausgeschaltet.
Zum Zeitpunkt t6, der um eine vorbestimmte Zeitspanne später liegt als der Zeitpunkt t5, schaltet die integrierte Schaltung 5b das von dem Ausgangsanschluss OUT1 ausgegebene Steuersignal auf L-Pegel, und sie schaltet das von dem Ausgangsanschluss OUT2 ausgegebene Steuersignal auf H-Pegel. Somit wird der Transistor Q11 ausgeschaltet, und der Transistor Q22 wird eingeschaltet.
Demzufolge wird der IGBT Q1 später ausgeschaltet als der IGBT Q2. Zum Zeitpunkt t7 und später wird die obige Zeitablaufsteuerung wiederholt.
Gemäß dem oben beschriebenen Verfahren zum Steuern des Schaltens der IGBTs Q1, Q2 durch die Treibersteuereinheiten 104, 110 werden die IGBTs Q1, Q2 abwechselnd einer später als der andere ausgeschaltet. Wenn der IGBT Q1 später ausgeschaltet wird als der IGBT Q2, wird der größte Anteil des Ausschaltverlusts Eoff von dem IGBT Q1 getragen. Wenn dagegen der IGBT Q2 später ausgeschaltet wird als der IGBT Q1, wird der größte Anteil des Ausschaltverlusts Eoff von dem IGBT Q2 getragen. Da der Ausschaltverlust Eoff somit von beiden IGBTs Q1, Q2 getragen werden kann, ist eine längere Lebensdauer der IGBTs Q1, Q2 zu erwarten. Das ist besonders wirkungsvoll, wenn die IGBTs Q1, Q2 identische Spezifikationen aufweisen wie z. B. die Sättigungsspannung VCE(sat).
35 ist ein Diagramm, das für eine sechzehnte Ausführungsform eine weitere Abwandlung des Steuerns des Schaltens der IGBTs Q1, Q2 durch die Treibersteuereinheiten 101, 108, 109 in den Leistungshalbleitervorrichtungen 201, 208, 209 gemäß der zweiten, neunten und zehnten Ausführungsform zeigt. 35 zeigt ein Zeitverlaufsdiagramm der Steuersignale, die von den integrierten Schaltungen 5, 5d, 5e ausgegeben werden, die jeweils in den Treibersteuereinheiten 101, 108, 109 bereitgestellt sind. Auch wenn im Folgenden die in 17 gezeigte integrierte Schaltung 5 stellvertretend beschrieben wird, ist die Beschreibung auch auf die integrierten Schaltungen 5d und 5e anwendbar.
Mit Bezug auf 17 und 35 schaltet die integrierte Schaltung 5 zum Zeitpunkt t1 als Reaktion auf einen Wechsel des Treibersignals DS auf H-Pegel das von dem Ausgangsanschluss OUT1 ausgegebene Steuersignal auf H-Pegel, und sie schaltet das von dem Ausgangsanschluss OUT2 ausgegebene Steuersignal auf L-Pegel. Somit wird der Transistor Q11 eingeschaltet, und der Transistor Q22 wird ausgeschaltet. Demzufolge wird der IGBT Q1 eingeschaltet.
Zum Zeitpunkt t2, der um eine vorbestimmte Zeitspanne später liegt als der Zeitpunkt t1, schaltet die integrierte Schaltung 5 das von dem Ausgangsanschluss OUT3 ausgegebene Steuersignal auf H-Pegel, und sie schaltet das von dem Ausgangsanschluss OUT4 ausgegebene Steuersignal auf L-Pegel. Somit wird der Transistor Q33 eingeschaltet, und der Transistor Q44 wird ausgeschaltet. Demzufolge wird der IGBT Q2 später eingeschaltet als der IGBT Q1.
Zum Zeitpunkt t3 schaltet die integrierte Schaltung 5 als Reaktion auf einen Wechsel des Treibersignals DS auf L-Pegel das von dem Ausgangsanschluss OUT1 ausgegebene Steuersignal auf L-Pegel, und sie schaltet das von dem Ausgangsanschluss OUT2 ausgegebene Steuersignal auf H-Pegel. Somit wird der Transistor Q11 ausgeschaltet, und der Transistor Q22 wird eingeschaltet. Demzufolge wird der IGBT Q1 ausgeschaltet.
Zum Zeitpunkt t4, der um eine vorbestimmte Zeitspanne später liegt als der Zeitpunkt t3, schaltet die integrierte Schaltung 5 das von dem Ausgangsanschluss OUT3 ausgegebene Steuersignal auf L-Pegel, und sie schaltet das von dem Ausgangsanschluss OUT4 ausgegebene Steuersignal auf H-Pegel. Somit wird der Transistor Q33 ausgeschaltet, und der Transistor Q44 wird eingeschaltet. Demzufolge wird der IGBT Q2 später ausgeschaltet als der IGBT Q1.
Zum Zeitpunkt t5 schaltet die integrierte Schaltung 5 als Reaktion auf einen erneuten Wechsel des Treibersignals DS auf H-Pegel das von dem Ausgangsanschluss OUT3 ausgegebene Steuersignal auf H-Pegel, und sie schaltet das von dem Ausgangsanschluss OUT4 ausgegebene Steuersignal auf L-Pegel. Somit wird der Transistor Q33 eingeschaltet, und der Transistor Q44 wird ausgeschaltet. Demzufolge wird der IGBT Q2 eingeschaltet.
Zum Zeitpunkt t6, der um eine vorbestimmte Zeitspanne später liegt als der Zeitpunkt t5, schaltet die integrierte Schaltung 5 das von dem Ausgangsanschluss OUT1 ausgegebene Steuersignal auf H-Pegel, und sie schaltet das von dem Ausgangsanschluss OUT2 ausgegebene Steuersignal auf L-Pegel. Somit wird der Transistor Q11 eingeschaltet, und der Transistor Q22 wird ausgeschaltet. Demzufolge wird der IGBT Q1 später eingeschaltet als der IGBT Q2.
Zum Zeitpunkt t7 schaltet die integrierte Schaltung 5 als Reaktion auf einen erneuten Wechsel des Treibersignals DS auf L-Pegel das von dem Ausgangsanschluss OUT3 ausgegebene Steuersignal auf L-Pegel, und sie schaltet das von dem Ausgangsanschluss OUT4 ausgegebene Steuersignal auf H-Pegel. Somit wird der Transistor Q33 ausgeschaltet, und der Transistor Q44 wird eingeschaltet. Demzufolge wird der IGBT Q2 ausgeschaltet.
Zum Zeitpunkt t8, der um eine vorbestimmte Zeitspanne später liegt als der Zeitpunkt t7, schaltet die integrierte Schaltung 5 das von dem Ausgangsanschluss OUT1 ausgegebene Steuersignal auf L-Pegel, und sie schaltet das von dem Ausgangsanschluss OUT2 ausgegebene Steuersignal OUT2 auf H-Pegel. Somit wird der Transistor Q11 ausgeschaltet und der Transistor Q22 wird eingeschaltet. Demzufolge wird der IGBT Q1 später ausgeschaltet als der IGBT Q2.
Zum Zeitpunkt t9 und später wird die obige Zeitablaufssteuerung wiederholt.
Gemäß dem oben beschriebenen Verfahren zum Steuern des Schaltens der IGBTs Q1, Q2 durch die Treibersteuereinheiten 101, 108, 109 werden die IGBTs Q1, Q2 abwechselnd einer später als der andere eingeschaltet, und sie werden abwechselnd einer später als der andere ausgeschaltet. Daher trägt zunächst der IGBT Q1 den Einschaltverlust und der IGBT Q2 trägt dann den Ausschaltverlust, und dann trägt der IGBT Q2 den Einschaltverlust Eon und der IGBT Q1 trägt dann den Ausschaltverlust Eoff. Da der Einschaltverlust Eon und der Ausschaltverlust Eoff somit abwechselnd durch beide IGBTs Q1, Q2 getragen werden kann, ist eine längere Lebensdauer der IGBTs Q1, Q2 zu erwarten. Dies ist besonders wirkungsvoll in dem Fall, in dem die IGBTs Q1, Q2 identische Spezifikationen aufweisen wie z. B. die Sättigungsspannung VCE(sat).
In der oben beschriebenen ersten bis sechzehnten Ausführungsform wurden Beispiele gezeigt, bei denen in der Leistungshalbleitervorrichtung zwei Leistungshalbleiterelemente Q1, Q2 zueinander parallel geschaltet zwischen einem Hochspannungsknoten HV und einem Masseknoten GND angeordnet sind. Gemäß einer siebzehnten Ausführungsform kann auch ein Aufbau, in dem zwei oder mehr parallel geschalteter Leistungshalbleiterelemente zwischen dem Hochspannungsknoten HV und dem Masseknoten GND bereitgestellt sind und zumindest ein Leistungshalbleiterelement in verzögerter Weise betrieben wird, die oben dargestellte Wirkung erzielen.
In den Leistungshalbleitervorrichtungen gemäß den oben beschriebenen ersten bis siebzehnten Ausführungsform kann gemäß einer achtzehnten Ausführungsform ein bipolares Element wie z. B. ein IGBT oder ein gewöhnlicher Bipolartransistor als IGBT Q1 bereitgestellt sein, und ein unipolares Element wie z. B. ein Leistungs-MOS-Transistor, der beispielsweise aus SiC gebildet ist, kann anstelle des IGBT Q2 bereitgestellt sein. Da der Ausschaltverlust Eoff auf einen niedrigen Wert verringert werden kann durch Bereitstellen eines Halbleiterelements mit einer größeren Schaltgeschwindigkeit wie z. B. ein unipolares Element als IGBT Q2, der nach dem IGBT Q1 ausgeschaltet wird, kann der Schaltverlust der Leistungshalbleitervorrichtung weiter verringert werden.
36 ist ein Schaltbild eines Aufbaus einer Leistungshalbleitervorrichtung 212 gemäß einer neunzehnten Ausführungsform. Die in 36 gezeigte Leistungshalbleitervorrichtung 212 enthält IGBTs Q1, Q2, einen Stromerfassungssensor 99 zum Erfassen eines Gesamtstroms It, der durch die IGBTs Q1, Q2 fließt, wie es mit Bezug auf 27 beschrieben ist, und eine Treibersteuereinheit 112. Die Treibersteuereinheit 112 ist eine Abwandlung der mit Bezug auf 25 beschriebenen Treibersteuereinheit 106, bei der der Zeitablauf des Schaltens der IGBTs Q1, Q2 als Reaktion auf eine Ausgabe des Stromerfassungssensors 99 verändert wird, was im Folgenden genauer beschrieben wird.
Mit Bezug auf 36 enthält die Treibersteuereinheit 112 einen Eingangsknoten 8, dem das Treibersignal DS eingegeben wird, einen Inverter 50, eine Treiberleistungsversorgung V1, Widerstandselemente R14, R15, R23, R24, n-MOS-Transistoren Q11, Q22, Q33, Q44 zum Treiben der IGBTs Q1, Q2, Verzögerungsschaltungen DLY1, DLY2 und einen Komparator 60.
Der Inverter 50 invertiert einen Logikpegel des dem Eingangsknoten 8 zugeführten Treibersignals DS.
Die Drains der Transistoren Q11, Q33 sind mit dem Leistungsversorgungsknoten 9 verbunden, dem von der Treiberleistungsversorgung V1 eine Treiberspannung zugeführt wird. Die Sourcen der Transistoren Q22, Q44 sind mit dem Masseknoten verbunden.
Die einen Enden der Widerstandselemente R14, R23 sind mit dem Gate des IGBT Q1 verbunden, und die einen Enden der Widerstandselemente R15, R24 sind mit dem Gate des IGBT Q2 verbunden. Das andere Ende des Widerstandselements R14 ist mit der Source des Transistors Q11 verbunden, und das andere Ende des Widerstandselements R15 ist mit der Source des Transistors Q33 verbunden. Das andere Ende des Widerstandselements R23 ist mit dem Drain des Transistors Q22 verbunden, und das andere Ende des Widerstandselements R24 ist mit dem Drain des Transistors Q44 verbunden.
Der Komparator 60 bestimmt, ob eine Ausgabe des Stromerfassungssensors 99 eine Referenzspannung V2, die dem mit Bezug auf 4 beschriebenen Schwellenwert Ith2 entspricht, übersteigt oder nicht. Der Komparator 60 gibt ein Signal auf H-Pegel aus, wenn eine Ausgabe von dem Stromerfassungssensor 99 die Referenzspannung V2 übersteigt, und er gibt ein Signal auf L-Pegel aus, wenn sie kleiner gleich der Referenzspannung V2 ist.
Die Verzögerungsschaltung DLY5 enthält ein Widerstandselement R51 und einen Kondensator C52. Das Widerstandselement R51 ist zwischen den Eingangsknoten 8 und das Gate des Transistors Q11 geschaltet. Der Transistor C52 ist zwischen das Gate des Transistors Q11 und dem Masseknoten GND geschaltet.
Das Widerstandselement DLY6 enthält ein Widerstandselement R37, einen Kondensator C36 und einen n-MOS-Transistor Q55. Der n-MOS-Transistor Q55 hat dabei einen sogenannten vertikalen Aufbau, bei dem eine parasitäre Diode D38A vorhanden ist, deren Vorwärtsrichtung eine Richtung von der Source zum Drain ist. Das Widerstandselement 37 ist zwischen den Eingangsknoten 8 und das Gate des Transistors Q33 geschaltet. Der Kondensator C36 ist zwischen das Gate des Transistors Q33 und den Masseknoten GND geschaltet. Die Source des Transistors Q55 ist mit dem Eingangsknoten 8 verbunden, und sein Drain ist mit dem Gate des Transistors Q33 verbunden, so dass der Transistor Q55 parallel zu dem Widerstandselements R37 geschaltet ist. Da der Transistor eine Ausgabe von dem Komparator 60 an seiner Gateelektrode empfängt, wird er ausgeschaltet, wenn die Ausgabe von dem Stromerfassungssensor 99 kleiner gleich der Referenzspannung V2 ist, und er wird eingeschaltet, wenn sie die Referenzspannung V2 überschreitet.
Die Verzögerungsschaltung DLY7 enthält ein Widerstandselement R61 und einen Kondensator C62. Das Widerstandselement R61 ist zwischen den Ausgangsknoten des Inverters 50 und das Gate des Transistors Q22 geschaltet. Der Kondensator C62 ist zwischen das Gate des Transistors Q22 und den Masseknoten geschaltet.
Die Verzögerungsschaltung DLY8 enthält ein Widerstandselement R47, einen Kondensator C46 und einen n-MOS-Transistor Q66. Dabei hat der n-MOS-Transistor Q66 einen sogenannten vertikalen Aufbau, bei dem eine parasitäre Diode D48a vorhanden ist, deren Vorwärtsrichtung eine Richtung von der Source zu dem Drain ist. Das Widerstandselement R47 ist zwischen den Ausgangsknoten des Inverters 50 und das Gate des Transistors Q44 geschaltet. Der Kondensator C46 ist zwischen das Gate des Transistors Q44 und den Masseknoten GND geschaltet. Der Drain des Transistors Q66 ist mit dem Ausgangsknoten des Inverters 50 verbunden, und seine Source ist mit dem Gate des Transistors Q44 verbunden, so dass der Transistor Q66 parallel zu dem Widerstandselement R47 geschaltet ist. Da der Transistor Q66 eine Ausgabe von dem Komparator 60 an seiner Gateelektrode empfängt, wird er ausgeschaltet, wenn die Ausgabe von dem Stromerfassungssensor 99 kleiner gleich der Referenzspannung V2 ist, und er wird eingeschaltet, wenn sie die Referenzspannung V2 überschreitet.
Damit ein Startzeitpunkt des Einschaltens der IGBTs Q1, Q2 derselbe ist, ist ein Kapazitätswert des Kondensators C36 so eingestellt, dass er gleich einem Kapazitätswert des Kondensators C52 ist. Außerdem ist der Widerstandswert des Widerstandselements R51 so eingestellt, dass er gleich einem EIN-Widerstand des Transistors Q55 ist. Der Widerstandswert des Widerstandselements R37 ist auf einen größeren Wert eingestellt als der Widerstandswert des Widerstandselements R51. Damit ein Zeitpunkt zum Starten des Ausschaltens der IGBTs derselbe ist, ist der Kapazitätswert des Kondensators C46 so eingestellt, dass er gleich dem Kapazitätswert des Kondensators C62 ist. Außerdem ist ein Widerstandswert des Widerstandselements R61 so eingestellt, dass er gleich einem EIN-Widerstand des Transistors Q66 ist. Ein Widerstandswert des Widerstandselements R47 ist auf einen Wert eingestellt, der größer als der Widerstandswert des Widerstandselements R61 ist.
37A und 37B sind beides Diagramme, die ein Beispiel für einen Signalverlauf zeigen, der von dem in 36 gezeigten Stromerfassungssensor 99 ausgegeben wird. 37A und 37B zeigen einen Signalverlauf von dem Schalten der IGBTs Q1, Q2 aus dem ausgeschalteten in den eingeschalteten Zustand als Reaktion auf einen Wechsel des Treibersignals DS vom L-Pegel zum H-Pegel bis zur Rückkehr der IGBTs Q1, Q2 in den ausgeschalteten Zustand als Reaktion auf ein nachfolgendes Zurückkehren des Treibersignals DS auf L-Pegel. 37A zeigt einen Fall, in dem eine Ausgabe von dem Stromerfassungssensor 99 die Referenzspannung V2, die dem Schwellenwert Ith2 entspricht, nicht überschreitet, und 37B zeigt einen Fall, in dem eine Ausgabe von dem Stromerfassungssensor 99 die Referenzspannung V2, die dem Schwellenwert Ith2 entspricht, überschreitet.
Zunächst wird der Fall von 37A beschrieben. In diesem Fall sind die Transistoren Q55, Q66 normalerweise ausgeschaltet. Wenn ein Treibersignal vom L-Pegel zum H-Pegel wechselt, schaltet der Transistor Q11 mit einer Verzögerungszeitspanne, die im Folgenden als Verzögerungszeitspanne DT1 bezeichnet wird und die durch den Widerstandswert des Widerstandselements R51 und den Kapazitätswert des Kondensator C52 bestimmt ist, von dem ausgeschalteten in den eingeschalteten Zustand. Wenn angenommen wird, dass der EIN-Widerstand der parasitären Diode D38A gleich dem EIN-Widerstand des Transistors Q55 ist, schaltet der Transistor Q33 ebenfalls mit der Verzögerungszeitspanne DT1 von dem ausgeschalteten in den eingeschalteten Zustand. Außerdem schaltet der Transistor Q22 mit einer Verzögerungszeitspanne, die im Folgenden als Verzögerungszeitspanne DT2 bezeichnet wird und die durch den Widerstandswert des Widerstandselements R62 und den Kapazitätswert des Kondensators C62 bestimmt ist, von dem eingeschalteten Zustand in den ausgeschalteten Zustand. Wenn angenommen wird, dass der EIN-Widerstand der parasitären Diode D48A gleich dem EIN-Widerstand des Transistors Q66 ist, schaltet auch der Transistor Q44 mit der Verzögerungszeitspanne DT2 von dem eingeschalteten in den ausgeschalteten Zustand. Als Ergebnis des oben beschriebenen Schaltens der Transistoren Q11, Q22, Q33, Q44 werden die IGBTs Q1, Q2 gleichzeitig eingeschaltet.
Wenn das Treibersignal DS in 37A vom H-Pegel zum L-Pegel wechselt, schaltet der Transistor Q11 mit der Verzögerungszeitspanne DT1 von dem eingeschalteten in den ausgeschalteten Zustand. Der Transistor Q33 schaltet mit einer Verzögerungszeitspanne, die im Folgenden als Verzögerungszeitspanne DT3 bezeichnet wird, wobei DT3 > DT1 ist, entsprechend einem Widerstandswert des Widerstandselements R37 und einem Kapazitätswert des Kondensators C36 von dem eingeschalteten in den ausgeschalteten Zustand. Außerdem schaltet der Transistor Q22 mit der Verzögerungszeitspanne DT2 von dem ausgeschalteten in den eingeschalteten Zustand. Der Transistor Q44 schaltet mit einer Verzögerungszeitspanne, die im Folgenden als Verzögerungszeitspanne DT4 bezeichnet wird, wobei DT4 > DT2 ist, entsprechend dem Widerstandswert des Widerstandselements R47 und dem Kapazitätswert des Kondensators 46 von dem ausgeschalteten in den eingeschalteten Zustand. Als Ergebnis des oben beschriebenen Schaltens der Transistoren Q11, Q22, Q33, Q44 wird der IGBT Q1 zuerst ausgeschaltet, und danach wird der IGBT Q2 ausgeschaltet.
Als nächstes wird der in 37B dargestellte Fall beschrieben. In diesem Fall sind die Transistoren Q55, Q66, wenn das Treibersignal DS vom L-Pegel zum H-Pegel wechselt, ausgeschaltet. Daher werden die Transistoren Q11 und Q33 mit einer Verzögerungszeitspanne DT1 aus dem ausgeschalteten Zustand in den eingeschalteten Zustand geschaltet. Außerdem werden die Transistoren Q22 und Q44 mit der Verzögerungszeitspanne DT2 von dem eingeschalteten in den ausgeschalteten Zustand geschaltet. Als Ergebnis des oben beschriebenen Schaltens der Transistoren Q11, Q22, Q33, Q44, werden die IGBTs Q1, Q2 gleichzeitig eingeschaltet.
In 37B übersteigt eine Ausgangsspannung des Stromerfassungssensors 99 die Referenzspannung V2, während das Treibersignal DS auf H-Pegel ist, und die Transistoren Q55, Q66 werden eingeschaltet. Wenn das Treibersignal DS in diesem Zustand vom H-Pegel zum L-Pegel wechselt, schaltet der Transistor Q11 mit der Verzögerungszeitspanne DT1 von dem eingeschalteten in den ausgeschalteten Zustand. Der Transistor Q33 schaltet mit einer Verzögerungszeitspanne, die durch den EIN-Widerstand des Transistors Q55 und den Kapazitätswert des Kondensators C36 bestimmt ist, d. h. mit der Verzögerungszeitspanne DT1, von dem eingeschalteten in den ausgeschalteten Zustand. Außerdem schaltet der Transistor Q22 mit der Verzögerungszeitspanne DT2 von dem ausgeschalteten in den eingeschalteten Zustand. Der Transistor Q44 schaltet mit einer Verzögerungszeitspanne, die dem EIN-Widerstand des Transistors Q66 und dem Kapazitätswert des Kondensators C46 entspricht, d. h. mit der Verzögerungszeitspanne DT2, von dem ausgeschalteten in den eingeschalteten Zustand. Als Ergebnis des oben beschriebenen Schaltens der Transistoren Q11, Q22, Q33, Q44 werden die IGBTs Q1, Q2 gleichzeitig ausgeschaltet.
Wie oben beschrieben, kann mit der Treibersteuereinheit 112 ein Steuerbetrieb verwirklicht werden, der derselbe ist wie der in 2 gezeigte, der in der ersten Ausführungsform beschrieben ist, wenn der Gesamtstrom It, der durch die IGBTs Q1, Q2 fließt, kleiner gleich dem Schwellenwert Ith2 ist, und ein Steuerbetrieb, der derselbe ist wie der in 2C gezeigte, der in der ersten Ausführungsform beschrieben ist, kann verwirklicht werden, wenn der Gesamtstrom It den Schwellenwert Ith2 überschreitet.
38 ist ein Schaltbild eines Aufbaus einer Leistungshalbleitervorrichtung 213 gemäß einer zwanzigsten Ausführungsform. Eine in einer in 38 gezeigten Treibersteuereinheit 113 bereitgestellte Verzögerungsschaltung DLY9 unterscheidet sich von der in 36 dargestellten Verzögerungsschaltung DLY6 darin, dass sie weiter eine Diode D39 enthält. Die Kathode der Diode D39 ist mit dem Drain des Transistors Q55 verbunden, und ihre Anode ist mit dem Gate des Transistors Q33 verbunden. Eine in der Treibersteuereinheit 113 bereitgestellte Verzögerungsschaltung DLY10 unterscheidet sich von der in 36 gezeigten Verzögerungsschaltung DLY8 darin, dass sie weiter eine Diode D49 enthält. Die Kathode der Diode D49 ist mit dem Drain des Transistors Q66 verbunden, und ihre Anode ist mit dem Ausgangsknoten des Inverters 50 verbunden. Da 38 ansonsten dieselbe ist wie 36, sind dieselben oder einander entsprechende Elemente durch dieselben Bezugszeichen gekennzeichnet, und ihre Beschreibung wird nicht wiederholt.
Wenn bei der in 38 gezeigten Treibersteuereinheit 113 das Treibersignal DS vom L-Pegel zum H-Pegel wechselt, wobei zu diesem Zeitpunkt eine Ausgangsspannung von dem Stromerfassungssensor 99 kleiner gleich der Referenzspannung V2 ist, schaltet der Transistor Q11 mit der Verzögerungszeitspanne DT1 von dem ausgeschalteten in den eingeschalteten Zustand, während der Transistor Q33 mit der Verzögerungszeitspanne DT3 (DT3 > DT1) von dem ausgeschalteten in den eingeschalteten Zustand schaltet. Weiter schaltet in diesem Fall der Transistor Q22 mit der Verzögerungszeitspanne DT2 von dem eingeschalteten in den ausgeschalteten Zustand, während der Transistor Q44 mit der Verzögerungszeitspanne DT4 (DT4 > DT2) von dem eingeschalteten in den ausgeschalteten Zustand schaltet. Als Ergebnis des oben beschriebenen Schaltens der Transistoren Q11, Q22, Q33, Q44 wird der IGBT Q1 zuerst eingeschaltet, und danach wird der IGBT Q2 eingeschaltet.
Wenn das Treibersignal DS vom H-Pegel zum L-Pegel wechselt, ist der Zeitablauf des Schaltens der Transistoren Q11, Q22, Q33, Q44 derselbe wie in 36. In einem Fall, in dem die Ausgangsspannung des Stromerfassungssensors 99 kleiner gleich der Referenzspannung V2 ist, wird nämlich der IGBT Q1 zuerst ausgeschaltet, und danach wird der IGBT Q2 ausgeschaltet. Wenn die Ausgangsspannung von dem Stromerfassungssensor 99 die Referenzspannung V2 übersteigt, werden die IGBTs Q1, Q2 gleichzeitig ausgeschaltet.
39 ist ein Schaltbild eines Aufbaus einer Leistungshalbleitervorrichtung 214 gemäß einer einundzwanzigsten Ausführungsform. Die in 39 gezeigte Leistungshalbleitervorrichtung 214 ist eine Abwandlung der in 36 gezeigten Leistungshalbleitervorrichtung 212. Die Leistungshalbleitervorrichtung 214 unterscheidet sich von der Leistungshalbleitervorrichtung 212 darin, dass sie anstelle der in 36 gezeigten IGBTs Q1, Q2 die IGBTs Q1a, Q2a mit Fühlanschluss enthält. Ein Teil eines Hauptstroms, der durch einen Emitteranschluss eines IGBT fließt, fließt abgeleitet durch den Fühlanschluss. Außerdem unterscheidet sich die Leistungshalbleitervorrichtung 214 von der Leistungshalbleitervorrichtung 212 darin, dass sie anstelle des in 36 gezeigten Stromerfassungssensors Messwiderstände R25, R26 enthält. Der Messwiderstand R25 ist zwischen den Fühlanschluss des IGBT Q1a und den Masseknoten GND geschaltet, und der Messwiderstand R26 ist zwischen den Fühlanschluss des IGBT Q2a und den Masseknoten GND geschaltet. Ebenso wie der in 36 gezeigte Stromerfassungssensor 99 wirken die Messwiderstände R25, R26 als Stromerfassungssensor 99a zum Überwachen der Hauptströme I1, I2, die jeweils durch die IGBTs Q1a, Q2a fließen.
Außerdem unterscheidet sich eine in 39 gezeigte Treibersteuereinheit 114 von der in 36 gezeigten Treibersteuereinheit 112 darin, dass sie anstelle des Komparators 60 eine Logikschaltung 60a enthält. Die Logikschaltung 60a enthält Komparatoren 61, 62 und eine ODER-Schaltung 63.
Der Komparator 61 bestimmt, ob eine Spannung an dem Messwiderstand R25 eine Referenzspannung V3, die dem mit Bezug auf 4 beschriebenen Schwellenwert Ith2 entspricht, überschreitet oder nicht. Der Komparator 61 gibt ein Signal auf H-Pegel aus, wenn die Spannung an dem Messwiderstand R25 die Referenzspannung V3 überschreitet, und er gibt ein Signal auf L-Pegel aus, wenn sie kleiner gleich der Referenzspannung V3 ist. In ähnlicher Weise bestimmt der Komparator 62, ob eine Spannung an dem Messwiderstand R26 eine Referenzspannung V4, die dem mit Bezug auf 4 beschriebenen Schwellenwert Ith2 entspricht, überschreitet oder nicht. Der Komparator 62 gibt ein Signal auf H-Pegel aus, wenn die Spannung an dem Messwiderstand R26 die Referenzspannung V4 überschreitet, und er gibt ein Signal auf L-Pegel aus, wenn sie kleiner gleich der Referenzspannung V4 ist.
Die ODER-Schaltung 63 gibt ein Ergebnis einer logischen ODER-Verknüpfung der Ausgänge der Komparatoren 61, 62 an die Gateelektroden der Transistoren Q55, Q66 aus. Daher werden die Transistoren Q55, Q66 eingeschaltet, wenn zumindest eine Spannung aus der Spannung am Messwiderstand R25 und der Spannung am Messwiderstand R26 eine entsprechende Referenzspannung überschreitet. Da 39 ansonsten dieselbe ist wie 36, sind dieselben oder einander entsprechende Elemente mit denselben Bezugszeichen gekennzeichnet, und ihre Beschreibung wird nicht wiederholt.
Ein Betrieb der in 39 gezeigten Treibersteuereinheit 114 ist ähnlich dem Betrieb der in 36 gezeigten Treibersteuereinheit 112. Zunächst wird ein Zeitpunkt beschrieben, in dem das Treibersignal DS vom L-Pegel zum H-Pegel wechselt. Zu diesem Zeitpunkt ist eine Spannung an dem Messwiderstand R25 kleiner als die Referenzspannung V3, und eine Spannung an dem Messwiderstand R26 ist kleiner als die Referenzspannung V4. Daher werden die Transistoren Q11 und Q33 mit der Verzögerungszeitspanne DT1 von dem ausgeschalteten in den eingeschalteten Zustand geschaltet. Außerdem werden die Transistoren Q22 und Q44 mit der Verzögerungszeitspanne DT2 von dem eingeschalteten in den ausgeschalteten Zustand geschaltet. Als Ergebnis des oben beschriebenen Schaltens der Transistoren Q11, Q22, Q33, Q44 werden die IGBTs Q1a, Q2a gleichzeitig eingeschaltet.
Nun wird ein Zeitpunkt beschrieben, zu dem das Treibersignal DS von dem H-Pegel auf den L-Pegel wechselt. Dabei unterscheidet sich der Zeitablauf des Ausschaltens der IGBTs Q1a, Q2a abhängig von der Größe der Ströme I1, I2, die durch die IGBTs Q1a, Q2a fließen. In einem ersten Fall, in dem die Spannung an dem Messwiderstand R25 kleiner als die Referenzspannung V3 und die Spannung an dem Messwiderstand R26 kleiner als die Referenzspannung V4 ist, wird der Transistor Q11 mit der Verzögerungszeitspanne DT1 von dem eingeschalteten in den ausgeschalteten Zustand geschaltet, und der Transistor Q33 wird mit der Verzögerungszeitspanne DT3 (DT3 > DT1) von dem eingeschalteten in den ausgeschalteten Zustand geschaltet. Außerdem wird der Transistors Q22 mit der Verzögerungszeitspanne DT2 von dem ausgeschalteten in den eingeschalteten Zustand geschaltet, und der Transistor Q44 wird mit der Verzögerungszeitspanne DT4 (DT4 > DT2) von dem ausgeschalteten in den eingeschalteten Zustand geschaltet. Als Ergebnis des oben beschriebenen Schaltens der Transistoren Q11, Q22, Q33, Q44 wird der IGBT Q1a ausgeschaltet, und danach wird der IGBT Q2a ausgeschaltet.
In einem zweiten Fall dagegen, indem zumindest eine Spannung von der Spannung an dem Messwiderstand R25 und der Spannung an dem Messwiderstand R26 eine entsprechende Referenzspannung überschreitet, werden die Transistoren Q11 und Q33 mit der Verzögerungszeitspanne DT1 von dem eingeschalteten in den ausgeschalteten Zustand geschaltet. Außerdem werden die Transistoren Q22 und Q44 mit der Verzögerungszeitspanne DT2 von dem ausgeschalteten in den eingeschalteten Zustand geschaltet. Als Ergebnis des oben beschriebenen Schaltens der Transistoren Q11, Q22, Q33, Q44 werden die IGBTs Q1a, Q2a gleichzeitig ausgeschaltet.
Es sei angemerkt, dass der Aufbau auch so sein kann, dass nur einer der zwei parallel geschalteten IGBTs in einen IGBT mit Fühlanschluss umgeändert wird, um dadurch einen Strom zu überwachen, der durch einen Fühl-IGBT mit Messwiderstand fließt. In dem Fall, in dem nur der Messwiderstand R25 bereitgestellt ist, wird die Logikschaltung 60a nur durch den Komparator 61 gebildet. Wenn eine Spannung an dem Messwiderstand R25 die Referenzspannung V3 überschreitet, die dem Schwellenwert Ith2 entspricht, gibt der Komparator 61 eine Spannung auf H-Pegel an die Gates der Transistoren Q55, Q66 aus, um dadurch diese Transistoren Q55, Q66 einzuschalten. Wenn dagegen nur der Messwiderstand R26 bereitgestellt ist, wird die Logikschaltung 60a nur durch den Komparator 62 gebildet. Wenn eine Spannung an dem Messwiderstand R26 die Referenzspannung V4 überschreitet, die dem Schwellenwert Ith2 entspricht, gibt der Komparators 62 eine Spannung auf H-Pegel an die Gates der Transistoren Q55, Q66 aus, um dadurch diese Transistoren Q55, Q66 einzuschalten.
40 ist ein Schaltbild eines Aufbaus einer Leistungshalbleitervorrichtung 215 gemäß einer zweiundzwanzigsten Ausführungsform. Die in einer in 40 gezeigten Treibersteuereinheit 115 bereitgestellte Verzögerungsschaltung DLY9 unterscheidet sich von der in 39 gezeigten Verzögerungsschaltung DLY6 dadurch, dass sie weiter eine Diode D39 enthält. Die Kathode der Diode D39 ist mit dem Drain des Transistors Q55 verbunden, und ihre Anode ist mit dem Gate des Transistors Q33 verbunden. Die in der Treibersteuereinheit 115 bereitgestellte Verzögerungsschaltung DLY10 unterscheidet sich von der in 39 gezeigten Verzögerungsschaltung DLY8 darin, dass sie weiter eine Diode D49 enthält. Die Kathode der Diode D49 ist mit dem Drain des Transistors Q66 verbunden, und ihre Anode ist mit dem Ausgangsknoten des Inverters 50 verbunden. Da 40 ansonsten dieselbe ist wie 39, sind dieselben oder einander entsprechende Elemente durch dieselben Bezugszeichen gekennzeichnet, und ihre Beschreibung wird nicht wiederholt.
Ein Betrieb der in 40 gezeigten Treibersteuerschaltung 115 ist ähnlich dem Betrieb der in 38 gezeigten Treibersteuereinheit 113. Zunächst wird ein Zeitpunkt beschrieben, wenn das Treibersignal DS vom L-Pegel zum H-Pegel wechselt. Zu diesem Zeitpunkt ist eine Spannung an dem Widerstandselement R25 kleiner als die Referenzspannung V3, und eine Spannung an dem Messwiderstand R26 ist kleiner als die Referenzspannung V4. Deshalb wird der Transistor Q11 mit der Verzögerungszeitspanne DT1 von dem ausgeschalteten in den eingeschalteten Zustand geschaltet, während der Transistor Q33 mit der Verzögerungszeitspanne DT3 (DT3 > DT1) von dem ausgeschalteten in den eingeschalteten Zustand geschaltet wird. Außerdem wird der Transistor Q22 mit der Verzögerungszeitspanne DT2 von dem eingeschalteten in den ausgeschalteten Zustand geschaltet, währen der Transistor Q44 mit der Verzögerungszeitspanne DT4 (DT4 > DT2) von dem eingeschalteten in den ausgeschalteten Zustand geschaltet wird. Als Ergebnis des oben beschriebenen Schaltens der Transistoren Q11, Q22, Q33, Q44 wird der IGBT Q1 zuerst eingeschaltet, und danach wird der IGBT Q2a eingeschaltet.
Wenn dann das Treibersignal DS vom H-Pegel zum L-Pegel wechselt, ist der Zeitablauf des Schaltens der Transistoren Q11, Q22, Q33, Q44 und der sich daraus ergebende Zeitablauf des Schaltens der IGBTs Q1a, Q2a derselbe wie in 39. In einem ersten Fall, in dem eine Spannung an dem Messwiderstand R25 kleiner als die Referenzspannung V3 ist und eine Spannung an dem Messwiderstand R26 kleiner als die Referenzspannung V4 ist, wird nämlich der IGBT Q1a zuerst ausgeschaltet, und danach wird der IGBT Q2a ausgeschaltet. In einem zweiten Fall, in dem zumindest eine Spannung von der Spannung an dem Messwiderstand R25 und der Spannung an dem Messwiderstand R26 eine entsprechende Referenzspannung überschreitet, werden die IGBTs Q1a, Q2a gleichzeitig ausgeschaltet.
Es sei angemerkt, dass auch in 40 wie im Fall von 39 der Aufbau so sein kann, dass nur ein beliebiger der zwei parallel geschalteten IGBTs durch einen IGBT mit Fühlanschluss ersetzt wird, um dadurch einen Strom zu überwachen, der durch einen IGBT mit Messwiderstand fließt. In einem Fall, in dem nur der Messwiderstand R25 bereitgestellt ist, ist die Logikschaltung 60a nur durch den Komparator 61 gebildet. Dagegen ist in einem Fall, in dem nur der Messwiderstand R26 bereitgestellt ist, die Logikschaltung 60a nur durch den Komparator 62 gebildet.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

JP 2000-92820 A [0003]
JP 05-291913 A [0005, 0007]
JP 06-209565 A [0006]
JP 06-209566 A [0006]

Claims

Leistungshalbleitervorrichtung (200, 201, 208) mit: einem ersten und einem zweiten Leistungshalbleiterelement (Q1, Q2), die parallel zueinander geschaltet sind, und einer Treibersteuereinheit (100, 101, 108) zum Ein- und Ausschalten des ersten und des zweiten Leistungshalbleiterelements (Q1, Q2) als Reaktion auf einen Einschaltbefehl und einen Ausschaltbefehl, die wiederholt von außen empfangen werden, wobei die Treibersteuereinheit (100, 101, 108) in der Lage ist, umzuschalten zwischen einem Fall, in dem als Reaktion auf den Einschaltbefehl das erste und das zweite Leistungshalbleiterelement (Q1, Q2) gleichzeitig eingeschaltet werden, und einem Fall, in dem als Reaktion auf den Einschaltbefehl zunächst das erste oder das zweite Leistungshalbleiterelement (Q1, Q2) eingeschaltet wird und danach das andere Leistungshalbleiterelement eingeschaltet wird, und die Treibersteuereinheit (100, 101, 108) in der Lage ist, als Reaktion auf den Ausschaltbefehl zunächst das erste oder das zweite Leistungshalbleiterelement (Q1, Q2) auszuschalten und danach das andere Leistungshalbleiterelement auszuschalten.
Leistungshalbleitervorrichtung (208) gemäß Anspruch 1 mit einem Stromerfassungsabschnitt (99) zum Erfassen eines Stroms, der zumindest durch das erste oder das zweite Leistungshalbleiterelement (Q1, Q2) fließt, oder einer Summe der Ströme, die durch beide Leistungshalbleiterelemente fließen, wobei die Treibersteuereinheit (108) in der Lage ist, einen Bestimmungsvorgang durchzuführen zum Bestimmen, ob ein durch den Stromerfassungsabschnitt (99) gewonnener Stromerfassungswert kleiner gleich einem ersten Schwellenwert (Ith1) ist, wenn das erste und das zweite Leistungshalbleiterelement (Q1, Q2) als Reaktion auf den Einschaltbefehl eingeschaltet sind, die Treibersteuereinheit (108) in der Lage ist, als Reaktion auf einen Einschaltbefehl, der in einer Zeitspanne bis zu dem nächsten Bestimmungsvorgang empfangen wird, zunächst das erste oder das zweite Leistungshalbleiterelement (Q1, Q2) einzuschalten und danach das andere Leistungshalbleiterelement einzuschalten, wenn der Stromerfassungswert kleiner gleich dem ersten Schwellenwert (Ith1) ist, und die Treibersteuereinheit (108) in der Lage ist, als Reaktion auf einen Einschaltbefehl, der in einer Zeitspanne bis zu dem nächsten Bestimmungsvorgang empfangen wird, das erste und das zweite Leistungshalbleiterelement (Q1, Q2) gleichzeitig einzuschalten, wenn der Stromerfassungswert den ersten Schwellenwert (Ith1) überschreitet.
Leistungshalbleitervorrichtung (200, 201, 208) mit: einem ersten und einem zweiten Leistungshalbleiterelement (Q1, Q2), die parallel zueinander geschaltet sind, und einer Treibersteuereinheit (100, 101, 108) zum Ein- und Ausschalten des ersten und des zweiten Leistungshalbleiterelements (Q1, Q2) als Reaktion auf einen Einschaltbefehl und einen Ausschaltbefehl, die wiederholt von außen empfangen werden, wobei die Treibersteuereinheit (100, 101, 108) in der Lage ist, umzuschalten zwischen einem Fall, in dem als Reaktion auf den Einschaltbefehl das erste und das zweite Leistungshalbleiterelement (Q1, Q2) gleichzeitig eingeschaltet werden, und einem Fall, in dem als Reaktion auf den Einschaltbefehl zunächst das erste oder das zweite Leistungshalbleiterelement (Q1, Q2) eingeschaltet wird und danach das andere Leistungshalbleiterelement eingeschaltet wird, und die Treibersteuereinheit (100, 101, 108) in der Lage ist, umzuschalten zwischen einem Fall, in dem als Reaktion auf den Ausschaltbefehl das erste und das zweite Leistungshalbleiterelement (Q1, Q2) gleichzeitig ausgeschaltet werden, und einem Fall, in dem als Reaktion auf den Ausschaltbefehl zunächst das erste oder das zweite Leistungshalbleiterelement (Q1, Q2) ausgeschaltet wird und danach das andere Leistungshalbleiterelement ausgeschaltet wird.
Leistungshalbleitervorrichtung (208) gemäß Anspruch 3 mit einem Stromerfassungsabschnitt (99) zum Erfassen eines Stroms, der zumindest durch das erste oder das zweite Leistungshalbleiterelement (Q1, Q2) fließt, oder einer Summe der Ströme, die durch beide Leistungshalbleiterelemente fließen, wobei die Treibersteuereinheit (108) in der Lage ist, einen Bestimmungsvorgang durchzuführen zum Vergleichen eines durch den Stromerfassungsabschnitt (99) gewonnenen Stromerfassungswerts, wenn das erste und das zweite Leistungshalbleiterelement (Q1, Q2) als Reaktion auf den Einschaltbefehl eingeschaltet sind, mit einem ersten Schwellenwert (Ith1) und einem zweiten Schwellenwert (Ith2), der größer als der erste Schwellenwert ist, die Treibersteuereinheit (108) in der Lage ist, als Reaktion auf einen Einschaltbefehl, der in einer Zeitspanne bis zu dem nächsten Bestimmungsvorgang empfangen wird, zunächst das erste oder das zweite Leistungshalbleiterelement (Q1, Q2) einzuschalten und danach das andere Leistungshalbleiterelement einzuschalten und als Reaktion auf einen Ausschaltbefehl, der in einer Zeitspanne bis zu dem nächsten Bestimmungsvorgang empfangen wird, zunächst das erste oder das zweite Leistungshalbleiterelement (Q1, Q2) auszuschalten und danach das andere Leistungshalbleiterelement auszuschalten, wenn der Stromerfassungswert kleiner gleich dem ersten Schwellenwert (Ith1) ist, die Treibersteuereinheit (108) in der Lage ist, als Reaktion auf einen Einschaltbefehl, der in einer Zeitspanne bis zu dem nächsten Bestimmungsvorgang empfangen wird, das erste und das zweite Leistungshalbleiterelement (Q1, Q2) gleichzeitig einzuschalten und als Reaktion auf einen Ausschaltbefehl, der in einer Zeitspanne bis zu dem nächsten Bestimmungsvorgang empfangen wird, zunächst das erste oder das zweite Leistungshalbleiterelement (Q1, Q2) auszuschalten und danach das andere Leistungshalbleiterelement auszuschalten, wenn der Stromerfassungswert größer als der erste Schwellenwert (Ith1) und kleiner gleich dem zweiten Schwellenwert (Ith2) ist, und die Treibersteuereinheit (108) in der Lage ist, als Reaktion auf einen Einschaltbefehl, der in einer Zeitspanne bis zu dem nächsten Bestimmungsvorgang empfangen wird, das erste und das zweite Leistungshalbleiterelement (Q1, Q2) gleichzeitig einzuschalten und als Reaktion auf einen Ausschaltbefehl, der in einer Zeitspanne bis zu dem nächsten Bestimmungsvorgang empfangen wird, das erste und das zweite Leistungshalbleiterelement (Q1, Q2) gleichzeitig auszuschalten, wenn der Stromerfassungswert größer als der zweite Schwellenwert (Ith2) ist.
Leistungshalbleitervorrichtung (200, 201, 204, 208, 210, 212, 214) mit: einem ersten und einem zweiten Leistungshalbleiterelement (Q1, Q2), die parallel zueinander geschaltet sind, und einer Treibersteuereinheit (100, 101, 104, 108, 110, 112, 114) zum Ein- und Ausschalten des ersten und des zweiten Leistungshalbleiterelements (Q1, Q2) als Reaktion auf einen Einschaltbefehl und einen Ausschaltbefehl, die wiederholt von außen empfangen werden, wobei die Treibersteuereinheit (100, 101, 104, 108, 110) in der Lage ist, als Reaktion auf den Einschaltbefehl das erste und das zweite Leistungshalbleiterelement (Q1, Q2) gleichzeitig einzuschalten, und die Treibersteuereinheit (100, 101, 104, 108, 110) in der Lage ist, umzuschalten zwischen einem Fall, in dem als Reaktion auf den Ausschaltbefehl das erste und das zweite Leistungshalbleiterelement (Q1, Q2) gleichzeitig ausgeschaltet werden, und einem Fall, in dem als Reaktion auf den Ausschaltbefehl zunächst das erste oder das zweite Leistungshalbleiterelement (Q1, Q2) ausgeschaltet wird und danach das andere Leistungshalbleiterelement ausgeschaltet wird.
Leistungshalbleitervorrichtung (208, 209, 210, 212, 214) gemäß Anspruch 5 mit einem Stromerfassungsabschnitt (99) zum Erfassen eines Stroms, der zumindest durch das erste oder das zweite Leistungshalbleiterelement (Q1, Q2) fließt, oder einer Summe der Ströme, die durch beide Leistungshalbleiterelemente fließen, wobei die Treibersteuereinheit (108, 109, 110, 112, 114) in der Lage ist, einen Bestimmungsvorgang durchzuführen zum Bestimmen, ob ein durch den Stromerfassungsabschnitt (99) gewonnener Stromerfassungswert kleiner gleich einem zweiten Schwellenwert (Ith2) ist, wenn das erste und das zweite Leistungshalbleiterelement (Q1, Q2) als Reaktion auf den Einschaltbefehl eingeschaltet werden, wobei die Treibersteuereinheit (108, 109, 110, 112, 114) in der Lage ist, als Reaktion auf einen Ausschaltbefehl, der in einer Zeitspanne bis zu dem nächsten Bestimmungsvorgang empfangen wird, zunächst das erste oder das zweite Leistungshalbleiterelement (Q1, Q2) auszuschalten und danach das andere Leistungshalbleiterelement auszuschalten, wenn der Stromerfassungswert kleiner gleich dem zweiten Schwellenwert (Ith2) ist, und die Treibersteuereinheit (108, 109, 110, 112, 114) in der Lage ist, als Reaktion auf einen Ausschaltbefehl, der in einer Zeitspanne bis zu dem nächsten Bestimmungsvorgang empfangen wird, das erste und das zweite Leistungshalbleiterelement (Q1, Q2) gleichzeitig auszuschalten, wenn der Stromerfassungswert den zweiten Schwellenwert (Ith2) überschreitet.
Leistungshalbleitervorrichtung (209, 210) gemäß einem der Ansprüche 2, 4 und 6, bei der das erste und das zweite Leistungshalbleiterelement (Q1a, Q2a) beide eine Fühlelektrode haben, durch die ein Teil des Hauptstroms abgeleitet fließt, und der Stromerfassungsabschnitt (99a) enthält: ein erstes Erfassungswiderstandselement (R25), das mit der Fühlelektrode des ersten Leistungshalbleiterelements (Q1a) verbunden ist, und ein zweites Erfassungswiderstandselement (R26), das mit der Fühlelektrode des zweiten Leistungshalbleiterelements (Q2a) verbunden ist.
Leistungshalbleitervorrichtung (200–206, 208–210) mit: einem ersten und einem zweiten Leistungshalbleiterelement (Q1, Q2), die parallel zueinander geschaltet sind, und einer Treibersteuereinheit (100–106) zum Ein- und Ausschalten des ersten und des zweiten Leistungshalbleiterelements (Q1, Q2) als Reaktion auf einen Einschaltbefehl und einen Ausschaltbefehl, die wiederholt von außen empfangen werden, wobei die Treibersteuereinheit (100–106, 108–110) in der Lage ist, als Reaktion auf den Einschaltbefehl das erste und das zweite Leistungshalbleiterelement (Q1, Q2) gleichzeitig einzuschalten, und die Treibersteuereinheit (100–106, 108, 109) in der Lage ist, als Reaktion auf den Ausschaltbefehl zunächst das erste oder das zweite Leistungshalbleiterelement (Q1, Q2) auszuschalten und danach das andere Leistungshalbleiterelement auszuschalten.
Leistungshalbleitervorrichtung (200–206, 208) gemäß einem der Ansprüche 1, 3, 5 und 8, bei der das erste Leistungshalbleiterelement (Q1) im eingeschalteten Zustand eine niedrigere Sättigungsspannung hat als das zweite Leistungshalbleiterelement (Q2) und in dem Fall, in dem die Treibersteuereinheit (100–106, 108) als Reaktion auf den Ausschaltbefehl zunächst das erste oder das zweite Leistungshalbleiterelement (Q1, Q2) ausschaltet und danach das andere Leistungshalbleiterelement ausschaltet, die Treibersteuereinheit (100–106, 108) das das erste Leistungshalbleiterelement (Q1) früher ausschaltet als das zweite Leistungshalbleiterelement (Q2).
Leistungshalbleitervorrichtung (200–206, 208) gemäß einem der Ansprüche 1, 3, 5 und 8, bei der das erste und das zweite Leistungshalbleiterelement (Q1, Q2) beide eine Steuerelektrode haben und aus dem eingeschalteten Zustand in den ausgeschalteten Zustand geschaltet werden, wenn eine an die Steuerelektrode angelegte Spannung kleiner gleich einer Schwellenspannung ist, das erste Leistungshalbleiterelement (Q1) eine höhere Schwellenspannung hat als das zweite Leistungshalbleiterelement (Q2) und in dem Fall, in dem die Treibersteuereinheit (100–106, 108) als Reaktion auf den Ausschaltbefehl zunächst das erste oder das zweite Leistungshalbleiterelement (Q1, Q2) ausschaltet und danach das andere Leistungshalbleiterelement ausschaltet, die Treibersteuereinheit (100–106, 108) das das erste Leistungshalbleiterelement (Q1) früher ausschaltet als das zweite Leistungshalbleiterelement (Q2).
Leistungshalbleitervorrichtung (200–206, 208) gemäß einem der Ansprüche 1, 3, 5 und 8, bei der das erste Leistungshalbleiterelement (Q1) ein Bipolartransistor ist, das zweite Leistungshalbleiterelement (Q2) ein Unipolartransistor ist und in dem Fall, in dem die Treibersteuereinheit (100–106, 108) als Reaktion auf den Ausschaltbefehl zunächst das erste oder das zweite Leistungshalbleiterelement (Q1, Q2) ausschaltet und danach das andere Leistungshalbleiterelement ausschaltet, die Treibersteuereinheit (100–106, 108) das das erste Leistungshalbleiterelement (Q1) früher ausschaltet als das zweite Leistungshalbleiterelement (Q2).
Leistungshalbleitervorrichtung (200, 201, 208) gemäß Anspruch 1 oder 3, bei der in dem Fall, in dem die Treibersteuereinheit (100, 101, 108) als Reaktion auf den Einschaltbefehl zunächst das erste oder das zweite Leistungshalbleiterelement (Q1, Q2) einschaltet und danach das andere Leistungshalbleiterelement einschaltet, die Treibersteuereinheit (100, 101, 108) jedes Mal, wenn sie einen Einschaltbefehl empfängt, das Leistungshalbleiterelement, das zuerst eingeschaltet werden soll, und das Leistungshalbleiterelement, das danach eingeschaltet werden soll, wechselt.
Leistungshalbleitervorrichtung (200–206, 208) gemäß einem der Ansprüche 1, 3, 5 und 8, bei der in dem Fall, in dem die Treibersteuereinheit (100–106, 108) als Reaktion auf den Ausschaltbefehl zunächst das erste oder das zweite Leistungshalbleiterelement (Q1, Q2) ausschaltet und danach das andere Leistungshalbleiterelement ausschaltet, die Treibersteuereinheit (100–106, 108) jedes Mal, wenn sie einen Ausschaltbefehl empfängt, das Leistungshalbleiterelement, das zuerst ausgeschaltet werden soll, und das Leistungshalbleiterelement, das danach ausgeschaltet werden soll, wechselt.
Leistungshalbleitervorrichtung (201, 208, 209) gemäß einem der Ansprüche 1, 3, 5 und 8, bei der das erste und das zweite Leistungshalbleiterelement (Q1, Q2) beide eine Steuerelektrode haben und entsprechend einer an der Steuerelektrode anliegenden Spannung ein- und ausgeschaltet werden, und die Treibersteuereinheit (101, 108, 109) enthält: eine Treiberleistungsversorgung (V1), die zwischen einen ersten und einen zweiten Knoten (9, GND) geschaltet ist, eine Steuerschaltung (5), die ein Treibersignal (DS) empfängt, dessen Logikpegel als Reaktion auf den Einschaltbefehl und den Ausschaltbefehl verändert wird, und die ein erstes bis viertes Steuersignal ausgibt, die sich als Reaktion auf das Treibersignal (DS) ändern, ein erstes Widerstandselement (R14), dessen eines Ende mit der Steuerelektrode des ersten Leistungshalbleiterelements (Q1) verbunden ist, einen ersten Treibertransistor (Q11), der zwischen das andere Ende des ersten Widerstandselements (R14) und den ersten Knoten (9) geschaltet ist und das erste Steuersignal an seiner Steuerelektrode empfängt, ein zweites Widerstandselement (R23), dessen eines Ende mit der Steuerelektrode des ersten Leistungshalbleiterelements (Q1) verbunden ist, einen zweiten Treibertransistor (Q22), der zwischen das andere Ende des zweiten Widerstandselements (R23) und den zweiten Knoten (GND) geschaltet ist und das zweite Steuersignal an seiner Steuerelektrode empfängt, ein drittes Widerstandselement (R15), dessen eines Ende mit der Steuerelektrode des zweiten Leistungshalbleiterelements (Q2) verbunden ist, einen dritten Treibertransistor (Q33), der zwischen das andere Ende des dritten Widerstandselements (R15) und den ersten Knoten (9) geschaltet ist und das dritte Steuersignal an seiner Steuerelektrode empfängt, ein viertes Widerstandselement (R24), dessen eines Ende mit der Steuerelektrode des zweiten Leistungshalbleiterelements (Q2) verbunden ist, und einen vierten Treibertransistor (Q44), der zwischen das andere Ende des vierten Widerstandselements (R24) und den zweiten Knoten (GND) geschaltet ist und das vierte Steuersignal an seiner Steuerelektrode empfängt.
Leistungshalbleitervorrichtung (202) gemäß Anspruch 8, bei der das erste und das zweite Leistungshalbleiterelement (Q1, Q2) beide eine Steuerelektrode haben und entsprechend einer an der Steuerelektrode anliegenden Spannung ein- und ausgeschaltet werden, und die Treibersteuereinheit (102) enthält: eine Treiberleistungsversorgung (V1), die zwischen einen ersten und einen zweiten Knoten (9, GND) geschaltet ist, eine Steuerschaltung (5a), die ein Treibersignal (DS) empfängt, dessen Logikpegel als Reaktion auf den Einschaltbefehl und den Ausschaltbefehl verändert wird, und die ein erstes und ein zweites Steuersignal ausgibt, die sich als Reaktion auf das Treibersignal (DS) ändern, ein erstes Widerstandselement (R14), dessen eines Ende mit der Steuerelektrode des ersten Leistungshalbleiterelements (Q1) verbunden ist, einen ersten Treibertransistor (Q11), der zwischen das andere Ende des ersten Widerstandselements (R14) und den ersten Knoten (9) geschaltet ist und das erste Steuersignal an seiner Steuerelektrode empfängt, ein zweites Widerstandselement (R23), dessen eines Ende mit der Steuerelektrode des ersten Leistungshalbleiterelements (Q1) verbunden ist, einen zweiten Treibertransistor (Q22), der zwischen das andere Ende des zweiten Widerstandselements (R23) und den zweiten Knoten (GND) geschaltet ist und das zweite Steuersignal an seiner Steuerelektrode empfängt, eine erste Verzögerungsschaltung (DLY1), die das erste Steuersignal empfängt und entweder die ansteigende Flanke oder die abfallende Flanke des ersten Steuersignals verzögert, eine zweite Verzögerungsschaltung (DLY2), die das zweite Steuersignal empfängt und entweder die ansteigende Flanke oder die abfallende Flanke des zweiten Steuersignals verzögert, ein drittes Widerstandselement (R15), dessen eines Ende mit der Steuerelektrode des zweiten Leistungshalbleiterelements (Q2) verbunden ist, einen dritten Treibertransistor (Q33), der zwischen das andere Ende des dritten Widerstandselements (R15) und den ersten Knoten (9) geschaltet ist und eine Ausgabe der ersten Verzögerungsschaltung (DLY1) an seiner Steuerelektrode empfängt, ein viertes Widerstandselement (R24), dessen eines Ende mit der Steuerelektrode des zweiten Leistungshalbleiterelements (Q2) verbunden ist, und einen vierten Treibertransistor (Q44), der zwischen das andere Ende des vierten Widerstandselements (R24) und den zweiten Knoten (GND) geschaltet ist und eine Ausgabe der zweiten Verzögerungsschaltung (DLY2) an seiner Steuerelektrode empfängt, wobei die erste Verzögerungsschaltung (DLY1) eine Flanke verzögert, die dem Ausschalten des dritten Treibertransistors (Q33) entspricht, und die zweite Verzögerungsschaltung (DLY2) eine Flanke verzögert, die dem Einschalten des vierten Treibertransistors (Q44) entspricht.
Leistungshalbleitervorrichtung (204, 210) gemäß Anspruch 5, bei der das erste und das zweite Leistungshalbleiterelement (Q1, Q2) beide eine Steuerelektrode haben und entsprechend einer an der Steuerelektrode anliegenden Spannung ein- und ausgeschaltet werden, und die Treibersteuereinheit (104, 110) enthält: eine Treiberleistungsversorgung (V1), die zwischen einen ersten und einen zweiten Knoten (9, GND) geschaltet ist, eine Steuerschaltung (5b, 5g), die ein Treibersignal (DS) empfängt, dessen Logikpegel als Reaktion auf den Einschaltbefehl und den Ausschaltbefehl verändert wird, und die ein erstes bis drittes Steuersignal ausgibt, die sich als Reaktion auf das Treibersignal (DS) ändern, einen ersten Treibertransistor (Q11), dessen erste Hauptelektrode mit dem ersten Knoten (9) verbunden ist und der das erste Steuersignal an seiner Steuerelektrode empfängt, ein erstes Widerstandselement (R14), dessen eines Ende mit der Steuerelektrode des ersten Leistungshalbleiterelements (Q1) verbunden ist, eine erste Diode (D12), die zwischen das andere Ende des ersten Widerstandselements (R14) und die zweite Hauptelektrode des ersten Treibertransistors (Q11) geschaltet ist und eine Polarität aufweist, dass sie leitend gemacht wird, wenn der erste Treibertransistor (Q11) eingeschaltet wird, ein zweites Widerstandselement (R23), dessen eines Ende mit der Steuerelektrode des ersten Leistungshalbleiterelements (Q1) verbunden ist, einen zweiten Treibertransistor (Q22), der zwischen das andere Ende des zweiten Widerstandselements (R23) und den zweiten Knoten (GND) geschaltet ist und das zweite Steuersignal an seiner Steuerelektrode empfängt, ein drittes Widerstandselement (R15), dessen eines Ende mit der Steuerelektrode des zweiten Leistungshalbleiterelements (Q2) verbunden ist, eine zweite Diode (D13), die zwischen das andere Ende des dritten Widerstandselements (R15) und die zweite Hauptelektrode des ersten Treibertransistors (Q11) geschaltet ist und eine Polarität aufweist, dass sie leitend gemacht wird, wenn der erste Treibertransistor (Q11) eingeschaltet wird, ein viertes Widerstandselement (R24), dessen eines Ende mit der Steuerelektrode des zweiten Leistungshalbleiterelements (Q2) verbunden ist, und einen dritten Treibertransistor (Q44), der zwischen das andere Ende des vierten Widerstandselements (R24) und den zweiten Knoten (GND) geschaltet ist und das dritte Steuersignal an seiner Steuerelektrode empfängt.
Leistungshalbleitervorrichtung (205) gemäß Anspruch 8, bei der das erste und das zweite Leistungshalbleiterelement (Q1, Q2) beide eine Steuerelektrode haben und entsprechend einer an der Steuerelektrode anliegenden Spannung ein- und ausgeschaltet werden, und die Treibersteuereinheit (105) enthält: eine Treiberleistungsversorgung (V1), die zwischen einen ersten und einen zweiten Knoten (9, GND) geschaltet ist, eine Steuerschaltung (5a), die ein Treibersignal (DS) empfängt, dessen Logikpegel als Reaktion auf den Einschaltbefehl und den Ausschaltbefehl verändert wird, und die ein erstes und ein zweites Steuersignal ausgibt, die sich als Reaktion auf das Treibersignal (DS) ändern, einen ersten Treibertransistor (Q11), dessen erste Hauptelektrode mit dem ersten Knoten (9) verbunden ist und der das erste Steuersignal an seiner Steuerelektrode empfängt, ein erstes Widerstandselement (R14), dessen eines Ende mit der Steuerelektrode des ersten Leistungshalbleiterelements (Q1) verbunden ist, eine erste Diode (D12), die zwischen das andere Ende des ersten Widerstandselements (R14) und die zweite Hauptelektrode des ersten Treibertransistors (Q11) geschaltet ist und eine Polarität aufweist, dass sie leitend gemacht wird, wenn der erste Treibertransistor (Q11) eingeschaltet wird, ein zweites Widerstandselement (R23), dessen eines Ende mit der Steuerelektrode des ersten Leistungshalbleiterelements (Q1) verbunden ist, einen zweiten Treibertransistor (Q22), der zwischen das andere Ende des zweiten Widerstandselements (R23) und den zweiten Knoten (GND) geschaltet ist und das zweite Steuersignal an seiner Steuerelektrode empfängt, eine Verzögerungsschaltung (DLY2), die das zweite Steuersignal empfängt und entweder die ansteigende Flanke oder die abfallende Flanke des zweiten Steuersignals verzögert, ein drittes Widerstandselement (R15), dessen eines Ende mit der Steuerelektrode des zweiten Leistungshalbleiterelements (Q2) verbunden ist, eine zweite Diode (D13), die zwischen das andere Ende des dritten Widerstandselements (R15) und die zweite Hauptelektrode des ersten Treibertransistors (Q11) geschaltet ist und eine Polarität aufweist, dass sie leitend gemacht wird, wenn der erste Treibertransistor (Q11) eingeschaltet wird, ein viertes Widerstandselement (R24), dessen eines Ende mit der Steuerelektrode des zweiten Leistungshalbleiterelements (Q2) verbunden ist, und einen dritten Treibertransistor (Q44), der zwischen das andere Ende des vierten Widerstandselements (R24) und den zweiten Knoten (GND) geschaltet ist und eine Ausgabe der Verzögerungsschaltung (DLY2) an seiner Steuerelektrode empfängt, wobei die zweite Verzögerungsschaltung (DLY2) eine Flanke verzögert, die dem Einschalten des dritten Treibertransistors (Q44) entspricht.
Leistungshalbleitervorrichtung (206) gemäß Anspruch 8, bei der das erste und das zweite Leistungshalbleiterelement (Q1, Q2) beide eine Steuerelektrode haben und entsprechend einer an der Steuerelektrode anliegenden Spannung ein- und ausgeschaltet werden, und die Treibersteuereinheit (106) enthält: eine Treiberleistungsversorgung (V1), die zwischen einen ersten und einen zweiten Knoten (9, GND) geschaltet ist, einen Eingangsknoten (8), der ein Treibersignal (DS) empfängt, dessen Logikpegel als Reaktion auf den Einschaltbefehl und den Ausschaltbefehl verändert wird, einen Inverter (50) zum Invertieren des Logikpegels des Treibersignals (DS), das an dem Eingangsknoten (8) empfangen wird, ein erstes Widerstandselement (R14), dessen eines Ende mit der Steuerelektrode des ersten Leistungshalbleiterelements (Q1) verbunden ist, einen ersten Treibertransistor (Q11), der zwischen das andere Ende des ersten Widerstandselements (R14) und den ersten Knoten (9) geschaltet ist und das Treibersignal (DS) an seiner Steuerelektrode empfängt, ein zweites Widerstandselement (R23), dessen eines Ende mit der Steuerelektrode des ersten Leistungshalbleiterelements (Q1) verbunden ist, einen zweiten Treibertransistor (Q22), der zwischen das andere Ende des zweiten Widerstandselements (R23) und den zweiten Knoten (GND) geschaltet ist und eine Ausgabe des Inverters (50) an seiner Steuerelektrode empfängt, eine erste Verzögerungsschaltung (DLY1), die das das Treibersignal (DS) empfängt und entweder die ansteigende Flanke oder die abfallende Flanke des Treibersignals (DS) verzögert, eine zweite Verzögerungsschaltung (DLY2), die die Ausgabe des Inverters (50) empfängt und entweder die ansteigende Flanke oder die abfallende Flanke der Ausgabe des Inverters (50) verzögert, ein drittes Widerstandselement (R15), dessen eines Ende mit der Steuerelektrode des zweiten Leistungshalbleiterelements (Q2) verbunden ist, einen dritten Treibertransistor (Q33), der zwischen das andere Ende des dritten Widerstandselements (R15) und den ersten Knoten (9) geschaltet ist und eine Ausgabe der ersten Verzögerungsschaltung (DLY1) an seiner Steuerelektrode empfängt, ein viertes Widerstandselement (R24), dessen eines Ende mit der Steuerelektrode des zweiten Leistungshalbleiterelements (Q2) verbunden ist, und einen vierten Treibertransistor (Q44), der zwischen das andere Ende des vierten Widerstandselements (R24) und den zweiten Knoten (GND) geschaltet ist und eine Ausgabe der zweiten Verzögerungsschaltung (DLY2) an seiner Steuerelektrode empfängt, wobei die erste Verzögerungsschaltung (DLY1) eine Flanke verzögert, die dem Ausschalten des dritten Treibertransistors (Q33) entspricht, und die zweite Verzögerungsschaltung (DLY2) eine Flanke verzögert, die dem Einschalten des vierten Treibertransistors (Q44) entspricht.
Leistungshalbleitervorrichtung (202, 204–206, 210) gemäß einem der Ansprüche 14 bis 18, bei der eine Spannung, die durch Teilen einer Ausgangsspannung der Treiberleistungsversorgung (V1) über das erste und zweite Widerstandselement (R14, R23) gewonnen wird, kleiner ist als eine Schwellenspannung, bei der das erste Halbleiterelement (Q1) eingeschaltet wird.
Leistungshalbleitervorrichtung (212, 214) gemäß Anspruch 6, bei der das erste und das zweite Leistungshalbleiterelement (Q1, Q2) beide eine Steuerelektrode haben und aus einem ausgeschalteten Zustand in einen eingeschalteten Zustand schalten, wenn sie eine Steuerspannung an ihrer Steuerelektrode empfangen, und die Treibersteuereinheit (112, 114) enthält: eine Treiberleistungsversorgung (V1), die zwischen einen ersten und einen zweiten Knoten (9, GND) geschaltet ist und die Treiberspannung ausgibt, einen Eingangsknoten (8), der ein Treibersignal (DS) empfängt, dessen Logikpegel als Reaktion auf den Einschaltbefehl und den Ausschaltbefehl verändert wird, einen Inverter (50) zum Invertieren des Logikpegels des Treibersignals (DS), das an dem Eingangsknoten (8) empfangen wird, eine Logikschaltung (60, 60a) zum Bestimmen, ob ein durch den Stromerfassungsabschnitt (99, 99a) gewonnener Stromerfassungswert kleiner gleich dem zweiten Schwellenwert (Ith2) ist, eine erste Verzögerungsschaltung (DLY5), die das das Treibersignal (DS) empfängt und sowohl die ansteigende Flanke als auch die abfallende Flanke des Treibersignals (DS) um eine erste Verzögerungszeitspanne verzögert, eine zweite Verzögerungsschaltung (DLY7), die die Ausgabe des Inverters (50) empfängt und sowohl die ansteigende Flanke als auch die abfallende Flanke der Ausgabe des Inverters (50) um eine zweite Verzögerungszeitspanne verzögert, ein erstes Widerstandselement (R14), dessen eines Ende mit der Steuerelektrode des ersten Leistungshalbleiterelements (Q1) verbunden ist, einen ersten Treibertransistor (Q11), der zwischen das andere Ende des ersten Widerstandselements (R14) und den ersten Knoten (9) geschaltet ist und eine Ausgabe der ersten Verzögerungsschaltung (DLY5) an seiner Steuerelektrode empfängt, ein zweites Widerstandselement (R23), dessen eines Ende mit der Steuerelektrode des ersten Leistungshalbleiterelements (Q1) verbunden ist, einen zweiten Treibertransistor (Q22), der zwischen das andere Ende des zweiten Widerstandselements (R23) und den zweiten Knoten (GND) geschaltet ist und eine Ausgabe der zweiten Verzögerungsschaltung (DLY7) an seiner Steuerelektrode empfängt, eine dritte Verzögerungsschaltung (DLY6), die das das Treibersignal (DS) empfängt und sowohl die ansteigende Flanke als auch die abfallende Flanke des Treibersignals (DS) verzögert, eine vierte Verzögerungsschaltung (DLY8), die die Ausgabe des Inverters (50) empfängt und sowohl die ansteigende Flanke als auch die abfallende Flanke der Ausgabe des Inverters (50) verzögert, ein drittes Widerstandselement (R15), dessen eines Ende mit der Steuerelektrode des zweiten Leistungshalbleiterelements (Q2) verbunden ist, einen dritten Treibertransistor (Q33), der zwischen das andere Ende des dritten Widerstandselements (R15) und den ersten Knoten (9) geschaltet ist und eine Ausgabe der dritten Verzögerungsschaltung (DLY6) an seiner Steuerelektrode empfängt, ein viertes Widerstandselement (R24), dessen eines Ende mit der Steuerelektrode des zweiten Leistungshalbleiterelements (Q2) verbunden ist, und einen vierten Treibertransistor (Q44), der zwischen das andere Ende des vierten Widerstandselements (R24) und den zweiten Knoten (GND) geschaltet ist und eine Ausgabe der vierten Verzögerungsschaltung (DLY8) an seiner Steuerelektrode empfängt, wobei die dritte Verzögerungsschaltung (DLY6) weiter ein Bestimmungsergebnis durch die Logikschaltung (60, 60a) empfängt, eine Flanke, die dem Einschalten des dritten Treibertransistors (Q33) entspricht, um die erste Verzögerungszeitspanne verzögert und eine Flanke, die dem Ausschalten des dritten Treibertransistors (Q33) entspricht, um eine dritte Verzögerungszeitspanne verzögert, die größer als die erste Verzögerungszeitspanne ist, wenn der Stromerfassungswert kleiner gleich dem zweiten Schwellenwert (Ith2) ist, oder um die erste Verzögerungszeitspanne, wenn der Stromerfassungswert den zweiten Schwellenwert (Ith2) übersteigt, und wobei die vierte Verzögerungsschaltung (DLY8) weiter ein Bestimmungsergebnis durch die Logikschaltung (60, 60a) empfängt, eine Flanke, die dem Einschalten des vierten Treibertransistors (Q44) entspricht, um die zweite Verzögerungszeitspanne verzögert und eine Flanke, die dem Ausschalten des vierten Treibertransistors (Q44) entspricht, um eine vierte Verzögerungszeitspanne verzögert, die größer als die zweite Verzögerungszeitspanne ist, wenn der Stromerfassungswert kleiner gleich dem zweiten Schwellenwert (Ith2) ist, oder um die zweite Verzögerungszeitspanne, wenn der Stromerfassungswert den zweiten Schwellenwert (Ith2) übersteigt.
Leistungshalbleitervorrichtung (213, 215) mit: einem ersten und einem zweiten Leistungshalbleiterelement (Q1, Q2), die parallel zueinander geschaltet sind, und einer Treibersteuereinheit (113, 115) zum Ein- und Ausschalten des ersten und des zweiten Leistungshalbleiterelements (Q1, Q2) als Reaktion auf einen Einschaltbefehl und einen Ausschaltbefehl, die wiederholt von außen empfangen werden, wobei die Treibersteuereinheit (113, 115) in der Lage ist, als Reaktion auf den Einschaltbefehl zunächst das erste oder das zweite Leistungshalbleiterelement (Q1, Q2) einzuschalten und danach das andere Leistungshalbleiterelement einzuschalten, und die Treibersteuereinheit (113, 115) in der Lage ist, umzuschalten zwischen einem Fall, in dem als Reaktion auf den Ausschaltbefehl das erste und das zweite Leistungshalbleiterelement (Q1, Q2) gleichzeitig ausgeschaltet werden, und einem Fall, in dem als Reaktion auf den Ausschaltbefehl zunächst das erste oder das zweite Leistungshalbleiterelement (Q1, Q2) ausgeschaltet wird und danach das andere Leistungshalbleiterelement ausgeschaltet wird.
Leistungshalbleitervorrichtung (213, 215) gemäß Anspruch 21 mit einem Stromerfassungsabschnitt (99, 99a) zum Erfassen eines Stroms, der zumindest durch das erste oder das zweite Leistungshalbleiterelement (Q1, Q2) fließt, oder einer Summe der Ströme, die durch beide Leistungshalbleiterelemente fließen, wobei die Treibersteuereinheit (113, 115) in der Lage ist, einen Bestimmungsvorgang durchzuführen zum Bestimmen, ob ein durch den Stromerfassungsabschnitt (99) gewonnener Stromerfassungswert kleiner gleich einem zweiten Schwellenwert (Ith2) ist, wenn das erste und das zweite Leistungshalbleiterelement (Q1, Q2) als Reaktion auf den Einschaltbefehl eingeschaltet werden, wobei die Treibersteuereinheit (113, 115) in der Lage ist, als Reaktion auf einen Ausschaltbefehl, der in einer Zeitspanne bis zu dem nächsten Bestimmungsvorgang empfangen wird, zunächst das erste oder das zweite Leistungshalbleiterelement (Q1, Q2) auszuschalten und danach das andere Leistungshalbleiterelement auszuschalten, wenn der Stromerfassungswert kleiner gleich dem zweiten Schwellenwert (Ith2) ist, und die Treibersteuereinheit (113, 115) in der Lage ist, als Reaktion auf einen Ausschaltbefehl, der in einer Zeitspanne bis zu dem nächsten Bestimmungsvorgang empfangen wird, das erste und das zweite Leistungshalbleiterelement (Q1, Q2) gleichzeitig auszuschalten, wenn der Stromerfassungswert den zweiten Schwellenwert (Ith2) überschreitet.
Leistungshalbleitervorrichtung (213, 215) gemäß Anspruch 22, bei der das erste und das zweite Leistungshalbleiterelement (Q1, Q2) beide eine Steuerelektrode haben und aus einem ausgeschalteten Zustand in einen eingeschalteten Zustand schalten, wenn sie eine Steuerspannung an ihrer Steuerelektrode empfangen, und die Treibersteuereinheit (113, 115) enthält: eine Treiberleistungsversorgung (V1), die zwischen einen ersten und einen zweiten Knoten (9, GND) geschaltet ist und die Treiberspannung ausgibt, einen Eingangsknoten (8), der ein Treibersignal (DS) empfängt, dessen Logikpegel als Reaktion auf den Einschaltbefehl und den Ausschaltbefehl verändert wird, einen Inverter (50) zum Invertieren des Logikpegels des Treibersignals (DS), das an dem Eingangsknoten (8) empfangen wird, eine Logikschaltung (60, 60a) zum Bestimmen, ob ein durch den Stromerfassungsabschnitt (99, 99a) gewonnener Stromerfassungswert kleiner gleich dem zweiten Schwellenwert (Ith2) ist, eine erste Verzögerungsschaltung (DLY5), die das das Treibersignal (DS) empfängt und sowohl die ansteigende Flanke als auch die abfallende Flanke des Treibersignals (DS) um eine erste Verzögerungszeitspanne verzögert, eine zweite Verzögerungsschaltung (DLY7), die die Ausgabe des Inverters (50) empfängt und sowohl die ansteigende Flanke als auch die abfallende Flanke der Ausgabe des Inverters (50) um eine zweite Verzögerungszeitspanne verzögert, ein erstes Widerstandselement (R14), dessen eines Ende mit der Steuerelektrode des ersten Leistungshalbleiterelements (Q1) verbunden ist, einen ersten Treibertransistor (Q11), der zwischen das andere Ende des ersten Widerstandselements (R14) und den ersten Knoten (9) geschaltet ist und eine Ausgabe der ersten Verzögerungsschaltung (DLY5) an seiner Steuerelektrode empfängt, ein zweites Widerstandselement (R23), dessen eines Ende mit der Steuerelektrode des ersten Leistungshalbleiterelements (Q1) verbunden ist, einen zweiten Treibertransistor (Q22), der zwischen das andere Ende des zweiten Widerstandselements (R23) und den zweiten Knoten (GND) geschaltet ist und eine Ausgabe der zweiten Verzögerungsschaltung (DLY7) an seiner Steuerelektrode empfängt, eine dritte Verzögerungsschaltung (DLY9), die das das Treibersignal (DS) empfängt und sowohl die ansteigende Flanke als auch die abfallende Flanke des Treibersignals (DS) verzögert, eine vierte Verzögerungsschaltung (DLY10), die die Ausgabe des Inverters (50) empfängt und sowohl die ansteigende Flanke als auch die abfallende Flanke der Ausgabe des Inverters (50) verzögert, ein drittes Widerstandselement (R15), dessen eines Ende mit der Steuerelektrode des zweiten Leistungshalbleiterelements (Q2) verbunden ist, einen dritten Treibertransistor (Q33), der zwischen das andere Ende des dritten Widerstandselements (R15) und den ersten Knoten (9) geschaltet ist und eine Ausgabe der dritten Verzögerungsschaltung (DLY6) an seiner Steuerelektrode empfängt, ein viertes Widerstandselement (R24), dessen eines Ende mit der Steuerelektrode des zweiten Leistungshalbleiterelements (Q2) verbunden ist, und einen vierten Treibertransistor (Q44), der zwischen das andere Ende des vierten Widerstandselements (R24) und den zweiten Knoten (GND) geschaltet ist und eine Ausgabe der vierten Verzögerungsschaltung (DLY10) an seiner Steuerelektrode empfängt, wobei die dritte Verzögerungsschaltung (DLY9) weiter ein Bestimmungsergebnis durch die Logikschaltung (60, 60a) empfängt, eine Flanke, die dem Einschalten des dritten Treibertransistors (Q33) entspricht, um eine dritte Verzögerungszeitspanne verzögert, die größer als die erste Verzögerungszeitspanne ist, und eine Flanke, die dem Ausschalten des dritten Treibertransistors (Q33) entspricht, um die dritte Verzögerungszeitspanne verzögert, wenn der Stromerfassungswert kleiner gleich dem zweiten Schwellenwert (Ith2) ist, oder um die erste Verzögerungszeitspanne, wenn der Stromerfassungswert den zweiten Schwellenwert (Ith2) übersteigt, und wobei die vierte Verzögerungsschaltung (DLY10) weiter ein Bestimmungsergebnis durch die Logikschaltung (60, 60a) empfängt, eine Flanke, die dem Einschalten des vierten Treibertransistors (Q44) entspricht, um eine vierte Verzögerungszeitspanne verzögert, die größer als die zweite Verzögerungszeitspanne ist, und eine Flanke, die dem Ausschalten des vierten Treibertransistors (Q44) entspricht, um die vierte Verzögerungszeitspanne verzögert, wenn der Stromerfassungswert kleiner gleich dem zweiten Schwellenwert (Ith2) ist, oder um die zweite Verzögerungszeitspanne, wenn der Stromerfassungswert den zweiten Schwellenwert (Ith2) übersteigt.
Leistungshalbleitervorrichtung (214, 215) gemäß Anspruch 20 oder 23, bei der das erste und das zweite Leistungshalbleiterelement (Q1a, Q2a) beide eine Fühlelektrode haben, durch die ein Teil des Hauptstroms abgeleitet fließt, der Stromerfassungsabschnitt (99a) enthält: ein erstes Erfassungswiderstandselement (R25), das mit der Fühlelektrode des ersten Leistungshalbleiterelements (Q1a) verbunden ist, und ein zweites Erfassungswiderstandselement (R26), das mit der Fühlelektrode des zweiten Leistungshalbleiterelements (Q2a) verbunden ist, und die Logikschaltung (60a) enthält: einen ersten Komparator (61) zum Bestimmen, ob eine an dem ersten Messwiderstandselement (R25) anliegende Spannung eine Spannung V3 überschritten hat, die dem zweiten Schwellenwert (Ith2) entspricht, einen zweiten Komparator (62) zum Bestimmen, ob eine an dem zweiten Messwiderstandselement (R26) anliegende Spannung eine Spannung V3 überschritten hat, die dem zweiten Schwellenwert (Ith2) entspricht, und eine ODER-Schaltung (63) zum Ausgeben eines logischen ODER zwischen dem ersten und dem zweiten Komparator als Ergebnis der Bestimmung durch die Logikschaltung (60a).