JP2014233127A - 駆動回路 - Google Patents

Abstract

【課題】大きな電流が流れた際の耐圧性に優れた駆動回路を提供する。【解決手段】半導体スイッチング素子Ｑ１，Ｑ２は、インバータの上または下アームを構成し、並列接続される。コントローラ２０は、少なくとも半導体スイッチング素子Ｑ１，Ｑ２の互いのターンオフタイミングをずらす制御によって半導体スイッチング素子Ｑ１，Ｑ２の温度をバランスさせるべく損失を調整する。コントローラ２０は、電流センサ５０により検出された半導体スイッチング素子Ｑ１，Ｑ２による並列回路を流れる電流が規定値より大きい時に、少なくとも半導体スイッチング素子Ｑ１，Ｑ２の互いのターンオフタイミングをずらす制御を禁止する。【選択図】図２

Description

本発明は、駆動回路に関するものである。

特許文献１に開示の並列駆動装置においては、並列接続される複数の半導体スイッチング素子を駆動制御する。各半導体スイッチング素子の温度を検出する温度センサと、各半導体スイッチング素子の制御電極を駆動するための各駆動信号を生成する信号生成回路とを備える。信号生成回路は、基準駆動信号を所定時間遅延させた遅延駆動信号を発生する遅延駆動信号発生回路を有し、検出された各半導体スイッチング素子の温度がバランスするように、基準駆動信号と遅延駆動信号とを切り替えて各駆動信号を生成するようにしている。

特開２００９−１３５６２６号公報

特許文献１は、並列接続された半導体スイッチング素子のスイッチングタイミングを、遅延駆動信号を用いてずらすことで素子温度の均等化を図っているが、図１２はこのようにスイッチングタイミングをずらした場合のコレクタ電流Ｉｃ（実線）とコレクタ−エミッタ間電圧Ｖｃｅ（破線）を示している。図１２に示すように、電流が大きいときにターンオフの遅延時間ｔｄが長いと、遅延させた側の半導体スイッチング素子の電流変化量（ｄＩｃ／ｄｔ）が過大となり、オフサージが耐圧を超え、素子破壊を招く虞がある。つまり、電流が大きいときにターンオフ遅延時間が長いと、コレクタ電流Ｉｃのピークが大きくなり、電流変化量（ｄＩｃ／ｄｔ）が大きくなる。よって、コレクタ・エミッタ電圧Ｖｃｅについてのターンオフ時に発生するサージが耐圧を超える虞がある。

本発明の目的は、大きな電流が流れた際の耐圧性に優れた駆動回路を提供することにある。

請求項１に記載の発明では、インバータの上または下アームを構成し、並列接続される半導体スイッチング素子を駆動するための駆動回路であって、前記半導体スイッチング素子による並列回路を流れる電流を検出する電流検出手段と、前記電流検出手段の検出値に応じて前記半導体スイッチング素子を制御する制御手段を備え、前記制御手段は、少なくとも前記半導体スイッチング素子の互いのターンオフタイミングをずらす制御によって前記半導体スイッチング素子の温度をバランスさせるべく損失を調整するターンオフタイミング制御手段と、前記電流検出手段により検出された前記半導体スイッチング素子による並列回路を流れる電流が規定値より大きい時に、前記ターンオフタイミング制御手段による前記少なくとも前記半導体スイッチング素子の互いのターンオフタイミングをずらす制御を禁止する禁止手段と、を有することを要旨とする。

請求項１に記載の発明によれば、電流検出手段により半導体スイッチング素子による並列回路を流れる電流が検出される。制御手段により、電流検出手段の検出値に応じて半導体スイッチング素子が制御される。制御手段のターンオフタイミング制御手段により、少なくとも半導体スイッチング素子の互いのターンオフタイミングをずらす制御によって半導体スイッチング素子の温度をバランスさせるべく損失が調整される。ここで、電流検出手段により検出された半導体スイッチング素子による並列回路を流れる電流が規定値より大きい時に、禁止手段により、ターンオフタイミング制御手段による少なくとも半導体スイッチング素子の互いのターンオフタイミングをずらす制御が禁止される。これにより、大きな電流が流れた際の耐圧性に優れたものとなる。

請求項２に記載のように、請求項１に記載の駆動回路において、前記制御手段は、前記禁止手段により前記ターンオフタイミング制御手段による前記少なくとも前記半導体スイッチング素子の互いのターンオフタイミングをずらす制御を禁止する時に、前記半導体スイッチング素子の互いのターンオンタイミングをずらす制御を行うターンオンタイミング制御手段を更に備えるとよい。

請求項３に記載のように、請求項２に記載の駆動回路において、前記ターンオンタイミング制御手段は、前記半導体スイッチング素子の互いのターンオンタイミングのずらす時間を調整して前記半導体スイッチング素子の温度をバランスさせるとよい。

請求項４に記載のように、請求項１〜３のいずれか１項に記載の駆動回路において、前記制御手段は、前記禁止手段により前記ターンオフタイミング制御手段による前記少なくとも前記半導体スイッチング素子の互いのターンオフタイミングをずらす制御を禁止する時に、キャリア周波数を下げるキャリア周波数調整手段を更に備えるとよい。

請求項４に記載の発明によれば、禁止手段によりターンオフタイミング制御手段による少なくとも半導体スイッチング素子の互いのターンオフタイミングをずらす制御を禁止する時に、キャリア周波数調整手段により、キャリア周波数が下げられる。これにより、損失が下がることにより素子温度が下がり、半導体スイッチング素子を保護することができる。

請求項５に記載のように、請求項１〜４のいずれか１項に記載の駆動回路において、前記禁止手段は、前記半導体スイッチング素子による並列回路を流れる電流に閾値を設けて、前記電流検出手段により検出された電流と前記閾値との比較により、並列回路を流れる電流が規定値より大きいと判断するとよい。

請求項６に記載のように、請求項１〜４のいずれか１項に記載の駆動回路において、前記禁止手段は、前記半導体スイッチング素子による並列回路を流れる電流の位相に閾値を設けて、前記電流検出手段により検出された電流の位相と前記閾値との比較により、並列回路を流れる電流が規定値より大きいと判断するとよい。

請求項７に記載のように、請求項１〜６のいずれか１項に記載の駆動回路において、前記並列接続される半導体スイッチング素子の温度を検出する素子温度検出手段を有し、前記制御手段は、前記並列接続される半導体スイッチング素子の温度測定値によって前記少なくとも前記半導体スイッチング素子の互いのターンオフタイミングをずらす制御のターンオフタイミングを決めるとよい。

請求項８に記載のように、請求項１〜６のいずれか１項に記載の駆動回路において、前記制御手段は、前記並列接続される半導体スイッチング素子の温度特性によって前記少なくとも前記半導体スイッチング素子の互いのターンオフタイミングをずらす制御のターンオフタイミングを決めるとよい。

本発明によれば、大きな電流が流れた際の耐圧性に優れたものにすることができる。

インバータの回路構成図。 実施形態における駆動回路の電気的構成図。 駆動回路の電気的構成図。 駆動回路の作用を説明するための波形図。 駆動回路の作用を説明するための波形図。 駆動回路の作用を説明するための波形図。 別例の駆動回路の電気的構成図。 別例の駆動回路の電気的構成図。 別例の駆動回路の電気的構成図。 別例の駆動回路の電気的構成図。 別例の駆動回路の電気的構成図。 課題を説明するための波形図。

以下、本発明を具体化した一実施形態を図面に従って説明する。
図１に示すように、インバータはインバータ回路１を有し、６個の半導体スイッチング素子Ｓ１〜Ｓ６が設けられている。インバータ回路１において、第１および第２の半導体スイッチング素子Ｓ１，Ｓ２、第３および第４の半導体スイッチング素子Ｓ３，Ｓ４、第５および第６の半導体スイッチング素子Ｓ５，Ｓ６がそれぞれ直列に接続されている。第１、第３および第５の半導体スイッチング素子Ｓ１，Ｓ３，Ｓ５が正極入力端子（Ｐ端子）と接続され、正極入力端子（Ｐ端子）が直流電源の正極と接続される。また、第２、第４および第６の半導体スイッチング素子Ｓ２，Ｓ４，Ｓ６が負極入力端子（Ｎ端子）と接続され、負極入力端子（Ｎ端子）が直流電源の負極と接続される。

Ｕ相用の上下のアームを構成する半導体スイッチング素子Ｓ１，Ｓ２の間の接続点はＵ相出力端子に接続されている。また、Ｖ相用の上下のアームを構成する半導体スイッチング素子Ｓ３，Ｓ４の間の接続点はＶ相出力端子に接続されている。さらに、Ｗ相用の上下のアームを構成する半導体スイッチング素子Ｓ５，Ｓ６の間の接続点はＷ相出力端子に接続されている。Ｕ相出力端子、Ｖ相出力端子およびＷ相出力端子は、負荷としての３相交流モータ等に接続される。そして、各半導体スイッチング素子Ｓ１〜Ｓ６がスイッチングされることにより直流電源から供給される直流を適宜の周波数の３相交流に変換してモータ等の各相の巻線に供給する。即ち、半導体スイッチング素子Ｓ１〜Ｓ６のスイッチング動作によりモータ等の各相の巻線が通電されてモータを駆動することができる。

上または下アームが、図２に示すように並列接続される半導体スイッチング素子Ｑ１，Ｑ２にて構成されている。
図２に示すように、２つの半導体スイッチング素子Ｑ１，Ｑ２が並列に接続されている。各半導体スイッチング素子Ｑ１，Ｑ２はＩＧＢＴを使用している。半導体スイッチング素子Ｑ１，Ｑ２にはダイオードＤ１，Ｄ２が逆並列接続されている。

並列接続される半導体スイッチング素子Ｑ１，Ｑ２は駆動回路１０により駆動される。駆動回路１０は、コントローラ２０と、素子温度検出手段としての温度センスダイオード３０，４０と、電流検出手段としての電流センサ５０を備える。

半導体スイッチング素子Ｑ１とダイオードＤ１と温度センスダイオード３０はモジュール化されている。そして、温度センスダイオード３０に一定電流を流した際のアノード・カソード間の電圧値により半導体スイッチング素子Ｑ１の素子温度が検出される。同様に、半導体スイッチング素子Ｑ２とダイオードＤ２と温度センスダイオード４０はモジュール化されている。そして、温度センスダイオード４０に一定電流を流した際のアノード・カソード間の電圧値により半導体スイッチング素子Ｑ２の素子温度が検出される。

電流センサ５０としてホールＩＣ等が用いられ、半導体スイッチング素子Ｑ１，Ｑ２による並列回路を流れる電流、即ち、インバータから当該インバータに接続された負荷としてのモータ等に出力される出力電流が電流センサ（ホールＩＣ等）５０により検出される。

図３に示すように、制御手段としてのコントローラ２０は、スイッチングドライブ回路６０，８０と制御回路９０を備えている。スイッチングドライブ回路６０は、比較器６１と、ターンオン遅延回路６２と、ターンオフ・ターンオン遅延回路６３と、ゲート駆動回路６４と、遅延時間設定回路６５と、遅延時間記憶部６６，６７と、キャリア周波数切替回路６８を備えている。半導体スイッチング素子Ｑ１のゲート端子にスイッチングドライブ回路６０のゲート駆動回路６４が接続されているとともに、スイッチングドライブ回路６０と同様の構成をなすスイッチングドライブ回路８０のゲート駆動回路６４が半導体スイッチング素子Ｑ２のゲート端子に接続されている。

スイッチングドライブ回路６０において比較器６１には正弦波状の指令信号が入力される。また、キャリア信号として、周波数の異なる二種類の信号（三角波）が用意され、スイッチＳＷ１を介していずれかの信号が比較器６１に入力される。比較器６１において指令信号とキャリア信号との大小が比較され、比較結果として矩形波信号が出力される。比較器６１の出力信号はターンオン遅延回路６２およびターンオフ・ターンオン遅延回路６３に送られる。ターンオン遅延回路６２とターンオフ・ターンオン遅延回路６３とは、スイッチＳＷ２を介してゲート駆動回路６４と接続されている。

遅延時間設定回路６５は、温度センスダイオード３０（４０）により検出された半導体スイッチング素子Ｑ１（Ｑ２）の素子温度に応じて、ターンオン遅延回路６２でのターンオン遅延時間、ターンオフ・ターンオン遅延回路６３でのターンオフ遅延時間およびターンオン遅延時間を設定する。ターンオン遅延回路６２でのターンオン遅延時間は、遅延時間記憶部６６に記憶される。ターンオフ・ターンオン遅延回路６３でのターンオフ遅延時間およびターンオン遅延時間は、遅延時間記憶部６７に記憶される。

また、ターンオン遅延回路６２は、比較器６１の出力信号に対し、遅延時間記憶部６６に記憶された遅延時間となるように矩形波信号のターンオンタイミングを調整する。ターンオフ・ターンオン遅延回路６３は、比較器６１の出力信号に対し、遅延時間記憶部６７に記憶された遅延時間となるように矩形波信号のターンオフタイミングおよびターンオンタイミングを調整する。

ターンオン遅延回路６２の出力信号またはターンオフ・ターンオン遅延回路６３の出力信号がスイッチＳＷ２によって選択的にゲート駆動回路６４に送られる。
電流検出手段としての電流センサ５０が半導体スイッチング素子Ｑ１，Ｑ２による並列回路を流れる電流を検出すると、その結果は制御回路９０に送られる。

制御回路９０は電流センサ５０により検出された出力電流に応じてスイッチＳＷ２を制御してターンオン遅延回路６２の出力信号、ターンオフ・ターンオン遅延回路６３の出力信号のうちのいずれかの信号をゲート駆動回路６４に送る。

ゲート駆動回路６４は入力する信号に基づいて半導体スイッチング素子Ｑ１をオンオフ制御する。同様に、半導体スイッチング素子Ｑ２に対応するスイッチングドライブ回路８０のゲート駆動回路６４は、入力する信号に基づいて半導体スイッチング素子Ｑ２をオンオフ制御する。

そして、スイッチングドライブ回路６０とスイッチングドライブ回路８０の協働によりターンオフタイミング制御手段としてのコントローラ２０において、少なくとも半導体スイッチング素子Ｑ１，Ｑ２の互いのターンオフタイミングをずらす制御によって半導体スイッチング素子Ｑ１，Ｑ２の温度をバランスさせるべく損失が調整される。

また、キャリア周波数切替回路６８は、温度センスダイオード３０（４０）により検出された半導体スイッチング素子Ｑ１（Ｑ２）の素子温度に応じて、スイッチＳＷ１の切り替え動作を行う。具体的には、温度が所定値を超えない場合には高い周波数のキャリア信号が比較器６１に送られ、温度が所定値を超えると強制的に低い周波数のキャリア信号が比較器６１に送られるようにスイッチＳＷ１を切り替える。

次に、作用について説明する。
温度センスダイオード３０，４０を用いて半導体スイッチング素子（ＩＧＢＴ）Ｑ１，Ｑ２の温度が検出される。また、電流センサ５０により出力電流が検出される。

遅延時間設定回路６５において、温度センスダイオード３０（４０）により検出された半導体スイッチング素子Ｑ１（Ｑ２）の温度に応じて、ターンオン遅延回路６２でのターンオン遅延時間、ターンオフ・ターンオン遅延回路６３でのターンオフ遅延時間およびターンオン遅延時間が設定される。そして、並列接続される半導体スイッチング素子Ｑ１，Ｑ２の温度測定値によってターンオンタイミングやターンオフタイミングをずらす時間（遅延時間）の調整が行われることになる。このとき、キャリア周波数切替回路６８は半導体スイッチング素子Ｑ１，Ｑ２の温度が所定値を超えるとスイッチＳＷ１を制御して強制的にキャリア周波数の低周波に切り替えてキャリア周波数を下げる。これによりスイッチング回数を減らしてスイッチング損失を下げて素子の上限温度を超えないようにする。つまり、素子温度の上昇を抑えることにより素子が保護される。

制御回路９０において、半導体スイッチング素子Ｑ１，Ｑ２による並列回路を流れる電流に閾値を設けている。具体的には、図４に示すように閾値Ｉｔｈを設けている。そして、制御回路９０は電流センサ５０により検出された半導体スイッチング素子Ｑ１，Ｑ２による並列回路を流れる電流と閾値Ｉｔｈとを比較して電流の大きさに応じてターンオフ時のゲート遅延を行うか否かを判断する。

具体的には、インバータのある相の出力電流が、図４に示すように出力電流波形として正弦波状となる場合を説明する。図４では一周期分の波形を示す。図３の制御回路９０は、図４に示すように、出力電流と閾値Ｉｔｈとを比較する。

半導体スイッチング素子Ｑ１，Ｑ２が上アームを構成する場合、図４において出力電流波形における一周期のうちのプラス側に振れる半周期でのｔ１のタイミング以前やｔ２のタイミング以降のように並列回路を流れる電流が閾値Ｉｔｈ以下だと、制御回路９０はターンオフ遅延許可モードを設定する。また、半導体スイッチング素子Ｑ１，Ｑ２が下アームを構成する場合、図４において出力電流波形における一周期のうちのマイナス側に振れる半周期でのｔ３のタイミング以前やｔ４のタイミング以降のように並列回路を流れる電流が閾値Ｉｔｈ以下だと、制御回路９０はターンオフ遅延許可モードを設定する。なおここでインバータとして出力電流波形はマイナス側に振れているが、下アームの並列回路を流れる電流は半導体スイッチング素子Ｑ１，Ｑ２（ＩＧＢＴ）のコレクタ側からエミッタ側に正であるので、ｔ３のタイミング以前やｔ４のタイミング以降においては並列回路を流れる電流は閾値Ｉｔｈ以下と表現している。

ターンオフ遅延許可モードが設定されると、制御回路９０はターンオフ・ターンオン遅延回路６３の出力信号をゲート駆動回路６４に送るようにスイッチＳＷ２を制御する。スイッチングドライブ回路６０，８０はそれぞれ温度センスダイオード３０，４０により検出された半導体スイッチング素子Ｑ１，Ｑ２の温度に応じて、ターンオフ・ターンオン遅延回路６３でのターンオフ遅延時間およびターンオン遅延時間が設定されているので、半導体スイッチング素子Ｑ１，Ｑ２のターンオフ，ターンオンのタイミングがずれる。即ち、コントローラ２０において、比較器６１から出力される信号に対しターンオンおよびターンオフのタイミングが所定時間遅れた信号をターンオフ・ターンオン遅延回路６３で発生させて、並列接続された半導体スイッチング素子Ｑ１，Ｑ２の間のスイッチングタイミングをずらす。これにより、温度が高くなっている半導体スイッチング素子に対し損失が小さくなるように制御され、スイッチング損失の発生割合が調整されて素子温度の均等化が図られる。

このようにして、ターンオフ遅延許可モードにおいては、即ち、ターンオフの際のサージの耐圧を超える虞がない動作領域（電流が小さい）でターンオフの遅延制御を適用する。つまり、図５に示すように、この場合には半導体スイッチング素子の耐圧に比べてターンオフ時に発生するサージ電圧（コレクタ・エミッタ電圧Ｖｃｅ）が低いので、ターンオフ制御を行う。図５においてターンオン時に遅延時間がｔｄ１であるとともにターンオフ時に遅延時間がｔｄ２である状況を示す。

一方、半導体スイッチング素子Ｑ１，Ｑ２が上アームを構成する場合、図４において出力電流波形における一周期のうちのプラス側に振れる半周期でのｔ１〜ｔ２の期間のように並列回路を流れる電流が閾値Ｉｔｈから外れて大きいと制御回路９０は電流が規定値より大きいとして少なくとも半導体スイッチング素子Ｑ１，Ｑ２の互いのターンオフタイミングをずらす制御を禁止するターンオフ遅延禁止モードを設定する。また、半導体スイッチング素子Ｑ１，Ｑ２が下アームを構成する場合、図４において出力電流波形における一周期のうちのマイナス側に振れる半周期でのｔ３〜ｔ４の期間のように並列回路を流れる電流が閾値Ｉｔｈから外れて大きいと制御回路９０は電流が規定値より大きいとして少なくとも半導体スイッチング素子Ｑ１，Ｑ２の互いのターンオフタイミングをずらす制御を禁止するターンオフ遅延禁止モードを設定する。なおここでインバータとして出力電流波形はマイナス側に振れているが、下アームの並列回路を流れる電流は半導体スイッチング素子Ｑ１，Ｑ２（ＩＧＢＴ）のコレクタ側からエミッタ側に正であるので、ｔ３〜ｔ４の期間においては並列回路を流れる電流は閾値Ｉｔｈよりも大きいと表現している。

ターンオフ遅延禁止モードが設定されると、制御回路９０はターンオン遅延回路６２の出力信号をゲート駆動回路６４に送るようにスイッチＳＷ２を制御する。即ち、禁止手段としてのコントローラ２０は電流センサ５０により検出された半導体スイッチング素子Ｑ１，Ｑ２による並列回路を流れる電流が規定値より大きい時であるとして、少なくとも半導体スイッチング素子Ｑ１，Ｑ２の互いのターンオフタイミングをずらす制御を禁止する。

このように、正弦波の頂点付近などの電流が大きいときはターンオフ遅延禁止モードが設定され、ターンオフのスイッチング遅延制御を適用しない。つまり、電流が大きいときにターンオフ制御を行うと図１２に示すように、半導体スイッチング素子の耐圧に比べてターンオフ時に発生するサージ電圧（コレクタ・エミッタ電圧Ｖｃｅ）が高くなる。そのため、本実施形態では電流が大きいときにターンオフの遅延制御は行わないようにして図６に示すようにターンオフ時に発生するサージ電圧（コレクタ・エミッタ電圧Ｖｃｅ）を低くして半導体スイッチング素子の耐圧以下となるようにする。

また、ターンオフ遅延禁止モードにおいてはターンオン遅延回路６２により、半導体スイッチング素子Ｑ１，Ｑ２の互いのターンオンタイミングをずらす制御が行われる。詳しくは、半導体スイッチング素子Ｑ１，Ｑ２の互いのターンオンタイミングのずらす時間を調整して半導体スイッチング素子Ｑ１，Ｑ２の温度をバランスさせる。つまり、温度が高くなっている半導体スイッチング素子に対し損失が小さくなるように制御してスイッチング損失の発生割合が調整されて素子温度の均等化が図られる。

これらの動作により、従来での制御に対して、オフサージ電圧を考慮して２つの半導体スイッチング素子Ｑ１，Ｑ２の温度をバランスさせる制御を行うため過電圧と過熱による素子破壊を回避することができる。

上記実施形態によれば、以下のような効果を得ることができる。
（１）制御手段としてのコントローラ２０は電流センサ５０の検出値に応じて半導体スイッチング素子Ｑ１，Ｑ２を制御するものであり、ターンオフタイミング制御手段と禁止手段を有する。コントローラ２０において、電流センサ５０により検出された半導体スイッチング素子Ｑ１，Ｑ２による並列回路を流れる電流が規定値以下の時、素子の温度差に応じた少なくともターンオフ制御を行って２つの半導体スイッチング素子Ｑ１，Ｑ２の温度を均等化させる。禁止手段としてのコントローラ２０は、電流センサ５０により検出された半導体スイッチング素子Ｑ１，Ｑ２による並列回路を流れる電流が規定値より大きい時に、少なくとも半導体スイッチング素子Ｑ１，Ｑ２の互いのターンオフタイミングをずらす制御を禁止した。よって、大きな電流が流れた際の耐圧性に優れたものとなる。

（２）制御手段としてのコントローラ２０は、少なくとも半導体スイッチング素子Ｑ１，Ｑ２の互いのターンオフタイミングをずらす制御を禁止する時に、半導体スイッチング素子Ｑ１，Ｑ２の互いのターンオンタイミングをずらす制御を行うターンオンタイミング制御手段を備える。詳しくは、ターンオンタイミング制御手段としてのコントローラ２０は、半導体スイッチング素子Ｑ１，Ｑ２の互いのターンオンタイミングのずらす時間を調整して半導体スイッチング素子Ｑ１，Ｑ２の温度をバランスさせることができる。

（３）禁止手段としてのコントローラ２０は、半導体スイッチング素子Ｑ１，Ｑ２による並列回路を流れる電流に閾値を設けて、電流センサ５０により検出された電流と閾値とを比較により、並列回路を流れる電流が規定値より大きいと判断することができる。そして、コントローラ２０は、少なくとも半導体スイッチング素子Ｑ１，Ｑ２の互いのターンオフタイミングをずらす制御を禁止する。

（４）並列接続される半導体スイッチング素子Ｑ１，Ｑ２の温度を検出する素子温度検出手段としての温度センスダイオード３０，４０を有する。制御手段としてのコントローラ２０は、並列接続される半導体スイッチング素子Ｑ１，Ｑ２の温度測定値によって少なくとも半導体スイッチング素子Ｑ１，Ｑ２の互いのターンオフタイミングをずらす制御のターンオフタイミングを決める。より広義には、コントローラ２０の遅延時間設定回路６５やキャリア周波数切替回路６８において、並列接続される半導体スイッチング素子Ｑ１，Ｑ２の温度測定値によって半導体スイッチング素子Ｑ１，Ｑ２の互いのターンオフタイミングやターンオンタイミングをずらす時間の調整、キャリア周波数の切り替えを行う。よって、素子温度の最適化を図ることができる。

実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
・図３に代わる構成として、図７に示すように、ターンオフ遅延禁止モード、即ち、ターンオフ時のゲート遅延が適用できない動作領域では（ターンオフ遅延禁止期間に）、スイッチＳＷ２を制御して比較器６１の出力信号をゲート駆動回路６４に送るようにしてもよい。即ち、少なくとも半導体スイッチング素子Ｑ１，Ｑ２の互いのターンオフタイミングをずらす制御を禁止する時に、半導体スイッチング素子Ｑ１，Ｑ２の互いのターンオンタイミングおよびターンオンタイミングをずらす制御は行わないようにしてもよい。

・図３に代わる構成として、図８に示すようにしてもよい。図８において、ターンオフ遅延回路７０と遅延時間記憶部７１を備えている。遅延時間設定回路６５は温度センスダイオード３０（４０）により検出された半導体スイッチング素子Ｑ１（Ｑ２）の温度に応じて、ターンオフ遅延回路７０でのターンオフ遅延時間を設定する。ターンオフ遅延回路７０でのターンオフ遅延時間は、遅延時間記憶部７１に記憶される。そして、ターンオフ遅延許可モードではターンオフ遅延回路７０の出力信号をゲート駆動回路６４に送るとともにターンオフ遅延禁止モード、即ち、ターンオフ時のゲート遅延が適用できない動作領域では（ターンオフ遅延禁止期間に）、スイッチＳＷ２を制御して比較器６１の出力信号をゲート駆動回路６４に送る。即ち、少なくとも半導体スイッチング素子Ｑ１，Ｑ２の互いのターンオフタイミングをずらす制御を禁止する時に、半導体スイッチング素子Ｑ１，Ｑ２の互いのターンオフタイミングをずらす制御は行わないようにしてもよい。

・図８に代わる構成として、図９に示すようにしてもよい。図９において、ターンオフ遅延回路７０とターンオン遅延回路６２と遅延時間記憶部７１と遅延時間記憶部６６を備えている。そして、ターンオフ遅延許可モードではターンオフ遅延回路７０の出力信号をゲート駆動回路６４に送るとともにターンオフ遅延禁止モード、即ち、ターンオフ時のゲート遅延が適用できない動作領域では（ターンオフ遅延禁止期間に）、スイッチＳＷ２を制御してターンオン遅延回路６２の出力信号をゲート駆動回路６４に送るようにしてもよい。即ち、少なくとも半導体スイッチング素子Ｑ１，Ｑ２の互いのターンオフタイミングをずらす制御を禁止する時に、半導体スイッチング素子Ｑ１，Ｑ２の互いのターンオンタイミングをずらす制御を行うようにしてもよい。

・制御回路９０は、ターンオフ遅延禁止モード、即ち、ターンオフ時のゲート遅延が適用できない動作領域では（ターンオフ遅延禁止期間に）、図１０に示すように、ターンオンの遅延時間を調整するようにしてもよい。これにより、損失アンバランスをターンオン損失にもたせることで２つの半導体スイッチング素子Ｑ１，Ｑ２の温度を均等化させることができる。

・制御回路９０は、ターンオフ遅延禁止モード、即ち、ターンオフ時のゲート遅延が適用できない動作領域では（ターンオフ遅延禁止期間に）、図１１に示すように、スイッチＳＷ１を切り替えてキャリア周波数を調整する（キャリア周波数を下げる）ようにしてもよい。キャリア周波数が下がることにより、スイッチングの回数が減るのでスイッチング損失が下がる。これにより、スイッチング損失自体を下げ素子温度を下げて、半導体スイッチング素子Ｑ１，Ｑ２の上限温度を超えないように半導体スイッチング素子（両素子）を保護することができる。

このように、制御手段としてのコントローラ２０は、少なくとも半導体スイッチング素子Ｑ１，Ｑ２の互いのターンオフタイミングをずらす制御を禁止する時に、キャリア周波数を下げるキャリア周波数調整手段（コントローラ２０）を更に備えるとよい。

・半導体スイッチング素子Ｑ１，Ｑ２のゲート電圧を変更することで半導体スイッチング素子Ｑ１，Ｑ２のターンオン・ターンオフタイミングをずらすようにしてもよい。例えば、電圧を高くすることによりスイッチング速度が速く、電圧を低くすることによりスイッチング速度が遅くなる。

・図４においては縦軸の電流（電流値）と電流閾値を比較してゲートオフの遅延の許可と禁止とを切り替えたが、これに代わり、図４の横軸の位相で切り替えてもよい。
つまり、禁止手段としてのコントローラ２０は、半導体スイッチング素子Ｑ１，Ｑ２による並列回路を流れる電流の位相に閾値θ１，θ２，θ３，θ４を設ける。そして、コントローラ２０は、電流センサ５０により検出された電流の位相と閾値θ１，θ２，θ３，θ４を比較する。この比較により並列回路を流れる電流が規定値より大きいと判断し、コントローラ２０は、少なくとも半導体スイッチング素子Ｑ１，Ｑ２の互いのターンオフタイミングをずらす制御を禁止するようにしてもよい。インバータがある一定の出力を出す場合や、検出された電流に高周波成分が重畳される場合に好ましい。

・上記実施形態では温度が高くなっている半導体スイッチング素子に対し損失が小さくなるように制御したが、２つの半導体スイッチング素子の温度特性（冷却能力）が異なることが予め分かっている場合には次のようにしてもよい。例えば冷却装置に対する配置の関係で、温度が高くなることが分かっている半導体スイッチング素子に対し、実測の温度とは無関係に温度が高くならないように（温度が低く抑えられるように）制御してもよい。即ち、温度が上がりやすい半導体スイッチング素子に対しては素子温度が低いときにも高くならないように制御してもよい。

このように、制御手段としてのコントローラ２０は、並列接続される半導体スイッチング素子Ｑ１，Ｑ２の温度特性によって少なくとも半導体スイッチング素子Ｑ１，Ｑ２の互いのターンオフタイミングをずらす制御のターンオフタイミングを決める。より広義には、コントローラ２０の遅延時間設定回路６５やキャリア周波数切替回路６８において、並列接続される半導体スイッチング素子Ｑ１，Ｑ２の温度特性によって半導体スイッチング素子Ｑ１，Ｑ２の互いのターンオフタイミングやターンオンタイミングをずらす時間の調整、キャリア周波数の切り替えを行う。よって、素子温度の最適化を図ることができる。

・キャリア周波数切替回路６８およびスイッチＳＷ１を省略してもよい。
・温度センスダイオード３０，４０の互いの測定値を比較・考慮して、それぞれの半導体スイッチング素子Ｑ１，Ｑ２の遅延時間設定回路６５が遅延時間を設定しても良い。

・電流センサ５０を半導体スイッチング素子Ｑ１，Ｑ２のコレクタ側に配置したがエミッタ側に配置しても良い。半導体スイッチング素子による並列回路を流れる電流を検出できれば良い。

１０…駆動回路、２０…コントローラ、３０…温度センスダイオード、４０…温度センスダイオード、５０…電流センサ、Ｑ１，Ｑ２…半導体スイッチング素子。

Claims (8)

1. インバータの上または下アームを構成し、並列接続される半導体スイッチング素子を駆動するための駆動回路であって、
   前記半導体スイッチング素子による並列回路を流れる電流を検出する電流検出手段と、
   前記電流検出手段の検出値に応じて前記半導体スイッチング素子を制御する制御手段を備え、
   前記制御手段は、
   少なくとも前記半導体スイッチング素子の互いのターンオフタイミングをずらす制御によって前記半導体スイッチング素子の温度をバランスさせるべく損失を調整するターンオフタイミング制御手段と、
   前記電流検出手段により検出された前記半導体スイッチング素子による並列回路を流れる電流が規定値より大きい時に、前記ターンオフタイミング制御手段による前記少なくとも前記半導体スイッチング素子の互いのターンオフタイミングをずらす制御を禁止する禁止手段と、
   を有することを特徴とする駆動回路。
2. 前記制御手段は、前記禁止手段により前記ターンオフタイミング制御手段による前記少なくとも前記半導体スイッチング素子の互いのターンオフタイミングをずらす制御を禁止する時に、前記半導体スイッチング素子の互いのターンオンタイミングをずらす制御を行うターンオンタイミング制御手段を更に備えることを特徴とする請求項１に記載の駆動回路。
3. 前記ターンオンタイミング制御手段は、前記半導体スイッチング素子の互いのターンオンタイミングのずらす時間を調整して前記半導体スイッチング素子の温度をバランスさせることを特徴とする請求項２に記載の駆動回路。
4. 前記制御手段は、前記禁止手段により前記ターンオフタイミング制御手段による前記少なくとも前記半導体スイッチング素子の互いのターンオフタイミングをずらす制御を禁止する時に、キャリア周波数を下げるキャリア周波数調整手段を更に備えることを特徴とする請求項１〜３のいずれか１項に記載の駆動回路。
5. 前記禁止手段は、前記半導体スイッチング素子による並列回路を流れる電流に閾値を設けて、前記電流検出手段により検出された電流と前記閾値との比較により、並列回路を流れる電流が規定値より大きいと判断することを特徴とする請求項１〜４のいずれか１項に記載の駆動回路。
6. 前記禁止手段は、前記半導体スイッチング素子による並列回路を流れる電流の位相に閾値を設けて、前記電流検出手段により検出された電流の位相と前記閾値との比較により、並列回路を流れる電流が規定値より大きいと判断することを特徴とする請求項１〜４のいずれか１項に記載の駆動回路。
7. 前記並列接続される半導体スイッチング素子の温度を検出する素子温度検出手段を有し、
   前記制御手段は、前記並列接続される半導体スイッチング素子の温度測定値によって前記少なくとも前記半導体スイッチング素子の互いのターンオフタイミングをずらす制御のターンオフタイミングを決めることを特徴とする請求項１〜６のいずれか１項に記載の駆動回路。
8. 前記制御手段は、前記並列接続される半導体スイッチング素子の温度特性によって前記少なくとも前記半導体スイッチング素子の互いのターンオフタイミングをずらす制御のターンオフタイミングを決めることを特徴とする請求項１〜６のいずれか１項に記載の駆動回路。