JP7091993B2

JP7091993B2 - 半導体スイッチング素子駆動回路

Info

Publication number: JP7091993B2
Application number: JP2018200875A
Authority: JP
Inventors: 雄介道下
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2018-10-25
Filing date: 2018-10-25
Publication date: 2022-06-28
Anticipated expiration: 2038-10-25
Also published as: JP2020068479A

Description

本発明は、半導体スイッチング素子駆動回路に関する。

複数個の半導体スイッチング素子を並列接続して駆動する駆動回路においては、例えば２個の半導体スイッチング素子のゲートオン駆動時に、次のような課題があった。半導体スイッチング素子を並列で駆動する場合には、所定電圧を供給する電源から駆動素子を介してそれぞれの半導体スイッチング素子を駆動する構成が用いられる。

このため、各半導体スイッチング素子のゲートは、それぞれの駆動素子がオン状態になると、電源端子を介してゲート間が結合された状態となる。この状態で、２個の半導体スイッチング素子のうち、一方の半導体スイッチング素子のゲート電圧が振動すると他方の半導体スイッチング素子のゲートにも振動が伝わり、これによって共振状態が発生することがある。

そこで、このような共振状態の発生を抑制する対策として、各駆動素子と半導体スイッチング素子のゲートとの間にダイオードを介在させる構成とすることで振動電流が流れないようにする方法がある。

しかし、このように共振状態を解消するためにダイオードを挿入接続することで、駆動回路により半導体スイッチング素子のゲートに与えるゲート電圧がダイオードの順方向電圧分だけ低下してしまうという課題があった。

特開平１０－８０１３２号公報

本発明は、上記事情を考慮してなされたもので、その目的は、並列接続した複数の半導体スイッチング素子を駆動する際に、共振防止用のダイオードを介在させる場合でも、ゲート電圧の低下を解消することができるようにした半導体スイッチング素子駆動回路を提供することにある。

請求項１に記載の半導体スイッチング素子駆動回路は、並列接続された複数の半導体スイッチング素子を駆動するゲート駆動回路と、電源電圧から前記複数の半導体スイッチング素子に対するゲート電圧を設定する電圧調整回路とを備え、前記電圧調整回路は、前記半導体スイッチング素子に対して設定するゲート電圧が、前記複数の半導体スイッチング素子の各ゲートと前記ゲート駆動回路との間のそれぞれに直接的もしくは間接的に接続された整流素子（５３、５４）により低下する分を補正するように構成される。

上記構成を採用することにより、並列接続された複数の半導体スイッチング素子を同時に駆動する場合に、ゲート電圧が振動するのを防止するためにダイオード等の整流素子を設ける構成でも、ゲート電圧が整流素子の順方向電圧で低下するのを電圧調整回路によりゲート電圧を補正することができるので、複数の半導体スイッチング素子のゲートを分離しながら、半導体スイッチング素子の駆動時のゲート電圧を精度良く所望の電圧に設定することができる。

第１実施形態を示す電気的構成図タイムチャートを示す図第２実施形態を示す電気的構成図タイムチャートを示す図第３実施形態を示す電気的構成図タイムチャートを示す図第４実施形態を示す電気的構成図タイムチャートを示す図第５実施形態を示す電気的構成図タイムチャートを示す図

（第１実施形態）
以下、本発明の第１実施形態について、図１および図２を参照して説明する。
この実施形態では、並列接続された複数個の半導体スイッチング素子として、並列接続した２個のＩＧＢＴ（Insulated Gate Bipolar Transistor）１、２を駆動する半導体スイッチング素子駆動回路３について説明する。

半導体スイッチング素子駆動回路３は、直流電源の電源端子ＶＣＣから給電され、内部電源回路により所定電圧を内部に供給する。半導体スイッチング素子駆動回路３は、半導体集積回路（ＩＣ）で構成され、内部に電圧調整回路４およびゲート駆動回路５を備える。電圧調整回路４は、給電用のｎｐｎ型のバイポーラ・トランジスタ（以下、単に「トランジスタ」と称する）４１が外部に接続される。トランジスタ４１は、コレクタが電源端子ＶＣＣに接続され、ベースが半導体スイッチング素子駆動回路３の出力端子ＶＢに接続され、エミッタは端子ＰＭＰに接続される。

電圧調整回路４は、差動アンプ４２を備えたシリーズレギュレータとして構成される。差動アンプ４２の非反転入力端子は参照電圧Ｖｒｅｆが与えられ、反転入力端子は抵抗４３を介してグランドに接続されるとともに抵抗４４を介して端子ＶＦＢに接続される。トランジスタ４１のエミッタは、図示のダイオード４５を順方向に介して出力電圧の帰還経路となる端子ＶＦＢに接続されている。ダイオード４５はゲート電圧補正用の整流素子に相当する。

ここで、差動アンプ４２に接続される参照電圧Ｖｒｅｆは、トランジスタ４１のエミッタに出力する電圧を設定するもので、ＩＧＢＴ１および２のゲート電圧Ｖｇ１、Ｖｇ２を与えるための電圧である。差動アンプ４２の反転入力端子には、トランジスタ４１のエミッタがダイオード４５および抵抗４４を介して接続される。

ゲート駆動回路５は、２個のＩＧＢＴ１および２に対応して駆動素子であるゲート駆動用のｐチャンネル型のＭＯＳトランジスタ５１および５２を備える。ゲート駆動回路５には端子ＰＭＰにトランジスタ４１のエミッタから給電される。ＭＯＳトランジスタ５１および５２の各ソースは端子ＰＭＰに接続され、各ドレインはそれぞれ端子ＭＰ１、ＭＰ２に接続される。ＭＯＳトランジスタ５１および５２は、それぞれ駆動信号Ｓｐ１、Ｓｐ２が与えられる。端子ＭＰ１およびＭＰ２は、それぞれ共振防止用の整流素子としてのダイオード５３、５４を介してＩＧＢＴ１、２のゲートに接続されている。

なお、上記構成では、ゲート駆動回路５の構成として、ＩＧＢＴ１および２をオン駆動するためのＭＯＳトランジスタ５１および５２を設ける構成として説明しているが、実際には、ＩＧＢＴ１および２をオフさせるための放電用のＭＯＳトランジスタも設けられている。この場合、ゲート電荷の放電用のＭＯＳトランジスタは、例えばｎチャンネル型のもので、ドレインがＩＧＢＴ１および２のゲートにダイオードを介することなく直接接続される構成である。

また、ＩＧＢＴ１および２のオフ動作は、常に２個を同時にオフさせる構成の場合は、共通に設けた１個のＭＯＳトランジスタを設ける構成とすることができ、２個を個別にオフさせる構成の場合は、２個のＭＯＳトランジスタをＩＧＢＴ１および２の各ゲートにそれぞれ設ける構成とすることができる。

次に、図２も参照して、上記構成の作用について説明する。
この実施形態では、上記構成で説明したように、２個のＩＧＢＴ１および２を同時に駆動するため、ゲート駆動回路５で共振状態が発生しないように、共振防止用のダイオード５３および５４をそれぞれに設ける構成としている。各ダイオード５３および５４は、順方向電圧Ｖｆ分だけ電圧降下が発生するので、ＩＧＢＴ１および２のゲート電圧Ｖｇ１、Ｖｇ２は、端子ＭＰ１およびＭＰ２の電圧よりも順方向電圧Ｖｆの分だけ低い電圧となる。電圧調整回路４においては、ＩＧＢＴ１および２のゲート電圧Ｖｇ１およびＶｇ２として、後述するようにしてダイオード５３および５４により低下する順方向電圧Ｖｆを補正するように出力電圧を調整する。

なお、２個のダイオード５３および５４は、この実施形態においては、それぞれ端子ＭＰ１およびＭＰ２からＩＧＢＴ１および２のゲートに直列に介在させることで直接設ける構成としているが、他の素子とともに設けることで間接的に設ける構成としても良い。

駆動信号Ｓｐ１およびＳｐ２はゲート駆動回路５を駆動しない状態では、ハイレベル（Ｈ）の信号を与えた状態で、ＭＯＳトランジスタ５１および５２はオフ状態となっている。また、ゲート駆動回路５の放電用のＭＯＳトランジスタがオン駆動されている。これにより、端子ＰＭ１およびＰＭ２はオープン状態であり、ＩＧＢＴ１および２は、ゲート電圧Ｖｇ１およびＶｇ２がグランドレベルでありオフ状態である。

電圧調整回路４においては、直流電源ＶＣＣの電圧がトランジスタ４１のコレクタに与えられており、差動アンプ４２は、トランジスタ４１にベース電流を与えてエミッタからダイオード４５を介して入力される端子ＶＦＢの電圧が参照電圧Ｖｒｅｆで設定される所定レベルとなるように調整している。

したがって、図２（ａ）に示しているように、直流電源ＶＣＣの電圧が変動していても、トランジスタ４１から端子ＰＭＰに出力する電圧は一定レベルとなるように調整されている。この場合、トランジスタ４１のエミッタ電圧つまりゲート駆動回路５の端子ＰＭＰに出力している電圧ＰＭＰは、端子ＶＦＢに与えられる電圧よりもダイオード４５の順方向電圧Ｖｆ分だけ高くなるように調整されている。

この状態で、図２（ｂ）に示すように、時刻ｔ０でＩＧＢＴ１および２をオンさせるためのローレベル（Ｌ）の駆動信号Ｓｐ１およびＳｐ２がゲート駆動回路５に入力されると、ゲート駆動回路５においては、放電用のＭＯＳトランジスタをオフ駆動し、この後ＭＯＳトランジスタ５１および５２をオン駆動する。

これにより、端子ＭＰ１およびＭＰ２の電圧は端子ＰＭＰに与えられている電圧とほぼ同じレベルまで上昇する。端子ＭＰ１およびＭＰ２の電圧が上昇すると、ＩＧＢＴ１および２は、ゲート電圧Ｖｇ１およびＶｇ２が上昇してオン駆動される。

このとき、ゲート電圧Ｖｇ１およびＶｇ２のレベルは、端子ＭＰ１およびＭＰ２の電圧よりもダイオード５３および５４の順方向電圧Ｖｆ分だけ下がった電圧となる。しかし、電圧調整回路４において、ダイオード４５により低下した順方向電圧Ｖｆの分を予め持ち上げた電圧で端子ＰＭＰに供給しているので、本来ＩＧＢＴ１および２を駆動するのに適したゲート電圧Ｖｇ１およびＶｇ２として設定している電圧で与えることができる。

また、２個のＩＧＢＴ１および２のゲートに対して、ダイオード５３および５４を介してゲート電圧Ｖｇ１およびＶｇ２を印加しているので、ゲート電圧Ｖｇ１およびＶｇ２のうちの一方が振動した場合でも、オン状態のＭＯＳトランジスタ５１および５２を通じて他方に影響を与えることがないので、安定したオン駆動を行わせることができる。

この後、図２（ｂ）に示すように、時刻ｔ１になって駆動信号Ｓｐ１およびＳｐ２がＩＧＢＴ１および２をオフさせるためのハイレベル（Ｈ）になると、ゲート駆動回路５のＭＯＳトランジスタ５１および５２はオフ駆動される。また、放電用のＭＯＳトランジスタはオン駆動される。

これにより、図２（ａ）に示すように、端子ＭＰ１およびＭＰ２の電圧はグランドレベルに下がる。そして、ＩＧＢＴ１および２は、ゲートの電荷が放電用のＭＯＳトランジスタにより放電され、ゲート電圧Ｖｇ１およびＶｇ２がグランドレベルまで下降し、オフ状態に移行する。

以下、時刻ｔ２でオン駆動のローレベルの駆動信号Ｓｐ１およびＳｐ２が入力されると上記と同様にしてＩＧＢＴ１および２がオン駆動される。また、時刻ｔ３でオフ駆動のハイレベルの駆動信号Ｓｐ１およびＳｐ２が入力されると、同様にしてＩＧＢＴ１および２がオフ駆動される。

このような本実施形態によれば、並列接続したＩＧＢＴ１および２の同時ゲート駆動で、ゲート電圧Ｖｇ１およびＶｇ２のうち、一方のゲート電圧が振動した場合でも、他方のゲート電圧に振動を与えないので、安定した動作を行わせることができる。そして、この場合に、ダイオード５３および５４を設けることで低下するゲート電圧Ｖｇ１およびＶｇ２について、電圧調整回路４にゲート電圧補正用のダイオード４５を設けることで、順方向電圧Ｖｆに相当する電圧を高めた状態でゲート駆動回路５に供給できる。

また、ゲート駆動回路５において、ＩＧＢＴ１および２のゲートへの経路にダイオード５３および５４を設ける構成に対して、電圧調整回路４の電圧モニタ用の経路にダイオード４５を設ける構成としているので、温度変動などによる順方向電圧Ｖｆの変動にも追随して適切な電圧を供給することができる。

さらに、上記構成においては、電圧調整回路４およびゲート駆動回路５をＩＣ１として構成し、ダイオード４５を外付け可能な構成としているので、簡単な構成としながら共振防止用のダイオード５３および５４を接続するときには、電圧調整回路４によるゲート電圧の補正動作を実施することができる。

なお、上記構成において、ＩＧＢＴ１および２を同時に駆動しない場合や、並列接続しない場合には、振動防止用のダイオード５３および５４を設ける必要がなく、ダイオード４５を設けない構成として使用することができる。この場合においても、電圧調整回路４の参照電圧Ｖｒｅｆを変更したり、抵抗４３、４４の抵抗値を変更することなく使用することができる。

（第２実施形態）
図３および図４は第２実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、半導体スイッチング素子駆動回路３ａは、ゲート駆動回路５に代えてゲート駆動回路５ａを設ける構成としている。

ゲート駆動回路５ａは、２個のＩＧＢＴ１および２に対応してゲート駆動用のｐチャンネル型のＭＯＳトランジスタ５１を１個備える構成である。ＭＯＳトランジスタ５１のソースは端子ＰＭＰに接続され、ドレインは共通の端子ＭＰに接続される。ＭＯＳトランジスタ５１は、共通に駆動するための駆動信号Ｓｐが与えられる。端子ＭＰは、２個のＩＧＢＴ１および２のゲートに、ダイオード５３、５４をそれぞれ介した状態で接続され、駆動信号Ｓｐに応じて同時に駆動するように設けられている。

なお、図示はしていないが、ゲート駆動回路５ａの構成として、ＩＧＢＴ１および２をオフさせるための放電用のＭＯＳトランジスタも設けられている。この場合、ゲート電荷の放電用のＭＯＳトランジスタは、例えばｎチャンネル型のもので、共通に１個設けて２個のＩＧＢＴ１および２を同時にオフさせる構成である。

上記構成の作用について図４も参照して説明する。この実施形態では、ゲート駆動回路５ａに設けられた１個のＭＯＳトランジスタ５１により２個のＩＧＢＴ１および２を同時に駆動する。この場合に、ＩＧＢＴ１および２のゲート間で共振状態が発生しないように、共振防止用のダイオード５３および５４をそれぞれに設ける構成としている。

各ダイオード５３および５４は、順方向電圧Ｖｆ分だけ電圧降下があるので、ＩＧＢＴ１および２のゲート電圧Ｖｇ１、Ｖｇ２は、端子ＭＰの電圧よりも順方向電圧Ｖｆの分だけ低い電圧となる。電圧調整回路４においては、ＩＧＢＴ１および２のゲート電圧Ｖｇ１およびＶｇ２として、ダイオード５３および５４により低下する順方向電圧Ｖｆを補正するように出力電圧を調整する。

図４（ｂ）に示すように、駆動信号Ｓｐはゲート駆動回路５ａを駆動しない状態では、ハイレベル（Ｈ）の信号を与えた状態で、ＭＯＳトランジスタ５１はオフ状態となっている。また、ゲート駆動回路５ａの放電用のＭＯＳトランジスタがオン駆動されている。これにより、端子ＰＭはオープン状態であり、ＩＧＢＴ１および２は、ゲート電圧Ｖｇ１およびＶｇ２がグランドレベルでありオフ状態である。

電圧調整回路４においては、前述同様に、直流電源ＶＣＣの電圧がトランジスタ４１のコレクタに与えられており、差動アンプ４２は、トランジスタ４１のベース電流を与えてエミッタからダイオード４５を介して端子ＶＦＢに入力される電圧が参照電圧Ｖｒｅｆで設定される所定レベルとなるように調整している。

電圧調整回路４は、直流電源ＶＣＣの電圧が変動していても、トランジスタ４１から端子ＰＭＰに出力する電圧は一定レベルとなるように調整されている。この場合、トランジスタ４１のエミッタ電圧つまりゲート駆動回路５ａの端子ＰＭＰに出力している電圧ＰＭＰは、端子ＶＦＢに与えられる電圧よりもダイオード４５の順方向電圧Ｖｆ分だけ高くなるように調整されている。

この状態で、図４（ｂ）に示すように、時刻ｔ０でＩＧＢＴ１および２をオンさせるためのローレベル（Ｌ）の駆動信号Ｓｐがゲート駆動回路５ａに入力されると、ゲート駆動回路５の放電用のＭＯＳトランジスタはオフ駆動され、ＭＯＳトランジスタ５１はオン駆動される。これにより、端子ＭＰの電圧は端子ＰＭＰに与えられている電圧とほぼ同じレベルまで上昇する。端子ＭＰの電圧が上昇すると、ＩＧＢＴ１および２は、ゲート電圧Ｖｇ１およびＶｇ２が上昇してオン駆動される。

このとき、ゲート電圧Ｖｇ１およびＶｇ２のレベルは、端子ＭＰの電圧よりもダイオード５３および５４の順方向電圧Ｖｆ分だけ下がった電圧となる。しかし、電圧調整回路４において、ダイオード４５により低下した順方向電圧Ｖｆの分を予め持ち上げた電圧で端子ＰＭＰに供給しているので、本来ＩＧＢＴ１および２を駆動するのに適したゲート電圧Ｖｇ１およびＶｇ２として与えることができる。

また、２個のＩＧＢＴ１および２のゲートに対して、ダイオード５３および５４を介してゲート電圧Ｖｇ１およびＶｇ２を印加しているので、ゲート電圧Ｖｇ１およびＶｇ２のうちの一方が振動した場合でも、オン状態のＭＯＳトランジスタ５１を通じて他方に影響を与えることがないので、安定したオン駆動を行わせることができる。

この後、図４（２）に示すように、時刻ｔ１になって駆動信号ＳｐがＩＧＢＴ１および２をオフさせるためのハイレベル（Ｈ）になると、ゲート駆動回路５ａのＭＯＳトランジスタ５１はオフ駆動される。また、放電用のＭＯＳトランジスタはオン駆動される。

これにより、端子ＭＰの電圧はグランドレベルに下がる。そして、ＩＧＢＴ１および２は、図４（ａ）に示すように、ゲートの電荷が放電用のＭＯＳトランジスタにより放電され、ゲート電圧Ｖｇ１およびＶｇ２がグランドレベルまで下降し、オフ状態となる。

以下、時刻ｔ２でオン駆動のローレベルの駆動信号Ｓｐが入力されると上記と同様にしてＩＧＢＴ１および２がオン駆動される。また、時刻ｔ３でオフ駆動のハイレベルの駆動信号Ｓｐが入力されると、同様にしてＩＧＢＴ１および２がオフ駆動される。
したがって、このような第２実施形態によっても、第１実施形態と同様の効果を得ることができる。

（第３実施形態）
図５および図６は第３実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、半導体スイッチング素子駆動回路３ｂは、電圧調整回路４およびゲート駆動回路５に代えて、電圧調整回路４ｂおよびゲート駆動回路５ｂを備える構成としている。また、ゲート駆動回路５ｂは、電圧調整回路４ｂと組み合わせた構成とされている。半導体スイッチング素子駆動回路３ｂは、直流電源の電源端子ＶＣＣから端子ＰＭＰに給電され、内部電源回路により所定電圧を内部に供給する。

ゲート駆動回路５ｂは、２個のＩＧＢＴ１および２に対応してゲート駆動用のｐチャンネル型のＭＯＳトランジスタ５１および５２を備える。ＭＯＳトランジスタ５１および５２の各ソースは端子ＰＭＰに接続され、各ドレインはそれぞれ端子ＭＰ１、ＭＰ２に接続される。ＭＯＳトランジスタ５１および５２は、それぞれ電圧調整回路４ｂからゲート駆動信号が与えられる。端子ＭＰ１は共振防止用のダイオード５３および抵抗５５を直列に介してＩＧＢＴ１のゲートに接続され、端子ＭＰ２は共振防止用のダイオード５４および抵抗５６を直列に介してＩＧＢＴ２のゲートに接続される。

なお、前述同様、ゲート駆動回路５ｂの構成として、ＩＧＢＴ１および２をオフ駆動するための放電用のＭＯＳトランジスタも設けられている。この場合、ゲート電荷の放電用のＭＯＳトランジスタは、例えばｎチャンネル型のもので、ドレインがＩＧＢＴ１および２のゲートにダイオードを介することなく直接接続される構成である。

電圧調整回路４ｂは、２個の差動アンプ４２および４６を備えたシリーズレギュレータとして構成されている。差動アンプ４２の非反転入力端子は参照電圧Ｖｒｅｆ１が与えられ、反転入力端子は抵抗４３を介してグランドに接続されるとともに抵抗４４を介して端子ＭＦＢ１に接続される。端子ＭＰ１は、図示のダイオード４５を順方向に介した状態で端子ＭＦＢ１に接続されている。

また、差動アンプ４６の非反転入力端子は参照電圧Ｖｒｅｆ２が与えられ、反転入力端子は抵抗４７を介してグランドに接続されるとともに抵抗４８を介して端子ＭＦＢ２に接続される。端子ＭＰ２は、図示のダイオード４９を順方向に介した状態で端子ＭＦＢ２に接続されている。ダイオード４５および４９はゲート電圧補正用の整流素子に相当する。

ここで、差動アンプ４２に接続される参照電圧Ｖｒｅｆ１は、ＭＯＳトランジスタ５１のゲートに出力する電圧を設定するもので、ＩＧＢＴ１のゲート電圧Ｖｇ１を与えるための電圧である。同様に、差動アンプ４６に接続される参照電圧Ｖｒｅｆ２は、ＭＯＳトランジスタ５２のゲートに出力する電圧を設定するもので、ＩＧＢＴ２のゲート電圧Ｖｇ２を与えるための電圧である。

この実施形態では、ＭＯＳトランジスタ５１および５２が電圧調整回路４ｂによりゲート電圧が制御された状態で与えられる構成であるから、駆動信号Ｓｐ１、Ｓｐ２による駆動構成を直接示していないが、電圧調整回路４ｂもしくはゲート駆動回路５ｂのいずれかに個別に駆動信号Ｓｐ１、Ｓｐ２が与えられて動作するように構成されている。

次に、図６も参照して、上記構成の作用について説明する。
この実施形態においても、前述同様に２個のＩＧＢＴ１および２を同時に駆動するため、ゲート駆動回路５ｂで共振状態が発生しないように、共振防止用のダイオード５３および５４をそれぞれに設ける構成としている。各ダイオード５３および５４は、順方向電圧Ｖｆ分だけ電圧降下があるので、ＩＧＢＴ１および２のゲート電圧Ｖｇ１、Ｖｇ２は、端子ＭＰ１およびＭＰ２の電圧よりも順方向電圧Ｖｆの分だけ低い電圧となる。電圧調整回路４ｂにおいては、ＩＧＢＴ１および２のゲート電圧Ｖｇ１およびＶｇ２として、ダイオード５３および５４により低下する順方向電圧Ｖｆを補正するようにゲート駆動回路５ｂの各ＭＯＳトランジスタ５１、５２にゲート電圧を与える。

図６（ｂ）に示すように、時刻ｔ０以前では、駆動信号Ｓｐ１およびＳｐ２がゲート駆動回路５を駆動しない状態すなわちハイレベル（Ｈ）の信号を与えた状態である。この状態では、ゲート駆動回路５ｂのＭＯＳトランジスタ５１および５２はオフ状態となっており、端子ＭＰ１およびＭＰ２はオープン状態となっている。このときゲート駆動回路５ｂの放電用のＭＯＳトランジスタはオン駆動された状態であり、ＩＧＢＴ１および２は、ゲート電荷が放電されてゲート電圧Ｖｇ１およびＶｇ２がグランドレベルとなっている。したがって、端子ＰＭ１およびＰＭ２の電位はグランドレベルとなっている。

この状態で、図６（ｂ）に示すように、時刻ｔ０でＩＧＢＴ１および２をオンさせるためのローレベル（Ｌ）の駆動信号Ｓｐ１およびＳｐ２が与えられると、電圧調整回路４ｂにおいては、差動アンプ４２および４６が駆動される。差動アンプ４２および４６は、それぞれ端子ＭＦＢ１およびＭＦＢ２の電位と参照電圧Ｖｒｅｆ１およびＶｒｅｆ２との差に応じた電圧を出力する。

これにより、ゲート駆動回路５ｂのＭＯＳトランジスタ５１および５２は、差動アンプ４２および４６によりそれぞれ駆動され、直流電源ＶＣＣの電圧をゲート電圧に応じて所定電圧となるようにして端子ＭＰ１およびＭＰ２に出力する。この場合、図６（ａ）に示しているように、端子ＭＰ１およびＭＰ２に出力する電圧は、ＩＧＢＴ１および２のゲート電圧Ｖｇ１およびＶｇ２よりもダイオード５３、５４の順方向電圧Ｖｆ分高い電圧となるように制御される。

このとき、電圧調整回路４ｂの端子ＭＦＢ１およびＭＦＢ２に入力される電圧も、端子ＭＰ１およびＭＰ２に出力された電圧よりもダイオード４５、４９の順方向電圧Ｖｆだけ低くなる。これにより、ＩＧＢＴ１および２は、ゲートに所定のゲート電圧Ｖｇ１およびＶｇ２が与えられて動作し、このときダイオード５３および５４が設けられていることでゲート電圧Ｖｇ１、Ｖｇ２の変動が相互に及ぶことを防止して安定した動作を行わせることができる。

また、ダイオード４５および４９を設けていることで、端子ＭＦＢ１およびＭＦＢ２にゲート電圧Ｖｇ１およびＶｇ２相当の電圧をフィードバックとして与えることができるので、電圧調整回路４ｂの差動アンプ４２、４６や参照電圧Ｖｒｅｆ１、Ｖｒｅｆ２などを別途調整することなく適切なゲート電圧Ｖｇ１およびＶｇ２を与えることができる。

この後、図６（ｂ）に示すように、時刻ｔ１になって駆動信号Ｓｐ１およびＳｐ２がＩＧＢＴ１および２をオフさせるためのハイレベル（Ｈ）になると、ゲート駆動回路５ｂのＭＯＳトランジスタ５１および５２はオフ駆動される。また、放電用のＭＯＳトランジスタはオン駆動される。

これにより、図６（ａ）に示すように、端子ＭＰ１およびＭＰ２の電圧はグランドレベルに下がる。そして、ＩＧＢＴ１および２は、ゲートの電荷が放電用のＭＯＳトランジスタにより放電され、ゲート電圧Ｖｇ１およびＶｇ２がグランドレベルまで下降し、オフ状態となる。

このような第３実施形態によれば、ゲート駆動回路５ｂのＭＯＳトランジスタ５１および５２を電圧調整回路４ｂにより出力電圧を調整して駆動する構成に対応して第１実施形態と同様の構成を採用した。したがって、このような構成によっても第１実施形態と同様の作用効果を得ることができる。

（第４実施形態）
図７および図８は第４実施形態を示すもので、以下、第３実施形態と異なる部分について説明する。この実施形態では、半導体スイッチング素子駆動回路３ｃのゲート駆動回路５ｃとして、定電流駆動機能も付加した構成としている。電圧調整回路４ｃもこれに対応した構成を採用している。

図７において、ゲート駆動回路５ｃは、ＭＯＳトランジスタ５１および５２に加えて、駆動電流調整部としてゲート電流調整用の差動アンプ５７および５８を備えている。半導体スイッチング素子駆動回路３ｃには、電流検出用の端子ＩＧ１およびＩＧ２が設けられている。端子ＩＧ１およびＩＧ２は、それぞれ電流検出用の抵抗５９および６０を介して直流電源の電源端子ＶＣＣに接続される。また、端子ＰＭＰ１およびＰＭＰ２も抵抗５９および６０を介して直流電源の電源端子ＶＣＣに接続される。

差動アンプ５７および５８は、非反転入力端子に参照電圧Ｖｒｅｆ３およびＶｒｅｆ４がそれぞれ入力され、反転入力端子は端子ＩＧ１およびＩＧ２にそれぞれ接続される。参照電圧Ｖｒｅｆ３、Ｖｒｅｆ４は、ＩＧＢＴ１およびＩＧＢＴ２のゲートに定電流を通電するために設定される。差動アンプ５７および５８は、それぞれ抵抗５９、６０により下がった電圧分によって参照電圧Ｖｒｅｆ３、Ｖｒｅｆ４との差分から電流値に相当する信号を出力する。

電圧調整回路４ｃには、差動アンプ４２、４６に代えて、３入力の差動アンプ４２ａ、４６ａが設けられたシリーズレギュレータとして構成されている。差動アンプ４２ａ、４６ａの２つの入力端子は第３実施形態と同様であり、もう一つの非反転入力端子に差動アンプ５７および５８の出力信号がそれぞれ入力される。
上記構成の作用について図８も参照して説明する。

前述同様にして、図８（ｃ）に示すように、時刻ｔ０でＩＧＢＴ１および２をオンさせるためのローレベル（Ｌ）の駆動信号Ｓｐ１およびＳｐ２が与えられると、差動アンプ４２ａおよび４６ａは、それぞれ、差動アンプ５７および５８から与えられる定電流の出力信号との差分でＭＯＳトランジスタ５１および５２にゲート駆動信号を与える。これによって、ＭＯＳトランジスタ５１および５２は、図８（ｂ）に示すように、ＩＧＢＴ１および２に定電流Ｉｇｘでゲートに通電し、図８（ａ）に示すようにゲート電圧Ｖｇ１およびＶｇ２を上昇させる。

ＩＧＢＴ１および２のゲート電圧Ｖｇ１およびＶｇ２が所定レベルに達すると、差動アンプ４２ａおよび４６ａは、端子ＭＦＢ１およびＭＦＢ２が参照電圧Ｖｒｅｆ１およびＶｒｅｆ２に達するので、図８（ａ）、（ｂ）に示すように、ＭＯＳトランジスタ５１および５２によるＩＧＢＴ１および２への通電を停止してゲート電圧Ｖｇ１およびＶｇ２を所定レベルに保持する。

この場合、図８（ａ）に示しているように、端子ＭＰ１およびＭＰ２に出力する電圧は、ＩＧＢＴ１および２のゲート電圧Ｖｇ１およびＶｇ２よりもダイオード５３、５４の順方向電圧Ｖｆ分高い電圧となるように制御される。電圧調整回路４ｃの端子ＭＦＢ１およびＭＦＢ２に入力される電圧も、端子ＭＰ１およびＭＰ２に出力された電圧よりもダイオード４５、４９の順方向電圧Ｖｆだけ低くなる。これにより、ＩＧＢＴ１および２は、ゲートに所定のゲート電圧Ｖｇ１およびＶｇ２が与えられて動作し、このときダイオード５３および５４が設けられていることでゲート電圧Ｖｇ１、Ｖｇ２の変動が相互に及ぶことを防止して安定した動作を行わせることができる。

この後、図８（ｃ）に示すように、時刻ｔ１になって駆動信号Ｓｐ１およびＳｐ２がＩＧＢＴ１および２をオフさせるためのハイレベル（Ｈ）になると、ゲート駆動回路５ｂのＭＯＳトランジスタ５１および５２はオフ駆動される。また、放電用のＭＯＳトランジスタはオン駆動される。

これにより、図８（ａ）に示すように、端子ＭＰ１およびＭＰ２の電圧はグランドレベルに下がる。そして、ＩＧＢＴ１および２は、ゲートの電荷が放電用のＭＯＳトランジスタにより放電され、ゲート電圧Ｖｇ１およびＶｇ２がグランドレベルまで下降し、オフ状態となる。

このような第４実施形態によれば、第３実施形態の構成に加えて定電流で駆動するためのゲート駆動回路５ｃを構成した。したがって、このような構成によっても第３実施形態と同様の作用効果を得ることができる。

（第５実施形態）
図９および図１０は第５実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。
この実施形態では、図９に示すように、半導体スイッチング素子駆動回路３ｄの電圧調整回路４ｄにおいて、ダイオード４５に代えて、抵抗４５ａを設ける構成としている。抵抗４５ａは、図１０（ａ）に示すように、ダイオード４５の順方向電圧Ｖｆに相当する電圧ＶＲを分担するように抵抗値が設定されている。

したがって、このような第５実施形態においても第１実施形態と同様の作用効果を得ることができる。ただし、本実施形態におけるように、ダイオード４５に代えて抵抗４５ａを用いる構成では、ダイオード５３および５４の温度特性に追随した電圧ＶＲの変化がないので、温度特性をカバーする効果については補償できない。

（他の実施形態）
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。

上記各実施形態では、電圧調整回路のゲート電圧補正として、ダイオードあるいは抵抗により補正するものを示したが、これに限らず、例えばトランジスタなどの電圧調整機能を有する素子を用いることができる。

上記各実施形態では、半導体スイッチング素子として２個のＩＧＢＴ１および２を並列接続する場合で説明したが、これに限らず、３個以上を並列接続する場合でも適用することができる。
また、半導体スイッチング素子はＩＧＢＴに限らず、ＭＯＳトランジスタを用いる構成の場合にも適用することができる。

上記各実施形態では、半導体スイッチング素子駆動回路３などを半導体集積回路として構成し、トランジスタ４１やダイオード４５あるいはダイオード５３、５４などを外付けの構成としているが、これらを選択的に半導体集積回路内に設けることもできるし、全体を半導体集積回路内に設ける構成とすることもできる。

上記各実施形態においては、ＩＧＢＴ１および２を並列接続状態で同時にオンさせる場合に対応して、ダイオード５３および５４を振動防止用として接続しているが、ＩＧＢＴなどの半導体スイッチング素子を並列接続しない場合には、ダイオード５３や５４を設けない。この場合には、電圧調整回路への入力電圧もダイオードを設けて補正する必要はない。

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

図面中、１、２はＩＧＢＴ（半導体スイッチング素子）、３、３ａ、３ｂ、３ｃ、３ｄは半導体スイッチング素子駆動回路（半導体集積回路）、４、４ｂ、４ｃ、４ｄはゲート駆動回路、５、５ａ、５ｂ、５ｃは電圧調整回路、４１はｎｐｎ型バイポーラ・トランジスタ、４２、４２ａ、４６、４６ａは差動アンプ、４５、４９はダイオード（ゲート電圧補正用の整流素子）、５１、５２はＭＯＳトランジスタ、５３、５４はダイオード（整流素子）、５７、５８は差動アンプ、５９、６０は電流検出用の抵抗である。

Claims

並列接続された複数の半導体スイッチング素子（１、２）を駆動するゲート駆動回路（５、５ａ、５ｂ、５ｃ、５ｄ）と、
電源電圧から前記複数の半導体スイッチング素子に対するゲート電圧を設定する電圧調整回路（４、４ａ、４ｂ、４ｃ、４ｄ）とを備え、
前記電圧調整回路は、前記半導体スイッチング素子に対して設定するゲート電圧が、前記複数の半導体スイッチング素子の各ゲートと前記ゲート駆動回路との間のそれぞれに直接的もしくは間接的に接続された整流素子（５３、５４）による低下分を補正するように構成された半導体スイッチング素子駆動回路。
前記電圧調整回路（４、４ａ、４ｂ、４ｃ）は、前記電源電圧から生成する出力電圧の帰還経路にゲート電圧補正用の整流素子（４５、４９）を設けた請求項１記載の半導体スイッチング素子駆動回路。
前記電圧調整回路は、シリーズレギュレータである請求項１または２に記載の半導体スイッチング素子駆動回路。
前記電圧調整回路は、前記電源電圧から生成する出力電圧を帰還経路に戻して調整するように構成された請求項１から３のいずれか一項に記載の半導体スイッチング素子駆動回路。
前記ゲート駆動回路（５ｃ）は、定電流で前記半導体スイッチング素子のゲートを充電する駆動制御が可能な駆動電流調整部（５７、５８）を有する請求項１から４のいずれか一項に記載の半導体スイッチング素子駆動回路。
前記ゲート駆動回路は、並列接続された複数の半導体スイッチング素子に対して１または複数個の駆動素子（５１、５２）を備える請求項１から５のいずれか一項に記載の半導体スイッチング素子駆動回路。
前記ゲート駆動回路、前記電圧調整回路および前記整流素子の一部またはすべてが半導体集積回路で構成された請求項１から請求項６のいずれか一項に記載の半導体スイッチング素子駆動回路。
前記半導体スイッチング素子の駆動信号は外部から与えられ、
前記ゲート駆動回路、前記電圧調整回路は、半導体集積回路で構成された請求項１から請求項６のいずれか一項に記載の半導体スイッチング素子駆動回路。
前記ゲート駆動回路および前記電圧調整回路のゲート電圧を補正するための素子を除いた構成は、半導体集積回路で構成された請求項１から請求項６のいずれか一項に記載の半導体スイッチング素子駆動回路。