-
Die vorliegende Erfindung bezieht sich auf eine
Treiberschaltung zum Treiben einer Bipolartransistorvorrichtung mit
isolierter Steuerelektrode (IGBT-Vorrichtung), bei der es
sich um eine Halbleiterschaltvorrichtung handelt, und
insbesondere auf den Schutz eines IGBT vor Überstrom.
-
Eine IGBT-Vorrichtung zeichnet sich durch eine hohe
Durchbruchspannung sowie hohe Stromleitfähigkeit ähnlich einem
Bipolartransistor aus. Ähnlich einem Leistungs-MOSFET
besitzt die IGBT-Vorrichtung eine hohe Eingangsimpedanz
aufgrund ihrer isolierten Steuerelektrode, so daß sie sich auch
durch einfache Treibbarkeit und rasche Schaltfähigkeit
auszeichnet. Aus diesem Grund hat die IGBT-Vorrichtung in
jüngerer Zeit die Aufmerksamkeit als neue Vorrichtung mit
solchen Eigenschaften auf sich gezogen. Vorrichtungen mit der
Bezeichnung IGT, COMFET, GEMFET, MBT oder BiFET sind im
Handel erhältlich.
-
Fig. 1A zeigt eine schematische, symbolische Darstellung
einer IGBT-Vorrichtung, die ein Gate G, einen Kollektor C
und einen Emitter E aufweist. Fig. 1B zeigt eine
Schaltungsdiagramm einer der IGBT-Vorrichtung äquivalenten Schaltung.
Wie unter Bezugnahme auf Fig. 1B zu sehen ist, ist das Gate
G der IGBT-Vorrichtung mit einem Gate eines MOS-Transistors
QMOS verbunden und ihr Emitter mit einer Source des MOS-
Transistors QMOS verbunden. Ein pnp-Transistor Q1 und ein
npn-Transistor Q2, die einen Thyristor bilden, sind zwischen
den Kollektor K und den Emitter E geschaltet. Der Transistor
T1 ist mit seinem Emitter mit dem Kollektor C der
IGBT-Vorrichtung verbunden und mit seiner Basis mit dem Kollektor
des Transistors Q2 verbunden sowie mit seinem Kollektor mit
der Basis des Transistors Q2 verbunden. Der Transistor Q2
ist mit seinem Kollektor über einen Modulationswiderstand RM
mit einem Drain des MOS-Transistors QMOS verbunden und mit
seinem Emitter mit dem Emitter E der IGBT-Vorrichtung
verbunden.
Ein Widerstand RBE ist zwischen die Basis und den
Emittter des Transistors Q2 geschaltet. In den Fig. 1A und
1B ist ein Kollektorstrom IC dargestellt.
-
Im folgenden wird das Schützen der IGBT-Vorrichtung vor
Überstrom erläutert. Wenn der Kollektorstrom IC über einen
vorbestimmten Wert ansteigt, schaltet sich ein aus den
Transistoren Q1, Q2 gebildeter parasitärer Thyristor ein. Sobald
der Strom ansprechend auf dieses Einschalten zu fließen
beginnt, kann dieser Strom nicht unterbrochen werden, und es
entsteht Wärme, die zur Zerstörung der IGBT-Vorrichtung
führt. Dieses Phänomen wird als Latch-up oder Einrasten
bezeichnet, und der Stromwert wird als Latch-up- oder
Einraststrom bezeichnet. Bei der Verwendung der IGBT-Vorrichtung
muß also ausreichende Sorgfalt hinsichtlich der genannten
Probleme aufgewendet werden.
-
Zum Schutz der IGBT-Vorrichtung vor Überstrom ist es
wichtig, einen Überstrom unter dem Einraststrom in der
IGBT-Vorrichtung zu halten. Der Kollektorstrom IC der
IGBT-Vorrichtung ist von einer Gate-Spannung abhängig. Wenn die Gate-
Spannung über einem vorbestimmten Wert liegt, würde der
Kollektorstrom über den Einraststrom ansteigen und ein
Einrasten verursachen.
-
Fig. 2 zeigt ein Schaltungsdiagramm unter Darstellung einer
herkömmlichen Treiberschaltung für eine IGBT-Vorrichtung.
Eine Schalteinheit SU ist mit Spannungsquellen VGE1 und VGE2
versehen. Ein auf negativem Potential liegender Anschluß der
Spannungsquelle VGE1 und ein auf positivem Potential
liegender Anschluß der Spannungsquelle VGE2 sind geerdet. Der auf
positivem Potential liegende Anschluß der Spannungsquelle
VGE1 ist über einen Ausgangswiderstand R0 und ein
Schaltelement S1 mit einem Ausgangspunkt OUT verbunden. Der auf
negativem Potential liegende Anschluß der Spannungsquelle
VGE2 ist über ein Schaltelement S52 mit dem Ausgangspunkt OUT
verbunden.
-
Der Ausgangspunkt OUT ist mit einem Gate einer
IGBT-Vorrichtung Q0 über einen Gate-Widerstand RG verbunden. Die IGBT-
Vorrichtung Q0 ist mit ihrem Emitter geerdet und mit ihrem
Kollektor mit einem auf positivem Potential liegenden
Anschluß einer Spannungsquelle VCC über eine Last LD und einen
Stromsensor CS verbunden. Ein auf negativem Potential
liegender Anschluß der Spannungsquelle VCC ist geerdet.
Kapazitäten CGC und CGE sind zwischen dem Gate und dem Kollektor
bzw. zwischen dem Gate und dem Emittter als parasitäre
Kapazität vorhanden.
-
Ein Ausgangssignal des Stromsensors CS wird einem
Steuersystem zugeführt. Wenn der Stromsensor CS einen Überstrom
erfaßt, führt das Steuersystem SY seinen Schutzbetrieb zum
Ausschalten des Schaltelements S1 sowie zum Einschalten de
Schaltelements S2 durch, wodurch die IGBT-Vorrichtung Q0
zwangsläufig in den AUS-Zustand gebracht wird.
-
Im folgenden wird eine Arbeitsweise des vorstehenden Standes
der Technik erläutert. Ein Steuersignal von dem Steuersystem
SY entscheidet über den EIN/AUS-Zustand der Schaltelemente
S1, S2. Wenn sich das Schaltelement S1 im EIN-Zustand und
das Schaltelement S2 im AUS-Zustand befindet, schaltet die
IGBT-Vorrichtung Q0 ein, um der Last LD Strom zuzuführen.
Wenn das Schaltelement S1 im AUS-Zustand ist und das
Schaltelement S2 im EIN-Zustand ist, schaltet die IGBT-Vorrichtung
Q0 aus, um der Last LD keinen Strom zuzuführen. Der der Last
LD zugeführte Strom wird dadurch durch Steuern des EIN/AUS-
Zustands der Schaltelemente S1, S2 gesteuert.
-
Es wird nun eine anomale Betriebsweise beim Stand der
Technik beschrieben. Wenn zum Beispiel ein Motor als Last LD
verwendet wird, könnte die Versorgungsspannung VCC aufgrund
einer anomalen Arbeitsweise des Motors direkt dem Kollektor
der IGBT-Vorrichtung Q0 zugeführt werden, wie dies in Fig. 2
durch eine gestrichelte Linie dargestellt ist. Da eine
Spannung von mehreren hundert Volt als Versorgungsspannung VCC
verwendet wird, steigt der Kollektorstrom IC so rasch an,
daß die IGBT-Vorrichtung Q0 zum Erzeugen von Wärme veranlaßt
wird. Der Kollektorstrom IC wird bei steigender Temperatur
der IGBT-Vorrichtung Q0 weiter erhöht, so daß der aus den
Transistoren Q1, Q2 der Fig. 1B gebildete parasitäre
Thyristor leicht einschalten kann. Wenn als Ergebnis hiervon ein
Kurzschließen der Last LD stattfindet, besteht die
Wahrscheinlichkeit eines Einrastens aufgrund von Wärmeerzeugung,
bevor der vorstehend geschilderte Schutzbetrieb durch das
Steuersystem SY durchgeführt wird.
-
Wenn die Last LD kurzgeschlossen wird, wird außerdem sofort
eine hohe Spannung von der Versorgungsspannung VCC über dem
Kollektor und dem Emitter angelegt. Zu diesem Zeitpunkt wird
die Gate-Spannung aufgrund des Vorhandenseins der
parasitären Kapazitäten CGC, CGE sofort erhöht. Die erhöhte Spannung
ΔVGE ergibt sich gemäß nachfolgender Gleichung, wenn eine
erhöhte Spannung ΔVCE in sprunghafter Weise über dem
Kollektor und dem Emitter angelegt wird:
-
ΔVGE = ΔVCE x CGC/CGE ...(1).
-
Die erhöhte Spannung ΔVCE liegt in etwa im Bereich von
einigen Zehn Volt bis einigen Hundert Volt, und das
Kapazitätsverhältnis CGC/CGE beträgt ca 0,01 bis 0,05. Zum Beispiel
ist zur Schaffung von ΔVCE = 100 V und CGC/CGE = 0,05 V,
ΔVGE = 5 V gemäß Gleichung (1). In diesem Fall wird die
Gate-Spannung im Vergleich zu der Gate-Spannung bei normalem
Betrieb um 5 V erhöht, so daß der Kollektorstrom IC ansteigt
und ein Einrasten unmittelbar erfolgen kann.
-
Durch Reduzieren des Werts des Gate-Widerstands RG läßt sich
das Einrasten aufgrund der Spannungserhöhung des kapazitiven
Komponenten in gewissem Ausmaß mildern. Wenn jedoch der
Widerstandswert des Gate-Widerstands RG zu sehr reduziert
wird, wird eine Veränderung dV/dt beim Umschalten auf die
Spannungsquelle VGE2 groß, so daß die Wahrscheinlichkeit
eines Einrastens der IGBT-Vorrichtung Q0 besteht. Daher sind
mehrere Zehn Ohm bis mehrere Hundert Ohm Widerstand für den
Gate-Widerstand RG erforderlich. Es ist allgemein bekannt,
daß bei zu starkem Erhöhen des Widerstands die Schaltzeit
lang wird und Leistungsverluste zum Zeitpunkt des
Umschaltens erhöht werden, so daß ein Schalten mit hoher Frequenz
schwierig wird.
-
Bei der herkömmlichen Treiberschaltung wird zur Vermeidung
des vorstehend beschriebenen Einrastens die Gate-Spannung
bei dem normalen Betrieb unter Verwendung einer niedrigen
Spannung der Spannungsquelle VGE1 reduziert. Auf diese Weise
wird der Betrag eines normalen Kollektorstroms IC in der
IGBT-Vorrichtung Q0 niedrig gehalten, und aus diesem Grund
tritt ein Einrasten selbst dann nicht auf, wenn der
Kollektorstrom IC durch die kurzgeschlossene Last LD erhöht wird.
Ein Erhöhen des Durchlaßwiderstands der IGBT-Vorrichtung Q0
verstärkt jedoch Leistungsverluste bei anderen
Schaltungselementen als der Last LD.
-
Eine Treiberschaltung für eine herkömmliche
IGBT-Vorrichtung, die in der vorstehend beschriebenen Weise ausgebildet
ist, treibt die IGBT-Vorrichtung Q0 mit der relativ
niedrigen Gate-Spannung, so daß kein Einrasten der
IGBT-Vorrichtung Q0 hervorgerufen wird. Eine solche Treiberschaltung hat
daher die Nachteile, daß der Durchlaßwiderstand der IGBT-
Vorrichtung Q0 hoch ist und daß ein beträchtlicher
Leistungsverlust
bei der IGBT-Vorrichtung Q0 hervorgerufen
wird.
-
Spezielle Komponenten, die als solche in MOSFETs bekannt
sein können, sind z.B. in der deutschen Patentanmeldung DE-A
38 21 065 offenbart.
-
Die Patents Abstracts of Japan, Bd. 11, Nr. 113 (E-497)
(2560), 9. April 1987, und die JP-A-61 261 929 beschreiben
eine Treiberschaltung für einen MOSFET mit leitfähiger
Modulation des Treiber-Typs (BIFET), der mit einer Last
verbunden ist, um der Last einen Strom zuzuführen, wobei die
Treiberschaltung folgendes aufweist:
-
- eine Gate-Durchlaßvorspannungsquelle zum Anlegen einer
Gate-Durchlaßvorspannung an das Gate des BIFET, um den
BIFET zu treiben;
-
- einen Spannungsteiler, der zwischen das Drain des BIFET
und die Source des BIFET geschaltet ist und einen
Zwischenpunkt zur Abgabe einer geteilten Spannung hat;
-
- einen Strompfad, der zwischen dem Gate des BIFET und
einem Anschluß, der eine vorbestimmte Spannung hat,
angeordnet ist;
-
- einen MOS-Transistor, der ein Gate hat, das mit dem
Zwischenpunkt des Spannungsteilers verbunden ist, und eine
Source und einen Drain hat, die in dem Strompfad in Reihe
angeordnet sind;
-
- einen Ausgangswiderstand, der zwischen das Gate des BIFET
und die Gate-Durchlaßvorspannungsquelle geschaltet ist;
und
-
- ein Schaltelement, das zwischen die
Gate-Durchlaßvorspannungsquelle und das Gate des BIFET geschaltet ist und
ein- und ausgeschaltet wird, um den BIFET umzuschalten.
-
Die Aufgabe der vorliegenden Erfindung besteht in der
Schaffung einer Treiberschaltung für eine IGBT-Vorrichtung, die
ein Einrasten der IGBT-Vorrichtung verhindert und in der
Lage ist, unerwünschte Leistungsverluste zu reduzieren.
-
Gelöst wird diese Aufgabe in vorteilhafter Weise durch die
Merkmale des Anspruchs 1.
-
Die vorliegende Erfindung wird anhand der nachfolgenden
ausführlichen Beschreibung der vorliegenden Erfindung in
Verbindung mit den Begleitzeichnungen noch deutlicher; darin
zeigen:
-
Fig. 1A ein Diagramm unter Darstellung des Symbols für
eine IGBT-Vorrichtung;
-
FIG. 1B ein Diagramm unter Darstellung einer der
IGBT-Vorrichtung äquivalenten Schaltung;
-
Fig. 2 ein Schaltungsdiagramm einer herkömmlichen
Treiberschaltung einer IGBT-Vorrichtung;
-
Fig. 3 ein Schaltungsdiagramm einer Treiberschaltung der
IGBT-Vorrichtung eines Ausführungsbeispiels gemäß
der vorliegenden Erfindung;
-
Fig. 4 ein Zeitdiagramm unter Darstellung einer
Kurvenform der Gate-Spannung bei normalem Betrieb der in
Fig. 3 gezeigten Schaltung;
-
Fig. 5 ein Zeitdiagramm unter Darstellung von
Kurvenformen einer Kollektor-Emitter-Spannung und eines
Kollektorstroms bei dem normalen Betrieb der in
Fig. 3 gezeigten Schaltung;
-
Fig. 6 ein Zeitdiagramm unter Darstellung einer
Kurvenform einer Gate-Spannung der in Fig. 3 gezeigten
Schaltung im Fall eines Kurzschlusses einer Last;
-
Fig. 7 ein Zeitdiagramm unter Darstellung von
Kurvenformen einer Kollektor-Emitter-Spannung und eines
Kollektorstroms der in Fig. 3 gezeigten Schaltung
im Fall eines Kurzschlusses der Last;
-
Fig. 8 eine graphische Darstellung unter
Veranschaulichung der Beziehung zwischen der Kollektor-
Emitter-Spannung und einem Strom IR;
-
Fig. 9A eine Schnittansicht eines VDMOS-Transistors;
-
Fig. 9B eine Draufsicht auf den in Fig. 9A gezeigten
VDMOS-Transistor.
-
Ein Ausführungsbeispiel gemäß der vorliegenden Erfindung
wird nun in Verbindung mit den Begleitzeichnungen
beschrieben. Fig. 3 zeigt ein Schaltungsdiagramm einer
Treiberschaltung einer IGBT-Vorrichtung gemäß einem Ausführungsbeispiel
der vorliegenden Erfindung.
-
Eine Schalteinheit SU ist mit Spannungsquellen VGE1, VGE2
ausgestattet. Ein auf negativem Potential liegender Anschluß
der Spannungsquelle VGE1 und ein auf positivem Potential
liegender Anschluß der Spannungsquelle VGE2 sind geerdet.
Der auf positivem Potential liegende Anschluß der
Spannungsquelle VGE1 ist über einen Ausgangswiderstand R0 und ein
Schaltelement S1 mit einem Ausgangspunkt OUT verbunden, und
der auf negativem Potential liegende Anschluß der
Spannungsquelle VGE2 ist über ein Schaltelement S2 mit dem
Ausgangspunkt OUT verbunden. Ansprechend auf ein Steuersignal von
dem Steuersystem SY wird der EIN/AUS-Zustand der
Schaltelemente S1, S2 bestimmt.
-
Der Ausgangspunkt OUT ist mit einem Gate einer
IGBT-Vorrichtung Q0 über einen Gate-Widerstand RG verbunden. Die IGBT-
Vorrichtung Q0 ist mit ihrem Emitter geerdet und mit ihrem
Kollektor mit einem auf positivem Potential liegenden
Anschluß einer Spannungsquelle VCC über eine Last LD und einen
Stromsensor CS verbunden. Ein auf negativem Potential
liegender Anschluß der Spannungsquelle VCC ist geerdet. Ferner
sind Kapazitäten CGC und CGE zwischen dem Gate und dem
Kollektor bzw. zwischen dem Gate und dem Emittter als
parasitäre Kapazität vorhanden.
-
Ein Ausgangssignal des Stromsensors CS wird einem
Steuersystem SY zugeführt. Wenn der Stromsensor CS einen Überstrom
feststellt, führt das Steuersystem SY seinen Schutzbetrieb
durch, damit sich das Schaltemenent S1 im AUS-Zustand
befindet und sich das Schaltelement S2 im EIN-Zustand befindet,
wodurch sich die IGBT-Vorrichtung Q0 zwangsläufig im AUS-
Zustand befindet.
-
Ein Verbindungspunkt des Ausgangswiderstands R0 und des
Schaltelements S1 ist mit einem Drain eines MOS-Transistors
QM über einen Widerstand RL verbunden. Die Source des MOS-
Transistors QM ist mit der Anode einer Diode D1 verbunden,
und die Kathode der Diode D1 ist mit Massepotential
verbunden. Ein Strom FL fließt den Pfad in einer in Fig. 3
gezeigten Richtung entlang. Die Diode D1 dient dazu, ein Fließen
des Stroms LL in umgekehrter Richtung zu verhindern. Der
Widerstand R1 dient zum Begrenzen des Werts des Stroms IL.
-
Der Kollektor der IGBT-Vorrichtung Q0 ist mit der Anode
einer Diode D2 verbunden, und die Kathode der Diode D2 ist
mit der Kathode einer Zenerdiode DZ verbunden. Die Anode der
Zenerdiode DZ ist über die Widerstnde R1 und R2 geerdet,
die als Potentialteiler dienen. Ein Strom IR fließt in einer
in Fig. 3 gezeigten Richtung den Pfad entlang. Die Diode D2
dient dazu, ein Fließen des Stroms IR in umgekehrter
Richtung zu verhindern, wobei sie nicht von essentieller
Bedeutung ist. Ein Verbindungspunkt des Widerstands R1 und des
Widerstands R2 ist mit dem Gate des MOS-Transistors QM
verbunden.
-
Eine Flywheel- bzw. Schwungraddiode DW ist zwischen dem
Kollektor und dem Emitter der IGBT-Vorrichtung Q0 integriert,
und zwar normalerweise in Antiparallelschaltung dazu. Die
Schwungraddiode DW ist mit ihrer Anode mit dem Emitter der
IGBT-Vorrichtung Q0 und mit ihrer Kathode mit dem Kollektor
derselben verbunden. Wie zu erkennen ist, fließt ein
Kollektorstrom IC von dem Kollektor zu dem Emitter in der IGBT-
Vorrichtung Q0.
-
Normalerweise ist die gesamte Treiberschaltung als
Brückenschaltung ausgebildet, die aus mehreren Zweigen besteht. Die
in Fig. 3 gezeigte Treiberschaltung entspricht einem dieser
Zweige, und andere Zweige besitzen eine ähnliche Ausbildung.
Die Verschaltung zwischen den Zeigen ist derart ausgebildet,
daß eine Flywheel-Diode DX in einem weiteren Zweig AR mit
den gegenüberliegenden Enden der Last LD in
Antiparallelschaltung dazu verbunden ist.
-
Im folgenden wird eine Betriebsweise der Treiberschaltung
beschrieben. Fig. 4 und 5 zeigen Zeitdiagramme unter
Darstellung von Kurvenformen jedes Elements der in Fig. 3
gezeigten Treiberschaltung bei ihrem normalen Betrieb.
-
Zu einem Zeitpunkt t < t1 befindet sich das Schaltelement S1
der Fig. 3 in dem AUS-Zustand, und das Schaltelement S2
befindet sich im EIN-Zustand. Im Normalbetrieb werden die
Schaltelemente S1 und S2 abwechselnd EIN- und
AUS-geschaltet, und ansprechend darauf wird die IGBT-Vorrichtung Q0 mit
einer vorbestimmten Frequenz umgeschaltet. Der auf negativem
Potential liegende Anschluß der Spannungsquelle VGE2 ist mit
dem Gate der IGBT-Vorrichtung Q0 über das Schaltelement S2
und den Gate-Widerstand RG verbunden. Wie unter Bezugnahme
auf Fig. 4 zu sehen ist, wird während dieser Periode eine
negative Spannung (-VGE2) angelegt, um die IGBT-Vorrichtung
Q0 zum Abschalten zu veranlassen. Wie unter Bezugnahme auf
Fig. 5 zu sehen Lst, fließt kein Kollektorstrom IC, und die
Versorgungsspannung VCC wird als Kollektor-Emitter-Spannung
VCE angelegt.
-
Da eine sehr hohe Versorgungsspannung VCC an einen Pfad
bestehend aus den Dioden D2 und DZ und den Widerständen R1 und
R2 angelegt wird, fließt außerdem ein Strom mit konstantem
Wert IR. Der Strom IR nimmt Teil an dem nachfolgend
beschriebenen Schutzvorgang, jedoch nicht an dem normalen
Treibbetrieb. Der Strom IR ist daher für eine solche Periode
ein Blindstrom, in der sich die IGBT-Vorrichtung Q0 im AUS-
Zustand befindet. Das Einstellen einer Konstante jedes
Elements zur Reduzierung des Blindstroms wird später noch
erläutert.
-
Zu einem Zeitpunkt t1 befindet sich das Schaltelement S1 in
dem EIN-Zustand, und das Schaltelement S2 befindet sich im
AUS-Zustand. Der auf positivem Potential liegende Anschluß
der Spannungsquelle VGE1 ist mit dem Gate der
IGBT-Vorrichtung Q0 über den Widerstand RD, das Schaltelement S1 und den
Gate-Widerstand RG verbunden. Wie in Fig. 4 gezeigt ist,
steigt die Gate-Spannung VG an und erreicht zu einem
Zeitpunkt t2 0V. Ferner erreicht die Gate-Spannung VG ein
Potential, an dem die IGBT-Vorrichtung Q0 vor dem Zeitpunkt t3
aktiv wird. In Abhängigkeit von dem Anstieg der
Gate-Spannung VG beginnt der Kollektorstrom IC vor dem Zeitpunkt t3
zu fließen. Andererseits beginnt die Spannung VCE zu sinken,
da die IGBT-Vorrichtung Q0 von dem AUS-Zustand auf den EIN-
Zustand umschaltet.
-
Im allgemeinen tritt ein Phänomen, daß die Gate-Spannung auf
einem konstanten Niveau gehalten wird, gemäß einer bekannten
Eigenart der IGBT-Vorrichtung im Anfangsstadium des EIN-
Zustands auf. Nachdem die IGBT-Vorrichtung Q0 eingeschaltet
hat, wird die Gate-Spannung VG somit bis zu einem Zeitpunkt
t4 auf einer bestimmten Spannung gehalten, und danach steigt
sie weiter an. Zu einem Zeitpunkt t5 erreicht die
Gate-Spannung VG eine Spannung, die der des auf positivem Potential
liegenden Anschluß der Spannungsquelle VGE1 vollständig
entspricht.
-
Der Kollektorstrom IC wird von dem Zeitpunkt t3 bis zu dem
Zeitpunkt t4 vorübergehend erhöht, und zwar aufgrund eines
Sperrverzögerungsstroms der Flywheel-Diode DX in dem Zweig
AR, so daß ein normaler Spitzenstrom ICPN erreicht wird.
Danach gelangt er in einen stationären Zustand, so daß ein
normaler Stromwert ICN erreicht wird, der in Abhängigkeit
von der Spannung der Spannungsquelle VGE1 bestimmt wird.
Gemäß dem EIN-Übergang der IGBT-Vorrichtung Q0 sinkt die
Spannung VCE von dem Zeitpunkt t3 zu dem Zeitpunkt t4 ab.
Nach dem Zeitpunkt t4 erreicht sie eine Sättigungsspannung
VCES, da die IGBT-Vorrichtung Q0 den vollständigen EIN-
Zustand erreicht.
-
Fig. 6 und 7 zeigen Zeitdiagramme unter Darstellung von
Kurvenformen jedes Teils der Treiberschaltung im Fall eines
Kurzschlusses der Last.
-
Im Gegensatz zu dem später erläuterten Schutzvorgang, wird
nun der Betrieb der in Fig. 2 gezeigten herkömmlichen
Treiberschaltung im Fall eines Kurzschlusses der Last
beschrieben.
Diese herkömmliche Treiberschaltung entspricht einer
Schaltung, in der eine Schutzschaltung bestehend aus den
Dioden D1, D2 und DZ, den Widerständen R1, R2 und RL sowie
dem MOS-Transistor QM im Gegensatz zu der Schaltung der Fig.
1 eliminiert ist und somit keine Schutzfunktion vorhanden
ist.
-
Es sei angenommen, daß die Last LD vor dem Zeitpunkt t3
kurzgeschlossen wird. Wie unter Bezugnahme auf Fig. 6 zu
sehen ist, ist eine Kurve der Gate-Spannung VG im Fall des
Kurzschlusses der Last LD identisch mit der Kurve der Gate-
Spannung VG im normalen Betrieb, wie er vorstehend unter
Bezugnahme auf Fig. 4 erläutert wurde, in Abhängigkeit von
dem EIN/AUS-Zustand der Schaltelemente S1 und S2 vor dem
Zeitpunkt t5.
-
Da die Versorgungsspannung VCC aufgrund der
kurzgeschlossenen Last LD direkt an den Kollektor angelegt wir, geht die
Gate-Spannung VG nach dem Zeitpunkt t5 übergangsweise nach
oben, und zwar um einen Spannunganstieg ΔVGE proportional zu
dem Kapazitätsverhältnis CGC/CGE, bis der Zeitpunkt t6
erreicht ist. Danach sinkt die Gate-Spannung VG auf die
Spannung des auf positivem Potential liegenden Anschlusses der
Spannungsquelle VGE1 ab, so daß ein stationärer Zustand
erreicht ist.
-
Wie unter Bezugnahme auf Fig. 7 zu sehen ist, beginnt der
Kollektorstrom IC vor dem Zeitpunkt t3 ansprechend auf den
Anstieg in der Gate-Spannung VG zu fließen, wonach er
ansteigt. Gemäß dem gesteigerten Betrag der Spannung VGE wird
er vorübergehend erhöht und erreicht den Spitzenstrom ICPS
im Fall des Kurzschlusses der Last LD zum Zeitpunkt t6. Der
Strom gelangt danach in einen stationären Zustand und
erreicht einen konstanten Stromwert ICS im Fall des
Kurzschlusses der Last LD.
-
Für eine Zeitdauer ab dem Zeitpunkt t3 bis zu dem Zeitpunkt
t4, in der die IGBT-Vorrichtung Q0 in den vollständigen EIN-
Zustand überführt wird, sinkt die Kollektor-Emitter-Spannung
VCE vorübergehend von der Versorgungsspannung VCC ab, da ein
geringer Kollektorstrom IC fließt und der Kollektor-Emitter-
Widerstand der IGBT-Vorrichtung Q0 ebenfalls gering ist.
Danach wird bei Steigerung des Kollektorstroms IC der
Kollektor-Emitter-Widerstand der IGBT-Vorrichtung Q0 hoch. Da die
Last LD kurzgeschlossen ist, steigt ferner die Kollektor-
Emitter-Spannung VCE auf die Versorgungsspannung VCC an und
erreicht diese fast in dem stationären Zustand nach dem
Zeitpunkt t6.
-
Im stationären Zustand nach dem Zeitpunkt t6 wird die
Kollektor-Emitter-Spannung VCE fast auf der Versorgungsspannung
VCC gehalten, und somit ist der Stromwert ICS im Fall des
Kurzschlusses der Last LD viel höher als der normale
Stromwert ICN, der vorstehend unter Bezugnahme auf Fig. 5 erwähnt
wurde, wobei er zum Beispiel 6 bis 7 mal so hoch ist wie der
im Normalbetrieb fließende Nennstrom.
-
Bei der vorstehend beschriebenen Treiberschaltung ohne
Schutzfunktion kann in der IGBT-Vorrichtung Q0 unmittelbar
ein Einrasten verursacht werden, da im Fall des
Kurzschlusses der Last ein vorübergehend erhöhter Spitzenstrom ICPS
vorliegt.
-
Selbst wenn im Fall eines Kurzschlusses der Last LD kein
Einrasten in der IGBT-Vorrichtung Q0 aufgrund des
Spitzenstroms ICPS stattfindet, kann ein Einrasten durch einen
Stromanstieg aufgrund von Wärmeerzeugung erfolgen, wie dies
nachfolgend noch erläutert wird.
-
Wie bereits beschrieben wurde, wird eine solche
Treiberschaltung normalerweise durch das Steuersystem SY zum
Steuern der Schaltelemente S1, S2 geschützt. Üblicherweise
dauert es jedoch ca. 30 µs, bis der Stromsensor CS einen
Überstrom erfaßt, der durch einen anomalen Betrieb, wie ein
Kurzschließen der Last LD verursacht ist, und bis das
Steuersystem SY das Schaltelement S1 veranlaßt, den AUS-
Zustand einzunehmen, sowie das Schaltelement S2 veranlaßt,
den EIN-Zustand einzunehmen, um dadurch die IGBT-Vorrichtung
Q0 zum Ausschalten zu zwingen. Wenn die Last LD
kurzgeschlossen ist, fließt der Kollektorstrom IC, dessen
Stromwert ICS das 6- bis 7-fache des Nennstroms beträgt, selbst
in dem stationären Zustand nach dem Zeitpunkt t6, und aus
diesem Grund wird ein Einrasten durch Wärmeerzeugung in ca.
5 - 30 µs verursacht. Der Schutzbetrieb des Steuersystems SY
wird somit unzulänglich.
-
Im folgenden wird die Arbeitsweise der in Fig. 3 gezeigten
Treiberschaltung beschrieben, die eine wirksame
Schutzfunktion besitzt.
-
Der Betrieb vor dem Zeitpunkt t4 ist der selbe wie bei der
vorstehend beschriebenen Schaltung ohne Schutzfunktion. Nach
dem Zeitpunkt t4 wird die Kollektor-Emitter-Spannung VCE der
IGBT-Vorrichtung Q0 erhöht. Wenn die
Kollektor-Emitter-Spannung VCE höher ist als die Summe aus der Zenerspannung VZ
der Zenerdiode DZ und einer Vorwärtsspannung VF der Diode
D2, fließt der Strom IC gemäß einer Kennlinie, wie sie in
Fig. 8 gezeigt ist. Die V-I-Kennlinie nimmt einen monotonen
Anstieg an, obwohl sie von der Kennlinie der Dioden D2 und
DZ abhängig ist, und der Strom IR wird in Abhängigkeit von
einem Anstieg in der Spannung VCE erhöht.
-
Die Gate-Spannung des MOS-Transistors QM ist mit IR x R2
angegeben. Die Kollektor-Emitter-Spannung VCE, wenn die
Gate-Spannung IR x R2 über der Summe einer vorbestimmten
Schwellenspannung VTH liegt, bei der der MOS-Transistor QM
einschaltet, sowie die Vorwärtsspannung VF der Diode D1 ist
vorliegend als Schwellenspannung VCET definiert. Wenn die
Kollektor-Emitter-Spannung VCE über die Schwellenspannung
VCET ansteigt, schaltet der MOS-Transistor QM ein und
verursacht ein Fließen des Stroms IL. Als Ergebnis hiervon hat
die Spannung an dem Ausgangspunkt OUT in der Schalteinheit
SU, d.h. die Gate-Spannung VG der IGBT-Vorrichtung Q0,
denselben Wert wie eine eingeschränkte Gate-Spannung VGL, die
sich gemäß folgender Formel (2) ergibt:
-
VGL = LL x (RL + rDS) + VF ...(2),
-
wobei rDS der Drain-Source-Widerstand im EIN-Zustand des
MOS-Transistors QM ist. Der Spitzenstromwert des
Kollektorstroms IC, der bei Erreichen der Schwellenspannung VCET
durch die Kollektor-Emitter-Spannung VCE zum Starten eines
Begrenzungsvorgangs fließt, muß so niedrig sein, daß nicht
sofort ein Einrasten in der IGBT-Vorrichtung Q0
hervorgerufen werden kann. Genauer gesagt muß eine Konstante jedes
Elements derart festgelegt werden, daß die
Kollektor-Emitter-Spannung VCE eine Schwellenspannung VCET erreicht und
der MOS-Transistor QM einschaltet, bevor der Zeitpunkt t6
erreicht wird, wenn der Spitzenstrom ICPS im Fall des
Kurzschlusses der Last fließt, und zwar sobald wie möglich nach
dem Zeitpunkt t4. Mit einer solchen Festlegung ist es
möglich, ein Einrasten in der IGBT-Vorrichtung Q0 aufgrund des
Spitzenstroms ICPS im Fall des Kurzschlusses der Last LD zu
verhindern.
-
Wenn jedoch die Schwellenspannung VCET übermäßig niedrig
eingestellt ist, so daß der Zeitpunkt des Starts des
Schutzbetriebs nach vorne verlegt wird, kann der Zeitpunkt des
Beginns des normalen Treibvorgangs verzögert werden oder der
Schutzvorgang kann aufgrund von Rauschen oder dergleichen
fälschlicherweise gestartet werden. Die Schwellenspannung
VCET muß somit auf einem Niveau festgelegt werden, auf dem
sowohl der normale Betrieb als auch der Schutzbetrieb
problemlos durchgeführt werden können. Das Einstellen des
Zeitpunkts zum Schalten des MOS-Transistors QM in den EIN-
Zustand wird im folgenden noch ausführlicher erläutert.
-
Wie unter Bezugnahme auf Fig. 6 zu sehen ist, ist aufgrund
der Tatsache, daß die Konstante jedes Elements der Gleichung
(2) derart festgelegt ist, daß die eingeschränkte Gate-
Spannung VGL einen ausreichend niedrigen Wert hat, der
Kollektorstrom IC im Schutzbetrieb selbst dann auf einen
ausreichend niedrigen Stromwert ICL begrenzt ist, wenn eine
beträchtliche hohe Versorgungsspannung VCC als
Kollektor-Emitter-Spannung VCE in dem stationären Zustand nach dem
Zeitpunkt t6 angelegt wird. Eine Zeitdauer ab Beginn des
Fließens eines Überstroms bis zu dem Auftreten eines Einrastens
aufgrund von Wärmeerzeugung läßt sich auf ca. 50 µs
verlängern, indem man den Stromwert ICL in etwa doppelt so groß
macht, wie den im Normalbetrieb fließenden Nennstrom. Auf
diese Weise führt das Steuersystem SY den vorstehend
genannten Schutzvorgang in wirksamer Weise aus, und ein Einrasten
aufgrund irgendeiner Wärmeerzeugung läßt sich verhindern.
-
Im folgenden wird das Einstellen einer Konstante jedes
Elements der Dioden D2 und DZ sowie der Widerstände R1 und R2
zum Reduzieren eines Blindstroms beschrieben.
-
Die Zenerdiode DZ ist als Mittel für einen Spannungsabfall
vorgesehen. Mittels der Zenerdiode DZ ist die Spannung über
den Widerständen R1 und R2 ausreichend niedriger als die
Kollektor-Emitter-Spannung VCE, und daher ist auch der Strom
IR ausreichend niedrig, selbst wenn im Fall eines
Kurzschlusses der Last LD oder zum Zeitpunkt des AUS-Zustands
der IGBT-Vorrichtung Q0 die Versorgungsspannung VCC als
Kollektor-Emitter-Spannung VCE der IGBT-Vorrichtung Q0 angelegt
wird. Wenn die Last LD nicht kurzgeschlossen ist und sich
die IGBT-Vorrichtung Q0 im normalen EIN-Zustand befindet,
wird außerdem der Strom IR durch die Zenerdiode DZ
blockiert, und somit findet kein Stromfluß in den
Widerständen R1 und R2 statt, da die Kollektor-Emitter-Spannung VCE
zu einer sehr geringen Sättigungsspannung VCES wird, wie
dies in Fig. 5 gezeigt ist.
-
Wie vorstehend beschrieben wurde, läßt sich ein Blindstrom
in den Widerständen R1 und R2 reduzieren, und der
Energieverbrauch läßt sich ebenfalls reduzieren, indem mann die
Zenerdiode DZ als Spannungsabsenkeinrichtung vorsieht.
-
Ohne die Zenerdiode DZ kann ein ausreichend hoher
Widerstandswert der Widerstände R1 und R2 zur Schaffung eines
niedrigen Energieverbrauchs bei diesen Widerständen
verwendet werden. Bei der Integration der Treiberschaltung, wie
sie in Fig. 3 gezeigt ist, ist es jedoch schwierig, einen
hohen Widerstand auf einem Halbleitersubstrat mit großer
Genauigkeit zu bilden, und ferner ist auch eine relative
große Unterbringungsfläche erforderlich. Wie vorstehend
erwähnt wurde, ist die Gate-Spannung des MOS-Transistors QM
von dem Widerstandswert der Widerstände R1 und R2 abhängig.
Wenn der Widerstandswert der Widerstände R1 und R2 stark
schwankt, treten auch starke Schwankungen des Zeitpunkts
auf, an dem die Gate-Spannung VG eine Schwellenspannung VTH
erreicht, d.h. dem Zeitpunkt des Starts des Schutzbetriebs.
Als Ergebnis hiervon wird als fertiges Produkt
möglicherweise eine Treiberschaltung hergestellt, bei der der
erwartete Schutzvorgang nicht gestartet wird.
-
In Anbetracht der vorstehend beschriebenen Situation ist es
bevorzugt, die Widerstände R1 und R2 mit relativ niedrigem
Widerstandswert zu verwenden, die eine kleine
Unterbringungsfläche benötigen und mit hoher Genauigkeit gebildet
werden können, indem man die Zenerdiode DZ verwendet, die
eine Zenerspannung VZ nach Maßgabe des Werts der
Versorgungsspannung VCC aufweist, oder indem man eine Anzahl
von Zenerdioden in Reihe schaltet, um dadurch den
Spannungsabfall in diesem Teil der Schaltung ausreichend groß zu
machen.
-
Im folgenden wird das Einstellen des Zeitpunkts beschrieben,
zu dem der MOS-Transistor QM in den EIN-Zustand geschaltet
wird.
-
Die Schwellenspannung VTH des MOS-Transistors QM läßt sich
beliebig einstellen, indem man zum Beispiel die
Konzentration der Dotierstoffionen steuert, die beim
Herstellungsvorgang in einen Kanalbereich injiziert werden. Auf diese Weise
läßt sich die Schwellenspannung VCET, mit der sich die
Schutzfunktion erzielen läßt, freier einstellen.
-
Es ist wünschenswert, daß eine Übergangsperiode, die zum
Schalten des MOS-Transistors QM aus seinem AUS-Zustand in
seinen EIN-Zustand erforderlich ist, d.h. eine Periode ab
der Anlegung der Schwellenspannung VTH an das Gate des MOS-
Transistors QM bis zum Abschluß des Einschaltens des MOS-
Transistors QM, kurz ist, damit ein Einrasten aufgrund des
Spitzenstroms ICPS im Fall des Kurzschlusses der Last LD
verhindert wird.
-
Wenn die Übergangszeit jedoch zu kurz ist, kann der MOS-
Transistor QM ansprechend auf den normalen Spitzenstrom ICPN
fälschlicherweise einschalten, wie dies nachfolgend
erläutert wird. Das heißt, wie in Fig. 5 gezeigt ist, ist während
der Periode ab dem Zeitpunkt t3 bis zu dem Zeitpunkt t4,
während der der normale Spitzenstrom ICPN fließt, die
Kollektor-Emitter-Spannung VCE noch nicht ausreichend
abgesunken, und aus diesem Grund besteht eine hohe
Wahrscheinlichkeit, daß sich die Diode D2 und die Zenerdiode DZ im EIN-
Zustand befinden. Es besteht daher auch die Möglichkeit, daß
ein Teil des Sperrverzögerungsstroms fließt, während ein
Teil des Stroms IR und die Gate-Spannung des MOS-Transistors
QM vorübergehend ansteigen, so daß der MOS-Transistor QM
fälschlicherweise einschalten könnte.
-
Die Schwellenspannung VTH ist auf einen derartigen Wert
eingestellt, daß ein solcher fehlerhafter Betrieb nicht
verursacht werden kann. Ein solcher fehlerhafter Betrieb läßt
sich dadurch sicher vermeiden, daß man die Konstruktion des
MOS-Transistors QM so auswählt, wie dies nachfolgend
beschrieben wird.
-
Fig. 9A zeigt eine Schnittansicht unter Darstellung eines
Beispiels für eine Konstruktion eines MOS-Transistors. Dabei
wird ein MOS-Transistor mit einer vertikalen doppelt
diffundierten Struktur (VDMOS), wie sie in Fig. 9A gezeigt ist,
als MOS-Transistor QM verwendet. Ein VDMOS-Transistor
besitzt die Eigenschaften einer hohen Spannungsfestigkeit und
einer hohen Strombelastbarkeit. Ferner hat er eine Struktur
mit einer höheren Kapazität der Gate-Elektrode als die
anderen Strukturen, wie dies im folgenden erläutert wird.
-
In Fig. 9A ist ein n&supmin;-leitender Diffusionsbereich 2, der mit
einer Drain-Elektrode D verbunden ist, auf einem
n&spplus;-leitenden Diffusionsbereich 1 gebildet. Die Bereiche 1, 2 wirken
als Drain. Ein p-leitender Diffusionsbereich 3 ist in dem
n&supmin;-leitenden Diffusionsbereich 2 gebildet, und ein
n&spplus;-leitender Diffusionsbereich 4, der als Source wirkt und mit einer
Source-Elektrode S verbunden ist, ist in dem p-leitenden
Diffusionsbereich 3 gebildet. In der Oberfläche des
p-leitenden Diffusionsbereichs 3 ist zwischen dem n&spplus;-
leitenden Diffusionsbereich 4 und dem n&supmin;-leitenden
Diffusionsbereich 2 ein Kanalbereich 5 gebildet. Über dem
Kanalbereich 5 und dem n&supmin;-leitenden Diffusionsbereich ist
zwischen dem einem Kanalbereich 5 und dem anderen eine Gate-
Elektrode 7 auf einer Gate-Isolierschicht 6 gebildet.
-
Fig. 9B zeigt eine schematische Ansicht unter Darstellung
einer Draufsicht auf eine Zelleneinheit des in Fig. 9A
dargestellten VDMOS-Transistors. Wie in Fig. 9B gezeigt ist,
besitzt der Kanalbereich 5 eine ebene Struktur in Form eines
Rechtecks, dessen Seiten jeweils eine Länge L besitzen,
wobei die Größe der Gate-Elektrode 7 in Abhängigkeit von der
Länge L bestimmt wird.
-
Vorzugsweise wird als MOS-Transistor QM ein MOS-Transistor
ausgewählt, der eine große Länge L auf der Seite des
Kanalbereichs 5 und einen niedrigen Widerstand rDS zwischen Drain
und Source in seinem leitenden Zustand, d. h. eine hohe
Stromleitfähigkeit, sowie eine Gate-Elektrode 7 besitzt, die
eine hohe Kapazität aufweist. Mit einem solchen
MOS-Transistor QM läßt sich eine Treiberschaltung erzielen, bei der
sich ein nicht notwendiger Schutzvorgang vermeiden läßt, da
die Gate-Spannung hinsichtlich des momentanen Spitzenstroms
ICPN nicht nennenswert ansteigt und die Gate-Spannung
hinsichtlich des Spitzenstroms ICPS im Fall eines Kurzschlusses
der Last LD, wenn ein Überstrom länger als eine bestimmte
Zeitdauer fließt, in ausreichender Weise ansteigt, so daß
ein erforderlicher Schutzvorgang gestartet werden kann.
-
Die Kapazität der Gate-Elektrode 7 läßt sich dadurch
steigern, daß man eine große Anzahl von Zelleneinheiten, wie
diese in Fig. 9B dargestellt sind, ausbildet und diese
parallel zueinander schaltet. Außerdem ist eine Steigerung
dadurch möglich, daß man die Dicke der Gate-Oxidschicht 6
reduziert oder man die Dicke der Oxidschicht auf der Gate-
Elektrode 7 oder die Übergangskapazität des pn-Übergangs
einstellt. Die Gate-Kapazität läßt sich im Hinblick auf
andere Strukturen, wie einen kammartigen oder hexagonalen
VDMOS-Transistor, in ähnlicher Weise steuern.
-
Zum Beispiel beträgt eine erforderliche Zeitdauer von dem in
Fig. 7 gezeigten Zeitpunkt t1 bis zu dem Zeitpunkt t6, wenn
der Spitzenstrom ICPS fließt, ca. 2 - 3 µs. Ferner beträgt
eine erforderliche Zeitdauer ab dem in Fig. 5 gezeigten
Zeitpunkt t1 bis zu dem Zeitpunkt, an dem der normale
Spitzenstrom ICPN fließt, ca. 0,1 µs bei einer
IGBT-Vorrichtung für eine hohe Frequenz und ca. 0,8 - 1,0 µs bei einer
IGBT-Vorrichtung für eine niedrige Frequenz. Unter den
Bedingungen solcher Zahlenwerte läßt sich der MOS-Transistor
QM ohne Fehlerbetrieb nach dem Zeitpunkt des Fließens des
normalen Spitzenstroms ICPN sowie bis zu dem Zeitpunkt des
Fließens des Spitzenstroms ICPS im Falle eines Kurzschlusses
der Last LD recht gut einschalten, um dadurch ein Einrasten
aufgrund des Spitzenstroms ICPS zu verhindern, und zwar
durch entsprechendes Auswählen der Konstruktion des MOS-
Transistors QM, wobei in erster Linie die Gate-Kapazität
gesteuert wird, obwohl die Auswahl auch davon abhängig ist, ob
die Schalteinheit SU und die Last LD für eine hohe Frequenz
oder für eine niedrige Frequenz ausgelegt sind. Das heißt,
es wird ein MOS-Transistor mit geringer Gate-Kapazität
verwendet, wenn die IGBT-Vorrichtung für eine hohe Frequenz
dient, und es wird ein MOS-Transistor mit hoher
Gate-Kapazität verwendet, wenn die IGBT-Vorrichtung für eine niedrige
Frequenz dient.
-
Durch Verhindern, daß im Fall eines Kurzschlusses der Last
LD ein übermäßiger Kollektorstrom IC in der IGBT-Vorrichtung
Q0 fließt, läßt sich ein Einrasten aufgrund des momentanen
Spannungsanstiegs und der erzeugten Wärme verhindern, wobei
ein Fehlerbetrieb vermieden wird, so daß sich die
IGBT-Vorrichtung Q0 vor Überstrom schützen läßt.