JP2000092820A

JP2000092820A - 駆動制御装置、モジュール、および、複合モジュール

Info

Publication number: JP2000092820A
Application number: JP25794498A
Authority: JP
Inventors: Majumudaar Goorab; マジュムダールゴーラブ; Hassan Hussein Hariddo; ハッサンフッセインハリッド; Mitsutaka Iwasaki; 光孝岩崎
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1998-09-11
Filing date: 1998-09-11
Publication date: 2000-03-31
Anticipated expiration: 2018-09-11
Also published as: US6208041B1; JP3773664B2

Abstract

(57)【要約】【課題】並列接続されたスイッチング素子の電流不均
衡を高精度で解消する。【解決手段】並列接続されたｎ（≧２）個のIGBTの主
電流の検出値である電流センス電圧Ｖ_CS1〜Ｖ_CSnが、デ
ジタル形式へ変換された後に、演算処理に供される。電
流センス電圧Ｖ_CS1〜Ｖ_CSnが、定数Ｇ₁〜Ｇ_n，Ｖ
_OFFSET1〜Ｖ_OFFSETnを用いて、コレクタ電流Ｉ₁〜Ｉ_nへ
と換算された（ステップ１０３）後に、コレクタ電流Ｉ
₁〜Ｉ_nの平均値Ｉ_AVGからの偏差ΔＩ₁〜ΔＩ_nが算出さ
れる（ステップ１０４，１０５）。偏差ΔＩ₁〜ΔＩ
_nに、係数Ｋ_ijを乗じて得られる変化量ΔＶ_D1〜ΔＶ_Dn
だけ、駆動制御電圧Ｖ_D1〜Ｖ_Dnが更新される（ステップ
１０６，１０７）。駆動制御電圧Ｖ_D1〜Ｖ_Dnは、アナロ
グ形式へ変換された後、ゲート電圧Ｖ_GEとしてｎ個のIG
BTへ供給される。定数Ｇ₁〜Ｇ_n，Ｖ_OFFSET1〜
Ｖ_OFFSETn，Ｋ_ijは、ｎ個のスイッチング素子の各々ご
とに、個別に作成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、インバータ等の
電力変換機器への応用に最適な並列接続されたスイッチ
ング素子における主電流の不均一を解消するための駆動
制御装置、並びに、この駆動制御装置が組み込まれたモ
ジュールおよび複合モジュールに関し、特に、主電流の
不均一を解消する制御を高い精度で実現するための改良
に関する。

【０００２】

【従来の技術】インバータ、チョッパ、あるいは、コン
バータ等の電力変換機器の構成要素として、パワーIGB
T、パワートランジスタ、あるいは、パワーMOSトランジ
スタ等のパワースイッチング素子が、広く使用されてい
る。これらの電力変換機器に代表される応用機器におい
て、特に高い定格電流が要求される場合には、同一に設
計された複数のパワースイッチング素子が、互いに並列
に接続して使用されるのが、通例である。

【０００３】このように並列に接続された複数のパワー
スイッチング素子の間では、主電流の大きさが均一に保
たれる必要がある。なぜなら、主電流の均一性が損なわ
れると、特定のパワースイッチング素子に、負担が集中
するために、応用機器の信頼性が低下するからである。
しかしながら、複数のパワースイッチング素子の間で
は、それらが同一に設計された素子であっても、電気的
特性上の不均一が存在するのが通例である。この不均一
は、素子の製造工程の中で不可避的に発生する寄生的な
誤差に由来する。

【０００４】並列接続される複数のパワースイッチング
素子の間では、様々な特性上の不均一の中で、主電極間
の飽和電圧（例えば、IGBTおよびバイポーラトランジス
タでは、コレクタ・エミッタ間飽和電圧Ｖ_CE(sat)）に
おける不均一が、最も重要である。なぜなら、並列接続
された素子の主電極間の電圧が、最も高い飽和電圧を有
する素子によって規定されるので、より低い飽和電圧を
有する素子が、飽和電圧を高めようとして、より大きな
電流を負担するからである。

【０００５】このように、並列接続された複数のパワー
スイッチング素子は、通常において、不均一に配分され
た電流を負担するので、より高い電流を流す素子ほど、
より高い電流ストレスを被ることとなる。その結果、並
列接続された素子の全体の信頼性、あるいは、応用機器
の信頼性が、弱められることになる。

【０００６】主電流の不均一（すなわち、電流不均衡）
の問題は、負の温度係数を有するパワースイッチング素
子に対しては、より重要である。なぜなら、負の温度係
数を有する素子では、より大きな主電流が流れることに
よって素子の温度が上昇すると、それにともなって、素
子の飽和電圧が減少するからである。飽和電圧が減少す
ると、さらに大きな主電流が流れることとなる。この循
環が繰り返されることによって、特定の素子へ過大な負
担が加わり、応用機器の信頼性が低められることにな
る。

【０００７】並列に接続されたパワースイッチング素子
のそれぞれを流れる主電流の間の不均一性（アンバラン
ス）を解消することを目的とした従来の技術として、二
つのアプローチが知られる。第１は、受動的なアプロー
チである。この従来技術では、同一ないし非常に似通っ
た電気的特性を有するパワースイッチング素子が、並列
接続すべき素子として選択される。すなわち、特性上の
ばらつきが最小となるように、パワースイッチング素子
が取捨選択(screening：スクリーニング）される。

【０００８】第２は、能動的なアプローチである。この
従来技術は、特開平8-213890号公報に開示されるよう
に、主電流の不均一を抑えるように、主電流がフィード
バック制御される。すなわち、各パワースイッチング素
子を流れる主電流の大きさが、電流検出回路によって検
出され、検出された主電流の不均一を減殺するように、
制御信号が各パワースイッチング素子の制御電極へと送
られる。このフィードバック制御は、アナログ回路素子
で構成される制御回路によって実行される。

【０００９】

【発明が解決しようとする課題】第１のアプローチで
は、使用対象とされるパワースイッチング素子に、制限
が加えられる。すなわち、取捨選択の結果、使用に供さ
れない素子が出現する。このため、素子の製造におい
て、無駄が発生するという問題点があった。しかも、取
捨選択を行っても、なお、電流不均衡の問題は、完全に
は解消されないという問題点があった。なぜなら、通例
において、同一の電気的特性を有するパワースイッチン
グ素子を見出すことは、容易ではないからである。

【００１０】一方、第２のアプローチでは、主電流を均
一化するためのフィードバック制御が行われるので、電
気的特性が揃うようにパワースイッチング素子を取捨選
択する必要はない。しかしながら、フィードバック制御
を行う制御回路が、アナログ回路として構成されている
ために、電流不均衡を高い精度で解消することが困難で
あるという問題点があった。特に、様々な特性上の不均
一に対して、これらの影響を排除して電流不均衡を解消
する上で、柔軟性ある対応が困難であるという問題点が
あった。

【００１１】例えば、複数のパワースイッチング素子に
それぞれ接続される複数の電流検出回路の間において
も、これらの電流検出回路を構成する回路要素の特性に
は、製造工程の中で、不可避的な不均一が生み出される
のが通例である。この不均一は、並列に接続されたパワ
ースイッチング素子の間で、主電流の不均一の度合いを
誤って検出する源となり得る。アナログ回路では、主電
流に関する誤った検出の影響を回避することは困難であ
る。このため、第２のアプローチでは、主電流の不均一
の問題を解決するよりも、むしろ、問題を生み出すとい
う、誤ったフィードバック制御が行われる場合も起こり
得た。

【００１２】また、電流検出回路だけでなく、パワース
イッチング素子そのものの入出力特性（例えば、IGBTで
は、ゲート電圧Ｖ_GE対コレクタ電流Ｉ_Cの間の関係）、
パワースイッチング素子の駆動回路の特性、並列接続さ
れる複数のパワースイッチング素子と制御回路とを接続
する配線のレイアウト、および、制御回路自身を構成す
る回路素子の特性などにも、同様に、一般に、不均一が
存在している。そして、アナログ回路として構成される
制御回路では、これらの不均一をも考慮して電流不均衡
の解消を図るという、柔軟で精度の高い制御を実現する
ことが困難であるという問題点があった。

【００１３】この発明は、従来の技術における上記した
問題点を解消するためになされたもので、並列接続され
たスイッチング素子の電流不均衡を精度良く解消し、特
に、電流検出回路等をも含む様々な特性上の不均一をも
考慮した柔軟性の高い制御を行い得る駆動制御装置を得
ることを目的としており、さらに、この駆動制御装置が
組み込まれたモジュールおよび複合モジュールを提供す
ることを目的とする。

【００１４】

【課題を解決するための手段】第１の発明の装置は、並
列接続されたｎ（≧２）個のスイッチング素子に接続し
て使用され、前記ｎ個のスイッチング素子のｎ個の主電
流の検出値であるｎ個の電流検出信号にもとづいて、前
記ｎ個の主電流の大きさをそれぞれ制御するｎ個の制御
信号を反復的に更新して、前記ｎ個のスイッチング素子
へと供給する駆動制御装置において、前記ｎ個の電流検
出信号を、アナログ形式からデジタル形式へと変換する
Ａ／Ｄ変換部と、デジタル形式の前記ｎ個の電流検出信
号にもとづいて、デジタル演算処理を実行することによ
り、前記ｎ個の制御信号を算出する演算部と、前記演算
部で換算された前記ｎ個の制御信号を、デジタル形式か
らアナログ形式へと変換するＤ／Ａ変換部と、を備えて
いる。そして、前記演算部は、デジタル形式の前記ｎ個
の電流検出信号を前記ｎ個の主電流へと、それぞれ換算
する電流算出部と、前記電流算出部で算出された前記ｎ
個の主電流の平均値を算出し、前記ｎ個の主電流の前記
平均値からの差であるｎ個の電流偏差を算出する電流偏
差算出部と、前記ｎ個の電流偏差の各々が縮小する方向
に前記ｎ個の制御信号を更新する制御信号算出部と、を
備えている。

【００１５】第２の発明の装置は、第１の発明の駆動制
御装置において、前記ｎ個の電流検出信号と前記ｎ個の
主電流とのそれぞれの間の関係を、前記ｎ個のスイッチ
ング素子の各々ごとに個別に規定する較正データを、格
納可能な較正データ記憶部を、さらに備え、前記電流算
出部が、前記較正データ記憶部に格納される前記較正デ
ータにもとづいて、前記ｎ個の電流検出信号を前記ｎ個
の主電流へと換算する。

【００１６】第３の発明の装置は、第２の発明の駆動制
御装置において、前記演算部が、前記ｎ個のスイッチン
グ素子の各々に対して、与えられたｋ（≧１）個の主電
流に対するｋ個の電流検出信号にもとづいて、前記較正
データを作成し、前記較正データ記憶部へと格納する電
流較正部を、さらに備えている。

【００１７】第４の発明の装置は、第１ないし第３のい
ずれかの発明の駆動制御装置において、前記制御信号算
出部は、前記ｎ個の電流偏差に、それぞれ比例した量だ
け変化するように、前記ｎ個の制御信号を更新する。

【００１８】第５の発明の装置は、第４の発明の駆動制
御装置において、前記ｎ個の電流偏差と前記ｎ個の制御
信号の変化量とのそれぞれの間の比例関係を、前記ｎ個
のスイッチング素子の各々ごとに個別に規定する変換デ
ータを、格納可能な変換データ記憶部を、さらに備え、
前記制御信号算出部が、前記変換データ記憶部に格納さ
れる前記変換データにもとづいて、前記ｎ個の電流偏差
に、それぞれ比例した量だけ変化するように、前記ｎ個
の制御信号を更新する。

【００１９】第６の発明の装置は、第５の発明の駆動制
御装置において、前記演算部が、前記ｎ個のスイッチン
グ素子に共通に付与される飽和電圧の下で、前記ｎ個の
スイッチング素子の各々について、ｍ（≧２）個の制御
信号を出力し、その結果前記電流算出部によって得られ
たｍ個の主電流と、出力した前記ｍ個の制御信号とにも
とづいて、主電流と制御信号の間の変化率として、前記
変換データを作成し、前記変換データ記憶部へと格納す
る変換データ算出部を、さらに備えている。

【００２０】第７の発明の装置は、第６の発明の駆動制
御装置において、前記変換データ記憶部が、前記ｎ個の
スイッチング素子が動作中に取り得る最大の飽和電圧の
下で、前記変換データ算出部によって作成された前記変
換データを格納している。

【００２１】第８の発明の装置は、第１ないし第７のい
ずれかの発明の駆動制御装置において、前記演算部が、
プログラムにもとづいて動作するＣＰＵと、前記プログ
ラムを格納するメモリとを備え、前記演算部に含まれる
各部は、前記ＣＰＵと前記メモリとによって、等価的に
構成されている。

【００２２】第９の発明の装置は、モジュールであっ
て、第１ないし第８のいずれかの発明の駆動制御装置
と、前記ｎ個のスイッチング素子の一つとしての主素子
と、当該主素子の主電流を検出し電流検出信号を出力す
る電流検出部と、を備えており、前記駆動制御装置に
は、前記ｎ個の電流検出信号の一つとして、前記電流検
出部が出力する前記電流検出信号が入力され、前記駆動
制御装置が、前記ｎ個の制御信号の一つを、前記主素子
へ供給する。

【００２３】第１０の発明の装置は、複合モジュールで
あって、第１ないし第８のいずれかの発明の駆動制御装
置と、前記ｎ個のスイッチング素子と、これらｎ個のス
イッチング素子のｎ個の主電流を、それぞれ検出するこ
とにより、前記ｎ個の電流検出信号を得て、前記駆動制
御装置へと供給するｎ個の電流検出部と、を備えてお
り、前記駆動制御装置が、前記ｎ個の制御信号を、前記
ｎ個のスイッチング素子へ、それぞれ供給する。

【００２４】第１１の発明の装置は、第１０の発明の複
合モジュールにおいて、前記ｎ個のスイッチング素子
と、前記ｎ個の電流検出部とが、ｎ個のケースの中に、
それぞれ、個別に組み込まれており、前記ｎ個の電流検
出部の各々が、前記ｎ個のスイッチング素子の中で、同
一のケースに組み込まれたスイッチング素子の主電流を
検出する。

【００２５】第１２の発明の装置は、第１１の発明の複
合モジュールにおいて、前記ｎ個のケースの中の一つ
に、前記駆動制御装置が、さらに組み込まれている。

【００２６】

【発明の実施の形態】＜1.実施の形態１＞はじめに、実
施の形態１の駆動制御装置、モジュール、および、複合
モジュールについて説明する。

【００２７】＜1-1.概略構成＞図１は、実施の形態１の
複合モジュールの全体構成を示すブロック図である。こ
の複合モジュール２５０は、モジュール６０₁〜６０
_n（ｎ≧２）を備えている。モジュール６０₁〜６０_nに
は、それぞれ、スイッチング素子８０₁〜８０_n、電流検
出部９０₁〜９０_n、駆動部７０₁〜７０_n、および、電流
検出信号増幅部９１₁〜９１_nが備わっている。

【００２８】また、モジュール６０₁〜６０_nには、単一
の主モジュール６０₁と、少なくとも１個の副モジュー
ル６０₂〜６０_nとが含まれている。主モジュール６０₁
には、駆動制御装置５０が、さらに備わっている。この
ように、この明細書における「モジュール」とは、主電
流をスイッチングするスイッチング素子と、この素子に
接続された周辺回路とを含む複数の要素が、単一の装置
として取り扱いが可能なように、組み込まれて成る装置
を意味する。そして、「複合モジュール」とは、複数の
モジュールが互いに接続されることによって、形作られ
る装置を意味する。

【００２９】図示を略するが、モジュール６０₁〜６０_n
の各々では、好ましくは、スイッチング素子を含む複数
の回路素子が、回路基板に搭載され、この回路基板が単
一のケースに収納され、さらに、回路基板には複数の外
部端子が接続され、ケースの外部にこれらの外部端子の
端部が露出している。それによって、モジュール６０ ₁
〜６０_nの各々は、単一の装置としての取り扱いが可能
となっている。

【００３０】モジュール６０₁〜６０_nの各々のケースか
ら露出する外部端子に、配線を接続することによって、
モジュール６０₁〜６０_nの間の接続、および、モジュー
ル６０₁〜６０_nと外部の装置との接続が実現される。図
１では、モジュール６０₁〜６０_nをそれぞれ表現する枠
に沿って並んでいる「白丸」符号が、これらの外部端子
を表現している。

【００３１】スイッチング素子８０₁〜８０_nの各々は、
一般には、制御電極へ入力される信号に応答して、一対
の主電極を通じて流れる主電流の大きさを制御する半導
体素子であるが、好ましくは、パワーIGBT、パワーバイ
ポーラトランジスタ、および、パワーMOSFETなどのパワ
ー（電力用）スイッチング素子である。中でも、パワー
IGBTは、導通（オン）状態での一対の主電極間の電圧で
ある飽和電圧Ｖ_CE(sat)が低く、しかも、制御が容易な
電圧制御型であるという利点を有している。このため、
以下の説明では、スイッチング素子８０₁〜８０_nの各々
が、パワーIGBTである例を取り上げる。

【００３２】パワーIGBTであるスイッチング素子８０₁
〜８０_nの間で、一対の主電極（すなわち、コレクタ電
極とエミッタ電極）は、互いに接続されている。すなわ
ち、ｎ個のコレクタ電極は、モジュール６０₁〜６０_nに
備わる負荷端子Ｖ₊を通じて、互いに共通に接続されて
いる。また、ｎ個のエミッタ電極は、モジュール６０₁
〜６０_nに備わる負荷端子Ｖ_-を通じて、互いに共通に接
続されている。負荷端子Ｖ₊および負荷端子Ｖ_-は、外部
の電源および負荷を接続するための端子である。このよ
うにして、スイッチング素子８０₁〜８０_nは、互いに並
列に接続されている。

【００３３】モジュール６０₁〜６０_nには共通に、電圧
信号としての入力信号ＶINが、外部から入力される。ス
イッチング素子８０₁〜８０_nは、この入力信号ＶINに応
答して、互いに同時に、オン（導通）およびオフ（遮
断）する。すなわち、スイッチング素子８０₁〜８０_nは
全体として、あたかも単一のパワーIGBTであるかのよう
に動作する。

【００３４】スイッチング素子８０₁〜８０_nの制御電極
（すなわち、ゲート電極）は、それぞれ、駆動部７０₁
〜７０_nを通じて、互いに接続されている。したがっ
て、入力信号ＶINは、駆動部７０₁〜７０_nを通じて、あ
る種の変換を受けた上で、それぞれ、スイッチング素子
８０₁〜８０_nのゲート電極へ入力される。駆動部７０₁
〜７０_nは、入力信号ＶINを変換する際に、スイッチン
グ素子８０₁〜８０_nをオンさせるためのゲート電圧（エ
ミッタ電極を基準としたゲート電極の電位）の高さを、
駆動制御装置５０から送られる駆動制御電圧（制御信
号）Ｖ_D1〜Ｖ_Dnにもとづいて、調節する。

【００３５】駆動制御装置５０は、スイッチング素子８
０₁〜８０_nのそれぞれの主電流（すなわち、コレクタ電
流）の大きさを表現する電流センス電圧（電流検出信
号）Ｖ_CS1〜Ｖ_CSnにもとづいて、これらのコレクタ電流
の間の不均一を減殺するように、駆動制御電圧Ｖ_D1〜Ｖ
_Dnを算出する。すなわち、駆動制御装置５０は、並列接
続されたスイッチング素子８０₁〜８０_nの間での電流不
均衡を解消するように、スイッチング素子８０₁〜８０_n
の主電流を、フィードバック制御する装置である。後述
するように、駆動制御装置５０は、デジタル信号処理を
通じて、フィードバック制御を実行する。

【００３６】スイッチング素子８０₁〜８０_nのエミッタ
電極へ、それぞれ、接続された電流検出部９０₁〜９０_n
によって、スイッチング素子８０₁〜８０_nのコレクタ電
流が、それぞれ、検出される。その結果、電流検出部９
０₁〜９０_nから、コレクタ電流の検出値としての電流セ
ンス電圧Ｖ_CS1〜Ｖ_CSnが生成される。電流センス電圧Ｖ
_CS1〜Ｖ_CSnは、電流検出信号増幅部９１₁〜９１_nで増幅
された後に、駆動制御装置５０へと伝送される。

【００３７】モジュール６０₁〜６０_nの各々に備わる複
数の外部端子の中には、電源電圧の供給を受けるための
正極電源端子Ｖ_DDおよび負極電源端子COMが含まれる。
駆動制御装置５０および電流検出信号増幅部９１₁〜９
１_nには、これらの電源端子を通じて電源電圧が供給さ
れる。また、モジュール６０₁〜６０_nには、各要素を互
いに接続するための配線が配設されている。

【００３８】例えば、配線７４₁〜７４_nは、それぞれ、
駆動部７０₁〜７０_nと、スイッチング素子８０₁〜８０_n
のゲート電極とを接続する。配線７５₁〜７５_nは、それ
ぞれ、駆動部７０₁〜７０_nと、スイッチング素子８０₁
〜８０_nのエミッタ電極とを接続する。また、配線９９₁
〜９９_nは、それぞれ、電流検出部９０₁〜９０_nと、電
流検出信号増幅部９１₁〜９１_nとを接続する。

【００３９】＜1-2.各要素の構成＞図２は、駆動制御装
置５０の内部構成を示すブロック図である。駆動制御装
置５０には、信号処理部５１、記憶部５６、および、出
力増幅部５５が備わっている。また、信号処理部５１に
は、Ａ／Ｄ変換部５２、演算部５３、および、Ｄ／Ａ変
換部５４が備わっている。さらに、出力増幅部５５に
は、バッファ５５₁〜５５_nが備わっている。

【００４０】記憶部５６は、電源なしで記憶内容を保持
できる半導体メモリ、例えば、ＲＯＭ、および、電池で
バックアップされたスタティックＲＡＭで構成されるの
が望ましい。特に望ましくは、書き込みが容易で、バッ
クアップ電池が不要な、ＥＰＲＯＭが用いられる。Ａ／
Ｄ変換部５２およびＤ／Ａ変換部５４には、周知のＡ／
ＤコンバータおよびＤ／Ａコンバータが、それぞれ、利
用可能である。

【００４１】信号処理部５１は、電流センス電圧Ｖ_CS1
〜Ｖ_CSnを受信し、これに処理を施すことによって、駆
動制御電圧Ｖ_D1〜Ｖ_Dnを算出する。信号処理部５１へ入
力されたアナログ形式の電流センス電圧Ｖ_CS1〜Ｖ
_CSnは、Ａ／Ｄ変換部５２で、デジタル形式の信号へと
変換される。演算部５３は、デジタル形式の電流センス
電圧Ｖ_CS1〜Ｖ_CSnに対して、所定のデジタル演算処理を
実行することによって、デジタル形式の駆動制御電圧Ｖ
_D1〜Ｖ_Dnを、算出する。演算部５３は、演算処理を実行
する際に、記憶部５６をアクセスする。デジタル形式の
駆動制御電圧Ｖ_D1〜Ｖ_Dnは、Ｄ／Ａ変換部５４によっ
て、アナログ形式の信号へと変換される。

【００４２】出力増幅部５５は、信号処理部５１で算出
された駆動制御電圧Ｖ_D1〜Ｖ_Dnを増幅する。すなわち、
出力増幅部５５へ入力されるアナログ形式の駆動制御電
圧Ｖ_D1〜Ｖ_Dnは、バッファ５５₁〜５５_nによって、それ
ぞれ増幅される。増幅された駆動制御電圧Ｖ_D1〜Ｖ
_Dnは、それぞれ、駆動部７０₁〜７０_nへと伝送される。

【００４３】図３は、駆動部７０₁〜７０_nを代表して、
駆動部７０₁の内部構成を示す回路図である。他の駆動
部７０₂〜７０_nも、この駆動部７０₁と同一に構成され
る。駆動部７０₁には、直列に接続されたｐチャネル型
のMOSFET７１とｎチャネル型のMOSFET７２で構成される
インバータが備わる。MOSFET７２のソース電極は配線７
５₁へと接続され、MOSFET７１のソース電極には駆動制
御電圧Ｖ_D1が入力される。インバータの入力、すなわ
ち、互いに共通に接続されたMOSFET７１，７２のゲート
電極には、入力信号ＶINが入力される。インバータの出
力、すなわち、互いに接続されたMOSFET７１，７２のド
レイン電極には、抵抗素子Ｒgを通じて、配線７４₁へと
接続されている。

【００４４】したがって、駆動部７０₁へ入力された入
力信号ＶINは、信号レベル（ハイレベルまたはローレベ
ル）が反転された上で、配線７４₁へと出力される。し
かも、駆動制御電圧Ｖ_D1が、インバータの電源電圧とし
て、駆動部７０₁へ供給されているので、配線７４₁へ出
力されるハイレベルの信号の電圧の高さは、駆動制御電
圧Ｖ_D1に一致する。

【００４５】配線７４₁へ出力される信号は、スイッチ
ング素子８０₁のゲート電圧（制御信号）Ｖ_GEとなる。
ハイレベルの信号が出力されると、スイッチング素子８
０₁はオンし、ローレベルの信号が出力されると、スイ
ッチング素子８０₁はオフする。したがって、スイッチ
ング素子８０₁をオンするためのゲート電圧Ｖ_GEは、駆
動制御電圧Ｖ_D1に一致する。

【００４６】したがって、スイッチング素子８０₁がオ
ンしたときにスイッチング素子８０₁を流れるコレクタ
電流の大きさが、駆動制御電圧Ｖ_D1の高さによって調節
される。駆動制御電圧Ｖ_D1が高いほど、コレクタ電流は
大きくなる。このように、駆動制御装置５０は、駆動部
７０₁〜７０_nを通じて、スイッチング素子８０₁〜８０_n
のゲート電圧を調整し、それによって、スイッチング素
子８０₁〜８０_nのコレクタ電流の大きさを制御する。

【００４７】図４〜図６は、電流検出部９０₁〜９０_nの
３通りの好ましい内部構成を示す回路図である。これら
の図は、いずれも、電流検出部９０₁〜９０_nを代表し
て、電流検出部９０₁を示している。他の電流検出部９
０₂〜９０_nも、電流検出部９０₁と同一に構成される。

【００４８】図４に示す例では、電流検出部９０₁は、
抵抗素子Ｒshを備えている。この抵抗素子Ｒshは、スイ
ッチング素子８０₁のエミッタ電極と負荷端子Ｖ_-との間
に介挿されている。このため、抵抗素子Ｒshには、スイ
ッチング素子８０₁のコレクタ電流が流れる。したがっ
て、抵抗素子Ｒshには、コレクタ電流に比例した電圧降
下が発生する。この電圧降下の高さが、エミッタ電極と
抵抗素子Ｒshとの接続点に接続されている配線９９₁を
通じて、電流センス電圧Ｖ_CS1として伝送される。

【００４９】図５に示す例でも、電流検出部９０₁は、
抵抗素子Ｒshを備えている。ただし、スイッチング素子
８０₁は、マルチエミッタ型の素子であり、コレクタ電
流の大部分が流れるエミッタ電極と、微小部分が流れる
センス電極とを備えている。センス電極を流れるセンス
電流は、コレクタ電流に比例する。エミッタ電極は、負
荷端子Ｖ_-へ接続されている。

【００５０】抵抗素子Ｒshは、センス電極と、負極電源
端子COMへ接続される配線との間に介挿されている。こ
のため、抵抗素子Ｒshには、スイッチング素子８０₁の
センス電流が流れる。したがって、抵抗素子Ｒshには、
スイッチング素子８０₁のコレクタ電流に比例した電圧
降下が発生する。この電圧降下の高さが、センス電極と
抵抗素子Ｒshとの接続点に接続されている配線９９₁を
通じて、電流センス電圧Ｖ_CS1として伝送される。

【００５１】図６に示す例では、電流検出部９０₁は、
ホール素子９４を備えている。ホール素子９４は、スイ
ッチング素子８０₁のエミッタ電極と負荷端子Ｖ_-とを接
続する配線を流れる電流を検出し、電流に比例した電圧
信号を、電流センス電圧Ｖ_CS1として出力する。電流セ
ンス電圧Ｖ_CS1は、ホール素子９４に接続された配線９
９₁を通じて伝送される。

【００５２】図６の例では、ホール素子９４が用いられ
るので、電流検出の精度が高いという利点がある。これ
に対して、図４および図５の例では、電流検出部９０₁
の製造に要するコストが低廉であり、しかも、サイズを
小さくすることができるという利点がある。特に、図５
の例では、抵抗素子Ｒshを流れる電流が微小であるため
に、電力損失が低く、しかも、抵抗素子Ｒshを低電力の
素子として構成し得るという利点がある。

【００５３】図７は、電流検出信号増幅部９１₁〜９１_n
を代表して、電流検出信号増幅部９１₁の内部構成を示
す回路図である。他の電流検出信号増幅部９１₂〜９１_n
も、電流検出信号増幅部９１₁と同一に構成される。電
流検出信号増幅部９１₁には、演算増幅器９５、およ
び、抵抗素子R1,R2が備わっている。抵抗素子R1は、演
算増幅器９５の出力と反転入力との間に介挿されること
により、負帰還ループを形成している。抵抗素子R2は、
反転入力と、負極電源端子COMに接続される配線との間
に介挿されている。

【００５４】このように、電流検出信号増幅部９１
₁は、演算増幅器を用いた周知の非反転増幅器として構
成されている。電流検出部９０₁から出力された電流セ
ンス電圧Ｖ_CS1は、配線９９₁を通じて、演算増幅器９５
の非反転入力へと伝送される。その結果、演算増幅器９
５の出力から、増幅された電流センス電圧Ｖ_CS1が出力
される。増幅された電流センス電圧Ｖ_CS1は、駆動制御
装置５０へと伝送される。

【００５５】＜1-3.演算部の処理の概略＞つぎに、演算
部５３で実行される演算処理の概略を説明する。図８
は、スイッチング素子８０₁〜８０_nに用いられるIGBTの
出力特性を示すグラフである。すなわち、図８には、様
々なゲート電圧Ｖ_GE(i)（ここで、ｉ＝１〜６であり、
Ｖ_GE(i+1)＞Ｖ_GE(i)である）に対するコレクタ電流Ｉ_C
と飽和電圧Ｖ_CE(sat)との間の関係が示されている。

【００５６】図８が示すように、飽和電圧Ｖ
_CE(sat)は、コレクタ電流Ｉ_Cとゲート電圧Ｖ_GEとに、お
およそ比例して変化する。このため、不均一な飽和電圧
Ｖ_CE(sat)を有し、並列接続されたスイッチング素子８
０₁〜８０_nに対して、演算部５３は、低い飽和電圧Ｖ
_CE(sat)を有するスイッチング素子（大きなコレクタ電
流Ｉ_Cが流れる素子）に対しては、駆動制御電圧を低く
し、逆に、高い飽和電圧Ｖ_CE(sat)を有するスイッチン
グ素子（小さいコレクタ電流Ｉ_Cが流れる素子）に対し
ては、駆動制御電圧を高くすることによって、並列接続
されたスイッチング素子の間での電流不均衡を解消す
る。

【００５７】このことは、図９および図１０を用いて、
さらに説明することができる。図９は、飽和電圧Ｖ
_CE(sat)が不均一な３個のIGBTの試料#1,#2,#3の出力特
性を示している。また、図１０は、一定のコレクタ電流
Ｉ_Cの下での３個の試料#1,#2,#3の入出力特性、すなわ
ち、飽和電圧Ｖ_CE(sat)対ゲート電圧Ｖ_GEの関係を示し
ている。

【００５８】３個の試料#1,#2,#3が並列に接続されたと
きには、それらは、図９および図１０において、直線Ｖ
−Ｖ’で描かれるように、同一のＶ_CE(sat)の下で動作
する。したがって、もしも、３個の試料#1,#2,#3へ同一
のゲート電圧Ｖ_GEが供給されるならば、それらには、図
９において動作点ａ１，ｂ１，および，ｃ１で規定され
る異なる大きさのコレクタ電流Ｉ_Cが流れることとな
る。

【００５９】すなわち、一定のゲート電圧Ｖ_GEの下で
は、試料#1にはＩ_C(#1)が流れ、試料#2にはＩ_C(#2)が流
れ、そして、試料#3にはＩ_C(#3)が流れる。このよう
に、コレクタ電流Ｉ_Cが不均一な状態、すなわち、電流
不均衡の状態が出現する。その結果、最も大きなコレク
タ電流Ｉ_Cが流れる試料#3は、高い電流ストレスを被る
こととなる。

【００６０】一方、図１０は、３個の試料#1,#2,#3が、
動作点ａ２，ｂ２，ｃ２で規定される異なる高さのゲー
ト電圧Ｖ_GE、すなわち、Ｖ_GE(#1)，Ｖ_GE(#2)，Ｖ_GE(#3)
で駆動されるときに、同一の飽和電圧Ｖ_CE(sat)の下
で、同一のコレクタ電流Ｉ_Cが流れ、望ましい電流平衡
の状態が達成されることを例示している。演算部５３
は、このように、適切なＶ_GE(#1)，Ｖ_GE(#2)，Ｖ_GE(#3)
を算出することによって、電流平衡を実現する。演算部
５３で算出され、Ｄ／Ａ変換され、さらに出力増幅部５
５で増幅された後に、駆動制御装置５０から出力される
駆動制御電圧Ｖ_D1〜Ｖ_Dnは、スイッチング素子８０₁〜
８０_nのゲート電圧Ｖ_GEに相当する。

【００６１】＜1-4.演算部の処理の詳細＞つぎに、演算
部５３の演算処理について、詳細に説明する。演算部５
３は、マイクロプロセッサに代表されるＣＰＵと、この
ＣＰＵの動作を規定するプログラムが格納されたメモリ
とを、内部に含んでいる。それによって、演算部５３
は、特徴ある演算処理を実行する。しかしながら、プロ
グラムにもとづいて動作する演算部５３の代わりに、プ
ログラムを搭載しないハードウェアで、演算部５３を構
成することも可能である。

【００６２】図１１は、演算部５３がハードウェアで構
成された場合に、その内部構成の特徴部分の望ましい例
を示すブロック図である。すなわち、図１１は、演算部
５３の特徴的な機能を等価的に表現する機能図として位
置づけられる。図１１が示すように、演算部５３には、
等価的に、電流算出部５０１、電流偏差算出部５０２、
制御信号算出部５０３、反復制御部５０４、電流較正部
５０５、および、変換データ算出部５０６が備わる。

【００６３】電流算出部５０１は、電流センス電圧Ｖ
_CS1〜Ｖ_CSnにもとづいて、スイッチング素子８０₁〜８
０_nのコレクタ電流Ｉ₁〜Ｉ_nを算出する。このとき、電
流算出部５０１は、記憶部５６に含まれる較正データ記
憶部５０７に格納される較正データを参照する。電流セ
ンス電圧Ｖ_CS1〜Ｖ_CSnを、コレクタ電流Ｉ₁〜Ｉ_nへと換
算するための較正データは、複合モジュール２５０の使
用に先だって、電流較正部５０５によって作成され、較
正データ記憶部５０７へと格納される。

【００６４】電流偏差算出部５０２は、電流算出部５０
１で得られたコレクタ電流Ｉ₁〜Ｉ_nにもとづいて、電流
偏差ΔＩ₁〜ΔＩ_nを算出する。電流偏差ΔＩ₁〜ΔＩ
_nは、コレクタ電流Ｉ₁〜Ｉ_nの平均値からの、コレクタ
電流Ｉ₁〜Ｉ_nの偏差に、それぞれ、相当する。

【００６５】制御信号算出部５０３は、電流偏差算出部
５０２が出力する電流偏差ΔＩ₁〜ΔＩ_nにもとづいて、
これらの電流偏差ΔＩ₁〜ΔＩ_nを減殺するように、駆動
制御電圧Ｖ_D1〜Ｖ_Dnを算出する。このとき、制御信号算
出部５０３は、記憶部５６に含まれる変換データ記憶部
５０８に格納される変換データを参照する。電流偏差Δ
Ｉ₁〜ΔＩ_nと、駆動制御電圧Ｖ_D1〜Ｖ_Dnの変化量との間
の関係を規定する変換データは、複合モジュール２５０
の使用に先だって、変換データ算出部５０６によって作
成され、変換データ記憶部５０８へと格納される。

【００６６】電流算出部５０１、電流偏差算出部５０
２、および、制御信号算出部５０３は、複合モジュール
２５０が使用される際に、演算処理を反復して実行す
る。反復制御部５０４は、この反復動作を制御する。

【００６７】図１２は、演算部５３における処理の手順
を示すフローチャートである。処理が開始される（ステ
ップ１００）と、まず、ステップ１０１において、駆動
制御電圧Ｖ_D1〜Ｖ_Dnが、共通のデフォルト値（初期値）
に設定される。この処理は、制御信号算出部５０３によ
って実行される。デフォルト値は、例えば、１５Ｖであ
る。したがって、この段階では、スイッチング素子８０
₁〜８０_nのゲート電圧Ｖ_GEは、すべて、例えば１５Ｖの
値に設定される。

【００６８】つぎに、ステップ１０２において、電流セ
ンス電圧Ｖ_CS1〜Ｖ_CSnが入力される。この電流センス電
圧Ｖ_CS1〜Ｖ_CSnは、ｎ個のゲート電圧Ｖ_GEが、デフォル
ト値で与えられたときのコレクタ電流Ｉ₁〜Ｉ_nの検出値
に相当する。つづいて、ステップ１０３において、入力
された電流センス電圧Ｖ_CS1〜Ｖ_CSnにもとづいて、コレ
クタ電流Ｉ₁〜Ｉ_nが算出される。

【００６９】このとき、較正データ記憶部５０７に記憶
される較正データが用いられる。各スイッチング素子８
０_iに対して、コレクタ電流Ｉ_iと電流センス電圧Ｖ_CSi
の関係が、図１３に示されるように、一次関数（直線関
係）で表現されるときには、二つの定数、例えば、オフ
セット電圧Ｖ_OFFSETiと、直線の傾きであるスケーリン
グ係数Ｇ_iとが、較正データとして選ばれる。後述する
ように、較正データは、スイッチング素子８０₁〜８０_n
の各々に対して、個別に求められている。

【００７０】較正データとして、オフセット電圧Ｖ
_OFFSETiとスケーリング係数Ｇ_iとが選ばれるときには、
コレクタ電流Ｉ_iは、Ｉ_i＝Ｇ_i×（Ｖ_CSi−Ｖ_OFFSETi）・・・・（数式１）で与えられる。以上のステップ１０２および１０３の演
算処理は、電流算出部５０１によって実行される。

【００７１】つぎに、ステップ１０４において、コレク
タ電流Ｉ₁〜Ｉ_nの平均値である平均電流Ｉ_AVGが算出さ
れる。平均電流Ｉ_AVGは、単純平均処理、すなわち、Ｉ_AVG＝（Ｉ₁＋Ｉ₂＋・・＋Ｉ_n）／ｎ・・・・（数式２）にもとづく演算を通じて算出される。その後、ステップ
１０５において、電流偏差ΔＩ₁〜ΔＩ_nが算出される。
電流偏差ΔＩ_iは、 ΔＩ_i＝Ｉ_AVG−Ｉ_i ・・・・（数式３）にもとづいて算出される。以上のステップ１０４および
１０５の演算処理は、電流偏差算出部５０２によって実
行される。

【００７２】つぎに、ステップ１０６において、電流偏
差ΔＩ₁〜ΔＩ_nにもとづいて、現在値としての駆動制御
電圧Ｖ_D1〜Ｖ_Dnに付加すべき駆動制御電圧偏差ΔＶ_D1〜
ΔＶ_Dnが算出される。駆動制御電圧偏差ΔＶ_Diは、駆動
制御電圧Ｖ_Diの更新すべき値と現在値との差、すなわ
ち、更新量に相当する。駆動制御電圧偏差ΔＶ_Diの値
は、電流偏差ΔＩ_iを減殺するような大きさに算出され
る。

【００７３】このとき、変換データ記憶部５０８に記憶
される変換データが用いられる。変換データとして、例
えば、コレクタ電流Ｉ_iと駆動制御電圧Ｖ_Diの間の関係
を規定する曲線の変化率に相当する乗算係数Ｋ_ijが選ば
れる。後述するように、乗算係数Ｋ_ijは、スイッチング
素子８０_i（ｉ＝１〜ｎ）の各々に対して、個別に求め
られる。同時に、乗算係数Ｋ_ijは、駆動制御電圧Ｖ_Diの
複数の値Ｖ_Dijの各々に対しても、個別に求められる。

【００７４】したがって、変換データとして乗算係数Ｋ
_ijが選ばれるときには、駆動制御電圧偏差ΔＶ_Diは、駆
動制御電圧Ｖ_Diの現在値に最も近い値Ｖ_Dijに対応する
乗算係数Ｋ_ijを用いて、 ΔＶ_Di＝Ｋ_ij×ΔＩ_i ・・・・（数式４）にもとづいて算出される。つづいて、ステップ１０７に
おいて、駆動制御電圧Ｖ_Diの更新値、すなわち、新たな
値が、算出される。駆動制御電圧Ｖ_Diの更新値は、Ｖ_Di（更新値）＝Ｖ_Di（現在値）＋ΔＶ_Di ・・・・（数式５）にもとづいて算出される。

【００７５】つぎに、ステップ１０８〜１１１によっ
て、更新値としての駆動制御電圧Ｖ_Ｄｉに対して、所定
の下限値Ｖ_Ｄｍｉｎから所定の上限値Ｖ_Dmaxまでの範囲
を超えないように、制限が加えられる。すなわち、ステ
ップ１０７で算出された駆動制御電圧Ｖ_Diが下限値Ｖ
_Dminを超えて小さいときには、駆動制御電圧Ｖ_Diは下限
値Ｖ_Dminへと再設定される。また、ステップ１０７で算
出された駆動制御電圧Ｖ_Diが上限値Ｖ_Dmaxを超えて大き
いときには、駆動制御電圧Ｖ_Diは上限値Ｖ_Dmaxへと再設
定される。

【００７６】つぎに、ステップ１１２において、最終的
に確定された更新値としての駆動制御電圧Ｖ_D1〜Ｖ_Dnが
出力される。以上のステップ１０６〜１１１の演算処理
は、制御信号算出部５０３によって実行される。ステッ
プ１１２が終了すると、演算処理は、ステップ１０２へ
と戻る。このようにして、ステップ１０２〜１１２の処
理が、反復的に実行される。それにともなって、電流算
出部５０１、電流偏差算出部５０２、および、制御信号
算出部５０３は、それぞれの演算処理を、反復的に実行
する。これらの装置部における反復的な演算処理のタイ
ミングは、反復制御部５０４によって制御される。

【００７７】以上に示したように、演算部５３は、デジ
タル信号を処理対象とするので、電流不平衡、特に、並
列接続されるスイッチング素子の飽和電圧Ｖ_CE(sat)の
不均一に由来する電流不平衡を解消する制御が、高い精
度で行われ得る。しかも、NPT-IGBT（非パンチスルー型
のIGBT）などの正の温度係数を持ったスイッチング素
子、すなわち、温度が高いほど飽和電圧Ｖ_CE(sat)が高
くなりコレクタ電流Ｉ_Cが抑えられるという自己制御性
を持ったスイッチング素子だけでなく、PT-IGBT（パン
チスルー型のIGBT）などの負の温度係数を持ったスイッ
チング素子、すなわち、温度が高いほど飽和電圧Ｖ
_CE(sat)が低くなりコレクタ電流Ｉ_Cが増加するという特
性を持ったスイッチング素子に対しても、電流不平衡を
解消し、特定の素子への過大な負担の集中を回避するこ
とができる。

【００７８】特に、後述するように、較正データおよび
変換データが、各スイッチング素子８０₁〜８０_nごとに
個別に準備され、しかも、電流検出部９０₁〜９０_nおよ
び駆動部７０₁〜７０_nの特性上の不均一、並びに、各モ
ジュール６０₁〜６０_nに接続される配線の特性上の不均
一をも考慮した値として準備される。このため、電流不
平衡を解消するための制御が、さらに高精度で実現す
る。

【００７９】＜1-5.較正データの作成＞つぎに、複合モ
ジュール２５０の使用（すなわち、通常動作）に先だっ
て行われる較正データの作成の手順について説明する。
較正データを作成する際には、図１４の回路図に示すよ
うに、較正用の外部装置が、モジュール６０₁〜６０_nの
各々に、順に接続される。図１４では、電源２５１、抵
抗素子２５２、および、電流計２５３が直列に接続され
た直列回路が、較正用の外部装置として、モジュール６
０_iの負荷端子Ｖ₊と負荷端子Ｖ_-との間に接続されてい
る。

【００８０】アクティブレベルの入力信号ＶINが入力さ
れると、スイッチング素子８０_iはオンする。このと
き、スイッチング素子８０_iのゲート電圧Ｖ_GE(i)は、駆
動制御電圧Ｖ_Diに一致する。スイッチング素子８０_iに
は、駆動制御電圧Ｖ_Diに応じたコレクタ電流Ｉ_iが流れ
る。このコレクタ電流Ｉ_iの大きさは、電源２５１が供
給する電源電圧Ｖ_CCの高さにも依存する。

【００８１】電源電圧Ｖ_CCを調節することによって、電
流計２５３が表示するコレクタ電流Ｉ_iの大きさが、
（一個ないし複数個の）所定の参照電流Ｉ_REFの値に設
定される。そのときに得られる電流センス電圧Ｖ_CSiに
もとづいて、モジュール６０_iに関する較正データが、
演算部５３によって作成され、さらに較正データ記憶部
５０７へと記憶される。同様の手順が、モジュール６０
₁〜６０_nのすべてに対して実行される。

【００８２】較正データを作成する手順は、図１５のフ
ローチャートに、より詳細に示される。ステップ２００
において、処理が開始されると、較正の対象としてのモ
ジュール６０_iが、モジュール６０₁に設定される。すな
わち、変数ｉが、ｉ＝１に設定される。このとき、図１
４に示した較正用の外部装置は、操作員（通常は、複合
モジュール２５０の製造者側ではなく利用者側に属する
操作員）によって、モジュール６０_iへと接続される。

【００８３】つぎに、ステップ２０１において、電源２
５１が操作員によって操作されることにより、電源電圧
Ｖ_CCが０Ｖに設定される。つづいて、電流センス電圧Ｖ
_CSiが、演算部５３へと入力される（ステップ２０
２）。この電流センス電圧Ｖ_CSiは、図１３に示したオ
フセット電圧Ｖ_OFFSETiに相当する。その後、演算部５
３へ力された電流センス電圧Ｖ_CSiは、オフセット電圧
Ｖ_OFFSETiとして、較正データ記憶部５０７へ格納され
る（ステップ２０３）。この処理は、電流較正部５０５
によって実行される。

【００８４】つぎに、ステップ２０４において、電源２
５１が操作員によって操作されることにより、コレクタ
電流Ｉ_iが、あらかじめ定められた参照電流Ｉ_REFに一致
するように、電源電圧Ｖ_CCが調節される。つづいて、電
流センス電圧Ｖ_CSiが、演算部５３へと入力される（ス
テップ２０５）。この電流センス電圧Ｖ_CSiは、図１３
に示した参照電圧Ｖ_REFiに相当する。その後、演算部５
３へ力された電流センス電圧Ｖ_CSiは、参照電圧Ｖ_REFi
として、較正データ記憶部５０７へ格納される（ステッ
プ２０６）。この処理も、電流較正部５０５によって実
行される。

【００８５】つぎに、電流較正部５０５は、較正データ
記憶部５０７へ格納されているオフセット電圧Ｖ
_OFFSETiと参照電圧Ｖ_REFiと、あらかじめ定められてい
る参照電流Ｉ_REFとにもとづいて、スケーリング係数Ｇ_i
を算出する（ステップ２０７）。スケーリング係数Ｇ_i
は、Ｇ_i＝Ｉ_REF／（Ｖ_REFi−Ｖ_OFFSETi）・・・・（数式６）にもとづいて算出される。算出されたスケーリング係数
Ｇ_iは、電流較正部５０５によって、較正データ記憶部
５０７へと格納される（ステップ２０８）。このように
して、較正データ記憶部５０７には、モジュール６０₁
に関する較正データとして、オフセット電圧Ｖ_OFFSETi
と参照電圧Ｖ_REFiとが格納される。

【００８６】つぎに、ステップ２０９において、変数ｉ
がモジュール６０₁〜６０_nの個数ｎへ一致しているか否
かが判定される。変数ｉが個数ｎに満たないとき、すな
わち、モジュール６０₁〜６０_nのすべてに対して、較正
データが得られるには至っていないときには、処理はス
テップ２１１へと移行し、変数ｉが１だけインクリメン
トされる。すなわち、つぎの新たなモジュール６０
_iが、較正の対象とされる。その後、処理は、ステップ
２０１へと戻る。逆に、変数ｉが個数ｎに一致している
とき、すなわち、モジュール６０₁〜６０_nのすべてに対
して、較正データが得られているときには、処理は完了
する（ステップ２１０）。

【００８７】以上のように、モジュール６０₁〜６０_nの
各々に対して、個別に較正データが得られる。しかも、
抵抗素子Ｒshの抵抗値の不均一など、電流検出部９０₁
〜９０_nにおける特性上の不均一だけでなく、モジュー
ル６０₁〜６０_nに接続される配線のレイアウト等に由来
する、これらの配線における特性上の不均一も、較正デ
ータの値に反映されている。

【００８８】Ａ／Ｄ変換部５２などの駆動制御装置５０
の内部の装置部分における誤差も、較正データに反映さ
れている。したがって、このような幅広い不均一や誤差
をも考慮して、電流不均衡の解消を図る制御を、高い精
度で実行することが可能となる。また、図１５のフロー
チャートに示した例では、２点較正法が用いられてい
る。したがって、オフセット電圧Ｖ_OFFSETiをも考慮し
た制御が可能となる。このことも、高い精度での制御に
寄与する。

【００８９】演算部５３が、デジタル信号を処理対象と
しており、特に、演算部５３が、プログラムを格納した
メモリと、このプログラムにもとづいて動作するＣＰＵ
とを備えるために、以上に述べた多種類の不均一や誤差
を考慮した制御、および、２点較正法をも用いた複雑な
制御が、容易に実現される。すなわち、簡単な構成で、
様々な誤差要因に対応した柔軟な制御が、容易に達成さ
れる。

【００９０】なお、図１５のフローチャートには、参照
電流Ｉ_REFの個数ｋが、ｋ＝２である２点較正法を用い
た例を示したが、３点以上（ｋ≧３）の較正法を用いる
ことも可能である。また、オフセット電圧Ｖ_OFFSETiが
無視できるほどに低い場合には、１点（ｋ＝１）較正法
を用いることも可能である。１点較正法では、例えば、
オフセット電圧Ｖ_OFFSETiは算出されず、スケーリング
係数Ｇ_iのみが較正データとして算出され、較正データ
記憶部５０７へ格納される。

【００９１】＜1-6.変換データの作成＞つぎに、複合モ
ジュール２５０の使用に先だって、較正データの作成と
並んで行われる変換データの作成の手順について説明す
る。変換データを作成する際には、図１６の回路図に示
すように、測定用の外部装置が、モジュール６０₁〜６
０_nの各々に、順に接続される。図１６では、電源３５
１が、測定用の外部装置として、モジュール６０_iの負
荷端子Ｖ₊と負荷端子Ｖ_-との間に接続されている。

【００９２】アクティブレベルの入力信号ＶINが入力さ
れると、スイッチング素子８０_iはオンする。このと
き、スイッチング素子８０_iのゲート電圧Ｖ_GE(i)は、駆
動制御電圧Ｖ_Diに一致するので、スイッチング素子８０
_iには、駆動制御電圧Ｖ_Diに応じたコレクタ電流Ｉ_iが流
れる。このコレクタ電流Ｉ_iの大きさは、電源３５１が
供給する電源電圧Ｖ_PULSEの高さにも依存する。なお、
電源３５１は、負荷としての抵抗素子等を介することな
く、負荷端子Ｖ₊，Ｖ_-へ直接に接続されるので、スイッ
チング素子８０_iへ損傷を与えることのないように、電
源電圧Ｖ_PULSEをパルス状に発生する。

【００９３】電源３５１が、負荷端子Ｖ₊，Ｖ_-へ直接に
接続されているので、スイッチング素子８０_iがオンし
ているときには、電源電圧Ｖ_PULSEは、飽和電圧Ｖ
_CE(sat)に一致する。抵抗素子Ｒshにおける電圧降下
は、電源電圧Ｖ_PULSEに比べると無視できる。電源３５
１を操作することによって、電源電圧Ｖ_PULSEが所定の
値に設定される。そのときに、様々な駆動制御電圧Ｖ_Di
の値に対して得られる電流センス電圧Ｖ_CSiにもとづい
て、モジュール６０_iに関する変換データが、演算部５
３の内部で作成され、変換データ記憶部５０８へと記憶
される。同様の手順が、モジュール６０₁〜６０_nのすべ
てに対して実行される。

【００９４】図１７は、スイッチング素子８０₁〜８０_n
の一つにおける入出力特性、すなわち、飽和電圧Ｖ
_CE(sat)を様々に変えたときのゲート電圧Ｖ_GEとコレク
タ電流Ｉ_Cとの間の関係を示すグラフである。飽和電圧
Ｖ_CE(sat)が一定の下では、コレクタ電流Ｉ_Cはゲート電
圧Ｖ_GEとともに増加する。また、同一のゲート電圧Ｖ_GE
の下では、飽和電圧Ｖ_CE(sat)が高いほど、コレクタ電
流Ｉ_Cは大きくなる。

【００９５】コレクタ電流Ｉ_C対ゲート電圧Ｖ_GEの曲線
の傾き、すなわち、変化率は、飽和電圧Ｖ_CE(sat)が高
いほど大きくなる。この変化率の逆数を、乗算係数Ｋと
定義する。したがって、乗算係数Ｋは、飽和電圧Ｖ
_CE(sat)が高いほど、小さくなる。図１２に示したよう
に、この乗算係数Ｋが、変換データとして利用される。

【００９６】しかしながら、演算部５３は、複合モジュ
ール２５０が使用されているときに、使用条件に応じて
時々刻々変化し得る飽和電圧Ｖ_CE(sat)の実際値を認識
することはできない。すなわち、飽和電圧Ｖ_CE(sat)は
フィードバックされない。したがって、演算部５３は、
単一のステップで、すなわち、駆動制御電圧Ｖ_Diを一回
算出しただけで、電流不均衡を解消することは、一般に
は不可能である。このため、乗算係数Ｋとして、あらか
じめ求められた一定の値が利用され、図１２に示したル
ープが幾度も反復されることによって、電流不均衡の解
消が達成される。

【００９７】モジュール６０_iに対する乗算係数Ｋ_iが大
きいと、算出された電流偏差ΔＩ_iの値に対して、駆動
制御電圧偏差ΔＶ_Diの値が大きく算出される。その結
果、電流偏差ΔＩ_iが正および負の方向に、大きく変動
する恐れが生じる。このため、乗算係数Ｋ_iの値は、電
流偏差ΔＩ_iが、符号を逆転することなくゼロへと収束
する程度に、小さく抑えられることが望ましい。

【００９８】図１７のグラフから明らかなように、モジ
ュール６０_iが動作可能な範囲で最も高い飽和電圧Ｖ
_CE(sat)HIの下、例えば、飽和電圧Ｖ_CE(sat)の最大定格
値の下での乗算係数Ｋ_iを、変換データとして利用する
ならば、電流偏差ΔＩ_iが大きく変動する恐れはなく、
しかも、不必要に乗算係数Ｋ_iを小さく設定する恐れも
ない。すなわち、電流偏差ΔＩ_iを滑らかに、かつ、速
やかにゼロへと収束させることが可能となる。

【００９９】さらに、モジュール６０₁〜６０_nの間で、
飽和電圧Ｖ_CE(sat)の値が共通であっても、乗算係数Ｋ_i
は、必ずしも同一にはならない。したがって、モジュー
ル６０₁〜６０_nの各々について、個別に乗算係数Ｋ_iを
算出するのが、さらに望ましい。演算部５３は、変換デ
ータを、このような最も望ましい方法で算出する。

【０１００】変換データを作成する手順は、図１８のフ
ローチャートに、より詳細に示される。ステップ３００
において、処理が開始されると、計算の対象としてのモ
ジュール６０_iが、モジュール６０₁に設定される。すな
わち、変数ｉが、ｉ＝１に設定される。このとき、図１
６に示した電源３５１は、操作員によって、モジュール
６０_iへと接続される。さらに、複数の駆動制御電圧Ｖ
_Diの値を識別する変数ｊが初期値"1"へ設定される。

【０１０１】つぎに、ステップ３０１において、電源３
５１が操作員によって操作されることにより、電源電圧
Ｖ_PULSEが、あらかじめ定められた飽和電圧Ｖ_CE(sat)HI
へと設定される。所定の飽和電圧Ｖ_CE(sat)HIは、例え
ば、スイッチング素子８０₁〜８０_nの飽和電圧Ｖ
_CE(sat)の最低の定格値に相当する。つづいて、駆動制
御電圧Ｖ_Diの値が、所定の駆動制御電圧Ｖ_Dijの値に設
定され（ステップ３０２）、さらに、Ｄ／Ａ変換部５４
を通じて出力される（ステップ３０３）。その結果、モ
ジュール６０_iのゲート電極には、ゲート電圧Ｖ_GE(i)と
して、駆動制御電圧Ｖ_Di _jと同一の値が入力される。

【０１０２】つぎに、駆動制御電圧Ｖ_Dijに対応したコ
レクタ電流Ｉ_iの検出値である電流センス電圧Ｖ
_CSijが、演算部５３へと入力される（ステップ３０
４）。その後、演算部５３へ力された電流センス電圧Ｖ
_CSijは、電流算出部５０１によって、コレクタ電流Ｉ_ij
へと換算される（ステップ３０５）。このように、電流
算出部５０１は、複合モジュール２５０の使用の際だけ
でなく、使用に先だって行われる変換データの作成の際
にも、較正データ記憶部５０７に格納された較正データ
を用いて、コレクタ電流Ｉ_iの算出を行う。

【０１０３】つぎに、駆動制御電圧Ｖ_Dijとコレクタ電
流Ｉ_ijの値が、変換データ記憶部５０８へと格納される
（ステップ３０６）。この処理は、変換データ算出部５
０６によって実行される。その後、ステップ３０７にお
いて、変数ｊが１よりも大きいか否かが判定される。変
数ｊが１であるとき、すなわち、変換データ記憶部５０
８に、モジュール６０_iに対する駆動制御電圧Ｖ_Dijとコ
レクタ電流Ｉ_ijの組が、１組しか格納されていないとき
には、処理は、ステップ３１０へ移行する。

【０１０４】逆に、変数ｊが１より大きいとき、すなわ
ち、変換データ記憶部５０８に、モジュール６０_iに対
する駆動制御電圧Ｖ_Dijとコレクタ電流Ｉ_ijの組が、２
組以上格納されているときには、処理は、ステップ３０
８へ移行する。ステップ３０８では、モジュール６０_i
に関する最も新しい変換データと、その次に新しい変換
データとにもとづいて、乗算係数Ｋ_i,j-1が算出され
る。すなわち、Ｋ_i,jー1＝（Ｖ_Dij−Ｖ_Di,jー1）／（Ｉ_ij−Ｉ_i,jー1）・・・・（数式７）が、算出される。その後、算出された乗算係数Ｋ_i,j-1
が、変換データ記憶部５０８へと格納される（ステップ
３０９）。ステップ３０８および３０９の演算処理は、
変換データ算出部５０６によって実行される。

【０１０５】つぎに、ステップ３１０において、変数ｊ
が所定の定数ｍ（≧２）に一致しているか否かが判定さ
れる。変数ｊが定数ｍに満たないとき、すなわち、モジ
ュール６０_iに対するすべての変換データの算出が完了
していないときには、処理はステップ３１１へと移行
し、変数ｊが１だけインクリメントされる。すなわち、
つぎの新たな駆動制御電圧Ｖ_Dijが、変換データの算出
の対象とされる。そして、処理は、ステップ３０２へと
戻る。逆に、変数ｊが定数ｍに一致しているとき、すな
わち、モジュール６０_iに対して、すべての変換データ
が得られているときには、処理はステップ３１２へ移行
する。

【０１０６】ステップ３１２では、変数ｉがモジュール
６０₁〜６０_nの個数ｎへ一致しているか否かが判定され
る。変数ｉが個数ｎに満たないとき、すなわち、モジュ
ール６０₁〜６０_nのすべてに対して、変換データが得ら
れるには至っていないときには、処理はステップ３１３
へと移行し、変数ｉが１だけインクリメントされる。す
なわち、つぎの新たなモジュール６０_iが、変換データ
の算出の対象とされる。その後、処理は、ステップ３０
１へと戻る。逆に、変数ｉが個数ｎに一致していると
き、すなわち、モジュール６０₁〜６０_nのすべてに対し
て、変換データが得られているときには、処理は完了す
る（ステップ３１４）。

【０１０７】以上のように、各モジュール６０_iについ
て、動作範囲内で最も高い飽和電圧Ｖ_CE(sat)HIに対す
る乗算係数Ｋ_iが得られる。このため、電流偏差ΔＩ_iの
変動を小さく抑え、しかも、速やかにゼロへと収束させ
る制御が実現する。さらに加えて、モジュール６０₁〜
６０_nの各々に対して、個別に乗算係数Ｋ_iが得られる。

【０１０８】しかも、スイッチング素子８０₁〜８０_nの
入出力特性における不均一だけでなく、駆動部７０₁〜
７０_nの特性上の不均一、および、モジュール６０₁〜６
０_nに接続される配線のレイアウト等に由来する、これ
らの配線における特性上の不均一も、乗算係数Ｋ_iの値
に反映されている。さらに、Ｄ／Ａ変換部５４などの駆
動制御装置５０の内部の装置部分における誤差も、乗算
係数Ｋ_iに反映されている。

【０１０９】したがって、電流不均衡の解消を図る制御
が、このような幅広い不均一や誤差をも考慮した適切な
変換データにもとづいて、実行することが可能となる。
演算部５３が、デジタル信号を処理対象としており、特
に、演算部５３が、プログラムを格納したメモリと、こ
のプログラムにもとづいて動作するＣＰＵとを備えるた
めに、以上に述べた多種類の不均一や誤差を考慮した複
雑な制御が、容易に実現される。すなわち、簡単な構成
で、様々な誤差要因を吸収した柔軟な制御が、容易に達
成される。

【０１１０】なお、図１８における定数ｍは、その下限
値である"2"に設定されると、乗算係数Ｋ_iとして、駆動
制御電圧Ｖ_Diに依存しない値が得られる。これに対し
て、定数ｍを、より大きい値に設定するほど、乗算係数
Ｋ_ijが、より多く得られ、それによって、図１７に示し
たグラフの非線形性を、より高い精度で反映した制御が
行われ得る。

【０１１１】また、図１８は、乗算係数Ｋ_ijの値そのも
のが、変換データ記憶部５０８へと格納され、格納され
た乗算係数Ｋ_ijが、図１２のステップ１０６の演算処理
に利用される例を示している。これに対して、定数ｍを
ｍ≧３に設定した上で、図１８のステップ３０２〜３１
１のループをｍ回反復して得られた乗算係数Ｋ_ij（ｊ＝
１〜ｍ）にもとづいて、周知の内挿法、あるいは、多項
式近似等を用いて、ゲート電圧Ｖ_GEとともに滑らかに変
化する関数としての乗算係数Ｋ_i（Ｖ_GE）が算出され、
この乗算係数Ｋ_i（Ｖ_GE）が変換データ記憶部５０８へ
と格納されてもよい。図１２のステップ１０６の演算処
理では、乗算係数Ｋ_i（Ｖ_GE）が用いられる。それによ
って、図１７に示したグラフの非線形性を、さらに高い
精度で反映した制御が行われ得る。

【０１１２】＜1-7.実証試験＞つぎに、複合モジュール
２５０の性能を実証するために行われたコンピュータシ
ミュレーションについて説明する。図１９は、シミュレ
ーションの対象とされた複合モジュールを示すブロック
図である。この複合モジュール２６０は、図１に示した
複合モジュール２５０において、個数ｎを３に設定した
ものと同等である。３個のモジュール６０₁〜６０₃の負
荷端子Ｖ₊，Ｖ_-には、負荷電源２６１および負荷２６２
が直列に接続されて成る直列回路が、接続されている。

【０１１３】モジュール６０₁〜６０₃に、それぞれ備わ
るスイッチング素子は、同一定格のIGBTであり、ここで
は、試料Ｑ１，Ｑ２，Ｑ３と称する。試料Ｑ１，Ｑ２，
Ｑ３のコレクタ電流Ｉ_Cの定格値、すなわち定格電流
は、いずれも、100Aに設定されている。したがって、複
合モジュール２６０の定格電流は、300Aとなっている。
また、試料Ｑ１，Ｑ２，Ｑ３のゲート電圧Ｖ_GEの定格
値、すなわち、定格ゲート電圧は、いずれも、15Vに設
定されている。

【０１１４】さらに、図２０が試料Ｑ１，Ｑ２，Ｑ３の
出力特性を示すように、15Vの定格ゲート電圧が印加さ
れたときに、飽和電圧Ｖ_CE(sat)における代表値3.0Vか
らの偏差が、±10%であると設定されている。すなわ
ち、飽和電圧Ｖ_CE(sat)における偏差は、試料Ｑ１で
は、+10%、試料Ｑ２では、0%、そして、試料Ｑ３では、
-10%に設定されている。

【０１１５】図２１は、シミュレーションの結果を示す
グラフである。入力信号ＶINは、100μsecの周期で、ア
クティブレベルとノーマルレベルとの間を反復する。し
たがって、試料Ｑ１，Ｑ２，Ｑ３は、10kHzの周波数
で、オンおよびオフを反復する。さらに、駆動制御装置
５０に備わる演算部５３（図２）は、図１２に示したル
ープを、10μsecの周期で反復する。

【０１１６】図２１に示すように、動作が開始された時
点では、３個の試料Ｑ１，Ｑ２，Ｑ３には、いずれも、
ゲート電圧Ｖ_GEとして、デフォルト値である15Vが入力
される（図１２のステップ１０１）。その結果、動作が
開始された時点では、複合モジュール２６０の定格電流
300Aが、試料Ｑ１，Ｑ２，Ｑ３の間で、約±8%の電流不
平衡をもって分担される。このことは、図２０のグラフ
からも、明らかである。すなわち、試料Ｑ１，Ｑ２，Ｑ
３のコレクタ電流Ｉ_Cは、それぞれ、Ｉ_C(Q1)＝108A、Ｉ
_C(Q2)＝100A、および、Ｉ_C(Q3)＝92Aとなる。

【０１１７】演算部５３は、図１２に示した演算処理を
反復して実行することによって、コレクタ電流Ｉ_Cが、
平均値である100Aよりも小さい試料Ｑ１に対しては、Ｉ
_C(Q1)を増加させるように、ゲート電圧Ｖ_GE（駆動制御
電圧Ｖ_Dに一致する）を上昇させ、コレクタ電流Ｉ_Cが、
100Aよりも大きい試料Ｑ３に対しては、Ｉ_C(Q3)を減少
させるように、ゲート電圧Ｖ_GEを下降させ、さらに、コ
レクタ電流Ｉ_Cが、100Aと一致する試料Ｑ２に対して
は、Ｉ_C(Q2)をそのまま維持するように、ゲート電圧Ｖ
_GEには変化を与えない。

【０１１８】その結果、図２１が示すように、動作開始
時に存在した約±8%の電流不均衡は、わずか、1msecの
後には解消され、３個の試料Ｑ１，Ｑ２，Ｑ３のいずれ
も、定格値の100Aを、互いに等しく負担するようにな
る。しかも、電流不均衡が、解消されるまでの期間（0
〜1msecの期間）において、コレクタ電流Ｉ_C(Q1)、Ｉ
_C(Q2)、および、Ｉ_C(Q3)のいずれも、符号が反転するほ
どの大きな変動を被らない。すなわち、３個の試料Ｑ
１，Ｑ２，Ｑ３のコレクタ電流は、滑らかに、かつ、速
やかに、互いに等しい大きさへと収束する。このよう
に、複合モジュール２６０を対象としたシミュレーショ
ンを、コンピュータを用いて実行した結果、期待通りの
性能が実証された。

【０１１９】＜1-8.応用例＞つぎに、複合モジュール２
５０の応用例について説明する。複合モジュール２５０
は、例えば、コンバータ、チョッパ、インバータなどへ
の利用に、好適である。図２２は、複合モジュール２５
０の代表的な利用形態であるインバータにおける複合モ
ジュール２５０と負荷との関係を示す回路図である。こ
のインバータ２７０では、２個の複合モジュール２５０
が直列に接続されて成る直列回路が、直流母線Ｐ，Ｎの
間に並列に３個介挿されている。そして、２個の直列の
複合モジュール２５０の間の接続部が、負荷２７１へと
接続されている。

【０１２０】６個の複合モジュール２５０の各々には、
図示しない外部装置が接続され、この外部装置から、入
力信号ＶINが入力される。この入力信号ＶINは、各直列
回路を構成する２個の複合モジュール２５０が交互にオ
ンおよびオフするように、しかも、３個の直列回路の間
で、動作の位相が１２０゜ずつずれるように入力され
る。その結果、負荷２７１が適切に駆動される。

【０１２１】なお、図２２に示される６個の複合モジュ
ール２５０の各々には、３個のスイッチング素子にそれ
ぞれ接続された３個のダイオードが備わっている。これ
らのダイオードは、スイッチング素子が、オンおよびオ
フ動作を行う際に、逆電流による影響を受けないように
設けられている。

【０１２２】＜2.実施の形態２＞図１では、駆動制御装
置５０が、並列接続されたモジュール６０₁〜６０_nの中
の一つである主モジュール６０₁の中に組み込まれてい
る例を示した。しかしながら、駆動制御装置５０と並列
接続された複数のモジュールとの間の関係は、図１に示
された形態に限られるものではない。図２３は、駆動制
御装置５０とモジュールとの関係において、図１とは異
なる形態の一例を示すブロック図である。

【０１２３】この複合モジュール２８０では、駆動制御
装置５０は、モジュール２８₁〜２８_nのいずれとも独立
した装置として構成されている。モジュール２８₁〜２
８_nの各々は、図１に示した副モジュール６０₂〜６０_n
の各々と同一に構成されていいる。複合モジュール２８
０においても、駆動制御装置５０は、複合モジュール２
５０と同様に動作する。したがって、複合モジュール２
５０と同様の効果が得られる。

【０１２４】複合モジュール２５０では、駆動制御装置
５０がモジュールの一つに一体化されているために、利
用に際して、取り扱いが容易であるという利点が得られ
る。一方、複合モジュール２８０では、モジュールとし
て、主モジュールと副モジュールの二種類を製造する必
要がなく、同一に構成されたモジュールのみで、複合モ
ジュールを構築することができ、製造コストが節減され
るという利点が得られる。

【０１２５】＜3.変形例＞以上の実施の形態では、駆動
制御装置５０は、並列に接続されるモジュールの各々に
対して、個別に、較正データおよび変換データが作成で
きるように構成されていた。しかしながら、精度は劣る
が、並列に接続されるモジュールの間で共通する代表値
（例えば、設計値）を、較正データおよび変換データと
して利用するように、駆動制御装置５０を構成すること
も可能である。

【０１２６】この形態では、演算部５３は、電流較正部
５０５および変換データ算出部５０６を備えなくていな
くてもよい。較正データ記憶部５０７および変換データ
記憶部５０８には、駆動制御装置５０が接続されること
が予定されているモジュールの定格に応じた設計値が、
較正データおよび変換データとして、製造者の側で、あ
らかじめ書き込まれるとよい。

【０１２７】このような形態においても、演算部５３が
デジタル信号を処理対象とするので、従来のアナログ回
路で行われる制御に比べると、電流不均衡の解消のため
の制御が、より高い精度で達成される。また、負の温度
特性を有するスイッチング素子に対しても、電流不均衡
の解消を図ることができる。

【０１２８】

【発明の効果】第１の発明の装置では、デジタル信号処
理にもとづいて、並列接続された複数個（ｎ個）のスイ
ッチング素子の電流偏差を縮小するように、制御信号が
反復的に更新される。このため、複数のスイッチング素
子の間の電流不均衡、特に、飽和電圧の不均一に由来す
る電流不均衡の解消が、容易かつ精度良く行われ得る。
このため、正の温度係数を有するスイッチング素子だけ
でなく負の温度係数を有するスイッチング素子に対して
も、電流不均一を解消し、特定のスイッチング素子への
過大な負担の集中を防止することができる。

【０１２９】第２の発明の装置では、並列接続される複
数個のスイッチング素子の各々ごとに、主電流と電流検
出信号との関係を、個別に規定する較正データにもとづ
いて、主電流への換算が行われるので、主電流検出にお
ける検出特性上の不均一、スイッチング素子と駆動制御
装置とを接続する配線の特性上の不均一などに由来する
誤差を解消して、さらに精度の高い制御が達成される。

【０１３０】第３の発明の装置では、電流較正部が備わ
るので、較正データの作成が容易に行い得る。特に、ユ
ーザが接続して利用しようとするスイッチング素子ごと
に、ユーザの側で、較正データを作成することが可能で
ある。

【０１３１】第４の発明の装置では、制御信号が、電流
偏差に比例する量だけ変化するように、更新されるの
で、電流偏差の解消、すなわち、電流不平衡の解消が、
簡単な演算によって実現される。

【０１３２】第５の発明の装置では、電流偏差と制御信
号の変化量との間の比例関係を、並列接続される複数の
スイッチング素子ごとに規定する変換データを用いて、
制御信号の更新が行われる。このため、複数のスイッチ
ング素子の間での入出力特性の不均一、スイッチング素
子と駆動制御装置とを接続する配線の特性上の不均一な
どに由来する誤差を解消して、さらに精度の高い制御が
達成される。

【０１３３】第６の発明の装置では、変換データ算出部
が備わるので、変換データの作成が容易に行い得る。特
に、ユーザが接続して利用しようとするスイッチング素
子ごとに、ユーザの側で、変換データを作成することが
可能である。

【０１３４】第７の発明の装置では、ｎ個のスイッチン
グ素子が動作中に取り得る最大の飽和電圧の下で、変換
データ算出部によって作成された変換データにもとづい
て、制御信号の更新が行われる。このため、電流偏差の
変動を小さく抑え、しかも、速やかにゼロへと収束させ
る制御が実現する。

【０１３５】第８の発明の装置では、演算部がＣＰＵと
プログラムを格納するメモリとで、等価的に構成される
ので、複雑な回路を用いることなく、様々な誤差要因に
対応した柔軟な制御が、容易に達成される。

【０１３６】第９の発明のモジュールでは、この発明の
駆動制御装置が、スイッチング素子と電流検出部ととも
に、備わっている。このため、このモジュールと、駆動
制御装置が備わらない従来周知のモジュールとを、並列
に接続することによって、複合モジュールを容易に構築
することができる。すなわち、利用に際して、取り扱い
が容易であるという効果が得られる。

【０１３７】第１０の発明の複合モジュールでは、この
発明の駆動制御装置が、複数のスイッチング素子と複数
の電流検出部とともに、備わっている。このため、複数
のスイッチング素子の間の電流不均衡が、精度良く解消
され、特定のスイッチング素子に負担が偏らない複合モ
ジュールが実現する。

【０１３８】第１１の発明の複合モジュールでは、複数
のスイッチング素子と複数の電流検出部とが、１個ず
つ、個別のケースの中に組み込まれて、モジュールを構
成している。したがって、同一ないし少品種のモジュー
ルを用いて、それらの間を配線などで接続するだけで、
個数ｎの異なる様々な複合モジュールを、自在に構築す
ることができる。すなわち、製造コストが節減できると
いう効果が得られる。

【０１３９】第１２の発明の複合モジュールでは、複数
のケースの中の一つに、駆動制御装置が、さらに組み込
まれることによって、駆動制御装置を備えるモジュール
が構成されている。このため、駆動制御装置を備えるモ
ジュールと、駆動制御装置を備えないモジュールとを、
並列に接続することによって、複合モジュールを容易に
構築することができる。すなわち、駆動制御装置をモジ
ュールとは別体のものとして扱う必要がないので、組立
て作業が容易であるという効果が得られる。

【図面の簡単な説明】

【図１】実施の形態１の複合モジュールのブロック図
である。

【図２】実施の形態１の駆動制御装置のブロック図で
ある。

【図３】実施の形態１の駆動部のブロック図である。

【図４】実施の形態１の電流検出部の一例のブロック
図である。

【図５】実施の形態１の電流検出部の他の例のブロッ
ク図である。

【図６】実施の形態１の電流検出部のさらに別の例の
ブロック図である。

【図７】実施の形態１の電流検出信号増幅部のブロッ
ク図である。

【図８】 IGBTの出力特性の一例を示すグラフである。

【図９】３個のIGBTの出力特性の不均一を例示するグ
ラフである。

【図１０】３個のIGBTの入出力特性の不均一を例示す
るグラフである。

【図１１】実施の形態１の演算部のブロック図であ
る。

【図１２】実施の形態１の演算部の動作の手順を示す
流れ図である。

【図１３】実施の形態１のコレクタ電流Ｉ_iと電流セ
ンス電圧Ｖ_CSiとの関係を示すグラフである。

【図１４】較正データを作成するための外部装置を示
す回路図である。

【図１５】実施の形態１の電流較正部の動作の手順を
示す流れ図である。

【図１６】変換データを作成するための外部装置を示
す回路図である。

【図１７】 IGBTの入出力特性を例示するグラフであ
る。

【図１８】実施の形態１の変換データ算出部の動作の
手順を示す流れ図である。

【図１９】シミュレーションの対象とされた複合モジ
ュールのブロック図である。

【図２０】シミュレーションの対象とされた複合モジ
ュールに備わるIGBTの出力特性を示すグラフである。

【図２１】シミュレーションの結果を示すグラフであ
る。

【図２２】複合モジュールの利用形態を例示する回路
図である。

【図２３】実施の形態２の複合モジュールのブロック
図である。

【符号の説明】

５０駆動制御装置、５２Ａ／Ｄ変換部、５３演算
部、５４Ｄ／Ａ変換部、８０₁〜８０_n スイッチング
素子、９０₁〜９０_n 電流検出部、２８₁〜２８_n，６０
₁〜６０_n モジュール、２５０，２６０複合モジュー
ル、５０１電流算出部、５０２電流偏差算出部、５０
３制御信号算出部、５０５電流較正部、５０６変
換データ算出部、５０７較正データ記憶部、５０８
変換データ記憶部、Ｉ_C，Ｉ₁〜Ｉ_n コレクタ電流（主
電流）、ΔＩ₁〜ΔＩ_n 電流偏差、Ｖ_CE(sat) 飽和電
圧、Ｖ_CS1〜Ｖ_CSn 電流センス電圧（電流検出信号）、
Ｖ_D1〜Ｖ_Dn 駆動制御電圧（制御信号）、Ｖ_GE ゲート
電圧（制御信号）。

───────────────────────────────────────────────────── フロントページの続き (72)発明者岩崎光孝東京都千代田区丸の内二丁目２番３号三菱電機株式会社内Ｆターム(参考） 5H740 BA11 BB02 BB09 JA01 JA23 JA25 JA28 JA29 MM11 MM18 5J055 AX11 BX16 CX07 CX19 DX04 DX09 DX22 DX73 EX07 EX11 EY01 EZ05 EZ07 EZ09 EZ24 EZ29 EZ30 EZ39 FX04 FX31 FX32 GX01 GX02 GX03 GX06

Claims

【特許請求の範囲】

【請求項１】並列接続されたｎ（≧２）個のスイッチ
ング素子に接続して使用され、前記ｎ個のスイッチング
素子のｎ個の主電流の検出値であるｎ個の電流検出信号
にもとづいて、前記ｎ個の主電流の大きさをそれぞれ制
御するｎ個の制御信号を反復的に更新して、前記ｎ個の
スイッチング素子へと供給する駆動制御装置において、前記ｎ個の電流検出信号を、アナログ形式からデジタル
形式へと変換するＡ／Ｄ変換部と、デジタル形式の前記ｎ個の電流検出信号にもとづいて、
デジタル演算処理を実行することにより、前記ｎ個の制
御信号を算出する演算部と、前記演算部で算出された前記ｎ個の制御信号を、デジタ
ル形式からアナログ形式へと変換するＤ／Ａ変換部と、
を備え、前記演算部は、デジタル形式の前記ｎ個の電流検出信号を前記ｎ個の主
電流へと、それぞれ換算する電流算出部と、前記電流算出部で換算された前記ｎ個の主電流の平均値
を算出し、前記ｎ個の主電流の前記平均値からの差であ
るｎ個の電流偏差を算出する電流偏差算出部と、前記ｎ個の電流偏差の各々が縮小する方向に前記ｎ個の
制御信号を更新する制御信号算出部と、を備える駆動制
御装置。
【請求項２】請求項１に記載の駆動制御装置におい
て、前記ｎ個の電流検出信号と前記ｎ個の主電流とのそれぞ
れの間の関係を、前記ｎ個のスイッチング素子の各々ご
とに個別に規定する較正データを、格納可能な較正デー
タ記憶部を、さらに備え、前記電流算出部は、前記較正データ記憶部に格納される
前記較正データにもとづいて、前記ｎ個の電流検出信号
を前記ｎ個の主電流へと換算する駆動制御装置。
【請求項３】請求項２に記載の駆動制御装置におい
て、前記演算部は、前記ｎ個のスイッチング素子の各々に対して、与えられ
たｋ（≧１）個の主電流に対するｋ個の電流検出信号に
もとづいて、前記較正データを作成し、前記較正データ
記憶部へと格納する電流較正部を、さらに備える駆動制
御装置。
【請求項４】請求項１ないし請求項３のいずれかに記
載の駆動制御装置において、前記制御信号算出部は、前記ｎ個の電流偏差に、それぞ
れ比例した量だけ変化するように、前記ｎ個の制御信号
を更新する駆動制御装置。
【請求項５】請求項４に記載の駆動制御装置におい
て、前記ｎ個の電流偏差と前記ｎ個の制御信号の変化量との
それぞれの間の比例関係を、前記ｎ個のスイッチング素
子の各々ごとに個別に規定する変換データを、格納可能
な変換データ記憶部を、さらに備え、前記制御信号算出部は、前記変換データ記憶部に格納さ
れる前記変換データにもとづいて、前記ｎ個の電流偏差
に、それぞれ比例した量だけ変化するように、前記ｎ個
の制御信号を更新する駆動制御装置。
【請求項６】請求項５に記載の駆動制御装置におい
て、前記演算部は、前記ｎ個のスイッチング素子に共通に付与される飽和電
圧の下で、前記ｎ個のスイッチング素子の各々につい
て、ｍ（≧２）個の制御信号を出力し、その結果前記電
流算出部によって得られたｍ個の主電流と、出力した前
記ｍ個の制御信号とにもとづいて、主電流と制御信号の
間の変化率として、前記変換データを作成し、前記変換
データ記憶部へと格納する変換データ算出部を、さらに
備える駆動制御装置。
【請求項７】請求項６に記載の駆動制御装置におい
て、前記変換データ記憶部は、前記ｎ個のスイッチング素子
が動作中に取り得る最大の飽和電圧の下で、前記変換デ
ータ算出部によって作成された前記変換データを格納し
ている駆動制御装置。
【請求項８】請求項１ないし請求項７のいずれかに記
載の駆動制御装置において、前記演算部が、プログラムにもとづいて動作するＣＰＵ
と、前記プログラムを格納するメモリとを備え、前記演
算部に含まれる各部は、前記ＣＰＵと前記メモリとによ
って、等価的に構成される駆動制御装置。
【請求項９】請求項１ないし請求項８のいずれかに記
載の駆動制御装置と、前記ｎ個のスイッチング素子の一つとしての主素子と、当該主素子の主電流を検出し電流検出信号を出力する電
流検出部と、を備え、前記駆動制御装置には、前記ｎ個の電流検出信号の一つ
として、前記電流検出部が出力する前記電流検出信号が
入力され、前記駆動制御装置は、前記ｎ個の制御信号の一つを、前
記主素子へ供給するモジュール。
【請求項１０】請求項１ないし請求項８のいずれかに
記載の駆動制御装置と、前記ｎ個のスイッチング素子と、これらｎ個のスイッチング素子のｎ個の主電流を、それ
ぞれ検出することにより、前記ｎ個の電流検出信号を得
て、前記駆動制御装置へと供給するｎ個の電流検出部
と、を備え、前記駆動制御装置は、前記ｎ個の制御信号を、前記ｎ個
のスイッチング素子へ、それぞれ供給する複合モジュー
ル。
【請求項１１】請求項１０に記載の複合モジュールに
おいて、前記ｎ個のスイッチング素子と、前記ｎ個の電流検出部
とが、ｎ個のケースの中に、それぞれ、個別に組み込ま
れており、前記ｎ個の電流検出部の各々は、前記ｎ個のスイッチン
グ素子の中で、同一のケースに組み込まれたスイッチン
グ素子の主電流を検出する複合モジュール。
【請求項１２】請求項１１に記載の複合モジュールに
おいて、前記ｎ個のケースの中の一つに、前記駆動制御装置が、
さらに組み込まれている複合モジュール。