JP2013017092A - 半導体素子駆動装置及び方法 - Google Patents
半導体素子駆動装置及び方法 Download PDFInfo
- Publication number
- JP2013017092A JP2013017092A JP2011149439A JP2011149439A JP2013017092A JP 2013017092 A JP2013017092 A JP 2013017092A JP 2011149439 A JP2011149439 A JP 2011149439A JP 2011149439 A JP2011149439 A JP 2011149439A JP 2013017092 A JP2013017092 A JP 2013017092A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor elements
- voltage
- igbts
- error
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
【解決手段】電圧変換器14は、IGBT13−1乃至13−3の各々のエミッタセンス電流を電圧信号に変換する。平均値演算器17や誤差演算器18等の演算器は、LPF15から出力される、IGBT13−1乃至13−3の各々に対応する電圧信号の平均値を求め、それぞれの電圧信号についての平均値に対する誤差を演算する。PWM波形生成部11は、IGBT13−1乃至13−3の各々を駆動するための駆動信号(パルス信号)を出力する。差動増幅器12の各々の駆動信号を、当該IGBT13−1乃至13−3の各々に対応する誤差に基づいて調整して、当該IGBT13−1乃至13−3の各々に供給する。
【選択図】図1
Description
電気自動車用インバータの多くは、PWM(Pulse Width Modulation:パルス幅変調)制御を採用し、当該PWM制御を実現するための電力用半導体素子として、IGBT(Insulated Gate Bipolar Transistor)を採用している。
ここで、ターンオフスイッチングとは、IGBTのコレクタ−エミッタ間が導通状態から遮断状態に切り替わることをいう。ターンオンスイッチングとは、IGBTのコレクタ−エミッタ間が遮断状態から導通状態に切り替わることをいう。
このとき、出力電力や回生電力の大きさは、電圧と電流の2つのパラメータの積として表されるので、いずれかのパラメータの調整によって調整が可能である。
ただし、IGBTのコレクタ−エミッタ間に印加できる最高電圧は、アバランシェ・ブレークダウンを出現させる電圧を超えることはできない。アバランシェ・ブレークダウンとは、アバランシェ増倍或いはブレークダウンとも呼ばれる次のような現象をいう。即ち、半導体中に大きな逆バイアスが印加されると、空乏層内のキャリアは、その内部に生成された大きな電界によって大きなエネルギーを得て加速され、半導体の共有結合を切断して新たな電子と正孔との対を生成する。この連鎖によって、移動する電子が爆発的に増える現象が、アバランシェ・ブレークダウンである。
しかしながら、IGBT1個当りの面積を単純に拡大すると、歩留りを悪化させコスト増大を招くことから、通常、複数のIGBTが並列接続されたものを1セットにして用いられることが多い。
このとき、並列接続用に組み合わせる複数のIGBTは、特性が各々異なるため、電流に偏りが生じる。例えば、定常状態においてある一定電流に対して飽和電圧が異なる場合、複数のIGBTを並列接続することによって飽和電圧を揃えようと作用するため、飽和電圧が低いIGBTに電流が集中して流れる。これは、スイッチング過渡期においても同様になる。例えば、並列接続したIGBTのゲート端子に同レベルのゲート電圧が同時に印加された場合、異なる閾値電圧はスイッチング電流の偏りを与える。即ち、ターンオン時は閾値電圧が低いIGBTに電流が集中し、ターンオフ時においても、閾値電圧が高いIGBTが早く閉じるために閾値電圧が低いIGBTに電流が集中する。
従って、現状では、製造工程において特性が揃っているIGBTを選別して組み合わせる手法が考えられている。しかしながら、この手法によれば、選別するのに十分な量のウェハが流動されていることが前提となることから、数量変動に対して脆弱になることが予想される。
この手法を適用することによって、エミッタセンス電流に差が生じると、電流が多く流れている方のIGBTについては、ゲート電圧が低く抑えられる方向に作用し、一方、電流が少ない方のIGBTについては、電流を多く流すように、ゲート電圧が高くなる方向に作用する。このような一連の動きが連続的に作用することで、定常時やスイッチング過渡時においても電流が均等に流れることになる。
特許文献1に記載の具体的な機能ブロック構成によると、ADコンバータを通してデジタル変換された値が、マイクロコンピュータなどの演算器に入力される。マイクロコンピュータでは、入力値の平均値が算出され、その後、エミッタセンス電流の相対誤差や各々のIGBTのゲート電極に印加する電圧差分量がデジタル値で求められて、出力される。これらのデジタル値がDAコンバータによってアナログ電圧変換された信号を用いて、MOSFETが駆動され、その結果、IGBTのゲート電圧の調整(下げる方向のみの調整)がなされる。
このような一連の処理が実行される全体の時間のうち、AD変換時間、演算時間、DA変換時間、MOSFETの応答時間等が、制御の無駄遅れ時間として見做される。
IGBTを含め一般的なパワー半導体においては、スイッチング過渡における立ち上がり時間及び立ち下り時間は、数10nsec以下であることから、処理速度が桁違いに遅い中央演算処理装置(Central Processing Unit:以下、CPUと呼ぶ)を用いることはできない。
従って、特許文献1の手法では、例えばIGBTの飽和領域において制御が不安定に陥るおそれが多分にあり、本来の目的である損失の均等配分を果たすことはできないことが容易に推測される。
特許文献1に記載の他の例においても、オペアンプを直接用いたフィードバック回路となっているが、同様にスルーレートの非常に高いオペアンプで構成する必要があり、回路の消費電力の増加が問題になるなど、コストや周辺も含めた回路規模の増加が問題となる。
また、エミッタセンス電流の相対的な誤差が非常に大きい(数10パーセント以上)ことから、何らかの方法にて誤差が生じないように信号を調整する必要があると考えられる。
このようなことから、特許文献1に記載の手法が実用化に至っていない現状である。
即ち、このような電流開閉器において、IGBT等のパワー半導体素子を並列に駆動する際に、組み合わせる半導体素子の特性差によってターンオンやターンオフ時のスイッチングにおける電流の偏りが発生する。このため、このような電流の偏りを緩和して、各々のパワー半導体にて発生する損失の偏りを平準化し、設計マージンを拡大することで、電流開閉器のコストダウンと小型化を実現することが要求されている状況である。
複数の半導体素子(例えば実施形態におけるIGBT13−1乃至13−3)の並列駆動を行う、半導体素子駆動装置であって、
前記複数の半導体素子の各々のエミッタセンス電流を電圧信号に変換する電圧変換器(例えば実施形態における電圧変換器14)と、
前記電圧変換器に接続される低域透過フィルタ(例えば実施形態におけるLPF15)と、
前記低域透過フィルタから出力される、前記複数の半導体素子の各々に対応する前記電圧信号の平均値を求め、それぞれの前記電圧信号についての前記平均値に対する誤差を演算する1以上の演算器(例えば実施形態における平均値演算器17や誤差演算器18)と、
前記複数の半導体素子の各々を駆動するための駆動信号を出力する出力部(例えば実施形態におけるPWM波形生成部11)と、
前記出力部から出力された前記複数の半導体素子の各々の駆動信号を、前記1以上の演算器により算出された前記複数の半導体素子の各々に対応する前記誤差に基づいて調整して、前記複数の半導体素子の各々に供給する駆動信号供給部(例えば実施形態における差動増幅器12)と、
を備えることを特徴とする。
これにより、複数の半導体素子の特性差によって生ずるターンオンやターンオフ時のスイッチングにおける電流の偏りを緩和することができる。その結果、各々の半導体素子にて発生する損失の偏りが平準化され、設計マージンが拡大されて、その結果、インバータ等の電流開閉器のコストダウンと小型化を実現することが可能になる。
前記出力部は、前記判定部により前記閾値を下回ると判定された場合には、前記複数の半導体素子のスイッチングの形態が交互スイッチングとなるように、前記判定部により前記閾値を上回ると判定された場合には、前記複数の半導体素子のスイッチングの形態が並列スイッチングとなるように、前記駆動信号の生成パターンを変更し、
前記交互スイッチングの際に、前記電圧変換器は、前記複数の半導体素子の各々のエミッタセンス電流を電圧信号に変換し、前記1以上の演算器は、前記複数の半導体素子の各々に対応する前記誤差を算出し、
前記並列駆動に切り替わる際に、前記誤差の値をサンプルホールドするサンプルホールド器(例えば実施形態におけるS/H器53)をさらに備え、
前記駆動信号供給部は、前記出力部から出力された前記複数の半導体素子の各々の駆動信号を、前記サンプルホールド器によりサンプルホールドされた、前記複数の半導体素子の各々に対応する前記誤差に基づいて調整して、前記複数の半導体素子の各々に供給するようにすることができる。
即ち、電子回路1aのうち、IGBT13−1乃至13−3が半導体素子の一例であって、これらの3つの半導体素子が並列接続されて1組となり、当該1組が半導体素子駆動回路によって駆動される。この半導体素子駆動回路が、PWM波形生成部11と、差動増幅器12と、電圧変換器14と、LPF15と、感度調整器16と、平均値演算器17と、誤差演算器18と、から構成されている。
IGBT13−1乃至13−3は、インバータの電源線等の母線を接続又は遮断するスイッチング機能を有しており、IGBT13−1乃至13−3のゲートに与えられる駆動信号の電圧の大きさに応じて、即ち、ゲート−エミッタ間の電圧Vgeの大きさに応じて、ターンオン又はターンオフする。
半導体素子駆動回路の差動増幅器12は、PWM波形生成部11のロジック回路から出力されるパルス信号と、後述の誤差演算器18からの帰還信号との電圧の差分を増幅し、その増幅後の信号に基づいて、IGBT13−1乃至13−3のゲート−エミッタ間の電圧Vgeを可変することによって、IGBT13−1乃至13−3のターンオン及びターンオフを制御する。
電圧変換器14は、センス抵抗Res1乃至Res3を介して、IGBT13−1乃至13−3の各々のエミッタセンス電流Ies1乃至Ies3を電圧信号に変換する。
LPF15は、本実施形態の半導体素子駆動回路の特徴の1つとなる部位として、電圧変換器14の後段に設けられている、数msec以上の時定数を有する低域透過フィルタである。LPF15が電圧変換器14の後段に配置されているため、IGBT13−1乃至13−3のスイッチング過渡期において極めて安定した電流及び電圧波形が得られる。このLPF13に起因する本作用の効果の詳細については後述する。
感度調整器16は、フィードバック信号のゲイン(以下、「帰還ゲイン」と呼ぶ)を調整する。
平均値演算器17は、IGBT13−1乃至13−3の各々のエミッタセンス電流Ies1乃至Ies3の各検出電圧の平均値、より正確には、LPF15を通過して感度調整器16により帰還ゲインが調整された各検出電圧の平均値を算出する。
誤差演算器18は、IGBT13−1乃至13−3の各々のエミッタセンス電流Ies1乃至Ies3の各検出電圧、より正確には、LPF15を通過して感度調整器16により帰還ゲインが調整された各検出電圧の誤差を演算する。即ち、誤差演算器18は、各検出電圧と、平均値演算器17により演算された平均値との差分を、誤差として演算する。誤差演算器18により演算された誤差は、フィードバック信号として差動増幅器12に供給される。
なお、IGBT13−1乃至13−3のゲート電圧へのフィードバック制御に関する基本動作の概要は、特許文献1に記載のものと基本的に同様であるので、ここではその説明は省略する。
そこで、以下、LPF15によって積分された値を用いることがなぜ有効であるのかについて説明する。
図2(A)及び図2(C)は、帰還制御に遅れが生じない理想的な状態(この状態を、初期状態と呼ぶ)のシミュレーション結果を示している。図2(B)及び図2(D)は、3桁オーダの値の帰還ゲインを用いて、また、特許文献1に記載の電子回路における帰還制御の応答遅れを、μFオーダの容量Clpfと2桁オーダの値の抵抗RlpfとからなるCR回路に模して表現した場合におけるシミュレーション結果を示している。
図2(A)及び図2(B)において、横軸は時間t(μsec)を示しており、縦軸は、3つのIGBTを並列接続した場合における、各IGBTについてのコレクタ−エミッタ電圧Vce又はコレクタ電流Icを示している。なお、同図中、Z1乃至Z3の各々が3つのIGBTの1つずつに対応する。
図2(C)及び図2(D)において、横軸は時間t(μsec)を示しており、縦軸は、3つのIGBTを並列接続した場合における、各IGBTについてのコレクタ−エミッタ電圧Vce又はコレクタ電流Icを示している。
図2に示すように、スイッチング過渡におけるコレクタ電流Icの急激な変動に対して忠実に反応(レスポンス)できない場合、各IGBTのオン又はオフのためのスイッチング時の過渡期間における損失(以下、スイッチング損失と呼ぶ)は、各IGBTのそれぞれの特性の違いがそのまま反映されることになる。特にオン時のスイッチングにおいては、位相が180度以上まわりこみ、各コレクタ電流Icの波形は発振ぎみになっている。
図3(A)及び図3(C)は、初期状態のシミュレーション結果を示している。図3(B)及び図3(D)は、帰還ゲインを図2の例よりも1桁上げて4桁オーダの値とした場合のシミュレーション結果を示している。なお、帰還制御の応答遅れは、図2の例と同一とされている。
図3の各図の横軸と縦軸との関係は、図2のものと同様である。
図3に示すように、特許文献1に記載の電子回路について、図2の場合よりも帰還ゲインを上げていくと、各コレクタ電流Icの発振状態は持続する。このように実用を考慮した場合、特許文献1に記載の電子回路については、潜在的な問題が解消されていないことがわかる。
例えば、10kHzにおける電圧変動を40dB程度(1/1000倍程度)まで許容するならば、LPF15としての1次の低域透過フィルタの遮断周波数は、100Hz(時定数のfc=1/2πτ、τ=CR)程度とすればよい。このことは、数100Hz程度で制御される対象であれば十分に成立することを意味し、ゆえに、半導体素子駆動回路に低速オペアンプを用いても十分に成立することを意味する。さらには、廉価なCMOSプロセスを採用できることから、システムオンチップなどの技術を用いて半導体素子駆動回路の機能を集約することもできる。
図4(A)及び図4(C)は、初期状態のシミュレーション結果を示している。図4(B)及び図4(D)は、帰還ゲインを図3の例(従来の高ゲインの例)と同一値として、また、LPF15による帰還制御の応答遅れをCR回路に模して、当該CR回路の容量Clpfについては、図3の例(従来の高ゲインの例)と同一値であるが、当該CR回路の抵抗Rlpfについては、図3の例(従来の高ゲインの例)の10倍の値とした場合におけるシミュレーション結果を示している。
図4(A)及び図4(B)において、横軸は時間t(μsec)を示しており、縦軸は、3つのIGBT13−1乃至13−3を並列接続した場合における、各IGBT13−1乃至13−3についてのコレクタ−エミッタ電圧Vce又はコレクタ電流Icを示している。なお、同図中、Z1乃至Z3の各々が3つのIGBT13−1乃至13−3の1つずつに対応する。
図4の各図の横軸と縦軸との関係は、図2や図3のものと同様である。
図4に示すように、スイッチングの初期においては、フィルタの初期値がないため安定するまでに時間を有するものの、数ミリ秒後には、オン時のスイッチングにおける発振状態が大幅に改善され、図5の例(従来の低ゲイン)に近い安定した電流波形の出力が得られていることがわかる。
なお、図4において、やや脈動成分が残っているのは、シミュレーションの計算の都合上、時定数を短く設定しているためである。即ち、実装時のLPF15の時定数を長く設定することで、このような脈動成分を十分に低減すること(ほぼ無くすこと)が可能である。
図5は、本発明の半導体素子駆動回路を含む電子回路1bの実施形態であって、図1とは異なる実施形態の概略構成を示す図である。
ただし、図5において、図1と対応する箇所には対応する符号を付してあり、これらの箇所については説明を適宜省略する。
図5の電子回路1bは、図1の電子回路1aの構成に加えて、過温度判定部51と、除算器52と、S/H器53と、乗算器54と、減算器55と、を備えている。
過温度判定部51は、このような判定の結果を示す信号をPWM波形生成部11のロジック回路に出力する。
図5の電子回路1bのロジック回路は、過温度判定部51の判定の結果を示す信号を入力し、当該信号のレベルによって、パルス信号(駆動パルス)の生成パターンを任意に変更できるロジック機能を有している。具体的には、ロジック回路は、パルス信号の出力オン又はオフのタイミング調整を行う機能を有している。ロジック回路は、これらの機能を有することで、IGBT13−1乃至13−3の間の各エミッタセンス電流Ies1乃至Ies3の相対的誤差について、補正に頼らずとも自動的に調整することができる。
なお、以下、このような補正手法を、以下、エミッタセンス誤差自動補正手法と呼ぶ。
図6は、エミッタセンス誤差自動補正手法を説明するための、図5の電子回路1b内の各信号のシミュレーション結果を示すタイミングチャートである。ただし、図6のシミュレーションでは、説明の簡略上、2つのIGBT13−1,13−2が並列接続されていることが前提とされている。
具体的には図6には、上から順に、IGBT13−1のコレクタ電流Ic1、IGBT13−2のコレクタ電流Ic2、IGBT13−1のエミッタセンス電流Ies1若しくはIGBT13−2のエミッタセンス電流Ies2、IGBT13−1,13−2の調整後電圧換算実効値Ves1_gain_rms,Ves2_gain_rms(後述の式(4)参照)、IGBT13−1,13−2のゲート電圧の補正量dVes1,dVes2、IGBT13−1のゲート電圧Vg1、IGBT13−2のゲート電圧Vg2、及びIGBT13−1,13−2の累積損失についての、各々のタイミングチャートが示されている。
本実施形態では、IGBT13−1,13−2の素子の接合温度の保証値に基づいて閾値が設定されているものとする。そして、PWM波形生成部11のロジック回路が、過温度判定部51の判定結果が閾値を下回るという場合には交互スイッチングとなるように、過温度判定部51の判定結果が閾値を上回るという場合には並列スイッチングとなるように、駆動信号たるパルス信号の生成パターンを変更する。
いうまでもなく、電気自動車のモータ等のインダクタンス(L)負荷に対しては、スイッチングによって電流を持ち替えても、その電流の大きさや向きは保存されるため、実効電流はほぼ等しい値となる。その結果、双方のエミッタセンス電流Ies1,Ies2の差異は、それらの相対的誤差を示すことになる。
時刻t’から時刻t”までの期間T2では、IGBT13−1,13−2の並列スイッチングの期間であって、エミッタセンス電流Ies1,Ies2の相対誤差の補正が行われる期間である。枠61,62内に示すように、エミッタセンス電流Ies1,Ies2に相対感度誤差があっても,自動的に均等な電流及び損失が配分されるように、IGBT13−1,13−2のゲート電圧へ補正電圧が印加される。
なお、時刻t”以降の期間T3は、IGBT13−1,13−2の並列スイッチングが行われるが、エミッタセンス電流Ies1,Ies2の相対誤差の補正が行われない場合の期間である。この期間T3は、期間T2との比較のために、当該補正が行われない場合の成行き制御の期間として、故意に挿入されているものである。このため、枠63内に示すように、累積損失が生じていることがわかる。
即ち、式(2)は、パルス電流の平均値(LPF15の値)が、フィルタ時定数τ=1/CRの時間範囲における実効値.即ち、電力と等価的に扱うことができることを意味している。
また、図6に図示しないが、再び交互スイッチングの形態に移行するに場合は、補正電圧が解除され、IGBT13−1乃至13−3の各々は元のゲート電圧で駆動される。
例えば、上述の如く、制御対象の特性や使われ方が既知の場合、制御性に影響を与えない程度までLPF15の時定数を遅くすることによって、コレクタ電流Icの実効値、即ち電力を均一にするようなゲート電極への帰還電圧を印加する作用が得られる。このように、電流実効値の均等化(損失配分の均等化)に特に効果を奏することが可能になる。
図7は、各IGBTのコレクタ電流Ic及びゲート電圧のシミュレーションの結果を示している。ただし、説明の簡略上、並列接続数n=2、即ちIGBT13−1,13−2のみが並列接続されていることが前提とされている。
図7(A)乃至図7(C)の各々は、帰還ゲインを0、50、100のそれぞれとした場合における、コレクタ電流Icのタイミングチャートである。図7(D)乃至図(F)の各々は、帰還ゲインを0、50、100のそれぞれとした場合における、ゲート電圧のタイミングチャートである。
図8は、図7のシミュレーションに用いたIGBT13−1,13−2の静特性、即ちコレクタ電流Ic−飽和電圧特性を示している。
図7及び図8に示すように、制御の帰還ゲインを適切な値に調整することによって、各IGBT(このシミュレーションでは、IGBT13−1,13−2)に印加されるゲート電圧が相互に制御されるため、各IGBT13−1,13−2に流れる電流の偏りが大幅に改善される。
図9(A)乃至(C)は、帰還ゲインを0、50、100のそれぞれとした場合における、IGBT13−1,13−2の累積損失のタイミングチャートである。ただし、単位電流当りのスイッチング損失、定常損失は任意値が用いられており、縦軸は参考値である。
図9(D)乃至(F)は、帰還ゲインを0、50、100のそれぞれとした場合における、IGBT13−1,13−2間の損失偏差のタイミングチャートである。
図7のシミュレーション結果と同様に、図9のシミュレーション結果からも、制御の帰還ゲインを適切な値に調整することによって、IGBT13−1,13−2における損失も均等化されることがわかる。
図10(A)は、上述のエミッタセンス誤差自動補正手法に基づく制御(以下、「電流偏差制御」とも呼ぶ)がなされていない場合の実機テストの結果である。これに対して、図10(B)は、電流偏差制御がなされている場合の実機テストの結果である。
図10(A)と図10(B)とを比較するに、電流偏差制御がなされている場合は、電流偏差制御がなされていない場合に対して、実機においても電流の偏りを改善する効果があることがわかる。
図11(A)は、累積損失(発生損失)の実機テストの結果であり、図11(B)は、損失偏差の実機テストの結果である。
図11に示すように、実機テストでも、図9のシミュレーション結果と同様に、損失の偏りが大幅に改善されることが確認された。
特に、半導体素子駆動回路のうち差動増幅器12を除く全ては、シリコンデバイスにて1チップ、或いは複数チップに集積化できる。
パッケージは、IGBT13−1乃至13−3(又はパワーモジュール)と切り離した半導体素子駆動回路のみを集約することも、IGBT13−1乃至13−3を含んだ形(インテリジェント パワーモジュール、図5の機能全てを1パッケージ化したもの)にすることもできる。さらには、図5に図示せぬ上位システムを集約することも可能である。以上のように、パッケージング(集約化)される機能選択において、その形態に特別な制約はない。
そして、エミッタセンス誤差自動補正手法が適用可能となるので、電子回路1bの製造工程内での調整工程を排除できる。さらには相対的な誤差量をリアルタイムに演算し補正できることから、チップ面積などの過剰な設計マージンを取り除くことができるため、電子回路1bのコストダウンに大きく貢献することができる。
ただし、図12において、図1や図5と対応する箇所には対応する符号を付してあり、これらの箇所については説明を適宜省略する。
図12の電子回路1cにおいては、図1の電子回路1aの平均値演算器17及び誤差演算器18の代わりに、誤差演算器101が設けられている。
特許文献1に記載の従来の半導体素子駆動回路のうち、オペアンプで構成されるフィードバック回路は、IGBTの並列数が2個の場合は2個のオペアンプで成立するが、IGBTの並列数が3個の場合を想定すると(特許文献1には並列数3個の場合の記載はない)、理論上、オペアンプが9個必要となり、コスト及び回路面積が増大する。これに対して、図12の誤差演算器101では、ダイオードによるOR回路とオペアンプの出力に適当な大きさの抵抗とが直列に接続されているため、最終段の誤差演算用のオペアンプを省略することができ、その結果、コスト及び回路面積を減少させることが可能になる。なお、抵抗の適当な大きさとは、例えばオペアンプの出力や吸い込み特性に影響を与えず、かつ次段の差動増幅器12を駆動できる程度の大きさをいう。
ただし、図13において、図1や図5と対応する箇所には対応する符号を付してあり、これらの箇所については説明を適宜省略する。
図13の電子回路1dにおいては、図1の電子回路1aの構成に加えてさらに、過温度判定部51が設けられている。
ただし、過温度判定部51は、図5の電子回路1bの構成要素にもなっており、図5を用いて説明済みであるので、ここではその説明は省略する。
例えば、本発明は、IGBTのみならず、スイッチング機能を有する任意の半導体素子の駆動用として適用することができる。
この場合、PWM波形生成部11は、判定部の判定結果に基づいて、駆動信号の生成パターンを変更できるロジック機能を有しているようにすることができる。
換言すると、本発明は、電気自動車、電車、産業用装置等に用いられるインバータは勿論のこと、その他、電圧又は電流駆動型の任意の半導体素子を用いた任意の電流開閉器に適用することができる。
電圧変換器14は、複数の半導体素子の各々のエミッタセンス電流を電圧信号に変換し、
平均値演算器17や誤差演算器18等の演算器は、LPF15(低域透過フィルタ)から出力される、複数の半導体素子の各々に対応する電圧信号の平均値を求め、それぞれの電圧信号についての平均値に対する誤差を演算し、
PWM波形生成部11は、複数の半導体素子の各々を駆動するための駆動信号(パルス信号)を出力し、
差動増幅器12は、複数の半導体素子の各々の駆動信号を、当該複数の半導体素子の各々に対応する誤差に基づいて調整して、当該複数の半導体素子の各々に供給する。
これにより、複数の半導体素子の特性差によって生ずるターンオンやターンオフ時のスイッチングにおける電流の偏りを緩和することができる。その結果、各々の半導体素子にて発生する損失の偏りが平準化され、設計マージンが拡大されて、その結果、インバータ等の電流開閉器のコストダウンと小型化を実現することが可能になる。
換言すると、特許文献1に記載の技術の実用を考慮すると、理想的な高遠オペアンプを使用する必要がある。さらに半導素子やゲート電圧を駆動するためのバッファ回路における遅れ時間や、そのものの応答遅れ時間を無視できず不安定な制御である。
これに対して、本発明が適用される半導体素子駆動装置は、低速な回路を用いて損失偏差を低減する制御を実現できる。さらには廉価なCMOSプロセスを採用できることからシステムオンチップなどの技術を用いて、半導体素子駆動装置の機能を集約することもできる。
即ち、あらゆる運転状態において常に安定した電流実効値を算出するために最適な適応フィルタ(LPF15等)を配置することで、損失偏差を大幅に抑制する効果が得られる。IGBT13−1乃至13−3等の半導体素子の個体差が大まかにわかっているか、或いは指令値を予め取得しているならば、例えばマップを持たせることでフィードフォワード制御とフィードバック制御を組み合わせることができ、その結果立ち上がり時の応答性をよりよくすることができる。
なお、当該(2)の効果を奏するためには、過温度判定部51が採用する必要は特になく、IGBT13−1乃至13−3等の複数の半導体素子の動作条件を判定する判定部(図示せず)を採用してもよい。
この場合、PWM波形生成部11は、判定部の判定結果に基づいて、駆動信号の生成パターンを変更できるロジック機能を有しているようにすることができる。
過温度判定部51等の判定部は、複数の半導体素子(IGBT13−1乃至13−3等)の動作に応じて可変する値のうち、その定格を超過する運転状態に至る値を閾値として、実測値が閾値を超えるか否かという動作条件を判定する。
PWM波形生成部11は、判定部により閾値を下回ると判定された場合には、複数の半導体素子のスイッチングの形態が交互スイッチングとなるように、判定部により閾値を上回ると判定された場合には、複数の半導体素子のスイッチングの形態が並列スイッチングとなるように、駆動信号(パルス信号)の生成パターンを変更する。
交互スイッチングの際に、電圧変換器14は、複数の半導体素子の各々のエミッタセンス電流を電圧信号に変換し、LPF15を介して遅延して出力し、平均値演算器17や誤差演算器18等の演算器は、複数の半導体素子の各々に対応する誤差を算出する。
S/H器53は、並列スイッチングに切り替わる際に、前記誤差の値をサンプルホールドする。
差動増幅器12は、PWM波形生成部11から出力された複数の半導体素子の各々の駆動信号を、S/H器53によりサンプルホールドされた、複数の半導体素子の各々に対応する誤差に基づいて調整して、複数の半導体素子の各々に供給する。
このようにして、IGBT13−1乃至13−3等の定格を超過しない範囲において、交互スイッチングを実施してゲート電圧の調整を逐次更新することによって、エミッタセンス電流の温度などの環境依存性や個体差等の影響を完全に無視することができ、常に精度の高い相対誤差に対する調整を実現できる。
11 PWM波形生成部
12 差動増幅器
13−1,13−2,13−3 IGBT
14 電圧変換部
15 LPF
16 感度調整器
17 平均値演算器
18 誤差演算器
51 過温度判定部
52 除算器
53 S/H器
54 乗算器
55 減算器
101 誤差演算器
Claims (4)
- 複数の半導体素子の並列駆動を行う、半導体素子駆動装置において、
前記複数の半導体素子の各々のエミッタセンス電流を電圧信号に変換する電圧変換器と、
前記電圧変換器に接続される低域透過フィルタと、
前記低域透過フィルタから出力される、前記複数の半導体素子の各々に対応する前記電圧信号の平均値を求め、それぞれの前記電圧信号についての前記平均値に対する誤差を演算する1以上の演算器と、
前記複数の半導体素子の各々を駆動するための駆動信号を出力する出力部と、
前記出力部から出力された前記複数の半導体素子の各々の駆動信号を、前記1以上の演算器により算出された前記複数の半導体素子の各々に対応する前記誤差に基づいて調整して、前記複数の半導体素子の各々に供給する駆動信号供給部と、
を備える半導体素子駆動回路。 - 前記複数の半導体素子の動作条件を判定する判定部をさらに備え、
前記出力部は、前記判定部の判定結果に基づいて、前記駆動信号の生成パターンを変更できるロジック機能を有している、
請求項1に記載の半導体素子駆動回路。 - 前記判定部は、前記複数の半導体素子の動作に応じて可変する値のうち、その定格を超過する運転状態に至る値を閾値として、実測値が前記閾値を超えるか否かという動作条件を判定し、
前記出力部は、前記判定部により前記閾値を下回ると判定された場合には、前記複数の半導体素子のスイッチングの形態が交互スイッチングとなるように、前記判定部により前記閾値を上回ると判定された場合には、前記複数の半導体素子のスイッチングの形態が並列スイッチングとなるように、前記駆動信号の生成パターンを変更し、
前記交互スイッチングの際に、前記電圧変換器は、前記複数の半導体素子の各々のエミッタセンス電流を電圧信号に変換し、前記1以上の演算器は、前記複数の半導体素子の各々に対応する前記誤差を算出し、
前記並列スイッチングに切り替わる際に、前記誤差の値をサンプルホールドするサンプルホールド器をさらに備え、
前記駆動信号供給部は、前記出力部から出力された前記複数の半導体素子の各々の駆動信号を、前記サンプルホールド器によりサンプルホールドされた、前記複数の半導体素子の各々に対応する前記誤差に基づいて調整して、前記複数の半導体素子の各々に供給する、
請求項2に記載の半導体素子駆動回路。 - 複数の半導体素子の並列駆動を行うための、半導体素子の駆動方法において、
前記複数の半導体素子の各々のエミッタセンス電流を電圧信号に変換する電圧変換ステップと、
前記電圧変換ステップの処理により変換された、前記複数の半導体素子の各々に対応する前記電圧信号に対して、低域透過フィルタをかけるフィルタステップと、
前記フィルタステップの処理の結果得られる、前記複数の半導体素子の各々に対応する前記電圧信号の平均値を求め、それぞれの前記電圧信号についての前記平均値に対する誤差を演算する演算ステップと、
前記複数の半導体素子の各々を駆動するための駆動信号を出力する出力ステップと、
前記出力ステップの処理により出力された前記複数の半導体素子の各々の駆動信号を、前記演算ステップの処理により算出された前記複数の半導体素子の各々に対応する前記誤差に基づいて調整して、前記複数の半導体素子の各々に供給する駆動信号供給ステップと、
を含む半導体素子の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011149439A JP5619687B2 (ja) | 2011-07-05 | 2011-07-05 | 半導体素子駆動装置及び方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011149439A JP5619687B2 (ja) | 2011-07-05 | 2011-07-05 | 半導体素子駆動装置及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013017092A true JP2013017092A (ja) | 2013-01-24 |
JP5619687B2 JP5619687B2 (ja) | 2014-11-05 |
Family
ID=47689317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011149439A Expired - Fee Related JP5619687B2 (ja) | 2011-07-05 | 2011-07-05 | 半導体素子駆動装置及び方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5619687B2 (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016225695A (ja) * | 2015-05-27 | 2016-12-28 | 株式会社デンソー | 半導体装置 |
JP2018011392A (ja) * | 2016-07-12 | 2018-01-18 | 株式会社東芝 | 半導体モジュール、車両、及び、昇降機 |
JP2018121471A (ja) * | 2017-01-26 | 2018-08-02 | トヨタ自動車株式会社 | スイッチング素子の制御装置 |
WO2018139636A1 (ja) * | 2017-01-30 | 2018-08-02 | ローム株式会社 | パルス制御装置 |
JP2019029763A (ja) * | 2017-07-27 | 2019-02-21 | 国立大学法人 大分大学 | スイッチング回路 |
CN110277900A (zh) * | 2019-06-24 | 2019-09-24 | 深圳市四方电气技术有限公司 | Igbt驱动峰值检测保护电路 |
US10547245B2 (en) | 2017-05-29 | 2020-01-28 | Denso Corporation | Power converter |
JP2020043628A (ja) * | 2018-09-06 | 2020-03-19 | トヨタ自動車株式会社 | 過電流検出装置 |
US10715129B2 (en) | 2018-06-27 | 2020-07-14 | Denso Corporation | Switching element driving device |
WO2022044298A1 (ja) * | 2020-08-28 | 2022-03-03 | 日産自動車株式会社 | スイッチング素子駆動方法、及びスイッチング素子駆動装置 |
JP7544129B2 (ja) | 2020-08-28 | 2024-09-03 | 日産自動車株式会社 | スイッチング素子駆動方法、及びスイッチング素子駆動装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106374481A (zh) * | 2015-07-24 | 2017-02-01 | 利思电气(上海)有限公司 | 一种具备分时储能功能的户外型电力有源滤波装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01222659A (ja) * | 1988-02-27 | 1989-09-05 | Fujitsu Denso Ltd | 電流バランス型スイッチングレギュレータ |
JPH0365047A (ja) * | 1989-07-20 | 1991-03-20 | General Electric Co <Ge> | 2つの電源の間で電力を伝達するためのスイッチング装置および該装置内のスイッチングデバイスを制御する方法 |
JPH09289442A (ja) * | 1996-02-20 | 1997-11-04 | Fuji Electric Co Ltd | 並列接続・可制御半導体素子の電流バランス回路 |
JPH10323016A (ja) * | 1997-05-14 | 1998-12-04 | Fuji Electric Co Ltd | 電力変換装置のデバイス定常電流バランス制御回路 |
JP2000092820A (ja) * | 1998-09-11 | 2000-03-31 | Mitsubishi Electric Corp | 駆動制御装置、モジュール、および、複合モジュール |
JP2002062567A (ja) * | 2000-08-18 | 2002-02-28 | Olympus Optical Co Ltd | カメラのストロボ発光回路 |
JP2003088095A (ja) * | 2001-09-17 | 2003-03-20 | Toshiba Corp | 電力用半導体回路装置 |
JP2008035570A (ja) * | 2003-12-05 | 2008-02-14 | Nippon Telegr & Teleph Corp <Ntt> | 信号処理回路 |
JP2009159662A (ja) * | 2007-12-25 | 2009-07-16 | Fuji Electric Systems Co Ltd | 電力用半導体素子の制御回路 |
-
2011
- 2011-07-05 JP JP2011149439A patent/JP5619687B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01222659A (ja) * | 1988-02-27 | 1989-09-05 | Fujitsu Denso Ltd | 電流バランス型スイッチングレギュレータ |
JPH0365047A (ja) * | 1989-07-20 | 1991-03-20 | General Electric Co <Ge> | 2つの電源の間で電力を伝達するためのスイッチング装置および該装置内のスイッチングデバイスを制御する方法 |
JPH09289442A (ja) * | 1996-02-20 | 1997-11-04 | Fuji Electric Co Ltd | 並列接続・可制御半導体素子の電流バランス回路 |
JPH10323016A (ja) * | 1997-05-14 | 1998-12-04 | Fuji Electric Co Ltd | 電力変換装置のデバイス定常電流バランス制御回路 |
JP2000092820A (ja) * | 1998-09-11 | 2000-03-31 | Mitsubishi Electric Corp | 駆動制御装置、モジュール、および、複合モジュール |
JP2002062567A (ja) * | 2000-08-18 | 2002-02-28 | Olympus Optical Co Ltd | カメラのストロボ発光回路 |
JP2003088095A (ja) * | 2001-09-17 | 2003-03-20 | Toshiba Corp | 電力用半導体回路装置 |
JP2008035570A (ja) * | 2003-12-05 | 2008-02-14 | Nippon Telegr & Teleph Corp <Ntt> | 信号処理回路 |
JP2009159662A (ja) * | 2007-12-25 | 2009-07-16 | Fuji Electric Systems Co Ltd | 電力用半導体素子の制御回路 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016225695A (ja) * | 2015-05-27 | 2016-12-28 | 株式会社デンソー | 半導体装置 |
JP2018011392A (ja) * | 2016-07-12 | 2018-01-18 | 株式会社東芝 | 半導体モジュール、車両、及び、昇降機 |
JP2018121471A (ja) * | 2017-01-26 | 2018-08-02 | トヨタ自動車株式会社 | スイッチング素子の制御装置 |
CN110235367A (zh) * | 2017-01-30 | 2019-09-13 | 罗姆股份有限公司 | 脉冲控制装置 |
JP6382473B1 (ja) * | 2017-01-30 | 2018-08-29 | ローム株式会社 | パルス制御装置 |
WO2018139636A1 (ja) * | 2017-01-30 | 2018-08-02 | ローム株式会社 | パルス制御装置 |
US11532449B2 (en) | 2017-01-30 | 2022-12-20 | Rohm Co., Ltd. | Pulse control device |
US10547245B2 (en) | 2017-05-29 | 2020-01-28 | Denso Corporation | Power converter |
JP2019029763A (ja) * | 2017-07-27 | 2019-02-21 | 国立大学法人 大分大学 | スイッチング回路 |
US10715129B2 (en) | 2018-06-27 | 2020-07-14 | Denso Corporation | Switching element driving device |
JP2020043628A (ja) * | 2018-09-06 | 2020-03-19 | トヨタ自動車株式会社 | 過電流検出装置 |
CN110277900A (zh) * | 2019-06-24 | 2019-09-24 | 深圳市四方电气技术有限公司 | Igbt驱动峰值检测保护电路 |
WO2022044298A1 (ja) * | 2020-08-28 | 2022-03-03 | 日産自動車株式会社 | スイッチング素子駆動方法、及びスイッチング素子駆動装置 |
JP7544129B2 (ja) | 2020-08-28 | 2024-09-03 | 日産自動車株式会社 | スイッチング素子駆動方法、及びスイッチング素子駆動装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5619687B2 (ja) | 2014-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5619687B2 (ja) | 半導体素子駆動装置及び方法 | |
EP2418774B1 (en) | Semiconductor device driving unit and method | |
JP5724281B2 (ja) | パワー半導体デバイスの電流検出回路 | |
JP5170208B2 (ja) | パワー半導体デバイスの電流検出回路 | |
JP6045765B1 (ja) | 電力変換装置およびこれを適用した車両駆動システム | |
EP2445110B1 (en) | Gate driver unit for electrical switching device | |
EP2615737B1 (en) | Active gate drive circuit | |
EP2816728B1 (en) | Active gate drive circuit | |
US9812987B2 (en) | Topology for controlled power switch module | |
JP2004229382A (ja) | ゲート駆動回路、および電力変換装置 | |
CN105324923B (zh) | 功率半导体元件的驱动电路 | |
WO2017033673A1 (ja) | パワー半導体素子の駆動回路、電力変換ユニットおよび電力変換装置 | |
Li et al. | Parallel connection of silicon carbide MOSFETs—Challenges, mechanism, and solutions | |
KR20180073474A (ko) | 반도체 장치 및 인버터 시스템 | |
Ding et al. | Active junction temperature control for sic mosfets based on a resistor-less gate driver | |
JP6261476B2 (ja) | 電力変換装置および電力変換装置の出力電圧検出方法 | |
JP2011007580A (ja) | パワースイッチング素子の温度検出装置 | |
JP5954924B2 (ja) | 電力変換装置 | |
JP7051008B2 (ja) | 並列駆動装置及び電力変換装置 | |
Matallana et al. | Analysis and modelling of igbts parallelization fundamentals | |
WO2021192035A1 (ja) | 半導体駆動装置、半導体装置、及び電力変換装置 | |
Pérez Delgado et al. | Current sharing control strategy for IGBTs connected in parallel | |
JP5169416B2 (ja) | 電力変換回路の駆動回路及び電力変換システム | |
WO2022085495A1 (ja) | パワートランジスタのコントローラおよび制御方法 | |
US10700681B1 (en) | Paralleled power module with additional emitter/source path |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140909 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140917 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5619687 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |