JP2019029763A - スイッチング回路 - Google Patents

Abstract

【課題】コスト増加を抑制しながら、特性バラツキ等によるスイッチング損失の偏りを抑制することができ、小型で低損失なスイッチング回路を提供すること。【解決手段】並列接続された複数のスイッチＳ１、Ｓ２を駆動するための駆動回路２と、上記駆動回路と、１つ以上の上記スイッチのゲート端子との間に接続されたスイッチタイミング補償回路３と、上記スイッチのスイッチ特性と相関がある物理情報を検出する物理情報検出回路４と、を備えており、上記スイッチタイミング補償回路は、バイアスコンデンサＣ１、Ｃ２と、上記バイアスコンデンサを充電するためのバイアス電源Ｖ１、Ｖ２と、を有し、上記物理情報検出回路にて検出した物理情報を基に、上記バイアス電源の電圧を、複数の上記スイッチのスイッチタイミングの差が小さくなるように調整する、スイッチング回路にある。【選択図】図１

Description

本発明は、並列接続された複数のスイッチを駆動するスイッチング回路に関する。

車載用電力変換装置等に用いられるスイッチング回路では、例えば、大電力化の要求に対応するために、並列接続された複数のスイッチを同時にオンオフ駆動する構成が採用されている。この構成では、スイッチを構成する個々の半導体スイッチング素子の特性バラツキによって、スイッチングタイミングにズレが生じることで、スイッチング損失の偏りが発生する課題がある。

これに対して、複数の半導体スイッチング素子の特性差を検出して、スイッチングタイミングを制御する手法が提案されている。例えば、特許文献１には、半導体スイッチング素子と温度検出素子を内蔵する半導体モジュールを、複数個並列接続して用いる電力変換装置において、半導体スイッチング素子の制御回路に、各半導体モジュールの温度検出素子の検出値の差分もしくは大小を検出する回路と、検出温度が高い側の半導体スイッチング素子へのターンオン指令信号を遅延させる回路を設けることが記載されている。

特開２００９−１５９６６２号公報

特許文献１に記載される手法では、２つの半導体スイッチング素子の温度を比較して、温度の高い半導体スイッチング素子のオンタイミングを遅延させることで電流の偏りを抑制している。しかしながら、この手法では、温度の高い一方のターンオン指令信号を遅延させるために、複数個の半導体モジュールのそれぞれに対応させた、複数の駆動回路及び遅延回路が必要となる。さらに、遅延時間を可変とするには、各遅延回路を、容量の異なる複数のコンデンサを備える回路とする必要がある。そのため、温度差に応じた遅延時間を与えて、スイッチングタイミングを揃えることは、必ずしも容易ではない。あるいは、回路構成が複雑となり、部品点数の増加により製作コストが増加する。

本発明は、かかる課題に鑑みてなされたものであり、並列接続された複数のスイッチを駆動するスイッチング回路において、回路構成の複雑化によるコスト増加を抑制しながら、特性バラツキ等によるスイッチング損失の偏りを抑制することができ、小型で低損失なスイッチング回路を提供しようとするものである。

本発明の一態様は、
並列接続された複数のスイッチ（Ｓ１、Ｓ２）を駆動するための駆動回路（２）と、
上記駆動回路と、１つ以上の上記スイッチのゲート端子との間に接続されたスイッチタイミング補償回路（３）と、
上記スイッチのスイッチ特性と相関がある物理情報を検出する物理情報検出回路（４）と、を備えており、
上記スイッチタイミング補償回路は、バイアスコンデンサ（Ｃ１、Ｃ２）と、上記バイアスコンデンサを充電するためのバイアス電源（Ｖ１、Ｖ２）と、を有し、上記物理情報検出回路にて検出した物理情報を基に、上記バイアス電源の電圧を、複数の上記スイッチのスイッチタイミングの差が小さくなるように調整する、スイッチング回路にある。

上記一態様のスイッチング回路において、スイッチタイミング補償回路は、複数のスイッチのうち、少なくとも一方に対して設けられて、そのゲート端子に、バイアスコンデンサに充電されたバイアス電圧を与えることができる。複数のスイッチがオンとなる閾値電圧に、個体差や経年変化等によるバラツキが生じると、オンタイミングのズレが生じるが、この特性のズレと相関する物理情報を用いて、バイアスコンデンサの充電量を調整することができる。例えば、複数のスイッチのうち、オンタイミングがより遅くなる特性を有するスイッチについて、物理情報の検出値に応じたバイアス電圧が上乗せされることで、閾値電圧に到達するタイミングを揃えることが可能になる。したがって、スイッチング損失の偏りが抑制されて、全体の損失を小さくすることができる。

以上のごとく、上記態様によれば、並列接続された複数のスイッチを駆動するスイッチング回路において、回路構成の複雑化によるコスト増加を抑制しながら、特性バラツキ等によるスイッチング損失の偏りを抑制することができ、小型で低損失なスイッチング回路を提供することができる。
なお、特許請求の範囲及び課題を解決する手段に記載した括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものであり、本発明の技術的範囲を限定するものではない。

実施形態１における、スイッチング回路の全体構成を示す回路図。 実施形態１における、スイッチング回路の変形例の全体構成を示す回路図。 実施形態１における、スイッチング回路の変形例の主要部構成を示す回路図。 実施形態１における、スイッチング回路の基本動作を説明するための回路図。 実施形態１における、スイッチング回路の各スイッチオンオフタイミングとスイッチング損失の関係を示す波形図。 実施形態１における、スイッチング回路の各スイッチのオン時の電流経路を示す回路図。 実施形態１における、スイッチング回路の主要部構成を示すオフ時の等価回路図。 実施形態１における、スイッチング回路の主要部構成を示すオン時の等価回路図。 実施形態２における、スイッチング回路の主要部構成を示す回路図。 実施形態２における、スイッチング回路の各スイッチのオン時の電流経路を示す回路図。 実施形態２における、スイッチング回路の主要部構成を示すオフ時の等価回路図。 実施形態３における、スイッチング回路のスイッチタイミング補償回路における他の制御例を示すブロック線図。 実施形態３における、スイッチング回路のスイッチタイミング補償回路における他の制御例を示すブロック線図。 実施形態３における、スイッチング回路のスイッチタイミング補償回路における他の制御例を示すブロック線図。 実施形態４における、スイッチング回路の全体構成を示す回路図。 実施形態４における、スイッチング回路の主要部構成を示す回路図。 実施形態４における、スイッチング回路の変形例の主要部構成を示す回路図。 実施形態４における、スイッチング回路の変形例の主要部構成を示す回路図。 実施形態５における、スイッチング回路の主要部構成を示す回路図。 実施形態５における、スイッチング回路の変形例の主要部構成を示す回路図。

（実施形態１）
以下、スイッチング回路に係る実施形態１について、図１〜図８を参照して説明する。
図１に示すように、本形態のスイッチング回路１は、並列接続された複数のスイッチＳ１、Ｓ２と、複数のスイッチＳ１、Ｓ２を駆動するための共通の駆動回路２と、スイッチタイミング補償回路３と、スイッチＳ１、Ｓ２のスイッチ特性と相関がある物理情報を検出する物理情報検出回路としての温度検出回路４と、を備えている。スイッチタイミング補償回路３は、駆動回路２と、少なくとも１つのスイッチＳ１、Ｓ２のゲート端子との間に接続されている。

具体的には、スイッチタイミング補償回路３は、バイアスコンデンサＣ１、Ｃ２と、バイアスコンデンサＣ１、Ｃ２を充電するためのバイアス電源である、可変バイアスＶ１、Ｖ２と、を有しており、本形態では、スイッチＳ１、Ｓ２のそれぞれに対して設けられる。スイッチタイミング補償回路３は、温度検出回路４にて検出した物理情報である温度情報を基に、バイアス電源の電圧を、複数のスイッチＳ１、Ｓ２のスイッチタイミングの差が小さくなるように調整する。そのために、スイッチタイミング補償回路３には、温度情報に基づく制御を行う制御回路５を設けることができる。ここでは、温度情報に基づく制御指令（例えば、バイアス電源電圧指令値）を、可変バイアスＶ１、Ｖ２へ与える制御回路５１、５２をそれぞれ設けている。

スイッチング回路１は、例えば、車載用電力変換装置である車載モータ用インバータ装置等に適用される。その場合、インバータ装置は、例えば、三相モータの各相（すなわち、Ｕ相、Ｖ相、Ｗ相）に対応する複数のハーフブリッジ回路を並列接続した構成を有しており、各相のハーフブリッジ回路を、それぞれ異なるタイミングでオンオフ駆動して、直流電力を三相の交流電力に変換する。複数のハーフブリッジ回路は、それぞれ、上アームスイッチと下アームスイッチとの直列接続体からなり、下アームスイッチ及び上アームスイッチの一方がオン状態のとき、他方がオフ状態となる。また、各ハーフブリッジ回路の下アームスイッチ、又は、上アームスイッチは、それぞれ複数のスイッチを並列接続した構成とすることができる。スイッチング回路１は、このようなハーフブリッジ回路の各スイッチを駆動するための回路として構成される。

本形態におけるスイッチング回路１は、ハーフブリッジ回路の下アーム側の駆動回路として構成されており、例えば、２つのスイッチＳ１、Ｓ２が、並列接続された複数の下アームスイッチとして設けられる。スイッチＳ１、Ｓ２は、例えば、ゲート電圧制御式のＭＯＳＦＥＴ（すなわち、電界効果トランジスタ）であり、ここでは、ｎチャネルのＭＯＳＦＥＴが用いられる。半導体スイッチング素子としては、ＭＯＳＦＥＴ以外の半導体パワー素子、例えば、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）等を用いることもできる。なお、ＩＧＢＴを用いる場合には、ＩＧＢＴのベース端子を、ＭＯＳＦＥＴと同様にゲート端子と呼称するものとする。

図１において、スイッチＳ１、Ｓ２は、電源Ｂ(例えば、電源電圧Ｖｉ）の正極端子と負極端子との間に、並列に接続されている。すなわち、スイッチＳ１、Ｓ２のドレイン端子には、電源Ｂの正極端子が抵抗Ｒを介して接続されており、スイッチＳ１、Ｓ２のソース端子には、電源Ｂの負極端子が接続される。スイッチＳ１、Ｓ２のゲート端子とソース端子の間には、スイッチタイミング補償回路３を介して、駆動回路２が接続されている。ここでは、２つのスイッチＳ１、Ｓ２を有する構成としているが、３つ以上のスイッチを有していてもよく、その場合も１つの駆動回路２が全てのスイッチに共通に設けられる。

駆動回路２は、パルス状のゲート信号を出力して、スイッチＳ１、Ｓ２のオンオフを切り換える。駆動回路２は、例えば、ゲート電源Ｂ１（例えば、電源電圧Ｖgs）と、ゲート電源Ｂ１のオン駆動用スイッチ２１と、ゲート電源Ｂ１のオフ駆動用スイッチ２２とで構成され、交互にオンオフされることで、所定のパルスを生成する。オフ駆動用スイッチ２２は、ゲート電源Ｂ１の正極端子と負極端子との間に設けられ、オン駆動用スイッチ２１は、ゲート電源Ｂ１の正極端子とオフ駆動用スイッチ２２の間に設けられる。

スイッチタイミング補償回路３は、スイッチＳ１側において、ゲート線１１ｐに設けられるバイアスコンデンサＣ１と、バイアスコンデンサＣ１を充電するための可変バイアスＶ１を有する。同様に、スイッチＳ２側においても、ゲート線１２ｐに設けられるバイアスコンデンサＣ２と、バイアスコンデンサＣ２を充電するための可変バイアスＶ２とを有する。ゲート線１１ｐ、１２ｐには、バイアスコンデンサＣ１、Ｃ２とスイッチＳ１、Ｓ２の間において、整流用のダイオードＤ１、Ｄ２のカソード側がそれぞれ接続されている。ダイオードＤ１、Ｄ２のアノード側には、可変バイアスＶ１、Ｖ２の一端側が、それぞれ直列に接続される。可変バイアスＶ１、Ｖ２の他端側は、それぞれソース線１１ｎ、１２ｎを介して、スイッチＳ１、Ｓ２のソース端子に接続される。

また、ゲート線１１ｐとソース線１２ｎとの間、ゲート線１２ｐとソース線１２ｎとの間には、バイアスコンデンサＣ１、Ｃ２の放電用の放電抵抗Ｒ１、Ｒ２が接続される。放電抵抗Ｒ１、Ｒ２により、バイアスコンデンサＣ１、Ｃ２の電圧リセットが容易にできる。なお、電圧リセットのための抵抗は、パターン抵抗、駆動回路２内のスイッチ２１、２２のオン抵抗、スイッチＳ１、Ｓ２のゲート抵抗によっても代用可能であり、その場合、放電抵抗Ｒ１、Ｒ２は必ずしも設ける必要はない。

温度検出回路４は、スイッチＳ１、Ｓ２のスイッチ特性と相関がある物理情報の１つとして、それぞれの温度を検出する温度センサ４１、４２を備えている。スイッチＳ１、Ｓ２にゲート電圧が印加されたときのスイッチタイミングにズレが生じると、例えば、スイッチＳ１、Ｓ２の発熱量が変化するので、スイッチ特性のズレを温度差として検出することができる。温度センサ４１、４２は、例えば、スイッチＳ１、Ｓ２を構成する半導体モジュールに内蔵される、既存の温度センサを利用することができる。

制御回路５１、５２は、それぞれ可変バイアスＶ１、Ｖ２に接続されており、温度検出回路４の検出結果に基づいて、いずれか一方、又は両方を作動させることができる。制御回路５１、５２には、２つの温度センサ４１、４２の検出値が、それぞれ入力されており、それらの検出値の差が小さくなるように、好適には、検出値の差が０となるように、可変バイアスＶ１、Ｖ２に、バイアス電源電圧指令値を出力する。
制御回路５１、５２を用いた可変バイアスＶ１、Ｖ２の制御については、後述する。

図２に実施形態１の変形例を示すように、スイッチＳ１側の可変バイアスＶ１に対して、平滑コンデンサＣb1と、平滑コンデンサＣb1の放電用の放電抵抗Ｒb1を、それぞれ並列接続した構成とすることもできる。同様に、スイッチＳ２側の可変バイアスＶ２に対して、平滑コンデンサＣb2と、平滑コンデンサＣb2の放電用の放電抵抗Ｒb2を、それぞれ並列接続することができる。平滑コンデンサＣb1、Ｃb2及び放電抵抗Ｒb1、Ｒb2の一端側は、ダイオードＤ１、Ｄ２と可変バイアスＶ１、Ｖ２との接続点に接続され、他端側は、ソース線１１ｎ、１２ｎを介して、スイッチＳ１、Ｓ２のソース端子に接続される。

平滑コンデンサＣb1、Ｃb2を設けることにより、可変バイアスＶ１、Ｖ２の両端間の電圧を平滑にして、バイアス電圧を安定して制御することができる。また、放電抵抗Ｒb1、Ｒb2により、平滑コンデンサＣb1、Ｃb2の電圧リセットが容易にできる。
制御回路５１、５２を含む、その他のスイッチタイミング補償回路３の構成、駆動回路２、及び、温度検出回路４の構成は、図１に示したスイッチング回路１と同様であり、説明を省略する。

図１、図２において、可変バイアスＶ１、Ｖ２は、可変電圧電源であり、制御回路５１、５２からの電圧指令値に基づいて、所望の電圧に調整される。制御回路５１、５２には、２つの温度センサ４１、４２の検出値が、それぞれ入力されており、それらの検出値の差が小さくなるように、好適には、検出値の差が０となるように、可変バイアスＶ１、Ｖ２に、電圧指令値を出力する。スイッチタイミング補償回路３は、制御回路５１、５２のいずれか一方、又は両方を動作させて、温度検出回路４の検出結果に基づく電圧指令値を出力し、可変バイアスＶ１、Ｖ２のいずれか一方、又は両方を動作させることができる。

次に、本形態におけるスイッチング回路１の回路動作について、説明する。
図３は、上記図２の変形例に示した構成の一部であり、スイッチＳ１、Ｓ２のうち、スイッチＳ２側のスイッチタイミング補償回路３のみを示している。以下、一例として、スイッチＳ１、Ｓ２のうち、より温度の低いスイッチＳ２側のスイッチタイミングを調整して、より温度の高いスイッチＳ２側のスイッチタイミングと揃えるための制御について、説明する。

図４、図５に、スイッチタイミング補償回路３の基本動作例を示すように、２つのスイッチＳ１、Ｓ２に対して、駆動回路２から同時にゲート信号が出力されても、２つのスイッチＳ１、Ｓ２の閾値電圧Ｖth_S1、Ｖth_S2にズレがある場合には、オンオフのタイミングが同時にならない。例えば、図５の左図に示す従来例のように、閾値電圧Ｖth_S1がより低いスイッチＳ１のオンタイミングは、スイッチＳ２よりも早くなり、スイッチＳ１のオフタイミングは、スイッチＳ２よりも遅くなる。そのため、図６に示すように、最適には、並列接続された２つのスイッチＳ１、Ｓ２が同時にオンして、電源Ｂからの電流Ｉが均等に分配されることが望ましいが（例えば、Ｉ＝Ｉ1＋Ｉ2）、スイッチＳ１のみがオンとなる時間が長くなる。その結果、オン時及びオフ時に電流の偏りが生じ、スイッチング損失が増大する。

また、この電流の偏りにより、スイッチＳ１の温度は、スイッチＳ２の温度よりも高くなる。そこで、図５の右図に示すように、スイッチＳ１、Ｓ２の温度差に応じて、閾値電圧Ｖth_S2がより高いスイッチＳ２のゲート電圧波形に、バイアス電圧Ｖbiasを与えることで、スイッチＳ２のオンタイミングを早めることができる。また、スイッチＳ２のオフタイミングを遅らせることができる。具体的には、閾値電圧Ｖth_S2、Ｖth_S1の差を反映するスイッチＳ１、Ｓ２の温度差を、２つの温度センサ４１、４２を用いて検出し、制御回路５２にて比較した誤差電圧を増幅して、可変バイアスＶ２への電圧指令値とすることができる。そして、可変バイアスＶ２にてバイアスコンデンサＣ２を充電し、ゲート駆動電圧を調整することができる。

図７は、図３に示した回路のオフ時の等価回路であり、駆動回路２のオン駆動スイッチ２１がオフ、オフ駆動スイッチ２２がオンとなっている。例えば、可変バイアスＶ２の電源電圧が、バイアス電源電圧指令値に応じた所定の電圧Ｖｃであるとき、ゲート線１２ｐには、ダイオードＤ２を介して可変バイアスＶ２から電荷が供給され、バイアスコンデンサＣ２が充電される。バイアスコンデンサＣ２の電圧は、ダイオードＤ２の順方向電圧降下分の電圧Ｖｆを減算したＶｃ−Ｖｆとなる。これにより、スイッチＳ２のゲート・ソース間に、Ｖｃ−Ｖｆのバイアス電圧Ｖbiasを与えることができる。

次に、図８にオン時の等価回路を示すように、駆動回路２のオン駆動スイッチ２１がオン、オフ駆動スイッチ２２がオフとなる。このとき、スイッチＳ２のゲート・ソース間に、Ｖｃ−Ｖｆのバイアス電圧Ｖbiasに加えて、駆動回路２のゲート電源Ｂ１から電源電圧Ｖgsが印加されることになる。したがって、図５の右図に示すように、スイッチＳ２について、ゲート電圧波形はそのままに、バイアス電圧Ｖbiasが上乗せさせるため、閾値電圧Ｖth_S2に到達するタイミングを、スイッチＳ１と揃えることができる。

同様に、スイッチＳ１の閾値電圧Ｖth_S2がより高い場合には、制御回路５１を用いてスイッチＳ１側のスイッチタイミング補償を行うことで、同様の効果が得られる。このように、スイッチＳ１、Ｓ２のゲート直近に、バイアス電圧Ｖbiasを与えることで、スイッチングタイミングを揃えることができる。そして、スイッチング損失の偏りが解消されて、スイッチＳ１、Ｓ２の温度差がなくなり、全体の損失を低減することができる。

（実施形態２）
スイッチング回路に係る実施形態２について、図９〜図１１を参照して説明する。
図９に示すように、本形態のスイッチング回路１の基本構成は、上記実施形態１と同様であり、並列接続された複数のスイッチＳ１、Ｓ２と、複数のスイッチＳ１、Ｓ２を駆動するための駆動回路２と、スイッチタイミング補償回路３と、物理情報検出回路としての温度検出回路４とを備えている。スイッチタイミング補償回路３は、駆動回路２と、少なくとも１つのスイッチＳ１、Ｓ２のゲート端子との間に接続されている。以下、相違点を中心に説明する。
なお、実施形態２以降において用いた符号のうち、既出の実施形態において用いた符号と同一のものは、特に示さない限り、既出の実施形態におけるものと同様の構成要素等を表す。

上記実施形態１では、並列接続されたスイッチＳ１、Ｓ２が、ハーフブリッジ回路の下アームスイッチとして用いられる場合について説明したが、本形態のスイッチング回路１では、複数のスイッチＳ１、Ｓ２を上アームスイッチとして用いている。また、ここでは、スイッチＳ１側のスイッチタイミング補償回路３のみを示し、可変バイアスＶ１とバイアスコンデンサＣ１を用いて、スイッチＳ１側にバイアス電圧Ｖbiasを与える場合について説明するが、スイッチＳ２側についても同様である。

本形態では、上アームスイッチであるスイッチＳ１に、下アームスイッチであるスイッチＳ０が直列接続されており、スイッチＳ０は、スイッチＳ１のソース端子と電源Ｂの負極端子との間に接続されている。また、可変バイアスＶ１と第２ダイオードＤｂとの直列回路が、スイッチＳ１のゲート線１１ｐに接続されるダイオードＤ１と、電源Ｂの負極端子との間に、第２ダイオードＤｂと可変バイアスＶ１との直列回路が接続されている。可変バイアスＶ１は、電源Ｂの負極端子と第２ダイオードＤｂのアノード側との間に接続され、第２ダイオードＤｂのカソード側には、ダイオードＤ１のアノード側が接続される。この直列回路は、ブートストラップ回路を構成している。

スイッチタイミング補償回路３が、このブートストラップ回路に加えて、バイアスコンデンサＣ１とその放電抵抗Ｒ１、ダイオードＤ１、平滑コンデンサＣb1とその放電抵抗Ｒb1とを有する構成は、実施形態１と同様である。そして、温度検出回路４の温度センサ４１、４２の検出値を制御回路５１に入力し、可変バイアスＶ１への電圧指令値を出力して、バイアスコンデンサＣ１を充電することで、同様の効果が得られる。

図１０に、上記図７に対応するオフ時の等価回路を示すように、駆動回路２のオン駆動スイッチ２１がオフ、オフ駆動スイッチ２２がオンとなると、ゲート線１１ｐには、可変バイアスＶ２（例えば、電圧Ｖｃ）から、第２ダイオードＤｂ、ダイオードＤ１を介して電荷が供給され、バイアスコンデンサＣ１が充電される。このとき、バイアスコンデンサＣ２の電圧は、第２ダイオードＤｂ、ダイオードＤ２の順方向電圧降下分の電圧Ｖｆを減算したＶｃ−２Ｖｆとなる。これにより、スイッチＳ２のゲート・ソース間に、Ｖｃ−２Ｖｆのバイアス電圧Ｖbiasを与えることができる。

次に、図１１に、上記図８に対応するオン時の等価回路を示すように、駆動回路２のオン駆動スイッチ２１がオン、オフ駆動スイッチ２２がオフとなる。このとき、スイッチＳ１のゲート・ソース間に、Ｖｃ−２Ｖｆのバイアス電圧Ｖbiasに加えて、駆動回路２のゲート電源Ｂ１から電源電圧Ｖgsが印加されることになる。したがって、本形態によっても、スイッチＳ１のゲート電圧波形はそのままに、バイアス電圧Ｖbiasが上乗せさせることができる。このように、１つの駆動回路２を用いて、スイッチタイミング補償回路３の制御回路５１、５２のいずれかを駆動し、スイッチＳ１、Ｓ２が閾値電圧Ｖth_S1、Ｖth_S2に到達するタイミングを揃えることができる。

本形態においても、バイアスコンデンサＣ１の放電用の放電抵抗Ｒ１を、パターン抵抗、駆動回路２内のスイッチ２１、２２のオン抵抗、スイッチＳ１、Ｓ２のゲート抵抗によって代用可能である。また、平滑コンデンサＣb1とその放電抵抗Ｒb1を省略することもできる。

（実施形態３）
図１２〜図１４により、上記実施形態１、２のスイッチング回路１において、スイッチタイミング補償回路３の制御回路５にて実施可能な他の制御例を説明する。上述した制御例では、温度検出回路４の検出結果に応じて、スイッチＳ１、Ｓ２のいずれかの側にバイアス電圧を上乗せするようにしたが、可変バイアスＶ１、Ｖ２とバイアスコンデンサＣ１、Ｃ２とによるバイアス電圧の調整を、スイッチＳ１、Ｓ２の一方のみについて行うように構成してもよい。

この場合は、スイッチＳ１、Ｓ２に対応する制御回路５１、５２をそれぞれ設ける必要はなく、以下、制御回路５による制御例として説明する。例えば、図１２に示すように、スイッチＳ２側の調整のみを行う場合には、まず、温度検出回路４の温度センサ４１、４２の検出値（例えば、電圧値）を取り込み、両者を比較した誤差電圧を得る。この誤差電圧を、例えばＰＩ制御により増幅し、この増幅電圧を初期電圧Ｖrefに上乗せした電圧が、バイアス電源電圧となるように、バイアス電源である可変バイアスＶ２を制御する。

このとき、基準となる初期電圧Ｖrefとして、あらかじめ数Ｖ程度の電圧を充電しておき、温度差に相当する誤差電圧の増幅分を加減算することで、所望のバイアス電源電圧が容易に得られる。すなわち、スイッチＳ１側の温度が、スイッチＳ２側の温度よりも高いときは、温度センサ４１、４２の誤差電圧はプラスとなり、増幅分が初期電圧Ｖrefに加算される。一方、スイッチＳ１側の温度が、スイッチＳ２側の温度よりも低いときは、誤差電圧はマイナスとなり、増幅分が初期電圧Ｖrefから減算される。

このように、スイッチＳ２側のみバイアス電源電圧を初期電圧Ｖrefに対して増減して、閾値電圧のズレによる温度差が小さくなるように、バイアス電圧を可変させる制御を行い、この制御を繰り返すことで、スイッチＳ１、Ｓ２の温度差を０に近づけることができる。これにより、スイッチＳ１、Ｓ２の一方のバイアス電源の制御で、スイッチタイミング補償が可能になる。

図１３に示すように、スイッチＳ１、Ｓ２の両方について、バイアス電源電圧を初期電圧Ｖrefに対して増減させる制御を行うこともできる。この場合も、まず、制御回路５に、温度検出回路４の温度センサ４１、４２の検出値（例えば、電圧値）を取り込み、両者を比較した誤差電圧を、例えばＰＩ制御により増幅する。この増幅電圧と初期電圧Ｖrefを用いてバイアス電源電圧指令値を生成し、バイアス電源である可変バイアスＶ１、Ｖ２をそれぞれ制御する。初期電圧Ｖrefは、いずれも、あらかじめ数Ｖ程度の電圧を充電しておき、温度差に相当する誤差電圧の増幅分を、一方は上乗せしてバイアス電源電圧とし、他方は差し引いてバイアス電源電圧とする。

すなわち、スイッチＳ１側の温度が、スイッチＳ２側の温度よりも高いときは、温度センサ４１、４２の誤差電圧はプラスとなり、スイッチＳ１側では増幅分が初期電圧Ｖrefから減算され、スイッチＳ２側では増幅分が初期電圧Ｖrefに加算される。一方、スイッチＳ１側の温度が、スイッチＳ２側の温度よりも低いときは、誤差電圧はマイナスとなり、スイッチＳ２側で増幅分が初期電圧Ｖrefから減算される。スイッチＳ１側では増幅分が初期電圧Ｖrefに加算される。

このように、スイッチＳ１、Ｓ２の両方において、バイアス電源電圧を初期電圧Ｖrefに対して増減し、スイッチＳ１、Ｓ２の閾値電圧のズレの影響が小さくなるように、バイアス電圧を可変させる制御を行うことができる。この制御を繰り返すことで、スイッチＳ１、Ｓ２の温度差を０に近づけることができ、より速やかなスイッチタイミング補償が可能になる。

図１４に示すように、スイッチＳ１、Ｓ２の両方について、バイアス電源電圧を増減させる場合に、初期電圧Ｖrefを最大値としてこれを超えないように制御することもできる。この場合も、まず、制御回路５に、温度検出回路４の温度センサ４１、４２の検出値（例えば、電圧値）を取り込み、両者を比較した誤差電圧をＰＩ制御により増幅する。この増幅電圧と初期電圧Ｖrefを用いて、バイアス電源である可変バイアスＶ１、Ｖ２のバイアス電源電圧指令値を制御する。初期電圧Ｖrefは、いずれも、あらかじめ数Ｖ程度の電圧を充電しておき、その値を最大値として、温度差に相当する誤差電圧の増幅分を、スイッチＳ１、Ｓ２の一方について減算する。

すなわち、スイッチＳ１側の温度が、スイッチＳ２側の温度よりも高いときは、温度センサ４１、４２の誤差電圧はプラスとなり、スイッチＳ１側では増幅分が初期電圧Ｖrefから減算される。スイッチＳ２側では、リミッターにより増幅分が初期電圧Ｖrefに加算されることを防ぎ、バイアス電源電圧が初期電圧Ｖrefに制限される。一方、スイッチＳ１側の温度が、スイッチＳ２側の温度よりも低いときは、誤差電圧はマイナスとなり、スイッチＳ２側で増幅分が初期電圧Ｖrefから減算される。スイッチＳ１側では増幅分が初期電圧Ｖrefに加算されることを防ぎ、バイアス電源電圧が初期電圧Ｖrefに制限される。

このように、スイッチＳ１、Ｓ２の両方において、バイアス電源電圧を初期電圧Ｖrefに基づいて可変させる制御を繰り返すことで、スイッチＳ１、Ｓ２の温度差を０に近づけることができる。また、スイッチＳ１、Ｓ２の両方において、バイアス電源電圧の最大値を初期電圧Ｖrefに制限することで、デッドタイムの減少を抑制することができ、良好なスイッチタイミング補償が可能になる。

（実施形態４）
スイッチング回路に係る実施形態４について、図１５〜図１８を参照して説明する。
図１５に示すように、本形態のスイッチング回路１の基本構成は、上記実施形態１と同様であり、並列接続された複数のスイッチＳ１、Ｓ２と、複数のスイッチＳ１、Ｓ２を駆動するための駆動回路２とを備えている。ここでは、スイッチタイミング補償回路３は、駆動回路２と、スイッチＳ１、Ｓ２のゲート端子との間に接続されており、スイッチＳ１、Ｓ２に対応させて、バイアスコンデンサＣ１、Ｃ２、ダイオードＤ１、Ｄ２がそれぞれ設けられる。

図１に示した上記実施形態１のスイッチング回路１では、温度検出回路４を、スイッチタイミング補償回路３とは別に設け、制御回路５を用いてバイアス電源電圧を制御する構成としたが、本形態のスイッチタイミング補償回路３は、バイアス電源と温度検出回路４と制御回路５とを兼ねる、電源電圧発生装置としてのバイアス電源電圧生成回路６を備えている。ここでは、スイッチＳ１、Ｓ２の両方に対応させて、図１におけるバイアス電源Ｖ１、Ｖ２に代えて、バイアス電源電圧生成回路６１、６２を配設する。
以下、相違点を中心に説明する。

図１６に示すように、バイアス電源電圧生成回路６１、６２は、温度によって電圧が変化する素子であるツェナーダイオード７１、７２と、ツェナーダイオード７１、７２の両端に接続される、定電圧（例えば、数Ｖ程度）の電源Ｂ２を有している。ツェナーダイオード７１、７２は、カソード側が抵抗Ｒ31、Ｒ32を介して、電源Ｂ２の正極端子に接続され、アノード側が電源Ｂ21、Ｂ22の負極端子に接続される。これにより、逆方向電圧降下の温度依存性を利用して、バイアス電源電圧の自動調整が可能になる。また、ツェナーダイオード７１、７２には、平滑コンデンサＣ21、Ｃ22が並列接続されている。

図１５において、バイアス電源電圧生成回路６１、６２は、ダイオードＤ１、Ｄ２とソース線１１ｎ、１２ｎとの間に配置される。ダイオードＤ１、Ｄ２は、アノード側が、ツェナーダイオード７１、７２と抵抗Ｒ31、Ｒ32の接続点に、それぞれ接続される。このように、スイッチＳ１、Ｓ２側に、同一構成のバイアス電源電圧生成回路６１、６２が設けられる。

ツェナーダイオード７１、７２は、電源Ｖ３に対して逆方向接続されており、両端にツェナー電圧Ｖｚを発生させて、バイアス電源として機能する。また、ツェナーダイオード７１、７２は、数Ｖ程度以下の電圧において、負特性を有し、温度上昇でツェナー電圧Ｖｚが減少する。この温度特性を利用して、ツェナーダイオード７１、７２に、ソース線１１ｎ、１２ｎが接続されるスイッチＳ１、Ｓ２側の温度を反映させたツェナー電圧Ｖｚを発生させることができ、バイアス電源電圧を可変させることができる。

これにより、スイッチＳ１、Ｓ２のそれぞれについて、スイッチＳ１、Ｓ２の温度に応じて、バイアス電源電圧を自動調整することができる。例えば、スイッチＳ１の温度がより高い場合には、ツェナー電圧Ｖｚがより低くなり、ダイオードＤ１を介してコンデンサＣ２に充電される電荷が減少する。したがって、より温度が低いスイッチＳ２側よりも、上乗せされるバイアス電圧が減少することになり、スイッチタイミングのズレが小さくなる方向に動作する。この構成では、定常偏差は残るものの、この動作が繰り返されることで温度差をより小さくすることができる。

このようなバイアス電源電圧生成回路６１、６２を設けることで、温度検出回路４や制御回路５を別途設けることなく、温度に応じたスイッチタイミングの調整が可能になる。また、ツェナー電圧Ｖｚは、スイッチＳ１、Ｓ２の寄生容量等の温度特性も反映されたものとなるので、比較的簡易な構成で、スイッチタイミング補償が可能になる。

また、図１７に変形例を示すように、図１６におけるツェナーダイオード７１、７２に代えて、温度によって電圧が変化する素子として、ダイオード８１、８２を用いることもできる。ダイオード８１、８２は、アノード側が抵抗Ｒ31、Ｒ32を介して、電源Ｂ２の正極端子に接続され、カソード側が電源Ｂ21、Ｂ22の負極端子に接続される。ダイオード８１、８２の両端間に生じる電圧降下も温度に変化するので、この順方向電圧降下の温度依存性を利用して、バイアス電源電圧の自動調整を行うことも可能である。

あるいは、図１８に他の変形例を示すように、図１７におけるダイオード８１、８２を設ける代わりに、整流用のダイオードＤ１、Ｄ２を、温度によって電圧が変化する素子として兼用したバイアス電源電圧生成回路６を配設することもできる。この場合は、ダイオードＤ１、Ｄ２の配置は、上記実施形態１、２と同じであり、バイアス電源電圧生成回路６に設けた電源Ｂ22の正極端子にアノード側が接続され、カソード側が電源Ｂ22の負極端子に接続される。電源Ｂ22には、平滑コンデンサＣb2と抵抗Ｒb2が並列接続される。

なお、図１８には、スイッチＳ２側のバイアス電源電圧生成回路６を示すが、スイッチＳ１側についても、同様とすることができる。このようにすると、温度検出回路４や制御回路５を省略することができ、さらに部品を削減して、バイアス電源電圧の自動調整が可能になる。

（実施形態５）
スイッチング回路に係る実施形態５について、図１９〜図２０を参照して説明する。
図１９に示すように、本形態のスイッチング回路１の基本構成は、上記実施形態４と同様であり、並列接続された複数のスイッチＳ１、Ｓ２と、複数のスイッチＳ１、Ｓ２を駆動するための駆動回路２とを備えている。ここでは、スイッチＳ２側のみを図示しており、スイッチタイミング補償回路３は、駆動回路２と、スイッチＳ２のゲート端子との間に接続されている。スイッチタイミング補償回路３は、バイアスコンデンサＣ２とダイオードＤ２を有するとともに、電源電圧発生装置としてのバイアス電源電圧生成回路６を備えている。

バイアス電源電圧生成回路６は、温度によって電圧が変化する素子として、ゼーベック素子９を備えている。ゼーベック素子９は、ダイオードＤ２とソース線１２ｎとの間に接続される。ゼーベック素子９は、両端間の温度差に応じて起電圧を発生する素子であり、両端をスイッチＳ１、Ｓ２に接続することで、温度検出回路４とバイアス電源を兼ねる機能を有する。また、ゼーベック素子９には、平滑コンデンサＣb2と、放電抵抗Ｒb2が並列接続される。スイッチＳ１側にも、同様のバイアス電源電圧生成回路６を設けることができる。

図２０に変形例を示すように、ゼーベック素子９の両端を、スイッチＳ１、Ｓ２に接続する代わりに、一端をスイッチＳ２に、他端を基準温度となる基準部位、例えば、ヒートシンク９１に接続することもできる。スイッチＳ１側においては、一端をスイッチＳ１に、他端を基準部位となるヒートシンク９１に接続する。

このようなバイアス電源電圧生成回路６を設けることで、温度検出回路４や制御回路５を別途設けることなく、温度に応じたスイッチタイミングの調整が可能になる。

本発明は上記各実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の実施形態に適用することが可能である。例えば、上記実施形態では、バイアスコンデンサＣ１、Ｃ２の放電用の放電抵抗Ｒ１、Ｒ２を、ゲート線１１ｐ、１２ｐとソース線１２ｎ、１２ｎとの間に配置したが、放電抵抗Ｒ１、Ｒ２を、バイアスコンデンサＣ１、Ｃ２の両端間に接続してもよい。また、上記実施形態では、スイッチング回路を、車載用電力変換装置への適用例として説明したが、これに限らず、任意の用途に利用される装置に適用可能である。

１ スイッチング回路
２ 駆動回路
３ スイッチタイミング補償回路
４ 温度検出回路（物理情報検出回路）
６ バイアス電源電圧生成回路（電源電圧発生装置）
Ｃ１、Ｃ２ バイアスコンデンサ
Ｖ１、Ｖ２ 可変バイアス（バイアス電源）
Ｓ１、Ｓ２ スイッチ
Ｄ１、Ｄ２ ダイオード

Claims (17)

1. 並列接続された複数のスイッチ（Ｓ１、Ｓ２）を駆動するための駆動回路（２）と、
   上記駆動回路と、１つ以上の上記スイッチのゲート端子との間に接続されたスイッチタイミング補償回路（３）と、
   上記スイッチのスイッチ特性と相関がある物理情報を検出する物理情報検出回路（４）と、を備えており、
   上記スイッチタイミング補償回路は、バイアスコンデンサ（Ｃ１、Ｃ２）と、上記バイアスコンデンサを充電するためのバイアス電源（Ｖ１、Ｖ２）と、を有し、上記物理情報検出回路にて検出した物理情報を基に、上記バイアス電源の電圧を、複数の上記スイッチのスイッチタイミングの差が小さくなるように調整する、スイッチング回路。
2. 上記物理情報は温度情報であり、上記物理情報検出回路は温度検出回路である、請求項１に記載のスイッチング回路。
3. 上記スイッチタイミング補償回路は、上記バイアス電源と直列に接続されたダイオード（Ｄ１、Ｄ２）を有し、上記ダイオードを介して上記バイアスコンデンサが充電される構成である、請求項１又は２に記載のスイッチング回路。
4. 上記スイッチタイミング補償回路は、上記バイアス電源と並列に平滑コンデンサ（Ｃb1、Ｃb2）が接続された構成である、請求項１〜３のいずれか１項に記載のスイッチング回路。
5. 並列接続された上記平滑コンデンサと放電抵抗（Ｒb1、Ｒb2）が、上記ダイオードと上記バイアス電源の接続点と上記スイッチのソース端子との間に接続されている、請求項４に記載のスイッチング回路。
6. 上記バイアスコンデンサと上記スイッチのゲート端子間に放電抵抗（Ｒ１、Ｒ２）が並列に接続された構成であることを特徴とする、請求項１〜５のいずれか１項に記載のスイッチング回路。
7. 上記スイッチタイミング補償回路において、上記物理情報検出回路で検出した値の差を小さくするように、上記バイアス電源の電圧を調整する、請求項１〜６のいずれか１項に記載のスイッチング回路。
8. 複数の上記スイッチの一部に、上記スイッチタイミング補償回路が接続された構成である、請求項１〜７のいずれか１項に記載のスイッチング回路。
9. 上記スイッチタイミング補償回路は、あらかじめ設定された電圧を基準にバイアス電源指令値を増減させることで、上記スイッチの一部に接続される上記バイアス電源の電圧を制御する、制御回路（５）を有する、請求項８に記載のスイッチング回路。
10. 複数の上記スイッチの全てに、上記スイッチタイミング補償回路が接続された構成である、請求項１〜７のいずれか１項に記載のスイッチング回路。
11. 上記スイッチタイミング補償回路は、上記物理情報検出回路で検出した値の差を０とするように、あらかじめ設定された電圧を基準に、上記スイッチの一部についてはバイアス電源指令値を増加させ、上記スイッチの他の一部については、バイアス電源指令値を減少させて、上記スイッチが接続される上記バイアス電源の電圧を制御する、制御回路（５）を有する、請求項１０に記載のスイッチング回路。
12. 上記スイッチタイミング補償回路は、上記物理情報検出回路で検出した値の差が小さくなるように、あらかじめ設定された電圧を基準に、上記スイッチの一部についてはバイアス電源指令値を固定値とし、上記スイッチの他の一部については、バイアス電源指令値を減少させて、上記スイッチが接続される上記バイアス電源の電圧を制御する、制御回路（５）を有する、請求項１０に記載のスイッチング回路。
13. 複数の上記スイッチは、それぞれ、上アームスイッチのソース端子と下アームスイッチのドレイン端子が接続されたハーフブリッジ回路の上記上アームスイッチを構成しており、上記スイッチタイミング補償回路において、上記バイアス電源の一端が上記下アームスイッチのソース端子と接続されている、請求項１〜１２のいずれか１項に記載のスイッチング回路。
14. 上記物理情報としての温度情報を検出する上記物理情報検出回路及び上記バイアス電源として機能する電源電圧発生装置（６）を備え、上記電源電圧発生装置は、温度によって電圧が変化する素子を用いて構成される、請求項１〜１３のいずれか１項に記載のスイッチング回路。
15. 上記電源電圧発生装置において、上記素子は、ツェナーダイオード（７１、７２）であり、上記ツェナーダイオードの逆方向電圧降下の温度依存性を利用することでバイアス電源電圧を自動調整可能としている、請求項１４に記載のスイッチング回路。
16. 上記電源電圧発生装置において、上記素子は、ダイオード（８１、８２）であり、上記ダイオードの順方向電圧降下の温度依存性を利用することでバイアス電源電圧を自動調整可能としている、請求項１４に記載のスイッチング回路。
17. 上記電源電圧発生装置において、上記素子は、ゼーベック素子（９）であり、上記ゼーベック素子にて検出される温度差により発生する起電圧を利用することでバイアス電源電圧を自動調整可能としている、請求項１４に記載のスイッチング回路。

Images