WO2020240744A1 - 並列駆動装置及び電力変換装置 - Google Patents

並列駆動装置及び電力変換装置 Download PDF

Info

Publication number
WO2020240744A1
WO2020240744A1 PCT/JP2019/021404 JP2019021404W WO2020240744A1 WO 2020240744 A1 WO2020240744 A1 WO 2020240744A1 JP 2019021404 W JP2019021404 W JP 2019021404W WO 2020240744 A1 WO2020240744 A1 WO 2020240744A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor element
drive
semiconductor
parallel
semiconductor elements
Prior art date
Application number
PCT/JP2019/021404
Other languages
English (en)
French (fr)
Inventor
中山　靖
美子 玉田
隆義 三木
翔太 森崎
幸夫 中嶋
健太 内田
圭佑 木村
智伸 三原
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to US17/613,697 priority Critical patent/US11955959B2/en
Priority to PCT/JP2019/021404 priority patent/WO2020240744A1/ja
Priority to DE112019007362.1T priority patent/DE112019007362T5/de
Priority to JP2021521663A priority patent/JP7051008B2/ja
Publication of WO2020240744A1 publication Critical patent/WO2020240744A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/327—Means for protecting converters other than automatic disconnection against abnormal temperatures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices

Definitions

  • the present invention relates to a parallel drive device for driving a circuit in which a plurality of power semiconductor elements (hereinafter, appropriately abbreviated as “semiconductor elements”) are connected in parallel, and a power conversion device including the parallel drive device.
  • Semiconductor elements connected in parallel may have non-uniform current flowing through each semiconductor element during inverter operation due to variations in the characteristics of each semiconductor element or variations in wiring between parallels.
  • the temperature becomes non-uniform between the semiconductor elements, and the specific semiconductor element becomes high temperature. If this condition continues, the life of the thermal cycle becomes severe. Therefore, in the worst case, there is a problem that the specific semiconductor element is more likely to fail.
  • Patent Document 1 provides alternation control in which a duty element and a non-duty element are selected from a plurality of semiconductor elements, and drive signals to the duty element and the non-duty element are periodically replaced. By doing so, a technique for equalizing the load bias in semiconductor elements used in parallel and preventing deterioration of a specific semiconductor element is disclosed.
  • load in the term “load bias” is used not to mean “power supply target” but to mean “damage”.
  • Patent Document 1 With the technique of Patent Document 1, it is possible to equalize the load bias among the semiconductor elements. However, as described in Patent Document 1, it is not possible to make the temperature uniform between the semiconductor elements only by the alternation control in which the on-duty element and the non-on-duty element are periodically alternated.
  • the on-duty element and the non-on-duty element are driven alternately, and both are not driven at the same time. Since the conduction loss in the semiconductor element is proportional to the square of the current flowing through the semiconductor element, the conduction loss becomes smaller when driven at the same time. Therefore, when the technique of Patent Document 1 is applied, there is a problem that the loss in each semiconductor element increases.
  • the present invention has been made in view of the above, and when a plurality of semiconductor elements are driven in parallel, it is possible to make the temperature uniform between the semiconductor elements while suppressing an increase in the loss of the semiconductor elements.
  • the purpose is to obtain a parallel drive device.
  • the present invention is a parallel drive device that drives a plurality of semiconductor elements connected in parallel in order to solve the above-mentioned problems and achieve the object.
  • the parallel drive device includes a control unit and a drive circuit.
  • the control unit detects the temperature difference between the semiconductor elements based on the detection value of the temperature sensor that detects the temperature of each of the plurality of semiconductor elements.
  • the control unit generates a control signal for changing the on-operation timing of the first semiconductor element specified from among the plurality of semiconductor elements based on the temperature difference.
  • the drive circuit generates a first drive signal for driving a plurality of semiconductor elements, and also generates a second drive signal in which the first drive signal is delayed based on the control signal to the first semiconductor element. Apply.
  • the parallel drive device when a plurality of semiconductor elements are driven in parallel, it is possible to achieve an effect that the temperature between the semiconductor elements can be made uniform while suppressing an increase in the loss of the semiconductor elements. ..
  • Time chart for explaining the operation of the main part in the first embodiment Waveform diagram showing operating states of semiconductor elements at three times on the time chart shown in FIG.
  • Waveform diagram showing the operating state of the semiconductor element operated by the second control method in the second embodiment The figure which shows the structural example of the general constant voltage drive circuit Waveform diagram for explaining the operation of the constant voltage drive circuit shown in FIG.
  • the waveform diagram provided for explaining the operation of the constant current drive circuit shown in FIG. The figure which shows the loss characteristic of a semiconductor element when the semiconductor element is driven by using the constant current drive circuit in Embodiment 3.
  • FIG. 1 is a diagram showing a configuration example of a power conversion device 100 including a parallel drive device 50 according to the first embodiment.
  • FIG. 2 is a diagram showing a detailed configuration of the parallel drive device 50 according to the first embodiment together with semiconductor elements 1a and 1b to be driven.
  • the power conversion device 100 includes an inverter circuit 1 and a parallel drive device 50.
  • the DC power supply 110 is a source of DC power that applies a DC voltage to the inverter circuit 1.
  • the DC power supply 110 may be a converter that converts an AC voltage output from an external AC power supply (not shown) into a DC voltage.
  • the inverter circuit 1 is a power conversion circuit that converts DC power supplied from the DC power supply 110 into AC power.
  • the inverter circuit 1 includes semiconductor elements 1a, 1b, 1c, 1d, 2a, 2b, 2c, 2d, 3a, 3b, 3c, 3d.
  • a motor 80 which is a load, is connected to the output terminal of the inverter circuit 1.
  • the motor 80 is driven by AC power supplied from the inverter circuit 1.
  • An example of the motor 80 is an induction motor or a synchronous motor.
  • the semiconductor element 1a and the semiconductor element 1b are connected in parallel to form a U-phase upper arm, and the semiconductor element 1c and the semiconductor element 1d are connected in parallel to form a U-phase lower arm.
  • the "upper arm” is a name that refers to a semiconductor element or a group of semiconductor elements connected to the positive side or the high potential side of the DC power supply 110, and the “lower arm” is connected to the negative side or the low potential side of the DC power supply 110. It is a name that refers to a semiconductor element or a group of semiconductor elements.
  • a circuit in which the upper arm and the lower arm are connected in series is called a "leg".
  • the semiconductor element 2a and the semiconductor element 2b are connected in parallel to form a V-phase upper arm, and the semiconductor element 2c and the semiconductor element 2d are connected in parallel to form a V-phase lower arm.
  • the semiconductor element 3a and the semiconductor element 3b are connected in parallel to form a W-phase upper arm, and the semiconductor element 3c and the semiconductor element 3d are connected in parallel to form a W-phase lower arm.
  • the inverter circuit 1 constitutes a three-phase inverter circuit including three legs in which the upper arm and the lower arm of each phase are connected in series. Diodes are connected in antiparallel to each of the semiconductor elements 1a to 1d, 2a to 2d, and 3a to 3d.
  • FIG. 1 exemplifies an insulated gate bipolar transistor (IGBT) as a semiconductor element, but the present invention is not limited to this.
  • IGBT a metal oxide-film semiconductor field-effect transistor (METal-Oxide-Semiconductor Field-Effective Transistor: MOSFET) may be used.
  • the parallel drive device 50 is a device that drives a plurality of semiconductor elements connected in parallel.
  • the parallel drive device 50 includes a gate drive circuit 2 which is a drive circuit and a control unit 10.
  • the control unit 10 generates a control signal 5 for controlling each of the semiconductor elements 1a to 1d, 2a to 2d, and 3a to 3d, and outputs the control signal 5 to the gate drive circuit 2.
  • the gate drive circuit 2 generates a drive signal 6 for driving each of the semiconductor elements 1a to 1d, 2a to 2d, and 3a to 3d based on the control signal 5, and outputs the drive signal 6 to the inverter circuit 1. Note that FIG.
  • the drive target of the parallel drive device 50 is a three-phase inverter circuit, but the present invention is not limited to this.
  • the drive target of the parallel drive device 50 may be a single-phase inverter circuit having two legs, or a half-bridge circuit having one leg.
  • FIG. 2 shows only the components related to the description of the gist of the first embodiment for the sake of simplification of the description of the configurations of the inverter circuit 1, the gate drive circuit 2, and the control unit 10.
  • the control unit 10 includes a gate control unit 3 and a temperature difference calculator 4.
  • the gate drive circuit 2 includes a first drive circuit 21 and a second drive circuit 22.
  • the second drive circuit 22 includes a first circuit 22a and a second circuit 22b.
  • the semiconductor element 1a is housed in the module 12a, and the semiconductor element 1b is housed in the module 12b.
  • the module 12a is provided with a temperature sensor 8a for detecting the temperature of the semiconductor element 1a
  • the module 12b is provided with a temperature sensor 8b for detecting the temperature of the semiconductor element 1b.
  • the detection temperature is most preferably the temperature of the semiconductor element itself by the on-chip diode, but may be the temperature of the substrate on which the semiconductor element is mounted or the temperature of the heat sink on which the module is mounted. In short, the temperature of any part may be used as long as the difference in temperature difference between the plurality of semiconductor elements can be determined.
  • FIG. 3 is a time chart provided for explaining the operation of the main part in the first embodiment.
  • FIG. 4 is a waveform diagram showing operating states of the semiconductor elements 1a and 1b at three times on the time chart shown in FIG.
  • the temperature sensor 8a detects the temperature of the semiconductor element 1a
  • the temperature sensor 8b detects the temperature of the semiconductor element 1b.
  • the detected values Ta and Tb of the temperature sensors 8a and 8b are input to the temperature difference calculator 4.
  • the temperature difference calculator 4 calculates the absolute value
  • Information on the temperature difference ⁇ T is sent to the gate control unit 3.
  • the gate control unit 3 generates a control signal 5 based on the temperature difference ⁇ T.
  • the control signal 5 includes a signal for generating a motor applied voltage for driving the motor 80, and a signal for changing the timing of the on operation of a specific semiconductor element.
  • the timing of the on operation of the semiconductor element 1a or the semiconductor element 1b is changed based on the input control signal 5. For example, a semiconductor element determined to have a high temperature is driven by a drive signal 6 that delays the turn-on timing, and a semiconductor element determined to have a low temperature is driven by a normal drive signal 6 without delay control. Will be done.
  • the signal generated by the first drive circuit 21 is applied to the gate of the semiconductor element 1a through the first circuit 22a of the second drive circuit 22, and passes through the second circuit 22b of the second drive circuit 22 to the semiconductor element 1b. It is applied to the gate of.
  • the first circuit 22a and the second circuit 22b may be configured in any way. An example is as follows.
  • the first circuit 22a and the second circuit 22b are a non-delay circuit that allows the first drive signal generated by the first drive circuit 21 to pass through without delay, and a first circuit generated by the first drive circuit 21. It is provided with a delay circuit that outputs a second drive signal in which the drive signal of the above is delayed. These non-delayed circuits and delayed circuits are connected in parallel. Normally, the drive signal is output via the non-delay circuit, and when it is determined that the temperature is high, the drive signal is output via the delay circuit.
  • the time chart of FIG. 3 shows how the temperature difference between the semiconductor elements 1a and 1b increases with the passage of time.
  • changes in the temperature detection values Ta and Tb of the semiconductor elements 1a and 1b detected by the temperature sensors 8a and 8b are shown.
  • the change in the temperature difference ⁇ T calculated by the temperature difference calculator 4 is shown in the lower part.
  • the state of the semiconductor elements 1a and 1b is the initial state immediately after the operation, the state after a certain time has elapsed, or the temperature difference. It is shown enlarged to identify whether it is the state when the above-mentioned delay control is activated.
  • FIG. 4 shows a gate voltage Vge applied to each gate of the semiconductor elements 1a and 1b, a collector-emitter voltage Vce applied between the collector and the emitter of the semiconductor elements 1a and 1b, and the semiconductor elements 1a and 1b.
  • the collector current Ic flowing through each of the collectors is shown.
  • the broken line is the operating waveform of the semiconductor element 1a
  • the solid line is the operating waveform of the semiconductor element 1b.
  • the semiconductor element 1b when the temperature difference ⁇ T exceeds the threshold value Tth1 which is the first threshold value, the semiconductor element 1b is driven by using the method of the present application.
  • the semiconductor element 1b in this state may be referred to as a “first semiconductor element”.
  • FIG. 4C shows the operation waveform during the operation period of the method of the present application.
  • the turn-on of the semiconductor element 1b having a high temperature is delayed due to the operation of the delay circuit of the second circuit 22b.
  • a current flows only through the semiconductor element 1a for a certain period of time after the turn-on. Therefore, the current sharing is concentrated on the semiconductor element 1a having a low temperature.
  • the loss of the semiconductor element 1a increases, the loss of the semiconductor element 1b decreases, the temperature difference ⁇ T becomes small, and the temperature becomes uniform.
  • Tth2 which is the second threshold value
  • the threshold value Tth2 is set to suppress the fluttering of the operation.
  • the threshold value Tth2 is a value smaller than the threshold value Tth1.
  • the life of the power cycle of the semiconductor elements 1a and 1b is improved, and the reliability of the semiconductor elements 1a and 1b can be improved. Further, since the cooler for cooling the semiconductor elements 1a and 1b can be simplified, the cost of the power conversion device can be reduced.
  • FIG. 1 illustrates a case where the number of parallel semiconductor elements of the upper and lower arms of each phase constituting the inverter circuit 1 is 2, but the present invention is not limited to this.
  • the number of parallel semiconductor elements of the upper and lower arms of each phase may be 3 or more.
  • the temperature difference between the semiconductor elements may be detected.
  • the temperature difference between the semiconductor element having the highest temperature and the semiconductor device having the lowest temperature may be detected.
  • the temperature difference between the semiconductor element having the highest temperature and the average of all the semiconductor elements may be detected.
  • the first semiconductor element can be a semiconductor element having the maximum temperature and a temperature difference exceeding a threshold value.
  • the parallel drive device changes the on-operation timing of the first semiconductor element specified from the plurality of semiconductor elements based on the temperature difference between the plurality of semiconductor elements. Generate a control signal. Then, a first drive signal for driving the plurality of semiconductor elements is generated, and a second drive signal obtained by delaying the first drive signal based on the control signal is generated and applied to the first semiconductor element. ..
  • a first drive signal for driving the plurality of semiconductor elements is generated, and a second drive signal obtained by delaying the first drive signal based on the control signal is generated and applied to the first semiconductor element. ..
  • the turn-on of the semiconductor element having a high temperature is delayed only when the temperature difference exceeds the threshold value, but if the temperature difference does not exceed the threshold value, a plurality of semiconductor elements connected in parallel are connected. Drive everything. Therefore, an increase in conduction loss can be suppressed as compared with the technique of Patent Document 1 in which the on-duty element and the non-on-duty element are driven alternately.
  • FIG. 5 is a diagram showing a detailed configuration of the parallel drive device 50A according to the second embodiment together with the semiconductor elements 1a and 1b to be driven.
  • the gate drive circuit 2 is replaced with the gate drive circuit 2A in the configuration of the parallel drive device 50 according to the first embodiment shown in FIG.
  • the first drive circuit 21 is replaced with the drive circuit 23 with a voltage variable function.
  • the other configurations are the same as or equivalent to the configurations of the first embodiment, and the same or equivalent components are designated by the same reference numerals, and duplicate description will be omitted.
  • FIG. 6 is a diagram showing loss characteristics of a semiconductor element used for explaining the operation of the parallel drive device 50A according to the second embodiment.
  • the horizontal axis represents the collector current Ic
  • the vertical axis represents the turn-on loss Eon. That is, FIG. 6 shows the current dependence of the turn-on loss Eon of a general semiconductor device.
  • the curve shown by the thick solid line is a loss characteristic per semiconductor element, and is a downwardly convex curve.
  • the horizontal axis and the vertical axis of FIG. 6 are normalized, and the turn-on loss when the rated current is “1 ⁇ Ic” is represented by “1 ⁇ E”.
  • the curve shown by the fine solid line is the loss characteristic when the semiconductor elements 2 are in parallel.
  • the two semiconductor elements operate at the same time, so that twice the current flows through the two semiconductor elements as when one semiconductor element operates. Therefore, the curve when two semiconductor elements are in parallel is below connecting the origin O and the point P where the turn-on loss is twice "2 x E" when the current is "2 x Ic" twice the rated current. It becomes a convex curve.
  • the temperature is made uniform by delaying the turn-on operation of the first semiconductor element specified based on the temperature difference ⁇ T.
  • the current dependence of the turn-on loss Eon of a general semiconductor device becomes a downwardly convex curve as described above. Therefore, as shown in FIG. 6, the loss curve at the time of two parallels has a characteristic of being located below the loss curve of one semiconductor element.
  • a current of “0.7 ⁇ Ic” is passed through each semiconductor element during parallel driving.
  • a current of "1.4 x Ic" flows through one semiconductor element. Therefore, the operating point when not driven in parallel is "Q".
  • the positive bias voltage of the gate (hereinafter referred to as “gate voltage”) is made higher than usual to reduce the turn-on loss.
  • the gate voltage is changed by the drive circuit 23 with a voltage variable function shown in FIG. Further, the gate voltage is changed when the temperature difference ⁇ T exceeds the threshold value Tth1. Further, the gate voltage is changed for both the semiconductor elements 1a and 1b.
  • FIG. 7 is a waveform diagram showing the operating states of the semiconductor elements 1a and 1b that are operated by the first control method according to the second embodiment. There are various ways of thinking about the timing of changing the gate voltage, but in the second embodiment, the timing is performed at the same time as the timing of turning on the semiconductor element.
  • FIG. 7C shows the operation waveform at that time.
  • the operating waveforms of FIGS. 7A and 7B are the same as those shown in FIG.
  • the loss curve shown by the alternate long and short dash line is an example.
  • the operating point when a current of "1.4 x Ic" flows is "S”
  • the turn-on loss is smaller than the operating point R when driven in parallel. I understand.
  • the gate voltage is changed at the same time as the semiconductor element is turned on, the turn-on speed will increase as compared with the case where the gate voltage is not changed. Therefore, the effect of further reducing the turn-on loss can be obtained. Further, by making the gate voltage higher than usual, the effect of reducing the conduction loss can be obtained.
  • FIG. 8 is a waveform diagram showing the operating states of the semiconductor elements 1a and 1b that are operated by the second control method according to the second embodiment.
  • the gate voltage is increased after the turn-on period ends.
  • the operating waveforms of FIGS. 8A and 8B are the same as those shown in FIGS. 4 and 7.
  • the gate voltage is increased at the timing of on operation, the maximum turn-on current may be exceeded, the overcurrent detection function may work, or unintended stress may be applied to the semiconductor element.
  • the gate voltage is increased after the turn-on period ends, the increase in the turn-on speed can be suppressed. As a result, it is possible to prevent the turn-on current from exceeding the maximum value while obtaining the effect of reducing the conduction loss.
  • the voltage variable function is added to the drive circuit according to the first embodiment.
  • the drive circuit with the voltage variable function first operates at the timing when the semiconductor element is turned on when the first and second drive signals are applied to the semiconductor element. And the voltage level of the second drive signal is made higher than the voltage level of each drive signal when the first semiconductor element is not specified. This has the effect of reducing turn-on loss and conduction loss.
  • the drive circuit with the voltage variable function applies the first and second drive signals to the semiconductor element. At that time, the voltage level of the first and second drive signals after the semiconductor element is turned on is made higher than the voltage level of each drive signal when the first semiconductor element is not specified. This has the effect of reducing conduction loss.
  • Embodiment 3 As described in the second embodiment, the current dependence of the turn-on loss in the semiconductor device is a downwardly convex curve. In general, this characteristic is often obtained when a drive circuit called a constant voltage drive circuit is used. The turn-on loss is small when the turn-on speed is high and large when the turn-on speed is slow. One of the characteristics that determines the turn-on speed is the rising speed of the current.
  • the turn-on characteristics of the semiconductor element will be described.
  • a self-extinguishing semiconductor element preferably used as a semiconductor element for electric power has a parasitic capacitance called a gate capacitance.
  • the gate voltage rises by charging the gate capacitance, and when the gate voltage exceeds the gate threshold voltage Vth, a current starts to flow.
  • the self-extinguishing semiconductor element has a characteristic that the larger the gate charging current until the gate threshold voltage Vth is reached, the faster the current rising speed at the time of turn-on.
  • FIG. 9 is a diagram showing a configuration example of a general constant voltage drive circuit 30. Further, FIG. 10 is a waveform diagram provided for explaining the operation of the constant voltage drive circuit 30 shown in FIG.
  • the first drive circuit 21 shown in FIG. 2 is a component corresponding to the constant voltage drive circuit 30 shown in FIG.
  • the gate charging current, the gate voltage, and the gate control signal are shown in order from the upper part.
  • the gate charging current becomes maximum immediately after the gate voltage is applied.
  • the gate charging current is small. Due to this characteristic, the current dependence of the turn-on loss becomes a downwardly convex curve as shown in FIG. With such characteristics, as described in the second embodiment, the loss in the entire inverter circuit will increase.
  • FIG. 11 is a diagram showing a configuration example of the constant current drive circuit 32 according to the third embodiment.
  • FIG. 12 is a waveform diagram provided for explaining the operation of the constant current drive circuit 32 shown in FIG.
  • the gate charging current, the gate voltage, and the gate control signal are shown in order from the upper part.
  • the gate charging current is kept substantially constant immediately after the gate voltage is applied. Therefore, the gate charging current Igc of the constant current drive circuit 32 near the gate threshold voltage Vth at which the self-extinguishing semiconductor element turns on is larger than the gate charging current Igv of the constant current drive circuit 30 near the same gate threshold voltage Vth. Become.
  • FIG. 13 is a diagram showing the loss characteristics of the semiconductor element when the semiconductor element is driven by using the constant current drive circuit 32 in the third embodiment.
  • the loss characteristic when the semiconductor element is driven by using the constant current drive circuit 32 is an upwardly convex curve as shown in FIG. Similar to FIG. 6, the loss characteristics per semiconductor element are shown by thick solid lines and thick broken lines, and the loss characteristics when two semiconductor elements are in parallel are shown by thin solid lines. Since the loss characteristic is an upwardly convex curve, the curve per semiconductor element is lower than the curve when two semiconductor elements are in parallel. Therefore, when the constant current drive circuit 32 is used, even if the turn-on operation of the semiconductor element having a high temperature is delayed and the semiconductor element having a low temperature bears the turn-on, the turn-on loss does not increase. The reason why the loss characteristic has an upwardly convex curve can be explained as follows.
  • the gate voltage rises in an upwardly convex curve as shown in FIG. This is because the charging of the gate capacitance is performed so as to increase according to the time constant CR which is the product of the gate resistor R and the gate capacitance C.
  • the constant current drive circuit 32 is characterized in that the gate voltage increases linearly because the gate current is constantly charged.
  • the rate of increase of current with respect to the increase in gate voltage which is called the transmission characteristic of the self-extinguishing semiconductor element, is due to the characteristic of the self-extinguishing semiconductor element.
  • the gate voltage rises in an upwardly convex curve according to the time constant CR. Therefore, after the gate threshold voltage Vth is exceeded, the gate voltage rise per hour becomes gradual. Therefore, the rate of increase of the current becomes slow, and the rise of the current becomes slow.
  • the constant current drive circuit 32 since the gate voltage rises linearly, the gate voltage rise per time after exceeding the gate threshold voltage Vth is larger than that of the constant voltage drive circuit 30. Therefore, the rate of increase of the current is larger than that of the constant voltage drive circuit 30, and the rise of the current is also faster. Therefore, the turn-on loss is reduced in the constant current drive circuit 32 as compared with the constant voltage drive circuit 30 as the switching current becomes larger. That is, the curve is convex upward as shown in FIG.
  • the parallel drive device constitutes a gate drive circuit using a constant current drive circuit. This has the effect of further reducing the loss of the entire inverter circuit.
  • FIG. 14 is a block diagram showing an example of a hardware configuration that realizes the functions of the control unit 10 according to the first to third embodiments.
  • FIG. 15 is a block diagram showing another example of the hardware configuration that realizes the function of the control unit 10 according to the first to third embodiments.
  • the processor 300 that performs the calculation
  • the memory 302 that stores the program read by the processor 300
  • the input / output of the signal It can be configured to include an interface 304 that outputs.
  • the processor 300 may be a computing means such as an arithmetic unit, a microprocessor, a microcomputer, a CPU (Central Processing Unit), or a DSP (Digital Signal Processor).
  • the memory 302 includes a non-volatile or volatile semiconductor memory such as a RAM (Random Access Memory), a ROM (Read Only Memory), a flash memory, an EPROM (Erasable Project ROM), or an EEPROM (registered trademark) (Electrically EPROM). Examples thereof include magnetic disks, flexible disks, optical disks, compact disks, mini disks, and DVDs (Digital Versaille Disc).
  • the memory 302 stores a program that executes the function of the control unit 10 according to the first to third embodiments.
  • the processor 300 sends and receives necessary information via the interface 304, the processor 300 executes a program stored in the memory 302, and the processor 300 refers to a table stored in the memory 302 to perform the above-described processing. It can be carried out.
  • the calculation result by the processor 300 can be stored in the memory 302.
  • the processor 300 and the memory 302 shown in FIG. 14 may be replaced with the processing circuit 305 as shown in FIG.
  • the processing circuit 305 corresponds to a single circuit, a composite circuit, an ASIC (Application Specific Integrated Circuit), an FPGA (Field-Programmable Gate Array), or a combination thereof.
  • the information input to the processing circuit 305 and the information output from the processing circuit 305 can be performed via the interface 304.
  • 1 Inverter circuit 1a to 1d, 2a to 2d, 3a to 3d semiconductor element, 2, 2A gate drive circuit, 3 gate control unit, 4 temperature difference calculator, 5 control signal, 6 drive signal, 8a, 8b temperature sensor, 10 Control unit, 12a, 12b module, 21 1st drive circuit, 22 2nd drive circuit, 22a 1st circuit, 22b 2nd circuit, 23 Drive circuit with variable voltage function, 30 Constant voltage drive circuit, 32 Constant current drive circuit , 50, 50A parallel drive device, 80 motor, 100 power conversion device, 110 DC power supply, 300 processor, 302 memory, 304 interface, 305 processing circuit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)

Abstract

並列接続される半導体素子（１ａ，１ｂ）を駆動する並列駆動装置（５０）は、制御部（１０）及びゲート駆動回路（２）を備える。制御部（１０）は、半導体素子（１ａ，１ｂ）のそれぞれの温度を検出する温度センサ（８ａ，８ｂ）の検出値に基づいて半導体素子（１ａ，１ｂ）間の温度差を検出する。制御部（１０）は、温度差に基づいて半導体素子（１ａ，１ｂ）のうちから特定した第１の半導体素子のオン動作のタイミングを変更する制御信号（５）を生成する。ゲート駆動回路（２）は、半導体素子（１ａ，１ｂ）を駆動する第１の駆動信号を生成すると共に、制御信号（５）に基づいて第１の駆動信号を遅延させた第２の駆動信号を生成して第１の半導体素子へ印加する。

Description

並列駆動装置及び電力変換装置
　本発明は、複数の電力用半導体素子（以下、適宜「半導体素子」と略す）が並列接続された回路を駆動する並列駆動装置、及びそれを備えた電力変換装置に関する。
　並列接続される半導体素子は、各半導体素子の特性ばらつき、又は並列間の配線ばらつきにより、インバータ動作時において、各半導体素子に流れる電流が各半導体素子間で不均一となることがある。この場合、各半導体素子における損失により、各半導体素子間で温度が不均一となり、特定の半導体素子が高温となる。この状態が続くと、熱サイクルの寿命が厳しくなる。このため、最悪の場合、当該特定の半導体素子が故障する可能性が高くなるという課題があった。
　上記の課題に対し、下記特許文献１には、複数の半導体素子から当番素子と非当番素子とを選定し、これらの当番素子及び非当番素子への駆動信号を周期的に交替させる交替制御を行うことで、並列使用される半導体素子における負荷偏重を均等化して、特定の半導体素子の劣化を防止する技術が開示されている。なお、特許文献１において、「負荷偏重」という用語中の「負荷」は、「電力供給対象」の意味ではなく、「ダメージ」の意味で使用されている。
特開２０１７－５５２５９号公報
　上記特許文献１の技術では、各半導体素子間において、負荷偏重の均等化は図れる。しかしながら、特許文献１にも記載されているように、当番素子及び非当番素子を周期的に交替させる交替制御だけでは、各半導体素子間の温度の均一化を図ることはできない。
　また、特許文献１の技術では、当番素子と非当番素子とは交互に駆動され、両者が同時に駆動されることはない。半導体素子における導通損失は、半導体素子に流れる電流の２乗に比例するので、同時に駆動した場合の方が導通損失は小さくなる。従って、特許文献１の技術を適用した場合、各半導体素子における損失が増加するという問題がある。
　本発明は、上記に鑑みてなされたものであって、複数の半導体素子を並列駆動する場合において、半導体素子の損失の増加を抑制しつつ、半導体素子間の温度の均一化を図ることができる並列駆動装置を得ることを目的とする。
　上述した課題を解決し、目的を達成するために、本発明は、並列接続される複数の半導体素子を駆動する並列駆動装置である。並列駆動装置は、制御部及び駆動回路を備える。制御部は、複数の半導体素子のそれぞれの温度を検出する温度センサの検出値に基づいて半導体素子間の温度差を検出する。制御部は、温度差に基づいて複数の半導体素子のうちから特定した第１の半導体素子のオン動作のタイミングを変更する制御信号を生成する。駆動回路は、複数の半導体素子を駆動する第１の駆動信号を生成すると共に、制御信号に基づいて第１の駆動信号を遅延させた第２の駆動信号を生成して第１の半導体素子へ印加する。
　本発明に係る並列駆動装置によれば、複数の半導体素子を並列駆動する場合において、半導体素子の損失の増加を抑制しつつ、半導体素子間の温度の均一化を図ることができるという効果を奏する。
実施の形態１に係る並列駆動装置を備えた電力変換装置の構成例を示す図 実施の形態１に係る並列駆動装置の詳細構成を駆動対象である半導体素子と共に示す図 実施の形態１における要部の動作説明に供するタイムチャート 図３に示すタイムチャート上の３つの時刻における半導体素子の動作状態を示す波形図 実施の形態２に係る並列駆動装置の詳細構成を駆動対象である半導体素子と共に示す図 実施の形態２に係る並列駆動装置の動作説明に供する半導体素子の損失特性を示す図 実施の形態２における第１の制御手法によって動作する半導体素子の動作状態を示す波形図 実施の形態２における第２の制御手法によって動作する半導体素子の動作状態を示す波形図 一般的な定電圧駆動回路の構成例を示す図 図９に示す定電圧駆動回路の動作説明に供する波形図 実施の形態３における定電流駆動回路の構成例を示す図 図１１に示す定電流駆動回路の動作説明に供する波形図 実施の形態３における定電流駆動回路を用いて半導体素子を駆動したときの半導体素子の損失特性を示す図 実施の形態１から３における制御部の機能を実現するハードウェア構成の一例を示すブロック図 実施の形態１から３における制御部の機能を実現するハードウェア構成の他の例を示すブロック図
　以下に添付図面を参照し、本発明の実施の形態に係る並列駆動装置及び電力変換装置について詳細に説明する。なお、以下の実施の形態により、本発明が限定されるものではない。
実施の形態１．
　図１は、実施の形態１に係る並列駆動装置５０を備えた電力変換装置１００の構成例を示す図である。図２は、実施の形態１に係る並列駆動装置５０の詳細構成を駆動対象である半導体素子１ａ，１ｂと共に示す図である。
　図１において、実施の形態１に係る電力変換装置１００は、インバータ回路１と、並列駆動装置５０とを備える。直流電源１１０は、インバータ回路１に直流電圧を印加する直流電力の供給源である。直流電源１１０は、図示しない外部の交流電源から出力される交流電圧を直流電圧に変換するコンバータであってもよい。インバータ回路１は、直流電源１１０から供給される直流電力を交流電力に変換する電力変換回路である。インバータ回路１は、半導体素子１ａ，１ｂ，１ｃ，１ｄ，２ａ，２ｂ，２ｃ，２ｄ，３ａ，３ｂ，３ｃ，３ｄを具備する。インバータ回路１の出力端子には、負荷であるモータ８０が接続される。モータ８０は、インバータ回路１から供給される交流電力によって駆動される。モータ８０の例は、誘導電動機又は同期電動機である。
　インバータ回路１において、半導体素子１ａと、半導体素子１ｂとは並列に接続されてＵ相の上アームを構成し、半導体素子１ｃと、半導体素子１ｄとは並列に接続されてＵ相の下アームを構成する。「上アーム」は、直流電源１１０の正側もしくは高電位側に接続される半導体素子又は半導体素子群を指す名称であり、「下アーム」は、直流電源１１０の負側もしくは低電位側に接続される半導体素子又は半導体素子群を指す名称である。また、上アームと下アームとが直列に接続された回路は、「レグ」と呼ばれる。
　Ｖ相及びＷ相も同様である。以下同様に説明すると、半導体素子２ａと、半導体素子２ｂとは並列に接続されてＶ相の上アームを構成し、半導体素子２ｃと、半導体素子２ｄとは並列に接続されてＶ相の下アームを構成する。また、半導体素子３ａと、半導体素子３ｂとは並列に接続されてＷ相の上アームを構成し、半導体素子３ｃと、半導体素子３ｄとは並列に接続されてＷ相の下アームを構成する。
　このようにして、インバータ回路１は、各相におけるそれぞれの上アームと下アームとが直列に接続されたレグを３つ備えた３相インバータ回路を構成する。半導体素子１ａ～１ｄ，２ａ～２ｄ，３ａ～３ｄのそれぞれには、逆並列にダイオードが接続される。なお、図１では、半導体素子として、絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）を例示しているが、これに限定されない。ＩＧＢＴに代えて、金属酸化膜半導体電界効果型トランジスタ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ－Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）を用いてもよい。
　並列駆動装置５０は、並列接続される複数の半導体素子を駆動する装置である。並列駆動装置５０は、駆動回路であるゲート駆動回路２と、制御部１０とを備える。制御部１０は、半導体素子１ａ～１ｄ，２ａ～２ｄ，３ａ～３ｄのそれぞれを制御するための制御信号５を生成してゲート駆動回路２に出力する。ゲート駆動回路２は、制御信号５に基づいて、半導体素子１ａ～１ｄ，２ａ～２ｄ，３ａ～３ｄのそれぞれを駆動するための駆動信号６を生成してインバータ回路１に出力する。なお、図１には、並列駆動装置５０の駆動対象が３相インバータ回路である場合を例示しているが、これに限定されない。並列駆動装置５０の駆動対象は、２つのレグを備えた単相インバータ回路であってもよいし、１つのレグを備えたハーフブリッジ回路でもよい。
　図２には、インバータ回路１、ゲート駆動回路２及び制御部１０の構成に関し、説明の簡便化のために、実施の形態１の要旨の説明に関係する構成部のみが示されている。具体的に、制御部１０は、ゲート制御ユニット３及び温度差演算器４を備える。ゲート駆動回路２は、第１駆動回路２１と、第２駆動回路２２とを備える。また、第２駆動回路２２は、第１回路２２ａと、第２回路２２ｂとを備える。半導体素子１ａはモジュール１２ａに収容され、半導体素子１ｂはモジュール１２ｂに収容されている。モジュール１２ａには、半導体素子１ａの温度を検出するための温度センサ８ａが設けられ、モジュール１２ｂには半導体素子１ｂの温度を検出するための温度センサ８ｂが設けられている。
　なお、検出温度は、オンチップダイオードによる半導体素子自体の温度がもっとも望ましいが、半導体素子が搭載されている基板の温度、又はモジュールが取り付けられるヒートシンクの温度でもよい。要するに、複数の半導体素子間の温度差の違いを判定できるものであれば、どのような部位の温度でもよい。
　次に、実施の形態１に係る並列駆動装置５０の動作について、図２に加え、更に図３及び図４を参照して説明する。図３は、実施の形態１における要部の動作説明に供するタイムチャートである。図４は、図３に示すタイムチャート上の３つの時刻における半導体素子１ａ，１ｂの動作状態を示す波形図である。
　温度センサ８ａは半導体素子１ａの温度を検出し、温度センサ８ｂは半導体素子１ｂの温度を検出する。温度センサ８ａ，８ｂの各検出値Ｔａ，Ｔｂは、温度差演算器４に入力される。温度差演算器４は、検出値Ｔｂと、検出値Ｔａとの差の絶対値｜Ｔｂ－Ｔａ｜を演算する。この絶対値｜Ｔｂ－Ｔａ｜をΔＴで表し、ΔＴを「温度差」と呼ぶ。温度差ΔＴの情報は、ゲート制御ユニット３に送られる。ゲート制御ユニット３は、温度差ΔＴに基づいて、制御信号５を生成する。制御信号５は、モータ８０を駆動するモータ印加電圧を生成するための信号に加え、特定の半導体素子のオン動作のタイミングを変更する信号を含んでいる。
　ゲート駆動回路２では、入力された制御信号５に基づいて、半導体素子１ａ又は半導体素子１ｂのオン動作のタイミングを変更する。例えば、温度が高いと判定された半導体素子は、ターンオンのタイミングを遅延させる駆動信号６によって駆動され、温度が高くないと判定された半導体素子は、遅延制御のない、通常の駆動信号６によって駆動される。
　第１駆動回路２１によって生成された信号は、第２駆動回路２２の第１回路２２ａを通って半導体素子１ａのゲートに印加され、第２駆動回路２２の第２回路２２ｂを通って半導体素子１ｂのゲートに印加される。第１回路２２ａ及び第２回路２２ｂは、どのように構成されていてもよい。一例を挙げると、以下の通りである。第１回路２２ａ及び第２回路２２ｂは、第１駆動回路２１によって生成された第１の駆動信号を遅延させずにスルーで通過させる非遅延回路と、第１駆動回路２１によって生成された第１の駆動信号を遅延させた第２の駆動信号を出力する遅延回路とを備える。これらの非遅延回路及び遅延回路は、並列に接続される。通常時は非遅延回路を経由して駆動信号が出力され、温度が高いと判定された場合には遅延回路を経由して駆動信号が出力される。
　図３のタイムチャートには、時間の経過と共に、半導体素子１ａ，１ｂの温度差が拡大して行く様子が示されている。上段部には、温度センサ８ａ，８ｂのそれぞれによって検出された、半導体素子１ａ，１ｂにおける温度の検出値Ｔａ，Ｔｂの変化が示されている。下段部には、温度差演算器４によって演算された温度差ΔＴの変化が示されている。横軸の時間軸における３つの時刻Ｔ０，Ｔ１，Ｔ２は、半導体素子１ａ，１ｂの状態が、動作直後の初期状態であるか、ある時間経過後の状態であるか、温度差が拡大して上述した遅延制御が働いたときの状態であるかを識別するために示している。
　図４には、半導体素子１ａ，１ｂのそれぞれのゲートに印加されるゲート電圧Ｖｇｅと、半導体素子１ａ，１ｂのコレクタとエミッタとの間に印加されるコレクタエミッタ電圧Ｖｃｅと、半導体素子１ａ，１ｂのそれぞれのコレクタに流れるコレクタ電流Ｉｃとが示されている。図４において、破線は半導体素子１ａの動作波形であり、実線は半導体素子１ｂの動作波形である。
　動作直後の初期状態では、図４（ａ）に示されるように、半導体素子１ａ及び半導体素子１ｂの動作波形には差異が殆ど見られない。一方、インバータ回路１が動作してある程度の時間を経過すると、様々な要因によって、半導体素子１ａ，１ｂ間において、温度差が生じる。半導体の場合、一般的に温度が高いと電流は流れ易くなる。図３において、時刻Ｔ１付近では、半導体素子１ｂの方が、温度が高い。このため、図４（ｂ）に示されるように、ゲート電圧Ｖｇｅが同じでも、コレクタ電流Ｉｃは、半導体素子１ｂの方が大きい。そこで、実施の形態１では、温度差ΔＴが第１の閾値である閾値Ｔｔｈ１を超えたときに、本願手法を用いて半導体素子１ｂを駆動する。なお、温度差ΔＴが閾値Ｔｔｈ１を超えた半導体素子１ｂを識別するため、この状態の半導体素子１ｂを指して「第１の半導体素子」と呼ぶ場合がある。
　図４（ｃ）には、本願手法の動作期間における動作波形が示されている。本願手法の動作期間では、温度の高い半導体素子１ｂは、第２回路２２ｂの遅延回路が動作することで、ターンオンが遅れる。これにより、ターンオンからある一定時間は、半導体素子１ａのみに電流が流れる。このため、電流分担は、温度の低い半導体素子１ａに集中する。その結果、半導体素子１ａの損失は増える一方で、半導体素子１ｂの損失が減り、温度差ΔＴが小さくなって温度が均一化する。その後、温度差ΔＴが第２の閾値である閾値Ｔｔｈ２より低下したことが確認されると、通常の動作に戻る。閾値Ｔｔｈ２は、動作のばたつきを抑えるために設定されている。閾値Ｔｔｈ２は、閾値Ｔｔｈ１よりも小さい値である。通常の動作に戻った後、再度、温度差ΔＴが閾値Ｔｔｈ１を超えれば、本願手法が起動される。温度差ΔＴが閾値Ｔｔｈ１を超える都度、本願手法が起動される。ターンオンが遅れた半導体素子は、ターンオン損失が発生しないため、先にターンオンした半導体素子よりも温度が下がる。これにより、半導体素子１ａ，１ｂ間の温度差が抑制され、半導体素子１ａ，１ｂの温度の均一化が図れる。また、これにより、半導体素子１ａ，１ｂのパワーサイクルの寿命が向上し、半導体素子１ａ，１ｂの信頼性の向上が図れる。また、半導体素子１ａ，１ｂを冷却するための冷却器を簡素化できるので、電力変換装置のコスト低減に寄与できる。
　なお、上記では、Ｕ相上アームの半導体素子１ａ，１ｂを駆動する際の説明であったが、Ｕ相下アームの半導体素子１ｃ，１ｄを駆動する際にも、同様な制御が行われる。また、Ｖ相及びＷ相についても、同様である。また、本願手法は、各相の上下アームに対して個別且つ独立に適用される。これにより、複雑な制御を行うことなく、インバータ回路１に具備される複数の半導体素子において、半導体素子１ａ，１ｂの温度の均一化を簡易、且つ自律的に行うことができる。
　また、図１では、インバータ回路１を構成する各相の上下アームの半導体素子の並列数が２である場合を例示しているが、これに限定されない。各相の上下アームの半導体素子の並列数は、３以上であってもよい。なお、並列数が３以上の場合、それぞれの半導体素子間の温度差を検出してもよい。或いは、温度が最大の半導体素子と、温度が最小の半導体素子との間の温度差を検出してもよい。或いは、温度が最大の半導体素子と、全ての半導体素子平均との間の温度差を検出してもよい。これらの場合、第１の半導体素子は、温度が最大の半導体素子であり、且つ、温度差が閾値を超えた状態の半導体素子とすることができる。
　以上説明したように、実施の形態１に係る並列駆動装置は、複数の半導体素子間の温度差に基づいて複数の半導体素子のうちから特定した第１の半導体素子のオン動作のタイミングを変更する制御信号を生成する。そして、複数の半導体素子を駆動する第１の駆動信号を生成すると共に、制御信号に基づいて第１の駆動信号を遅延させた第２の駆動信号を生成して第１の半導体素子へ印加する。これにより、半導体素子の損失の増加を抑制しつつ、半導体素子間の温度の均一化を図ることができる。
　また、実施の形態１の手法では、温度差が閾値を超えたときのみ、温度が高い半導体素子のターンオンを遅らせるが、温度差が閾値を超えていなければ、並列接続される複数の半導体素子の全てを駆動する。このため、当番素子と非当番素子とを交互に駆動する特許文献１の技術に比して、導通損失の増加を抑制することができる。
実施の形態２．
　図５は、実施の形態２に係る並列駆動装置５０Ａの詳細構成を駆動対象である半導体素子１ａ，１ｂと共に示す図である。図５において、実施の形態２に係る並列駆動装置５０Ａでは、図２に示す実施の形態１に係る並列駆動装置５０の構成において、ゲート駆動回路２がゲート駆動回路２Ａに置き替えられている。ゲート駆動回路２Ａでは、第１駆動回路２１が電圧可変機能付駆動回路２３に置き替えられている。なお、その他の構成については、実施の形態１の構成と同一又は同等であり、同一又は同等の構成部には同一の符号を付して、重複する説明は省略する。
　図６は、実施の形態２に係る並列駆動装置５０Ａの動作説明に供する半導体素子の損失特性を示す図である。図６において、横軸はコレクタ電流Ｉｃであり、縦軸はターンオン損失Ｅｏｎを表している。即ち、図６は、一般的な半導体素子のターンオン損失Ｅｏｎの電流依存性を示している。また、図６において、太実線で示すカーブは、半導体素子１つあたりの損失特性であり、下に凸のカーブとなっている。図６の横軸及び縦軸は正規化されており、定格電流“１×Ｉｃ”のときのターンオン損失を“１×Ｅ”で表している。また、細実線で示すカーブは、半導体素子２並列時の損失特性である。半導体素子２並列時には、２つの半導体素子が同時に動作するので、２つの半導体素子には、１つの半導体素子が動作するときの２倍の電流が流れる。このため、半導体素子２並列時のカーブは、原点Ｏと、定格電流の２倍の電流“２×Ｉｃ”のときに２倍のターンオン損失“２×Ｅ”となる点Ｐとを結ぶ下に凸のカーブとなる。
　ここで、実施の形態１では、温度差ΔＴに基づいて特定した第１の半導体素子のターンオン動作を遅らせることにより、温度の均一化を図っていた。ところが、一般的な半導体素子のターンオン損失Ｅｏｎの電流依存性は、上述したように、下に凸のカーブとなる。このため、２並列時の損失カーブは、図６に示したように、半導体素子１つの損失カーブの下側に位置する特性となる。ここで、並列駆動時において、半導体素子１つあたり“０．７×Ｉｃ”の電流を流す場合を考える。並列駆動させない場合、１つの半導体素子には、“１．４×Ｉｃ”の電流が流れる。このため、並列駆動させない場合の動作点は“Ｑ”となる。一方、並列駆動させた場合の動作点は“Ｒ”となるので、並列駆動させた場合の方が、ターンオン損失は小さくなることが分かる。逆に言うと、同一の電流を流す場合において、並列駆動させない場合は、並列駆動させた場合に比べて、ターンオン損失が増加することになる。
　そこで、実施の形態２では、温度の高い半導体素子のターンオンを遅らせる際に、ゲートの正バイアス電圧（以下、「ゲート電圧」と呼ぶ）を通常時よりも高くして、ターンオン損失を低減する手法を提案する。ゲート電圧の変更は、図５に示した電圧可変機能付駆動回路２３が実施する。また、ゲート電圧の変更は、温度差ΔＴが閾値Ｔｔｈ１を超えた状態のときに行う。また、ゲート電圧の変更は、半導体素子１ａ，１ｂの双方に対して行う。
　図７は、実施の形態２における第１の制御手法によって動作する半導体素子１ａ，１ｂの動作状態を示す波形図である。ゲート電圧を変更するタイミングについては、種々の考え方があるが、実施の形態２では、半導体素子をオン動作させるタイミングと同時に行う。図７（ｃ）には、そのときの動作波形が示されている。なお、図７（ａ），（ｂ）の動作波形は、図４に示したものと同じである。
　ここで、ゲート電圧の選び方であるが、図６に示した、半導体素子２並列時の損失カーブよりも下回るカーブとなるようなゲート電圧を選ぶとよい。図６において、一点鎖線で示す損失カーブがその一例である。一点鎖線で示す損失カーブにおいて、“１．４×Ｉｃ”の電流が流れる場合の動作点は“Ｓ”であり、並列駆動させた場合の動作点Ｒよりもターンオン損失が小さくなっていることが分かる。
　また、半導体素子をオン動作させるタイミングと同時にゲート電圧を変更すれば、ゲート電圧を変更しない場合に比べて、ターンオン速度が増加する。そのため、ターンオン損失の更なる低減効果が得られる。また、ゲート電圧を通常よりも高くすることで、導通損失の低減効果も得られる。
　図８は、実施の形態２における第２の制御手法によって動作する半導体素子１ａ，１ｂの動作状態を示す波形図である。第２の制御手法では、図８（ｃ）に示すように、ターンオン期間が終了してから、ゲート電圧を上昇させている。なお、図８（ａ），（ｂ）の動作波形は、図４及び図７に示したものと同じである。
　オン動作させるタイミングでゲート電圧を高くした場合、最大ターンオン電流を超え、過電流検知機能が働いたり、半導体素子に意図しないストレスを与えたりするおそれがある。一方、ターンオン期間が終了してから、ゲート電圧を上昇させれば、ターンオン速度の増加を抑制することができる。これにより、導通損失の低減効果を得つつ、ターンオン電流が最大値を超えるのを防止することができる。
　以上説明したように、実施の形態２に係る並列駆動装置によれば、実施の形態１における駆動回路に電圧可変機能を付加する。そして、第１の半導体素子が特定されている場合、電圧可変機能付の駆動回路は、第１及び第２の駆動信号を半導体素子へ印加する際に、半導体素子をオン動作させるタイミングで第１及び第２の駆動信号の電圧レベルを、第１の半導体素子が特定されていないときのそれぞれの駆動信号の電圧レベルよりも高くする。これにより、ターンオン損失及び導通損失を低減できるという効果が得られる。
　また、実施の形態２に係る並列駆動装置によれば、第１の半導体素子が特定されている場合、電圧可変機能付の駆動回路は、第１及び第２の駆動信号を半導体素子へ印加する際に、半導体素子がターンオンした後に第１及び第２の駆動信号の電圧レベルを、第１の半導体素子が特定されていないときのそれぞれの駆動信号の電圧レベルよりも高くする。これにより、導通損失を低減できるという効果が得られる。
実施の形態３．
　実施の形態２で説明したように、半導体素子におけるターンオン損失の電流依存性は、下に凸のカーブである。この特性は、一般的に、定電圧駆動回路と呼ばれる駆動回路を用いた場合になることが多い。ターンオン損失は、ターンオン速度が速ければ小さく、遅ければ大きくなる。ターンオン速度を決める特性の１つに、電流の立ち上がり速度がある。ここではまず、半導体素子のターンオン特性について説明する。
　半導体素子をターンオンさせるには、ゲートに印加する電圧を上昇させて行く必要がある。電力用の半導体素子として好適に用いられる自己消弧型半導体素子は、ゲート容量と呼ばれる寄生容量がある。自己消弧型半導体素子は、ゲート容量を充電することでゲート電圧が上昇し、ゲート電圧がゲート閾値電圧Ｖｔｈを超えると、電流が流れ始める。また、自己消弧型半導体素子は、ゲート閾値電圧Ｖｔｈに達するまでのゲート充電電流が大きいほど、ターンオン時の電流立ち上がり速度が速くなるという特性がある。
　図９は、一般的な定電圧駆動回路３０の構成例を示す図である。また、図１０は、図９に示す定電圧駆動回路３０の動作説明に供する波形図である。図２に示した第１駆動回路２１は、図９に示す定電圧駆動回路３０に対応する構成部である。
　図１０には、上段部から順に、ゲート充電電流、ゲート電圧、及びゲート制御信号が示されている。定電圧駆動回路を用いた場合、図１０に示されるように、ゲート充電電流は、ゲート電圧の印加直後に最大となる。一方、ゲート閾値電圧Ｖｔｈ付近では、ゲート充電電流は小さい。この特性により、ターンオン損失の電流依存性は、図６に示したように、下に凸のカーブとなる。このような特性では、実施の形態２で説明したように、インバータ回路全体での損失は増加することになる。
　そこで、実施の形態３では、ターンオン損失の電流依存性が上に凸のカーブとなるような駆動回路を用いる。具体的には、定電流駆動回路を用いる。図１１は、実施の形態３における定電流駆動回路３２の構成例を示す図である。また、図１２は、図１１に示す定電流駆動回路３２の動作説明に供する波形図である。
　図１２には、上段部から順に、ゲート充電電流、ゲート電圧、及びゲート制御信号が示されている。定電流駆動回路３２を用いた場合、図１２に示されるように、ゲート充電電流は、ゲート電圧の印加直後からほぼ一定に保たれる。このため、自己消弧型半導体素子がターンオンするゲート閾値電圧Ｖｔｈ付近における定電流駆動回路３２のゲート充電電流Ｉｇｃは、同じゲート閾値電圧Ｖｔｈ付近における定電圧駆動回路３０におけるゲート充電電流Ｉｇｖよりも大きくなる。
　図１３は、実施の形態３における定電流駆動回路３２を用いて半導体素子を駆動したときの半導体素子の損失特性を示す図である。定電流駆動回路３２を用いて半導体素子を駆動した場合の損失特性は、図１３に示されるように、上に凸のカーブとなる。図６と同様に、半導体素子１つあたりの損失特性を太実線及び太破線で示し、半導体素子２並列時の損失特性を細実線で示している。損失特性が上に凸のカーブであるため、半導体素子１つあたりのカーブが、半導体素子２並列時のカーブよりも下に来ている。このため、定電流駆動回路３２を用いた場合、温度が高い半導体素子のターンオン動作を遅らせ、温度が低い半導体素子にターンオンを負担させても、ターオン損失が増加することはない。なお、損失特性が上に凸のカーブとなる理由は、以下のように説明することができる。
　定電圧駆動回路３０において、ゲート電圧は、図１０に示すように、上に凸のカーブを描くように上昇する。これは、ゲート容量の充電が、ゲート抵抗Ｒとゲート容量Ｃとの積である時定数ＣＲに従って上昇するように行われるからである。一方、定電流駆動回路３２では、ゲート電流を一定に充電するため、ゲート電圧は直線的に増加していくのが特徴である。一般的に、自己消弧型半導体素子の伝達特性と言われるゲート電圧上昇分に対する電流の増加率は、自己消弧型半導体素子の特性に起因する。
　定電圧駆動回路３０では、時定数ＣＲに従って上に凸のカーブでゲート電圧が上昇する。このため、ゲート閾値電圧Ｖｔｈを超えた後の、時間あたりのゲート電圧上昇が緩やかになる。このため、電流の増加率は緩やかとなり、電流の立ち上がりが遅くなる。一方、定電流駆動回路３２では、直線的にゲート電圧が上昇するため、ゲート閾値電圧Ｖｔｈを超えた後の時間あたりのゲート電圧上昇は定電圧駆動回路３０よりも大きくなる。このため、定電圧駆動回路３０よりも電流の増加率が大きくなり、電流の立ち上がりも速くなる。従って、ターンオン損失は、スイッチング電流が大きくなるほど、定電圧駆動回路３０よりも定電流駆動回路３２の方が低減される。つまり、図１３に示すような、上に凸なカーブになる。
　以上説明したように、実施の形態３に係る並列駆動装置は、定電流駆動回路を用いてゲート駆動回路を構成する。これにより、インバータ回路全体の損失を更に低減できるという効果が得られる。
　次に、実施の形態１から３における制御部１０の機能を実現するためのハードウェア構成について、図１４及び図１５の図面を参照して説明する。図１４は、実施の形態１から３における制御部１０の機能を実現するハードウェア構成の一例を示すブロック図である。図１５は、実施の形態１から３における制御部１０の機能を実現するハードウェア構成の他の例を示すブロック図である。
　実施の形態１から３における制御部１０の機能を実現する場合には、図１４に示すように、演算を行うプロセッサ３００、プロセッサ３００によって読みとられるプログラムが保存されるメモリ３０２、及び信号の入出力を行うインタフェース３０４を含む構成とすることができる。
　プロセッサ３００は、演算装置、マイクロプロセッサ、マイクロコンピュータ、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、又はＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）といった演算手段であってもよい。また、メモリ３０２には、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、フラッシュメモリ、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ　Ｐｒｏｇｒａｍｍａｂｌｅ　ＲＯＭ）、ＥＥＰＲＯＭ（登録商標）（Ｅｌｅｃｔｒｉｃａｌｌｙ　ＥＰＲＯＭ）といった不揮発性又は揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、ＤＶＤ（Ｄｉｇｉｔａｌ　Ｖｅｒｓａｔｉｌｅ　Ｄｉｓｃ）を例示することができる。
　メモリ３０２には、実施の形態１から３における制御部１０の機能を実行するプログラムが格納されている。プロセッサ３００は、インタフェース３０４を介して必要な情報を授受し、メモリ３０２に格納されたプログラムをプロセッサ３００が実行し、メモリ３０２に格納されたテーブルをプロセッサ３００が参照することにより、上述した処理を行うことができる。プロセッサ３００による演算結果は、メモリ３０２に記憶することができる。
　また、図１４に示すプロセッサ３００及びメモリ３０２は、図１５のように処理回路３０５に置き換えてもよい。処理回路３０５は、単一回路、複合回路、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）、又は、これらを組み合わせたものが該当する。処理回路３０５に入力する情報、及び処理回路３０５から出力する情報は、インタフェース３０４を介して行うことができる。
　なお、以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
　１　インバータ回路、１ａ～１ｄ，２ａ～２ｄ，３ａ～３ｄ　半導体素子、２，２Ａ　ゲート駆動回路、３　ゲート制御ユニット、４　温度差演算器、５　制御信号、６　駆動信号、８ａ，８ｂ　温度センサ、１０　制御部、１２ａ，１２ｂ　モジュール、２１　第１駆動回路、２２　第２駆動回路、２２ａ　第１回路、２２ｂ　第２回路、２３　電圧可変機能付駆動回路、３０　定電圧駆動回路、３２　定電流駆動回路、５０，５０Ａ　並列駆動装置、８０　モータ、１００　電力変換装置、１１０　直流電源、３００　プロセッサ、３０２　メモリ、３０４　インタフェース、３０５　処理回路。

Claims (8)

  1. 　並列接続される複数の半導体素子を駆動する並列駆動装置であって、
    　複数の前記半導体素子のそれぞれの温度を検出する温度センサの検出値に基づいて前記半導体素子間の温度差を検出し、前記温度差に基づいて複数の前記半導体素子のうちから特定した第１の半導体素子のオン動作のタイミングを変更する制御信号を生成する制御部と、
    　複数の前記半導体素子を駆動する第１の駆動信号を生成すると共に、前記制御信号に基づいて前記第１の駆動信号を遅延させた第２の駆動信号を生成して前記第１の半導体素子へ印加する駆動回路と、
    　を備えたことを特徴とする並列駆動装置。
  2. 　前記半導体素子の並列数が２である場合、前記温度差は、２つの前記半導体素子間の温度差であり、前記第１の半導体素子は、前記温度差が閾値を超えた状態の半導体素子であり、
    　前記半導体素子の並列数が３以上である場合、前記温度差は、温度が最大の半導体素子と、温度が最小の半導体素子との間の温度差であるか、もしくは、温度が最大の半導体素子と、全ての半導体素子平均との間の温度差であり、前記第１の半導体素子は、温度が最大の半導体素子であり、且つ、前記温度差が閾値を超えた状態の半導体素子である
    　ことを特徴とする請求項１に記載の並列駆動装置。
  3. 　前記駆動回路は、前記温度差が閾値を超えた場合には、前記第２の駆動信号を前記第１の半導体素子へ印加し、前記温度差が閾値以下に低下した場合には、前記第１の駆動信号を前記第１の半導体素子へ印加する
    　ことを特徴とする請求項２に記載の並列駆動装置。
  4. 　前記第１の半導体素子が特定されている場合、
    　前記駆動回路は、前記第１及び第２の駆動信号を前記半導体素子へ印加する際に、前記半導体素子をオン動作させるタイミングで前記第１及び第２の駆動信号の電圧レベルを、前記第１の半導体素子が特定されていないときのそれぞれの駆動信号の電圧レベルよりも高くする
    　ことを特徴とする請求項１から３の何れか１項に記載の並列駆動装置。
  5. 　前記第１の半導体素子が特定されている場合、
    　前記駆動回路は、前記第１及び第２の駆動信号を前記半導体素子へ印加する際に、前記半導体素子がターンオンした後に前記第１及び第２の駆動信号の電圧レベルを、前記第１の半導体素子が特定されていないときのそれぞれの駆動信号の電圧レベルよりも高くする
    　ことを特徴とする請求項１から３の何れか１項に記載の並列駆動装置。
  6. 　前記駆動回路は、定電圧駆動回路である
    　ことを特徴とする請求項１から５の何れか１項に記載の並列駆動装置。
  7. 　前記駆動回路は、定電流駆動回路である
    　ことを特徴とする請求項１から３の何れか１項に記載の並列駆動装置。
  8. 　請求項１から７の何れか１項に記載の並列駆動装置と、
    　前記並列駆動装置によって駆動される複数の前記半導体素子を備える電力変換回路と、
    　を備えたことを特徴とする電力変換装置。
PCT/JP2019/021404 2019-05-29 2019-05-29 並列駆動装置及び電力変換装置 WO2020240744A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/613,697 US11955959B2 (en) 2019-05-29 2019-05-29 Parallel driving device and power conversion device
PCT/JP2019/021404 WO2020240744A1 (ja) 2019-05-29 2019-05-29 並列駆動装置及び電力変換装置
DE112019007362.1T DE112019007362T5 (de) 2019-05-29 2019-05-29 Parallelansteuervorrichtung und leistungsumwandlungsvorrichtung
JP2021521663A JP7051008B2 (ja) 2019-05-29 2019-05-29 並列駆動装置及び電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/021404 WO2020240744A1 (ja) 2019-05-29 2019-05-29 並列駆動装置及び電力変換装置

Publications (1)

Publication Number Publication Date
WO2020240744A1 true WO2020240744A1 (ja) 2020-12-03

Family

ID=73552067

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/021404 WO2020240744A1 (ja) 2019-05-29 2019-05-29 並列駆動装置及び電力変換装置

Country Status (4)

Country Link
US (1) US11955959B2 (ja)
JP (1) JP7051008B2 (ja)
DE (1) DE112019007362T5 (ja)
WO (1) WO2020240744A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022209659A1 (de) 2022-09-14 2024-03-14 Volkswagen Aktiengesellschaft Verfahren und Vorrichtung zum Betreiben eines Leistungshalbleiter-Moduls und Gate-Treiberbaustein

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079654A (ja) * 1995-07-27 1998-03-24 Texas Instr Deutschland Gmbh ハイパワーｍｏｓトランジスタ
JP2009135626A (ja) * 2007-11-29 2009-06-18 Mitsubishi Electric Corp 並列駆動装置
JP2009159662A (ja) * 2007-12-25 2009-07-16 Fuji Electric Systems Co Ltd 電力用半導体素子の制御回路
JP2014086853A (ja) * 2012-10-23 2014-05-12 Toyota Motor Corp 負荷駆動回路
JP2016119815A (ja) * 2014-12-23 2016-06-30 株式会社デンソー 制御装置
JP2018050433A (ja) * 2016-09-23 2018-03-29 株式会社デンソー 半導体装置
JP2019029763A (ja) * 2017-07-27 2019-02-21 国立大学法人 大分大学 スイッチング回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016135070A (ja) * 2015-01-22 2016-07-25 株式会社デンソー 制御装置
JP6616576B2 (ja) 2015-02-12 2019-12-04 株式会社デンソー 駆動回路
JP6418113B2 (ja) 2015-09-09 2018-11-07 株式会社デンソー 駆動回路制御装置
JP6426783B2 (ja) 2017-03-14 2018-11-21 ファナック株式会社 パワー素子の異常検知機能を備えたモータ駆動装置
JP6848832B2 (ja) * 2017-11-28 2021-03-24 三菱電機株式会社 電力変換システム
GB201809915D0 (en) * 2018-06-18 2018-08-01 Rolls Royce Plc Health monitoring and failure prognosis of power electronics device
JP6664017B1 (ja) * 2019-02-01 2020-03-13 株式会社ケーヒン 温度検出装置、異常検出装置及び電力変換装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079654A (ja) * 1995-07-27 1998-03-24 Texas Instr Deutschland Gmbh ハイパワーｍｏｓトランジスタ
JP2009135626A (ja) * 2007-11-29 2009-06-18 Mitsubishi Electric Corp 並列駆動装置
JP2009159662A (ja) * 2007-12-25 2009-07-16 Fuji Electric Systems Co Ltd 電力用半導体素子の制御回路
JP2014086853A (ja) * 2012-10-23 2014-05-12 Toyota Motor Corp 負荷駆動回路
JP2016119815A (ja) * 2014-12-23 2016-06-30 株式会社デンソー 制御装置
JP2018050433A (ja) * 2016-09-23 2018-03-29 株式会社デンソー 半導体装置
JP2019029763A (ja) * 2017-07-27 2019-02-21 国立大学法人 大分大学 スイッチング回路

Also Published As

Publication number Publication date
JPWO2020240744A1 (ja) 2020-12-03
US20220231595A1 (en) 2022-07-21
JP7051008B2 (ja) 2022-04-08
US11955959B2 (en) 2024-04-09
DE112019007362T5 (de) 2022-02-10

Similar Documents

Publication Publication Date Title
US20140092653A1 (en) Electronic circuit operating based on isolated switching power source
CN101142737A (zh) 电动机控制装置的过热检测方式
US20160211767A1 (en) Inverter controller and control method of inverter device
JP6475594B2 (ja) パワー半導体素子の駆動回路、電力変換ユニットおよび電力変換装置
US8283880B2 (en) Motor drive device with function of switching to power regenerative operation mode
US20160079904A1 (en) Drive unit employing gallium nitride switches
JP6330350B2 (ja) 電源装置及び電源装置の制御方法
US11757444B2 (en) Semiconductor element drive device and power conversion apparatus
JP2016073052A (ja) スイッチング制御装置
JP2018046647A (ja) インバータ装置及びそれを備えた車両用電動圧縮機
JP6165216B2 (ja) モータ駆動装置の製造方法
JP2017158319A (ja) パワー半導体素子の制御回路、パワー半導体素子の制御方法および電力変換装置
JP6418113B2 (ja) 駆動回路制御装置
JP7051008B2 (ja) 並列駆動装置及び電力変換装置
JP6729451B2 (ja) 電力変換器制御装置
JP2014217151A (ja) 電力変換装置およびその過電流保護方法
JP2009296846A (ja) 車両用インバータ装置
JP2007104739A (ja) 電力用半導体モジュールの駆動回路
JP6136720B2 (ja) スイッチング制御装置
JP2012222949A (ja) インバータ装置
JP2017228912A (ja) 半導体装置
JP2017070179A (ja) インバータ装置の制御方法
JP2020178399A (ja) 電力変換装置
JP2008067476A (ja) 電圧駆動型電力用半導体素子のゲート駆動回路
WO2020213317A1 (ja) 電力変換装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19930899

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021521663

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 19930899

Country of ref document: EP

Kind code of ref document: A1