JP2014086853A - 負荷駆動回路 - Google Patents
負荷駆動回路 Download PDFInfo
- Publication number
- JP2014086853A JP2014086853A JP2012233785A JP2012233785A JP2014086853A JP 2014086853 A JP2014086853 A JP 2014086853A JP 2012233785 A JP2012233785 A JP 2012233785A JP 2012233785 A JP2012233785 A JP 2012233785A JP 2014086853 A JP2014086853 A JP 2014086853A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- voltage
- current
- current value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
【課題】本発明は、並列接続した複数のスイッチング素子内を流れる電流値が均一にすることが可能な負荷駆動回路を提供する。
【解決手段】
複数のトランジスタ11、12を並列に接続している負荷駆動回路10であって、複数のトランジスタ11、12のそれぞれの温度を検出する温度検出部50と、温度検出部50により検出された複数のトランジスタ11、12のそれぞれの温度が均等化されるように、入力電圧を制御する電圧制御手段30と、を備える。このように構成すると、温度検出部50によりトランジスタ11、12の温度がそれぞれ検出され、電圧制御手段30によりトランジスタ11、12内を流れる電流値が均等化されるように入力電圧が制御される。このため、負荷駆動回路10は、トランジスタ11、12内を流れる電流値の差を小さくし、トランジスタ11、12の発熱の差を抑制することが可能となる。
【選択図】図1
【解決手段】
複数のトランジスタ11、12を並列に接続している負荷駆動回路10であって、複数のトランジスタ11、12のそれぞれの温度を検出する温度検出部50と、温度検出部50により検出された複数のトランジスタ11、12のそれぞれの温度が均等化されるように、入力電圧を制御する電圧制御手段30と、を備える。このように構成すると、温度検出部50によりトランジスタ11、12の温度がそれぞれ検出され、電圧制御手段30によりトランジスタ11、12内を流れる電流値が均等化されるように入力電圧が制御される。このため、負荷駆動回路10は、トランジスタ11、12内を流れる電流値の差を小さくし、トランジスタ11、12の発熱の差を抑制することが可能となる。
【選択図】図1
Description
本発明は、負荷駆動回路のスイッチング素子の電圧制御に関するものである。
従来、大電力の負荷を駆動する場合において、大電流をスイッチングするときは、複数のスイッチング素子を並列接続して駆動している(例えば、特許文献1)。
しかしながら、上記の特許文献1に記載された回路において、スイッチング素子に流れる電流は、基板における配線の長さの差や、モジュールにおけるバスバーの長さの差や、素子特性のばらつきなどにより、均一にならない恐れがある。このため、並列接続されたスイッチング素子の発熱に差が生じる可能性があり、温度の高いスイッチング素子の側の寿命が短くなる恐れがある。また、素子温度が不均一になることを考慮し、寿命信頼性を担保するための設計をする必要がある。
そこで、本発明は、並列接続した複数のスイッチング素子内に流れる電流値を均一にすることが可能な負荷駆動回路を提供することを目的とする。
すなわち、本発明に係る負荷駆動回路は、複数のパワー素子を並列に接続している負荷駆動回路であって、複数のパワー素子のそれぞれの温度を検出する温度検出部と、温度検出部により検出された複数のパワー素子のそれぞれの温度が均等化されるように、入力電圧を制御する電圧制御手段と、を備えて構成される。
本発明の負荷駆動回路によれば、温度検出部により、並列に接続されている複数のパワー素子のそれぞれの温度が検出される。パワー素子の温度とパワー素子内を流れる電流値とには相関関係があるため、電圧制御手段は、検出された複数のパワー素子のそれぞれの温度が均等化されるように入力電圧を制御し、複数のパワー素子内を流れる電流値を均等化する。このため、検出された温度が高いパワー素子内を流れる電流値は、検出された温度が低いパワー素子内を流れる電流値に近くなる。よって、負荷駆動回路は、並列接続されているパワー素子内を流れる電流値の差を小さくすることにより、並列接続されているパワー素子の発熱の差を抑制することができる。
また、本発明に係る負荷駆動回路は、複数のパワー素子を並列に接続している負荷駆動回路であって、複数のパワー素子のそれぞれの電流値を検出する電流値検出部と、電流値検出部により検出された複数のパワー素子のそれぞれの電流値が均等化されるように、入力電圧を制御する電圧制御手段と、を備えて構成される。
また、本発明の負荷駆動回路によれば、電流値検出部により、並列に接続されている複数のパワー素子のそれぞれの電流値が検出される。電圧制御手段は、検出された複数のパワー素子のそれぞれの電流値が均等化されるように入力電圧を制御し、複数のパワー素子内を流れる電流値を均等化する。このため、検出された電流値が高いパワー素子内を流れる電流値は、検出された電流値が低いパワー素子内を流れる電流値に近くなる。よって、負荷駆動回路は、並列接続されているパワー素子内を流れる電流値の差を小さくすることにより、並列接続されているパワー素子の発熱の差を抑制することができる。
本発明の負荷駆動回路によれば、並列接続した複数のスイッチング素子内を流れる電流値が均一にすることが可能な負荷駆動回路を提供することが可能となる。
以下、図面を参照して、本発明に係る負荷駆動回路の実施の形態を説明する。なお、各図において同一又は相当する要素については同一の符号を付し、重複する説明を省略する。
(第1実施形態)
第1実施形態に係る負荷駆動回路は、負荷を駆動する負荷駆動回路に好適に採用されるものである。
第1実施形態に係る負荷駆動回路は、負荷を駆動する負荷駆動回路に好適に採用されるものである。
図1を参照して、第1実施形態に係る負荷駆動回路について説明する。図1は第1実施形態に係る負荷駆動回路10の基本回路図である。
負荷駆動回路10は、主に、トランジスタ(パワー素子)11、12、ダイオード51、52、電圧制御手段30、温度検出部50から構成される。
図1に示すように、負荷駆動回路10は、並列に接続されたトランジスタ11、12を備えている。トランジスタ11、12のゲート電極は電圧制御手段30に接続される。ダイオード51、52は、トランジスタ11、12の近傍に配置され、温度検出部50に接続される。温度検出部50は電圧制御手段30と接続している。
トランジスタ11、12は、負荷Lへ流れる電流をスイッチングするスイッチング素子であり、絶縁ゲートバイポーラトランジスタ(IGBT)である。トランジスタ11、12は負荷Lの下流側に並列に接続される。なお、トランジスタ11、12はMOSFETであってもよい。また、負荷駆動回路10を構成するトランジスタの個数は、トランジスタが並列に接続されていれば、個数は適宜決めてよい。
ダイオード51、52は、トランジスタ11、12それぞれの温度を測定する温度センスダイオードである。図1に示すように、例えば、トランジスタ11の周辺の温度がダイオード51に検出されるようにダイオード51を配置し、トランジスタ12の周辺の温度がダイオード52に検出されるようにダイオード52を配置する。ダイオード51、52は、温度検出部50に接続される。また、負荷駆動回路10を構成するダイオードの個数は、トランジスタの温度が独立に検出できればよく、個数は適宜決めてよい。
このように構成すると、トランジスタ11の動作時の温度は、温度検出部50に接続されたダイオード51によって検出され、トランジスタ12の動作時の温度は、ダイオード52によって検出される。このため、並列に接続されている複数のトランジスタ(パワー素子)のそれぞれの温度は、温度検出部50によって検出される。一般に、パワー素子の温度とパワー素子内を流れる電流値とには相関関係がある。このため、電圧制御手段30は、温度検出部50によって検出されたトランジスタ11、12の温度に基づき、トランジスタ11、12のゲート電圧を後述する方法により制御する。よって、トランジスタ11、12のそれぞれの温度は均等化される。
ここで、トランジスタ11、12及び電圧制御手段30が行うトランジスタ11、12の制御方法について説明する。
まず、図2及び図3を用いて、トランジスタ11、12の電圧電流特性について説明する。
図2はトランジスタ11、12(IGBT)のコレクタ−エミッタ間の電圧値(Vce)(横軸)とコレクタ電流の値(Ic)(縦軸)の特性を示している。C10aはゲート電圧が5Vの時のIcをあらわしている。そして、C10bはゲート電圧が10Vの時のIcを、C10cはゲート電圧が15Vの時のIcをそれぞれあらわしている。一般にIGBTは、Vceが接合電位(図2のVce0)以上になるとIcが流れ始める。また、IGBTは、C10aからC10cに示すように、ゲート電圧の値(Vge)が大きくなるにつれ、Vceに応じたIcが流れる。
図3は、図1に示すトランジスタのVce―Ic特性をあらわす図である。図3のC11は、トランジスタ11のVce−Ic特性を表している。また、C12は、トランジスタ12のVce−Ic特性を表している。C11及びC12は、ゲート電圧が15Vの時のVce−Ic特性である。
このVce−Ic特性からトランジスタ11に所定の電圧を印加したときの電流の値を知ることができる。即ち、例えば、トランジスタ11のコレクタ−エミッタ間に電位VCE(図4中、V11参照)を印加した場合、トランジスタ11には電流値ICQ1が流れる(V11とC11の交点M11)。また、トランジスタ12のコレクタ−エミッタ間に電位VCEを印加した場合、トランジスタ12には電流値ICQ2が流れる(V11とC12の交点M12)。
次に、図4を用いてトランジスタ11、12内に流れる電流が均等化される方法について説明する。
図4は、第1実施形態に係る負荷駆動回路10内に流れる電流が均等化される方法をあらわす概要図である。図4のC11は、トランジスタ11のVce−Ic特性を表し、C12は、トランジスタ12のVce−Ic特性を表している。C11及びC12は、ゲート電圧が15Vの時のVce−Ic特性である。
図4では、トランジスタ11に流れる電流値ICQ1が、トランジスタ12に流れる電流値ICQ2より大きい場合を表している。このとき、電圧制御手段30は、トランジスタ11のゲート電圧VGEQ1を下げる制御を行う。このためトランジスタ11のVce−Ic特性C11は変化し、C13となる(図4の白枠矢印参照)。また、トランジスタ11のゲート電圧VGEQ1を下げることにより、トランジスタ11、12のコレクタ−エミッタ間に印加される電位Vceは変化する(図4のVCEからV´CE参照)。よって、トランジスタ11、12に流れる電流値は変化する。即ち、コレクタ−エミッタ間に印加される電位Vceが変化に伴い、トランジスタ11に流れる電流値ICQ1はI´CQ1へ変化し、トランジスタ12に流れる電流値ICQ2はI´CQ2へ変化する。電流値ICQ1と電流値ICQ2との差(VCE上の黒色点間)は、電流値I´CQ1と電流値I´CQ2との差(V´CE上の黒枠丸点間)より、大きい。
このように、トランジスタ11又はトランジスタ12において、検出された温度の高い方のトランジスタのゲート電圧を下げることにより、トランジスタに流れる電流を制御し、トランジスタ11、12内に流れる電流値を均等化する。このため、検出された温度が高いトランジスタ内に流れる電流値は、検出された温度が低いトランジスタ内を流れる電流値に近くなる。
さらに、図5及び図6を用いて、電圧制御手段30が行うトランジスタ11、12のゲート電圧の制御方法について説明する。
図5は第1実施形態に係る負荷駆動回路10の第1適用例をあらわす概要図である。図5に示すように、温度検出部50は、温度比較手段55を備えており、温度比較手段55は、電圧制御手段30に接続される。また、電圧制御手段30は、第1ゲート駆動回路31、第2ゲート駆動回路32、第1駆動電圧調整回路33、第2駆動電圧調整回路34を備えており、第1ゲート駆動回路31はトランジスタ11のゲート電極と接続され、第2ゲート駆動回路32は、トランジスタ12のゲート電極と接続される。また、第1駆動電圧調整回路33は第1ゲート駆動回路31と接続され、第2駆動電圧調整回路34は第2ゲート駆動回路32と接続される。また、第1ゲート駆動回路31及び第2ゲート駆動回路32には駆動信号VGが入力される。
上記構成を有する本実施形態における第1適用例の回路100は、以下のように動作する。図6を参照して、制御動作について説明する。図6は、第1実施形態に係る負荷駆動回路の電圧制御時のタイミングチャートである。図6の(VG)から(VFDQ2)は、(VG)がトランジスタ11、12のゲート電圧を制御する駆動信号の変化であり、(VGQ1)がトランジスタ11のゲート電圧の時間変化であり、(VGQ2)がトランジスタ12のゲート電圧の時間変化であり、(VFDQ1)がダイオード51の検出する電圧の時間変化であり、(VFDQ2)がダイオード52の検出する電圧の時間変化、をそれぞれ表している。VFDQ1及びVFDQ2は、トランジスタ11及びトランジスタ12がON状態の時に、トランジスタ11及びトランジスタ12の電圧を検出する。あるいは、VFDQ1及びVFDQ2は、トランジスタ11及びトランジスタ12の電圧の値を常時モニタしていても構わない。
通常動作時は、図6に示すように、第1ゲート駆動回路31及び第2ゲート駆動回路32に駆動信号VGが入力され、トランジスタ11及びトランジスタ12のゲート電圧がON電圧となる((1)a及び(1)b参照)。このため、トランジスタ11のコレクタ−エミッタ間には電流値ICQ1の電流が流れ、トランジスタ12のコレクタ−エミッタ間には電流値ICQ2の電流が流れる。
ダイオード51は、トランジスタ11の周辺に配置されているため、トランジスタ11に電流値ICQ1の電流が生じると、ダイオード51の電位は上昇する((2)a参照)。また、ダイオード52は、トランジスタ12の周辺に配置されているため、トランジスタ12に電流値ICQ2の電流が生じると、ダイオード52の電位は上昇する((2)b参照)。
この時、温度比較手段55は、ダイオード51、52、及び温度検出部50により検出したトランジスタ11、12の温度を比較する。
図6のVFDQ1はトランジスタ11の温度と相関しており、VFDQ2はトランジスタ12の温度と相関している。このため、VFDQ1の方がVFDQ2より大きい場合、トランジスタ11の温度がトランジスタ12の温度より高いことを表す。
VFDQ1の方がVFDQ2より大きい場合、電圧制御手段30は、トランジスタ11のゲート電圧を下げる制御を行う((3)参照)。トランジスタ11のゲート電圧が下がると、VFDQ1とVFDQ2の値が変化する((4)a及び(4)b参照)。
そして、電圧制御手段30がトランジスタ11のゲート電圧を制御した後、再度、温度比較手段55はVFDQ1及びVFDQ2を比較する。VFDQ1の方がVFDQ2より大きい場合は、(2)にて行った制御と同様に、電圧制御手段30は、トランジスタ11のゲート電圧を下げる制御を再び行う((5)参照)。このため、VFDQ1とVFDQ2の値が変化する((6)a及び(6)b参照)。
さらに、電圧制御手段30がトランジスタ11のゲート電圧を制御した後、再度、温度比較手段55はVFDQ1及びVFDQ2を比較する。VFDQ1とVFDQ2とが略等しい場合、電圧制御手段30によるトランジスタのゲート電圧の制御は行わない。
また、VFDQ1とVFDQ2とを比較したとき、どちらか一方の値が高い場合は、VFDQ1とVFDQ2との値が略等しくなるまで、電圧制御手段30により、高い値を示すトランジスタのゲート電圧を下げる制御を行う。
上述したように電圧制御手段30はトランジスタ11、12のゲート電圧を制御することにより、トランジスタ11、12内を流れる電流値を均等化する。よって、負荷駆動回路10は、並列接続されているトランジスタ11、12内を流れる電流値の差を小さくすることにより、並列接続されているトランジスタ11、12の発熱の差を抑制することができる。
ここで、図7、8を参照して、本実施形態に係る負荷駆動回路10の他の変形例について説明する。
図7の(a)は、本実施形態に係る負荷駆動回路10の第2適用例をあらわす回路110である。図7の(b)は、本実施形態に係る負荷駆動回路10をあらわすブロック図112である。図7の(b)のCはコレクタ側の電極を、Eはエミッタ側の電極を、Gはゲート側の電極をそれぞれ表している。第2適用例は、負荷駆動回路10を用いた、昇圧DC/DCコンバータを構成する回路である。なお図7の(a)に示す回路110の一部は、図7の(b)に示すブロック図で代替した。
図7に示すように、本実施形態に係る負荷駆動回路10は、昇圧DC/DCコンバータの一部として構成してもよい。このように構成した場合であっても、電圧制御手段30は、検出された複数のトランジスタのそれぞれの温度が均等化されるように入力電圧を制御し、複数のトランジスタ内を流れる電流値を均等化することができる。このため、検出された温度が高いトランジスタ素子内を流れる電流値は、検出された温度が低いトランジスタを流れる電流値に近くなる。よって、負荷駆動回路は、並列接続されているトランジスタを流れる電流値の差を小さくすることにより、並列接続されているトランジスタの発熱の差を抑制することができる。
図8の(a)は、本実施形態に係る負荷駆動回路10の第3適用例の回路120である。第3適用例は、負荷駆動回路10を用いた、インバータ回路を構成する回路である。回路120の一部には、図7の(b)に示すブロック図で代替した。
図8に示すように、本実施形態に係る負荷駆動回路10は、インバータ回路の一部として構成してもよい。このように構成した場合であっても、電圧制御手段30は、検出された複数のトランジスタのそれぞれの温度が均等化されるように入力電圧を制御し、複数のトランジスタ内を流れる電流値を均等化することができる。このため、検出された温度が高いトランジスタ素子内を流れる電流値は、検出された温度が低いトランジスタを流れる電流値に近くなる。よって、負荷駆動回路は、並列接続されているトランジスタを流れる電流値の差を小さくすることにより、並列接続されているトランジスタの発熱の差を抑制することができる。
(第2実施形態)
第2実施形態に係る負荷駆動回路20は、第1実施形態に係る負荷駆動回路10とほぼ同様に構成され、パワー素子内を流れる電流を検出する電流値検出部を備える点が相違する。以下では、説明理解の容易性を考慮して、第1実施形態に係る負荷駆動回路と重複する説明は省略し、相違点を中心に説明する。
第2実施形態に係る負荷駆動回路20は、第1実施形態に係る負荷駆動回路10とほぼ同様に構成され、パワー素子内を流れる電流を検出する電流値検出部を備える点が相違する。以下では、説明理解の容易性を考慮して、第1実施形態に係る負荷駆動回路と重複する説明は省略し、相違点を中心に説明する。
図9を参照して、第2実施形態に係る負荷駆動回路について説明する。図9は第2実施形態に係る負荷駆動回路20の基本回路図である。
負荷駆動回路20は、主に、トランジスタ(パワー素子)21、22、センスエミッタ71、72、電圧制御手段30、電流値検出部70から構成される。
図9に示すように、負荷駆動回路20は、並列に接続されているトランジスタ21、22を備えている。トランジスタ21、22のゲート電極は電圧制御手段30に接続される。センスエミッタ71、72は、トランジスタ11、12のエミッタ側に接続され、電流値検出部70に接続される。電流値検出部70は電圧制御手段30と接続している。
トランジスタ21、22は、負荷Lへ流れる電流をスイッチングするスイッチング素子であり、電流検出のセンス用エミッタを備える絶縁ゲートバイポーラトランジスタ(IGBT)であってもよい。トランジスタ21、22は負荷Lの下流側に並列に接続される。なお、トランジスタ21、22はMOSFETであっても、センスFETであってもよい。また、負荷駆動回路20を構成するトランジスタの個数は、トランジスタが並列に接続されていれば、個数は適宜決めてよい。
センスエミッタ71、72は、トランジスタ21、22それぞれの電流を検出する電流センスエミッタである。図9に示すように、例えば、トランジスタ21のエミッタ側にセンスエミッタ71が接続され、トランジスタ22のエミッタ側にセンスエミッタ72が接続される。センスエミッタ71、72は、電流値検出部70に接続される。また、負荷駆動回路20を構成するセンスエミッタの個数は、トランジスタの温度が独立に検出できればよく、個数は適宜決めてよい。
このように構成すると、トランジスタ21の動作時の電流値は、電流値検出部70に接続されたセンスエミッタ71によって検出され、トランジスタ22の動作時の電流値は、センスエミッタ72によって検出される。このため、並列に接続されている複数のトランジスタ(パワー素子)のそれぞれの電流は、電流値検出部70によって検出される。電圧制御手段30は、後述する制御方法により、トランジスタ21、22のそれぞれの電流値が均等化されるようにゲート電圧を制御する。このため、トランジスタ21、22内を流れる電流値を均等化する。
ここで、トランジスタ21、22及び電圧制御手段30が行うトランジスタ21、22の制御方法について説明する。
まず、図10及び図11を用いて、トランジスタ21、22の電圧電流特性について説明する。
図10はトランジスタ21、22(IGBT)のコレクタ−エミッタ間電圧の値(Vce)(横軸)とコレクタ電流の値(Ic)(縦軸)の特性を示している。C20aはゲート電圧が5Vの時のIceをあらわしている。そして、C20bはゲート電圧が10Vの時のIceを、C20cはゲート電圧が15Vの時のIceをあらわしている。C20aからC20cに示すように、IGBTは、Vceが接合電位(図10のVce0)以上になるとIcが流れ始める。また、ゲート電圧の値(Vge)が大きくなるにつれ、Vceに応じたIcが流れる。
図11は、図9に示すトランジスタのVce―Ic特性を示す図である。図11のC21は、トランジスタ21のVce−Ic特性を表している。また、C22は、トランジスタ21のVce−Ic特性を表している。C21及びC22は、ゲート電圧が15Vの時のVce−Ic特性である。
このVce−Ic特性からトランジスタ21に所定の電圧を印加したときの電流の値を知る。即ち、例えば、トランジスタ21のコレクタ−エミッタ間に電位VCE(図11中V21参照)を印加した場合、トランジスタ21には電流値ICQ1が流れる(V21とC21との交点M21参照)。また、同様の理由からとトランジスタ22のコレクタ−エミッタ間に電位VCEを印加した場合、トランジスタ22には電流値ICQ2が流れる(V21とC22との交点M22参照)。
次に、図12を用いてトランジスタ11、12内に流れる電流を均等化する方法について説明する。
図12は、第2実施形態に係る負荷駆動回路の電流の均等化をあらわす概要図である。図12のC21は、トランジスタ21のVce−Ic特性を表し、C22は、トランジスタ22のVce−Ic特性を表している。C21及びC22は、ゲート電圧が15Vの時のVce−Ic特性である。
図12では、トランジスタ21に流れる電流値ICQ1が、トランジスタ22に流れる電流値ICQ2より大きい場合を表している。このとき、電圧制御手段30は、トランジスタ21のゲート電圧VGEQ1を下げる制御を行う。このためトランジスタ21のVce−Ic特性C21は変化し、C23となる(図12の白枠矢印参照)。また、トランジスタ21のゲート電圧VGEQ1を下げることにより、トランジスタ21、22のコレクタ−エミッタ間に印加される電位Vceが変化する(図12のVCEからV´CE参照)。よって、トランジスタ21、22に流れる電流値は変化する。即ち、コレクタ−エミッタ間に印加される電位Vceが変化に伴い、トランジスタ21に流れる電流値ICQ1はI´CQ1へ変化し、トランジスタ22に流れる電流値ICQ2はI´CQ2へ変化する。電流値ICQ1と電流値ICQ2との差(VCE上の黒色点間)は、電流値I´CQ1と電流値I´CQ2との差(V´CE上の黒枠丸点間)より、小さい。
このように、トランジスタ21又はトランジスタ22において、検出された電流値の高い方のトランジスタのゲート電圧を下げることにより、トランジスタに流れる電流を制御し、トランジスタ21、22内に流れる電流値を均等化する。このため、トランジスタ内に流れる電流値が高いトランジスタと、低いトランジスタとは、検出された電流値が低いトランジスタ内を流れる電流値に近くなる。
さらに、図13及び図14を用いて、電圧制御手段30が行うトランジスタ21、22のゲート電圧の制御方法について説明する。
図13は第2実施形態に係る負荷駆動回路20の第2適用例をあらわす概要図である。図13に示すように、電流値検出部70は、電流値比較手段75を備えており、電流値比較手段75は、電圧制御手段30に接続される。また、電圧制御手段30は、第1ゲート駆動回路31、第2ゲート駆動回路32、第1駆動電圧調整回路33、第2駆動電圧調整回路34を備えており、第1ゲート駆動回路31はトランジスタ21のゲート電極と接続され、第2ゲート駆動回路32は、トランジスタ22のゲート電極と接続される。また、第1駆動電圧調整回路33は第1ゲート駆動回路31と接続され、第2駆動電圧調整回路34は第2ゲート駆動回路32と接続される。また、第1ゲート駆動回路31及び第2ゲート駆動回路32には駆動信号VGが入力される。
上記構成を有する本実施形態における第1適用例の回路200は、以下のように動作する。図14を参照して、制御動作について説明する。図14は、第1実施形態に係る負荷駆動回路の電圧制御時のタイミングチャートである。図14の(VG)から(VSEQ2)は、(VG)がトランジスタ21、22のゲート電圧を制御する駆動信号の変化であり、(VGQ1)がトランジスタ21のゲート電圧の時間変化であり、(VGQ2)がトランジスタ22のゲート電圧の時間変化であり、(VSEQ1)がセンスエミッタ71の検出する電圧の時間変化であり、(VSEQ2)がセンスエミッタ72の検出する電圧の時間変化、をそれぞれ表している。
通常動作時は、図14に示すように、第1ゲート駆動回路31及び第2ゲート駆動回路32に駆動信号VGが入力され、トランジスタ11及びトランジスタ12のゲート電圧がON電圧となる((1)a及び(1)b参照)。このため、トランジスタ21のコレクタ−エミッタ間には電流値ICQ1の電流が流れ、トランジスタ22のコレクタ−エミッタ間には電流値ICQ2の電流が流れる。
センスエミッタ71は、トランジスタ21のエミッタ側に接続されているため、トランジスタ21に電流値ICQ1の電流が生じると、センスエミッタ71の電位は上昇する((2)a参照)。また、センスエミッタ72は、トランジスタ22のエミッタ側に接続されているため、トランジスタ22に電流値ICQ2の電流が生じると、センスエミッタ72の電位は上昇する((2)b参照)。
この時、電流値比較手段75は、センスエミッタ71、72、及び電流値検出部70により検出したトランジスタ21、22の電流値を比較する。
図14のトランジスタ21の温度はVSEQ1と相関しており、トランジスタ22の温度はVSEQ2と相関している。このため、VSEQ1の方がVSEQ2より大きい場合、トランジスタ21の電流値がトランジスタ22の電流値より高いことを表す。
VSEQ1の方がVSEQ2より大きい場合、電圧制御手段30は、トランジスタ21のゲート電圧を下げる制御を行う((3)参照)。トランジスタ21のゲート電圧が下がると、VSEQ1とVSEQ2の値が変化する((4)a及び(4)b参照)。
そして、電圧制御手段30がトランジスタ11のゲート電圧を制御した後、再度、電流値比較手段75はVSEQ1及びVSEQ2を比較する。VSEQ1の方がVSEQ2より大きい場合は、(2)にて行った制御と同様に、電圧制御手段30は、トランジスタ21のゲート電圧を下げる制御を再び行う((5)参照)。このため、VSEQ1とVSEQ2の値が変化する((6)a及び(6)b参照)。
さらに、電圧制御手段30がトランジスタ21のゲート電圧を制御した後、再度、電流値比較手段75はVSEQ1及びVSEQ2を比較する。VSEQ1とVSEQ2とが略等しい場合、電圧制御手段30によるトランジスタのゲート電圧の制御は行わない。
また、VSEQ1とVSEQ2とを比較したとき、どちらか一方の値が高い場合は、VSEQ1とVSEQ2との値が略等しくなるまで、電圧制御手段30により、高い値を示すトランジスタのゲート電圧を下げる制御を行う。
上述したように電圧制御手段30はトランジスタ21、22のゲート電圧を制御することにより、トランジスタ21、22内を流れる電流値を均等化する。よって、負荷駆動回路20は、並列接続されているトランジスタ21、22内を流れる電流値の差を小さくすることにより、並列接続されているトランジスタ21、22の発熱の差を抑制することができる。
ここで、図15、16を参照して、本実施形態に係る負荷駆動回路20の他の変形例について説明する。
図14の(a)は、本実施形態に係る負荷駆動回路20の第2適用例をあらわす回路210である。図15の(b)は、本実施形態に係る負荷駆動回路20をあらわすブロック図212である。図15の(b)のCはコレクタ側の電極を、Eはエミッタ側の電極を、Gはゲート側の電極をそれぞれ表している。第2適用例は、負荷駆動回路20を用いた、昇圧DC/DCコンバータを構成する回路である。なお図15の(a)に示す回路210の一部は、図15の(b)に示すブロック図で代替した。
図15に示すように、本実施形態に係る負荷駆動回路20は、昇圧DC/DCコンバータの一部として構成してもよい。このように構成した場合であっても、電圧制御手段30は、検出された複数のトランジスタのそれぞれの温度が均等化されるように入力電圧を制御し、複数のトランジスタ内を流れる電流値を均等化することができる。このため、検出された温度が高いトランジスタ素子内を流れる電流値は、検出された温度が低いトランジスタを流れる電流値に近くなる。よって、負荷駆動回路は、並列接続されているトランジスタを流れる電流値の差を小さくすることにより、並列接続されているトランジスタの発熱の差を抑制することができる。
図16の(a)は、本実施形態に係る負荷駆動回路20の第3適用例の回路220である。第3適用例は、負荷駆動回路20を用いた、インバータ回路を構成する回路である。なお回路220の一部は、図7の(b)に示すブロック図で代替した。
図8に示すように、本実施形態に係る負荷駆動回路20は、インバータ回路の一部として構成してもよい。このように構成した場合であっても、電圧制御手段30は、検出された複数のトランジスタのそれぞれの温度が均等化されるように入力電圧を制御し、複数のトランジスタ内を流れる電流値を均等化することができる。このため、検出された温度が高いトランジスタ素子内を流れる電流値は、検出された温度が低いトランジスタを流れる電流値に近くなる。よって、負荷駆動回路は、並列接続されているトランジスタを流れる電流値の差を小さくすることにより、並列接続されているトランジスタの発熱の差を抑制することができる。
上述した実施形態は、本発明に係る負荷駆動回路の一例を示すものであり、実施形態に係る負荷駆動回路に限られるものではなく、変形し、又は他のものに提供したものであってもよい。
11、12、21、22…トランジスタ、30…電圧制御手段、31…第1ゲート駆動回路、32…第2ゲート駆動回路、33…第1駆動電圧調整回路、34…第2駆動電圧調整回路、50…温度検出部、51、52…ダイオード、55…温度比較手段、70…電流値検出部、71、72…センスエミッタ、75…電流値比較手段、10、20…負荷駆動回路。
Claims (2)
- 複数のパワー素子を並列に接続している負荷駆動回路であって、
前記複数のパワー素子のそれぞれの温度を検出する温度検出部と、
前記温度検出部により検出された前記複数のパワー素子のそれぞれの温度が均等化されるように、入力電圧を制御する電圧制御手段と、
を備える負荷駆動回路。 - 複数のパワー素子を並列に接続している負荷駆動回路であって、
前記複数のパワー素子のそれぞれの電流値を検出する電流値検出部と、
前記電流値検出部により検出された前記複数のパワー素子のそれぞれの電流値が均等化されるように、入力電圧を制御する電圧制御手段と、
を備える負荷駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012233785A JP2014086853A (ja) | 2012-10-23 | 2012-10-23 | 負荷駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012233785A JP2014086853A (ja) | 2012-10-23 | 2012-10-23 | 負荷駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014086853A true JP2014086853A (ja) | 2014-05-12 |
Family
ID=50789549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012233785A Pending JP2014086853A (ja) | 2012-10-23 | 2012-10-23 | 負荷駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014086853A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016197628A (ja) * | 2015-04-02 | 2016-11-24 | 日本電気株式会社 | 電子装置および発熱デバイス負荷制御方法 |
WO2020240744A1 (ja) * | 2019-05-29 | 2020-12-03 | 三菱電機株式会社 | 並列駆動装置及び電力変換装置 |
WO2022044298A1 (ja) * | 2020-08-28 | 2022-03-03 | 日産自動車株式会社 | スイッチング素子駆動方法、及びスイッチング素子駆動装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58127421A (ja) * | 1982-01-25 | 1983-07-29 | Tsuneo Ikegami | 増幅素子並列運転回路 |
JPH09289442A (ja) * | 1996-02-20 | 1997-11-04 | Fuji Electric Co Ltd | 並列接続・可制御半導体素子の電流バランス回路 |
JPH10323016A (ja) * | 1997-05-14 | 1998-12-04 | Fuji Electric Co Ltd | 電力変換装置のデバイス定常電流バランス制御回路 |
JP2003152513A (ja) * | 2001-11-08 | 2003-05-23 | Nf Corp | 半導体素子の温度バランス回路 |
JP2004229382A (ja) * | 2003-01-21 | 2004-08-12 | Toshiba Corp | ゲート駆動回路、および電力変換装置 |
-
2012
- 2012-10-23 JP JP2012233785A patent/JP2014086853A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58127421A (ja) * | 1982-01-25 | 1983-07-29 | Tsuneo Ikegami | 増幅素子並列運転回路 |
JPH09289442A (ja) * | 1996-02-20 | 1997-11-04 | Fuji Electric Co Ltd | 並列接続・可制御半導体素子の電流バランス回路 |
JPH10323016A (ja) * | 1997-05-14 | 1998-12-04 | Fuji Electric Co Ltd | 電力変換装置のデバイス定常電流バランス制御回路 |
JP2003152513A (ja) * | 2001-11-08 | 2003-05-23 | Nf Corp | 半導体素子の温度バランス回路 |
JP2004229382A (ja) * | 2003-01-21 | 2004-08-12 | Toshiba Corp | ゲート駆動回路、および電力変換装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016197628A (ja) * | 2015-04-02 | 2016-11-24 | 日本電気株式会社 | 電子装置および発熱デバイス負荷制御方法 |
WO2020240744A1 (ja) * | 2019-05-29 | 2020-12-03 | 三菱電機株式会社 | 並列駆動装置及び電力変換装置 |
JPWO2020240744A1 (ja) * | 2019-05-29 | 2020-12-03 | ||
JP7051008B2 (ja) | 2019-05-29 | 2022-04-08 | 三菱電機株式会社 | 並列駆動装置及び電力変換装置 |
US11955959B2 (en) | 2019-05-29 | 2024-04-09 | Mitsubishi Electric Corporation | Parallel driving device and power conversion device |
WO2022044298A1 (ja) * | 2020-08-28 | 2022-03-03 | 日産自動車株式会社 | スイッチング素子駆動方法、及びスイッチング素子駆動装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10038380B2 (en) | Apparatus for controlling insulating gate-type semiconductor element, and power conversion apparatus using apparatus for controlling insulating gate-type semiconductor element | |
JP5012737B2 (ja) | 半導体装置 | |
JP5518181B2 (ja) | 電力変換装置およびサージ電圧抑制方法 | |
JP5645782B2 (ja) | パワーモジュール | |
JP2004229382A (ja) | ゲート駆動回路、および電力変換装置 | |
JP5392287B2 (ja) | 負荷駆動装置 | |
JP5541219B2 (ja) | 半導体スイッチング素子駆動装置 | |
JP5974548B2 (ja) | 半導体装置 | |
WO2018096890A1 (ja) | ゲート駆動装置 | |
JP2016225696A (ja) | 駆動装置 | |
JP4786305B2 (ja) | インバータ | |
JP2016149715A (ja) | 駆動装置 | |
JP2014086853A (ja) | 負荷駆動回路 | |
JP2009194514A (ja) | パワー半導体のゲート駆動回路 | |
JP2017093202A (ja) | 多相コンバータ | |
JP2013187940A (ja) | 電力変換装置 | |
JP2016127686A (ja) | スイッチング装置 | |
JP2003009508A (ja) | 電力用半導体装置 | |
JP2008029060A (ja) | 半導体装置 | |
US10256330B2 (en) | Switching circuit | |
JP2019088104A (ja) | パワー半導体素子の駆動装置 | |
JP2019030081A (ja) | 電力変換装置および故障診断方法 | |
JP2009278766A (ja) | 昇圧コンバータ制御装置、モータ制御装置、電気自動車 | |
JP6638628B2 (ja) | ゲート駆動装置 | |
JP2015173539A (ja) | 制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150630 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151104 |