JP2014086853A - 負荷駆動回路 - Google Patents

Abstract

【課題】本発明は、並列接続した複数のスイッチング素子内を流れる電流値が均一にすることが可能な負荷駆動回路を提供する。
【解決手段】
複数のトランジスタ１１、１２を並列に接続している負荷駆動回路１０であって、複数のトランジスタ１１、１２のそれぞれの温度を検出する温度検出部５０と、温度検出部５０により検出された複数のトランジスタ１１、１２のそれぞれの温度が均等化されるように、入力電圧を制御する電圧制御手段３０と、を備える。このように構成すると、温度検出部５０によりトランジスタ１１、１２の温度がそれぞれ検出され、電圧制御手段３０によりトランジスタ１１、１２内を流れる電流値が均等化されるように入力電圧が制御される。このため、負荷駆動回路１０は、トランジスタ１１、１２内を流れる電流値の差を小さくし、トランジスタ１１、１２の発熱の差を抑制することが可能となる。
【選択図】図１

Description

本発明は、負荷駆動回路のスイッチング素子の電圧制御に関するものである。

従来、大電力の負荷を駆動する場合において、大電流をスイッチングするときは、複数のスイッチング素子を並列接続して駆動している（例えば、特許文献１）。

特開２００２−２２２９２０号公報

しかしながら、上記の特許文献１に記載された回路において、スイッチング素子に流れる電流は、基板における配線の長さの差や、モジュールにおけるバスバーの長さの差や、素子特性のばらつきなどにより、均一にならない恐れがある。このため、並列接続されたスイッチング素子の発熱に差が生じる可能性があり、温度の高いスイッチング素子の側の寿命が短くなる恐れがある。また、素子温度が不均一になることを考慮し、寿命信頼性を担保するための設計をする必要がある。

そこで、本発明は、並列接続した複数のスイッチング素子内に流れる電流値を均一にすることが可能な負荷駆動回路を提供することを目的とする。

すなわち、本発明に係る負荷駆動回路は、複数のパワー素子を並列に接続している負荷駆動回路であって、複数のパワー素子のそれぞれの温度を検出する温度検出部と、温度検出部により検出された複数のパワー素子のそれぞれの温度が均等化されるように、入力電圧を制御する電圧制御手段と、を備えて構成される。

本発明の負荷駆動回路によれば、温度検出部により、並列に接続されている複数のパワー素子のそれぞれの温度が検出される。パワー素子の温度とパワー素子内を流れる電流値とには相関関係があるため、電圧制御手段は、検出された複数のパワー素子のそれぞれの温度が均等化されるように入力電圧を制御し、複数のパワー素子内を流れる電流値を均等化する。このため、検出された温度が高いパワー素子内を流れる電流値は、検出された温度が低いパワー素子内を流れる電流値に近くなる。よって、負荷駆動回路は、並列接続されているパワー素子内を流れる電流値の差を小さくすることにより、並列接続されているパワー素子の発熱の差を抑制することができる。

また、本発明に係る負荷駆動回路は、複数のパワー素子を並列に接続している負荷駆動回路であって、複数のパワー素子のそれぞれの電流値を検出する電流値検出部と、電流値検出部により検出された複数のパワー素子のそれぞれの電流値が均等化されるように、入力電圧を制御する電圧制御手段と、を備えて構成される。

また、本発明の負荷駆動回路によれば、電流値検出部により、並列に接続されている複数のパワー素子のそれぞれの電流値が検出される。電圧制御手段は、検出された複数のパワー素子のそれぞれの電流値が均等化されるように入力電圧を制御し、複数のパワー素子内を流れる電流値を均等化する。このため、検出された電流値が高いパワー素子内を流れる電流値は、検出された電流値が低いパワー素子内を流れる電流値に近くなる。よって、負荷駆動回路は、並列接続されているパワー素子内を流れる電流値の差を小さくすることにより、並列接続されているパワー素子の発熱の差を抑制することができる。

本発明の負荷駆動回路によれば、並列接続した複数のスイッチング素子内を流れる電流値が均一にすることが可能な負荷駆動回路を提供することが可能となる。

第１実施形態に係る負荷駆動回路の基本回路図である。 図１に示すトランジスタのコレクタ−エミッタ間電圧（Ｖ_ｃｅ）―コレクタ電流（Ｉ_ｃ）特性をあらわす図である。 図１に示すトランジスタのＶ_ｃｅ―Ｉ_ｃ特性をあらわす図である。 第１実施形態に係る負荷駆動回路の電流の均等化をあらわす概要図である。 第１実施形態に係る負荷駆動回路の第１適用例をあらわす概要図である。 第１実施形態に係る負荷駆動回路の電圧制御時のタイミングチャートである。 第１実施形態に係る負荷駆動回路の第２適用例をあらわす概要図である。 第１実施形態に係る負荷駆動回路の第３適用例をあらわす概要図である。 第２実施形態に係る負荷駆動回路の基本回路図である。 図９に示すトランジスタのコレクタ−エミッタ間電圧（Ｖ_ｃｅ）―コレクタ電流（Ｉ_ｃ）特性をあらわす図である。 図９に示すトランジスタのＶ_ｃｅ―Ｉ_ｃ特性をあらわす図である。 第２実施形態に係る負荷駆動回路の電流の均等化をあらわす概要図である。 第２実施形態に係る負荷駆動回路の第１適用例をあらわす概要図である。 第２実施形態に係る負荷駆動回路の電圧制御時のタイミングチャートである。 第２実施形態に係る負荷駆動回路の第２適用例をあらわす概要図である。 第２実施形態に係る負荷駆動回路の第３適用例をあらわす概要図である。

以下、図面を参照して、本発明に係る負荷駆動回路の実施の形態を説明する。なお、各図において同一又は相当する要素については同一の符号を付し、重複する説明を省略する。

（第１実施形態）
第１実施形態に係る負荷駆動回路は、負荷を駆動する負荷駆動回路に好適に採用されるものである。

図１を参照して、第１実施形態に係る負荷駆動回路について説明する。図１は第１実施形態に係る負荷駆動回路１０の基本回路図である。

負荷駆動回路１０は、主に、トランジスタ（パワー素子）１１、１２、ダイオード５１、５２、電圧制御手段３０、温度検出部５０から構成される。

図１に示すように、負荷駆動回路１０は、並列に接続されたトランジスタ１１、１２を備えている。トランジスタ１１、１２のゲート電極は電圧制御手段３０に接続される。ダイオード５１、５２は、トランジスタ１１、１２の近傍に配置され、温度検出部５０に接続される。温度検出部５０は電圧制御手段３０と接続している。

トランジスタ１１、１２は、負荷Ｌへ流れる電流をスイッチングするスイッチング素子であり、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である。トランジスタ１１、１２は負荷Ｌの下流側に並列に接続される。なお、トランジスタ１１、１２はＭＯＳＦＥＴであってもよい。また、負荷駆動回路１０を構成するトランジスタの個数は、トランジスタが並列に接続されていれば、個数は適宜決めてよい。

ダイオード５１、５２は、トランジスタ１１、１２それぞれの温度を測定する温度センスダイオードである。図１に示すように、例えば、トランジスタ１１の周辺の温度がダイオード５１に検出されるようにダイオード５１を配置し、トランジスタ１２の周辺の温度がダイオード５２に検出されるようにダイオード５２を配置する。ダイオード５１、５２は、温度検出部５０に接続される。また、負荷駆動回路１０を構成するダイオードの個数は、トランジスタの温度が独立に検出できればよく、個数は適宜決めてよい。

このように構成すると、トランジスタ１１の動作時の温度は、温度検出部５０に接続されたダイオード５１によって検出され、トランジスタ１２の動作時の温度は、ダイオード５２によって検出される。このため、並列に接続されている複数のトランジスタ（パワー素子）のそれぞれの温度は、温度検出部５０によって検出される。一般に、パワー素子の温度とパワー素子内を流れる電流値とには相関関係がある。このため、電圧制御手段３０は、温度検出部５０によって検出されたトランジスタ１１、１２の温度に基づき、トランジスタ１１、１２のゲート電圧を後述する方法により制御する。よって、トランジスタ１１、１２のそれぞれの温度は均等化される。

ここで、トランジスタ１１、１２及び電圧制御手段３０が行うトランジスタ１１、１２の制御方法について説明する。

まず、図２及び図３を用いて、トランジスタ１１、１２の電圧電流特性について説明する。

図２はトランジスタ１１、１２（ＩＧＢＴ）のコレクタ−エミッタ間の電圧値（Ｖ_ｃｅ）（横軸）とコレクタ電流の値（Ｉ_ｃ）（縦軸）の特性を示している。Ｃ１０ａはゲート電圧が５Ｖの時のＩ_ｃをあらわしている。そして、Ｃ１０ｂはゲート電圧が１０Ｖの時のＩ_ｃを、Ｃ１０ｃはゲート電圧が１５Ｖの時のＩ_ｃをそれぞれあらわしている。一般にＩＧＢＴは、Ｖ_ｃｅが接合電位（図２のＶ_ｃｅ０）以上になるとＩ_ｃが流れ始める。また、ＩＧＢＴは、Ｃ１０ａからＣ１０ｃに示すように、ゲート電圧の値（Ｖ_ｇｅ）が大きくなるにつれ、Ｖ_ｃｅに応じたＩ_ｃが流れる。

図３は、図１に示すトランジスタのＶ_ｃｅ―Ｉ_ｃ特性をあらわす図である。図３のＣ１１は、トランジスタ１１のＶ_ｃｅ−Ｉ_ｃ特性を表している。また、Ｃ１２は、トランジスタ１２のＶ_ｃｅ−Ｉ_ｃ特性を表している。Ｃ１１及びＣ１２は、ゲート電圧が１５Ｖの時のＶ_ｃｅ−Ｉ_ｃ特性である。

このＶ_ｃｅ−Ｉ_ｃ特性からトランジスタ１１に所定の電圧を印加したときの電流の値を知ることができる。即ち、例えば、トランジスタ１１のコレクタ−エミッタ間に電位Ｖ_ＣＥ（図４中、Ｖ１１参照）を印加した場合、トランジスタ１１には電流値Ｉ_ＣＱ１が流れる（Ｖ１１とＣ１１の交点Ｍ１１）。また、トランジスタ１２のコレクタ−エミッタ間に電位Ｖ_ＣＥを印加した場合、トランジスタ１２には電流値Ｉ_ＣＱ２が流れる（Ｖ１１とＣ１２の交点Ｍ１２）。

次に、図４を用いてトランジスタ１１、１２内に流れる電流が均等化される方法について説明する。

図４は、第１実施形態に係る負荷駆動回路１０内に流れる電流が均等化される方法をあらわす概要図である。図４のＣ１１は、トランジスタ１１のＶ_ｃｅ−Ｉ_ｃ特性を表し、Ｃ１２は、トランジスタ１２のＶ_ｃｅ−Ｉ_ｃ特性を表している。Ｃ１１及びＣ１２は、ゲート電圧が１５Ｖの時のＶ_ｃｅ−Ｉ_ｃ特性である。

図４では、トランジスタ１１に流れる電流値Ｉ_ＣＱ１が、トランジスタ１２に流れる電流値Ｉ_ＣＱ２より大きい場合を表している。このとき、電圧制御手段３０は、トランジスタ１１のゲート電圧Ｖ_ＧＥＱ１を下げる制御を行う。このためトランジスタ１１のＶ_ｃｅ−Ｉ_ｃ特性Ｃ１１は変化し、Ｃ１３となる（図４の白枠矢印参照）。また、トランジスタ１１のゲート電圧Ｖ_ＧＥＱ１を下げることにより、トランジスタ１１、１２のコレクタ−エミッタ間に印加される電位Ｖ_ｃｅは変化する（図４のＶ_ＣＥからＶ´_ＣＥ参照）。よって、トランジスタ１１、１２に流れる電流値は変化する。即ち、コレクタ−エミッタ間に印加される電位Ｖ_ｃｅが変化に伴い、トランジスタ１１に流れる電流値Ｉ_ＣＱ１はＩ´_ＣＱ１へ変化し、トランジスタ１２に流れる電流値Ｉ_ＣＱ２はＩ´_ＣＱ２へ変化する。電流値Ｉ_ＣＱ１と電流値Ｉ_ＣＱ２との差（Ｖ_ＣＥ上の黒色点間）は、電流値Ｉ´_ＣＱ１と電流値Ｉ´_ＣＱ２との差（Ｖ´_ＣＥ上の黒枠丸点間）より、大きい。

このように、トランジスタ１１又はトランジスタ１２において、検出された温度の高い方のトランジスタのゲート電圧を下げることにより、トランジスタに流れる電流を制御し、トランジスタ１１、１２内に流れる電流値を均等化する。このため、検出された温度が高いトランジスタ内に流れる電流値は、検出された温度が低いトランジスタ内を流れる電流値に近くなる。

さらに、図５及び図６を用いて、電圧制御手段３０が行うトランジスタ１１、１２のゲート電圧の制御方法について説明する。

図５は第１実施形態に係る負荷駆動回路１０の第１適用例をあらわす概要図である。図５に示すように、温度検出部５０は、温度比較手段５５を備えており、温度比較手段５５は、電圧制御手段３０に接続される。また、電圧制御手段３０は、第１ゲート駆動回路３１、第２ゲート駆動回路３２、第１駆動電圧調整回路３３、第２駆動電圧調整回路３４を備えており、第１ゲート駆動回路３１はトランジスタ１１のゲート電極と接続され、第２ゲート駆動回路３２は、トランジスタ１２のゲート電極と接続される。また、第１駆動電圧調整回路３３は第１ゲート駆動回路３１と接続され、第２駆動電圧調整回路３４は第２ゲート駆動回路３２と接続される。また、第１ゲート駆動回路３１及び第２ゲート駆動回路３２には駆動信号Ｖ_Ｇが入力される。

上記構成を有する本実施形態における第１適用例の回路１００は、以下のように動作する。図６を参照して、制御動作について説明する。図６は、第１実施形態に係る負荷駆動回路の電圧制御時のタイミングチャートである。図６の（Ｖ_Ｇ）から（Ｖ_ＦＤＱ２）は、（Ｖ_Ｇ）がトランジスタ１１、１２のゲート電圧を制御する駆動信号の変化であり、（Ｖ_ＧＱ１）がトランジスタ１１のゲート電圧の時間変化であり、（Ｖ_ＧＱ２）がトランジスタ１２のゲート電圧の時間変化であり、（Ｖ_ＦＤＱ１）がダイオード５１の検出する電圧の時間変化であり、（Ｖ_ＦＤＱ２）がダイオード５２の検出する電圧の時間変化、をそれぞれ表している。Ｖ_ＦＤＱ１及びＶ_ＦＤＱ２は、トランジスタ１１及びトランジスタ１２がＯＮ状態の時に、トランジスタ１１及びトランジスタ１２の電圧を検出する。あるいは、Ｖ_ＦＤＱ１及びＶ_ＦＤＱ２は、トランジスタ１１及びトランジスタ１２の電圧の値を常時モニタしていても構わない。

通常動作時は、図６に示すように、第１ゲート駆動回路３１及び第２ゲート駆動回路３２に駆動信号Ｖ_Ｇが入力され、トランジスタ１１及びトランジスタ１２のゲート電圧がＯＮ電圧となる（（１）ａ及び（１）ｂ参照）。このため、トランジスタ１１のコレクタ−エミッタ間には電流値Ｉ_ＣＱ１の電流が流れ、トランジスタ１２のコレクタ−エミッタ間には電流値Ｉ_ＣＱ２の電流が流れる。

ダイオード５１は、トランジスタ１１の周辺に配置されているため、トランジスタ１１に電流値Ｉ_ＣＱ１の電流が生じると、ダイオード５１の電位は上昇する（（２）ａ参照）。また、ダイオード５２は、トランジスタ１２の周辺に配置されているため、トランジスタ１２に電流値Ｉ_ＣＱ２の電流が生じると、ダイオード５２の電位は上昇する（（２）ｂ参照）。

この時、温度比較手段５５は、ダイオード５１、５２、及び温度検出部５０により検出したトランジスタ１１、１２の温度を比較する。

図６のＶ_ＦＤＱ１はトランジスタ１１の温度と相関しており、Ｖ_ＦＤＱ２はトランジスタ１２の温度と相関している。このため、Ｖ_ＦＤＱ１の方がＶ_ＦＤＱ２より大きい場合、トランジスタ１１の温度がトランジスタ１２の温度より高いことを表す。

Ｖ_ＦＤＱ１の方がＶ_ＦＤＱ２より大きい場合、電圧制御手段３０は、トランジスタ１１のゲート電圧を下げる制御を行う（（３）参照）。トランジスタ１１のゲート電圧が下がると、Ｖ_ＦＤＱ１とＶ_ＦＤＱ２の値が変化する（（４）ａ及び（４）ｂ参照）。

そして、電圧制御手段３０がトランジスタ１１のゲート電圧を制御した後、再度、温度比較手段５５はＶ_ＦＤＱ１及びＶ_ＦＤＱ２を比較する。Ｖ_ＦＤＱ１の方がＶ_ＦＤＱ２より大きい場合は、（２）にて行った制御と同様に、電圧制御手段３０は、トランジスタ１１のゲート電圧を下げる制御を再び行う（（５）参照）。このため、Ｖ_ＦＤＱ１とＶ_ＦＤＱ２の値が変化する（（６）ａ及び（６）ｂ参照）。

さらに、電圧制御手段３０がトランジスタ１１のゲート電圧を制御した後、再度、温度比較手段５５はＶ_ＦＤＱ１及びＶ_ＦＤＱ２を比較する。Ｖ_ＦＤＱ１とＶ_ＦＤＱ２とが略等しい場合、電圧制御手段３０によるトランジスタのゲート電圧の制御は行わない。

また、Ｖ_ＦＤＱ１とＶ_ＦＤＱ２とを比較したとき、どちらか一方の値が高い場合は、Ｖ_ＦＤＱ１とＶ_ＦＤＱ２との値が略等しくなるまで、電圧制御手段３０により、高い値を示すトランジスタのゲート電圧を下げる制御を行う。

上述したように電圧制御手段３０はトランジスタ１１、１２のゲート電圧を制御することにより、トランジスタ１１、１２内を流れる電流値を均等化する。よって、負荷駆動回路１０は、並列接続されているトランジスタ１１、１２内を流れる電流値の差を小さくすることにより、並列接続されているトランジスタ１１、１２の発熱の差を抑制することができる。

ここで、図７、８を参照して、本実施形態に係る負荷駆動回路１０の他の変形例について説明する。

図７の（ａ）は、本実施形態に係る負荷駆動回路１０の第２適用例をあらわす回路１１０である。図７の（ｂ）は、本実施形態に係る負荷駆動回路１０をあらわすブロック図１１２である。図７の（ｂ）のＣはコレクタ側の電極を、Ｅはエミッタ側の電極を、Ｇはゲート側の電極をそれぞれ表している。第２適用例は、負荷駆動回路１０を用いた、昇圧ＤＣ／ＤＣコンバータを構成する回路である。なお図７の（ａ）に示す回路１１０の一部は、図７の（ｂ）に示すブロック図で代替した。

図７に示すように、本実施形態に係る負荷駆動回路１０は、昇圧ＤＣ／ＤＣコンバータの一部として構成してもよい。このように構成した場合であっても、電圧制御手段３０は、検出された複数のトランジスタのそれぞれの温度が均等化されるように入力電圧を制御し、複数のトランジスタ内を流れる電流値を均等化することができる。このため、検出された温度が高いトランジスタ素子内を流れる電流値は、検出された温度が低いトランジスタを流れる電流値に近くなる。よって、負荷駆動回路は、並列接続されているトランジスタを流れる電流値の差を小さくすることにより、並列接続されているトランジスタの発熱の差を抑制することができる。

図８の（ａ）は、本実施形態に係る負荷駆動回路１０の第３適用例の回路１２０である。第３適用例は、負荷駆動回路１０を用いた、インバータ回路を構成する回路である。回路１２０の一部には、図７の（ｂ）に示すブロック図で代替した。

図８に示すように、本実施形態に係る負荷駆動回路１０は、インバータ回路の一部として構成してもよい。このように構成した場合であっても、電圧制御手段３０は、検出された複数のトランジスタのそれぞれの温度が均等化されるように入力電圧を制御し、複数のトランジスタ内を流れる電流値を均等化することができる。このため、検出された温度が高いトランジスタ素子内を流れる電流値は、検出された温度が低いトランジスタを流れる電流値に近くなる。よって、負荷駆動回路は、並列接続されているトランジスタを流れる電流値の差を小さくすることにより、並列接続されているトランジスタの発熱の差を抑制することができる。

（第２実施形態）
第２実施形態に係る負荷駆動回路２０は、第１実施形態に係る負荷駆動回路１０とほぼ同様に構成され、パワー素子内を流れる電流を検出する電流値検出部を備える点が相違する。以下では、説明理解の容易性を考慮して、第１実施形態に係る負荷駆動回路と重複する説明は省略し、相違点を中心に説明する。

図９を参照して、第２実施形態に係る負荷駆動回路について説明する。図９は第２実施形態に係る負荷駆動回路２０の基本回路図である。

負荷駆動回路２０は、主に、トランジスタ（パワー素子）２１、２２、センスエミッタ７１、７２、電圧制御手段３０、電流値検出部７０から構成される。

図９に示すように、負荷駆動回路２０は、並列に接続されているトランジスタ２１、２２を備えている。トランジスタ２１、２２のゲート電極は電圧制御手段３０に接続される。センスエミッタ７１、７２は、トランジスタ１１、１２のエミッタ側に接続され、電流値検出部７０に接続される。電流値検出部７０は電圧制御手段３０と接続している。

トランジスタ２１、２２は、負荷Ｌへ流れる電流をスイッチングするスイッチング素子であり、電流検出のセンス用エミッタを備える絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）であってもよい。トランジスタ２１、２２は負荷Ｌの下流側に並列に接続される。なお、トランジスタ２１、２２はＭＯＳＦＥＴであっても、センスＦＥＴであってもよい。また、負荷駆動回路２０を構成するトランジスタの個数は、トランジスタが並列に接続されていれば、個数は適宜決めてよい。

センスエミッタ７１、７２は、トランジスタ２１、２２それぞれの電流を検出する電流センスエミッタである。図９に示すように、例えば、トランジスタ２１のエミッタ側にセンスエミッタ７１が接続され、トランジスタ２２のエミッタ側にセンスエミッタ７２が接続される。センスエミッタ７１、７２は、電流値検出部７０に接続される。また、負荷駆動回路２０を構成するセンスエミッタの個数は、トランジスタの温度が独立に検出できればよく、個数は適宜決めてよい。

このように構成すると、トランジスタ２１の動作時の電流値は、電流値検出部７０に接続されたセンスエミッタ７１によって検出され、トランジスタ２２の動作時の電流値は、センスエミッタ７２によって検出される。このため、並列に接続されている複数のトランジスタ（パワー素子）のそれぞれの電流は、電流値検出部７０によって検出される。電圧制御手段３０は、後述する制御方法により、トランジスタ２１、２２のそれぞれの電流値が均等化されるようにゲート電圧を制御する。このため、トランジスタ２１、２２内を流れる電流値を均等化する。

ここで、トランジスタ２１、２２及び電圧制御手段３０が行うトランジスタ２１、２２の制御方法について説明する。

まず、図１０及び図１１を用いて、トランジスタ２１、２２の電圧電流特性について説明する。

図１０はトランジスタ２１、２２（ＩＧＢＴ）のコレクタ−エミッタ間電圧の値（Ｖ_ｃｅ）（横軸）とコレクタ電流の値（Ｉ_ｃ）（縦軸）の特性を示している。Ｃ２０ａはゲート電圧が５Ｖの時のＩ_ｃｅをあらわしている。そして、Ｃ２０ｂはゲート電圧が１０Ｖの時のＩ_ｃｅを、Ｃ２０ｃはゲート電圧が１５Ｖの時のＩ_ｃｅをあらわしている。Ｃ２０ａからＣ２０ｃに示すように、ＩＧＢＴは、Ｖ_ｃｅが接合電位（図１０のＶ_ｃｅ０）以上になるとＩ_ｃが流れ始める。また、ゲート電圧の値（Ｖ_ｇｅ）が大きくなるにつれ、Ｖ_ｃｅに応じたＩ_ｃが流れる。

図１１は、図９に示すトランジスタのＶ_ｃｅ―Ｉ_ｃ特性を示す図である。図１１のＣ２１は、トランジスタ２１のＶ_ｃｅ−Ｉ_ｃ特性を表している。また、Ｃ２２は、トランジスタ２１のＶ_ｃｅ−Ｉ_ｃ特性を表している。Ｃ２１及びＣ２２は、ゲート電圧が１５Ｖの時のＶ_ｃｅ−Ｉ_ｃ特性である。

このＶ_ｃｅ−Ｉ_ｃ特性からトランジスタ２１に所定の電圧を印加したときの電流の値を知る。即ち、例えば、トランジスタ２１のコレクタ−エミッタ間に電位Ｖ_ＣＥ（図１１中Ｖ２１参照）を印加した場合、トランジスタ２１には電流値Ｉ_ＣＱ１が流れる（Ｖ２１とＣ２１との交点Ｍ２１参照）。また、同様の理由からとトランジスタ２２のコレクタ−エミッタ間に電位Ｖ_ＣＥを印加した場合、トランジスタ２２には電流値Ｉ_ＣＱ２が流れる（Ｖ２１とＣ２２との交点Ｍ２２参照）。

次に、図１２を用いてトランジスタ１１、１２内に流れる電流を均等化する方法について説明する。

図１２は、第２実施形態に係る負荷駆動回路の電流の均等化をあらわす概要図である。図１２のＣ２１は、トランジスタ２１のＶ_ｃｅ−Ｉ_ｃ特性を表し、Ｃ２２は、トランジスタ２２のＶ_ｃｅ−Ｉ_ｃ特性を表している。Ｃ２１及びＣ２２は、ゲート電圧が１５Ｖの時のＶ_ｃｅ−Ｉ_ｃ特性である。

図１２では、トランジスタ２１に流れる電流値Ｉ_ＣＱ１が、トランジスタ２２に流れる電流値Ｉ_ＣＱ２より大きい場合を表している。このとき、電圧制御手段３０は、トランジスタ２１のゲート電圧Ｖ_ＧＥＱ１を下げる制御を行う。このためトランジスタ２１のＶ_ｃｅ−Ｉ_ｃ特性Ｃ２１は変化し、Ｃ２３となる（図１２の白枠矢印参照）。また、トランジスタ２１のゲート電圧Ｖ_ＧＥＱ１を下げることにより、トランジスタ２１、２２のコレクタ−エミッタ間に印加される電位Ｖ_ｃｅが変化する（図１２のＶ_ＣＥからＶ´_ＣＥ参照）。よって、トランジスタ２１、２２に流れる電流値は変化する。即ち、コレクタ−エミッタ間に印加される電位Ｖ_ｃｅが変化に伴い、トランジスタ２１に流れる電流値Ｉ_ＣＱ１はＩ´_ＣＱ１へ変化し、トランジスタ２２に流れる電流値Ｉ_ＣＱ２はＩ´_ＣＱ２へ変化する。電流値Ｉ_ＣＱ１と電流値Ｉ_ＣＱ２との差（Ｖ_ＣＥ上の黒色点間）は、電流値Ｉ´_ＣＱ１と電流値Ｉ´_ＣＱ２との差（Ｖ´_ＣＥ上の黒枠丸点間）より、小さい。

このように、トランジスタ２１又はトランジスタ２２において、検出された電流値の高い方のトランジスタのゲート電圧を下げることにより、トランジスタに流れる電流を制御し、トランジスタ２１、２２内に流れる電流値を均等化する。このため、トランジスタ内に流れる電流値が高いトランジスタと、低いトランジスタとは、検出された電流値が低いトランジスタ内を流れる電流値に近くなる。

さらに、図１３及び図１４を用いて、電圧制御手段３０が行うトランジスタ２１、２２のゲート電圧の制御方法について説明する。

図１３は第２実施形態に係る負荷駆動回路２０の第２適用例をあらわす概要図である。図１３に示すように、電流値検出部７０は、電流値比較手段７５を備えており、電流値比較手段７５は、電圧制御手段３０に接続される。また、電圧制御手段３０は、第１ゲート駆動回路３１、第２ゲート駆動回路３２、第１駆動電圧調整回路３３、第２駆動電圧調整回路３４を備えており、第１ゲート駆動回路３１はトランジスタ２１のゲート電極と接続され、第２ゲート駆動回路３２は、トランジスタ２２のゲート電極と接続される。また、第１駆動電圧調整回路３３は第１ゲート駆動回路３１と接続され、第２駆動電圧調整回路３４は第２ゲート駆動回路３２と接続される。また、第１ゲート駆動回路３１及び第２ゲート駆動回路３２には駆動信号Ｖ_Ｇが入力される。

上記構成を有する本実施形態における第１適用例の回路２００は、以下のように動作する。図１４を参照して、制御動作について説明する。図１４は、第１実施形態に係る負荷駆動回路の電圧制御時のタイミングチャートである。図１４の（Ｖ_Ｇ）から（Ｖ_ＳＥＱ２）は、（Ｖ_Ｇ）がトランジスタ２１、２２のゲート電圧を制御する駆動信号の変化であり、（Ｖ_ＧＱ１）がトランジスタ２１のゲート電圧の時間変化であり、（Ｖ_ＧＱ２）がトランジスタ２２のゲート電圧の時間変化であり、（Ｖ_ＳＥＱ１）がセンスエミッタ７１の検出する電圧の時間変化であり、（Ｖ_ＳＥＱ２）がセンスエミッタ７２の検出する電圧の時間変化、をそれぞれ表している。

通常動作時は、図１４に示すように、第１ゲート駆動回路３１及び第２ゲート駆動回路３２に駆動信号ＶＧが入力され、トランジスタ１１及びトランジスタ１２のゲート電圧がＯＮ電圧となる（（１）ａ及び（１）ｂ参照）。このため、トランジスタ２１のコレクタ−エミッタ間には電流値Ｉ_ＣＱ１の電流が流れ、トランジスタ２２のコレクタ−エミッタ間には電流値Ｉ_ＣＱ２の電流が流れる。

センスエミッタ７１は、トランジスタ２１のエミッタ側に接続されているため、トランジスタ２１に電流値Ｉ_ＣＱ１の電流が生じると、センスエミッタ７１の電位は上昇する（（２）ａ参照）。また、センスエミッタ７２は、トランジスタ２２のエミッタ側に接続されているため、トランジスタ２２に電流値Ｉ_ＣＱ２の電流が生じると、センスエミッタ７２の電位は上昇する（（２）ｂ参照）。

この時、電流値比較手段７５は、センスエミッタ７１、７２、及び電流値検出部７０により検出したトランジスタ２１、２２の電流値を比較する。

図１４のトランジスタ２１の温度はＶ_ＳＥＱ１と相関しており、トランジスタ２２の温度はＶ_ＳＥＱ２と相関している。このため、Ｖ_ＳＥＱ１の方がＶ_ＳＥＱ２より大きい場合、トランジスタ２１の電流値がトランジスタ２２の電流値より高いことを表す。

Ｖ_ＳＥＱ１の方がＶ_ＳＥＱ２より大きい場合、電圧制御手段３０は、トランジスタ２１のゲート電圧を下げる制御を行う（（３）参照）。トランジスタ２１のゲート電圧が下がると、Ｖ_ＳＥＱ１とＶ_ＳＥＱ２の値が変化する（（４）ａ及び（４）ｂ参照）。

そして、電圧制御手段３０がトランジスタ１１のゲート電圧を制御した後、再度、電流値比較手段７５はＶ_ＳＥＱ１及びＶ_ＳＥＱ２を比較する。Ｖ_ＳＥＱ１の方がＶ_ＳＥＱ２より大きい場合は、（２）にて行った制御と同様に、電圧制御手段３０は、トランジスタ２１のゲート電圧を下げる制御を再び行う（（５）参照）。このため、Ｖ_ＳＥＱ１とＶ_ＳＥＱ２の値が変化する（（６）ａ及び（６）ｂ参照）。

さらに、電圧制御手段３０がトランジスタ２１のゲート電圧を制御した後、再度、電流値比較手段７５はＶ_ＳＥＱ１及びＶ_ＳＥＱ２を比較する。Ｖ_ＳＥＱ１とＶ_ＳＥＱ２とが略等しい場合、電圧制御手段３０によるトランジスタのゲート電圧の制御は行わない。

また、Ｖ_ＳＥＱ１とＶ_ＳＥＱ２とを比較したとき、どちらか一方の値が高い場合は、Ｖ_ＳＥＱ１とＶ_ＳＥＱ２との値が略等しくなるまで、電圧制御手段３０により、高い値を示すトランジスタのゲート電圧を下げる制御を行う。

上述したように電圧制御手段３０はトランジスタ２１、２２のゲート電圧を制御することにより、トランジスタ２１、２２内を流れる電流値を均等化する。よって、負荷駆動回路２０は、並列接続されているトランジスタ２１、２２内を流れる電流値の差を小さくすることにより、並列接続されているトランジスタ２１、２２の発熱の差を抑制することができる。

ここで、図１５、１６を参照して、本実施形態に係る負荷駆動回路２０の他の変形例について説明する。

図１４の（ａ）は、本実施形態に係る負荷駆動回路２０の第２適用例をあらわす回路２１０である。図１５の（ｂ）は、本実施形態に係る負荷駆動回路２０をあらわすブロック図２１２である。図１５の（ｂ）のＣはコレクタ側の電極を、Ｅはエミッタ側の電極を、Ｇはゲート側の電極をそれぞれ表している。第２適用例は、負荷駆動回路２０を用いた、昇圧ＤＣ／ＤＣコンバータを構成する回路である。なお図１５の（ａ）に示す回路２１０の一部は、図１５の（ｂ）に示すブロック図で代替した。

図１５に示すように、本実施形態に係る負荷駆動回路２０は、昇圧ＤＣ／ＤＣコンバータの一部として構成してもよい。このように構成した場合であっても、電圧制御手段３０は、検出された複数のトランジスタのそれぞれの温度が均等化されるように入力電圧を制御し、複数のトランジスタ内を流れる電流値を均等化することができる。このため、検出された温度が高いトランジスタ素子内を流れる電流値は、検出された温度が低いトランジスタを流れる電流値に近くなる。よって、負荷駆動回路は、並列接続されているトランジスタを流れる電流値の差を小さくすることにより、並列接続されているトランジスタの発熱の差を抑制することができる。

図１６の（ａ）は、本実施形態に係る負荷駆動回路２０の第３適用例の回路２２０である。第３適用例は、負荷駆動回路２０を用いた、インバータ回路を構成する回路である。なお回路２２０の一部は、図７の（ｂ）に示すブロック図で代替した。

図８に示すように、本実施形態に係る負荷駆動回路２０は、インバータ回路の一部として構成してもよい。このように構成した場合であっても、電圧制御手段３０は、検出された複数のトランジスタのそれぞれの温度が均等化されるように入力電圧を制御し、複数のトランジスタ内を流れる電流値を均等化することができる。このため、検出された温度が高いトランジスタ素子内を流れる電流値は、検出された温度が低いトランジスタを流れる電流値に近くなる。よって、負荷駆動回路は、並列接続されているトランジスタを流れる電流値の差を小さくすることにより、並列接続されているトランジスタの発熱の差を抑制することができる。

上述した実施形態は、本発明に係る負荷駆動回路の一例を示すものであり、実施形態に係る負荷駆動回路に限られるものではなく、変形し、又は他のものに提供したものであってもよい。

１１、１２、２１、２２…トランジスタ、３０…電圧制御手段、３１…第１ゲート駆動回路、３２…第２ゲート駆動回路、３３…第１駆動電圧調整回路、３４…第２駆動電圧調整回路、５０…温度検出部、５１、５２…ダイオード、５５…温度比較手段、７０…電流値検出部、７１、７２…センスエミッタ、７５…電流値比較手段、１０、２０…負荷駆動回路。

Claims (2)

1. 複数のパワー素子を並列に接続している負荷駆動回路であって、
   前記複数のパワー素子のそれぞれの温度を検出する温度検出部と、
   前記温度検出部により検出された前記複数のパワー素子のそれぞれの温度が均等化されるように、入力電圧を制御する電圧制御手段と、
   を備える負荷駆動回路。
2. 複数のパワー素子を並列に接続している負荷駆動回路であって、
   前記複数のパワー素子のそれぞれの電流値を検出する電流値検出部と、
   前記電流値検出部により検出された前記複数のパワー素子のそれぞれの電流値が均等化されるように、入力電圧を制御する電圧制御手段と、
   を備える負荷駆動回路。

Images