JPH0365047A - ２つの電源の間で電力を伝達するためのスイッチング装置および該装置内のスイッチングデバイスを制御する方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 本発明は一般にスイッチングシステムに関するものであ
り、更に詳しくは２つの電源の間に並列に接続され、か
つ２つの電源の間で電力を伝達するように構成された複
数のスイッチングデバイスにおける電流不平衡を最小に
するための方法と装置に関するものである。

電流定格のために２個以上のスイッチングデバイスを並
列に接続して、それらを同時に導電状態にすることによ
って、電源と負荷との間で電力を伝達するようにする多
数の用途がある。ある種の用途では、回路動作のある段
階では負荷が電源として表わされることもある。スイッ
チングデバイスが非比例式の半導体型（特にゲートター
ンオフ（ＧＴＯ）型のサイリスタ等のサイリスタ）であ
る場合は、複数個の組合わせの数個のデバイスの間の電
流平衡を実用的な程度に維持することが望ましい。数個
のデバイスを平衡させることにより、これらのデバイス
を個々の定格により近い状態で使用することができる。

というのは、デバイスは最悪の正規状態の大きさ以上に
なっていなければならないからである。

並列接続されたスイッチングデバイスの電流不平衡は多
数の要因によって生じ得る。後で更に詳細に説明するが
、これらの要因の内で主要なものは、（ａ）デバイス相
互の間のターンオン時間の差、（ｂ）デバイスに関連す
るバスのインダクタンスの差、（Ｃ）バス抵抗の差、お
よび（ｄ）デバイスの順方向電圧降下の差である。

これらの状況で電流不平衡を最小限にするための公知の
１つの方式は、大きな鉄心、磁気素子を用いるものであ
る。この方式は、スペースが必要となり、電気的損失や
コスト増も生じる。

発明の要約 したがって、本発明の１つの目的は改良された電力スイ
ッチング装置を提供することである。

別の目的は電流不平衡が最小になるように、複数の並列
接続されたスイッチングデバイスを用いる改良された電
力スイッチング装置を提供することである。

もう１つの目的は電力スイッチング装置に於いて、２つ
の電源の間に接続された並列接続の半導体スイッチング
デバイスの電流平衡を維持する改良された方式を提供す
ることである。

もう１つの目的は２つの電源の間に接続されて同時に導
電状態になるように構成された複数の並列接続のサイリ
スタの電流平衡を維持する改良された方式を提供するこ
とである。

もう１つの目的は前の導電期間の間の電流の相対値に基
いて個々のサイリスタのターンオン時間を変えることに
より、並列接続されたサイリスタの電流平衡を維持する
改良された方式を提供することである。

もう１つの目的は大形の鉄心磁気素子を含めることなく
並列接続されたサイリスタの電流平衡を維持する方式を
提供することである。

本発明によれば、２つの電源の間に並列に接続された複
数のスイッチングデバイスを用いる電力スイッチング装
置を設けることによって上記の目的および他の目的が達
成される。デバイスは同時に導電状態となるように構成
され、またそれぞれの制御信号の印加に応じて個別に導
電状態とされる。個々のデバイスの電流の大きさをそれ
ぞれ表わす個別電流信号を作成する構成によって数個の
スイッチングデバイスの電流平衡が維持される。

また複数の個別電流のすべてについての平均を表わす平
均電流信号も作成される。個別電流信号と平均電流信号
との差の関数として求められた差信号が各デバイスに対
して作成される。第１の導電期間に於ける差信号に基い
て、次の導電期間では該差信号に関連したスイッチング
デバイスを導電状態とする時点が変更される。

本発明は請求の範囲に規定されているが、図面を参照し
た以下の説明により本発明をより良く理解することがで
きよう。

発明の詳細な説明 第１図は本発明の電流平衡機能を含む代表的な構成を示
す。説明のため、スイッチングデバイスの配列は図では
ゲートターンオフサイリスタ（ＧＴｏ）として示した６
個のスイッチングデバイスＧ、−Ｇ６よりなる３相ブリ
ツジ１０を構成している。（前に述べたように、本発明
は一般に非比例式デバイスに適用可能である。ＧＴＯサ
イリスタはその典型的な特性のために説明の目的で使用
されている。したがって、以下の説明ではＧＴＯサイリ
スタを例に引くことが多いが、本発明はこれに限定され
るものではない）。各ＧＴＯサイリスタＧ、−Ｇ６と直
列に直列インダクタンスＬが設けられている。直列接続
された対のＧＴＯサイリスタ（たとえばＧ　およびＧ４
）の結合点はバス１４を介して交流電圧源１２として示
されている第１の電源に接続される。交流電圧源１２は
Ｙ結線の三相電源として図示されている。直流電流源１
６として示されている第２の電源はすべて当業者には周
知の方法で直流バス１８の２本の線を介してブリッジ１
０に接続される。直流電流源１６は電流Ｉ、を供給し、
この電流Ｉ、はＧＴＯサイリスタＧ、−Ｇｅ内に様々に
存在する。本発明の真の指示に従って素子１６は直流電
流源とじて示されているが、普通に言われている意味で
は素子１６はブリッジ１０から給電される大きなインダ
クタンスのような負荷と考えることができる。

しかし、その誘導性のためにデバイス（Ｇ。

Ｇｅ）の転流期間の間、素子１６は電流源として作用す
る。

スイッチングデバイスすなわちＧＴＯサイリスタＧ１−
Ｇ６線２０の入力信号により制御される。

この信号は自動または手動の操作者制御のような任意の
適当な発生源から得られる。線２０の入力の機能は単に
装置の動作全体を制御することである。線２０の入力は
点弧回路２２に与えられる。

点弧回路２２は一連のパルスを発生して、線２４に送出
する。この一連のパルスは一般にブリッジ１０の複数の
デバイスを点弧すべき（すなわち導電状態にすべき）時
点を指定する。本発明によれば、以下に述べるようにこ
のタイミング機能は本発明の中心である電流平衡機能回
路２６によって影響され、すなわち変更される。電流平
衡機能回路２６の出力は線２８を介してゲートドライバ
３０に与えられる。ゲートドライバは実際のゲートパル
スを形成して、線３２を介してブリッジ１０のデバイス
に与える。図では線３２のうち２本だけしか示していな
い。電流平衡機能回路２６を除けば、第１図全体は当業
者には理解し得るものである。

第２図は第１図の破線の中の部分に直流電流源１６およ
び直流バス１８を加えたものの拡大図である。周知のよ
うに電流要件が単一のスイッングデバイスの定格を超え
るとき、できる限り同一の特性を有する複数のこのよう
なデバイスが並列に接続される。これは第２図に示され
ており、並列接続の３個のＧＴＯサイリスタＧｌａ”ｌ
ｂおよびＧ　が第１図のＧＴＯサイリスタＧ、を表わす
。

Ｃ 同様にＧＴＯサイリスタＣ２ａ”２ｂおよびＧ２ｃが第
１図のＧＴＯサイリスタＧ２を表わす。（電圧要件が単
一デバイスたとえばＧｌａの能力を超えたとき、デバイ
スを直列に構成することが一般に行なわれている。した
がって、第２図の各ＧＴＯサイリスタはほぼ同じＧＴＯ
サイリスタの直列構成を表わすことができる）。第２図
に示すＧ　Ｔ、Ｏサイリスタは交流電圧源のｖａｂ部分
に接続されている。インダクタＬ′が各ＧＴＯサイリス
タと直列に接続されている。各インダクタＬ′の公称イ
ンダクタンス値は第１図のインダクタＬのインダクタン
ス値の約３倍である。勿論、図示した３個のＧＴＯサイ
リスタは任意のものであり、より少ない数（２個）また
はより大きな数のサイリスタを同様に用いることができ
る。

第２図の動作について説明する。電源１６からの直流電
流ＩｄがＧＴＯサイリスタＧ２ａ”　２ｂおよびＧ２ｃ
で構成される脚部に存在しく１□で表わされている）、
その電流を３個のＧＴＯサイリスタＧｌａ”ｌｂおよび
Ｇｌｃによって表わされる他方の脚部に転流したいもの
とする。この意図した転流は破線で示した１１によって
表わされている。

この転流が完了すると、それぞれのＧＴＯサイリスタに
個別電流Ｉａ、Ｉｂおよびｌ。が流れ、それらの和は電
流Ｉｄに等しくなる。３個の並列のＧＴＯサイリスタ間
でこれらの個別電流の平衡を維持することが本発明の機
能である。

前に指摘したように、電流！、、ＩｂおよびＩ　間の不
平衡（差）に寄与し得る基本的要因はターンオン時間の
差、半導体両端間の順方向電圧降下の差、バスのインダ
クタンスの差、およびバス抵抗の差である。以下の解析
は並列接続された任意の数の半導体の組にあてはまる。

説明のために一組の半導体の数を３とする。また以下の
解析ではＧＴＯサイリスタは電気角で１２０度の間、導
電状態になるものと仮定する。

並列接続された組の１個の半導体のターンオン時間がそ
の組の他の半導体のターンオン時間より短い場合には、
それ自身に電流が早めに確立され、結果としてその定常
状態電流が他の半導体の定常状態電流より大きくなる傾
向になることが知られている。この現象が第３図に示さ
れている。第３図では３個の半導体のターンオン時間が
すべて異なっていると仮定している。第３図は電流の大
きさを時間の関数としてプロットしたものであり、ＧＴ
ＯサイリスタＧｌａが最初にターンオンすることを示し
ている。したがって、電流■２が減少し始めるとともに
、■１が増加し始める。ＧＴＯサイリスタＧ　およびＧ
ｌｃがターンオンすると、電ｂ 流Ｉ　の減少と１１の増加が速まる。ＧＴＯサイリスタ
Ｇ　　、Ｇ　　およびＧｌｃが完全に導電状態にｌａ　
　　　ｌｂ なると、それらの電流の和■　がもとの電流Ｉ。

に等しくなる。第３図に示されている時間は６０ヘルツ
の装置の例では約１００マイクロ秒の間にわたっている
。

第４図は基本的に電気角で１２０度（６０ヘルツの装置
では５．５５ミリ秒）の間に次に何が起るかを示す。タ
ーンオン時間の差によって生じる電流の不平衡は他の不
平衡原因がない場合にはＧＴｏサイリスタ間で再分布す
る傾向がある。再分布が生じる程度は種々の枝路のイン
ダクタンスおよび抵抗を含む回路の時定数の関数となる
。代表的な例としては、電流変化をある値、たとえば毎
秒１００アンペアに抑えるようにインダクタンスの値を
選択することができる。電圧ｖａｂが３０００ボルトで
ある場合、インダクタンスは約１５マイクロヘンリーで
なければならない。ＧＴＯサイリスタとインダクタの抵
抗は約１．１ミリオームとなる。これによりＬ／Ｒ−１
３，６ミリ秒の時定数が得られる。これは５．６ミリ秒
の導電期間の約２．５倍であるので、このＬ／Ｒ時定数
では電気角１２０度の期間内に完全な均一化は行なわれ
ない。通常、減衰は初期不平衡の約４０％である。した
がって、上記の状況下では、予想される１２０度の導電
期間の終りにターンオン時間の差によって生じる電流不
平衡が存在する。

バス自体と個別インダクタンスＬ′の変動の一方または
両方によって生じ得るバスのインダクタンスの差も各Ｇ
ＴＯサイリスタに設定される電流に影響を及ぼす。この
影響はターンオン時間の差によって生じるものと類似し
ている。このことば第５図に例示されている。第５図で
は、各ＧＴＯサイリスタは同時にターンオンするものと
して表わされているが、それぞれの電流Ｉ、Ｉｂおよび
Ｉ　の増加速度が異なり、また異なるレベルまで上昇す
る。

第６図は数個のＧＴＯサイリスタ両端間の順方向電圧降
下が相異なる場合に生じ得る電流の差を例示する。第６
図では、ＧＴＯサイリスタのターンオン時間は同一であ
るので、順方向勾配ｄｉ／ｄｔ（１）で示すように電流
はすべて同じように立上るものと仮定している。立上り
が終った時点ｔ。

では、電流は順方向電圧降下の差に応じて相違し始める
。これらの電流が相違する速度は順方向降下の差の値に
よってきまる。時点ｔ　後の３つの電流！、、Ｉｂおよ
び■。で示すように、デバイスＧｌｃの順方向電圧降下
（すなわち抵抗）は最大であり、デバイスＧｌａの電圧
降下（すなわち抵抗）は最小である。同様の結果は各Ｇ
ＴＯサイリスタに関連した通路に抵抗の差がある場合に
も存在する。これは別に図示していない。

原因の如何によらず、ＧＴＯサイリスタ間の電流不平衡
を補正する手法は上記の第１の特徴を利用するもの、す
なわち最初にターンオンするＧＴＯＴイリスタがより大
きな電流を維持するという特徴を利用するものである。

また、ターンオン後の電流変化は中位の速度で進むとい
う効果、すなわちターンオンで確立された電流不平衡は
１２０度の導電期間の終りまである程度続くという効果
も使用している。これらの前提に基いて、本発明による
電流平衡方式の効果が第７図および第８図に示されてい
る。

第７図は電流不平衡が変化する代表的な電流サイクル（
１２０度）を示す。第７図および第８図では１２０度を
超える導電期間にわたって平均電流平衡を維持すること
が望まれているものと仮定している。したがって、（後
で更に詳しく説明する）サンプリングが期間の中央の時
点Ｔ　に行なわれる。この時点で、考えている各ＧＴＯ
Ｔイリスタの電流がサンプリングされ（第７図）、次の
時点にこの特定の組のＧＴＯＴイリスタがオンにゲート
駆動される。電流が平均値よりも大きいＧＴｏＴイリス
クは平均値のＧＴＯＴイリスクよりも遅くゲート駆動さ
れ、電流が平均値よりも小さいＧＴＯＴイリスクは平均
値のＧＴＯＴイリスタよりも早くゲート駆動される。こ
の過程は考えている特定のＧＴＯサイリスタ群の各サイ
クルで継続されるので、時点Ｔ　で電流値は同一になり
、第８図に示すように電流の積分値は同一になる。

第７図および第８図で電流の勾配は大体同じである。こ
れらの勾配は順方向降下と抵抗の一方または両方の関数
であり、調節不可能であるからである。図示するように
、導電期間の中央にサンプリング時点Ｔ　を選定するこ
とにより、導電期間にわたる電流の平均値が平衡化され
るようになる。

何らかの理由により他の時点で平衡させたい場合、たと
えばターンオフ時に電流を平衡させたい場合、あるいは
順方向降下の小さいセルにより大きな電流を流すことに
より、電流ではなくて損失を平衡させたい場合、それに
応じてサンプリング時点を調節することができる。サン
プリング時点を遅くするとターンオフ電流が平衡するの
に対して、サンプリング時点を早くすると順方向降下の
小さいセルが時点Ｔ　後に電流を得る可能性が得られる
のでセル損失が平衡する傾向になる。

本発明を具体化するためには、一組の半導体の各々の電
流を表わす信号が必要となる。第９図は電流１．、Ｉｂ
およびｌｃを表わす信号を得るためにその組の各半導体
（ＧＩａ”　ｌｂ、ＧＩｃ）と直列に接続された適当な
電流検知手段３４ａ、３４ｂおよび３４ｃを示す。検知
手段は変流器のような任意の適当な型式のものでよい。

あるいは「ＬＥＭモジュール」のような電流の直流成分
を検知するもっと正確な装置を使用してもよい。ｒＬＥ
Ｍ」モジュールはホール効果結晶を用いたデバイスであ
り、スイスのジュネーブ（Ｇｅｎｅｖｅ）のリアシン・
エレクトロニクス・メカニクス社（ＬＩＡＩＳＯＮＳ　
ＥＬＥＣＴＲＯＮＩＱＵＥＳ　ＭＥＣＡＮＩＱＵＥＳ　
’）から市販されているものである。

説明しようとしている本発明の実施例では導電前のＧＴ
ＯＴイリスクの組の両端間の電圧を表わす信号ＶＳ８ｔ
も用いている。第９図では”　ｓｅｔはＧＴＯＴイリス
クの組と関連した直流バスと交流バスとの間に接続され
た適当な電圧検出器３８の出力である。このバス間接続
が可能であるのは、ＶＳｏｔの重要な使用時間がとのＧ
ＴＯＴイリスクにも電流が流れていないときだからであ
る。もちろん、ＧＴＯＴイリスクの両端間の電圧を直接
に検知してもよい。

第１図に示した本発明の電流平衡機能回路２６の第１の
実施例が第１０図に示されている。第１０図に於いて、
点弧回路２２（第１図）からの信号ＯＮはアンドゲート
４０の一方の入力となり、アンドゲート４０の他方の人
力は比較器４２の出力である。比較器４２は２つの人力
、すなわちＶ　　信号とＶ、ｅｆ倍信号受ける。ｖ８ｅ
ｔがｓｅｔ ■ｒ８ｒを超えたときだけ、比較器４２の出力レベルが
高くなる。ＧＴＯＴイリスクを用いる代表的な用途では
Ｖｒｅ（’信号は５００ボルトの値を表わす。アンドゲ
ート４０の出力はフリップフロップ４４のセット人力と
なる。フリップフロップ４４の反転リセット端子長には
ＯＮ信号が印加される。

したがって、ｖｓｅｔがＶ、。ｒを超えた時点からＯＮ
信号が存在する間は、フリップフロップ４４がそのＱ出
力端子に出力信号０Ｎ−Ｖを送出する。

０Ｎ−Ｖ信号は後で更に詳しく説明するタイマ４６の起
動人力となる。０Ｎ−Ｖ信号は調節可能なタイマ４８に
も与えられる。調節可能なタイマ４８の出力はサンプリ
ング信号時点Ｔ　である。説明している例では、Ｔ　信
号は１２０度の導電期間の中点で生じる。したがってＴ
　信号はＯＮ−■信号の発生から約２．８ミリ秒後に生
じる。

Ｔ　信号は最初に一対のサンプルホールド回路５Ｏおよ
び５２に与えられる。サンプルホールド回路５０には個
別ＧＴＯＴ流信号の１つ、この場合には信号■　が印加
される。３つの信号Ｉ　。

Ｓａ Ｉｂおよび■。は抵抗５３．５４および５５で構成され
る平均回路によって平均され、この平均値（Ｉ　　　）
が第２のサンプルホールド回路５２に３９ｇ 印加される。サンプルホールド回路５２の出力Ｉ　は加
算結合器５８に負の入力として与えられＳａ る。加算結合器５８の出力は積分器６０の人力である。

結合器５８の他方の（正の）人力はサンプルホールド回
路５０の出力■Ｓ１である。２つの電流■　、および■
　は信号ＨＯＬＤによって制御さＳＩ　　　　　　　　
　Ｓａ れる２個のスイッチ６２および６４を介してアースに分
路してもよい。ＨＯＬＤ信号はアンドゲート６６の出力
であり、アンドゲート６６の人力は０Ｎ−Ｖ信号および
インバータ６８の出力Ｔ　である。したがって、サンプ
ルホールド回路５０および５２の出力はゼロに保持され
るので、適当なサンプリング時点Ｔ　まで積分器６２の
出力が変化することが防止される。

積分器６０の出力はＸ入力としてＸ／Ｙ除算器７０に与
えられる。Ｙ人力はＶ　　信号である。

ｅｔ ここで、除算器７０の利得が１であり、除算器の出力で
ある信号ＴＩがタイマ４６に印加されてそのタイミング
を調整すると仮定する。タイマ４６の出力はアンドゲー
ト７２に印加される。アンドゲート７２の第２の入力は
０Ｎ−Ｖ信号である。

ゲート７２の出力は対象としている個々のＧＴＯＴイリ
スク（この場合にはＧ　ｌａ）に対するゲート駆動信号
としてゲートドライバ３０（第１図）に印加される。

６０ヘルツの装置における今の例について引き続き説明
すると、点弧回路は当該ＧＴＯＴイリスクに対する所望
のターンオン時点の８マイクロ秒前に０Ｎ−Ｖ信号を発
生する。タイマ４６はゼロのＴＩＸ入力個別電流値と平
均電流値に差がないことを示す）に対して８マイクロ秒
の遅延を与える。タイマ４６の全範囲はＯから１６マイ
クロ秒であるので、個々のＧＴＯＴイリスタは今の例に
よれば正規のゲート駆動時点の８マイクロ秒前から８マ
イクロ秒後までの任意の時点にゲート駆動することがで
きる。これらの値は特定の装置に対して任意に選択され
た代表的な値に過ぎない。もちろん、他の値を使うこと
もできる。

■　　信号の最初の機能はゲートタイミング遅ｅｔ 延が始まる前に適切なＧＴＯＴイリスタ順方向電圧が得
られるようにすることであった。ＶＳ８を信号の第２の
機能はＸ／Ｙ除算器７０のＹ入力として使用されること
である。Ｖ　　信号は並列接続ｅｔ されたＧＴＯＴイリスタの組の両端間の電圧を表わすの
で、ＧＴＯＴイリスクのターンオンの瞬間のその大きさ
はそれぞれの電流の電流変化速度（ｄｉ／ｄｔ）を定め
る。したがって、所与の電流補正を行なうため、タイマ
４６の必要とする時間はＶ　　に逆比例する。除算器７
０にＶ　　を印加Ｓｅｔ　　　　　　　　　　　　　　
　　　　　　　　　　　　Ｓｅｔすることにより、ＴＩ
倍信号よって得られる時間差はＶ　　値の逆関数とされ
る。

ｅｔ 第１０図の回路の動作は第１１図の波形を参照すること
により理解が容易となる。第１１図の波形は同じ時間ス
ケールで描かれている。一番下の波形に示すように、Ｇ
ＴＯＴイリスタの電圧■　　は転流の瞬間に反転される
。図の一番上にｅｔ あるＯＮ信号の使用はＶｓｅｔ信号がある値、たとえば
５００ボルトに達するまで遅延される。第２の波形０Ｎ
−Ｖがこの遅延を示す。タイマ４８は０Ｎ−Ｖ信号によ
って起動され、時間Ｔ６、典型的には６０度、すなわち
６０ヘルツの装置の場合には２．８ミリ秒だけ遅延され
て、Ｔ　信号を発生する。Ｔ　信号はサンプルホールド
回路５０および５２を動作させ、ｌ１ｎｄおよびＩａｖ
ｇのそれぞれの値にロックする。図示の波形では、これ
は波形■　　　および’ｓ１ならびに’ｓａによって示
ａ、ｂ、ｃ されている。このときまでスイッチ６２および６４は閉
じており、アンドゲート６６の出力状態の変化のために
これらの２個のスイッチは今開く。

したがって、サンプルホールド回路の２つの出力信号は
加算結合器５８に正および負の人力として与えられる。

加算結合器５８の出力は積分器６０に与えられる。積分
器６０は時点Ｔ　から次のＧＴｏサイリスタがオンにゲ
ート駆動されるまで個別電流信号と平均電流信号との差
を積分する。

第１１図の波形ＩＮＴ（積分器６０の出力）の下には、
２つの点に「タイマ４６を修正」と記入しである。積分
器はターンオン時間を修正すると次の電流サンプリング
までその値を保持する（スイッチ６２および６４が閉じ
る）。積分器に適切な利得をもたせると、次のサイクル
では電流に誤差がない。信号サンプルにより発生される
ゲート駆動時点の変化は、動作点が変らないなら電流誤
差を補正しなければならない。誤差が残っていれば、積
分器は電流平衡に達するまで動作し続ける。

第１２図は本発明の第２の実施例を示す。すぐわかるよ
うに第１２図の構成は第１０図の構成に非常に似ている
。この回路に対する機能上の主要な相違点は前の実施例
では時間軸上で両方向にゲート信号を移動できるのに対
して、第１２図の実施例では「正規」すなわち標準の時
間からの遅延だけが許される。この場合、回路の差は除
算器７０の出力にあり、これは負の電圧だけを通す整流
素子８０に印加される。この整流素子８０の出力は節点
８３に与えられる。節点８３は線８２を介して端子８１
からｔｖ倍信号受ける。この場合、バイアスはタイマ４
６で８マイクロ秒の遅延を得るのに充分な値になってい
る。誤りがなく、積分器出力がなければ、遅延は８ミリ
秒であり、これは前と同様ＧＴＯＴイリスクの正規のゲ
ート駆動時点を表わす。遅延の必要性を示す誤差がある
場合には、積分器６０から出力される負の値が端子８１
のバイアス値を超え、その結果、８マイクロ秒の遅延よ
りも大きな値になる。第１２図の構成で「正規」の時点
にＯＮ信号を供給し、またタイマを調節してたとえばＯ
から８マイクロ秒の遅延を与えるようにすることにより
バイアス信号を除去し得ることはもちろん明らかである
。

第１３図は本発明のもう１つの実施例を示しており、こ
れは第１４図の波形を参照することにより理解できる。

第１３図では、前の実施例のサンプルホールド回路５０
および５２がそれぞれ積分器１５０および１５２に置き
換えられている。２個の積分器の出力はそれぞれ個別電
流および平均電流の積分値、すなわちｆｌ。１および、
ｌ’Ｉ。

である。前者の値は加算結合器５８の正入力となり、後
者の値は結合器５８の負入力となる。

積分器１５０および１５２はスイッチ１６２および１６
４で示すように周期的にリセットしてもよい。スイッチ
１６２および１６４は閉じたときに２つの積分値をアー
スに接続する。スイッチ１６２および１６４は単安定マ
ルチバイブレークすなわち「ワンショット」１６６のＱ
出力に応答して動作する。ワンショット１６６はそのト
リガ人力で点弧回路２２（第１図）からのＯＮ信号を受
ける。ワンショット１６６は各導電期間の初めに非常に
狭いパルス（たとえば５マイクロ秒）を作成することに
より、スイッチ１６２および１６４を閉じて積分器１５
０および１５２をリセットする。

この実施例では第１４図の波形図かられかるように、積
分器１５０および１５２の機能は現存している導電期間
の間に電流値を測定すること、およびこの期間の間にＪ
″Ｉｓｉおよびｆｌ、の値の差を積分器６０に与えるこ
とである。

信号ＩＮＴを出力する積分器６０の機能は過去の電流誤
差を記憶すること、およびこれらの過去の累積誤差を現
在判定された誤差と組合わせることにより後続の導電期
間に対する補正を行なうことである。

ここで注意すべきことは、この実施例では第１０図の実
施例に含まれているタイマ４８、インバータ６８および
ゲート６６を用いていないことである。この実施例は第
１２図の実施例で使用できるということにも注意された
い。

各実施例で、回路の大部分は群すなわち並列の組の中の
ＧＴＯサイリスタの配列全体のために動作している。電
圧および平均電流を扱うすべての機能が配列に対して集
中されている。したがって、個々のＧＴＯサイリスタ（
スイッチングデバイス）毎に設けられている機能は第１
０図では、個別に関連するサンプルホールド回路（図示
した実施例ではサンプルホールド回路５０）、スイッチ
６２、積分器６０、除算器７０、タイマ４６およびゲー
ト７２だけである。残りの機能回路は配列全体のために
働く。第１２図の実施例では整流器８０およびバイアス
回路が付加されており、第１３図ではサンプルホールド
回路５０が積分器１５０に置き換えられている。この概
念は第１５図に示されている。第１５図には共通回路１
００と３個の個別回路１０２，１０４および１０６が示
されている。各個別回路はサンプルホールド回路（たと
えば回路５０または積分器１５０）を含んでおり、アン
ドゲート（たとえばゲート７２）まで伸びている。

実施例により本発明の説明を行なってきたが、その変形
は当業者は容易に考え得る。ＧＴＯサイリスタ以外のス
イッチングデバイスにも適用可能であることは前に述べ
た。また、図示した３個よりも少ない数または多い数の
並列配列にも適用可能である。各並列脚部の単一のスイ
ッチングデバイスを直列接続した複数のデバイスに置き
換え得ることも前に述べた。本発明を理解が容易なアナ
ログ構成で説明してきたが、等価なディジタル構成（た
とえば積分機能のためにカウンタを使用するなど）も本
発明の範囲内に入るものと考えなければならない。また
説明のために交流電圧源と直流電流源を選定したが、電
源の性質は本発明にとって重要なことではない。すなわ
ち、両方の電源とも交流または直流とすることができ、
あるいは電流源を交流または直流の電圧源とすることが
できる。したがって、本発明は図示し説明してきた特定
の実施例に限定されるものでなく、本発明の趣旨と範囲
に入るこのような変形はすべて請求の範囲に包含される
と解すべきである。

【図面の簡単な説明】

第１図は本発明を用いた代表的な電力スイッチング装置
の概略構成図である。第２図は第１図のブリッジ回路の
一部を更に詳細に示した、本発明の理解に有用な概略回
路図である。第３図乃至第８図は本発明の理解に有用な
種々の回路関係を示すグラフである。第９図は第２図の
一部の回路を示して、本発明で用いられる信号の導出を
例示する概略回路図である。第１０図は本発明の第１の
実施例の構成を示すブロック図である。第１１図は第１
０図の構成の動作を理解するのに有用な同じ時間軸で描
かれた一連の波形を示す時間線図である。第１２図は本
発明の第２の実施例を示すブロック図である。第１３図
は本発明の第３の実施例を示すブロック図である。第１
４図は第１３図の構成を理解するのに有用な同じ時間軸
で描かれた一連の波形を示す時間線図である。第１５図
は３個の並列接続されたスイッチングデバイスをそなえ
た装置に対する本発明の概念の適用を示すブロック図で
ある。 ［主な符号の説明］ １２・・・交流電圧源、 １６・・・直流電流源、 ２６・・・電流平衡機能回路、 ３４ａ、３４ｂ、３４Ｃ・・・電流検知手段、３８・・
・電圧検出器、 ４６・・・タイマ、 ５０．５２・・・サンプルホールド回路、５３．５４．
５５・・・抵抗、 ５８・・・加算結合器、 ６０・・・積分器、 ７０・・・Ｘ／Ｙ除算器、 ７２・・・アンドゲート、 １５０．１５２・・・積分器、 Ｇｌａ”　ｌｂ”　ｌｃ・・・ＧＴＯサイリスタ。

Claims (1)

【特許請求の範囲】
1. １．２つの電源の間に並列に接続されていて、同時に導
   電状態となるように構成され、かつ各々はそれぞれの制
   御信号の印加に応答して個別に導電状態とされる複数の
   スイッチングデバイスを用いる型式の電力スイッチング
   システムで、上記スイッチングデバイス内で電流平衡を
   維持するように上記スイッチングデバイスを制御する方
   法に於いて、 （ａ）各スイッチングデバイス中の電流の大きさをそれ
   ぞれ表わす個別電流信号を発生するステップ、 （ｂ）上記複数のスイッチングデバイスの平均電流を表
   わす平均電流信号を発生するステップ、 （ｃ）上記個別電流信号の１つと上記平均電流信号との
   差の関数として差信号を発生するステップ、および （ｄ）上記個別電流信号の１つに関連するスイッチング
   デバイスに対する次の制御信号の印加時点を、上記複数
   のスイッチングデバイスの残りのスイッチングデバイス
   に対するそれぞれの次の制御信号の印加時点に対して上
   記差信号の関数として選択的に調節するステップ、 を含むことを特徴とする制御方法。 ２、上記の差信号を発生するステップおよび上記の印加
   時点を調節するステップが上記複数のデバイスの各々に
   対して別々に行なわれる請求項１記載の制御方法。 ３、上記の差信号を発生するステップが、 （イ）所定の時点で上記個別電流信号の１つと上記平均
   電流信号とを組み合わせることによって誤差信号を作成
   するステップ、および （ロ）上記誤差信号を積分することにより上記差信号を
   作成するステップを含む請求項１記載の制御方法。 ４、上記所定の時点が、上記の複数のスイッチングデバ
   イスの正規のターンオン時点から所定の期間後に遅延さ
   せることによって決定される請求項３記載のデバイス制
   御方法。 ５、上記所定の時点が、 （イ）上記の複数のスイッチングデバイスの両端間の順
   方向電圧が所定の最小値を超えたことを判定するステッ
   プ、および （ロ）上記判定ステップの後、所定期間遅延させるステ
   ップによって決定される請求項３記載の制御方法。 ６、（イ）実質的にゼロの大きさの差信号に応答して、
   次の制御信号を第１の時点に上記デバイスのうちの対応
   する１個のデバイスに印加し、 （ロ）平均電流より大きいことを示す差信号に応答して
   、次の制御信号を上記第１の時点から時間遅延された時
   点に上記デバイスのうちの対応する１個に印加し、 （ハ）平均電流より小さいことを示す差信号に応答して
   、次の制御信号を上記第１の時点から時間を進めた時点
   に印加する、請求項１記載の制御方法。 ７、上記の遅延時間および進み時間の量が上記差信号の
   大きさに比例している請求項６記載の制御方法。 ８、（イ）上記複数のスイッチングデバイスの両端間の
   順方向電圧に比例した電圧信号を供給するステップ、お
   よび （ロ）上記電圧信号の関数として上記差信号の効果を修
   正するステップを含む請求項１記載の制御方法。 ９、（イ）上記複数のスイッチングデバイスの両端間の
   順方向電圧に比例した電圧信号を供給するステップ、お
   よび （ロ）上記電圧信号の関数として上記差信号の効果を修
   正するステップを含む請求項３記載の制御方法。 １０、（イ）上記複数のスイッチングデバイスの両端間
   の順方向電圧に比例した電圧信号を供給するステップ、
   および （ロ）上記電圧信号の関数として上記差信号の効果を修
   正するステップを含む請求項４記載の制御方法。 １１、（イ）上記複数のスイッチングデバイスの両端間
   の順方向電圧に比例した電圧信号を供給するステップ、
   および （ロ）上記電圧信号の関数として上記差信号の効果を修
   正するステップを含む請求項５記載の制御方法。 １２、平均電流値よりも大きいことを表わす差信号だけ
   を認識し、その場合、上記の印加時点を調節するステッ
   プがこのような差信号に関連する個々の上記デバイスに
   対してだけ有効であって、上記制御信号を印加する正規
   の時点から次の制御信号の印加時点を遅らせるように作
   用する請求項１記載の制御方法。 １３、上記の遅延時間の量が上記差信号の値に比例して
   いる請求項１２記載の制御方法。１４、上記の差信号を
   発生するステップが、 （イ）導電期間の間に上記個別電流信号のうちの１つの
   個別電流信号を積分することにより第１の積分電流信号
   を供給するステップ、 （ロ）同じ導電期間の間に上記平均電流信号を積分する
   ことにより第２の積分電流信号を供給するステップ、 （ハ）上記第１および第２の積分電流信号を組合わせる
   ことにより上記導電期間に対する誤差信号を発生するス
   テップ、ならびに （ニ）上記複数のスイッチングデバイスに対して相次ぐ
   導電期間に作成される誤差信号をそれぞれ積分すること
   により上記差信号を発生するステップを含む請求項１記
   載の制御方法。 １５、上記の差信号を発生するステップと印加時間を調
   節するステップとが上記複数のスイッチングデバイスの
   各デバイスに対して別々に行なわれる請求項１４記載の
   制御方法。１６、（イ）上記複数のスイッチングデバイ
   スの両端間の順方向電圧に比例する電圧信号を供給する
   ステップ、および （ロ）上記電圧信号の関数として上記差信号の効果を修
   正するステップを含む請求項１４記載の制御方法。 １７、２つの電源の間で電力を伝達するためのスイッチ
   ング装置に於いて、 （ａ）上記電源間に伝達される電力を制御するために並
   列に接続されて上記電源間に配置された少なくとも一組
   のスイッチングデバイスであって、同時に導電状態とな
   るように構成され、かつ各々は個別制御信号の印加に応
   答して個々に導電状態とされる一組のスイッチングデバ
   イス、 （ｂ）上記一組のデバイスの各デバイスの電流を表わす
   個別電流信号を供給する手段、 （ｃ）上記個別電流信号の平均値を表わす平均電流信号
   を供給する手段、 （ｄ）個別電流信号と平均電流信号との差の関数として
   差信号を作成する手段、 （ｅ）上記デバイスのうちの関連する１個のデバイスを
   導電状態とするように動作する制御信号を発生する手段
   、および （ｆ）上記差信号に応答して、上記デバイスのうちの関
   連する１個のデバイスへの上記制御信号の印加の時点を
   所定の基準に対して変えて、これにより上記デバイス内
   の電流値の差を小さくする手段、 を含むことを特徴とするスイッチング装置。 １８、上記デバイスがサイリスタである請求項１７記載
   のスイッチング装置。 １９、上記サイリスタがゲートタンオフ型のサイリスタ
   である請求項１８記載のスイッチング装置。 ２０、個別電流信号の各々に関して差信号を作成する手
   段、および上記差信号に応答して上記各スイッチングデ
   バイスに対する制御信号をそれぞれ作成する手段を含む
   請求項１７記載のスイッチング装置。 ２１、上記の差信号を作成する手段が、 （イ）上記個別電流信号のうちの１つの個別電流信号と
   上記平均電流信号とを組合わせることにより誤差信号を
   作成する手段、および （ロ）上記誤差信号を積分することにより上記差信号を
   供給する手段を含む請求項１７記載のスイッチング装置
   。 ２２、上記差信号に応答して上記制御信号を供給する時
   点を調節するタイミング手段を含む請求項２１記載のス
   イッチング装置。 ２３、上記差出力信号の各々にそれぞれ応答して上記制
   御信号の印加時点を調節するタイミング手段を含む請求
   項２０記載のスイッチング装置。 ２４、上記タイミング手段が上記制御信号を作成する未
   補正の時点を選択的に進めるか遅らせるように上記制御
   信号のタイミングを調節する請求項２３記載のスイッチ
   ング装置。２５、上記タイミング手段が上記制御信号を
   作成する未補正の時点に対して上記制御信号を遅延させ
   る請求項２３記載のスイッチング装置。 ２６、上記の差信号を作成する手段が上記差信号の作成
   時点を定めるための遅延手段を含む請求項１７記載のス
   イッチング装置。 ２７、上記遅延手段が調整可能である請求項２６記載の
   スイッチング装置。 ２８、上記遅延手段が上記各個別電流信号および上記平
   均電流信号に対するタイマおよびサンプルホールド回路
   を含む請求項２６記載のスイッチング装置。 ２９、上記遅延手段が上記サンプルホールド回路の内容
   を印加する時点を定める出力を供給するために調整可能
   である請求項２８記載のスイッチング装置。 ３０、導電状態となる前の上記一組のスイッチングデバ
   イスの両端間の電圧を表わす電圧信号を発生する手段、
   および上記電圧信号が所定の振幅に達するまで上記遅延
   手段の動作の開始を防止する手段を含む請求項２８記載
   のスイッチング装置。 ３１、導電状態となる前の上記−組のスイッチングデバ
   イスの両端間の電圧を表わす電圧信号発生手段、および
   上記電圧信号に応答して上記タイミング手段への印加の
   前に上記差の値を変える利得手段を含む請求項２２記載
   のスイッチング装置。 ３２、上記の差信号を作成する手段が、 （イ）導電期間の間に個別電流信号に応答して第１の積
   分された電流信号を供給する第１の積分手段、 （ロ）上記導電期間の間に上記平均電流信号に応答して
   第２の積分された電流信号を供給する第２の積分手段、 （ハ）上記第１および第２の積分された信号を組合わせ
   て、それらの間の差の関数として誤差信号を作成する手
   段、ならびに （ニ）上記複数の相次ぐ導電期間の間、上記誤差信号を
   積分することにより上記差信号を作成する手段を含む請
   求項１７記載のスイッチング装置。 ３３、上記個別電流信号の各々に関する差信号を作成す
   る手段、および上記差信号に応答して上記各スイッチン
   グデバイスに対する制御信号をそれぞれ作成する手段を
   含む請求項３２記載のスイッチング装置。