WO2018100647A1 - ゲート駆動回路 - Google Patents

ゲート駆動回路 Download PDF

Info

Publication number
WO2018100647A1
WO2018100647A1 PCT/JP2016/085424 JP2016085424W WO2018100647A1 WO 2018100647 A1 WO2018100647 A1 WO 2018100647A1 JP 2016085424 W JP2016085424 W JP 2016085424W WO 2018100647 A1 WO2018100647 A1 WO 2018100647A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate
semiconductor switching
gate driver
switching elements
potential difference
Prior art date
Application number
PCT/JP2016/085424
Other languages
English (en)
French (fr)
Inventor
昇太 斉藤
啓介 中本
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to CN201680091131.2A priority Critical patent/CN109983699B/zh
Priority to PCT/JP2016/085424 priority patent/WO2018100647A1/ja
Priority to DE112016007486.7T priority patent/DE112016007486T5/de
Priority to JP2018553551A priority patent/JPWO2018100647A1/ja
Priority to US16/317,691 priority patent/US10505536B2/en
Publication of WO2018100647A1 publication Critical patent/WO2018100647A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Definitions

  • the present invention relates to a gate drive circuit for driving a plurality of semiconductor switching elements connected in parallel.
  • Semiconductor switching elements are used for inverter control of railways or electric power transmission. When a plurality of semiconductor switching elements connected in parallel are operated, current imbalance occurs due to characteristic variation between the elements.
  • FIG. 4 is a diagram showing a turn-on switching waveform of two semiconductor switching elements connected in parallel.
  • FIG. 5 is a diagram showing turn-off switching waveforms of two semiconductor switching elements connected in parallel.
  • I1 and I2 are currents flowing through the two semiconductor switching elements, VGE is a gate-emitter voltage, and VCE is a collector-emitter voltage. 4 and 5 that the currents I1 and I2 are unbalanced.
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a gate driving circuit capable of suppressing variations in switching loss.
  • a gate driving circuit includes a plurality of gate driver units that respectively drive a plurality of semiconductor switching elements connected in parallel, and a control circuit that controls the plurality of gate driver units.
  • a gate driver that supplies a gate voltage to the gate of the corresponding semiconductor switching element, and a potential difference measuring unit that measures a potential difference generated by the wiring inductance on the emitter side of the corresponding semiconductor switching element for each cycle of the output frequency.
  • the control circuit adjusts the gate voltage supplied by the gate driver of each gate driver unit so that the potential difference of the plurality of semiconductor switching elements is the same during a turn-on or turn-off switching operation. It is characterized by that.
  • the gate voltage supplied by the gate driver of each gate driver unit is adjusted so that the potential difference generated by the wiring inductance on the emitter side of the plurality of semiconductor switching elements during the turn-on or turn-off switching operation becomes the same. .
  • di / dt of each semiconductor switching element can be equalized, the current imbalance at the time of a parallel connection operation
  • a gate drive circuit according to an embodiment of the present invention will be described with reference to the drawings.
  • the same or corresponding components are denoted by the same reference numerals, and repeated description may be omitted.
  • FIG. 1 is a diagram showing a gate drive circuit according to Embodiment 1 of the present invention.
  • Semiconductor switching elements SW1 and SW2 used for power conversion or control are connected in series with each other.
  • a plurality of pairs of the semiconductor switching elements SW1 and SW2 are connected in parallel.
  • the plurality of gate driver units 3 and 4 drive the plurality of semiconductor switching elements SW1 and SW2 connected in parallel, respectively.
  • An inductance L is a load inductance when the semiconductor switching elements SW1 and SW2 are switched.
  • the control circuit 5 controls the plurality of gate driver units 3 and 4.
  • a diode D1 is connected in antiparallel to the semiconductor switching element SW1.
  • a gate electrode 1a is connected to the gate of the semiconductor switching element SW1.
  • a collector electrode 1b and a collector auxiliary electrode 1c are connected to the collector of the semiconductor switching element SW1.
  • the collector electrode 1b and the emitter electrode 1d are used when a main current flows in a parallel circuit.
  • the wiring inductance between the emitter of the semiconductor switching element SW1 and the emitter electrode 1d is L1.
  • the wiring inductance between the emitter of the semiconductor switching element SW1 and the emitter auxiliary electrode 1e is L2.
  • the wiring inductance between the emitter electrode 1d and the emitter auxiliary electrode 1f is L3.
  • the configuration on the semiconductor switching element SW2 side is the same.
  • the gate driver unit 3 receives a signal from the input electrode 3a.
  • the electrodes 3b, 3c, 3d and 3e of the gate driver unit 3 are connected to the collector auxiliary electrode 1c, gate electrode 1a, emitter auxiliary electrode 1e and emitter auxiliary electrode 1f of the semiconductor switching element SW1, respectively.
  • FIG. 2 is an enlarged view of a part of FIG.
  • the gate driver unit 3 includes a gate driver 6 and a potential difference measuring unit 7.
  • the gate driver 6 supplies a gate voltage to the gate of the corresponding semiconductor switching element SW1.
  • the potential difference measuring unit 7 measures the potential difference Va generated by the wiring inductance between the emitter auxiliary electrodes 1e and 1f on the emitter side of the corresponding semiconductor switching element SW1 for each cycle of the output frequency.
  • the configuration of the gate driver unit 4 is also the same.
  • the control circuit 5 adjusts the gate voltage VGE supplied by the gate driver 6 of each of the gate driver units 3 and 4 so that the potential difference Va between the plurality of semiconductor switching elements SW1 and SW2 during the turn-on switching operation is the same.
  • the control circuit 5 is realized by a processing circuit such as a CPU or a system LSI that executes a program stored in a memory.
  • a plurality of processing circuits may cooperate to execute the above function.
  • each gate driver unit has the same potential difference Va generated by the wiring inductance L1 on the emitter side of the plurality of semiconductor switching elements SW1 and SW2 during the turn-on switching operation.
  • the gate voltage supplied by the gate drivers 3 and 4 is adjusted.
  • control circuit 5 is supplied by the gate drivers 6 of the gate driver units 3 and 4 so that the potential difference Va between the plurality of semiconductor switching elements SW1 and SW2 during the turn-off switching operation is not the same.
  • the gate voltage VGE may be adjusted. Even in this case, the above-described effects can be obtained.
  • control circuit 5 adjusts the gate voltage supplied by the gate driver 6 of each of the gate driver units 3 and 4 so that the timing at which the potential difference Va between the plurality of semiconductor switching elements SW1 and SW2 is generated is the same. Good. As a result, the turn-on or turn-off timing of each semiconductor switching element can be made uniform, so that variations in switching loss can be suppressed.
  • FIG. FIG. 3 is an enlarged view of a part of the gate drive circuit according to the second embodiment of the present invention.
  • the gate driver unit 3 measures a collector-emitter potential difference that measures a collector-emitter voltage VCEsat, which is a voltage between the collector auxiliary electrode 1c and the emitter auxiliary electrode 1f of the corresponding semiconductor switching element SW1, for each cycle of the output frequency.
  • a measurement unit 8 is further included.
  • the configuration of the gate driver unit 4 is also the same.
  • the control circuit 5 sets the gate voltage VGE supplied by the gate driver 6 of each of the gate driver units 3 and 4 so that the collector-emitter voltages VCEsat of the plurality of semiconductor switching elements SW1 and SW2 at the time of steady on are the same. adjust. Thereby, the variation in the loss at the time of steady ON can be suppressed.
  • the plurality of semiconductor switching elements SW1 and SW2 are Si-transistors, Si-MOSFETs, or Si-IGBTs.
  • the plurality of semiconductor switching elements SW1 and SW2 are not limited to those formed of silicon, but may be formed of a wide band gap semiconductor having a larger band gap than silicon.
  • the wide band gap semiconductor is, for example, silicon carbide, a gallium nitride-based material, or diamond.
  • a power semiconductor element formed of such a wide band gap semiconductor can be miniaturized because of its high voltage resistance and allowable current density. By using this miniaturized element, a semiconductor module incorporating this element can also be miniaturized.
  • the heat resistance of the element is high, the heat dissipating fins of the heat sink can be miniaturized and the water cooling part can be air cooled, so that the semiconductor module can be further miniaturized.
  • the power loss of the element is low and the efficiency is high, the efficiency of the semiconductor module can be increased.
  • SW1, SW2 Semiconductor switching element 3, 4 Gate driver unit, 5 Control circuit, 6 Gate driver, 7 Potential difference measuring unit, 8 Collector-emitter potential difference measuring unit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

複数のゲートドライバユニット（３，４）が、並列に接続された複数の半導体スイッチング素子（ＳＷ１，ＳＷ２）をそれぞれ駆動する。制御回路（５）が複数のゲートドライバユニット（３，４）を制御する。ゲートドライバユニット（３，４）は、対応する半導体スイッチング素子（ＳＷ１，ＳＷ２）のゲートにゲート電圧を供給するゲートドライバ（６）と、対応する半導体スイッチング素子（ＳＷ１，ＳＷ２）のエミッタ側の配線インダクタンスにより発生する電位差（Ｖａ）を出力周波数の１周期ごとに測定する電位差測定部（７）とを有する。制御回路（５）は、ターンオン又はターンオフのスイッチング動作時の複数の半導体スイッチング素子（ＳＷ１，ＳＷ２）の電位差（Ｖａ）が互いに同じになるように、各ゲートドライバユニット（３，４）のゲートドライバ（６）が供給するゲート電圧（ＶＧＥ）を調整する。

Description

ゲート駆動回路
　本発明は、並列に接続された複数の半導体スイッチング素子を駆動するゲート駆動回路に関する。
　電鉄又は電力送電のインバーター制御に半導体スイッチング素子が用いられる。並列に接続された複数の半導体スイッチング素子を動作させた場合に素子間の特性バラツキにより電流アンバランスが発生する。
　図４は、並列に接続された２つの半導体スイッチング素子のターンオンスイッチング波形を示す図である。図５は、並列に接続された２つの半導体スイッチング素子のターンオフスイッチング波形を示す図である。Ｉ１，Ｉ２は２つの半導体スイッチング素子を流れる電流、ＶＧＥはゲート－エミッタ間電圧、ＶＣＥはコレクタ－エミッタ間電圧である。図４，５から電流Ｉ１，Ｉ２にアンバランスが発生していることが分かる。
日本特開２０１２－２４９２２４号公報
　電流アンバランス発生時に各半導体スイッチング素子で発生損失がばらつくという問題があった。また、並列に接続された複数の半導体スイッチング素子のコレクタ－エミッタ間電圧ＶＣＥを検出してゲート信号のタイミングを調整する技術が提案されている（例えば、特許文献１参照）。しかし、コレクタ－エミッタ間電圧ＶＣＥは理論的には同一となるため、ｄｉ／ｄｔのばらつきを正確にモニタリングすることはできなかった。
　本発明は、上述のような課題を解決するためになされたもので、その目的はスイッチング損失のバラツキを抑えることができるゲート駆動回路を得るものである。
　本発明に係るゲート駆動回路は、並列に接続された複数の半導体スイッチング素子をそれぞれ駆動する複数のゲートドライバユニットと、前記複数のゲートドライバユニットを制御する制御回路とを備え、各ゲートドライバユニットは、対応する前記半導体スイッチング素子のゲートにゲート電圧を供給するゲートドライバと、対応する前記半導体スイッチング素子のエミッタ側の配線インダクタンスにより発生する電位差を出力周波数の１周期ごとに測定する電位差測定部とを有し、前記制御回路は、ターンオン又はターンオフのスイッチング動作時の前記複数の半導体スイッチング素子の前記電位差が互いに同じになるように、各ゲートドライバユニットの前記ゲートドライバが供給する前記ゲート電圧を調整することを特徴とする。
　本発明では、ターンオン又はターンオフのスイッチング動作時の複数の半導体スイッチング素子のエミッタ側の配線インダクタンスにより発生する電位差が互いに同じになるように、各ゲートドライバユニットのゲートドライバが供給するゲート電圧を調整する。これにより、各半導体スイッチング素子のｄｉ／ｄｔを揃えることができるため、並列接続動作時の電流アンバランスを抑制し、スイッチング損失のバラツキを抑えることができる。
本発明の実施の形態１に係るゲート駆動回路を示す図である。 図１の一部を拡大した図である。 本発明の実施の形態２に係るゲート駆動回路の一部を拡大した図である。 並列に接続された２つの半導体スイッチング素子のターンオンスイッチング波形を示す図である。 並列に接続された２つの半導体スイッチング素子のターンオフスイッチング波形を示す図である。
　本発明の実施の形態に係るゲート駆動回路について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、本発明の実施の形態１に係るゲート駆動回路を示す図である。電力変換又は制御に用いられる半導体スイッチング素子ＳＷ１，ＳＷ２が互いに直列に接続されている。この半導体スイッチング素子ＳＷ１，ＳＷ２のペアが複数並列に接続されている。複数のゲートドライバユニット３，４が、並列に接続された複数の半導体スイッチング素子ＳＷ１，ＳＷ２をそれぞれ駆動する。インダクタンスＬは半導体スイッチング素子ＳＷ１，ＳＷ２がスイッチングする際の負荷インダクタンスである。制御回路５が複数のゲートドライバユニット３，４を制御する。
　半導体スイッチング素子ＳＷ１に逆並列にダイオードＤ１が接続されている。半導体スイッチング素子ＳＷ１のゲートにゲート電極１ａが接続されている。半導体スイッチング素子ＳＷ１のコレクタにコレクタ電極１ｂ及びコレクタ補助電極１ｃが接続されている。コレクタ電極１ｂ及びエミッタ電極１ｄは並回路においてメイン電流を流す際に使用される。半導体スイッチング素子ＳＷ１のエミッタとエミッタ電極１ｄとの間の配線インダクタンスがＬ１である。半導体スイッチング素子ＳＷ１のエミッタとエミッタ補助電極１ｅとの間の配線インダクタンスがＬ２である。エミッタ電極１ｄとエミッタ補助電極１ｆとの間の配線インダクタンスがＬ３である。半導体スイッチング素子ＳＷ２側の構成も同様である。
　ゲートドライバユニット３には入力電極３ａから信号が入力される。ゲートドライバユニット３の電極３ｂ，３ｃ，３ｄ，３ｅはそれぞれ半導体スイッチング素子ＳＷ１のコレクタ補助電極１ｃ、ゲート電極１ａ、エミッタ補助電極１ｅ及びエミッタ補助電極１ｆに接続されている。
　図２は、図１の一部を拡大した図である。ゲートドライバユニット３は、ゲートドライバ６と電位差測定部７を有する。ゲートドライバ６は、対応する半導体スイッチング素子ＳＷ１のゲートにゲート電圧を供給する。電位差測定部７は、対応する半導体スイッチング素子ＳＷ１のエミッタ側のエミッタ補助電極１ｅ，１ｆ間にある配線インダクタンスにより発生する電位差Ｖａを出力周波数の１周期ごとに測定する。ゲートドライバユニット４の構成も同様である。
　Ｌ＝Ｖ＊ｄｉ／ｄｔの関係より、インダクタンスＬ１を介して流れる電流により発生する電位差Ｖａをモニタリングすることでターンオン又はターンオフのスイッチング動作時の各素子のｄｉ／ｄｔのばらつきを正確にモニタリングすることができる。
　制御回路５は、ターンオンのスイッチング動作時の複数の半導体スイッチング素子ＳＷ１，ＳＷ２の電位差Ｖａが互いに同じになるように、各ゲートドライバユニット３，４のゲートドライバ６が供給するゲート電圧ＶＧＥを調整する。制御回路５は、メモリに記憶されたプログラムを実行するＣＰＵ、システムＬＳＩ等の処理回路により実現される。また、複数の処理回路が連携して上記機能を実行してもよい。
　以上説明したように、本実施の形態では、ターンオンのスイッチング動作時の複数の半導体スイッチング素子ＳＷ１，ＳＷ２のエミッタ側の配線インダクタンスＬ１により発生する電位差Ｖａが互いに同じになるように、各ゲートドライバユニット３，４のゲートドライバが供給するゲート電圧を調整する。これにより、各半導体スイッチング素子ＳＷ１，ＳＷ２のｄｉ／ｄｔを揃えることができるため、並列接続動作時の電流アンバランスを抑制し、スイッチング損失のバラツキを抑えることができる。
　また、制御回路５は、ターンオンではなく、ターンオフのスイッチング動作時の複数の半導体スイッチング素子ＳＷ１，ＳＷ２の電位差Ｖａが互いに同じになるように、各ゲートドライバユニット３，４のゲートドライバ６が供給するゲート電圧ＶＧＥを調整してもよい。この場合でも上述の効果を得ることができる。
　また、制御回路５は、複数の半導体スイッチング素子ＳＷ１，ＳＷ２の電位差Ｖａが発生するタイミングが同じになるように、各ゲートドライバユニット３，４のゲートドライバ６が供給するゲート電圧を調整してもよい。これにより、各半導体スイッチング素子のターンオン又はターンオフのタイミングを揃えることができるため、スイッチング損失のバラツキを抑えることができる。
実施の形態２．
　図３は、本発明の実施の形態２に係るゲート駆動回路の一部を拡大した図である。ゲートドライバユニット３は、対応する半導体スイッチング素子ＳＷ１のコレクタ補助電極１ｃとエミッタ補助電極１ｆとの間の電圧であるコレクタ－エミッタ間電圧ＶＣＥｓａｔを出力周波数の１周期ごとに測定するコレクタ－エミッタ間電位差測定部８を更に有する。ゲートドライバユニット４の構成も同様である。
　制御回路５は、定常オン時の複数の半導体スイッチング素子ＳＷ１，ＳＷ２のコレクタ－エミッタ間電圧ＶＣＥｓａｔが互いに同じになるように、各ゲートドライバユニット３，４のゲートドライバ６が供給するゲート電圧ＶＧＥを調整する。これにより、定常オン時の損失のバラツキを抑えることができる。
　なお、実施の形態１，２において、複数の半導体スイッチング素子ＳＷ１，ＳＷ２はＳｉ－トランジスタ、Ｓｉ－ＭＯＳＦＥＴ又はＳｉ－ＩＧＢＴである。ただし、複数の半導体スイッチング素子ＳＷ１，ＳＷ２は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成されたパワー半導体素子は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された素子を用いることで、この素子を組み込んだ半導体モジュールも小型化できる。また、素子の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、素子の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。
ＳＷ１，ＳＷ２　半導体スイッチング素子、３，４　ゲートドライバユニット、５　制御回路、６　ゲートドライバ、７　電位差測定部、８　コレクタ－エミッタ間電位差測定部

Claims (5)

  1. 　並列に接続された複数の半導体スイッチング素子をそれぞれ駆動する複数のゲートドライバユニットと、
    　前記複数のゲートドライバユニットを制御する制御回路とを備え、
    　各ゲートドライバユニットは、
    　対応する前記半導体スイッチング素子のゲートにゲート電圧を供給するゲートドライバと、
    　対応する前記半導体スイッチング素子のエミッタ側の配線インダクタンスにより発生する電位差を出力周波数の１周期ごとに測定する電位差測定部とを有し、
    　前記制御回路は、ターンオン又はターンオフのスイッチング動作時の前記複数の半導体スイッチング素子の前記電位差が互いに同じになるように、各ゲートドライバユニットの前記ゲートドライバが供給する前記ゲート電圧を調整することを特徴とするゲート駆動回路。
  2. 　前記制御回路は、前記複数の半導体スイッチング素子の前記電位差が発生するタイミングが同じになるように、各ゲートドライバユニットの前記ゲートドライバが供給する前記ゲート電圧を調整することを特徴とする請求項１に記載のゲート駆動回路。
  3. 　各ゲートドライバユニットは、対応する前記半導体スイッチング素子のコレクタ－エミッタ間電圧を出力周波数の１周期ごとに測定するコレクタ－エミッタ間電位差測定部を更に有し、
    　前記制御回路は、定常オン時の前記複数の半導体スイッチング素子の前記コレクタ－エミッタ間電圧が互いに同じになるように、各ゲートドライバユニットの前記ゲートドライバが供給する前記ゲート電圧を調整することを特徴とする請求項１又は２に記載のゲート駆動回路。
  4. 　前記複数の半導体スイッチング素子はＳｉ－トランジスタ、Ｓｉ－ＭＯＳＦＥＴ又はＳｉ－ＩＧＢＴであることを特徴とする請求項１～３の何れか１項に記載のゲート駆動回路。
  5. 　前記複数の半導体スイッチング素子はワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１～３の何れか１項に記載のゲート駆動回路。
PCT/JP2016/085424 2016-11-29 2016-11-29 ゲート駆動回路 WO2018100647A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201680091131.2A CN109983699B (zh) 2016-11-29 2016-11-29 栅极驱动电路
PCT/JP2016/085424 WO2018100647A1 (ja) 2016-11-29 2016-11-29 ゲート駆動回路
DE112016007486.7T DE112016007486T5 (de) 2016-11-29 2016-11-29 Gate-Ansteuerschaltung
JP2018553551A JPWO2018100647A1 (ja) 2016-11-29 2016-11-29 ゲート駆動回路
US16/317,691 US10505536B2 (en) 2016-11-29 2016-11-29 Gate driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/085424 WO2018100647A1 (ja) 2016-11-29 2016-11-29 ゲート駆動回路

Publications (1)

Publication Number Publication Date
WO2018100647A1 true WO2018100647A1 (ja) 2018-06-07

Family

ID=62242357

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/085424 WO2018100647A1 (ja) 2016-11-29 2016-11-29 ゲート駆動回路

Country Status (5)

Country Link
US (1) US10505536B2 (ja)
JP (1) JPWO2018100647A1 (ja)
CN (1) CN109983699B (ja)
DE (1) DE112016007486T5 (ja)
WO (1) WO2018100647A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7106725B1 (ja) * 2021-07-01 2022-07-26 東芝エレベータ株式会社 制御装置および電流アンバランス調整方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004187360A (ja) * 2002-11-29 2004-07-02 Toshiba Corp 電圧駆動型スイッチング素子のゲ−ト駆動回路および半導体モジュ−ル
JP2012213294A (ja) * 2011-03-31 2012-11-01 Meidensha Corp 半導体スイッチ回路の電圧バランス回路
JP2015050925A (ja) * 2013-08-31 2015-03-16 フリースケール セミコンダクター インコーポレイテッド 半導体スイッチング素子のターンオフを制御するための方法および回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4848714B2 (ja) * 2005-09-21 2011-12-28 富士電機株式会社 半導体電力変換装置
JP5460519B2 (ja) * 2010-08-09 2014-04-02 本田技研工業株式会社 半導体素子の駆動装置及び方法
EP2424112B1 (en) * 2010-08-23 2015-07-01 ABB Research Ltd Current balancing of parallel connected semiconductor components
JP5712794B2 (ja) 2011-05-31 2015-05-07 株式会社明電舎 ゲートタイミング制御回路
US9356515B2 (en) * 2012-09-14 2016-05-31 Freescale Semiconductor, Inc. Power switching device, three phase bridge inverter, and method of operating a power switching device
CA2907472C (en) * 2013-04-04 2017-05-02 Tm4 Inc. Commutation cell and compensation circuit therefor
US9882465B2 (en) * 2013-11-14 2018-01-30 Tm4 Inc. Commutation cell, power converter and compensation circuit having dynamically controlled voltage gains
US9819339B2 (en) * 2015-05-13 2017-11-14 Infineon Technologies Austria Ag Method and circuit for reducing collector-emitter voltage overshoot in an insulated gate bipolar transistor
KR102578357B1 (ko) * 2016-12-16 2023-09-15 현대자동차주식회사 회로 소자 보호 회로, 상기 회로 소자 보호 회로가 설치된 차량, 회로 소자 보호 방법 및 차량의 제어 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004187360A (ja) * 2002-11-29 2004-07-02 Toshiba Corp 電圧駆動型スイッチング素子のゲ−ト駆動回路および半導体モジュ−ル
JP2012213294A (ja) * 2011-03-31 2012-11-01 Meidensha Corp 半導体スイッチ回路の電圧バランス回路
JP2015050925A (ja) * 2013-08-31 2015-03-16 フリースケール セミコンダクター インコーポレイテッド 半導体スイッチング素子のターンオフを制御するための方法および回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7106725B1 (ja) * 2021-07-01 2022-07-26 東芝エレベータ株式会社 制御装置および電流アンバランス調整方法

Also Published As

Publication number Publication date
CN109983699A (zh) 2019-07-05
DE112016007486T5 (de) 2019-08-08
US20190273492A1 (en) 2019-09-05
JPWO2018100647A1 (ja) 2019-06-24
CN109983699B (zh) 2023-07-14
US10505536B2 (en) 2019-12-10

Similar Documents

Publication Publication Date Title
US8471535B2 (en) Large current handling capable semiconductor switching device with suppression of short circuit damage and recovery current switching loss
US20180034358A1 (en) Method and device for controlling a voltage-controlled power semiconductor switch that can be switched off again
JP2009142070A (ja) 電力用半導体素子のゲート駆動方式
JP6988670B2 (ja) 駆動回路、パワーモジュール及び電力変換システム
JPWO2019038957A1 (ja) 制御回路および電力変換装置
CN109768787B (zh) 半导体装置及其驱动方法
US20230059002A1 (en) Semiconductor element drive device and power conversion apparatus
US20180212509A1 (en) Switching circuit
JP5646070B2 (ja) 電力用半導体素子のゲート駆動回路、および電力用半導体素子の駆動方法
US8552769B2 (en) Semiconductor device
WO2018100647A1 (ja) ゲート駆動回路
JP2019154134A (ja) ゲート駆動装置
JP7051008B2 (ja) 並列駆動装置及び電力変換装置
JP2018088639A (ja) スイッチング回路
JP6409982B2 (ja) 多相電力変換装置の制御回路
US20130293002A1 (en) Device comprising an electronic component with high switching speed
WO2016192799A1 (en) Parallel-coupled switching devices and switch-mode power converter
JP6729474B2 (ja) 半導体装置
WO2015019448A1 (ja) 半導体スイッチング装置
JP6561794B2 (ja) スイッチング回路
JP5791758B1 (ja) ゲート駆動回路
JP6686917B2 (ja) スイッチング素子の制御装置
JP5950961B2 (ja) ゲート駆動回路
US20110249478A1 (en) Power output stage for a pulse-controlled inverter
CN117792040A (zh) 一种并联架构功率模组同步控制系统及控制方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16922837

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018553551

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 16922837

Country of ref document: EP

Kind code of ref document: A1