JP2003088095A - 電力用半導体回路装置 - Google Patents

Abstract

(57)【要約】 【課題】 ほぼリアルタイムで電流変化を検出して電流
バランス、電圧バランスを良好に維持する電力用半導体
回路装置を提供する。 【解決手段】 電力用半導体回路装置は、電圧駆動型素
子（５４）と、素子のエミッタ側に挿入されて素子電流
の時間変化をトロイダルコイルにより検出する電流検出
器（５５）と、電流検出器の出力に接続され、電流検出
器出力を処理して素子電流の時間変化に応じた制御信号
を生成する信号処理回路（１５）と、素子のゲート近傍
に位置して、前記制御信号に応じてＯＮ／ＯＦＦ制御さ
れるスイッチ（５８、５９）を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電力用半導体素子
と、過電流に確実に感応する超薄型の電流検出器とを組
み合わせた電力用半導体回路装置に関する。

【０００２】

【従来の技術】電圧駆動型半導体素子を用いた電力用半
導体回路装置では、素子が寿命以外の理由で破壊に至る
ことがある。素子が破壊に至りやすい原因は、素子の使
用状況や接続態様に関係し、並列接続時と直列接続時で
は、様子が異なる。並列接続またはマルチチップ方式で
は、電流が特定の素子またはチップに片寄って流れるこ
とで破壊が生じる。直列接続では、特定の素子に電圧が
片寄ることで破壊が生じ、たとえ、並列接続や直列接続
で素子間の静特性や動特性が一致していることを確認し
ても、電力素子の物理的要因で生じる主回路インダクタ
ンスの増大やアンバランスで、電流の片寄りや電圧の片
寄りが生じ、破壊に至ることもある。

【０００３】また、短絡時の過電流や、主回路あるいは
スナバ回路のインダクタンス増大による過電圧も、素子
破壊の原因のひとつである。

【０００４】素子の並列接続や直列接続における電流、
電圧の片寄りによる破壊を回避するための、安易で比較
的確実な方法として、素子をディレーティングして使用
する方法がある。

【０００５】過電流や過電圧による破壊からの回避は、
比較的小容量の素子ではヒューズなどの保護機能を設け
るなどで実現できるが、大容量の素子になると、過電流
や過電圧からの検知、保護を正確に機能させるのは困難
である。

【０００６】以下に図１２〜１４を参照して、従来方式
での素子の並列接続時、直列接続時の破壊要因や、過電
流／過電圧からの保護機構の概略を説明する。

【０００７】図１２は、電圧駆動型素子２０１を並列接
続した従来の回路装置である。アノード（Ａ）側とカソ
ード（Ｋ）側にそれぞれ、コレクタ側浮遊インダクタン
ス２０２とエミッタ側浮遊インダクタンス２０３が挿入
され、駆動素子２０１のゲートに、バランス用ゲート抵
抗２０４とゲート抵抗２０５が接続されている。このよ
うな並列接続は、素子２０１に流れる電流の不均衡によ
る破壊を防止するためには、素子２０１の特性の均等
化、素子を含む回路構成要素の物理的要因で生じる浮遊
インダクタンスの均等化、ゲート信号を供給する導体長
さの均等化が必要である。

【０００８】図１３は、電圧駆動型素子２０６を直列接
続した従来の回路装置である。直列接続された各素子２
０６と並列に、スナバコンデンサ２０８、スナバダイオ
ード２０９、スナバ抵抗２１０から成るスナバ回路と、
分担抵抗２１１が挿入されている。素子２０６のゲート
には、ゲート抵抗２１２とゲート駆動回路２１３が信号
供給導体２１４を介して接続される。なお、２０７はア
ノードリアクトル、２は信号供給導体または光ファイバ
である。

【０００９】この直列接続回路で、各素子の分担電圧の
片寄りや、短絡事故時の各素子に流れる不平衡電流など
から破壊を防止するためには、並列回路と同様に、素子
の特性の統一、スナバ回路の低インダクタンス化とイン
ダクタンスの統一、リアクトル２０７の挿入、分担抵抗
２１１の低インピーダンス化などが必要である。

【００１０】図１４は、直列回路における各素子２１６
の過電圧保護機構を示す。スナバコンデンサ２１７、ス
ナバダイオード２１８、スナバ抵抗２１９で構成される
電圧バランス用のスナバ回路に加え、スイッチ２２３、
ダイオード２２１、ショットキーダイオード２２２が挿
入されている。２２０はゲート抵抗、２２４はゲート駆
動回路、２２５は信号供給導体、２２６は信号供給導体
または光ファイバである。この電力素子の過電圧保護で
は、素子２１６の耐圧以上に素子電圧が跳ね上がった場
合の破壊から素子を保護するために、異常時を想定して
主回路のインダクタンスを設定することや、確実に保護
機能を果たす部品の選定が必要である。

【００１１】

【発明が解決しようとする課題】上述した従来回路で
は、いずれの場合も煩雑な選別作業や、高度な設計技術
が必要とされる半面、保護の確実性が低いという問題が
あった。

【００１２】しかし、変換器などの大容量の回路装置で
は、電圧駆動型素子の並列接続や直列接続で動作の信頼
性を高めるには、電流の不平衡や過電圧などに起因する
破壊を防止し、確実に素子を保護する必要がある。

【００１３】そこで本発明は、従来のような煩雑な選別
や高度な設計技術を必要とせずに、スイッチング時の素
子電流の状態を、特殊な構成の電流検出器でほぼリアル
タイムで監視し、電流検出器の出力信号で電圧駆動素子
のゲート電圧を制御することによって、電流の不平衡や
過電圧を抑制する。この手法で、素子の破壊に至るよう
な危険な状態から回避して、大容量の変換器などにおい
ても動作の信頼性を向上することのできる電力用半導体
回路装置を提供する。

【００１４】また、上述した電流検出器を用いて，各素
子や各チップの特性に多少のばらつきがあっても、電流
バランスが良好に維持される電力用半導体回路装置を提
供する。

【００１５】

【課題を解決するための手段】上述した電力用半導体回
路装置を実現するために、本発明は、トロイダルコイル
を有する特殊な構成の電流検出器を電圧駆動型素子のエ
ミッタ側に挿入して、素子電流の時間変化を検出し、検
出した電流変化に基づいて、素子のゲート電圧を制御す
る。

【００１６】電流検出器は、第１および第２の誘電体面
を有する誘電体と、第１の誘電体面上に互いに離間して
配置される第１の短冊状導体と、第２の誘電体面上に互
いに離間して設けられる第２の短冊状導体と、誘電体を
貫通して第１の短冊状導体と第２の短冊状導体とを連続
的かつスパイダルに接続してコイルを形成するスルーホ
ールと、第１の誘電体面と第２の誘電対面の間に位置し
て、コイル内を走るリターン導体とを備える。

【００１７】具体的な態様として、本発明の第１の側面
では、並列接続された電圧駆動型素子に上述した電流検
出器を組み合わせた電力用半導体回路装置を提供する。
この半導体回路装置は、並列接続される複数の電圧駆動
型素子と、各素子のエミッタ側に挿入され、素子電流の
時間変化をトロイダルコイルにより検出する電流検出器
と、電流検出器の出力に接続され、電流検出器出力を処
理して素子電流の時間変化に応じた制御信号を生成する
ロジック回路と、制御信号に応じて素子のターンオン時
のゲート電圧を調整する第１スイッチと、制御信号に応
じて素子のターンオフ時のゲート電圧を調整する第２ス
イッチとを含む。

【００１８】制御信号に基づくスイッチのＯＮ／ＯＦＦ
制御により、素子のターンオン時、ターンオフ時のゲー
ト電圧が適切に調整されるので、素子の特性差や、主回
路の導体長さ、インダクタンスの増減などに厳密な注意
を払う必要がなくなる。

【００１９】本発明の第２の側面では、マルチチップ方
式に並列接続された電圧駆動型素子に上述した電流検出
器を組み合わせ、他と異なる動作特性の素子を不能動に
することによって電流バランスにすぐれた電力用半導体
回路装置を提供する。この半導体回路装置は、マルチチ
ップ方式に並列接続される複数の電圧駆動型素子と、各
素子のエミッタ側に挿入されて素子電流の時間変化をト
ロイダルコイルにより検出する電流検出器と、電流検出
器の出力に接続され、電流検出器出力が所定範囲内にな
い場合に制御信号を出力する判定回路と、判定回路の出
力に接続されて制御信号を受け取ったときに電圧駆動型
素子を不能動にするスイッチとを備える。

【００２０】マルチチップにおいて、特性の異なる素子
をあらかじめ除外してチップ内での電流の不平衡を排除
するので、素子破壊等が効果的に防止される。

【００２１】本発明の第３の側面では、直列接続された
電力駆動型素子に上述した電流検出器を組み合わせ、他
と異なる動作特性の素子を不能動にすることによって、
電圧バランスにすぐれた電力用半導体回路装置を提供す
る。この半導体回路装置は、直列接続された複数の電圧
駆動型素子と、各素子のエミッタ側に挿入されて素子電
流の時間変化をトロイダルコイルにより検出する電流検
出器と、電流検出器の出力に接続され、電流検出器出力
が所定範囲内にない場合に制御信号を出力する判定回路
と、判定回路の出力に接続されて制御信号を受け取った
ときに電圧駆動型素子を不能動にするスイッチとを備え
る。

【００２２】この半導体回路装置では、特性の異なる素
子を直列型回路からあらかじめ排除して分圧の不平衡を
排除するので、素子破壊等を効果的に防止することがで
きる。

【００２３】本発明の第４の側面では、電流検出器の出
力が所定レベルを超える場合に、素子のゲート−エミッ
タ間のスイッチを瞬間的にＯＮ／ＯＦＦ制御することに
より、素子のゲート電圧を微調整して、素子電圧の跳ね
上がりを抑制できる電力用半導体回路装置を提供する。
この半導体回路装置は、電圧駆動型素子と、この素子の
エミッタ側に挿入されて素子電流の時間変化をトロイダ
ルコイルにより検出する電流検出器と、電流検出器の出
力に接続され、電流検出器出力が所定範囲内にない場合
に制御信号を出力する判定回路と、判定回路の出力に接
続され、素子のゲート−エミッタ間に位置して制御信号
に応じた時間だけＯＮ／ＯＦＦ制御されるスイッチとを
備える。

【００２４】この装置では、動作特性の異なる素子を排
除するのではなく、その動作を許容範囲内に調整するこ
とによって、装置の信頼性を高める。

【００２５】本発明の第５の側面では、電圧駆動型素子
を直列接続した大電力用半導体回路装置において、直列
主回路のカソード側に接続された第１の電流検出器の出
力と、各素子のエミッタ側に接続された第２電流検出器
の出力とを比較することによって、各素子のゲート電圧
を最適に調整する。この半導体回路装置は、直列接続さ
れる複数の電圧駆動型素子と、直列接続される主回路の
カソード端に接続されて主回路電流の時間変化をトロイ
ダルコイルにより検出する第１の電流検出器と、各素子
のエミッタ側に挿入されて素子電流の時間変化をトロイ
ダルコイルにより検出する第２の電流検出器と、第１お
よび第２の電流検出器の出力を受け取って、第２の電流
検出器の出力が第１の電流検出器の出力と異なる場合に
制御信号を出力するコンパレータと、コンパレータの出
力に接続され、対応する前記素子のゲートエミッタ間に
位置して、制御信号に応じた時間だけＯＮ／ＯＦＦ制御
されるスイッチとを備える。

【００２６】各素子のゲート−エミッタ間でスイッチ制
御することにより、この素子の動作特性が主回路の動作
特性と整合するようにゲート電圧を調整することがで
き、電流の片寄りなどによる素子破壊を効果的に防止す
ることができる。

【００２７】本発明のその他の特徴、効果は、以下で図
面を参照して述べる詳細な説明によっていっそう明確に
なる。

【００２８】

【発明の実施の形態】本発明の実施の形態を述べる前
に、各実施形態で電圧駆動型素子と組み合わせて用いら
れる電流検出器について説明する。

【００２９】図１（ａ）は本発明で使用される電流検出
器１の一例を示す概略図であり、図１（ｂ）は図１
（ａ）のＸ−Ｘラインに沿った断面図である。図１に示
す電流検出器１は、中空４を有する円形の多層プリント
基板２にトロイダル状コイル５を形成したものである。

【００３０】電流検出器１は、中空４を有する誘電体３
の第１の誘電体面３ａに互いに離間して配置される第１
の短冊状導体６ａと、誘電体３の第２の誘電体面３ｂに
互いに離間して設けられる第２の短冊状導体６ｂと、誘
電体３を貫通して第１の短冊状導体と第２の短冊状導体
を連続的かつスパイダルに接続してコイル５を形成する
スルーホール７と、および第１の誘電体面と第２の誘電
対面の間に位置して、コイル内を走るリターン導体８を
備える。

【００３１】コイル５の始点は第１の出力端子であるＡ
端子に接続される。Ａ端子側から短冊導体６をスルーホ
ール７経由でスパイダル状にたどって、ほぼ一周したＣ
地点で、最後のスルーホール７はリターン導体８に接続
される。リターン導体８は、Ｃ地点から逆方向にコイル
内をほぼ一周して始点（Ａ端子）近傍のＤ地点に戻り、
このＤ地点からスルーホール７により第２の出力端（Ｂ
端子）に取り出される。

【００３２】図１は円形中空の電流検出器を例に示した
が、図２に示すような多角形状の電流検出器としてもよ
い。

【００３３】図３は、図１または２に示す電流検出器の
電気的な動作原理を説明する電気回路図であり、図４
は、測定対象である電流（たとえば電力変換器のパルス
電流＞）Ｉｐの時間変化率と、図３の回路における出力
抵抗Ｒo端の信号電圧との関係を示すグラフである。

【００３４】図３に示すように、円形コイルの中央を貫
通して流れる一次電流をＩｐ、コイルに流れる二次電流
をｉs 、一次電流と二次電流との間の相互インダクタン
スをＭとしたときに、式（１）の関係が成立する。

【００３５】 Ｎ₂（ｄΦ／ｄｔ）＝Ｍ（ｄＩp／ｄｔ）＝Ｌ（ｄｉs／ｄｔ）＋Ｒis （１） ここで、Ｎ₂ は短冊導体６ａの数（コイルの巻き数）、
Φは磁束、Ｒはコイルの内部抵抗Ｒs と出力抵抗Ｒo の
和（Ｒ＝Ｒs＋Ｒo）である。

【００３６】パルス電流Ｉp に対するコイルのインダク
タンスＬの影響が無視できるほど小さい周波数領域ω_h
Ｌ＜＜Ｒでは、式（２）が成立する。

【００３７】 ｉs ＝（Ｍ／Ｒ）（ｄＩp／ｄｔ） （２） このとき、出力電圧Ｖ_R は式（３）のようになる。

【００３８】 Ｖ_R（ｔ）＝（Ｍ・Ｒo／Ｒ）（ｄＩp／ｄｔ） （３） これにより、コイルのＲo端での出力電圧は一次電流Ｉ
ｐの微分に比例することがわかる。したがって、電流検
出器１を用いたならば、所定の素子の過渡電流を一次電
流とした場合に、この電流値に応じた出力電圧ＶR
（ｔ）が得られることになる。図４のグラフは、この関
係を示すものである。

【００３９】また、一次電流が定常的な電流である場
合、一次電流に比例した出力電圧Ｖｃを得るためには、
図３に示すように、積分回路９を出力抵抗Ｒoの後段に
配置する。積分回路９を介した出力信号は、式（４）に
示すとおりである。

【００４０】

【数１】 ただし、Ｒo＞＞Ｒs とする。

【００４１】実際に複数の素子を接続した電力用回路装
置の素子間の電流不平衡を小さくする制御や、過電流の
保護では、電流検出器に加えて積分回路９を用い、図４
に示す微分信号を処理して得られる信号を使用すること
になる。

【００４２】以下、本発明の実施形態に基づいて、具体
的な電力用半導体回路装置について説明する。

【００４３】＜第１実施形態＞図５は、本発明の第１実
施形態に係る電力用半導体回路装置である。第１実施形
態では、図１に示す電流検出器を、並列接続される電圧
駆動型素子と組み合わせ、電流の変化や過電流をほぼリ
アルタイムで検出し、各素子のゲート電圧を制御する。

【００４４】第１実施形態に係る電力型半導体回路装置
は、並列に接続される電圧駆動型素子５４と、各電圧駆
動型素子５４のエミッタ側に挿入される電流検出器５５
と、電流検出器の出力信号を処理するロジック（信号処
理）回路１５と、前記電圧駆動型素子５４のゲート近傍
に位置し、ロジック回路１５の出力によりＯＮ／ＯＦＦ
制御されるスイッチ５８、５９とを含む。ロジック回路
（または信号処理回路）１５は、ＮＯＴゲート６１、Ａ
ＮＤゲート６２、ＯＲゲート６３を含む。

【００４５】図５に示す回路例では、並列接続された２
つの電圧駆動型素子５４の動作速度が、素子自身の物理
特性やその他回路要素の物理特性のばらつき等により異
なる場合に、各素子を流れる素子電流の変化に基づい
て、各素子のゲートに印加される電圧を制御することに
より、素子間のスイッチング時間差を最小にして、電流
の不平衡を解消するものである。

【００４６】図６は、図５の回路のうち、電圧型駆動素
子５４と、この素子５４の素子電流Ｉcが流れる位置に
挿入される電流検出器５５と、素子５４のゲートに接続
されるゲート抵抗５７を抜き出したものである。図７
は、図６に示す信号と処理後の信号波形を示す。

【００４７】図７の（イ）に示す波形を有する信号Ｖg
が、図６に示すように電圧駆動型素子５４のゲートに与
えられると、ゲート−エミッタ間の信号Ｖg-eは、ゲー
トの入力容量で、図７(ロ)に示す波形となる。

【００４８】このとき、図７（ハ）に示すような素子電
流Ｉcが流れたとすると、電流検出器５５の出力電圧Ｖs
nは、図７（ニ）に示される微分波形となる。Ｖsnは、
図３の積分回路９を用いない場合の電流検出器出力であ
り、式（３）に示すように、素子電流Ｉcを時間微分し
たｄＩ／ｄｔに比例する信号であるが、定常的な電流を
検出したい場合は、適当な定数の積分回路９を通して、
式（４）で表わされる出力信号を得ることとしてもよ
い。

【００４９】電流検出器５５の出力信号（微分波形）
は、図５に示すＮＯＴゲート６１、ＡＮＤゲート６２、
ＯＲゲート６３を有する信号処理回路１５に供給され、
ロジック回路閾値を使って、図７（ホ）および（へ）の
信号を得る。

【００５０】図５の回路装置の例では、図７（ニ）に示
した信号のターンオン／オフ時の微分信号をロジック処
理して、ターンオン時は、ロジック出力信号で、２つの
電圧駆動型素子５４のうち、遅い方の素子側のスイッチ
５８を図７（ホ）のパルス幅だけオンにする。これによ
って、遅い素子５４のゲートのしきい値を一瞬高くし、
その分、素子が早くＯＮするように制御する。結果とし
て素子間のスイッチング時間差がほとんどなくなり、電
流の不平衡を解消できる。

【００５１】ターンオフ時は、オフ動作が遅い方の電圧
駆動型素子５４側のスイッチ５９を、図７（へ）のパル
ス幅だけオンにする。これにより素子に蓄えられた電荷
を早く抜き、ＯＦＦ動作を速くすることによって、素子
間のスイッチング時間差を縮める。

【００５２】図５のような電圧駆動素子を用いた並列回
路で、各素子５４の素子電流側に電流検出器５５を挿入
したことによって、素子電流Ｉcの変化に基づき、素子
のゲート電圧を調整、制御し、素子間の電流バランスを
維持することができる。

【００５３】図１に示す電流検出器は、多層基板を用い
た超薄型かつ軽量の検出器であるうえに、多層基板にパ
ターニングなどによりコロイダル状に形成したコイルに
より、磁束の変化に基づいて電流の時間変化を検出する
ので、検出時間がナノセカンドのオーダーまで短縮され
る。従来の電流検出器が検出時間に５０ｍｓ程度必要と
していたことに比較すると、格段の速さで電流変化が検
出され、ほぼリアルタイムでスイッチング制御が可能と
なる。したがって、素子間のバランス制御が非常に良好
に行われ、一方の素子が破壊に至ることを効果的に防止
できる。

【００５４】このような電流検出器を並列回路に用いる
ことにより、（１） 素子の厳密な特性選別の必要がな
くなる、（２） 主回路インダクタンスを厳密に考慮す
る必要がなくなる、（３） ゲート信号の制御で、並列
接続された素子の電流不平衡を最小にすることができる
という効果が得られる。

【００５５】＜第２実施形態＞図８は、本発明の第２実
施形態にかかる電力用半導体回路装置２０の回路図であ
る。第２実施形態では、複数の電圧駆動型素子６６をマ
ルチチップ方式に並列接続した大電力用の回路で、各素
子のエミッタ側に図１の電流検出器６７を挿入する。

【００５６】第２実施形態の電力用半導体回路装置はま
た、電流検出器６７の出力を受け取ってｄｉ／ｄｔを判
別し、ｄｉ／ｄｔが所定レベル以上の場合に制御信号を
出力する判定回路２５と、電圧駆動型素子６６のゲート
の最近傍に位置し、判定回路２５の出力（制御信号）に
基づいて電圧駆動型素子６６を不能動に制御するスイッ
チ７０とを含む。

【００５７】各素子に対応して設けられる判定回路２５
は、積分回路７２と、バッファゲート７３を有し、積分
回路７２は、図７（ニ）に示す電流検出器６７の出力信
号ｄｉ／ｄｔが所定レベル以上のときに、バッファゲー
ト７３の閾値以上の信号を出力する。これは、積分回路
７２の定数を、ターンオフ時の微分信号が所定レベル以
上のときにバッファゲートの閾値以上となるように調整
することによって実現される。積分回路７２の出力がバ
ッファゲートの閾値より高いときに、バッファゲートか
ら制御信号が出力され、まずスイッチ７１をオンにし
て、この電圧駆動型素子６６をオフにする。この後、ゲ
ート最近傍のスイッチ７０をオフして、この素子（すな
わちｄｉ／ｄｔ値が高い素子）６６への信号の入力を停
止する。

【００５８】換言すれば、電流変化率が所定レベル以上
の素子だけが不能動に制御され、動作特性の異なる素子
として除外することによって、回路全体の電流の不平衡
を解消する。

【００５９】なお、マルチチップ回路のゲート駆動回路
６８は、電源検出回路７４に接続され、電源検出回路７
４は、各素子に対応するラッチ７５に接続されている。
電源検出回路７４がゲート電源の入力を検出して、ラッ
チ回路７５に最初の信号が入力された時点で、上述した
ｄｉ／ｄｔに基づく制御が行われる。

【００６０】したがって、図８に示す回路での電流バラ
ンス制御は、ゲート駆動回路に電源が供給され、かつ最
初のスイッチング動作時に実施される制御である。

【００６１】このようなマルチチップ型電力用回路装置
は、（１） マルチチップ型装置の各チップを構成する
素子の厳密な特性選別の必要がなくなる、（２） チッ
プ内に特性の異なる素子が存在しても、その素子だけを
動作停止状態にして、チップ全体としては継続運転が可
能になる、（３） チップ内の電流の不平衡がなくな
り、ある素子への電流集中による破壊事故がなくなる、
（４） 素子の動作の信頼性が向上するなどの効果を有
する。

【００６２】＜第３実施形態＞図９は、本発明の第３実
施形態に係る電力用半導体回路装置３０の概略回路図で
ある。第３実施形態では、電圧駆動型素子７９を多段直
列接続し、各素子のエミッタ側に図１の電流検出器８０
を挿入する。電流検出器８０の出力は、積分回路８７お
よびバッファゲート７３で構成される判定回路３５に接
続される。判定回路３５は、電流検出器の出力信号ｄｉ
／ｄｔが所定レベル以上のときに、電圧駆動型素子７９
のゲートの最近傍に位置する第１スイッチ９１に制御信
号を供給し、第１スイッチ９１をオンにする。その後、
ゲート駆動用の第２スイッチ９２をオフにして、この素
子へのスイッチング信号の入力を停止する。

【００６３】判定回路３５においては、積分回路８７の
定数は、ターンオフ時の微分信号ｄｉ／ｄｔが所定レベ
ル以上のときに、バッファゲートの閾値以上の積分信号
を出力するように調整される。

【００６４】各段での電流検出回路の出力（すなわち素
子電流の微分信号）が所定値以上のときに、対応する電
圧駆動素子のゲートへの電圧印加が停止され、動作特性
の異なる好ましくない素子だけが不能動にされる。した
がって、ある素子に不良が生じても、装置全体の停止に
至ることはない。

【００６５】第３実施形態においては、各段の電圧駆動
型素子７９に対応して、ゲート駆動回路８１と、ゲート
駆動回路８１に接続される電源検出回路８８と、電源検
出回路８８に接続されるラッチ８９が設けられる。した
がって、電流検出器８０の出力に基づくゲート電圧のＯ
Ｎ／ＯＦＦ制御は、ゲート駆動回路の電源投入が検出さ
れ、ラッチ８９に最初の信号が入力された時点で行われ
る。

【００６６】図９の多段直列型の大電力用半導体回路装
置は、各駆動素子７９と並列に，スナバ回路（スナバコ
ンデンサ８３とスナバ抵抗８５）と、電圧分担抵抗が接
続されている。超薄型の電流検出器８０で、直列接続さ
れた各電圧駆動型素子の電流変化をほぼリアルタイムで
検出し、動作特性の異なる素子はあらかじめ動作から排
除されるので，残りの各段での分担電圧のバランスが良
好に維持される。したがって、電圧バランス用のスナバ
回路の容量を小さくすることができる。

【００６７】第３実施形態の電力用半導体回路装置は、
（１） 素子の厳密な特性選別の必要がなくなる、
（２） 多段直列接続された電力回路において、特性の
異なる素子が介在しても、 この素子を不能動にし
て、回路装置全体としては運転を継続することができ
る、（３） 直列回路の電圧分担の悪化により素子が破
壊するのを効果的に防止できる、（４） 回路装置の信
頼性が向上するという効果を有する。

【００６８】＜第４実施形態＞第２実施形態、第３実施
形態では、電源供給時に特性の異なる素子を検出し、そ
の素子だけを不能動にして回路全体の動作から排除する
構成とした。第４実施形態では、動作の異なる素子を検
出し、その素子をその他の素子の動作と整合させる例を
説明する。

【００６９】図１０は、第４実施形態に係る電力用半導
体回路装置４０の一部概略回路図である。図１０に示す
素子が他の素子と動作特性が異なる場合、たとえば、他
の素子に比べてスイッチングが早い場合を例にとって説
明する。

【００７０】この電力用半導体回路装置は、電圧駆動型
素子９５と、そのエミッタ側に挿入される電流検出器９
６と、電流検出器９６の出力側に接続され、電流検出器
の出力ｄｉ／ｄｔが所定レベル以上のときに制御信号を
出力する判定回路４５と、電圧駆動型素子９５のゲート
−エミッタ間の最近傍に位置し、制御信号に基づいて瞬
間的にＯＮ／ＯＦＦ制御されるスイッチ１０４とを含
む。

【００７１】判定回路４５は、積分回路１０２とバッフ
ァゲート７３を含む。積分回路１０２は、ターンオフ時
の微分信号ｄｉ／ｄｔが所定レベル以上のときにバッフ
ァゲート７３の閾値以上の信号を出力するような定数を
有する。積分回路１０２の出力を受けて、バッファゲー
トは制御信号を出力する。制御信号は駆動回路１０３を
介して、素子９５のゲート−エミッタ間に位置するスイ
ッチ１０４を、図７の（ホ）または（ヘ）に示すパルス
幅分だけ、閉じる。スイッチ１０４が一瞬ＯＮ状態にな
ることにより、素子９５のゲートに印加される電圧が一
瞬だけ引き、結果として素子９６のスイッチング動作を
遅くする。

【００７２】判定回路から出力される制御信号（処理信
号）のパルス幅は、電流検出器９６の出力ｄｉ／ｄｔに
応じて決まるので、他の素子からの電流変化のずれに応
じた制御信号が、スイッチ１０４に供給される。上述し
たように，電流検出器９６として図１に示す超薄型の磁
束変化型の電流検出器を用いるので、ほぼリアルタイム
で電流変化を検出することができ、他の素子に対する素
子９６のスイッチングの時間差が迅速に解消される。

【００７３】図１０に示す例では、電圧駆動型素子９５
と並列に、スナバコンデンサ９７とスナバ抵抗９９から
成るスナバ回路が接続されるが、上述した電圧バランス
制御により、スナバ回路の容量をきわめて小さくするこ
とができる。あるいはスナバ回路を省略することも可能
になる。

【００７４】図１０の回路装置は、（１） ほぼリアル
タイムの電流変化検出により、ゲートに印加される電圧
を電流変化に応じて制御し、過電圧の抑制が正確にでき
る、（２） ゲートで過電圧の抑制ができるので、スナ
バ回路の省略あるいは小型化が実現される、（３） 過
電圧による素子破壊を回避できるので、電力用回路装置
全体の動作の信頼性が向上するという効果を有する。

【００７５】＜第５実施形態＞図１１は、本発明の第５
実施形態にかかる大電力用の半導体回路装置５０の概略
回路図である。

【００７６】第５実施形態では、直列回路のカソード側
に、主回路電流を検出する第１の電流検出器１０６ａを
挿入し、直列接続された各電圧駆動型素子７９のエミッ
タ側に、第２の電流検出器１０６ａを挿入する。回路全
体を通して流れる電流をモニタする第１電流検出器１０
６ａの出力と、各素子の電流をモニタする第２の各電流
検出器１０６ｂの出力とをそれぞれ比較することによっ
て、スイッチング時間差を解消し、電圧バランスをよく
する。第１、第２の電流検出器は、ともに図１に示す薄
型コロイダルコイルによる電流検出器である。

【００７７】具体的には、図１１の電力用半導体回路装
置５０は、直列接続された電圧駆動型素子７９と、この
回路装置の主回路のカソード側に挿入される第１の電流
検出器１０６ａと、各素子７９のエミッタ側に挿入され
る第２の電流検出器１０６ｂと、第２電流検出器１０６
ｂの各々の出力と第１電流検出器１０６ａの出力とを比
較するコンパレータ１２０と、素子７９のゲート−エミ
ッタ間の最近傍に位置し、コンパレータ１２０の出力に
接続されるスイッチ１１７とを備える。

【００７８】コンパレータ１２０は、第１の電流検出器
（主回路電流検出器）１０６ａの出力に接続される第１
抵抗１１３と、第２の電流検出器１０６ｂの出力に接続
される第２抵抗１１２と、第１および第２の抵抗を経た
それぞれの出力を受け取り、比較するＯＰアンプ（反転
増幅器）１１０とを備える。

【００７９】第１の電流検出器１０６ａが検出した主回
路の全電流の微分信号は、第１の積分器１０８で全波整
流して積分され、第２の電流検出器１０６ｂが検出した
各素子の素子電流の変化ｄｉ／ｄｔ、すなわち図７
（ニ）の微分信号は、第２の積分器１０９で整流、積分
される。

【００８０】ＯＰアンプ１１０は、第２の積分器１０９
からの出力が、第１の積分器１０８からの出力と異なる
場合に、その差分に応じた制御信号、たとえば、図７
（ホ）または（へ）のようなパルス信号をスイッチ１１
７に供給する。たとえば、ある電圧駆動素子７９が回路
全体の素子動作よりも早く動作する場合、この電圧駆動
素子７９に設定された電流検出器１０６ｂの出力ｄｉ／
ｄｔは、主回路の電流検出器１０６ａの出力よりも大き
くなる。このとき、コンパレータ１２０の制御信号に基
づいて、電圧駆動型素子７９のゲート−エミッタ間の最
近傍に位置するスイッチ１１７は、制御信号のパルス幅
分だけ閉じてＯＮ状態になる。結果として、この電圧駆
動型素子７９のゲート電圧が一瞬引き、他の素子の動作
速度と整合することができる。

【００８１】このように、各素子における電流の時間変
化の不平衡を最小にして、直列接続のシステム全体の分
圧バランスを良好に維持し、システム遮断を防止する。
特に、各素子電流と主回路電流とを比較し、それぞれの
素子でゲート電圧を最良に制御できるので、分圧バラン
スの制御を非常に精度よく行うことができる。また、図
１のトロイダルコイル型電流検出器を用いるので、ほぼ
リアルタイムで電流変化が検出され、各素子のゲート電
圧制御を瞬時に行うことができる。したがって、各素子
と並列に挿入されるスナバ回路の容量を小さくする、あ
るいはスナバ回路を省略することも可能になる。また、
装置を構成する素子などの要素や、装置のインダクタン
スの増減について、厳密に考慮する煩雑さが解消され
る。

【００８２】第５実施形態の電力用半導体回路装置は、
（１） 事故時でも各素子電流の不平衡を迅速に防止す
ることができる、（２） 電流不平衡による特定の素子
への電流集中がなくなり、素子破壊を防止することがで
きる、（３） システム全体の信頼性が向上するという
効果を有する。

【００８３】なお、第１〜第５の実施形態において、図
１の電流検出器を用いた例に基づいて説明したが、図２
に示す電流検出器を用いても、同様の効果を得ることが
できる。

【００８４】

【発明の効果】以上説明したように、本発明の電力用半
導体回路装置は、超薄型トロイダルコイル型の電流検出
器を使用し、効果的に電流不均衡を検出し、各素子への
ゲート電圧を制御するので、素子破壊が防止され、装置
あるいはシステムの信頼性が向上する。

【００８５】また、素子などの回路要素の厳密な選別
や、インダクタンスの微妙な増減について考慮する必要
がなくなる。

【００８６】さらに、バランス用のスナバ回路等が小型
化され、これにともなって、装置全体も小型化し、コス
トダウンを図ることができる。

【図面の簡単な説明】

【図１】本発明の電力用半導体回路装置に用いられる電
流検出器の一例を示す図である。

【図２】本発明の電力用半導体回路装置に用いられる電
流検出器の別の例を示す図である。

【図３】図１の電流検出器の電気的な動作原理を説明す
るための電気回路図である。

【図４】測定対象である素子電流Ｉpの時間変化率と、
電流検出器の出力抵抗（Ｒo）端の信号電圧との関係を
示す図である。

【図５】本発明の第１実施形態に係る電力用半導体回路
装置の概略回路図である。

【図６】図５の回路の主要部分を示す図である。

【図７】本発明の電力用半導体回路装置の基本動作を説
明するための波形図である。

【図８】本発明の第２実施形態に係る電力用半導体回路
装置の概略回路図である。

【図９】本発明の第３実施形態に係る電力用半導体回路
装置の概略回路図である。

【図１０】本発明の第４実施形態に係る電力用半導体回
路装置の概略回路図である。

【図１１】本発明の第５実施形態に係る電力用半導体回
路装置の概略回路図である。

【図１２】電圧駆動型素子を並列接続した従来の回路装
置を示す。

【図１３】電圧駆動型素子を直列接続した従来の回路装
置である。

【図１４】従来の直列回路における素子の過電圧保護機
構を示す。

【符号の説明】

Ａ アノード側端子（主回路コレクタ電極） Ｋ カソード側端子（主回路エミッタ電極） Ｖg ゲート駆動信号 Ｖg-e 素子ゲート−エミッタ間電圧 Ｖsn 電流検出器出力電圧 Ｉc 素子電流 １、５５、６７、８０、９６、１０６ａ、１０６ｂ 電
流検出器 ９、７２、８７、１０２、１０９ 積分回路 １５ 信号処理回路 ２５、３５、４５ 判定回路 ５４、６６、７９、９５ 電圧駆動型素子 ５６、６８、８１、１００ ゲート駆動回路 ５８、５９、７１、９１、１０４、１１７ スイッチ ７３ バッファゲート ７５、８９ ラッチ回路 ８３ スナバコンデンサ ８５ スナバ抵抗 ８４ スナバダイオード １１０ ＯＰアンプ（反転増幅器）

Claims (9)

【特許請求の範囲】
1. 【請求項１】 素子と、 前記素子のエミッタ側に挿入され、素子電流の時間変化
   をトロイダルコイルにより検出する電流検出器と、 前記電流検出器の出力に接続され、前記電流検出器の出
   力を処理して、前記素子電流の時間変化に応じた制御信
   号を生成する信号処理回路と、 前記制御信号に応じて前記素子のゲート電圧を調節する
   スイッチとを含む電力用半導体回路装置。
2. 【請求項２】 前記電流検出器は、 第１および第２の誘電体面を有する誘電体と、 前記第１の誘電体面に互いに離間して配置される第１の
   短冊状導体と、 前記第２の誘電体面に互いに離間して設けられる第２の
   短冊状導体と、 前記誘電体を貫通して前記第１の短冊状導体と第２の短
   冊状導体とを連続的かつスパイダルに接続してコイルを
   形成するスルーホールと、 前記第１の誘電体面と第２の誘電対面の間に位置して、
   コイル内を走るリターン導体とを備える電力用半導体回
   路装置。
3. 【請求項３】 並列接続される電圧駆動型素子と、 前記各素子のエミッタ側に挿入され、前記素子の素子電
   流の時間変化をトロイダルコイルにより検出する電流検
   出器と、 前記電流検出器の出力に接続され、前記電流検出器の出
   力を処理して、前記素子電流の時間変化に応じた制御信
   号を生成するロジック回路と、 前記制御信号に応じて、前記素子のターンオン時のゲー
   ト電圧を調整する第１のスイッチと、 前記制御信号に応じて、前記素子のターンオフ時のゲー
   ト電圧を調整する第２のスイッチとを含む電力用半導体
   回路装置。
4. 【請求項４】 マルチチップ方式に並列接続される複数
   の電圧駆動型素子と、 前記各素子のエミッタ側に挿入され、前記素子の素子電
   流の時間変化をトロイダルコイルにより検出する電流検
   出器と、 前記電流検出器の出力に接続され、電流検出器出力が所
   定範囲内にあるかどうかを判定し、所定範囲内にない場
   合に、制御信号を出力する判定回路と、 前記判定回路の出力に接続され、前記制御信号を受け取
   ったときに、前記電圧駆動型素子を不能動にするスイッ
   チとを備える電力用半導体回路装置。
5. 【請求項５】 直列接続される電圧駆動型素子と、 前記各素子のエミッタ側に挿入され、前記素子の素子電
   流の時間変化をトロイダルコイルにより検出する電流検
   出器と、 前記電流検出器の出力に接続され、電流検出器出力が所
   定範囲内にあるかどうかを判定し、所定範囲内にない場
   合に、制御信号を出力する判定回路と、 前記判定回路の出力に接続され、前記制御信号を受け取
   ったときに、前記電圧駆動型素子を不能動にするスイッ
   チとを備える電力用半導体回路装置。
6. 【請求項６】 電圧駆動型素子と、 前記素子のエミッタ側に挿入され、前記素子の素子電流
   の時間変化をトロイダルコイルにより検出する電流検出
   器と、 前記電流検出器の出力に接続され、前記電流検出器出力
   が所定範囲内にあるかどうかを判定し、所定範囲内にな
   い場合に、制御信号を出力する判定回路と、 前記判定回路の出力に接続され、前記素子のゲート−エ
   ミッタ間に位置して、前記制御信号に応じた時間だけＯ
   Ｎ／ＯＦＦ制御されるスイッチとを備える電力用半導体
   回路装置。
7. 【請求項７】 直列接続される複数の電圧駆動型素子
   と、 前記直列接続される主回路のカソード端に接続されて主
   回路電流の時間変化をトロイダルコイルにより検出する
   第１の電流検出器と、 前記各素子のエミッタ側に挿入され、前記素子の素子電
   流の時間変化をトロイダルコイルにより検出する第２の
   電流検出器と、 前記第１および第２の電流検出器の出力を受け取ってこ
   れらの出力を比較し、 前記第２の電流検出器の出力が、前記第１の電流検出器
   の出力と異なる場合に、制御信号を出力するコンパレー
   タと、 前記コンパレータの出力に接続され、対応する前記素子
   のゲートエミッタ間に位置して、前記制御信号に応じた
   時間だけＯＮ／ＯＦＦ制御されるスイッチとを備える電
   力用半導体回路装置。
8. 【請求項８】 前記電流検出器は、 第１および第２の誘電体面を有する誘電体と、 前記第１の誘電体面に互いに離間して配置される第１の
   短冊状導体と、 前記第２の誘電体面に互いに離間して設けられる第２の
   短冊状導体と、 前記誘電体を貫通して前記第１の短冊状導体と第２の短
   冊状導体とを連続的かつスパイダルに接続してコイルを
   形成するスルーホールと、 前記第１の誘電体面と第２の誘電対面の間に位置して、
   コイル内を走るリターン導体とを備える請求項３〜７の
   いずれかに記載の電力用半導体回路装置。
9. 【請求項９】 前記判定回路は、前記電流検出器の出力
   に接続される積分器と、この積分器に接続されるバッフ
   ァゲートとを有し、前記電流検出器の出力が所定範囲内
   にない場合に、前記バッファゲートの閾値以上の信号を
   出力する請求項４〜６のいずれかに記載の電力用半導体
   回路装置。