JP2019120505A - 半導体装置及び測定方法 - Google Patents

Abstract

【課題】シャント抵抗における消費電力及び発熱を抑えつつ、パワートランジスタに流れる電流の測定を正確に行うこと。【解決手段】制御部４０は、それぞれのシャント抵抗３６，３７に流れるセンス電流の電流値と、センス電流の測定時における、シャント抵抗３６，３７のセンストランジスタ３１，３２側の第１の端部と、第１の端部とは反対側の第２の端部との間の端部間電圧の電圧値を測定し、センス電流の電流値及び端部間電圧の電圧値に基づいてメイン電流の電流値を測定する。【選択図】図１

Description

本発明は、パワートランジスタに流れる電流の電流測定精度を向上させた半導体装置に関する。

電動工具やモバイル機器などに内蔵されるバッテリパックには、バッテリセルの充放電を制御するためのパワートランジスタ及びパワートランジスタを制御するためのバッテリ管理ＩＣが搭載されている。バッテリパックシステムにおいては、電池残量の検出、内部状態の制御や監視、あるいはシステム保護等を目的として、デバイスに流れる電流値を高精度にモニタリングできることが要求される。また、その他のパワートランジスタを用いるシステム、例えばインバータ回路が搭載されたパワーコンディショナー、ＵＰＳ、モータ駆動等においても、制御やシステム保護等の観点から、デバイスに流れる電流を高精度に測定する必要がある。

電流値の測定には、例えばホール素子、シャント抵抗、シャント抵抗及びセンスデバイスを用いた方法等が知られている。このうち、シャント抵抗及びセンスデバイスを用いたものが、特許文献１〜３に開示されている。

例えば、特許文献１には、負荷電流の経路上にシャント抵抗を介挿することなく、無損失で精度よく負荷電流を検出することができ、検出する際に負荷電流の大きさに応じ、ゲインを容易に切り替えることができる半導体集積回路装置が開示されている。また、特許文献２には、パワーＭＯＳＦＥＴの線形および飽和の両方の動作領域でパワーＭＯＳＦＥＴを流れる電流をセンスする電流センス回路が開示されている。

センスデバイスを用いた電流検出では、センスデバイス及びメインデバイスの各端子に等しい電圧が印加されていることが重要であるため、特許文献１〜２では、演算増幅器による電圧フィードバックを行うことにより、各端子間に等しい電圧が印加されるようになっている。

また、特許文献３には、演算増幅器を使わずに、高い精度で負荷電流を検出することができる電流検出装置が開示されている。特許文献３では、メインデバイスとセンスデバイスのドレイン−ソース間電圧ＶＤＳ（コレクタ−エミッタ間電圧ＶＣＥ）がずれることを前提として、ＣＰＵによりずれた値を補正する方法が示されている。また、これと同時に、周囲温度を計測することにより、温度補正もＣＰＵで行われる。

特開平７−１１３８２６号公報 特開２００４−３６４２８０号公報 特開２００４−４５２１３号公報

ホール素子を用いた電流検出では、電流検出精度が高く、かつ電流検出に伴う電力損失は発生しない。しかし、ホール素子が高価であることや、体積が大きいことから、パワートランジスタを搭載した機器の低コスト化や小型化ができない。

負荷電流の経路上にシャント抵抗を挿入する方式では、回路構成が簡単であり、かつ、電流検出精度も高い。ただし、大電力対応のシャント抵抗は高価であり、抵抗での電力損失も発生する。一方、抵抗値を小さくすれば電力損失は抑制されるが、ＡＤコンバータの分解能を考慮すれば、ある程度の抵抗値が必要である。また、近年では、パワートランジスタの並列数の増加や、デバイス自身の進化によりパワートランジスタのオン抵抗の低下が著しく、シャント抵抗における電力損失や発熱が無視できなくなってきている。

しかし、特許文献１〜２のように、演算増幅器を用いる方法では、演算増幅器の応答速度(スルーレート)やオフセット電圧を考慮した設計をする必要がある。一般的に、応答性能の向上やオフセット電圧の低減(あるいはオフセットキャンセル)を実現しようとすれば、回路規模が増大しコストが上昇してしまう。

また、特許文献２のように、ソース電圧をフィードバックする場合には、負電源が必要となり、さらなる回路規模の増大、コストの上昇を招いてしまう。

また、特許文献１に示された技術をパワートランジスタ回路に適用しようとすると、数十〜数百Ｖの高電圧信号を扱う必要があり、高耐圧の演算増幅器等が必要となる。さらに、センスデバイスに分流した電流は負荷に流すことができず、すべて損失となる。

また、特許文献３では、温度を含めた電流補正をする場合に以下の問題が生じる。例えば、温度検出手段により雰囲気温度を測定しているが、パワートランジスタに電流を流すとトランジスタの自己発熱により、雰囲気温度に比べてジャンクション温度の方が高くなる。このため、正確な温度補正を行うことは困難である。また、温度検出手段の例としてサーミスタが挙げられているが、一般的にサーミスタの熱時定数は数秒オーダーである。よって、数十秒オーダーの非常にゆっくりとした温度変化には応答可能であるが、数百ミリ秒以下のような極めて短時間での温度変化をモニタすることはできない。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本明細書には、複数の実施の形態の半導体装置が記載されているが、一実施の形態の半導体装置を述べると、次の通りである。半導体装置は、パワートランジスタと、パワートランジスタと並列に接続され、パワートランジスタに流れるメイン電流の電流値を測定するセンス回路と、制御部と、を備えている。センス回路は、並列接続された抵抗値が異なる複数のシャント抵抗と直列に接続されたセンストランジスタを有する。制御部は、それぞれのシャント抵抗のセンストランジスタ側の第１の端部と、第１の端部とは反対側の第２の端部との間の端部間電圧の電圧値を測定し、端部間電圧の電圧値及び端部間電圧の電圧値とシャント抵抗の抵抗値に基づいて測定されるセンス電流の電流値に基づいてメイン電流の電流値を測定する。

一実施の形態によれば、シャント抵抗における消費電力及び発熱を抑えつつ、パワートランジスタに流れる電流の測定を正確に行うことが可能となる。

本発明の実施の形態１に係るパワートランジスタを備えたバッテリパックの構成の一例を示す回路図である。 本発明の実施の形態１に係る電流測定方法のフローチャート図である。 センス電流の測定方法を説明する図である。 センストランジスタの電流電圧特性の例を示す図である。 本発明の効果を説明する図である。 本発明の実施の形態２に係るパワートランジスタを備えた回路の要部を示す図である。 本発明の実施の形態３に係るパワートランジスタを備えた回路の要部を示す図である。 本発明の実施の形態４におけるシャント抵抗のキャリブレーション方法を説明する図である。 本発明の実施の形態５に係るパワートランジスタを備えた回路の要部を示す図である。 本発明の実施の形態５に係る電流測定方法のフローチャート図である。 本発明の実施の形態５に係るセンストランジスタの電流電圧特性の例を示す図である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するためのすべての図において、同一部分には原則として同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
＜バッテリパックの構成＞
図１は、本発明の実施の形態１に係るパワートランジスタを備えたバッテリパックの構成の一例を示す回路図である。図１に示すように、バッテリパック１は、バッテリセル１０、パワートランジスタ２０、センス回路３０、制御部４０等を備えている。

バッテリパック１は、端部１ａ及び端部１ｂを介して負荷９０と接続され、負荷９０へ電流を供給する回路ブロックである。バッテリセル１０の正側端部は、バッテリパック１の端部１ａと接続されている。一方、バッテリセル１０の負側端部は、パワートランジスタ２０と接続されている。

バッテリセル１０は、リチウムイオン電池等の二次電池で構成されている。バッテリセル１０は、複数のセルで構成されてもよいし、単一のセルで構成されてもよい。

［パワートランジスタ］
パワートランジスタ２０は、バッテリセル１０の充放電時における電流制御を行う回路ブロックである。パワートランジスタ２０は、図１に示すように、パワートランジスタ２１，２２，３１，３２を備えている。パワートランジスタ２１，２２，３１，３２は、例えば、ＮＭＯＳ等の電界効果トランジスタで構成されている。

パワートランジスタ２１の一方の端部は、パワートランジスタ２２の一方の端部と接続されている。パワートランジスタ２１の他方の端部は、バッテリパック１の端部１ｂと接続されている。パワートランジスタ２２の他方の端部は、バッテリセル１０の負側端部と接続されている。したがって、パワートランジスタ２１，２２は、直列に接続されている。パワートランジスタ２１のゲート及びパワートランジスタ２２のゲートは、制御部４０と接続されている。

パワートランジスタ３１，３２は、図１に示すように、後述するセンス回路３０の構成要素でもある。このため、以下では、パワートランジスタ３１，３２を、センストランジスタ３１，３２と表記する場合がある。

パワートランジスタ２１，２２，３１，３２は、制御部４０からのゲート電圧制御により、オン・オフを切り換える。

［センス回路］
センス回路３０は、パワートランジスタ２０に流れる電流（メイン電流）の電流値を測定するためのセンス電流を流す回路ブロックである。なお、メイン電流は、負荷９０に供給する負荷電流である。センス回路３０は、図１に示すように、すでに述べたセンストランジスタ３１，３２、及びシャント抵抗３６，３７を備えている。

センストランジスタ３１，３２は、パワートランジスタ２０に流れるメイン電流の電流値を測定するためのセンス電流Ｉｓ１，Ｉｓ２を、対応するそれぞれのシャント抵抗（第１のシャント抵抗）３６、シャント抵抗（第２のシャント抵抗）３７へ流す回路素子である。シャント抵抗３６，３７は、センス電流を検出する回路素子である。

センストランジスタ３１の一方の端部及びセンストランジスタ３２の一方の端部はパワートランジスタ２１の一方の端部と接続されている。したがって、センストランジスタ３１，３２は互いに並列に接続され、さらに、パワートランジスタ２１とも並列に接続されている。

センストランジスタ３１の他方の端部は、シャント抵抗３６の一方の端部と接続されている。センストランジスタ３２の他方の端部は、シャント抵抗３７の一方の端部と接続されている。センストランジスタ３１のゲート及びセンストランジスタ３２のゲートは、制御部４０と接続されている。センストランジスタ３１，３２は、制御部４０からのゲート電圧制御により、オン・オフを切り換える。

シャント抵抗３６の他方の端部及びシャント抵抗３７の他方の端部は、パワートランジスタ２１の他方の端部と接続されている。したがって、センストランジスタ３１，３２は、シャント抵抗３６，３７と、それぞれ１対１に対応し、直列に接続されている。

パワートランジスタ２１及びセンストランジスタ３１,３２は、電力用トランジスタの１つとして知られている、マルチソース（またはマルチエミッタ）構造を持つ電流検出機能付きトランジスタである。このような構造のトランジスタでは、トランジスタ間の特性が非常によく一致するため、それぞれのトランジスタに流れる電流の比は、それぞれのトランジスタを構成するトランジスタセルの数の比と一致する。なお、センストランジスタ３１，３２のセル数は同一であり、パワートランジスタ２１のセル数より少ない。以下では、センストランジスタ３１，３２のセル数を「１」とし、パワートランジスタ２１のセル数を「ｎ」と表記することもある。また、「ｎ」は、例えば、１０００〜１００００程度の値である。

シャント抵抗３６，３７それぞれの両端は、制御部４０と接続されており、制御部４０によりシャント抵抗３６，３７のそれぞれの端部の端部電圧が測定される。

［制御部］
制御部４０は、図１に示すように、演算部４１、電圧測定部４２、記憶部４４、充放電制御回路４５等を備えている。

電圧測定部４２は、シャント抵抗３６，３７のそれぞれの一方の端部の端部電圧（第１の端部電圧）Ｖｓ１，Ｖｓ２及びそれぞれの他方の端部の端部電圧（第２の端部電圧）Ｖｒ１，Ｖｒ２を測定する回路ブロックである。なお、シャント抵抗３６，３７の端部電圧Ｖｓ１，Ｖｓ２は、センストランジスタ３１，３２のシャント抵抗３６，３７側の端部電圧でもある。

電圧測定部４２は、図１に示すように、端子（第２の端子）Ｐ２を介して、シャント抵抗３６の一方の端部と接続されている。また、電圧測定部４２は、端子（第３の端子）Ｐ３を介して、シャント抵抗３６の他方の端部と接続されている。また、電圧測定部４２は、端子（第４の端子）Ｐ４を介して、シャント抵抗３７の一方の端部と接続されている。また、電圧測定部４２は、端子（第５の端子）Ｐ５を介して、シャント抵抗３７の他方の端部と接続されている。なお、第３の端子と第５の端子は同一の端子で構成されるようにしても良い。

電圧測定部４２は、ＡＤコンバータを備えており、それぞれの端部電圧をＡＤコンバータによりデジタル変換し、変換後のデジタル信号を演算部４１へ供給する。

記憶部４４は、バッテリパック１において必要とされる各種情報を格納する回路ブロックである。記憶部４４は、フラッシュメモリやＥＥＰＲＯＭ等の不揮発性メモリを備えている。記憶部４４は、例えば、センストランジスタ３１，３２の端部電圧Ｖｓ１，Ｖｓ２や、センストランジスタ３１，３２と、パワートランジスタ２１とのセル数の比率や、シャント抵抗３６，３７のそれぞれの抵抗値Ｒｓ１，Ｒｓ２を格納する。例えば、抵抗値Ｒｓ１，Ｒｓ２の大小関係はＲｓ１＞Ｒｓ２であるとする。

充放電制御回路４５は、バッテリセル１０の充放電時における過電流保護や、バッテリパック１の各部の監視で異常が発生した場合に保護等を行う回路ブロックである。例えば、充放電制御回路４５は、パワートランジスタ２０を構成するパワートランジスタ２１，２２及びセンス回路３０を構成するセンストランジスタ３１，３２のオン,オフを制御する。

充放電制御回路４５は、図１に示すように、端子（第１の端子）Ｐ１を介して、パワートランジスタ２１、センストランジスタ３１，３２のそれぞれのゲートと接続されている。また、充放電制御回路４５は、端子Ｐ６を介して、パワートランジスタ２２と接続されている。

一般的に、パワートランジスタ２１を線形領域で動作させるため、ゲートに供給されるゲート電圧は、ゲート−ソース間電圧Ｖｇｓとパワートランジスタ２１の閾値電圧Ｖｔとの差分が、ドレイン−ソース間電圧Ｖｐｄｓより十分大きくなるように設定される（Ｖｇｓ−Ｖｔ＞＞Ｖｐｄｓ）。また、この条件下では、センストランジスタ３１，３２も同様に線形領域で動作する。

演算部４１は、電圧測定部４２で測定された、シャント抵抗３６，３７のそれぞれの端部電圧（第１の端部電圧）Ｖｓ１，Ｖｓ２及び他方の端部の端部電圧（第２の端部電圧）Ｖｒ１，Ｖｒ２に基づいて、センストランジスタ３１，３２の電流電圧特性の取得及びパワートランジスタ２０に流れるメイン電流の電流値の測定を行う。なお、センストランジスタの電流電圧特性の取得及びメイン電流の測定方法については後述する。また、充放電制御回路４５及び演算部４１は、制御回路を構成する。

＜メイン電流測定方法＞
次に、メイン電流測定方法について説明する。図２は、本発明の実施の形態１に係る電流測定方法のフローチャート図である。メイン電流の測定は、図２に示すステップＳ１０〜Ｓ４０により行われる。なお、メイン電流測定に先立って、充放電制御回路４５はパワートランジスタ２１,２２をオンし、負荷電流が流れているものとする。したがって、センストランジスタ３１,３２もオンしている。また、図３は、センス電流の測定方法を説明する図である。

［ステップＳ１０］
ステップＳ１０は、センストランジスタ３１を介してシャント抵抗３６に流れるセンス電流Ｉｓ１を測定するステップである。

電圧測定部４２は、シャント抵抗３６の端部電圧Ｖｓ１，Ｖｒ１を測定し、測定した端部電圧Ｖｓ１，Ｖｒ１の電圧値を演算部４１へ供給する。演算部４１は、端部電圧Ｖｓ１，Ｖｒ１に基づいて、図３に示すように、シャント抵抗３６の端部間電圧ΔＶ１を測定する。

そして、演算部４１は、測定した端部間電圧ΔＶ１、及びシャント抵抗３６の抵抗値Ｒｓ１に基づいて、センス電流Ｉｓ１（＝ΔＶ１／Ｒｓ１）を測定する。演算部４１は、測定したセンス電流Ｉｓ１、端子間電圧ΔＶ１、及び端部電圧Ｖｓ１，Ｖｒ１を、記憶部４４に格納してもよいし、演算部４１内でバッファリングしてもよい。

なお、ステップＳ１０は、次に説明するステップＳ２０と同時に行ってもよいし、電流の変化に比べて十分に短い時間で実行可能な場合は順番に実行してもよい。あるいは、サンプルホールド回路を用いて、同じタイミングで電圧を取得し、順次ＡＤ変換を行うことも可能である。

［ステップＳ２０］
次に、ステップＳ２０について説明する。ステップＳ２０は、センストランジスタ３２を介してシャント抵抗３７に流れるセンス電流Ｉｓ２を測定するステップである。ステップＳ２０は、ステップＳ１０と類似しているので、ステップＳ１０とは異なる点を主に説明する。

電圧測定部４２は、シャント抵抗３７の端部電圧Ｖｓ２，Ｖｒ２を測定し、測定した端部電圧Ｖｓ２，Ｖｒ２の電圧値を演算部４１へ供給する。演算部４１は、端部電圧Ｖｓ２，Ｖｒ２に基づいて、図３に示すように、シャント抵抗３７の端部間電圧ΔＶ２を測定する。そして、演算部４１は、測定した端部間電圧ΔＶ２、及びシャント抵抗３７の抵抗値Ｒｓ２に基づいて、センス電流Ｉｓ２（＝ΔＶ２／Ｒｓ２）を測定する。ステップＳ２０においても、充放電制御回路４５は、測定したセンス電流Ｉｓ２、端子間電圧ΔＶ２、及び端部電圧Ｖｓ２，Ｖｒ２を、記憶部４４に格納してもよいし、演算部４１内でバッファリングしてもよい。

［ステップＳ３０］
次に、ステップＳ３０について説明する。ステップＳ３０は、センストランジスタ３１（３２）の電流電圧特性を取得するステップである。演算部４１は、測定されたセンス電流Ｉｓ１，Ｉｓ２、及びシャント抵抗３６，３７の端部間電圧ΔＶ１，ΔＶ２に基づいて、センストランジスタ３１（３２）の電流電圧特性を取得する。

図４は、センストランジスタの電流電圧特性の例を示す図である。横軸はセンス電流Ｉｓであり、縦軸はシャント抵抗の端部間電圧ΔＶである。

図４には、一例として、抵抗値が異なる２つのシャント抵抗Ｒｓ１,Ｒｓ２を用いた場合の測定値がプロットされている。なお、プロットされた測定値は、ドレイン電圧Ｖｄ及びセンストランジスタのゲート電圧Ｖｓｇが一定の状態で測定されたものである。

図４に示すように、ドレイン電圧Ｖｄが一定の場合、センストランジスタ３１，３２がＭＯＳＦＥＴであれば、端部間電圧ΔＶとセンス電流Ｉｓは比例関係となり、測定値は一直線上にプロットされる。これは、センストランジスタ３１，３２が線形領域で動作しているからである。このため、少なくとも２種類のシャント抵抗Ｒｓ１，Ｒｓ２に基づくデータがあれば、電流電圧特性を取得することが可能である。

図４には、プロットされた測定値を通る直線Ｌ１が描かれている。この直線Ｌ１が、測定時のドレイン電圧Ｖｄに対応する、センストランジスタの電流電圧特性である。なお、測定時のドレイン電圧Ｖｄが高くなると、電流電圧特性は上方に移動し、例えば、直線Ｌ２のようになる。一方、測定時のドレイン電圧Ｖｄが低くなると、電流電圧特性は下方に移動し、例えば、直線Ｌ３のようになる。

［ステップＳ４０］
ステップＳ４０は、パワートランジスタ２０に流れるメイン電流を測定するステップである。演算部４１は、シャント抵抗の両端の端部電圧Ｖｓ，Ｖｒが同一であるとした場合のセンス電流Ｉｓ０を算出する。すなわち、このセンス電流Ｉｓ０は、シャント抵抗の両端が短絡された、端部間電圧ΔＶ＝０の場合の電流と等価であり、パワートランジスタ２１及びセンストランジスタ３１，３２の各端子に等しい電圧が印加された条件における、センス電流の電流値に他ならない。図４の例では、直線Ｌ１が横軸と交差する点がセンス電流Ｉｓ０である。

そして、演算部４１は、センストランジスタ３１，３２とパワートランジスタ２１のセル数の比率「ｎ」に基づいて、パワートランジスタ２０に流れるメイン電流Ｉｍａｉｎの電流値（Ｉｍａｉｎ＝ｎ×Ｉｓ０）を測定する。より高い精度で負荷電流を測定したい場合は、このステップで測定されたメイン電流Ｉｍａｉｎに、センス電流Ｉｓ１，Ｉｓ２を加えてもよい。

なお、ここでは、２組のセンストランジスタとシャント抵抗による測定例を示したが、３組以上のセンストランジスタとシャント抵抗を用いて測定してもよい。

また、図３では、パワートランジスタ２１,センストランジスタ３１,３２において、ドレインからソースへ電流が流れる場合を示しているが、パワートランジスタ及びセンストランジスタがＭＯＳＦＥＴで構成される場合、ＭＯＳＦＥＴの特性により、ソースからドレインへ電流が流れる場合についても、ステップＳ１０〜Ｓ４０の手順を変更することなくメイン電流Ｉｍａｉｎを測定することが可能である。

＜本実施の形態による主な効果＞
本実施の形態によれば、演算部４１は、端部間電圧ΔＶ及びセンス電流Ｉｓに基づいてメイン電流Ｉｍａｉｎの電流値を測定する。具体的には、演算部４１は、端部間電圧ΔＶがゼロであるとした場合のセンス電流Ｉｓ０の電流値を算出することにより、メイン電流Ｉｍａｉｎの電流値を測定する。

この構成によれば、シャント抵抗３６，３７に流れるセンス電流は小さな電流でよく、またシャント抵抗３６，３７には例えば数Ω〜数ｋΩ等の比較的大きな抵抗値を使用することができる。さらには、メイン電流が流れるパワーラインにシャント抵抗を設けなくてもよい。これらにより、電力損失を大幅に低減しつつ、パワートランジスタ２０に流れるメイン電流Ｉｍａｉｎの測定を正確に行うことが可能となる。

また、この構成によれば、大電力に対応するシャント抵抗が不要となるため、小型で安価なチップ抵抗を使用することができる。これにより、部品コストの低減及び装置の小型化、あるいはレイアウトや構造設計の自由度の向上が可能となる。図５は、本発明の効果を説明する図である。図５（ａ）には、従来の制御基板１１００の例が示され、図５（ｂ）には、本発明の半導体装置が搭載された制御基板１０００の例が示されている。

図５（ａ）に示すように、従来の制御基板１１００には、メイン電流測定用の大型のシャント抵抗１１０２が設けられていた。制御ＩＣ１１０１は、シャント抵抗１１０２に流れる電流を測定することにより直接メイン電流を測定していた。これに対し、本発明では、図５（ｂ）に示すように、制御基板１０００には、小型のシャント抵抗３６，３７が設けられる。制御ＩＣ１１０１は、シャント抵抗３６，３７に流れる電流を測定することによりメイン電流を測定する。このように、本発明では、シャント抵抗の面積を大幅に小さくすることができ、制御基板１０００における実装面積及び基板面積を削減することが可能となる。

また、パワートランジスタ２０、センス回路３０、及び制御部４０等の回路ブロックを含む回路ブロックと、シャント抵抗３６，３７とが同一パッケージで構成されてもよい。この構成によれば、実装面積がより一層削減される。

また、本実施の形態によれば、ステップＳ３０で取得された電流電圧特性には、温度変化の影響が反映されているので、メイン電流Ｉｍａｉｎの測定において温度補正を考慮する必要がない。

また、端子Ｐ３，Ｐ５は同一の端子で構成されてもよい。この構成によれば、端子Ｐ３，Ｐ５が共通化されるので、配線本数を削減することが可能となる。

（実施の形態２）
次に、実施の形態２について説明する。実施の形態２では、センストランジスタが１個、シャント抵抗が複数設けられた場合のメイン電流の測定方法について説明する。なお、以下では、前述の実施の形態と重複する箇所については原則として説明は省略する。

図６は、本発明の実施の形態２に係るパワートランジスタを備えた回路の要部を示す図である。図６には、回路の要部として、パワートランジスタ２１、センス回路３０が示されている。

図６に示すように、センス回路３０は、センストランジスタ３１が設けられている。すなわち、センス回路３０のセンストランジスタは１個である。

また、センス回路３０は、スイッチトランジスタ（スイッチ回路）１３１，１３２も備えている。スイッチトランジスタ１３１，１３２は、メイン電流測定時、センス電流を流すシャント抵抗を切り換える回路素子である。スイッチトランジスタ１３１，１３２は、例えば、ＮＭＯＳ等の電界効果トランジスタで構成されている。また、スイッチトランジスタ１３１，１３２のオン抵抗の抵抗値は、シャント抵抗３６，３７の抵抗値より十分小さくなるよう設定する。

シャント抵抗３６，３７の一方の端部は、センストランジスタ３１と接続されている。また、シャント抵抗３６，３７のセンストランジスタ３１とは反対側の他方の端部は、スイッチトランジスタ（スイッチ回路）１３１，１３２の一方の端部とそれぞれ接続されている。このように、シャント抵抗３６，３７は、１対１に対応するスイッチトランジスタ１３１，１３２と直列に接続されている。

スイッチトランジスタ１３１，１３２のシャント抵抗とは反対側の他方の端部は、パワートランジスタ２１の他方の端部及びバッテリパック１の端部１ｂと接続されている。また、スイッチトランジスタ１３１，１３２のゲートは、制御部４０と接続されている。スイッチトランジスタ１３１，１３２は、充放電制御回路４５によりオン・オフが制御される。

このように、シャント抵抗３６，３７は、スイッチトランジスタ１３１，１３２を介して並列に接続されている。また、センストランジスタ３１は、並列に接続されたシャント抵抗３６，３７と直列に接続されている。

＜メイン電流測定方法＞
次に、本実施の形態におけるメイン電流測定方法について説明する。本実施の形態においても、図２のフローチャートを参照しつつ、実施の形態１とは異なる箇所を中心に説明する。また、実施の形態１と同様に、メイン電流測定に先立って、充放電制御回路４５はパワートランジスタ２１,２２をオンし、負荷電流が流れているものとする。すなわち、センストランジスタ３１もオンしている。なお、ステップＳ３０〜Ｓ４０は、実施の形態１と同様であるので、説明は省略する。

［ステップＳ１０］
ステップＳ１０では、充放電制御回路４５は、スイッチトランジスタ１３１をオンし、スイッチトランジスタ１３２をオフする。このときのセンス電流が流れる経路は、センストランジスタ３１から、シャント抵抗３６、スイッチトランジスタ１３１を経由する経路である。

電圧測定部４２は、シャント抵抗３６の端部電圧Ｖｓ１，Ｖｒ１を測定し、測定した端部電圧Ｖｓ１，Ｖｒ１の電圧値を演算部４１へ供給する。演算部４１は、端部電圧Ｖｓ１，Ｖｒ１に基づいて、シャント抵抗３６の端部間電圧ΔＶ１を測定する。なお、電圧測定部４２は、端部電圧Ｖｒ１の測定時、スイッチトランジスタ１３１の他方の端部の電圧を測定してもよい。前述したように、スイッチトランジスタ１３１のオン抵抗は、シャント抵抗３６より抵抗値が十分小さいため、この電圧の電圧値を端部電圧Ｖｒ１の電圧値としても測定精度にほとんど影響はないからである。

［ステップＳ２０］
ステップＳ２０では、スイッチトランジスタ１３１をオフし、スイッチトランジスタ１３２をオンする。このときのセンス電流が流れる経路は、センストランジスタ３１から、シャント抵抗３７、スイッチトランジスタ１３２を経由する経路である。

電圧測定部４２は、シャント抵抗３７の端部電圧Ｖｓ２，Ｖｒ２を測定し、測定した端部電圧Ｖｓ２，Ｖｒ２の電圧値を演算部４１へ供給する。演算部４１は、端部電圧Ｖｓ２，Ｖｒ２に基づいて、シャント抵抗３７の端部間電圧ΔＶ２を測定する。なお、電圧測定部４２は、端部電圧Ｖｒ２の測定時、スイッチトランジスタ１３２の他方の端部の電圧を測定してもよい。前述したように、スイッチトランジスタ１３２のオン抵抗は、シャント抵抗３７より抵抗値が十分小さいため、この電圧の電圧値を端部電圧Ｖｒ２の電圧値としても測定精度にほとんど影響はないからである。

＜本実施の形態による主な効果＞
本実施の形態によれば、前述の実施の形態における各効果に加え、以下の効果が得られる。本実施の形態によれば、充放電制御回路４５は、オンするスイッチトランジスタを切り換えながら、対応するシャント抵抗に流れるセンス電流の電流値と、端部間電圧の電圧値と、を測定する。この構成によれば、共通のセンストランジスタ３１を介してそれぞれのセンス電流Ｉｓ１，Ｉｓ２を測定することができる。これにより、複数のセンストランジスタ間における特性のばらつきによるメイン電流Ｉｍａｉｎの測定精度低下を防ぐとともに、汎用的な２分割のマルチソースＭＯＳでの構成が可能となる。

（実施の形態３）
次に、実施の形態３について説明する。本実施の形態では、カレントミラー回路を用いてセンス電流を流しながらメイン電流の電流値を測定する方法について説明する。

図７は、本発明の実施の形態３に係るパワートランジスタを備えた回路の要部を示す図である。図７には、回路の要部として、パワートランジスタ２１、センス回路３０が示されている。

図７に示すように、センス回路３０は、センストランジスタ３１、カレントミラー回路２３５、スイッチ回路２３７、電流源２３９を備えている。

カレントミラー回路２３５は、リファレンス側と同じ電流値の電流を出力側に流すことができる回路ブロックである。カレントミラー回路２３５は、図７に示すように、リファレンス側トランジスタ２３５ａ、出力側トランジスタ２３５ｂを備えている。リファレンス側トランジスタ２３５ａ及び出力側トランジスタ２３５ｂは、例えば、ＮＭＯＳ等の電界効果トランジスタで構成されている。

リファレンス側トランジスタ２３５ａの一方の端部（第３の端部）は、スイッチ回路２３７と接続されている。また、リファレンス側トランジスタ２３５ａの一方の端部は、リファレンス側トランジスタ２３５ａ及び出力側トランジスタ２３５ｂのそれぞれのゲートと接続されている。

出力側トランジスタ２３５ｂの一方の端部は、センストランジスタ３１の他方の端部と接続されている。したがって、センストランジスタ３１及び出力側トランジスタ２３５ｂは直列に接続されている。また、リファレンス側トランジスタ２３５ａの他方の端部、及び出力側トランジスタ２３５ｂの他方の端部（第４の端部）は、パワートランジスタ２１の他方の端部と接続されている。

電流源２３９は、カレントミラー回路２３５のリファレンス側に所定の電流値の定常電流（リファレンス電流）を供給する回路ブロックである。電流源２３９は、図７に示すように、複数の電流供給回路２３９ａ，２３９ｂを備えている。電流供給回路２３９ａ，２３９ｂは電流値が既知で互いに異なるリファレンス電流を供給する。電流供給回路２３９ａは、例えば、センス電流Ｉｓ１と同じ電流値のリファレンス電流Ｉｒ１を供給する。また、電流供給回路２３９ｂは、例えば、センス電流Ｉｓ２と同じ電流値のリファレンス電流Ｉｒ２を供給する。なお、図７では、２種類のリファレンス電流Ｉｒ１，Ｉｒ２を供給する場合が例示されているが、電流値が異なる３種類以上のリファレンス電流を流すことができるように構成されてもよい。

スイッチ回路２３７は、カレントミラー回路２３５へ供給する電流を切り換える回路素子である。スイッチ回路２３７は、例えば、それぞれの電流供給回路２３９ａ，２３９ｂと１対１に対応するスイッチング素子（図示は省略）で構成される。これらのスイッチング素子は、例えば、ＮＭＯＳ等の電界効果トランジスタで構成される。これらのスイッチング素子は、カレントミラー回路２３５と接続される。そして、これらのスイッチング素子のゲートは制御部４０と接続される。スイッチング素子は、充放電制御回路４５によるゲート電圧制御によりオン・オフが切り換えられる。スイッチ回路２３７は、これらのスイッチング素子のオン・オフにより、カレントミラー回路２３５へ供給するリファレンス電流を切り換える。

＜メイン電流測定方法＞
次に、本実施の形態におけるメイン電流方法について説明する。図２のフローチャートを参照しつつ、実施の形態１〜２とは異なる箇所を中心に説明する。また、実施の形態１〜２と同様に、メイン電流測定に先立って、充放電制御回路４５はパワートランジスタ２１及びセンストランジスタ３１をオンしており、負荷電流が流れているものとする。なお、ステップＳ３０〜Ｓ４０は、実施の形態１〜２と同様であるので、説明は省略する。

［ステップＳ１０］
ステップＳ１０では、スイッチ回路２３７の電流供給回路２３９ａ側のスイッチング素子をオンする。これにより、カレントミラー回路２３５のリファレンス側トランジスタ２３５ａには、電流供給回路２３９ａからリファレンス電流Ｉｒ１が供給される。

そうすると、カレントミラー回路２３５の出力側では、センストランジスタ３１及び出力側トランジスタ２３５ｂを経由する経路に、リファレンス電流Ｉｒ１と同じ電流値のセンス電流Ｉｓ１が流れる。

電圧測定部４２は、このときの出力側トランジスタ２３５ｂのそれぞれの端部の端部電圧Ｖｓ１，Ｖｒ１を測定し、測定した端部電圧Ｖｓ１，Ｖｒ１の電圧値を演算部４１へ供給する。演算部４１は、端部電圧Ｖｓ１，Ｖｒ１に基づいて、出力側トランジスタ２３５ｂの端部間電圧ΔＶ１を測定する。

［ステップＳ２０］
ステップＳ２０では、スイッチ回路２３７の電流供給回路２３９ｂ側のスイッチング素子をオンする。これにより、カレントミラー回路２３５のリファレンス側トランジスタ２３５ａには、電流供給回路２３９ｂからリファレンス電流Ｉｒ２が供給される。

そうすると、カレントミラー回路２３５の出力側では、センストランジスタ３１及び出力側トランジスタ２３５ｂを経由する経路に、リファレンス電流Ｉｒ２と同じ電流値のセンス電流Ｉｓ２が流れる。

電圧測定部４２は、このときの出力側トランジスタ２３５ｂのそれぞれの端部の端部電圧Ｖｓ２，Ｖｒ２を測定し、測定した端部電圧Ｖｓ２，Ｖｒ２の電圧値を演算部４１へ供給する。演算部４１は、端部電圧Ｖｓ２，Ｖｒ２に基づいて、出力側トランジスタ２３５ｂの端部間電圧ΔＶ２を測定する。

＜本実施の形態による主な効果＞
本実施の形態によれば、前述の各実施の形態における各効果に加え、以下の効果が得られる。本実施の形態によれば、充放電制御回路４５は、カレントミラー回路２３５のリファレンス側トランジスタ２３５ａに流れるリファレンス電流を切り換えながら、出力側トランジスタ２３５ｂの端部間電圧の電圧値を測定する。この構成によれば、シャント抵抗を不要にでき、また半導体プロセスで製造可能な素子のみでの構成となるため、回路をワンチップ化することが可能となる。

（実施の形態４）
次に、実施の形態４について説明する。本実施の形態では、シャント抵抗のキャリブレーション方法について説明する。図８は、本発明の実施の形態４におけるシャント抵抗のキャリブレーション方法を説明する図である。図８には、シャント抵抗３６，３７、制御部４０、電流源４５０が示されている。また、シャント抵抗３６，３７のキャリブレーションは、メイン電流Ｉｍａｉｎの測定時以外のタイミングで実行される。

電源部４５０は、シャント抵抗３６，３７に対し、電流値が既知である所定のキャリブレーション電流を供給する。例えば、電源部４５０は、キャリブレーション電流Ｉｃ１をシャント抵抗３６へ供給する。同様に、電源部４５０は、キャリブレーション電流Ｉｃ２をシャント抵抗３７へ供給する。

電圧測定部４２は、キャリブレーション電流の供給時におけるシャント抵抗３６，３７のそれぞれの端部間電圧を測定する。演算部４１は、測定した端部間電圧と、既知のキャリブレーション電流Ｉｃ１，Ｉｃ２と、によってシャント抵抗の正確な抵抗値を較正データとして取得し、記憶部４４へ格納する。あるいは、演算部４１は、取得した較正データを内部でバッファリングしてもよい。

メイン電流Ｉｍａｉｎの測定時、演算部４１は、取得した較正データに基づいて、センス電流を測定する。

本実施の形態によれば、センス電流をより一層高精度に測定することができるので、メイン電流Ｉｍａｉｎの測定精度をより一層向上させることが可能となる。

（実施の形態５）
次に、実施の形態５について説明する。実施の形態５では、パワートランジスタがＩＧＢＴ等のバイポーラトランジスタである場合について説明する。

図９は、本発明の実施の形態５に係るパワートランジスタを備えた回路の要部を示す図である。図９には、回路の要部として、パワートランジスタ５２１、センス回路３０が示されている。センス回路３０は、センストランジスタ５３１〜５３３、シャント抵抗３６，３７，５３８を備えている。

なお、本実施の形態においても、センストランジスタ５３１〜５３３は、パワートランジスタ２０の構成要素でもある。

パワートランジスタ５２１、センストランジスタ５３１〜５３３は、ＩＧＢＴ等のバイポーラトランジスタで構成されている。センストランジスタ５３１〜５３３は、互いにセル数が等しいトランジスタである。そして、パワートランジスタ５２１のセル数は、センストランジスタ５３１〜５３３の「ｎ」倍である。

パワートランジスタ５２１のコレクタは、センストランジスタ５３１〜５３３のコレクタと接続されている。センストランジスタ５３１，５３２，５３３のエミッタは、シャント抵抗３６，３７，５３８の一方の端部とそれぞれ接続されている。シャント抵抗３６，３７，５３８の他方の端部は、パワートランジスタ５２１のエミッタと接続されている。パワートランジスタ５２１、センストランジスタ５３１〜５３３のベースは、端子Ｐ１を介して制御部４０と接続されている。

＜メイン電流測定方法＞
次に、本実施の形態におけるメイン電流測定方法について説明する。図１０は、本発明の実施の形態５に係る電流測定方法のフローチャート図である。図１０のフローチャートを参照しつつ、実施の形態１とは異なる箇所を中心に説明する。また、実施の形態１等と同様に、メイン電流測定に先立って、充放電制御回路４５はパワートランジスタ５２１及びセンストランジスタ５３１〜５３３をオンしており、負荷電流が流れているものとする。なお、ステップＳ４０は、実施の形態１と同様であるので、説明は省略する。

［ステップＳ１０〜Ｓ２０］
演算部４１は、端部電圧Ｖｓ１，Ｖｒ１に基づいて、シャント抵抗３６の端部間電圧ΔＶ１、センス電流Ｉｓ１を測定する。

また、演算部４１は、端部電圧Ｖｓ２，Ｖｒ２に基づいて、シャント抵抗３７の端部間電圧ΔＶ２、センス電流Ｉｓ２を測定する。

［ステップＳ５２５］
電圧測定部４２は、シャント抵抗５３８の端部電圧Ｖｓ３，Ｖｒ３を測定し、測定した端部電圧Ｖｓ３，Ｖｒ３の電圧値を演算部４１へ供給する。演算部４１は、端部電圧Ｖｓ３，Ｖｒ３に基づいて、シャント抵抗５３８の端部間電圧ΔＶ３、センス電流Ｉｓ３を測定する。

［ステップＳ３０］
充放電制御回路４５は、測定されたセンス電流Ｉｓ１〜Ｉｓ３、及びセンストランジスタ５３１〜５３３の端部電圧Ｖｓ１〜Ｖｓ３に基づいて、センストランジスタ５３１（５３２，５３３）の電流電圧特性を取得する。

図１１は、本発明の実施の形態５に係るセンストランジスタの電流電圧特性の例を示す図である。図１１の横軸はセンス電流Ｉｓであり、図１１の縦軸はシャント抵抗の端部間電圧ΔＶである。

図１１には、一例として、抵抗値が異なる３つのシャント抵抗Ｒｓ１，Ｒｓ２，Ｒｓ３を用いた場合の測定値がプロットされている。なお、プロットされた測定値は、コレクタ電圧Ｖｃ及びベース電圧Ｖｂが一定の状態で測定されたものである。

図１１に示すように、バイポーラトランジスタの電流電圧特性は、ＭＯＳＦＥＴの場合とは異なり直線状にはならない。このため、センストランジスタがバイポーラトランジスタである場合には、少なくとも３種類のデータを用いて、例えば二次曲線等でフィッテングすることにより電流電圧特性を取得する。

インバータ等の用途でバイポーラトランジスタを用いる場合は、一般的にバイポーラトランジスタと逆並列にダイオードを接続する。したがって、この場合にはＭＯＳＦＥＴとは異なり、メイン電流Ｉｍａｉｎはコレクタからエミッタへ流れる場合のみ測定可能である。

本実施の形態によれば、パワートランジスタ５２１がバイポーラトランジスタである場合にも、電流の流れる方向に制限はあるが、メイン電流Ｉｍａｉｎを正確に測定することが可能である。

（実施の形態６）
次に、実施の形態６について説明する。実施の形態６では、電流電圧特性に基づいて、ジャンクション温度を測定する方法について説明する。

これまでに述べた各実施の形態では、センストランジスタの電流電圧特性に基づいて、シャント抵抗の端部間電圧がゼロのときのセンス電流Ｉｓ０を算出することにより、メイン電流Ｉｍａｉｎを測定する。一方、図４の電流電圧特性によれば、センス電流がゼロのときの端部間電圧を算出することができる。このときの端部間電圧ΔＶ０は、パワートランジスタ２１のドレイン電圧Ｖｄとソース電圧Ｖｐｓの電位差に等しくなる。

そこで、演算部４１は、センス電流がゼロの時の端部間電圧ΔＶ０（＝Ｖｄ−Ｖｐｓ）と、メイン電流Ｉｍａｉｎに基づいて、パワートランジスタ２１のオン抵抗Ｒｏｎ（＝ΔＶ０／Ｉｍａｉｎ）を算出する。そして、演算部４１は、予め測定された温度係数、及び測定したオン抵抗Ｒｏｎに基づいて、ジャンクション温度を測定する。

また、センストランジスタのオン抵抗を算出することでも、ジャンクション温度を測定することが可能である。具体的には、センストランジスタのソース側端部の電圧Ｖｓにより、オン抵抗は、Ｒｏｎ＝（Ｖｄ−Ｖｓ）／Ｉｓとなる。このオン抵抗と温度係数により、ジャンクション温度の測定が可能である。

本実施の形態によれば、メイン電流Ｉｍａｉｎ測定時に取得した情報に基づいてジャンクション温度を測定することができるので、温度変化に対する応答性を格段に向上させることが可能となる。また、これにより、温度異常を従来よりも短時間で検出することができるので、システムを安全に停止させることができ、システムの信頼性を向上させることが可能となる。

また、パッケージ内でジャンクション温度を直接測定することができるので、ジャンクション温度の測定精度を向上させることが可能となる。これにより、システムの過剰な温度設計マージンの削減や、熱設計が容易化されることにより、システムの小型化やコストの低減が実現される。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

［付記］
以下に本発明の好ましい態様について付記する。

パワートランジスタのゲートと、前記パワートランジスタと並列に接続され、出力が前記パワートランジスタに流れる電流値をモニタするセンストランジスタのゲートとに接続される第１の端子と、
前記センストランジスタに接続された第１のシャント抵抗の両端にそれぞれ接続される第２の端子および第３の端子と、
前記センストランジスタに前記第１のシャント抵抗と並列に接続され、前記第１のシャント抵抗と異なる抵抗値を有する第２のシャント抵抗の両端にそれぞれ接続される第４の端子および第５の端子と、
前記第２、第３、第４、第５の端子と接続され、前記第１のシャント抵抗間の電圧及び前記第２のシャント抵抗間の電圧を測定する電圧測定部と、
測定した前記電圧から前記パワートランジスタに流れるメイン電流の電流値を測定し、前記パワートランジスタ及び前記センストランジスタを制御する制御回路と、
を有し、
前記制御回路は、前記第１及び第２のシャント抵抗に流れるセンス電流の電流値と、前記センス電流の測定時における、前記第１のシャント抵抗間の前記電圧及び前記第２のシャント抵抗間の前記電圧を測定し、前記センス電流の前記電流値及び測定した前記電圧の電圧値に基づいて前記メイン電流の前記電流値を測定し、
前記第３の端子と前記第５の端子とは、同一の端子である、
半導体装置。

１０…バッテリセル、２０〜２２…パワートランジスタ、３０…センス回路、３１，３２，５３１〜５３３…センストランジスタ、３６，３７，５３８…シャント抵抗、４０…制御部、２３５…カレントミラー回路、２３５ａ…リファレンス側トランジスタ、２３５ｂ…出力側トランジスタ、Ｐ１〜Ｐ６…端子

Claims (20)

1. パワートランジスタと並列に接続され、前記パワートランジスタに流れるメイン電流の電流値を測定するセンス回路と、
   制御部と、
   を備え、
   前記センス回路では、センストランジスタと、並列接続された抵抗値が異なる複数のシャント抵抗とが直列に接続され、
   前記制御部は、それぞれの前記シャント抵抗に流れるセンス電流の電流値と、前記センス電流の測定時における、前記シャント抵抗の前記センストランジスタ側の第１の端部と、前記第１の端部とは反対側の第２の端部との間の端部間電圧の電圧値を測定し、前記センス電流の前記電流値及び前記端部間電圧の前記電圧値に基づいて前記メイン電流の前記電流値を測定する、
   半導体装置。
2. 請求項１に記載の半導体装置において、
   前記制御部は、前記端部間電圧がゼロであるとした場合の前記センス電流の前記電流値を算出することにより、前記メイン電流の前記電流値を測定する、
   半導体装置。
3. 請求項１に記載の半導体装置において、
   前記制御部は、測定した前記センス電流の複数の前記電流値と、対応する複数の前記端部間電圧とに基づいて、前記センストランジスタの電流電圧特性を取得し、取得した前記電流電圧特性に基づいて、前記メイン電流の前記電流値を測定する、
   半導体装置。
4. 請求項１に記載の半導体装置において、
   前記センストランジスタのセル数は、前記パワートランジスタのセル数より少ない、
   半導体装置。
5. 請求項１に記載の半導体装置において、
   前記センス回路は、並列に接続され、同一セル数の複数の前記センストランジスタを有し、それぞれの前記センストランジスタは、１対１に対応する前記シャント抵抗と直列に接続されている、
   半導体装置。
6. 請求項１に記載の半導体装置において、
   前記センス回路は、１個の前記センストランジスタを有し、
   前記センストランジスタは、並列に接続された複数の前記シャント抵抗と直列に接続され、
   それぞれの前記シャント抵抗には、１対１に対応するスイッチ回路が直列に接続され、
   前記制御部は、オンする前記スイッチ回路を切り換えながら、対応するシャント抵抗に流れる前記センス電流の前記電流値と、前記端部間電圧の前記電圧値と、を測定する、
   半導体装置。
7. 請求項１に記載の半導体装置において、
   前記メイン電流の測定時以外のタイミングにおいて、電流値が既知のキャリブレーション電流が前記シャント抵抗に供給され、
   前記制御部は、前記キャリブレーション電流の供給時における前記シャント抵抗の前記端部間電圧に基づく前記シャント抵抗の抵抗値を較正データとして取得し、取得した前記較正データに基づいて前記メイン電流の測定時における前記センス電流を測定する、
   半導体装置。
8. パワートランジスタと並列に接続され、前記パワートランジスタに流れるメイン電流の電流値を測定するセンス回路と、
   制御部と、
   を備え、
   前記センス回路は、カレントミラー回路を有し、
   前記カレントミラー回路の出力側トランジスタは、センストランジスタと直列に接続され、
   前記制御部は、前記カレントミラー回路のリファレンス側トランジスタに流れるリファレンス電流の電流値を切り換えながら、前記出力側トランジスタにセンス電流を流し、前記センス電流が流れているときにおける、前記出力側トランジスタの前記センストランジスタ側の第３の端部と、前記第３の端部とは反対側の第４の端部との間の端部間電圧の電圧値を測定し、前記電流値及び前記端部間電圧の前記電圧値に基づいて前記メイン電流の前記電流値を測定する、
   半導体装置。
9. 請求項８に記載の半導体装置において、
   前記制御部は、前記端部間電圧がゼロであるとした場合の前記センス電流の前記電流値を算出することにより、前記メイン電流の前記電流値を測定する、
   半導体装置。
10. 請求項８に記載の半導体装置において、
    前記制御部は、測定した前記センス電流の複数の電流値と、対応する複数の前記端部間電圧とに基づいて、前記センストランジスタの電流電圧特性を取得し、取得した前記電流電圧特性に基づいて、前記メイン電流の前記電流値を測定する、
    半導体装置。
11. 請求項１に記載の半導体装置において、
    前記センストランジスタは、ＭＯＳＦＥＴで構成されている、
    半導体装置。
12. 請求項３に記載の半導体装置において、
    前記制御部は、前記電流電圧特性に基づいて、前記センス電流をゼロであるとした場合の前記端部間電圧を算出し、算出した前記センス電流をゼロであるとした場合の前記端部間電圧と、前記メイン電流又は前記センス電流に基づいて、前記パワートランジスタ又は前記センストランジスタのオン抵抗を算出し、前記オン抵抗及び温度係数に基づいてジャンクション温度を測定する、
    半導体装置。
13. パワートランジスタと並列に接続され、前記パワートランジスタに流れるメイン電流の電流値を測定するセンス回路と、
    を備え、
    前記センス回路では、センストランジスタと、並列接続された抵抗値が異なる複数のシャント抵抗とが直列に接続された、半導体装置における測定方法であって、
    それぞれの前記シャント抵抗の前記センストランジスタ側の第１の端部と、前記第１の端部とは反対側の第２の端部との間の端部間電圧の電圧値を測定し、
    測定した前記端部間電圧の前記電圧値に基づいて、それぞれの前記シャント抵抗に流れるセンス電流の電流値を測定し、
    測定した前記センス電流の前記電流値及び前記端部間電圧の前記電圧値に基づいて前記メイン電流の前記電流値を測定する、
    測定方法。
14. 請求項１３に記載の測定方法において、
    前記端部間電圧がゼロであるとした場合の前記センス電流の前記電流値を算出することにより、前記メイン電流の前記電流値を測定する、
    測定方法。
15. 請求項１３に記載の測定方法において、
    測定した前記センス電流の複数の前記電流値と、対応する複数の前記端部間電圧とに基づいて、前記センストランジスタの電流電圧特性を取得し、
    取得した前記電流電圧特性に基づいて、前記メイン電流の前記電流値を測定する、
    測定方法。
16. 請求項１５に記載の測定方法において、
    前記電流電圧特性に基づいて、前記センス電流をゼロであるとした場合の前記端部間電圧を算出し、
    算出した前記センス電流をゼロであるとした場合の前記端部間電圧と、前記メイン電流又は前記センス電流に基づいて、前記パワートランジスタ又は前記センストランジスタのオン抵抗を算出し、
    前記オン抵抗及び温度係数に基づいてジャンクション温度を測定する、
    測定方法。
17. パワートランジスタのゲートと、前記パワートランジスタと並列に接続され、出力が前記パワートランジスタに流れる電流値をモニタするセンストランジスタのゲートとに接続される第１の端子と、
    前記センストランジスタに接続された第１のシャント抵抗の両端にそれぞれ接続される第２の端子および第３の端子と、
    前記センストランジスタに前記第１のシャント抵抗と並列に接続され、前記第１のシャント抵抗と異なる抵抗値を有する第２のシャント抵抗の両端にそれぞれ接続される第４の端子および第５の端子と、
    前記第２、第３、第４、第５の端子と接続され、前記第１のシャント抵抗間の電圧及び前記第２のシャント抵抗間の電圧を測定する電圧測定部と、
    測定した前記電圧から前記パワートランジスタに流れるメイン電流の電流値を測定し、前記パワートランジスタ及び前記センストランジスタを制御する制御回路と、
    を有し、
    前記制御回路は、前記第１及び第２のシャント抵抗に流れるセンス電流の電流値と、前記センス電流の測定時における、前記第１のシャント抵抗間の前記電圧及び前記第２のシャント抵抗間の前記電圧を測定し、前記センス電流の前記電流値及び測定した前記電圧の電圧値に基づいて前記メイン電流の前記電流値を測定する、
    半導体装置。
18. 請求項１７に記載の半導体装置において、
    前記制御回路は、前記第１のシャント抵抗間電圧及び前記第２のシャント抵抗間電圧がゼロであるとした場合の前記センス電流の前記電流値を算出することにより、前記メイン電流の前記電流値を測定する、
    半導体装置。
19. 請求項１８に記載の半導体装置において、
    前記制御回路は、前記第１及び第２のシャント抵抗に流れる前記センス電流の複数の前記電流値と、前記センス電流の測定時における、前記第１のシャント抵抗間電圧及び前記第２のシャント抵抗間電圧とに基づいて前記センストランジスタの電流電圧特性を取得し、取得した前記電流電圧特性に基づいて、前記メイン電流の前記電流値を測定する、
    半導体装置。
20. 請求項１９に記載の半導体装置において、
    前記制御回路は、前記電流電圧特性に基づいて、前記センス電流をゼロであるとした場合の前記第１のシャント抵抗間電圧又は前記第２のシャント抵抗間電圧を算出し、前記算出した電圧と、前記メイン電流又は前記センス電流に基づいて、前記パワートランジスタ又は前記センストランジスタのオン抵抗を算出し、前記オン抵抗及び温度係数に基づいてジャンクション温度を測定する、
    半導体装置。

Images