CN102769375B - 具有并联连接的多个开关元件的功率用半导体装置 - Google Patents

Abstract

本发明涉及具有并联连接的多个开关元件的功率用半导体装置。功率用半导体装置（200）具备彼此并联连接的第一和第二功率用半导体元件（Q1、Q2）以及驱动控制部（100）。驱动控制部（100）根据从外部反复接收的导通指令以及截止指令使第一和第二功率用半导体元件的每一个成为导通状态或者截止状态。具体地说，驱动控制部（100）针对导通指令能够在使第一以及第二功率用半导体元件（Q1、Q2）同时成为导通状态的情况和使第一以及第二功率用半导体元件（Q1、Q2）的一个成为导通状态之后使另一个成为导通状态的情况之间切换。驱动控制部（100）针对截止指令使第一以及第二功率用半导体元件（Q1、Q2）的一个成为截止状态之后使另一个成为截止状态。

Description

具有并联连接的多个开关元件的功率用半导体装置

技术领域

本发明涉及在电力变换设备等中所使用的功率用半导体装置。

背景技术

功率MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor：金属氧化物半导体场效应晶体管）或IGBT（Insulated Gate Bipolar Transistor：绝缘栅双极晶体管）等功率用半导体元件被用于电动机驱动用逆变器（inverter）、不间断电源装置以及频率变换装置等电力设备的控制。由于这些电力设备的额定电压以及额定电流有增加的趋势，所以，也要求功率用半导体元件高耐压化以及大电流化。

作为使能由功率用半导体元件控制的电流量增大的方法，已知将多个功率用半导体元件并联连接的方法（例如，参照日本特开2000-92820号公报）。

在如上述文献那样多个功率用半导体元件并联连接的情况下，这些多个元件通常使用相同的驱动信号，由此同时进行开关。因此，功率用半导体元件的并联数越多或者开关频率越高，开关损失（接通（turn-on）损失以及关断（turn-off）损失）越增大。

作为用于使并联连接的功率用半导体元件的关断损失减少的方法，例如，已知日本特开平5-291913号公报中记载的方法。在该文献的方法中，具有低饱和电压以及长下降时间的第一IGBT和具有高饱和电压以及短下降时间的第二IGBT并联连接，在第二IGBT的栅极插入有输入电阻。当以共同的驱动信号使第一以及第二IGBT工作时，第二IGBT的断开时间点比第一IGBT的断开时间点延迟，所以，能够基于第二IGBT的短下降时间进行关断工作。

虽然不以开关损失的减少为目的，但是，在日本特开平6-209565号公报和日本特开平6-209666号公报中记载了类似的技术。在上述文献中都公开了将由主半导体元件和与其并联连接的检测用半导体元件构成的开关电路串联连接的结构。具体地说，在前者的日本特开平6-209565号公报所记载的技术中，主半导体元件的栅极和栅极驱动电路经由截止延迟电路而连接，检测用半导体元件的栅极和栅极驱动电路经由导通延迟电路而连接。在后者的日本特开平6-209666号公报所记载的技术中，检测用半导体元件的栅极和栅极驱动电路经由截止延迟电路而连接，主半导体元件的栅极和栅极驱动电路经由导通延迟电路而连接。

在上述的日本特开平5-291913号公报中，虽然考虑了开关损失的减少，但是，仅关注关断损失的减少而未考虑接通损失。并且，由于该文献中所记载的方法是将具有低饱和电压以及长下降时间的第一IGBT和具有高饱和电压以及短下降时间的第二IGBT并联连接的方法，所以，在具有相同的特性的功率用半导体元件并联连接的情况下不能够应用。

发明内容

本发明的目的在于在将多个功率用半导体元件并联连接的情况下，使开关损失比以往减少。

本发明的一个方面的功率用半导体装置具备彼此并联连接的第一以及第二功率用半导体元件和驱动控制部。驱动控制部根据从外部反复接收的导通指令以及截止指令，使第一以及第二功率用半导体元件的每一个成为导通状态或截止状态。具体地说，驱动控制部针对导通指令能够切换为使第一以及第二功率用半导体元件同时成为导通状态的情况和使第一以及第二功率用半导体元件的一个成为导通状态之后使另一个成为导通状态的情况。驱动控制部针对截止指令使第一以及第二功率用半导体元件的一个成为截止状态之后使另一个成为截止状态。

根据本发明，针对导通指令，能够切换为使第一以及第二功率用半导体元件同时成为导通状态的情况和彼此错开定时地成为导通状态的情况，针对截止指令，使第一以及第二功率用半导体元件彼此错开定时地成为截止状态。因此，本发明的主要的优点是能够使开关损失比以往减少。

本发明的上述以及其他目的、特征、方面和优点根据与附图关联地理解的关于本发明的以下详细的说明将会变得清楚。

附图说明

图1是本发明的实施方式1的功率用半导体装置200的结构图。

图2是示出驱动信号DS和功率用半导体元件Q1、Q2的栅极电压的关系的定时图。

图3是示出在导通状态时流过IGBTQ1、Q2的总电流（total current）It的大小和（A）接通损失Eon以及（B）关断损失Eoff的大小的关系的图。

图4是用于对IGBTQ1、Q2的关断时的定时控制进行说明的概念图。

图5是示出IGBT的开关损失和集电极电流的关系的图。

图6是示出IGBT的开关损失和栅极电阻的关系的图。

图7是示出集电极电流密度Jc和饱和电压VCE（sat）的关系的图。

图8是示出关断损失Eoff和饱和电压VCE（sat）的关系的图。

图9是示出IGBT的集电极电流Ic和接通损失Eon的关系的图。

图10是示出在使并联连接的IGBT依次进行开关的情况下的模拟结果的图。

图11是图10的接通时的放大图。

图12是图10的关断时的放大图。

图13是示出在对并联连接的IGBT同时进行向导通状态的切换、依次进行向截止状态的切换的情况下的模拟结果的图。

图14是图13的接通时的放大图。

图15是图13的关断时的放大图。

图16是示出流过并联连接的IGBTQ1、Q2的总电流It和接通损失Eon的关系的图。

图17是示出本发明的实施方式2的功率用半导体装置201的结构的电路图。

图18是示出从图17的集成电路5输出的控制信号的定时图的一个例子的图。

图19是示出本发明的实施方式3的功率用半导体装置202的结构的电路图。

图20是示出从图19的集成电路5a输出的控制信号的定时图的一个例子的图。

图21是示出本发明的实施方式4的功率用半导体装置203的结构的电路图。

图22是示出本发明的实施方式5的功率用半导体装置204的结构的电路图。

图23是示出从图22的集成电路5b输出的控制信号的定时图的一个例子的图。

图24是示出本发明的实施方式6的功率用半导体装置205的结构的电路图。

图25是示出本发明的实施方式7的功率用半导体装置206的结构的电路图。

图26是示出本发明的实施方式8的功率用半导体装置207的结构的电路图。

图27是示出本发明的实施方式9的功率用半导体装置208的结构的电路图。

图28是示出从图27的集成电路5d输出的控制信号的定时图的一个例子的图。

图29是示出本发明的实施方式10的功率用半导体装置209的结构的电路图。

图30是示出本发明的实施方式11的功率用半导体装置210的结构的电路图。

图31是用于对在本发明的实施方式12的功率用半导体装置中所使用的IGBTQ1、Q2的规格进行说明的图。

图32是本发明的实施方式13的变形例的功率用半导体装置211的结构图。

图33是用于对在实施方式2、9、10的功率用半导体装置201、208、209中利用驱动控制部101、108、109进行的IGBTQ1、Q2的开关控制方法的变形例进行说明的图。

图34是用于对在实施方式5、11的功率用半导体装置204、210中利用驱动控制部104、110进行的IGBTQ1、Q2的开关控制方法的变形例进行说明的图。

图35是用于对在实施方式2、9、10的功率用半导体装置201、208、209中利用驱动控制部101、108、109进行的IGBTQ1、Q2的开关控制方法的另一变形例进行说明的图。

图36是示出本发明的实施方式19的功率用半导体装置212的结构的电路图。

图37是示出图36的电流检测传感器99的输出波形的一个例子的图。

图38是示出本发明的实施方式20的功率用半导体装置213的结构的电路图。

图39是示出本发明的实施方式21的功率用半导体装置214的结构的电路图。

图40是示出本发明的实施方式22的功率用半导体装置215的结构的电路图。

具体实施方式

以下，参照附图详细地对本发明的实施方式进行说明。再有，对相同或者相当的部分标注相同的附图标记并且不重复其说明。

<实施方式1>

[功率用半导体装置200的结构]

图1是本发明的实施方式1的功率用半导体装置200的结构图。参照图1，功率用半导体装置200包含在高电压节点HV和接地节点GND之间彼此并联连接的功率用半导体元件Q1、Q2和驱动控制部100。在图1中，作为功率用半导体元件Q1、Q2而例示了IGBT，但是，也可以是功率MOSFET或双极晶体管等其他半导体元件。以下，也将功率用半导体元件Q1、Q2分别记载为IGBTQ1、Q2。IGBTQ1、Q2的集电极所连接的高电压节点HV与控制对象的电力设备连接，被施加高电压。

驱动控制部100根据从外部接收的驱动信号DS的逻辑电平，使IGBTQ1、Q2切换为导通状态或截止状态。本实施方式的驱动控制部100在接收到高电平（H电平）的驱动信号DS时，使功率用半导体元件Q1、Q2成为导通状态，在接收到低电平（L电平）的驱动信号DS时，使功率用半导体元件Q1、Q2成为截止状态。也将H电平的驱动信号DS称为导通指令，也将L电平的驱动信号DS称为截止指令。将导通指令和截止指令交替反复地施加到驱动控制部100。驱动控制部100的具体的结构例在实施方式2后面进行说明。

[功率用半导体装置200的工作]

图2是示出驱动信号DS和功率用半导体元件Q1、Q2的栅极电压的关系的定时图。参照图1、图2，驱动控制部100在接收导通指令而使IGBTQ1、Q2切换为导通状态时，能够在使IGBTQ1、Q2同时成为导通状态的情况和使IGBTQ1、Q2中的一个（例如，IGBTQ1）先成为导通状态、之后使另一个成为导通状态的情况之间进行切换。并且，驱动控制部100在接收截止指令而使IGBTQ1、Q2切换为截止状态时，能够在使IGBTQ1、Q2同时成为截止状态的情况和使IGBTQ1、Q2中的一个（例如，IGBTQ1）先成为截止状态、之后使另一个成为截止状态的情况之间进行切换。对IGBTQ1、Q2同时进行开关还是错开定时地分别独立地进行开关，根据在接收导通指令IGBTQ1、Q2为导通状态（导通状态）时分别流过IGBTQ1、Q2的主电流I1、I2（或将主电流I1和I2进行合成后的总电流It）的大小来决定。具体地说，在实施方式1的情况下，流过功率用半导体元件Q1、Q2的总电流It根据大小而被分为三个区域。

在图2（A）中示出总电流It的大小比较小的情况。在该情况下，在时刻t1，当驱动信号DS从L电平切换为H电平时，驱动控制部100对IGBTQ1的栅极施加H电平的电压，从而使IGBTQ1切换为导通状态。在此后的时刻t2，驱动控制部100对IGBTQ2的栅极施加H电平的电压，从而使IGBTQ2切换为导通状态。在时刻t3，当驱动信号DS从H电平切换为L电平时，驱动控制部100对IGBTQ1的栅极施加L电平的电压，从而使IGBTQ1切换为截止状态。在此后的时刻t4，驱动控制部100对IGBTQ2的栅极施加L电平的电压，从而使IGBTQ2切换为截止状态。因此，在接通时，主要在先接通的IGBTQ1中产生开关损失（接通损失Eon），在关断时，主要在后关断的IGBTQ2中产生开关损失（关断损失Eoff）。

在图2（B）中示出总电流It的大小为中等程度的情况。在该情况下，在时刻t1，当驱动信号DS从L电平切换为H电平时，驱动控制部100对IGBTQ1、Q2这二者的栅极施加H电平的电压，从而使IGBTQ1、Q2同时切换为导通状态。在时刻t3，当驱动信号DS从H电平切换为L电平时，驱动控制部100对IGBTQ1的栅极施加L电平的电压，从而使IGBTQ1切换为截止状态。在此后的时刻t4，驱动控制部100对IGBTQ2的栅极施加L电平的电压，从而使IGBTQ2切换为截止状态。因此，在接通时，在IGBTQ1、Q2这二者中产生开关损失（接通损失Eon）。在关断时，主要在后关断的IGBTQ2中产生开关损失（关断损失Eoff）。

在图2（C）中示出总电流It的大小比较高的情况。在该情况下，在时刻t1，当驱动信号DS从L电平切换为H电平时，驱动控制部100对IGBTQ1、Q2这二者的栅极施加H电平的电压，从而使IGBTQ1、Q2同时切换为导通状态。在时刻t3，当驱动信号DS从H电平切换为L电平时，驱动控制部100对IGBTQ1、Q2这二者的栅极施加L电平的电压，从而使IGBTQ1、Q2同时切换为截止状态。因此，在接通时和关断时都在IGBTQ1、Q2这二者中产生开关损失。

在上述中，在错开定时地对IGBTQ1、Q2依次进行开关的情况下，使IGBTQ1比IGBTQ2先切换为导通状态或截止状态，但是，在IGBTQ1、Q2的特性相同的情况下，对哪一个先进行开关都可以。

[以图2（A）～（C）的方法进行开关控制的理由]

接着，对以上述的方法进行IGBTQ1、Q2的开关控制的理由进行说明。

图3是示出在导通状态时流过IGBTQ1、Q2的总电流It的大小和（A）接通损失Eon以及（B）关断损失Eoff的大小的关系的图。在图3中，接通损失Eon以及关断损失Eoff以驱动信号DS的每一个脉冲（Pulse）消耗的功率（mJ）来表示。将彼此错开定时地使IGBTQ1、Q2分别单独地进行开关的情况记载为一个芯片（1P），将使IGBTQ1、Q2同时进行开关的情况记载为两个芯片（2P）。

参照图3（A），在流过IGBTQ1、Q2的总电流It比某个阈值Ith1小的情况下，彼此错开定时地使IGBTQ1、Q2分别单独地成为导通状态与同时成为导通状态相比，接通损失Eon变小。在总电流It比阈值Ith1大的情况下，使IGBTQ1、Q2同时成为导通状态与使IGBTQ1、Q2分别单独地成为导通状态相比，接通损失Eon变小。因此，图1的驱动控制部100在总电流It为阈值Ith1以下的情况下，如图2（A）所示，使IGBTQ1先成为导通状态，之后使IGBTQ2成为导通状态。驱动控制部100在总电流It比阈值Ith1大的情况下，如图2（B）所示，使IGBTQ1、Q2同时成为导通状态。由此，与以往相比能够使接通损失Eon减少。

参照图3（B），在关断损失Eoff的情况下，不依赖于流过导通状态的IGBTQ1、Q2的总电流It的大小，彼此错开定时地使IGBTQ1、Q2分别单独地成为截止状态与同时成为截止状态相比，关断损失Eoff变小。因此，如图2（A）、（B）所示，图1的驱动控制部100使IGBTQ1先成为截止状态，之后使IGBTQ2成为截止状态。由此，与使IGBTQ1、Q2同时成为截止状态的情况相比，能够使关断损失Eoff减少。

但是，在使IGBTQ1、Q2分别单独地成为截止状态的情况下，当流过IGBTQ1、Q2的总电流It超过每一个元件的最大额定值时，后成为截止状态的元件可能被破坏。因此，为了防止破坏的元件，在总电流It接近于每一个元件的最大额定值的情况下，如图2（C）所示，使IGBTQ1、Q2同时成为截止状态。

图4是用于对IGBTQ1、Q2的截止时的定时控制进行说明的概念图。

参照图4，将IGBTQ1、Q2每一个元件的主电流的最大额定值设为IR。将阈值Ith2设定为比最大额定值IR稍小的值，将阈值Ith3设定为比最大额定值IR的两倍（2×IR）稍小的值。在导通状态下流过IGBTQ1、Q2的总电流It小于阈值Ith2的情况下，图1的驱动控制部100以针对截止指令使IGBTQ1、Q2分别单独地依次成为截止状态的方式进行控制。在总电流It为阈值Ith2以上且小于阈值Ith3的情况下，驱动控制部100以针对截止指令使IGBTQ1、Q2同时成为截止状态的方式进行控制。虽然与每一个元件依次成为截止状态相比关断损失Eoff增加，但是，进行这样的开关控制的目的在于IGBT的短路保护。在总电流It为阈值Ith3以上的情况下进行以与驱动信号DS的逻辑电平无关地使IGBTQ1、Q2这二者均成为截止状态的方式进行控制的短路保护。

[得到图3（A）、（B）的开关特性的理由]

接着，对得到图3（A）、（B）所示的开关特性的理由进行说明。

图5是示出IGBT的开关损失和集电极电流的关系的图。在图5中示出接通损失Eon、关断损失Eoff以及反向恢复工作时的开关损失Err的集电极电流Ic依赖性。

图6是示出IGBT的开关损失和栅极电阻的关系的图。在图6中示出接通损失Eon、关断损失Eoff、以及反向恢复工作时的开关损失Err的栅极电阻RG依赖性。图5、图6所示的特性图摘选自三菱电机制的IGBT模块（型号：CM600HX-24A）的数据表。

（1. 关断损失Eoff）

参照图5，关断损失Eoff以集电极电流Ic的幂函数来表示（即，在图5所示的双对数曲线（double logarithmic graph）中，关断损失Eoff与集电极电流Ic成比例）。当以记号“^”来表示指数时，关断损失Eoff能够使用常数a、b表达成：

。

当将流过图1的IGBTQ1、Q2的每一个的电流设为Io[A]时，元件逐个成为截止状态时的关断损失Eoff_1P表示为：

，

两个元件同时成为截止状态时的关断损失Eoff_2P表示为：

，

上式（2）和（3）之比为：

，

所以，如果b<1，则

的关系成立。b<1的关系意味着图5的曲线的斜率比1小，通常该b<1的关系成立。

当使用具体的数值来进行验证时，若在图1所示的IGBTQ1、Q2中每一个元件流过200[A]的主电流（即，I1=I2=200[A]），则总电流It为400[A]。参照图5，集电极电流为200[A]时的关断损失Eoff约为41mJ/Pulse，集电极电流为400[A]时关断损失Eoff约为62mJ/Pulse。因此，在两个元件同时切换为截止状态的情况下的关断损失Eoff整体为82mJ/Pu1se，相对于此，在元件逐个切换为截止状态的情况下的关断损失Eoff由于是在后成为截止状态的元件中产生损失，所以为62mJ/Pulse。这样，元件逐个切换为截止状态的一方关断损失Eoff小。

再有，如图6所示，可知在关断损失Eoff中，关断损失Eoff对于栅极电阻RG的依赖性几乎没有，关断损失Eoff的特性几乎由IGBT的元件特性决定。上述的结果能够如下这样定性地考虑。

图7是示出集电极电流密度Jc和饱和电压VCE（sat）的关系的图。参照图7，当并联连接相同的特性以及尺寸的IGBTQ1、Q2时，芯片逐个切换为截止状态的情况（1P）的情况与两个芯片同时成为截止状态的情况（2P）相比，主电流流过的部分的剖面积变为一半，所以，每一个芯片的集电极电流密度Jc变为两倍。并且，若集电极电流密度Jc增加，则饱和电压VCE（sat）增加。

图8是示出关断损失Eoff和饱和电压VCE（sat）的关系的图。参照图8，在双极型元件（bipolar element）中，关断损失Eoff和饱和电压VCE（sat）处于折衷（trade-off）的关系。因此，芯片逐个切换为截止状态的情况（1P）与两个芯片同时成为截止状态的情况（2P）相比，关断损失Eoff变小。再有，虽然是显然的，但是，关于在接收导通指令而IGBTQ1、Q2处于导通状态的情况下的稳态损失（steady loss），在使关断依次进行的情况（1P）和同时进行的情况（2P）下是相同的。

（2. 接通损失Eon）

再次参照图5，接通损失Eon能够以集电极电流Ic的指数函数大致进行表示。（在图5所示的双对数曲线中，接通损失Eon和集电极电流Ic不是正比例关系）。因此，接通损失Eon能够使用常数a、b表达成：

，

其中，在上式（6）中，“exp(…)”表示指数函数。

当将流过图1的IGBTQ1、Q2的每一个的电流设为Io[A]时，元件逐个成为导通状态时的接通损失Eon_1P表示为：

，

两个元件同时成为导通状态时的接通损失Eon_2P表示为：

，

上式（7）和（8）之比为：

，

所以，在Io＜b×ln(2)的比较小的电流区域（其中，ln表示自然对数），

的关系成立。在Io＞b×ln(2)的比较大的电流区域，

的关系成立。

图9是示出IGBT的集电极电流Ic和接通损失Eon的关系的图。参照图9，假设在并联连接的导通状态的IGBTQ1、Q2的每一个中流过集电极电流Io，将与集电极电流Io对应的接通损失Eon设为Eo[mJ/Pulse]。因此，在两个元件同时切换为导通状态的情况下的接通损失Eon为2×Eo（图9的点2P）。在元件逐个依次地切换为导通状态的情况下，在最先切换为导通状态的元件中流过2×Io的电流，所以，在该情况下的接通损失Eon为图9的Eo'（点1P）。

随着集电极电流Ic的增加，接通损失Eon呈指数函数地增加，所以，在电流Io比较大时，如图9所示，损失Eo'比2×Eo大。因此，两个元件同时切换为导通状态的一方为低损失。反之，在电流Io比较小时，损失Eo'比2×Eo小，所以，元件逐个依次地切换为导通状态的一方为低损失。

再有，与接通损失Eon有关系的不仅是集电极电流Ic。如图6所示，接通损失Eon对于栅极电阻RG示出指数函数的关系。即，随着栅极电阻RG增加，接通损失Eon呈指数函数地增加。另外，IGBT的电容（输入电容、镜像电容）或续流二极管的特性也与接通损失有关系。

[模拟结果]

在图10～图16中示出对于并联连接的IGBT的模拟结果。在图10～图15所示的波形图中，对于IGBTQ1、Q2的每一个，从上方开始依次示出损失[kW]、集电极发射极间电压VCE[V]、集电极发射极间电流ICE[A]、栅极发射极间电压VGE[V]的波形图。损失为集电极发射极间电压VCE和集电极发射极间电流ICE的积。

图10是示出在使并联连接的IGBT依次开关的情况下的模拟结果的图。图11是图10的接通时的放大图，图12是图10的关断时的放大图。在图10～图12所示的模拟中，在接通时使IGBTQ1先切换为导通状态，在其0.5μ秒之后将IGBTQ2切换为导通状态。在关断时，使IGBTQ1先切换为截止状态，在其0.5μ秒之后将IGBTQ2切换为截止状态。可知接通损失Eon由先切换为导通状态的IGBTQ1负担，关断损失Eoff由后切换为截止状态的IGBTQ2负担。

图13是示出在关于并联连接的IGBT同时进行向导通状态的切换、依次进行向截止状态的切换的情况下的模拟结果的图。图14是图13的接通时的放大图。图15是图13的关断时的放大图。在图13～图15所示的模拟中，在接通时使IGBTQ1、Q2同时切换为导通状态。在关断时使IGBTQ1先切换为截止状态，在其0.5μ秒之后，将IGBTQ2切换为截止状态。可知接通损失Eon由IGBTQ1、Q2这二者负担，关断损失Eoff由后切换为截止状态的IGBTQ2负担。

图16是示出流过并联连接的IGBTQ1、Q2的总电流It和接通损失Eon的关系的图。图16（B）中示出图16（A）的虚线框内的放大图。如图16（B）所示，在与阈值Ith1相比为低电流的区域，元件逐个依次地切换为导通状态的情况（1P）与两个元件同时切换为导通状态的情况（2P）相比，接通损失Eon小。在与阈值Ith1相比为高电流的区域，两个元件同时切换为导通状态的情况（2P）与元件逐个依次地切换为导通状态的情况（1P）相比，接通损失Eon小。

<实施方式2>

图17是示出本发明的实施方式2的功率用半导体装置201的结构的电路图。在实施方式2中示出图1的驱动控制部100的具体结构的一个例子。图17的驱动控制部101包含：控制用的集成电路（IC：Integrated Circuit）5；驱动用电源V1；电阻元件R14、R15、R23、R24；用于驱动IGBTQ1、Q2的N型MOS（Metal Oxide Semiconductor：金属氧化物半导体）晶体管Q11、Q22、Q33、Q44。

集成电路5包含：接收驱动信号DS的输入端子IN；用于将与驱动信号DS对应的控制信号分别输出到晶体管Q11、Q22、Q33、Q44的栅极的输出端子OUT1、OUT2、OUT3、OUT4。晶体管Q11、Q33的漏极与从驱动用电源V1供给驱动电压的电源节点9连接。晶体管Q22、Q44的源极与接地节点GND连接。

电阻元件R14、R23的一端与IGBTQ1的栅极连接，电阻元件R15、R24的一端与IGBTQ2的栅极连接。电阻元件R14的另一端与晶体管Q11的源极连接，电阻元件R15的另一端与晶体管Q33的源极连接。电阻元件R23的另一端与晶体管Q22的漏极连接，电阻元件R24的另一端与晶体管Q44的漏极连接。

图18是示出从图17的集成电路5输出的控制信号的定时图的一个例子的图。

参照图17、图18，在时刻t1，集成电路5响应于驱动信号DS切换为H电平，将从输出端子OUT1、OUT3输出的控制信号切换为H电平，并且，将从输出端子OUT2、OUT4输出的控制信号切换为L电平。由此，晶体管Q11、Q33切换为导通状态，晶体管Q22、Q44切换为截止状态。其结果是，IGBTQ1、Q2同时切换为导通状态。

在时刻t2，集成电路5响应于驱动信号DS切换为L电平，将从输出端子OUT1输出的控制信号切换为L电平，并且，将从输出端子OUT2输出的控制信号切换为H电平。由此，晶体管Q11切换为截止状态，晶体管Q22切换为导通状态。其结果是，IGBTQ1切换为截止状态。

在从时刻t2起晚了预定的时间的时刻t3，集成电路5将从输出端子OUT3输出的控制信号切换为L电平，并且，将从输出端子OUT4输出的控制信号切换为H电平。由此，晶体管Q33切换为截止状态，晶体管Q44切换为导通状态。其结果是，IGBTQ2晚于IGBTQ1切换为截止状态。

以下，重复相同的工作。即，在时刻t4、t7的集成电路5的工作与在时刻t1的工作相同，在时刻t5、t6的集成电路5的工作分别与在时刻t2、t3的工作相同。

根据以上的集成电路5的工作，能够实现与在实施方式1中所说明的图2（B）相同的控制工作。

集成电路5也能在与图18不同的定时将晶体管Q11、Q22、Q33、Q44控制为导通和截止。例如，为了实现与在实施方式1中所说明的图2（A）相同的控制工作，可以进行如下这样的开关控制。即，集成电路5响应于驱动信号DS切换为H电平，将从输出端子OUT1输出的控制信号切换为H电平，并且，将从输出端子OUT2、OUT4分别输出的控制信号切换为L电平。集成电路5比该驱动信号DS向H电平的切换晚预定的时间将从输出端子OUT3输出的控制信号切换为H电平。并且，集成电路5响应于驱动信号DS切换为L电平，将从输出端子OUT1输出的控制信号切换为L电平，并且，将从输出端子OUT2输出的控制信号切换为H电平。集成电路5比该驱动信号DS向L电平的切换晚预定的时间将从输出端子OUT3输出的控制信号切换为L电平，并且，将从输出端子OUT4输出的控制信号切换为H电平。根据以上的控制，IGBTQ1、Q2按该顺序切换为导通状态，按该顺序切换为截止状态。

为了实现与在实施方式1中所说明的图2（C）相同的控制工作，可以进行如下这样的开关控制。即，集成电路5在驱动信号DS切换为H电平时，将从输出端子OUT1、OUT3分别输出的控制信号切换为H电平，并且，将从输出端子OUT2、OUT4分别输出的控制信号切换为L电平。并且，集成电路5在驱动信号DS切换为L电平时，将从输出端子OUT1、OUT3分别输出的控制信号切换为L电平，并且，将从输出端子OUT2、OUT4分别输出的控制信号切换为H电平。根据以上的控制，IGBTQ1、Q2同时切换为导通状态，同时切换为截止状态。

<实施方式3>

图19是示出本发明的实施方式3的功率用半导体装置202的结构的电路图。在实施方式3中示出图1的驱动控制部100的具体结构的一个例子。图19的驱动控制部102包含：控制用的集成电路（IC）5a；驱动用电源V1；电阻元件R14、R15、R23、R24；用于驱动IGBTQ1、Q2的N型MOS晶体管Q11、Q22、Q33、Q44；延迟电路DLY1、DLY2。

集成电路5a包含：接收驱动信号DS的输入端子IN；用于将与驱动信号DS对应的控制信号输出到晶体管Q11的栅极以及延迟电路DLY1的输出端子OUT1；用于将与驱动信号DS对应的控制信号输出到晶体管Q22的栅极以及延迟电路DLY2的输出端子OUT2。晶体管Q11、Q33的漏极与从驱动用电源V1供给驱动电压的电源节点9连接。晶体管Q22、Q44的源极与接地节点GND连接。

电阻元件R14、R23的一端与IGBTQ1的栅极连接，电阻元件R15、R24的一端与IGBTQ2的栅极连接。电阻元件R14的另一端与晶体管Q11的源极连接，电阻元件R15的另一端与晶体管Q33的源极连接。电阻元件R23的另一端与晶体管Q22的漏极连接，电阻元件R24的另一端与晶体管Q44的漏极连接。

延迟电路DLY1包含电阻元件R37、电容器C36、二极管D38。电阻元件R37连接在集成电路5a的输出端子OUT1和晶体管Q33的栅极之间。电容器C36连接在晶体管Q33的栅极和接地节点GND之间。二极管D38的阳极与集成电路5a的输出端子OUT1连接，阴极与晶体管Q33的栅极连接。延迟电路DLY1使从集成电路5a的输出端子OUT1输出的控制信号的下降沿即与晶体管Q33向截止状态的切换对应的沿延迟。

延迟电路DLY2包含电阻元件R47、电容器C46、二极管D48。电阻元件R47连接在集成电路5a的输出端子OUT2和晶体管Q44的栅极之间。电容器C46连接在晶体管Q44的栅极和接地节点GND之间。二极管D48的阴极与集成电路5a的输出端子OUT2连接，阳极与晶体管Q44的栅极连接。延迟电路DLY2使从集成电路5a的输出端子OUT2输出的控制信号的上升沿即与晶体管Q44向导通状态的切换对应的沿延迟。

图20是示出从图19的集成电路5a输出的控制信号的定时图的一个例子的图。

参照图19、图20，在时刻t1，集成电路5a响应于驱动信号DS切换为H电平，将从输出端子OUT1输出的控制信号切换为H电平，并且，将从输出端子OUT2输出的控制信号切换为L电平。由此，晶体管Q11、Q33切换为导通状态，晶体管Q22、Q44切换为截止状态。其结果是，IGBTQ1、Q2同时切换为导通状态。

在时刻t2，集成电路5a响应于驱动信号DS切换为L电平，将从输出端子OUT2输出的控制信号切换为H电平。由此，晶体管Q22切换为导通状态，晶体管Q44晚了由延迟电路DLY2决定的延迟时间才切换为导通状态。

此处，如果将驱动用电源V1的输出电压设为v1、将电阻元件R14、R23的电阻值分别设为r14、r23、将IGBTQ1的阈值电压设为Vq1，则v1、r14、r23、Vq1通常以满足

的关系的方式进行设定。即，IGBTQ1的阈值电压大于由电阻元件R14、R23对驱动用电源V1的输出电压进行分压后的电压。其结果是，在时刻t2，IGBTQ1切换为截止状态。

在从时刻t2起晚了预定的时间的时刻t3，集成电路5a将从输出端子OUT1输出的控制信号切换为L电平。由此，晶体管Q11切换为截止状态，晶体管Q33晚了由延迟电路DLY1决定的延迟时间才切换为截止状态。其结果是，IGBTQ2切换为截止状态。

以下，重复相同的工作。即，在时刻t4、t7的集成电路5a的工作与在时刻t1的工作相同，在时刻t5、t6的集成电路5a的工作分别与在时刻t2、t3的工作相同。

根据以上的集成电路5a的工作，能够实现与在实施方式1中所说明的图2（B）相同的控制工作。

<实施方式4>

图21是示出本发明的实施方式4的功率用半导体装置203的结构的电路图。图21的设置于驱动控制部103的延迟电路DLY3与图19的延迟电路DLY1的不同之处在于，不包含二极管D38。因此，图21的延迟电路DLY3向晶体管Q33的栅极供给使从集成电路5a的输出端子OUT1输出的控制信号的上升沿和下降沿这二者延迟的信号。由于图21的其他方面与图19相同，所以，对相同或相当的部分标注相同的附图标记，不重复说明。从集成电路5a的输出端子OUT1、OUT2输出的控制信号的定时也与图20的情况相同。

根据图21所示的驱动控制部103，在从集成电路5a的输出端子OUT1输出的控制信号切换为H电平时（图20的时刻t1、t4、t7），晶体管Q33晚了由延迟电路DLY3决定的延迟时间才切换为导通状态。其结果是，在驱动信号DS切换为H电平时，IGBTQ2晚于IGBTQ1向导通状态的切换而切换为导通状态。IGBTQ2晚于在时刻t2、t5的IGBTQ1向截止状态的切换而切换为截止状态的这方面与实施方式3相同。因此，根据图21的功率用半导体装置203，能够实现与在实施方式1中所说明的图2（A）相同的控制工作。

<实施方式5>

图22是示出本发明的实施方式5的功率用半导体装置204的结构的电路图。在实施方式5中示出图1的驱动控制部100的具体结构的一个例子。图22的驱动控制部104包含：控制用的集成电路（IC）5b；驱动用电源V1；电阻元件R14、R15、R23、R24；用于驱动IGBTQ1、Q2的N型MOS晶体管Q11、Q22、Q44；二极管D12、D13。

集成电路5b包含：接收驱动信号DS的输入端子IN；用于将与驱动信号DS对应的控制信号分别输出到晶体管Q11、Q22、Q44的栅极的输出端子OUT1、OUT2、OUT4。晶体管Q11的漏极与从驱动用电源V1供给驱动电压的电源节点9连接。晶体管Q22、Q44的源极与接地节点GND连接。

电阻元件R14、R23的一端与IGBTQ1的栅极连接，电阻元件R15、R24的一端与IGBTQ2的栅极连接。电阻元件R14的另一端与二极管D12的阴极连接，电阻元件R15的另一端与二极管D13的阴极连接。电阻元件R23的另一端与晶体管Q22的漏极连接，电阻元件R24的另一端与晶体管Q44的漏极连接。二极管D12、D13的阳极与晶体管Q11的源极连接。二极管D12、D13在晶体管Q11为导通状态时成为导通状态。

图23是示出从图22的集成电路5b输出的控制信号的定时图的一个例子的图。

参照图22、图23，在时刻t1，集成电路5b响应于驱动信号DS切换为H电平，将从输出端子OUT1输出的控制信号切换为H电平，并且，将从输出端子OUT2、OUT4分别输出的控制信号切换为L电平。由此，晶体管Q11切换为导通状态，晶体管Q22、Q44切换为截止状态。其结果是，IGBTQ1、Q2同时切换为导通状态。

在时刻t2，集成电路5b响应于驱动信号DS切换为L电平，将从输出端子OUT2输出的控制信号切换为H电平。由此，晶体管Q22切换为导通状态。此处，如果将驱动用电源V1的输出电压设为v1、将电阻元件R14、R23的电阻值分别设为r14、r23、将IGBTQ1的阈值电压设为Vq1，则v1、r14、r23、Vq1以满足上述的式（12）的关系的方式设定。即，IGBTQ1的阈值电压大于由电阻元件R14、R23对驱动用电源V1的输出电压进行分压的电压。其结果是，在时刻t2，IGBTQ1切换为截止状态。

在从时刻t2起晚了预定的时间的时刻t3，集成电路5b将从输出端子OUT1输出的控制信号切换为L电平，并且，将从输出端子OUT4输出的控制信号切换为H电平。由此，晶体管Q11切换为截止状态，晶体管Q44切换为导通状态。其结果是，IGBTQ2切换为截止状态。

以下，重复相同的工作。即，在时刻t4、t7的集成电路5b的工作与在时刻t1的工作相同，在时刻t5、t6的集成电路5b的工作分别与在时刻t2、t3的工作相同。

根据以上的集成电路5b的工作，能够实现与在实施方式1中所说明的图2（B）相同的控制工作。与上述不同，如果在时刻t2、t5将从集成电路5b的输出端子OUT1输出的控制信号切换为L电平、将从输出端子OUT2、OUT4输出的控制信号切换为H电平，则能够将IGBTQ1、Q2同时切换为截止状态。即，能够实现在实施方式1的图2（C）中示出的控制工作。

<实施方式6>

图24是示出本发明的实施方式6的功率用半导体装置205的结构的电路图。在实施方式6中示出图1的驱动控制部100的具体结构的一个例子。图24的驱动控制部105包含：控制用的集成电路（IC）5a；驱动用电源V1；电阻元件R14、R15、R23、R24；用于驱动IGBTQ1、Q2的N型MOS晶体管Q11、Q22、Q44；二极管D12、D13；延迟电路DLY2。

集成电路5a包含：接收驱动信号DS的输入端子IN；用于将与驱动信号DS对应的控制信号输出到晶体管Q11的栅极的输出端子OUT1；用于将与驱动信号DS对应的控制信号输出到晶体管Q22的栅极以及延迟电路DLY2的输出端子OUT2。晶体管Q11的漏极与从驱动用电源V1供给驱动电压的电源节点9连接。晶体管Q22、Q44的源极与接地节点GND连接。

电阻元件R14、R23的一端与IGBTQ1的栅极连接，电阻元件R15、R24的一端与IGBTQ2的栅极连接。电阻元件R14的另一端与二极管D12的阴极连接，电阻元件R15的另一端与二极管D13的阴极连接。电阻元件R23的另一端与晶体管Q22的漏极连接，电阻元件R24的另一端与晶体管Q44的漏极连接。二极管D12、D13的阳极与晶体管Q11的源极连接。二极管D12、D13在晶体管Q11为导通状态时成为导通状态。

延迟电路DLY2包含：电阻元件R47；电容器C46；二极管D48。电阻元件R47连接在集成电路5a的输出端子OUT2和晶体管Q44的栅极之间。电容器C46连接在晶体管Q44的栅极和接地节点GND之间。二极管D48的阴极与集成电路5a的输出端子OUT2连接，阳极与晶体管Q44的栅极连接。延迟电路DLY2使从集成电路5a的输出端子OUT2输出的控制信号的上升沿即与晶体管Q44向导通状态的切换对应的沿延迟。

集成电路5a的工作与在实施方式3的图20中所说明的工作相同。以下，参照图20、图24，对功率用半导体装置205的工作进行说明。

在图20的时刻t1，集成电路5a响应于驱动信号DS切换为H电平，将从输出端子OUT1输出的控制信号切换为H电平，并且，将从输出端子OUT2输出的控制信号切换为L电平。由此，晶体管Q11切换为导通状态，晶体管Q22、Q44切换为截止状态。其结果是，IGBTQ1、Q2同时切换为导通状态。

在时刻t2，集成电路5a响应于驱动信号DS切换为L电平，将从输出端子OUT2输出的控制信号切换为H电平。由此，晶体管Q22切换为导通状态，晶体管Q44晚了由延迟电路DLY2决定的延迟时间才切换为导通状态。此处，如果将驱动用电源V1的输出电压设为v1、将电阻元件R14、R23的电阻值分别设为r14、r23、将IGBTQ1的阈值电压设为Vq1，则v1、r14、r23、Vq1通常以满足上述的式（12）的关系的方式设定。即，IGBTQ1的阈值电压大于由电阻元件R14、R23对驱动用电源V1的输出电压进行分压的电压。其结果是，在时刻t2，IGBTQ1切换为截止状态。

在从时刻t2起晚了预定的时间的时刻t3，集成电路5a将从输出端子OUT1输出的控制信号切换为L电平。由此，晶体管Q11切换为截止状态，晶体管Q44晚了由延迟电路DLY2决定的延迟时间才切换为截止状态。其结果是，IGBTQ2切换为截止状态。

以下，重复相同的工作。即，在时刻t4、t7的集成电路5a的工作与在时刻t1的工作相同，在时刻t5、t6的集成电路5a的工作分别与在时刻t2、t3的工作相同。

根据以上的集成电路5a的工作，能够实现与在实施方式1中所说明的图2（B）相同的控制工作。

<实施方式7>

图25是示出本发明的实施方式7的功率用半导体装置206的结构的电路图。在实施方式7中示出图1的驱动控制部100的具体结构的一个例子。图25的驱动控制部106包含：输入驱动信号DS的输入节点8；反相器50；驱动用电源V1；电阻元件R14、R15、R23、R24；用于驱动IGBTQ1、Q2的N型MOS晶体管Q11、Q22、Q33、Q44；延迟电路DLY1、DLY2。

晶体管Q11、Q33的漏极与从驱动用电源V1供给驱动电压的电源节点9连接。晶体管Q11的栅极与输入节点8连接，晶体管Q22的栅极与反相器50的输出节点连接。晶体管Q22、Q44的源极与接地节点GND连接。

电阻元件R14、R23的一端与IGBTQ1的栅极连接，电阻元件R15、R24的一端与IGBTQ2的栅极连接。电阻元件R14的另一端与晶体管Q11的源极连接，电阻元件R15的另一端与晶体管Q33的源极连接。电阻元件R23的另一端与晶体管Q22的漏极连接，电阻元件R24的另一端与晶体管Q44的漏极连接。

延迟电路DLY1包含：电阻元件R37、电容器C36、二极管D38。电阻元件R37连接在输入节点8和晶体管Q33的栅极之间。电容器C36连接在晶体管Q33的栅极和接地节点GND之间。二极管D38的阳极与输入节点8连接，阴极与晶体管Q33的栅极连接。延迟电路DLY1使驱动信号DS的下降沿即与晶体管Q33向截止状态的切换对应的沿延迟。

延迟电路DLY2包含：电阻元件R47、电容器C46、二极管D48。电阻元件R47连接在反相器50的输出节点和晶体管Q44的栅极之间。电容器C46连接在晶体管Q44的栅极和接地节点GND之间。二极管D48的阴极与反相器50的输出节点连接，阳极与晶体管Q44的栅极连接。延迟电路DLY2使从反相器50输出的信号的上升沿即与晶体管Q44向导通状态的切换对应的沿延迟。

接着，对图25的功率用半导体装置206的工作进行说明。当驱动信号DS切换为H电平时，晶体管Q11、Q33切换为导通状态。此时，反相器50的输出切换为L电平，所以，晶体管Q22、Q44切换为截止状态。其结果是，IGBTQ1、Q2同时切换为导通状态。

当驱动信号DS切换为L电平时，晶体管Q11切换为截止状态，晶体管Q33晚了由延迟电路DLY1决定的延迟时间才切换为截止状态。此时，反相器50的输出切换为H电平，所以，晶体管Q22切换为导通状态，晶体管Q44晚了由延迟电路DLY2决定的延迟时间才切换为导通状态。其结果是，IGBTQ1先切换为截止状态，IGBTQ2后切换为截止状态。

如上所述，能够实现与在实施方式1中所说明的图2（B）相同的控制工作。

<实施方式8>

图26是示出本发明的实施方式8的功率用半导体装置207的结构的电路图。图26的设置于驱动控制部107的延迟电路DLY3与图25的延迟电路DLY1的不同之处在于，不包含二极管D38。因此，图26的延迟电路DLY3将使驱动信号DS的上升沿和下降沿这二者延迟的信号供给到晶体管Q33的栅极。图26的其他方面与图25相同，所以，对相同或相当的部分标注相同的附图标记，不重复说明。

根据图26所示的驱动控制部107，在驱动信号DS切换为H电平时，晶体管Q33晚了由延迟电路DLY3决定的延迟时间才切换为导通状态。其结果是，在驱动信号DS切换为H电平时，IGBTQ2晚于IGBTQ1向导通状态的切换而切换为导通状态。IGBTQ2晚于IGBTQ1向截止状态的切换而切换为截止状态，这一点与实施方式7相同。因此，根据图26的功率用半导体装置207，能够实现与在实施方式1中所说明的图2（A）相同的控制工作。

<实施方式9>

图27是示出本发明的实施方式9的功率用半导体装置208的结构的电路图。图27的功率用半导体装置208与图17的功率用半导体装置201的不同之处在于，还包含用于对流过IGBTQ1、Q2的总电流It进行检测的电流检测传感器99。作为电流检测传感器99，例如，使用变流器（current transformer）。

图27的设置于功率用半导体装置208的集成电路5d与图17的设置于功率用半导体装置201的集成电路5的不同之处在于，还包含接收电流检测传感器99的检测信号的端子CS。图27的其他结构与图17的功率用半导体装置201相同，所以，对相同或相当的部分标注相同的附图标记，不重复说明。

集成电路5d基于电流检测传感器99的检测值，判定总电流It进入到由图3、图4中所说明的阈值Ith1、Ith2划分的区域的哪个区域。集成电路5d在下次进行基于电流检测传感器99的检测值的判定之前的期间，基于判定结果选择最佳的开关的定时。例如，在总电流It比图3的阈值Ith1小的情况下，集成电路5d以如下面的图28那样的定时将晶体管Q11、Q22、Q33、Q44控制为导通和截止。

图28是示出从图27的集成电路5d输出的控制信号的定时图的一个例子的图。

参照图27、图28，在时刻t1，集成电路5d响应于驱动信号DS切换为H电平，将从输出端子OUT1输出的控制信号切换为H电平，并且，将从输出端子OUT2、OUT4分别输出的控制信号切换为L电平。由此，晶体管Q11切换为导通状态，晶体管Q22、Q44切换为截止状态。其结果是，IGBTQ1切换为导通状态。

在从时刻t1起晚了预定的时间的时刻t2，集成电路5d将从输出端子OUT3输出的控制信号切换为H电平。由此，晶体管Q33切换为导通状态，其结果是，IGBTQ2比IGBTQ1晚地切换为导通状态。

在时刻t3，集成电路5d响应于驱动信号DS切换为L电平，将从输出端子OUT1输出的控制信号切换为L电平，并且，将从输出端子OUT2输出的控制信号切换为H电平。由此，晶体管Q11切换为截止状态，晶体管Q22切换为导通状态。其结果是，IGBTQ1切换为截止状态。

在从时刻t3起晚了预定的时间的时刻t4，集成电路5d将从输出端子OUT3输出的控制信号切换为L电平，并且，将从输出端子OUT4输出的控制信号切换为H电平。由此，晶体管Q33切换为截止状态，晶体管Q44切换为导通状态。其结果是，IGBTQ2晚于IGBTQ1切换为截止状态。

以下，重复相同的工作。即，在时刻t5～t8的集成电路5d的工作分别与在时刻t1～t4的工作相同，在时刻t9、t10的集成电路5d的工作分别与在时刻t1、t2的工作相同。

根据以上的集成电路5d的工作，能够实现与在实施方式1中所说明的图2（A）相同的控制工作。

在总电流It为图3的阈值Ith1以上并且比图4的阈值Ith2小情况下，以与实施方式2中说明的图18的定时图相同的定时，将晶体管Q11、Q22、Q33、Q44控制为导通和截止。由此，与图18的情况相同地，能够实现与图2（B）相同的控制工作。

在总电流It为图4的阈值Ith2以上的情况下，集成电路5d在驱动信号DS切换为H电平时，将从输出端子OUT1、OUT3分别输出的控制信号切换为H电平，并且，将从输出端子OUT2、OUT4分别输出的控制信号切换为L电平。由此，IGBTQ1、Q2同时切换为导通状态。并且，集成电路5d在驱动信号DS切换为L电平时，将从输出端子OUT1、OUT3分别输出的控制信号切换为L电平，并且，将从输出端子OUT2、OUT4分别输出的控制信号切换为H电平。由此，IGBTQ1、Q2同时切换为截止状态。如上所述，能够实现与在实施方式1中所说明的图2（C）相同的控制工作。

<实施方式10>

图29是示出本发明的实施方式10的功率用半导体装置209的结构的电路图。

图29的功率用半导体装置209是对图27的功率用半导体装置208进行变形后的半导体装置。即，功率用半导体装置209与功率用半导体装置208的不同之处在于，代替图27的IGBTQ1、Q2而包含带有感测端子的IGBTQ1a、Q2a。流过IGBT的发射极端子的主电流的一部分分流流过感测端子。并且，功率用半导体装置209与功率用半导体装置208的不同之处在于，代替图27的电流检测传感器99而包含分流电阻（shunt resistor）R25、R26。分流电阻R25连接在IGBTQ1a的感测端子和接地节点GND之间，分流电阻R26连接在IGBTQ2a的感测端子和接地节点GND之间。分流电阻R25、R26与图27的电流检测传感器99相同地起到对分别流过IGBTQ1a、Q2a的主电流I1、I2进行监控的电流检测传感器99a的作用。

图29的设置于驱动控制部109的集成电路5e与图27的集成电路5d的不同之处在于，代替图27的检测端子CS而包含用于分别检测施加到分流电阻R25、R26的电压的检测端子CS1、CS2。集成电路5e基于以分流电阻R25、R26监控的电流I1、I2的大小，以最佳的定时将晶体管Q11、Q22、Q33、Q44控制为导通和截止。

图29的其他方面与图27的功率用半导体装置208相同，所以，对相同或相当的部分标注相同的附图标记，不重复说明。再有，也可以是仅将并联连接的两个IGBT的任意一个替换成带有感测端子的IGBT并以分流电阻监控在感测IGBT中流过的电流的那样的结构。在该情况下，集成电路基于流过任意一个IGBT的电流的大小，将晶体管Q11、Q22、Q33、Q44控制为导通和截止。

<实施方式11>

图30是示出本发明的实施方式11的功率用半导体装置210的结构的电路图。

图30的功率用半导体装置210是对图22的功率用半导体装置204进行变形后的功率用半导体装置。即，功率用半导体装置210与功率用半导体装置204的不同之处在于，代替图22的IGBTQ1、Q2而包含带有感测端子的IGBTQ1a、Q2a。流过IGBT的发射极端子的主电流的一部分分流流过感测端子。并且，功率用半导体装置210与功率用半导体装置204的不同之处在于，包含分流电阻R25、R26。分流电阻R25连接在IGBTQ1a的感测端子和接地节点GND之间，分流电阻R26连接在IGBTQ2a的感测端子和接地节点GND之间。分流电阻R25、R26起到对分别流过IGBTQ1a、Q2a的主电流I1、I2进行监控的电流检测传感器99a的作用。

图30的设置于驱动控制部110的集成电路5g与图22的集成电路5b的不同之处在于，包含用于分别检测施加到分流电阻R25、R26的电压的检测端子CS1、CS2。集成电路5g基于以分流电阻R25、R26监控的电流I1、I2的大小，以最佳的定时将晶体管Q11、Q22、Q44控制为导通和截止。

例如，在将以分流电阻R25、R26监控的电流I1、I2相加而得到的总电流It为图4的阈值Ith2以下的情况下，集成电路5g在驱动信号DS切换为H电平时，将从输出端子OUT1输出的控制信号切换为H电平，并且，将从输出端子OUT2、OUT4分别输出的控制信号切换为L电平。并且，集成电路5g在驱动信号DS切换为L电平时，将从输出端子OUT2输出的控制信号切换为H电平。并且，集成电路5g从驱动信号DS向L电平的切换起晚了预定的时间将从输出端子OUT1输出的控制信号切换为L电平，并且，将从输出端子OUT4输出的控制信号切换为H电平。

根据以上的控制，能够将IGBTQ1a、Q2a同时切换为导通状态，能够在使IGBTQ1a成为截止状态之后使IGBTQ2a成为截止状态。即，能够实现与在实施方式1中所说明的图2（B）相同的控制工作。如果在驱动信号DS切换为L电平时将从输出端子OUT2、OUT4分别输出的控制信号切换为H电平、并且将从输出端子OUT1输出的控制信号切换为L电平，则能够将IGBTQ1a、Q2a同时切换为截止状态。即，能够实现与在实施方式1中所说明的图2（C）相同的控制工作。

图30的其他方面与图22的功率用半导体装置204相同，所以，对相同或相当的部分标注相同的附图标记，不重复说明。再有，也可以是仅将并联连接的两个IGBT的任意一个替换为带有感测端子的IGBT并以分流电阻监控在感测IGBT中流过的电流的那样的结构。在该情况下，集成电路基于流过任意一个IGBT的主电流的大小，将晶体管Q11、Q22、Q44控制为导通和截止。

<实施方式12>

图31是用于对本发明的实施方式12的功率用半导体装置中所使用的IGBTQ1、Q2的规格进行说明的图。在图31中示出已经在图8中说明了的关断损失Eoff和饱和电压VCE（sat）的关系（折衷）。

参照图31，在实施方式1～11的功率用半导体装置200～210中，使IGBTQ2的规格（Q2 Spec.）与IGBTQ1的规格（Q1 Spec.）相比，饱和电压VCE（sat）高并且关断损失Eoff低。于是，能够将在IGBTQ1之后切换为截止状态的IGBTQ2的关断损失Eoff抑制得较低，所以，能够进一步减少功率用半导体装置的开关损失。再有，饱和电压（稳态损失）越大开关速度越快（开关时间短）。

这样的规格的变更能够通过控制集电极层的掺杂分布（杂质浓度或杂质注入的深度）、或控制漂移层的载流子的寿命来实现。在使集电极层的杂质浓度增加的情况下，能够制作饱和电压VCE（sat）特性（即，稳态损失）小并且关断损失Eoff增大的那样的规格的元件。如果利用电子束注入等使漂移层的载流子的寿命变短，则能够制作饱和电压VCE（sat）特性（即，稳态损失）大并且关断损失Eoff减少的那样的规格的元件。

<实施方式13>

在上述的实施方式1～12的功率用半导体装置中，以使IGBTQ2的阈值电压比IGBTQ1的阈值电压小的方式选定IGBTQ1、Q2也可以。选定这样的规格的IGBTQ1、Q2，由此，在关断时，能够更可靠地使IGBTQ1比IGBTQ2先切换为截止状态。并且，也能通过调整IGBT的阈值电压来进行如下这样的变形。

图32是本发明的实施方式13的变形例的功率用半导体装置211的结构图。图32的功率用半导体装置211包含：在高电压节点HV和接地节点GND之间并联连接的IGBTQ1、Q2；由驱动电路111a、111b构成的驱动控制部111。驱动电路111a、111b将驱动信号DS放大，即分别向IGBTQ1、Q2的栅极供给与驱动信号DS相同的逻辑电平的信号。

在图32所示的变形例中，也以使IGBTQ2的阈值电压比IGBTQ1的阈值电压小的方式选定IGBTQ1、Q2。由此，在接通时，IGBTQ2先切换为导通状态，在关断时，IGBTQ2后切换为截止状态。如果使IGBTQ2的规格与IGBTQ1的规格相比，饱和电压VCE（sat）高并且关断损失Eoff低，则能够将功率用半导体装置211的开关损失抑制得较低。

<实施方式14>

图33是用于说明在实施方式2、9、10的功率用半导体装置201、208、209中利用驱动控制部101、108、109进行的IGBTQ1、Q2的开关控制方法的变形例的图。在图33中，示出从分别设置于驱动控制部101、108、109的集成电路5、5d、5e输出的控制信号的定时图。以下，虽然以图17所示的集成电路5为代表进行说明，但是，对于集成电路5d、5e也是相同的。

参照图17、图33，在时刻t1，集成电路5响应于驱动信号DS切换为H电平，将从输出端子OUT1、OUT3分别输出的控制信号切换为H电平，并且，将从输出端子OUT2、OUT4分别输出的控制信号切换为L电平。由此，晶体管Q11、Q33切换为导通状态，晶体管Q22、Q44切换为截止状态。其结果是，IGBTQ1、Q2同时切换为导通状态。

在时刻t2，集成电路5响应于驱动信号DS切换为L电平，将从输出端子OUT1输出的控制信号切换为L电平，并且，将从输出端子OUT2输出的控制信号切换为H电平。由此，晶体管Q11切换为截止状态，晶体管Q22切换为导通状态。其结果是，IGBTQ1切换为截止状态。

在从时刻t2起晚了预定的时间的时刻t3，集成电路5将从输出端子OUT3输出的控制信号切换为L电平，并且，将从输出端子OUT4输出的控制信号切换为H电平。由此，晶体管Q33切换为截止状态，晶体管Q44切换为导通状态。其结果是，IGBTQ2晚于IGBTQ1切换为截止状态。

在时刻t4，集成电路5响应于驱动信号DS再次切换为H电平，将从输出端子OUT1、OUT3分别输出的控制信号切换为H电平，并且，将从输出端子OUT2、OUT4分别输出的控制信号切换为L电平。由此，晶体管Q11、Q33切换为导通状态，晶体管Q22、Q44切换为截止状态。其结果是，IGBTQ1、Q2同时切换为导通状态。

在时刻t5，集成电路5响应于驱动信号DS切换为L电平，将从输出端子OUT3输出的控制信号切换为L电平，并且，将从输出端子OUT4输出的控制信号切换为H电平。由此，晶体管Q33切换为截止状态，晶体管Q44切换为导通状态。其结果是，IGBTQ2切换为截止状态。

在从时刻t5起晚了预定的时间的时刻t6，集成电路5将从输出端子OUT1输出的控制信号切换为L电平，并且，将从输出端子OUT2输出的控制信号切换为H电平。由此，晶体管Q11切换为截止状态，晶体管Q22切换为导通状态。其结果是，IGBTQ1晚于IGBTQ2切换为截止状态。以下，在时刻t7以后，重复上述的定时控制。

根据利用上述的驱动控制部101、108、109进行的IGBTQ1、Q2的开关控制方法，IGBTQ1、Q2交替地晚切换为截止状态。在IGBTQ1比IGBTQ2晚切换为截止状态的情况下，关断损失Eoff的大部分由IGBTQ1负担。相反地，在IGBTQ2比IGBTQ1晚切换为截止状态的情况下，关断损失Eoff的大部分由IGBTQ2负担。这样，能够以IGBTQ1、Q2这二者负担关断损失Eoff，所以，能够期待IGBTQ1、Q2的长寿命化。在具有相同的规格（饱和电压VCE（sat）等）的IGBTQ1、Q2的情况下特别有效。

<实施方式15>

图34是用于说明在实施方式5、11的功率用半导体装置204、210中利用驱动控制部104、110进行的IGBTQ1、Q2的开关控制方法的变形例的图。在图34中，示出从分别设置于驱动控制部104、110的集成电路5b、5g输出的控制信号的定时图。以下，以图22所示的集成电路5b为代表进行说明，但是，对于集成电路5g也是相同的。

参照图22、图34，在时刻t1，集成电路5b响应于驱动信号DS切换为H电平，将从输出端子OUT1输出的控制信号切换为H电平，并且，将从输出端子OUT2、OUT4分别输出的控制信号切换为L电平。由此，晶体管Q11切换为导通状态，晶体管Q22、Q44切换为截止状态。其结果是，IGBTQ1、Q2同时切换为导通状态。

在时刻t2，集成电路5b响应于驱动信号DS切换为L电平，将从输出端子OUT1输出的控制信号切换为L电平，并且，将从输出端子OUT2输出的控制信号切换为H电平。由此，晶体管Q11切换为截止状态，晶体管Q22切换为导通状态。其结果是，IGBTQ1切换为截止状态。

在从时刻t2起晚了预定的时间的时刻t3，集成电路5b将从输出端子OUT4输出的控制信号切换为H电平。由此，晶体管Q44切换为导通状态。其结果是，IGBTQ2晚于IGBTQ1切换为截止状态。

在时刻t4，集成电路5b响应于驱动信号DS再次切换为H电平，将从输出端子OUT1输出的控制信号切换为H电平，并且，将从输出端子OUT2、OUT4分别输出的控制信号切换为L电平。由此，晶体管Q11切换为导通状态，晶体管Q22、Q44切换为截止状态。其结果是，IGBTQ1、Q2同时切换为导通状态。

在时刻t5，集成电路5b响应于驱动信号DS切换为L电平，将从输出端子OUT4输出的控制信号切换为H电平。由此，晶体管Q44切换为导通状态，所以，IGBTQ2切换为截止状态。

在从时刻t5起晚了预定的时间的时刻t6，集成电路5b将从输出端子OUT1输出的控制信号切换为L电平，并且，将从输出端子OUT2输出的控制信号切换为H电平。由此，晶体管Q11切换为截止状态，晶体管Q22切换为导通状态。其结果是，IGBTQ1晚于IGBTQ2切换为截止状态。以下，在时刻t7以后，重复上述的定时控制。

根据利用上述的驱动控制部104、110进行的IGBTQ1、Q2的开关控制方法，IGBTQ1、Q2交替地晚切换为截止状态。在IGBTQ1比IGBTQ2晚切换为截止状态的情况下，关断损失Eoff的大部分由IGBTQ1负担。相反地，在IGBTQ2比IGBTQ1晚切换为截止状态的情况下，关断损失Eoff的大部分由IGBTQ2负担。这样，能够以IGBTQ1、Q2这二者负担关断损失Eoff，所以，能够期待IGBTQ1、Q2的长寿命化。在具有相同的规格（饱和电压VCE（sat）等）的IGBTQ1、Q2的情况下特别有效。

<实施方式16>

图35是用于说明在实施方式2、9、10的功率用半导体装置201、208、209中利用驱动控制部101、108、109进行的IGBTQ1、Q2的开关控制方法的另一变形例的图。在图35中，示出从分别设置于驱动控制部101、108、109的集成电路5、5d、5e输出的控制信号的定时图。以下，以图17所示的集成电路5为代表进行说明，但是，对于集成电路5d、5e也是相同的。

参照图17、图35，在时刻t1，集成电路5响应于驱动信号DS切换为H电平，将从输出端子OUT1输出的控制信号切换为H电平，并且，将从输出端子OUT2输出的控制信号切换为L电平。由此，晶体管Q11切换为导通状态，晶体管Q22切换为截止状态。其结果是，IGBTQ1切换为导通状态。

在从时刻t1起晚了预定的时间的时刻t2，集成电路5将从输出端子OUT3输出的控制信号切换为H电平，并且，将从输出端子OUT4输出的控制信号切换为L电平。由此，晶体管Q33切换为导通状态，晶体管Q44切换为截止状态。其结果是，IGBTQ2晚于IGBTQ1切换为导通状态。

在时刻t3，集成电路5响应于驱动信号DS切换为L电平，将从输出端子OUT1输出的控制信号切换为L电平，并且，将从输出端子OUT2输出的控制信号切换为H电平。由此，晶体管Q11切换为截止状态，晶体管Q22切换为导通状态。其结果是，IGBTQ1切换为截止状态。

在从时刻t3起晚了预定的时间的时刻t4，集成电路5将从输出端子OUT3输出的控制信号切换为L电平，并且，将从输出端子OUT4输出的控制信号切换为H电平。由此，晶体管Q33切换为截止状态，晶体管Q44切换为导通状态。其结果是，IGBTQ2晚于IGBTQ1切换为截止状态。

在时刻t5，集成电路5响应于驱动信号DS再次切换为H电平，将从输出端子OUT3输出的控制信号切换为H电平，并且，将从输出端子OUT4输出的控制信号切换为L电平。由此，晶体管Q33切换为导通状态，晶体管Q44切换为截止状态。其结果是，IGBTQ2切换为导通状态。

在从时刻t5起晚了预定的时间的时刻t6，集成电路5将从输出端子OUT1输出的控制信号切换为H电平，并且，将从输出端子OUT2输出的控制信号切换为L电平。由此，晶体管Q11切换为导通状态，晶体管Q22切换为截止状态。其结果是，IGBTQ1晚于IGBTQ2切换为导通状态。

在时刻t7，集成电路5响应于驱动信号DS切换为L电平，将从输出端子OUT3输出的控制信号切换为L电平，并且，将从输出端子OUT4输出的控制信号切换为H电平。由此，晶体管Q33切换为截止状态，晶体管Q44切换为导通状态。其结果是，IGBTQ2切换为截止状态。

在从时刻t7起晚了预定的时间的时刻t8，集成电路5将从输出端子OUT1输出的控制信号切换为L电平，并且，将从输出端子OUT2输出的控制信号切换为H电平。由此，晶体管Q11切换为截止状态，晶体管Q22切换为导通状态。其结果是，IGBTQ1晚于IGBTQ2切换为截止状态。以下，在时刻t9以后，重复上述的定时控制。

根据利用上述的驱动控制部101、108、109进行的IGBTQ1、Q2的开关控制方法，IGBTQ1、Q2交替地晚切换为导通状态，交替地晚切换为截止状态。因此，最初IGBTQ1负担接通损失，接着IGBTQ2负担关断损失Eoff，接着IGBTQ2负担接通损失Eon，接着IGBTQ1负担关断损失Eoff。这样，由IGBTQ1、Q2这二者交替地负担接通损失Eon和关断损失Eoff，所以，能够期待IGBTQ1、Q2的长寿命化。在具有相同的规格（饱和电压VCE（sat）等）的IGBTQ1、Q2的情况下特别有效。

<实施方式17>

在上述实施方式1～16的功率用半导体装置中，示出了将并联连接的两个功率用半导体元件Q1、Q2设置在高电压节点HV和接地节点GND之间的例子。即使以设置两个以上在高电压节点HV和接地节点GND之间并联连接的功率用半导体元件并且至少一个以上的功率用半导体元件延迟工作的方式构成，也能够得到与上述相同的效果。

<实施方式18>

在上述实施方式1～17的功率用半导体装置中，作为IGBTQ1而设置如IGBT或普通的双极晶体管那样的双极型元件、代替IGBTQ2而设置例如由SiC形成的功率MOS晶体管那样的单极型元件也可以。作为在IGBTQ1之后切换为截止状态的IGBTQ2而设置如单极型元件那样的开关速度快的半导体元件，从而能够将关断损失Eoff抑制得较低，所以，能够进一步使功率用半导体装置的开关损失减少。

<实施方式19>

图36是示出本发明的实施方式19的功率用半导体装置212的结构的电路图。图36的功率用半导体装置212包含：IGBTQ1、Q2；图27中所说明的用于检测流过IGBTQ1、Q2的总电流It的电流检测传感器99；驱动控制部112。驱动控制部112是以根据电流检测传感器99的输出使IGBTQ1、Q2的开关的定时发生变化的方式对图25中所说明的驱动控制部106进行变形后的驱动控制部。以下，具体地进行说明。

参照图36，驱动控制部112包含：输入驱动信号DS的输入节点8；反相器50；驱动用电源V1；电阻元件R14、R15、R23、R24；用于驱动IGBTQ1、Q2的N型MOS晶体管Q11、Q22、Q33、Q44；延迟电路DLY5～DLY8；比较器60。

反相器50对输入到输入节点8的驱动信号DS的逻辑电平进行反转。

晶体管Q11、Q33的漏极与从驱动用电源V1供给驱动电压的电源节点9连接。晶体管Q22、Q44的源极与接地节点GND连接。

电阻元件R14、R23的一端与IGBTQ1的栅极连接，电阻元件R15、R24的一端与IGBTQ2的栅极连接。电阻元件R14的另一端与晶体管Q11的源极连接，电阻元件R15的另一端与晶体管Q33的源极连接。电阻元件R23的另一端与晶体管Q22的漏极连接，电阻元件R24的另一端与晶体管Q44的漏极连接。

比较器60判定电流检测传感器99的输出是否超过与在图4中说明的阈值Ith2对应的参照电压V2。比较器60在电流检测传感器99的输出超过了参照电压V2的情况下，输出H电平的信号，在为参照电压V2以下的情况下，输出L电平的信号。

延迟电路DLY5包含电阻元件R51和电容器C52。电阻元件R51连接在输入节点8和晶体管Q11的栅极之间。电容器C52连接在晶体管Q11的栅极和接地节点GND之间。

延迟电路DLY6包含电阻元件R37、电容器C36、NMOS晶体管Q55。此处，NMOS晶体管Q55是所谓的纵型结构，存在从源极向漏极的方向为正向的寄生二极管D38A。电阻元件R37连接在输入节点8和晶体管Q33的栅极之间。电容器C36连接在晶体管Q33的栅极和接地节点GND之间。晶体管Q55的源极与输入节点8连接并且漏极与晶体管Q33的栅极连接，以使与电阻元件R37并联连接。对于晶体管Q55来说，在其栅极电极接收比较器60的输出，由此，在电流检测传感器99的输出为参照电压V2以下时成为截止状态，在超过参照电压V2时成为导通状态。

延迟电路DLY7包含电阻元件R61和电容器C62。电阻元件R61连接在反相器50的输出节点和晶体管Q22的栅极之间。电容器C62连接在晶体管Q22的栅极和接地节点GND之间。

延迟电路DLY8包含电阻元件R47、电容器C46、NMOS晶体管Q66。此处，NMOS晶体管Q66是所谓的纵型结构，存在从源极向漏极的方向为正向的寄生二极管D48A。电阻元件R47连接在反相器50的输出节点和晶体管Q44的栅极之间。电容器C46连接在晶体管Q44的栅极和接地节点GND之间。晶体管Q66的漏极与反相器50的输出节点连接并且源极与晶体管Q44的栅极连接，以使与电阻元件R47并联连接。对于晶体管Q66来说，在其栅极电极接收比较器60的输出，由此，在电流检测传感器99的输出为参照电压V2以下时成为截止状态，在超过参照电压V2时成为导通状态。

为了使IGBTQ1、Q2的接通的开始时间相同，使电容器C36的电容值和电容器C52的电容值为相同的值。并且，将电阻元件R51的电阻值设定成与晶体管Q55的导通电阻相等。电阻元件R37的电阻值为比电阻元件R51的电阻值大的值。为了使IGBT的关断的开始时间相同，使电容器C46的电容值和电容器C62的电容值为相同的值。并且，将电阻元件R61的电阻值设定成与晶体管Q66的导通电阻相等。使电阻元件R47的电阻值为比电阻元件R61的电阻值大的值。

图37是示出图36的电流检测传感器99的输出波形的一个例子的图。在图37（A）、（B）中示出与驱动信号DS从L电平向H电平切换对应地，IGBTQ1、Q2从截止状态切换为导通状态，之后，与驱动信号DS返回到L电平对应地，IGBTQ1、Q2返回到截止状态为止的波形。图37（A）示出电流检测传感器99的输出不超过与阈值Ith2对应的参照电压V2的情况，图37（B）示出电流检测传感器99的输出超过与阈值Ith2对应的参照电压V2的情况。

首先，对图37（A）的情况进行说明。在该情况下，晶体管Q55、Q66始终为截止状态。当驱动信号DS从L电平切换为H电平时，晶体管Q11以根据电阻元件R51的电阻值以及电容器C52的电容值来决定的延迟时间（以下，作为延迟时间DT1）从截止状态切换为导通状态。当寄生二极管D38A的导通电阻为与晶体管Q55的导通电阻相等时，晶体管Q33也以延迟时间DT1从截止状态切换为导通状态。并且，晶体管Q22以根据电阻元件R62的电阻值以及电容器C62的电容值来决定的延迟时间（以下，作为延迟时间DT2）从导通状态切换为截止状态。当将寄生二极管D48A的导通电阻为与晶体管Q66的导通电阻相等时，晶体管Q44也以延迟时间DT2从导通状态切换为截止状态。根据以上的晶体管Q11、Q22、Q33、Q44的切换，IGBTQ1、Q2同时成为导通状态。

在图37（A）中，当驱动信号DS从H电平切换为L电平时，晶体管Q11以延迟时间DT1从导通状态切换为截止状态。晶体管Q33以与电阻元件R37的电阻值以及电容器C36的电容值对应的延迟时间（以下，作为延迟时间DT3，DT3>DT1）从导通状态切换为截止状态。并且，晶体管Q22以延迟时间DT2从截止状态切换为导通状态。晶体管Q44以与电阻元件R47的电阻值以及电容器C46的电容值对应的延迟时间（以下，作为延迟时间DT4，DT4>DT2）从截止状态切换为导通状态。根据以上的晶体管Q11、Q22、Q33、Q44的切换，在IGBTQ1先成为截止状态之后，IGBTQ2成为截止状态。

接着，对图37（B）的情况进行说明。在该情况下，在驱动信号DS从L电平切换为H电平时，晶体管Q55、Q66为截止状态。因此，晶体管Q11以及Q33以延迟时间DT1从截止状态切换为导通状态。并且，晶体管Q22以及Q44以延迟时间DT2从导通状态切换为截止状态。根据以上的晶体管Q11、Q22、Q33、Q44的切换，IGBTQ1、Q2同时成为导通状态。

在图37（B）中，在驱动信号DS为H电平的期间，电流检测传感器99的输出电压超过参照电压V2，晶体管Q55、Q66成为导通状态。在该状态下，当驱动信号DS从H电平切换为L电平时，晶体管Q11以延迟时间DT1从导通状态切换为截止状态。晶体管Q33以根据晶体管Q55的导通电阻以及电容器C36的电容值来决定的延迟时间即延迟时间DT1从导通状态切换为截止状态。并且，晶体管Q22以延迟时间DT2从截止状态切换为导通状态。晶体管Q44以与晶体管Q66的导通电阻以及电容器C46的电容值对应的延迟时间即延迟时间DT2从截止状态切换为导通状态。根据以上的晶体管Q11、Q22、Q33、Q44的切换，IGBTQ1、Q2同时成为截止状态。

如上所述，根据实施方式19的驱动控制部112，在流过IGBTQ1、Q2的总电流It为阈值Ith2以下的情况下，能够实现与在实施方式1中所说明的图2（B）相同的控制工作，在总电流It超过了阈值Ith2的情况下，能够实现与图2（C）相同的控制工作。

<实施方式20>

图38是示出本发明的实施方式20的功率用半导体装置213的结构的电路图。图38的设置于驱动控制部113的延迟电路DLY9与图36的延迟电路DLY6的不同之处在于，还包含二极管D39。二极管D39的阴极与晶体管Q55的漏极连接，二极管D39的阳极与晶体管Q33的栅极连接。设置于驱动控制部113的延迟电路DLY10与图36的延迟电路DLY8的不同之处在于，还包含二极管D49。二极管D49的阴极与晶体管Q66的漏极连接，二极管D49的阳极与反相器50的输出节点连接。图38的其他方面与图36相同，所以，对相同或相当的部分标注相同的附图标记，不重复说明。

根据图38的驱动控制部113，在驱动信号DS从L电平切换为H电平的情况下（在该时间点，电流检测传感器99的输出电压为参照电压V2以下），晶体管Q11以延迟时间DT1从截止状态切换为导通状态，与此相对，晶体管Q33以延迟时间DT3（DT3>DT1）从截止状态切换为导通状态。并且，在该情况下，晶体管Q22以延迟时间DT2从导通状态切换为截止状态，与此相对，晶体管Q44以延迟时间DT4（DT4>DT2）从导通状态切换为截止状态。根据以上的晶体管Q11、Q22、Q33、Q44的切换，IGBTQ1先成为导通状态，之后IGBTQ2成为导通状态。

在驱动信号DS从H电平切换为L电平的情况下，晶体管Q11、Q22、Q33、Q44的切换的定时与图36的情况相同。即，在电流检测传感器99的输出电压为参照电压V2以下的情况下，IGBTQ1先成为截止状态，之后IGBTQ2成为截止状态。在电流检测传感器99的输出电压超过参照电压V2的情况下，IGBTQ1、Q2同时成为截止状态。

<实施方式21>

图39是示出本发明的实施方式21的功率用半导体装置214的结构的电路图。

图39的功率用半导体装置214是对图36的功率用半导体装置212进行变形后的功率用半导体装置。即，功率用半导体装置214与功率用半导体装置212的不同之处在于，代替图36的IGBTQ1、Q2而包含带有感测端子的IGBTQ1a、Q2a。流过IGBT的发射极端子的主电流的一部分分流流过感测端子。并且，功率用半导体装置214与功率用半导体装置212的不同之处在于，代替图36的电流检测传感器99而包含分流电阻R25、R26。分流电阻R25连接在IGBTQ1a的感测端子和接地节点GND之间，分流电阻R26连接在IGBTQ2a的感测端子和接地节点GND之间。分流电阻R25、R26与图36的电流检测传感器99相同地，起到监控分别流过IGBTQ1a、Q2a的主电流I1、I2的电流检测传感器99a的作用。

并且，图39的驱动控制部114与图36的驱动控制部112的不同之处在于，代替比较器60而包含逻辑电路60a。逻辑电路60a包含比较器61、62和“或”电路63。

比较器61判定分流电阻R25的两端的电压是否超过与在图4中所说明的阈值Ith2对应的参照电压V3。比较器61在分流电阻R25的两端的电压超过了参照电压V3的情况下输出H电平的信号，在为参照电压V3以下的情况下输出L电平的信号。同样地，比较器62判定分流电阻R26的两端的电压是否超过与在图4中所说明的阈值Ith2对应的参照电压V4。比较器62在分流电阻R26的两端的电压超过了参照电压V4的情况下输出H电平的信号，在为参照电压V4以下的情况下输出L电平的信号。

“或”电路63将比较器61、62的输出的“或”运算结果输出到晶体管Q55、Q66的栅极电极。因此，在分流电阻R25的两端的电压和分流电阻R26的两端的电压中的至少一个超过了对应的参照电压时，晶体管Q55、Q66成为导通状态。图39的其他结构与图36相同，所以，对相同或相当的部分标注相同的附图标记，不重复说明。

图39的驱动控制部114的工作与图36的驱动控制部112的工作相同。首先，对驱动信号DS从L电平切换为H电平时进行说明。在该时间点，分流电阻R25的两端的电压比参照电压V3小，分流电阻R26的电压比参照电压V4小。因此，晶体管Q11以及Q33以延迟时间DT1从截止状态切换为导通状态。并且，晶体管Q22以及Q44以延迟时间DT2从导通状态切换为截止状态。根据以上的晶体管Q11、Q22、Q33、Q44的切换，IGBTQ1a、Q2a同时成为导通状态。

接着，对驱动信号DS从H电平切换为L电平时进行说明。此时，IGBTQ1a、Q2a的关断的定时根据流过IGBTQ1a、Q2a的电流I1、I2的大小而不同。即，在分流电阻R25的两端的电压比参照电压V3小并且分流电阻R26的电压比参照电压V4小的第一情况下，晶体管Q11以延迟时间DT1从导通状态切换为截止状态，晶体管Q33以延迟时间DT3（DT3>DT1）从导通状态切换为截止状态。并且，晶体管Q22以延迟时间DT2从截止状态切换为导通状态，晶体管Q44以延迟时间DT4（DT4>DT2）从截止状态切换为导通状态。根据以上的晶体管Q11、Q22、Q33、Q44的切换，IGBTQ1a先成为截止状态，之后IGBTQ2a成为截止状态。

另一方面，在分流电阻R25的两端的电压和分流电阻R26的两端的电压的至少一个超过对应的参照电压的第二情况下，晶体管Q11以及Q33以延迟时间DT1从导通状态切换为截止状态。并且，晶体管Q22以及Q44以延迟时间DT2从截止状态切换为导通状态。根据以上的晶体管Q11、Q22、Q33、Q44的切换，IGBTQ1a、Q2a同时成为截止状态。

再有，也可以是仅将并联连接的两个IGBT的任意一个变更为带有感测端子的IGBT并且以分流电阻监控在感测IGBT中流过的电流的那样的结构。在仅设置有分流电阻R25的情况下，逻辑电路60a仅由比较器61构成。比较器61在分流电阻R25的两端的电压超过了与阈值Ith2对应的参照电压V3时，将H电平的电压输出到晶体管Q55、Q66的栅极，由此，使这些晶体管Q55、Q66成为导通状态。相反地，在仅设置有分流电阻R26的情况下，逻辑电路60a仅由比较器62构成。比较器62在分流电阻R26的两端的电压超过了与阈值Ith2对应的参照电压V4时，将H电平的电压输出到晶体管Q55、Q66的栅极，由此，使这些晶体管Q55、Q66成为导通状态。

<实施方式22>

图40是示出本发明的实施方式22的功率用半导体装置215的结构的电路图。图40的设置于驱动控制部115的延迟电路DLY9与图39的延迟电路DLY6的不同之处在于，还包含二极管D39。二极管D39的阴极与晶体管Q55的漏极连接，二极管D39的阳极与晶体管Q33的栅极连接。设置于驱动控制部115的延迟电路DLY10与图39的延迟电路DLY8的不同之处在于，还包含二极管D49。二极管D49的阴极与晶体管Q66的漏极连接，二极管D49的阳极与反相器50的输出节点连接。图40的其他结构与图39相同，所以，对相同或相当的部分标注相同的附图标记，不重复说明。

图40的驱动控制部115的工作与图38的驱动控制部113的工作相同。首先，对驱动信号DS从L电平切换为H电平时进行说明。在该时间点，分流电阻R25的两端的电压比参照电压V3小，分流电阻R26的两端的电压比参照电压V4小。因此，晶体管Q11以延迟时间DT1从截止状态切换为导通状态，与此相对，晶体管Q33以延迟时间DT3（DT3>DT1）从截止状态切换为导通状态。并且，晶体管Q22以延迟时间DT2从导通状态切换为截止状态，与此相对，晶体管Q44以延迟时间DT4（DT4>DT2）从导通状态切换为截止状态。根据以上的晶体管Q11、Q22、Q33、Q44的切换，IGBTQ1a先成为导通状态，之后IGBTQ2a成为导通状态。

然后，在驱动信号DS从H电平切换为L电平时，晶体管Q11、Q22、Q33、Q44的切换的定时以及作为其结果的IGBTQ1a、Q2a的切换的定时与图39的情况相同。即，在分流电阻R25的两端的电压比参照电压V3小并且分流电阻R26的电压比参照电压V4小的第一情况下，IGBTQ1a先成为截止状态，之后IGBTQ2a成为截止状态。在分流电阻R25的两端的电压和分流电阻R26的两端的电压中的至少一个超过对应的参照电压的第二情况下，IGBTQ1a、Q2a同时成为截止状态。

再有，在图40中，也与图39的情况相同地，也可以是仅将并联连接的两个IGBT的任意一个变更为带有感测端子的IGBT并且以分流电阻对流过感测IGBT的电流进行监控的那样的结构。在仅设置有分流电阻R25的情况下，逻辑电路60a仅由比较器61构成。相反地，在仅设置有分流电阻R26的情况下，逻辑电路60a仅由比较器62构成。

虽然详细地说明并示出了本发明，但这仅用于例示，不成为限定，应该清楚地理解为发明的范围由所附的技术方案的范围来解释。

Claims (16)

1.一种功率用半导体装置，其中，具备：

彼此并联连接的第一以及第二功率用半导体元件；以及

驱动控制部，根据从外部反复接收的导通指令以及截止指令，使所述第一以及第二功率用半导体元件的每一个成为导通状态或者截止状态，

所述驱动控制部针对所述导通指令能够在使所述第一以及第二功率用半导体元件同时成为导通状态的情况和使所述第一以及第二功率用半导体元件的一个成为导通状态之后使另一个成为导通状态的情况之间进行切换，

所述驱动控制部针对所述截止指令使所述第一以及第二功率用半导体元件的一个成为截止状态之后使另一个成为截止状态，

所述功率用半导体装置还具备：电流检测部，对流过所述第一以及第二功率用半导体元件的至少一个的电流或者流过这两者的电流的和进行检测，

所述驱动控制部进行如下的判定工作：在接收所述导通指令使所述第一以及第二功率用半导体元件成为导通状态时，判定由所述电流检测部得到的电流检测值是否为第一阈值以下，

所述驱动控制部在所述电流检测值为所述第一阈值以下的情况下，针对在到下次的所述判定工作之前的期间接收的所述导通指令，使所述第一以及第二功率用半导体元件的一个成为导通状态之后使另一个成为导通状态，

所述驱动控制部在所述电流检测值超过所述第一阈值的情况下，针对在到下次的所述判定工作之前的期间接收的所述导通指令，使所述第一以及第二功率用半导体元件同时成为导通状态。

2.一种功率用半导体装置，其中，具备：

彼此并联连接的第一以及第二功率用半导体元件；以及

驱动控制部，根据从外部反复接收的导通指令以及截止指令，使所述第一以及第二功率用半导体元件的每一个成为导通状态或者截止状态，

所述驱动控制部针对所述导通指令能够在使所述第一以及第二功率用半导体元件同时成为导通状态的情况和使所述第一以及第二功率用半导体元件的一个成为导通状态之后使另一个成为导通状态的情况之间进行切换，

所述驱动控制部针对所述截止指令能够在使所述第一以及第二功率用半导体元件同时成为截止状态的情况和使所述第一以及第二功率用半导体元件的一个成为截止状态之后使另一个成为截止状态的情况之间进行切换，

所述功率用半导体装置还具备：电流检测部，对流过所述第一以及第二功率用半导体元件的至少一个的电流或者流过这两者的电流的和进行检测，

所述驱动控制部进行如下的判定工作：在接收所述导通指令使所述第一以及第二功率用半导体元件成为导通状态时，将由所述电流检测部得到的电流检测值与第一阈值以及比所述第一阈值大的第二阈值分别进行比较，

所述驱动控制部在所述电流检测值为所述第一阈值以下的情况下，针对在到下次的所述判定工作之前的期间接收的所述导通指令，使所述第一以及第二功率用半导体元件的一个成为导通状态之后使另一个成为导通状态，并且，针对在到下次的所述判定工作之前的期间接收的所述截止指令，使所述第一以及第二功率用半导体元件的一个成为截止状态之后使另一个成为截止状态，

所述驱动控制部在所述电流检测值超过所述第一阈值并且为所述第二阈值以下的情况下，针对在到下次的所述判定工作之前的期间接收的所述导通指令，使所述第一以及第二功率用半导体元件同时成为导通状态，并且，针对在到下次的所述判定工作之前的期间接收的所述截止指令，使所述第一以及第二功率用半导体元件的一个成为截止状态之后使另一个成为截止状态，

所述驱动控制部在所述电流检测值超过所述第二阈值的情况下，针对在到下次的所述判定工作之前的期间接收的所述导通指令，使所述第一以及第二功率用半导体元件同时成为导通状态，并且，针对在到下次的所述判定工作之前的期间接收的所述截止指令，使所述第一以及第二功率用半导体元件同时成为截止状态。

3.一种功率用半导体装置，其中，具备：

彼此并联连接的第一以及第二功率用半导体元件；以及

驱动控制部，根据从外部反复接收的导通指令以及截止指令，使所述第一以及第二功率用半导体元件的每一个成为导通状态或者截止状态，

所述驱动控制部针对所述导通指令使所述第一以及第二功率用半导体元件同时成为导通状态，

所述驱动控制部针对所述截止指令能够在使所述第一以及第二功率用半导体元件同时成为截止状态的情况和使所述第一以及第二功率用半导体元件的一个成为截止状态之后使另一个成为截止状态的情况之间进行切换，

所述功率用半导体装置还具备：电流检测部，对流过所述第一以及第二功率用半导体元件的至少一个的电流或者流过这两者的电流的和进行检测，

所述驱动控制部进行如下的判定工作：在接收所述导通指令使所述第一以及第二功率用半导体元件成为导通状态时，判定由所述电流检测部得到的电流检测值是否为第二阈值以下，

所述驱动控制部在所述电流检测值为所述第二阈值以下的情况下，针对在到下次的所述判定工作之前的期间接收的所述截止指令，使所述第一以及第二功率用半导体元件的一个成为截止状态之后使另一个成为截止状态，

所述驱动控制部在所述电流检测值超过所述第二阈值的情况下，针对在到下次的所述判定工作之前的期间接收的所述截止指令，使所述第一以及第二功率用半导体元件同时成为截止状态。

4.如权利要求1～3的任意一项所述的功率用半导体装置，其中，

所述第一以及第二功率用半导体元件分别具有主电流的一部分分流流过的感测电极，

所述电流检测部包含：

第一检测用电阻元件，与所述第一功率用半导体元件的所述感测电极连接；以及

第二检测用电阻元件，与所述第二功率用半导体元件的所述感测电极连接。

5.如权利要求1～3的任意一项所述的功率用半导体装置，其中，

导通状态的所述第一功率用半导体元件的饱和电压比所述第二功率用半导体元件的饱和电压小，

所述驱动控制部在针对所述截止指令使所述第一以及第二功率用半导体元件的一个成为截止状态之后使另一个成为截止状态的情况下，使所述第一功率用半导体元件比所述第二功率用半导体元件先成为截止状态。

6.如权利要求1～3的任意一项所述的功率用半导体装置，其中，

所述第一以及第二功率用半导体元件分别具有控制电极，在施加到控制电极的电压为阈值电压以下时从导通状态切换为截止状态，

所述第一功率用半导体元件的阈值电压比所述第二功率用半导体元件的阈值电压大，

所述驱动控制部在针对所述截止指令使所述第一以及第二功率用半导体元件的一个成为截止状态之后使另一个成为截止状态的情况下，使所述第一功率用半导体元件比所述第二功率用半导体元件先成为截止状态。

7.如权利要求1～3的任意一项所述的功率用半导体装置，其中，

所述第一功率用半导体元件是双极晶体管，

所述第二功率用半导体元件是单极晶体管，

所述驱动控制部在针对所述截止指令使所述第一以及第二功率用半导体元件的一个成为截止状态之后使另一个成为截止状态的情况下，使所述第一功率用半导体元件比所述第二功率用半导体元件先成为截止状态。

8.如权利要求1或2所述的功率用半导体装置，其中，

所述驱动控制部在针对所述导通指令使所述第一以及第二功率用半导体元件的一个成为导通状态之后使另一个成为导通状态的情况下，在每次接收所述导通指令时，对先成为导通状态的功率用半导体元件和后成为导通状态的功率用半导体元件进行切换。

9.如权利要求1～3的任意一项所述的功率用半导体装置，其中，

所述驱动控制部在针对所述截止指令使所述第一以及第二功率用半导体元件的一个成为截止状态之后使另一个成为截止状态的情况下，在每次接收所述截止指令时，对先成为截止状态的功率用半导体元件和后成为截止状态的功率用半导体元件进行切换。

10.如权利要求1～3的任意一项所述的功率用半导体装置，其中，

所述第一以及第二功率用半导体元件分别具有控制电极，根据施加到控制电极的电压，切换为导通状态或者截止状态，

所述驱动控制部包含：

驱动用电源，连接在第一和第二节点间；

控制电路，接收分别与所述导通指令以及所述截止指令对应地使逻辑电平发生变化的驱动信号，输出根据所述驱动信号而变化的第一～第四控制信号；

第一电阻元件，一端与所述第一功率用半导体元件的控制电极连接；

第一驱动用晶体管，连接在所述第一电阻元件的另一端和所述第一节点之间，在控制电极接收所述第一控制信号；

第二电阻元件，一端与所述第一功率用半导体元件的控制电极连接；

第二驱动用晶体管，连接在所述第二电阻元件的另一端和所述第二节点之间，在控制电极接收所述第二控制信号；

第三电阻元件，一端与所述第二功率用半导体元件的控制电极连接；

第三驱动用晶体管，连接在所述第三电阻元件的另一端和所述第一节点之间，在控制电极接收所述第三控制信号；

第四电阻元件，一端与所述第二功率用半导体元件的控制电极连接；以及

第四驱动用晶体管，连接在所述第四电阻元件的另一端和所述第二节点之间，在控制电极接收所述第四控制信号。

11.如权利要求3所述的功率用半导体装置，其中，

所述第一以及第二功率用半导体元件分别具有控制电极，根据施加到控制电极的电压，切换为导通状态或者截止状态，

所述驱动控制部包含：

驱动用电源，连接在第一和第二节点间；

控制电路，接收分别与所述导通指令以及所述截止指令对应地使逻辑电平发生变化的驱动信号，输出根据所述驱动信号而变化的第一～第三控制信号；

第一驱动用晶体管，第一主电极与所述第一节点连接，在控制电极接收所述第一控制信号；

第一电阻元件，一端与所述第一功率用半导体元件的控制电极连接；

第一二极管，以在所述第一驱动用晶体管为导通状态时成为导通状态的极性连接在所述第一电阻元件的另一端和所述第一驱动用晶体管的第二主电极之间；

第二电阻元件，一端与所述第一功率用半导体元件的控制电极连接；

第二驱动用晶体管，连接在所述第二电阻元件的另一端和所述第二节点之间，在控制电极接收所述第二控制信号；

第三电阻元件，一端与所述第二功率用半导体元件的控制电极连接；

第二二极管，以在所述第一驱动用晶体管为导通状态时成为导通状态的极性连接在所述第三电阻元件的另一端和所述第一驱动用晶体管的所述第二主电极之间；

第四电阻元件，一端与所述第二功率用半导体元件的控制电极连接；以及

第三驱动用晶体管，连接在所述第四电阻元件的另一端和所述第二节点之间，在控制电极接收所述第三控制信号。

12.如权利要求11所述的功率用半导体装置，其中，

所述驱动用电源的输出电压被所述第一和第二电阻元件分压的电压小于所述第一功率用半导体元件切换为导通状态的阈值电压。

13.如权利要求3所述的功率用半导体装置，其中，

所述第一以及第二功率用半导体元件分别具有控制电极，在所述控制电极接收到驱动电压的情况下从截止状态切换为导通状态，

所述驱动控制部包含：

驱动用电源，连接在第一和第二节点间，输出所述驱动电压；

输入节点，接收分别与所述导通指令以及所述截止指令对应地使逻辑电平发生变化的驱动信号；

反相器，对在所述输入节点接收的所述驱动信号的逻辑电平进行反转；

逻辑电路，判定由所述电流检测部得到的电流检测值是否为所述第二阈值以下；

第一延迟电路，接收所述驱动信号，使所述驱动信号的上升沿和下降沿这两者延迟第一延迟时间；

第二延迟电路，接收所述反相器的输出，使所述反相器的输出的上升沿和下降沿这两者延迟第二延迟时间；

第一电阻元件，一端与所述第一功率用半导体元件的控制电极连接；

第一驱动用晶体管，连接在所述第一电阻元件的另一端和所述第一节点之间，在控制电极接收所述第一延迟电路的输出；

第二电阻元件，一端与所述第一功率用半导体元件的控制电极连接；

第二驱动用晶体管，连接在所述第二电阻元件的另一端和所述第二节点之间，在控制电极接收所述第二延迟电路的输出；

第三延迟电路，接收所述驱动信号，使所述驱动信号的上升沿和下降沿这两者延迟；

第四延迟电路，接收所述反相器的输出，使所述反相器的输出的上升沿和下降沿这两者延迟；

第三电阻元件，一端与所述第二功率用半导体元件的控制电极连接；

第三驱动用晶体管，连接在所述第三电阻元件的另一端和所述第一节点之间，在控制电极接收所述第三延迟电路的输出；

第四电阻元件，一端与所述第二功率用半导体元件的控制电极连接；以及

第四驱动用晶体管，连接在所述第四电阻元件的另一端和所述第二节点之间，在控制电极接收所述第四延迟电路的输出，

所述第三延迟电路还接收所述逻辑电路的判定结果，使与所述第三驱动用晶体管向导通状态的切换对应的沿延迟所述第一延迟时间，使与所述第三驱动用晶体管向截止状态的切换对应的沿在所述电流检测值为所述第二阈值以下的情况下延迟大于所述第一延迟时间的第三延迟时间，使与所述第三驱动用晶体管向截止状态的切换对应的沿在所述电流检测值超过所述第二阈值的情况下延迟所述第一延迟时间，

所述第四延迟电路还接收所述逻辑电路的判定结果，使与所述第四驱动用晶体管向导通状态的切换对应的沿延迟所述第二延迟时间，使与所述第四驱动用晶体管向截止状态的切换对应的沿在所述电流检测值为所述第二阈值以下的情况下延迟大于所述第二延迟时间的第四延迟时间，使与所述第四驱动用晶体管向截止状态的切换对应的沿在所述电流检测值超过所述第二阈值的情况下延迟所述第二延迟时间。

14.一种功率用半导体装置，其中，具备：

彼此并联连接的第一以及第二功率用半导体元件；以及

驱动控制部，根据从外部反复接收的导通指令以及截止指令，使所述第一以及第二功率用半导体元件的每一个成为导通状态或者截止状态，

所述驱动控制部针对所述导通指令使所述第一以及第二功率用半导体元件的一个成为导通状态之后使另一个成为导通状态，

所述驱动控制部针对所述截止指令能够在使所述第一以及第二功率用半导体元件同时成为截止状态的情况和使所述第一以及第二功率用半导体元件的一个成为截止状态之后使另一个成为截止状态的情况之间进行切换，

所述功率用半导体装置还具备：电流检测部，对流过所述第一以及第二功率用半导体元件的至少一个的电流或者流过这两者的电流的和进行检测，

所述驱动控制部进行如下的判定工作：在接收所述导通指令使所述第一以及第二功率用半导体元件成为导通状态时，判定由所述电流检测部得到的电流检测值是否为第二阈值以下，

所述驱动控制部在所述电流检测值为所述第二阈值以下的情况下，针对在到下次的所述判定工作之前的期间接收的所述截止指令，使所述第一以及第二功率用半导体元件的一个成为截止状态之后使另一个成为截止状态，

所述驱动控制部在所述电流检测值超过所述第二阈值的情况下，针对在到下次的所述判定工作之前的期间接收的所述截止指令，使所述第一以及第二功率用半导体元件同时成为截止状态。

15.如权利要求14所述的功率用半导体装置，其中，

所述第一以及第二功率用半导体元件分别具有控制电极，在所述控制电极接收到驱动电压的情况下，从截止状态切换为导通状态，

所述驱动控制部包含：

驱动用电源，连接在第一和第二节点间，输出所述驱动电压；

输入节点，接收分别与所述导通指令以及所述截止指令对应地使逻辑电平发生变化的驱动信号；

反相器，对在所述输入节点接收的所述驱动信号的逻辑电平进行反转；

逻辑电路，判定由所述电流检测部得到的电流检测值是否为所述第二阈值以下；

第一延迟电路，接收所述驱动信号，使所述驱动信号的上升沿以及下降沿这两者延迟第一延迟时间；

第二延迟电路，接收所述反相器的输出，使所述反相器的输出的上升沿和下降沿这两者延迟第二延迟时间；

第一电阻元件，一端与所述第一功率用半导体元件的控制电极连接；

第一驱动用晶体管，连接在所述第一电阻元件的另一端和所述第一节点之间，在控制电极接收所述第一延迟电路的输出；

第二电阻元件，一端与所述第一功率用半导体元件的控制电极连接；

第二驱动用晶体管，连接在所述第二电阻元件的另一端和所述第二节点之间，在控制电极接收所述第二延迟电路的输出；

第三延迟电路，接收所述驱动信号，使所述驱动信号的上升沿和下降沿这两者延迟；

第四延迟电路，接收所述反相器的输出，使所述反相器的输出的上升沿和下降沿这两者延迟；

第三电阻元件，一端与所述第二功率用半导体元件的控制电极连接；

第三驱动用晶体管，连接在所述第三电阻元件的另一端和所述第一节点之间，在控制电极接收所述第三延迟电路的输出；

第四电阻元件，一端与所述第二功率用半导体元件的控制电极连接；以及

第四驱动用晶体管，连接在所述第四电阻元件的另一端和所述第二节点之间，在控制电极接收所述第四延迟电路的输出，

所述第三延迟电路还接收所述逻辑电路的判定结果，使与所述第三驱动用晶体管向导通状态的切换对应的沿延迟大于所述第一延迟时间的第三延迟时间，使与所述第三驱动用晶体管向截止状态的切换对应的沿在所述电流检测值为所述第二阈值以下的情况下延迟所述第三延迟时间，使与所述第三驱动用晶体管向截止状态的切换对应的沿在所述电流检测值超过所述第二阈值的情况下延迟所述第一延迟时间，

所述第四延迟电路还接收所述逻辑电路的判定结果，使与所述第四驱动用晶体管向导通状态的切换对应的沿延迟大于所述第二延迟时间的第四延迟时间，使与所述第四驱动用晶体管向截止状态的切换对应的沿在所述电流检测值为所述第二阈值以下的情况下延迟所述第四延迟时间，使与所述第四驱动用晶体管向截止状态的切换对应的沿在所述电流检测值超过所述第二阈值的情况下延迟所述第二延迟时间。

16.如权利要求13或15所述的功率用半导体装置，其中，

所述第一以及第二功率用半导体元件分别具有主电流的一部分分流流过的感测电极，

所述电流检测部包含：

第一检测用电阻元件，与所述第一功率用半导体元件的所述感测电极连接；以及

第二检测用电阻元件，与所述第二功率用半导体元件的所述感测电极连接，

所述逻辑电路包含：

第一比较器，判定施加到所述第一检测用电阻元件的电压是否超过了与所述第二阈值对应的电压；

第二比较器，判定施加到所述第二检测用电阻元件的电压是否超过了与所述第二阈值对应的电压；以及

“或”电路，将所述第一和第二比较器的“或”作为所述逻辑电路的判定结果而输出。