DE3787691T2 - MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung. - Google Patents

MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung.

Info

Publication number
DE3787691T2
DE3787691T2 DE87111043T DE3787691T DE3787691T2 DE 3787691 T2 DE3787691 T2 DE 3787691T2 DE 87111043 T DE87111043 T DE 87111043T DE 3787691 T DE3787691 T DE 3787691T DE 3787691 T2 DE3787691 T2 DE 3787691T2
Authority
DE
Germany
Prior art keywords
impurity layer
drain
source
layer
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE87111043T
Other languages
English (en)
Other versions
DE3787691D1 (de
Inventor
Atsushi Hiraishi
Masataka Minami
Takahiro Nagano
Atsuo Watanabe
Yoshiaki Yazawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of DE3787691D1 publication Critical patent/DE3787691D1/de
Publication of DE3787691T2 publication Critical patent/DE3787691T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

    HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft einen auf einem Substrat gebildeten MOS-Feldeffekttransistor und insbesondere eine Halbleiteranordnung, die sich zum Betrieb mit hoher Geschwindigkeit und mit hoher Verläßlichkeit eignet.
  • Eine der den MOS-Feldeffekttransistor betreffenden herkömmlichen Techniken ist beispielsweise in der japanischen offengelegten Patentveröffentlichung No. 60-50960 (1985) offenbart. Fig. 1 zeigt den Aufbau und das Energieband eines auf einer solchen herkömmlichen Technik basierenden Oberflächenkanal-MOS-Feldeffekttransistors. Der Stand der Technik wird nun unter Bezugnahme auf Fig. 1 beschrieben. Ein p-Typ-Halbleitersubstrat 1, eine Isolierschicht 2, ein Gate 3, eine Quelle 4 und eine Senke 5 sind in Fig. 1 dargestellt.
  • In einem in Fig. 1A gezeigten MOSFET des Standes der Technik sind die Quelle 4 und die Senke 5, die einen n&spplus; -Typ- Halbleiter aufweisen, im oberen Teil des p-Typ-Halbleitersubstrats 1 angeordnet. Auf der Oberfläche des oben beschriebenen Halbleitersubstrats ist zwischen der Quelle 4 und der Senke 5 das Gate 3 über der Isolierschicht 2 angeordnet. In Fig. 1B ist das Energieband dieses FET gezeigt, das in einem Schnitt C-C' der Fig. 1A abgeleitet ist, wenn VGS, die gleich der Schwellenspannung Vth ist, als die Durchlaßgatespannung angelegt wird. Und zwar sind das den Boden des Leitungsbandes darstellende Energieniveau Ec, das Eigenleiter-Fermi-Niveau Ei und das Energieniveau Ev an der Spitze des Valenzbandes nahe der unter dem Gate 3 angeordneten Isolierschicht 2 durch die Gatespannung VGS stark gekrümmt. Demgemäß wird auf der Oberfläche des Halbleitersubstrats 1 unmittelbar unter der Isolierschicht 2 ein Kanal gebildet. Wenn der dargestellte MOSFET eingeschaltet wird, wird daher der Senkestrom so verteilt, daß er in einen Bereich von einigen nm (zehn Angströms) Tiefe von der Oberfläche des Halbleitersubstrats 1 aus konzentriert wird.
  • Wie sich aus der Krümmung des in Fig. 1B gezeigten Energiebandes ergibt, hat der oben beschriebene MOSFET ein erhebliches elektrisches Feld in einer zur Richtung des Senkestroms senkrechten Richtung (Längsrichtung). Dieses elektrische Feld wird an der Oberfläche des Halbleitersubstrats 1 maximiert. Demgemäß hat dieser MOSFET des Standes der Technik ein Problem, daß die Bewegung von Elektronen zum Fließenlassen des Senkestroms, d. h. Ladungsträger durch die Wirkung der Oberflächenstreuung gestört werden und es daher schwierig ist, einen starken Senkestrom zu erhalten.
  • Ein anderes Problem dieses MOSFET des Standes der Technik wird nun beschrieben. Wenn die Abmessung des Gates verringert wird, wird der Spitzenwert des sich zum Ende der Senke unter dem Gate konzentrierenden elektrischen Feldes groß. Aufgrund dieses elektrischen Feldes gewinnen Ladungsträger eine genügend hohe Energie, um über die Energiebarriere zwischen dem Halbleitersubstrat 1 aus Silizium und seinem Oxidfilm zu gelangen, was zu heißen Ladungsträgern führt. Die heißen Ladungsträger dringen in die Isolierschicht 2 aus SiO&sub2; ein. Dies führt zu einem Problem, daß die Eigenschaften des MOSFET verändert werden.
  • Der oben beschriebene MOSFET des Standes der Technik hat ein weiteres Problem, daß die Stehspannung zwischen der Quelle und Senke verringert wird, wenn die Abmessung des Gates verringert wird. Dieses Problem kann in einigem Ausmaß durch Steigerung der Konzentration von Verunreinigungen des Substrats gelöst werden. In diesem Fall wird jedoch der Konzentrationsunterschied von Verunreinigungen zwischen der Senke und dem Substrat unter Verstärkung des elektrischen Feldes ausgeweitet. Dies führt zu einem Problem, daß die Lawinendurchbruchsspannung verringert wird und eine Verschlechterung der Anordnungseigenschaften aufgrund von Heißladungsträgerinjektion beschleunigt wird. Weiter wachsen auch die Kapazität zwischen der Quelle und dem Substrat und die zwischen der Senke und dem Substrat, was zu einem Problem einer verringerten Betriebsgeschwindigkeit des MOSFET führt.
  • Um einige der oben erwähnten Schwierigkeiten zu überwinden, regt Patent Abstracts of Japan, Vol. 9, No. 178 (E-330) [1901] July 23, 1985 & JP-A-60 50 960 die Verwendung eines MOSFET mit vergrabenem n-Kanal an, wo eine n-dotierte Schicht zwischen Quelle und Senke gebildet wird. Der Kanal ist vom Gateoxid durch eine p-dotierte Verunreinigungsschicht mit einer Tiefe getrennt, die geringer als die Tiefe der Quelle und der Senke ist.
  • International Electron Devices Meeting, Technical Digest, December 4-6, 1978, Washington, DC, (IEEE, New York, NY), Seiten 26-29 offenbart auch eine Anordnung mit vergrabenem n-Kanal. Statt Vorliegens einer p-dotierten Verunreinigungsschicht unter dem Gateoxid weist diese Anordnung eine p-dotierte Polysilizium-Gateelektrode auf.
    • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Aufgabe der vorliegenden Erfindung ist es, einen MOS- Feldeffekttransistor vorzusehen, der eine große Aushaltmenge heißer Ladungsträger aufweist und der bezüglich der Ladungsträgerbeweglichkeit nicht viel verringert wird, und gleichzeitig einen MOS-Feldeffekttransistor mit einer Stehspannung zwischen der Quelle und Senke vorzusehen, die nicht viel verringert wird, auch wenn die Abmessung des Gates verringert wird.
  • Diese Aufgabe wird gemäß der vorliegenden Erfindung durch einen MOS-Feldeffekttransistor, wie im einzigen Anspruch beansprucht, gelöst.
  • Gemäß der vorliegenden Erfindung wird das oben beschriebene Ziel erreicht, indem man eine Quelle und eine Senke anordnet, die jeweils Halbleiterschichten eines zweiten Leitfähigkeitstyps aufweisen, eine Verunreinigungsschicht mit einem Halbleiter eines ersten Leitfähigkeitstyps und einer größeren Tiefe als der von Quelle und Senke zwischen der Quelle und der Senke und unter einem Gate anordnet und eine Halbleiterschicht des zweiten Leitfähigkeitstyps mit einer niedrigeren Verunreinigungskonzentration als der des Halbleiters des zweiten Leitfähigkeitstyps, der die Quelle und die Senke bildet, unter der Quelle, der Senke und der Verunreinigungsschicht mit dem Halbleiter des ersten Leitfähigkeitstyps anordnet.
  • Wenn der MOSFET ausgeschaltet wird, wird der gesamte Bereich der Halbleiterschicht des zweiten Leitfähigkeitstyps mit einer niedrigen Verunreinigungskonzentration unter Unterbrechung des Senkestroms verarmt. Wenn der MOSFET eingeschaltet wird, bleibt ein Teil der Halbleiterschicht des zweiten Leitfähigkeitstyps mit einer niedrigen Verunreinigungskonzentration als ein neutraler Bereich unter der Verunreinigungsschicht mit der Halbleiterschicht des ersten Leitfähigkeitstyps. Daher wird die Bewegung der Ladungsträger zwischen der Quelle und der Senke durch den neutralen Bereich durchgeführt. Die Konzentration des Senkestroms zur Oberfläche des Halbleitersubstrats wird so vermieden. Als Ergebnis ist es möglich, eine Verringerung der Ladungsträgerbeweglichkeit zu verhindern und ein Eindringen der heißen Ladungsträger in die Gateisolierschicht zu verhindern.
  • Die Verunreinigungsschicht aus dem Halbleiter des ersten Leitfähigkeitstyps, die unter dem Gate und zwischen der Quelle und der Senke angeordnet ist, eignet sich zum Aufweisen einer hohen Verunreinigungskonzentration und einer hohen Quelle-Senke-Stehspannung, weil auf der Oberfläche im Gegensatz zum herkömmlichen MOSFET keine Inversionsschicht gebildet zu werden braucht. Da die Halbleiterschicht der zweiten Leitfähigkeit mit einer niedrigeren Verunreinigungskonzentration als der der Quelle und der Senke zwischen der Quelle und der Senke und dem Substrat vorliegt, können die Kapazität zwischen der Quelle und dem Substrat und die Kapazität zwischen der Senke und dem Substrat verringert werden. Als Ergebnis wird die Betriebsgeschwindigkeit des MOSFET verbessert.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1A zeigt den Aufbau eines herkömmlichen MOSFET.
  • Fig. 1B zeigt das Energieband an einem Querschnitt C-C' der Fig. 1A.
  • Fig. 2 zeigt den Aufbau eines Ausführungsbeispiels des MOSFET gemäß der vorliegenden Erfindung.
  • Die Fig. 3A und 3B und die Fig. 4A bis 4D sind Zeichnungen zur Veranschaulichung des Betriebs des in Fig. 2 gezeigten MOSFET.
  • Die Fig. 5A bis 5F zeigen Herstellungsschritte der Halbleiteranordnung gemäß der vorliegenden Erfindung.
  • Fig. 6 zeigt den Aufbau eines MOSFET gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung.
    • BESCHREIBUNG DES BEVORZUGTEN AUSFÜHRUNGSBEISPIELS
  • Ein Ausführungsbeispiel einer Halbleiteranordnung gemäß der vorliegenden Erfindung wird nun im einzelnen anhand der Zeichnungen beschrieben.
  • Fig. 2 ist eine Aufbaudarstellung eines MOSFET, der ein Ausführungsbeispiel einer Halbleiteranordnung gemäß der vorliegenden Erfindung ist. Die Fig. 3A, 3B und 4A bis 4D sind Zeichnungen zur Veranschaulichung des Betriebs des MOSFET gemäß der vorliegenden Erfindung. Die Fig. 5A bis 5F sind Zeichnungen zur Veranschaulichung der Herstellungsschritte. Fig. 6 ist eine Aufbaudarstellung eines anderen Ausführungsbeispiels eines MOSFET gemäß der vorliegenden Erfindung.
  • Ein p-Typ-Halbleitersubstrat 1, eine Isolierschicht 2, ein Gate 3, eine Quelle 4, eine Senke 5, eine p-Typ-Verunreinigungsschicht 6, eine n-Typ-Verunreinigungsschicht 7, eine LOCOS-Filmschicht 8, Elektroden 9, ein Isolierfilm 10 zwischen Schichten, ein Passivierfilm 11 und ein SOI-Substrat 12 sind dargestellt.
  • Wie in Fig. 2 gezeigt ist, enthält der MOSFET gemäß der vorliegenden Erfindung eine Quelle 4 und eine Senke 5, die durch n-Typ-Verunreinigungsschichten gebildet werden. Der MOSFET enthält auch eine p-Typ-Verunreinigungsschicht 6, die unter einem Gate 3 über eine Isolierschicht und zwischen der Quelle 4 und der Senke 5 angeordnet ist. Zwischen einer p-Typ-Halbleiterschicht 1 und der Quelle 4, der Senke 5 und der p-Typ-Verunreinigungsschicht 6 ist eine n-Typ-Halbleiterschicht 7 angeordnet. Die Verunreinigungskonzentration der n-Typ-Halbleiterschicht 7 ist niedriger als die Verunreinigungskonzentration der die Quelle 4 und die Senke 5 bildenden n-Typ-Verunreinigungsschicht.
  • Die Fig. 3A und 3B veranschaulichen den Betrieb des MOSFET gemäß der vorliegenden Erfindung. In Fig. 3A ist der MOSFET im AUS-Zustand. In Fig. 3B ist der MOSFET im AN-Zustand. Der schraffierte Teil ist ein als die Strombahn dienender n-Typ-Neutralbereich. Pfeile zeigen die Richtung des elektrischen Feldes und eine Verarmungsschicht bildende Teile.
  • Wenn der MOSFET gemäß der vorliegenden Erfindung im AUS- Zustand ist, werden eine Verarmungsschicht, die sich von einem pn-Übergang erstreckt, der zwischen der p-Typ-Verunreinigungsschicht 6 und der n-Typ-Verunreinigungsschicht 7 gebildet ist, und eine Verarmungsschicht erzeugt, die sich von einem pn-Übergang erstreckt, der zwischen der n-Typ-Verunreinigungsschicht 7 und dem p-Typ-Halbleitersubstrat 1 gebildet ist. Als Ergebnis wird der ganze Bereich der n-Typ-Verunreinigungsschicht 7, der unter dem Gate 3 liegt, verarmt. Demgemäß wird die Quelle 4 durch diese Verarmungsschicht von der Senke 5 unterbrochen, wobei der Senkestrom nicht fließen gelassen wird.
  • Wenn der MOSFET gemäß der vorliegenden Erfindung im AN- Zustand ist, erzeugt die n-Typ-Verunreinigungsschicht 7 einen neutralen Bereich unter dem Gate 3, wie in Fig. 3B gezeigt ist. Der Grund kann folgendermaßen erklärt werden. Durch die Anlegung der positiven Spannung an das Gate 3 wird ein Teil der Ladungen innerhalb der p-Typ- Verunreinigungsschicht 6, die mit Ladungen innerhalb der n-Typ-Verunreinigungsschicht 7 kombiniert wurden, mit Ladungen innerhalb der Gateelektrode kombiniert. Demgemäß wird die Breite der Verarmungsschicht, die sich vom pn- Übergang zwischen der p-Typ-Verunreinigungsschicht 6 und der n-Typ-Verunreinigungsschicht 7 erstreckt, an der Seite der n-Typ-Verunreinigungsschicht 7 verringert. So wird der oben beschriebene neutrale Bereich erzeugt. Durch Einstellen der Verunreinigungskonzentration und der Dicke der p-Typ-Verunreinigungsschicht 6, der n-Typ-Verunreinigungsschicht 7 und des p-Typ-Halbleitersubstrats 1 kann eine n-Typ-Neutralschicht in der n-Typ-Verunreinigungsschicht 7 bei gewünschter Gatespannung gebildet werden.
  • Demgemäß kann ein Senkestromweg durch diese neutrale Schicht eingerichtet werden.
  • Die Fig. 4A bis 4D veranschaulichen den Betrieb des oben beschriebenen MOSFET gemäß der vorliegenden Erfindung unter Bezugnahme auf das Energieband. Schraffierte Bereiche der Fig. 4A und 4B stellen n-Typ-Neutralschichten, die auftreten, wenn der MOSFET im AUS-Zustand bzw. im AN-Zustand ist, in der gleichen Weise wie Fig. 3A und 3B dar. Die Fig. 4C und 4D zeigen Energiebänder längs der Querschnitte A-A' und B-B' der Fig. 4A bzw. 4B.
  • Wie in Fig. 4D gezeigt ist, ist das Energieband im Strombahnteil der in der n-Typ-Verunreinigungsschicht 7 gebildeten neutralen Schicht flach. Das elektrische Feld dieses Teils in der Längsrichtung, d. h. in einer zum Stromweg senkrechten Richtung, ist schwach. In dieser neutralen Schicht ist daher der Abfall der Ladungsträgerbewegungsgeschwindigkeit nicht groß. Es ist so möglich, einen starken Senkestrom fließen zu lassen.
  • Die Fig. 5A bis 5F zeigen ein Beispiel eines Herstellverfahrens des MOSFET gemäß der vorliegenden Erfindung. Das Herstellungsverfahren wird nun nacheinander dargelegt.
  • (1) Das p-Typ-Halbleitersubstrat 1 mit einem Widerstand von 2 Ω cm wird hergestellt.
  • (2) Eine LOCOS (örtliche Oxidation von Silizium)-Filmschicht von 600 nm (6000 Å) und ein Gateoxidfilm 2 von 30 nm (300 Å) werden gebildet. Mit einer Beschleunigungsspannung von 180 kV und einer Implantiermenge von 2 · 10¹² cm&supmin;² wird dann Phosphor zur Bildung der n-Typ- Verunreinigungsschicht 7 ionenimplantiert.
  • (3) Mit einer Beschleunigungsspannung von 50 kV und einer Implantiermenge von 3 · 10¹² cm&supmin;² wird BF&sub2; zur Bildung der p-Typ-Verunreinigungsschicht 6 ionenimplantiert.
  • (4) Polykristallsilizium wird zur Bildung der Dicke von 500 nm (5000 Å) abgeschieden. Das abgeschiedene Silizium durchläuft eine Phosphorbehandlung zum Erreichen niedrigen Widerstandes und wird dann bearbeitet, um eine vorbestimmte Form zu haben, woraus sich das Gate 3 ergibt.
  • (5) Mit Hilfe des Selbstausrichtungssystems unter Verwendung des Gates wird Arsen zur Bildung der Quelle 4 und der Senke 5 ionenimplantiert.
  • (6) Mit Hilfe der Photolithographietechnik wird das Kontaktloch gebildet, und die Isolierschicht zwischen Schichten 10 wird abgeschieden. Danach wird Aluminium, das ein Verdrahtungsmaterial ist, zum Erhalten einer Dicke von 800 nm (8000 Å) abgeschieden und zum Erhalten einer Verdrahtungsform durch die Photolithographietechnik bearbeitet. Die Elektrode 9 wird gebildet.
  • Schließlich wird der Passivierungsfilm 11 abgeschieden.
  • Mit Hilfe der vorstehend beschriebenen Verfahrensschritte kann der unter Bezugnahme auf die Fig. 2 bis 4 erläuterte MOSFET gemäß der vorliegenden Erfindung hergestellt werden.
  • Bei dem oben beschriebenen MOSFET einer Halbleiteranordnung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist es möglich, die Verunreinigungskonzentration der p- Typ-Verunreinigungsschicht 6, die zwischen der Quelle 4 und der Senke 5 liegt, zu steigern und die Durchgriff- Stehspannung zwischen der Quelle und der Senke zu erhöhen. Demgemäß kann die Gatelänge verkürzt werden. Weiter wird die n-Typ-Verunreinigungsschicht mit einer verhältnismäßig niedrigen Konzentration zwischen dem p-Typ-Halbleitersubstrat und der Quelle, Senke und der zwischen der Quelle und der Senke angeordneten p-Typ-Verunreinigungsschicht 6 angeordnet. Im pn-Übergang zwischen dem p-Typ-Halbleitersubstrat und der n-Typ-Verunreinigungsschicht wird daher die Verarmungsschicht erheblich ausgeweitet. Die Kapazität zwischen der Quelle und dem Substrat sowie die Kapazität zwischen der Senke und dem Substrat werden so verringert. Als ein Ergebnis hat der MOSFET gemäß der vorliegenden Erfindung eine verbesserte Betriebsgeschwindigkeit.
  • Fig. 6 zeigt den Aufbau eines MOSFET gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung. In dem veranschaulichten MOSFET wird ein MOSFET mit dem gleichen Aufbau wie dem nach Fig. 2 auf einem Substrat 12 mit dem sog. SOI (Silizium auf Isolator)-Gefüge angeordnet, bei dem ein einkristalliner Siliziumfilm auf einem Isoliersubstrat aus beispielsweise Saphir abgeschieden wird. Als dieses SOI-Substrat 12 kann ein auf Silizium gebildeter Siliziumoxidfilm verwendet werden.
  • Bei den oben beschriebenen Ausführungsbeispielen der vorliegenden Erfindung wird ein n-Kanal-MOSFET verwendet. Durch Umtauschen der Leitfähigkeitstypen von Verunreinigungen kann die vorliegende Erfindung jedoch ebenso auf p-Kanal-MOSFETs angewendet werden.
  • Beim MOSFET gemäß der vorliegenden Erfindung, wie oben beschrieben, fließt der Strom innerhalb des Halbleitersubstrats. Daher wird die Wahrscheinlichkeit eines Eindringens der erzeugten heißen Ladungsträger in das Gate oder die Isolierschicht um das Gate herum verringert. Dies führt zu einer Wirkung, daß sich die Eigenschaften auch nach langzeitiger Verwendung nicht merklich verschlechtern. Innerhalb des Halbleitersubstrats ist das elektrische Feld in der Längsrichtung gering, und die Streuung zwischen diesem und dem Gateisolierfilm ist nicht bedeutend, im Gegensatz zur Oberfläche des Halbleitersubstrats. Demgemäß wird die Bewegungsgeschwindigkeit der Ladungsträger nicht merklich verringert. Beim MOSFET gemäß der vorliegenden Erfindung kann man daher einen starken Senkestrom fließen lassen. Weiter kann die Stehspannung zwischen der Quelle und der Senke aufrechterhalten werden, auch wenn die Gatelänge sehr gering gemacht wird. Zusätzlich kann die parasitäre Kapazität der Quelle und der Senke verringert werden, was zu einer hohen Betriebsgeschwindigkeit führt.

Claims (1)

  1. MOS-Feldeffekttransistor, der - ein Halbleitersubstrat (1) eines ersten Leitfähigkeitstyps oder ein isolierendes Substrat (12); - eine erste Verunreinigungsschicht (7) des zweiten Leitfähigkeitstyps, die auf dem Halbleitersubstrat (1) oder dem isolierenden Substrat (12) angeordnet ist; - eine Quelle (4) aus einer Verunreinigungsschicht des zweiten Leitfähigkeitstyps, die auf der ersten Verunreinigungsschicht (7) angeordnet ist und eine obere Hauptoberfläche hat; - eine Senke (5) aus einer Verunreinigungsschicht des zweiten Leitfähigkeitstyps, die auf der ersten Verunreinigungsschicht (7) angeordnet ist und eine obere Hauptoberfläche hat, wobei die Quelle (4) und die Senke (5) eine höhere Verunreinigungskonzentration als die der ersten Verunreinigungsschicht (7) aufweisen; - eine zweite Verunreinigungsschicht (6) des ersten Leitfähigkeitstyps, die auf der ersten Verunreinigungsschicht (7) zwischen der Quelle (4) und der Senke (5) gebildet ist und eine obere Hauptoberfläche hat; und - ein isoliertes Gate (3) aufweist, das auf der oberen Hauptoberfläche der zweiten Verunreinigungsschicht (6) über einem Isolierfilm (2) gebildet ist, dadurch gekennzeichnet, daß die zweite Verunreinigungsschicht (6) eine von deren oberen Hauptoberfläche zur ersten Verunreinigungsschicht (7) reichende Tiefe aufweist, die größer als die Tiefe der Quelle (4) und der Senke (5) ist.
DE87111043T 1986-07-31 1987-07-30 MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung. Expired - Fee Related DE3787691T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61178889A JPH065745B2 (ja) 1986-07-31 1986-07-31 半導体装置

Publications (2)

Publication Number Publication Date
DE3787691D1 DE3787691D1 (de) 1993-11-11
DE3787691T2 true DE3787691T2 (de) 1994-04-28

Family

ID=16056469

Family Applications (1)

Application Number Title Priority Date Filing Date
DE87111043T Expired - Fee Related DE3787691T2 (de) 1986-07-31 1987-07-30 MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung.

Country Status (4)

Country Link
US (1) US4916500A (de)
EP (1) EP0255133B1 (de)
JP (1) JPH065745B2 (de)
DE (1) DE3787691T2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07109906B2 (ja) * 1988-03-03 1995-11-22 松下電器産業株式会社 超伝導トランジスタ回路
FR2662303A1 (fr) * 1990-05-17 1991-11-22 Hello Sa Transistor mos a tension de seuil elevee.
US5463237A (en) * 1993-11-04 1995-10-31 Victor Company Of Japan, Ltd. MOSFET device having depletion layer
US6163053A (en) * 1996-11-06 2000-12-19 Ricoh Company, Ltd. Semiconductor device having opposite-polarity region under channel
JPH10335595A (ja) * 1997-03-31 1998-12-18 Sharp Corp 増幅器用半導体素子、増幅器用半導体素子の製造方法および増幅器用半導体装置
TWI288472B (en) 2001-01-18 2007-10-11 Toshiba Corp Semiconductor device and method of fabricating the same
US7326977B2 (en) * 2004-10-04 2008-02-05 Northrop Grumman Corporation Low noise field effect transistor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1559611A (de) * 1967-06-30 1969-03-14
US4000504A (en) * 1975-05-12 1976-12-28 Hewlett-Packard Company Deep channel MOS transistor
US4302764A (en) * 1976-12-30 1981-11-24 International Business Machines Corporation Nondestructive read-out dynamic memory cell
US4393578A (en) * 1980-01-02 1983-07-19 General Electric Company Method of making silicon-on-sapphire FET
CA1155969A (en) * 1980-09-26 1983-10-25 Clement A.T. Salama Field effect transistor device and method of production thereof
DE3138747A1 (de) * 1981-09-29 1983-04-14 Siemens AG, 1000 Berlin und 8000 München Selbstsperrender feldeffekt-transistor des verarmungstyps
JPS6050960A (ja) * 1983-08-30 1985-03-22 Toshiba Corp 半導体装置
NL8303441A (nl) * 1983-10-07 1985-05-01 Philips Nv Geintegreerde schakeling met komplementaire veldeffekttransistors.
JPS60251669A (ja) * 1984-05-28 1985-12-12 Toshiba Corp 半導体装置
JP3151299B2 (ja) * 1992-07-31 2001-04-03 日本たばこ産業株式会社 自動喫煙機の灰排除装置

Also Published As

Publication number Publication date
EP0255133A2 (de) 1988-02-03
US4916500A (en) 1990-04-10
JPH065745B2 (ja) 1994-01-19
JPS6336571A (ja) 1988-02-17
EP0255133B1 (de) 1993-10-06
DE3787691D1 (de) 1993-11-11
EP0255133A3 (en) 1988-12-07

Similar Documents

Publication Publication Date Title
DE3122768C2 (de)
DE69209678T2 (de) Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
DE69520782T2 (de) Randabschlussmethode und Struktur für Leistungs-MOSFET
DE69111929T2 (de) Halbleiteranordnung auf einem dielektrischen isolierten Substrat.
DE3823270C2 (de) Transistor, insbesondere Isoliergate-Bipolartransistor, und Verfahren zu seiner Herstellung
DE19649686B4 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
DE69609313T2 (de) Halbleiterfeldeffektanordnung mit einer sige schicht
DE69315239T2 (de) VDMOS-Transistor mit verbesserter Durchbruchsspannungscharakteristik
DE4219319B4 (de) MOS-FET und Herstellungsverfahren dafür
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE69224446T2 (de) DMOS-Transistorstruktur und Verfahren
DE69129617T2 (de) Integrierte Schaltungsanordnung, insbesondere geeignet für Hochspannungsanwendungen
DE69517140T2 (de) Halbleiterbauelement mit Bipolartransistor mit isolierter Gateelektrode und dessen Herstellungsverfahren
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE68928326T2 (de) Eingeschlossener transistor mit eingegrabenem kanal
DE69020160T2 (de) Misfet-anordnung mit abmessungen im submikrometerbereich und beseitigung der heissen ladungsträger.
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
EP0748520B1 (de) Mis-struktur auf siliciumcarbid-basis mit hoher latch-up-festigkeit
DE4112905A1 (de) Leitfaehigkeitsmodulations-mosfet und verfahren zu seiner herstellung
DE3689931T2 (de) Schnell schaltende laterale Transistoren mit isoliertem Gate.
EP0033003A2 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE3440674A1 (de) Feldeffekt-transistor
EP1181712A2 (de) Niederohmiges vdmos-halbleiterbauelement
DE19907201A1 (de) Vertikal-MESFET und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee