JPH08264741A - 光電子集積素子 - Google Patents
光電子集積素子Info
- Publication number
- JPH08264741A JPH08264741A JP7064198A JP6419895A JPH08264741A JP H08264741 A JPH08264741 A JP H08264741A JP 7064198 A JP7064198 A JP 7064198A JP 6419895 A JP6419895 A JP 6419895A JP H08264741 A JPH08264741 A JP H08264741A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- collector
- light absorption
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 高速化および高感度化し、かつコレクタ耐圧
が向上する光電子集積素子を提供する。 【構成】 コレクタ層３ａ、４ａ、ベース層５ａおよび
エミッタ層６ａが順次積層されてなるヘテロ接合バイポ
ーラトランジスタ領域と、光吸収層４ｂおよびコンタク
ト層５ｂが順次積層されてなるフォトダイオード領域が
半導体基板１上にモノシリックに集積される光電子集積
素子において、半導体基板１上に、ヘテロ接合バイポー
ラトランジスタ領域においてはコレクタ層３ａとなり、
フォトダイオード領域では反射層３ｂとなる半導体多重
層を介して、ヘテロ接合バイポーラトランジスタ領域に
おいてはコレクタ層４ａとなり、フォトダイオード領域
では光吸収層４ｂとなるエピタキシャル層が積層されて
おり、前記半導体多重層のエネルギーバンドギャップは
前記エピタキシャル層のエネルギーバンドギャップより
も大きくなっている。
が向上する光電子集積素子を提供する。 【構成】 コレクタ層３ａ、４ａ、ベース層５ａおよび
エミッタ層６ａが順次積層されてなるヘテロ接合バイポ
ーラトランジスタ領域と、光吸収層４ｂおよびコンタク
ト層５ｂが順次積層されてなるフォトダイオード領域が
半導体基板１上にモノシリックに集積される光電子集積
素子において、半導体基板１上に、ヘテロ接合バイポー
ラトランジスタ領域においてはコレクタ層３ａとなり、
フォトダイオード領域では反射層３ｂとなる半導体多重
層を介して、ヘテロ接合バイポーラトランジスタ領域に
おいてはコレクタ層４ａとなり、フォトダイオード領域
では光吸収層４ｂとなるエピタキシャル層が積層されて
おり、前記半導体多重層のエネルギーバンドギャップは
前記エピタキシャル層のエネルギーバンドギャップより
も大きくなっている。
Description
【０００１】
【産業上の利用分野】本発明は、光通信、高速情報処理
などに用いられる光電子集積素子（以下、ＯＥＩＣと称
す）に関するものである。
などに用いられる光電子集積素子（以下、ＯＥＩＣと称
す）に関するものである。
【０００２】
【従来の技術】近年、光通信の飛躍的な発展に伴い、受
光側の処理に対して高速化、高感度化の要求が高まって
いる。そこで、受光素子とアンプを一体化する受光用Ｏ
ＥＩＣでは、両者の接続間の寄生容量を低減でき、高速
化および高感度化が期待できるだけでなく、経済化が図
られることから、その開発が活発に進められている。し
かしながら現状では、受光素子とアンプのハイブリット
受光器に比べて、受光用ＯＥＩＣは、特に高感度化とい
う点で劣っていると言わざるを得ない。例えば、最近、
ＩｎＰ／ＩｎＧａＡｓ系ヘテロ接合バイポーラトランジ
スタ（ＨＢＴ：Heterojunction Bipolar Transistor ）
のＩｎＧａＡｓからなるコレクタ層をフォトダイオード
（ＰＤ）の光吸収層として用いるＯＥＩＣについての報
告が出されている（文献１参照）。この報告では、高速
化を優先させる結果、受光感度が犠牲になり、また、コ
レクタ層がＩｎＧａＡｓからなるため、コレクタ耐圧が
低くなっている。 文献１：IEEE Photon. Technol. Lett.,vol.5,pp.1316-
1318.
光側の処理に対して高速化、高感度化の要求が高まって
いる。そこで、受光素子とアンプを一体化する受光用Ｏ
ＥＩＣでは、両者の接続間の寄生容量を低減でき、高速
化および高感度化が期待できるだけでなく、経済化が図
られることから、その開発が活発に進められている。し
かしながら現状では、受光素子とアンプのハイブリット
受光器に比べて、受光用ＯＥＩＣは、特に高感度化とい
う点で劣っていると言わざるを得ない。例えば、最近、
ＩｎＰ／ＩｎＧａＡｓ系ヘテロ接合バイポーラトランジ
スタ（ＨＢＴ：Heterojunction Bipolar Transistor ）
のＩｎＧａＡｓからなるコレクタ層をフォトダイオード
（ＰＤ）の光吸収層として用いるＯＥＩＣについての報
告が出されている（文献１参照）。この報告では、高速
化を優先させる結果、受光感度が犠牲になり、また、コ
レクタ層がＩｎＧａＡｓからなるため、コレクタ耐圧が
低くなっている。 文献１：IEEE Photon. Technol. Lett.,vol.5,pp.1316-
1318.
【０００３】
【発明が解決しようとする課題】上述のように、ＩｎＰ
／ＩｎＧａＡｓ系ＨＢＴのＩｎＧａＡｓからなるコレク
タ層をＰＤの光吸収層として用いると、次のような問題
が生じた。即ち、 １）ＨＢＴのコレクタ層を薄くして高速化しようとする
と、ＰＤの光吸収層が薄くなるので、高速化を優先させ
ると、受光感度が犠牲になる。 ２）ＨＢＴを増幅素子として用いる場合には、ＨＢＴの
ＩｎＧａＡｓからなるコレクタは、エネルギーバンドギ
ャップがＧａＡｓの場合よりも小さくなるので、ＨＢＴ
のコレクタ耐圧が従来のＧａＡｓ系のＨＢＴに比較して
低下し、素子として使用しにくくなる。 本発明の目的は、高速化および高感度化し、かつコレク
タ耐圧が向上するＯＥＩＣを提供することにある。
／ＩｎＧａＡｓ系ＨＢＴのＩｎＧａＡｓからなるコレク
タ層をＰＤの光吸収層として用いると、次のような問題
が生じた。即ち、 １）ＨＢＴのコレクタ層を薄くして高速化しようとする
と、ＰＤの光吸収層が薄くなるので、高速化を優先させ
ると、受光感度が犠牲になる。 ２）ＨＢＴを増幅素子として用いる場合には、ＨＢＴの
ＩｎＧａＡｓからなるコレクタは、エネルギーバンドギ
ャップがＧａＡｓの場合よりも小さくなるので、ＨＢＴ
のコレクタ耐圧が従来のＧａＡｓ系のＨＢＴに比較して
低下し、素子として使用しにくくなる。 本発明の目的は、高速化および高感度化し、かつコレク
タ耐圧が向上するＯＥＩＣを提供することにある。
【０００４】
【課題を解決するための手段】本発明は上記問題点を解
決した光電子集積素子を提供するもので、コレクタ層、
ベース層およびエミッタ層が順次積層されてなるヘテロ
接合バイポーラトランジスタ領域と、光吸収層およびコ
ンタクト層が順次積層されてなるフォトダイオード領域
が半導体基板上にモノシリックに集積される光電子集積
素子において、半導体基板上に、ヘテロ接合バイポーラ
トランジスタ領域においてはコレクタ層となり、フォト
ダイオード領域では反射層となる半導体多重層を介し
て、ヘテロ接合バイポーラトランジスタ領域においては
コレクタ層となり、フォトダイオード領域では光吸収層
となるエピタキシャル層が積層されており、前記半導体
多重層のエネルギーバンドギャップは前記エピタキシャ
ル層のエネルギーバンドギャップよりも大きいことを特
徴とするものである。
決した光電子集積素子を提供するもので、コレクタ層、
ベース層およびエミッタ層が順次積層されてなるヘテロ
接合バイポーラトランジスタ領域と、光吸収層およびコ
ンタクト層が順次積層されてなるフォトダイオード領域
が半導体基板上にモノシリックに集積される光電子集積
素子において、半導体基板上に、ヘテロ接合バイポーラ
トランジスタ領域においてはコレクタ層となり、フォト
ダイオード領域では反射層となる半導体多重層を介し
て、ヘテロ接合バイポーラトランジスタ領域においては
コレクタ層となり、フォトダイオード領域では光吸収層
となるエピタキシャル層が積層されており、前記半導体
多重層のエネルギーバンドギャップは前記エピタキシャ
ル層のエネルギーバンドギャップよりも大きいことを特
徴とするものである。
【０００５】
【作用】上述のように、半導体基板上に半導体多重層を
介して、ＨＢＴ領域においてはコレクタ層となり、ＰＤ
領域では光吸収層となるエピタキシャル層を積層する
と、ＨＢＴの高速化を損なわない程度に光吸収層を薄く
しても、エピタキシャル層の上面から入射し、光吸収層
で吸収されずに透過した光を半導体多重層で反射させ、
再び光吸収層へ戻すことができるので、高感度のＰＤを
得ることができる。また、この半導体多重層のエネルギ
ーバンドギャップをコレクタ層となるエピタキシャル層
のエネルギーバンドギャップよりも大きくすることで、
コレクタ耐圧を向上させることができる。
介して、ＨＢＴ領域においてはコレクタ層となり、ＰＤ
領域では光吸収層となるエピタキシャル層を積層する
と、ＨＢＴの高速化を損なわない程度に光吸収層を薄く
しても、エピタキシャル層の上面から入射し、光吸収層
で吸収されずに透過した光を半導体多重層で反射させ、
再び光吸収層へ戻すことができるので、高感度のＰＤを
得ることができる。また、この半導体多重層のエネルギ
ーバンドギャップをコレクタ層となるエピタキシャル層
のエネルギーバンドギャップよりも大きくすることで、
コレクタ耐圧を向上させることができる。
【０００６】
【実施例】以下、図面に示した実施例に基づいて本発明
を詳細に説明する。図１は本発明にかかる光電子集積素
子の一実施例の製作に用いたエピタキシャルウェハの断
面図であり、図２は前記エピタキシャルウェハを用いて
製作した光電子集積素子の断面図である。この光電子集
積素子は、以下のプロセスで製作した。即ち、 １）半絶縁性ＩｎＰ基板１上に、厚さ３００ｎｍのｎ−
ＩｎＧａＡｓ層２（ＨＢＴ領域ではサブコレクタ層２ａ
となり、ＰＤ領域ではコンタクト層２ｂとなる）、半導
体多重層３（ＨＢＴ領域ではコレクタ層３ａとなり、Ｐ
Ｄ領域では反射層３ｂとなる）、厚さ３００ｎｍのＩｎ
ＧａＡｓ層４（ＨＢＴ領域ではコレクタ層４ａとなり、
ＰＤ領域では光吸収層４ｂとなる）、厚さ６ｎｍのｐ−
ＩｎＧａＡｓ層５（ＨＢＴ領域ではベース層５ａとな
り、ＰＤ領域ではコンタクト層５ｂとなる）、厚さ１０
０ｎｍのｎ−ＩｎＰ層６（ＨＢＴ領域でエミッタ層６ａ
となる）、厚さ１００ｎｍのｎ−ＩｎＧａＡｓ層７（Ｈ
ＢＴ領域でキャップ層７ａとなる）を順次、エピタキシ
ャル成長させて積層する。なお、半導体多重層３は、厚
さがともに約λ／４光学波長（λ＝１．５μｍ）の１１
０ｎｍであるＩｎＧａＡｓＰ（λg ＝１．３μｍ）とＩ
ｎＰ（λg ＝０．９μｍ）を交互に２５ペア積層させた
高反射層である。 ２）次いで、ｎ−ＩｎＰ層６とｎ−ＩｎＧａＡｓ層７を
部分的に除去してＰＤ領域とし、上面入射のＰＤを形成
した。 ３）また、ＰＤ領域以外の一部分にＨＢＴを形成し、Ｐ
ＤとアンプとなるＨＢＴを一体化したＯＥＩＣとした。
なお、８は電極である。
を詳細に説明する。図１は本発明にかかる光電子集積素
子の一実施例の製作に用いたエピタキシャルウェハの断
面図であり、図２は前記エピタキシャルウェハを用いて
製作した光電子集積素子の断面図である。この光電子集
積素子は、以下のプロセスで製作した。即ち、 １）半絶縁性ＩｎＰ基板１上に、厚さ３００ｎｍのｎ−
ＩｎＧａＡｓ層２（ＨＢＴ領域ではサブコレクタ層２ａ
となり、ＰＤ領域ではコンタクト層２ｂとなる）、半導
体多重層３（ＨＢＴ領域ではコレクタ層３ａとなり、Ｐ
Ｄ領域では反射層３ｂとなる）、厚さ３００ｎｍのＩｎ
ＧａＡｓ層４（ＨＢＴ領域ではコレクタ層４ａとなり、
ＰＤ領域では光吸収層４ｂとなる）、厚さ６ｎｍのｐ−
ＩｎＧａＡｓ層５（ＨＢＴ領域ではベース層５ａとな
り、ＰＤ領域ではコンタクト層５ｂとなる）、厚さ１０
０ｎｍのｎ−ＩｎＰ層６（ＨＢＴ領域でエミッタ層６ａ
となる）、厚さ１００ｎｍのｎ−ＩｎＧａＡｓ層７（Ｈ
ＢＴ領域でキャップ層７ａとなる）を順次、エピタキシ
ャル成長させて積層する。なお、半導体多重層３は、厚
さがともに約λ／４光学波長（λ＝１．５μｍ）の１１
０ｎｍであるＩｎＧａＡｓＰ（λg ＝１．３μｍ）とＩ
ｎＰ（λg ＝０．９μｍ）を交互に２５ペア積層させた
高反射層である。 ２）次いで、ｎ−ＩｎＰ層６とｎ−ＩｎＧａＡｓ層７を
部分的に除去してＰＤ領域とし、上面入射のＰＤを形成
した。 ３）また、ＰＤ領域以外の一部分にＨＢＴを形成し、Ｐ
ＤとアンプとなるＨＢＴを一体化したＯＥＩＣとした。
なお、８は電極である。
【０００７】本実施例のＯＥＩＣについて、５Ｇｂ／ｓ
における最小受信感度と符号誤り率との関係について測
定した結果を図３に示す。なお、信号光は１．５５μｍ
である。図３からわかるように、符号誤り率１０-9とな
る最小受信感度は−２３ｄＢｍであった。なお、比較例
１として、上記実施例の半導体多重層を同じ膜厚のＩｎ
Ｐ層に置換したエピタキシャルウェハを作製して、ＯＥ
ＩＣを形成したところ、符号誤り率１０-9となる最小受
信感度は−２１ｄＢｍに低下した。コレクタ耐圧は、実
施例および比較例１のいずれでも５Ｖ以上であった。ま
た、比較例２として、半導体多重層３を除いたエピタキ
シャルウェハを作製して、ＯＥＩＣを形成したところ、
コレクタ耐圧が２Ｖ程度しかなく、ＯＥＩＣとしての動
作は不可能であった。
における最小受信感度と符号誤り率との関係について測
定した結果を図３に示す。なお、信号光は１．５５μｍ
である。図３からわかるように、符号誤り率１０-9とな
る最小受信感度は−２３ｄＢｍであった。なお、比較例
１として、上記実施例の半導体多重層を同じ膜厚のＩｎ
Ｐ層に置換したエピタキシャルウェハを作製して、ＯＥ
ＩＣを形成したところ、符号誤り率１０-9となる最小受
信感度は−２１ｄＢｍに低下した。コレクタ耐圧は、実
施例および比較例１のいずれでも５Ｖ以上であった。ま
た、比較例２として、半導体多重層３を除いたエピタキ
シャルウェハを作製して、ＯＥＩＣを形成したところ、
コレクタ耐圧が２Ｖ程度しかなく、ＯＥＩＣとしての動
作は不可能であった。
【０００８】なお、本発明は上記実施例に限定されな
い。即ち、半導体多重層の材質は、ＨＢＴのコレクタ層
の材質のエネルギーバンドギャップより大きい材質であ
ればよく、ＨＢＴのコレクタ層の材質をＩｎＧａＡｓと
すれば、半導体多重層としてはこれよりもエネルギーバ
ンドギャップが大きいＩｎＰ、ＩｎＡｌＡｓなどを使用
しうる。また、半導体多重層を構成する各層の厚さは、
反射光の波長に応じて最適な厚さであればよく、また、
多重のペア数も上記実施例に限定されるものではない。
い。即ち、半導体多重層の材質は、ＨＢＴのコレクタ層
の材質のエネルギーバンドギャップより大きい材質であ
ればよく、ＨＢＴのコレクタ層の材質をＩｎＧａＡｓと
すれば、半導体多重層としてはこれよりもエネルギーバ
ンドギャップが大きいＩｎＰ、ＩｎＡｌＡｓなどを使用
しうる。また、半導体多重層を構成する各層の厚さは、
反射光の波長に応じて最適な厚さであればよく、また、
多重のペア数も上記実施例に限定されるものではない。
【０００９】
【発明の効果】以上説明したように本発明によれば、コ
レクタ層、ベース層およびエミッタ層が順次積層されて
なるヘテロ接合バイポーラトランジスタ領域と、光吸収
層およびコンタクト層が順次積層されてなるフォトダイ
オード領域が半導体基板上にモノシリックに集積される
光電子集積素子において、半導体基板上に、ヘテロ接合
バイポーラトランジスタ領域においてはコレクタ層とな
り、フォトダイオード領域では反射層となる半導体多重
層を介して、ヘテロ接合バイポーラトランジスタ領域に
おいてはコレクタ層となり、フォトダイオード領域では
光吸収層となるエピタキシャル層が積層されており、前
記半導体多重層のエネルギーバンドギャップは前記エピ
タキシャル層のエネルギーバンドギャップよりも大きい
ため、高速化および高感度化し、かつコレクタ耐圧が向
上するＯＥＩＣが得られるという優れた効果がある。
レクタ層、ベース層およびエミッタ層が順次積層されて
なるヘテロ接合バイポーラトランジスタ領域と、光吸収
層およびコンタクト層が順次積層されてなるフォトダイ
オード領域が半導体基板上にモノシリックに集積される
光電子集積素子において、半導体基板上に、ヘテロ接合
バイポーラトランジスタ領域においてはコレクタ層とな
り、フォトダイオード領域では反射層となる半導体多重
層を介して、ヘテロ接合バイポーラトランジスタ領域に
おいてはコレクタ層となり、フォトダイオード領域では
光吸収層となるエピタキシャル層が積層されており、前
記半導体多重層のエネルギーバンドギャップは前記エピ
タキシャル層のエネルギーバンドギャップよりも大きい
ため、高速化および高感度化し、かつコレクタ耐圧が向
上するＯＥＩＣが得られるという優れた効果がある。
【図１】本発明に係る光電子集積素子の一実施例の製作
に用いたエピタキシャルウェハの断面図である。
に用いたエピタキシャルウェハの断面図である。
【図２】上記エピタキシャルウェハを用いて製作した光
電子集積素子の断面図である。
電子集積素子の断面図である。
【図３】上記光電子集積素子の最小受信感度と符号誤り
率との関係を示す図である。
率との関係を示す図である。
１ ＩｎＰ基板 ２ ｎ−ＩｎＧａＡｓ層 ２ａ サブコレクタ層 ２ｂ コンタクト層 ３ 半導体多重層 ３ａ コレクタ層 ３ｂ 反射層 ４ ＩｎＧａＡｓ層 ４ａ コレクタ層 ４ｂ 光吸収層 ５ ｐ−ＩｎＧａＡｓ層 ５ａ ベース層 ５ｂ コンタクト層 ６ ｎ−ＩｎＰ層 ６ａ エミッタ層 ７ ｎ−ＩｎＧａＡｓ層 ７ａ キャップ層 ８ 電極
Claims (1)
- 【請求項１】 コレクタ層、ベース層およびエミッタ層
が順次積層されてなるヘテロ接合バイポーラトランジス
タ領域と、光吸収層およびコンタクト層が順次積層され
てなるフォトダイオード領域が半導体基板上にモノシリ
ックに集積される光電子集積素子において、半導体基板
上に、ヘテロ接合バイポーラトランジスタ領域において
はコレクタ層となり、フォトダイオード領域では反射層
となる半導体多重層を介して、ヘテロ接合バイポーラト
ランジスタ領域においてはコレクタ層となり、フォトダ
イオード領域では光吸収層となるエピタキシャル層が積
層されており、前記半導体多重層のエネルギーバンドギ
ャップは前記エピタキシャル層のエネルギーバンドギャ
ップよりも大きいことを特徴とする光電子集積素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7064198A JPH08264741A (ja) | 1995-03-23 | 1995-03-23 | 光電子集積素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7064198A JPH08264741A (ja) | 1995-03-23 | 1995-03-23 | 光電子集積素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08264741A true JPH08264741A (ja) | 1996-10-11 |
Family
ID=13251140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7064198A Pending JPH08264741A (ja) | 1995-03-23 | 1995-03-23 | 光電子集積素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08264741A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19860701B4 (de) * | 1998-12-30 | 2005-07-07 | Kasper, Erich, Prof. Dr.rer.nat. | Integrierte Schaltungsanordnung und Verfahren zur Herstellung einer solchen |
| JP2005243917A (ja) * | 2004-02-26 | 2005-09-08 | Seiko Epson Corp | 光電子集積素子およびその製造方法 |
| JP2005277310A (ja) * | 2004-03-26 | 2005-10-06 | Seiko Epson Corp | 光電子集積素子、光モジュールおよび光電子集積素子の製造方法 |
-
1995
- 1995-03-23 JP JP7064198A patent/JPH08264741A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19860701B4 (de) * | 1998-12-30 | 2005-07-07 | Kasper, Erich, Prof. Dr.rer.nat. | Integrierte Schaltungsanordnung und Verfahren zur Herstellung einer solchen |
| JP2005243917A (ja) * | 2004-02-26 | 2005-09-08 | Seiko Epson Corp | 光電子集積素子およびその製造方法 |
| JP4492154B2 (ja) * | 2004-02-26 | 2010-06-30 | セイコーエプソン株式会社 | 光電子集積素子およびその製造方法 |
| JP2005277310A (ja) * | 2004-03-26 | 2005-10-06 | Seiko Epson Corp | 光電子集積素子、光モジュールおよび光電子集積素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3994655B2 (ja) | 半導体受光素子 | |
| US6727530B1 (en) | Integrated photodetector and heterojunction bipolar transistors | |
| US6229189B1 (en) | Multi-function optoelectronic device structure | |
| JP2002203983A (ja) | 受光素子 | |
| US8105866B2 (en) | Method of making PIN-type photo detecting element with a controlled thickness of window semiconductor layer | |
| KR100469642B1 (ko) | 특정 파장의 빛을 선택적으로 검출하는 광수신기 및 그제조 방법 | |
| US4620210A (en) | Phototransistor of the type having an emitter-base heterojunction | |
| JPH08264741A (ja) | 光電子集積素子 | |
| JP3589390B2 (ja) | 光電気集積回路およびヘテロ接合ホトトランジスタ | |
| US6791152B2 (en) | Photodetector device and method for manufacturing the same | |
| JP4109159B2 (ja) | 半導体受光素子 | |
| JPH0582829A (ja) | 半導体受光素子 | |
| JPH0567769A (ja) | ３次元光電子集積回路装置 | |
| JP2841876B2 (ja) | 半導体受光素子 | |
| JPH0272679A (ja) | 光導波路付き半導体受光素子 | |
| KR100440253B1 (ko) | 광수신기 및 그 제조 방법 | |
| KR100444820B1 (ko) | 광검출기와 이종접합 바이폴라 트랜지스터가 집적된 장파장 반도체 광수신 칩 | |
| JPH0555619A (ja) | 半導体受光装置 | |
| JPH08186240A (ja) | 化合物半導体集積回路装置 | |
| JP2685703B2 (ja) | 半導体光検出器およびその製造方法 | |
| JP2711052B2 (ja) | 半導体導波路型光検出器 | |
| JPH09205188A (ja) | 光電子集積回路の製造方法 | |
| KR940007592B1 (ko) | 대량생산이 가능한 평면형 pin 포토다이오드의 제조방법 | |
| JP2766761B2 (ja) | 半導体光検出器およびその製造方法 | |
| KR20050065893A (ko) | 광검출기, 광전 집적 수신 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20040518 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040615 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |