JP3589390B2 - 光電気集積回路およびヘテロ接合ホトトランジスタ - Google Patents
光電気集積回路およびヘテロ接合ホトトランジスタ Download PDFInfo
- Publication number
- JP3589390B2 JP3589390B2 JP01946099A JP1946099A JP3589390B2 JP 3589390 B2 JP3589390 B2 JP 3589390B2 JP 01946099 A JP01946099 A JP 01946099A JP 1946099 A JP1946099 A JP 1946099A JP 3589390 B2 JP3589390 B2 JP 3589390B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- electrode
- signal light
- heterojunction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光通信における光信号受信に用いられる光電気集積回路およびヘテロ接合ホトトランジスタに関する。
【０００２】
【従来の技術】
高速大容量の光通信システムを安価に実現させるためのデバイスとして、一チップで超高速光信号を電気信号に変換して当該電気信号を増幅させる機能を有する光電気集積回路（以下「ＯＥＩＣ」という。）や、一素子で上記機能を有するヘテロ接合ホトトランジスタ（以下「ＨＰＴ」という。）が開発されている。ＨＰＴは、増幅機能を持つため、光電気集積回路としての一部の機能を持つとみなすことができ、さらに、電子デバイスと集積化してＯＥＩＣを形成する際の受光デバイスの一つとしてみなすことができる。受信ＯＥＩＣとしては、超高速光信号を電気信号に変換して当該電気信号にデジタル処理を行うＯＥＩＣもその機能が確認されている。
【０００３】
受信ＯＥＩＣは、同一の基板上に受光デバイスと電子デバイスとを集積して構成される。受光デバイスとしては、フォトダイオード（以下「ＰＤ」という。）やヘテロ接合バイポーラトランジスタ（以下「ＨＢＴ」という。）や金属−半導体−金属の構造を有する素子などが採用され、また、電子デバイスとしては、ＨＢＴやヘテロ接合電界効果トランジスタなどが採用されている。なかでも、ＰＤとＨＢＴとを集積化したＯＥＩＣ（以下「ＰＤ−ＨＢＴ ＯＥＩＣ」という。）およびＨＰＴとＨＢＴとを集積化したＯＥＩＣ（以下「ＨＰＴ−ＨＢＴ ＯＥＩＣ」という。）は、受光デバイスと電子デバイスとを構成する半導体層構造や製作工程を共通化することができるので、ＯＥＩＣを製作するための結晶成長やプロセスを大幅に簡略化することができる（例えば特開平６−３２６１２０号公報等参照）。
【０００４】
このような従来のＯＥＩＣやＨＰＴを図３，４を用いて次に説明する。
【０００５】
［ＰＤ−ＨＢＴ ＯＥＩＣ］
図３に示すように、半絶縁性のＩｎＰの基板３０１上には、ｎ型不純物を高濃度でドープしたＩｎＧａＡｓのサブコレクタ層である第一コレクタ層３０２および第一半導体層３０２ａが積層されている。第一コレクタ層３０２上には、アンドープまたはｎ型不純物を低濃度でドープしたＩｎＰの第二コレクタ層３０３が積層されると共に、コレクタ電極３０９が設けられている。第一半導体層３０２ａ上には、アンドープまたはｎ型不純物を低濃度でドープしたＩｎＰの第二半導体層３０３ａが積層されると共に、ｎ側電極３０９ａが設けられている。
【０００６】
前記第二コレクタ層３０３上には、アンドープのＩｎＧａＡｓＰとｎ型不純物をドープしたＩｎＧａＡｓＰとの二層からなる第三コレクタ層３０４が積層されている。第二半導体層３０３ａ上には、アンドープのＩｎＧａＡｓＰとｎ型不純物をドープしたＩｎＧａＡｓＰとの二層からなる第三半導体層３０４ａが積層されている。第三コレクタ層３０４上には、アンドープのＩｎＧａＡｓの第四コレクタ層３０５が積層されている。第三半導体層３０４ａ上には、アンドープのＩｎＧａＡｓの第四半導体層３０５ａが積層されている。
【０００７】
ここで、第三コレクタ層３０４は、第二コレクタ層３０３と第四コレクタ層３０５との伝導帯不連続によるキャリアブロッキング効果を低減するため、第二コレクタ層３０３と第四コレクタ層３０５との間に介在し、第三半導体層３０４ａは、第二半導体層３０３ａと第四半導体層３０５ａとの伝導帯不連続によるキャリアブロッキング効果を低減するため、第二半導体層３０３ａと第四半導体層３０５ａとの間に介在している。なお、本例では、第二〜四コレクタ層３０３〜３０５などによりコレクタ層を構成している。
【０００８】
前記第四コレクタ層３０５上には、ｐ型不純物を高濃度でドープしたＩｎＧａＡｓのベース層３０６が積層されている。第四半導体層３０５ａ上には、ｐ型不純物を高濃度でドープしたＩｎＧａＡｓの第五半導体層３０６ａが積層されている。ベース層３０６上には、ｎ型不純物をドープしたＩｎＰのエミッタ層３０７が積層されると共に、ベース電極３１０が設けられている。第五半導体層３０６ａ上には、ｐ側電極３１０ａが設けられている。エミッタ層３０７上には、ｎ型不純物を高濃度にドープしたＩｎＧａＡｓのエミッタキャップ層３０８が積層されている。エミッタキャップ層３０８上には、エミッタ電極３１１が積層されている。また、ＰＤ側のｐ側電極３１０ａには、信号光１の入射窓３１２が形成されている。
【０００９】
つまり、ＨＢＴの第一〜四コレクタ層３０２〜３０５および前記電極３０９，３１０とＰＤの第一〜四半導体層３０２ａ〜３０５ａおよび前記電極３０９ａ，３１０ａとは、層構造および製作工程を共通としている、言い換えれば、ＰＤは、ＨＢＴの第一〜四コレクタ層３０２〜３０５と共通する第一〜四半導体層３０２ａ〜３０５ａを有すると共に、ＨＢＴの前記電極３０９，３１０と同時に形成された前記電極３０９ａ，３１０ａを有しているのである。
【００１０】
このようなＰＤ−ＨＢＴ ＯＥＩＣでは、信号光１が入射窓３１２から入射すると、当該入射光１が積層方向に進行して、第五半導体層３０６ａおよび第四半導体層３０５ａが当該信号光１を吸収し、ＰＤ側が受光デバイスとして作用して、ＨＢＴ側が電子デバイスとして作用するようになっている。
【００１１】
［ＨＰＴ］
図４に示すように、半絶縁性のＩｎＰの基板４０１上には、ｎ型不純物を高濃度でドープしたＩｎＧａＡｓのサブコレクタ層である第一コレクタ層４０２が積層されている。第一コレクタ層４０２上には、アンドープまたはｎ型不純物を低濃度でドープしたＩｎＰの第二コレクタ層４０３が積層されると共に、コレクタ電極４０９が設けられている。第二コレクタ層４０３上には、アンドープのＩｎＧａＡｓＰとｎ型不純物をドープしたＩｎＧａＡｓＰとの二層からなる第三コレクタ層４０４が積層されている。第三コレクタ層４０４上には、アンドープのＩｎＧａＡｓの第四コレクタ層４０５が積層されている。
【００１２】
ここで、第三コレクタ層４０４は、第二コレクタ層４０３と第四コレクタ層４０５との伝導帯不連続によるキャリアブロッキング効果を低減するため、第二コレクタ層４０３と第四コレクタ層４０５との間に介在している。なお、本例では、第二〜四コレクタ層４０３〜４０５などによりコレクタ層を構成している。
【００１３】
前記第四コレクタ層４０５上には、ｐ型不純物を高濃度でドープしたＩｎＧａＡｓのベース層４０６が積層されている。ベース層４０６上には、ｎ型不純物をドープしたＩｎＰのエミッタ層４０７が積層されると共に、ベース電極４１０が設けられている。エミッタ層４０７上には、ｎ型不純物を高濃度にドープしたＩｎＧａＡｓのエミッタキャップ層４０８が積層されている。エミッタキャップ層４０８上には、エミッタ電極４１１が設けられている。エミッタ電極４１１には、信号光１の入射窓４１２が形成されている。
【００１４】
このようなＨＰＴでは、信号光１が入射窓４１２から入射すると、当該入射光１が積層方向に通過して、ベース層４０６および第四コレクタ層４０５が当該信号光１を吸収し、受光デバイスとして作用する。
【００１５】
［ＨＰＴ−ＨＢＴ ＯＥＩＣ］
ＨＰＴ−ＨＢＴ ＯＥＩＣは、図３に示したＰＤ−ＨＢＴ ＯＥＩＣのＰＤ部分を、図４に示したＨＰＴに変更した構造をなし、前述した場合と同様に作用する。
【００１６】
【発明が解決しようとする課題】
前述したような従来のＨＰＴ、ＰＤ−ＨＢＴ ＯＥＩＣ、ＨＰＴ−ＨＢＴ ＯＥＩＣでは、受光デバイスとしての最適な層構造と電子デバイスとしての最適な層構造とが異なるため、受光感度と動作速度との間にトレードオフが存在してしまい、高性能化が妨げられてしまっていた。特に、ＰＤの出力信号をデジタルＩＣに直接入力させてデジタル信号の処理を行うデジタル直結型のＯＥＩＣでは、ＰＤからの電気信号出力としてデジタルＩＣを駆動するのに十分な出力が必要であるものの、受光デバイスの感度が従来のものだと低過ぎてしまい、ＯＥＩＣとして実用レベルの感度および動作速度を得ることが極めて困難であった。
【００１７】
より具体的に説明すると、第一の問題点は、信号光１が吸収層（ＰＤ−ＨＢＴＯＥＩＣでは第四，五半導体層３０５ａ，３０６ａ、ＨＰＴではベース層４０６や第四コレクタ層４０５）を通過する距離が短いためにその感度が低いということである。ここで、上記吸収層を厚くすることにより感度を増大させることが考えられる。ところが、ＨＢＴ等の電子デバイス側の動作速度を高速にするためには、高い電流密度で動作させることが必要であるものの、このような動作条件下では空間電荷の影響が現れやすくなり、しかもその影響がコレクタ空乏層を厚くするほど顕著になるため、ＰＤ等の受光デバイス側を高感度とするように前記吸収層を厚くしてしまうと、ＨＢＴ等の電子デバイス側の動作速度が大幅に低下してしまう。
【００１８】
第二の問題点は、前記電極３１０ａ，４１１に入射光１の入射窓３１２，４１２を形成しているため、前記電極３１０ａ，４１１側の寄生抵抗が大きいということである。ＨＢＴ等の電子デバイス側の動作速度を高速にするためには、第五半導体層３０６やベース層４０６を薄くした方が望ましく、ｐ型不純物を高濃度でドープして得られる現実的なシート抵抗が単位面積当たり数百Ω程度であるため、前記電極３１０ａ，４１１に入射窓３１２，４１２を形成することによる抵抗の増大は極めて大きい。
【００１９】
第三の問題点は、第五半導体層３０６やベース層４０６にｐ型不純物が積層方向に均一に高濃度でドープされているため、当該第五半導体層３０６やベース層４０６で光励起された電子が第一半導体層３０２ａ側または第一コレクタ層４０２側に引き抜かれるのが遅くなってしまい、電気信号の時間応答波形に裾引きが現れてしまうということである。
【００２０】
以上のような問題点を鑑み、本発明は、受光感度と動作速度との間のトレードオフを解消することができる光電気集積回路およびヘテロ接合ホトトランジスタを提供することを目的とする。
【００２１】
【課題を解決するための手段】
前述した課題を解決するための、第一番目の発明による光電気集積回路は、基板上にサブコレクタ層、コレクタ層、ベース層およびエミッタ層を積層されて、コレクタ電極、ベース電極およびエミッタ電極を有するヘテロ接合バイポーラトランジスタと、当該基板上に前記ヘテロ接合バイポーラトランジスタの前記サブコレクタ層、前記コレクタ層および前記ベース層と共通する各半導体層を有して、前記ヘテロ接合バイポーラトランジスタの前記コレクタ電極および前記ベース電極と同時に形成された各電極を有するフォトダイオードとを備え、当該フォトダイオードに入射した信号光を電気信号に変換処理して出力する光電気集積回路において、前記ヘテロ接合バイポーラトランジスタの前記ベース層と共通する前記フォトダイオードの前記半導体層の不純物濃度またはバンドギャップエネルギが、前記ヘテロ接合バイポーラトランジスタの前記コレクタ層と共通する前記フォトダイオードの前記半導体層側ほど段階的または連続的に減少していると共に、信号光を入射させる入射窓を前記基板の前記フォトダイオード側の側端面に当該基板の厚さ方向内側ほど窪んだ傾斜状となるように設けることにより、当該入射窓から入射する信号光を屈折させて、前記フォトダイオードの前記半導体層内に積層方向に対して斜めに通過させるようにしたことを特徴とする。
【００２２】
第二番目の発明による光電気集積回路は、第一番目の発明の光電気集積回路において、前記ヘテロ接合バイポーラトランジスタの前記ベース電極と同時に形成された前記フォトダイオードの前記電極がノンアロイオーミックであることを特徴とする。
【００２４】
第三番目の発明による光電気集積回路は、第一番目又は第二番目の発明の光電気集積回路において、前記ヘテロ接合バイポーラトランジスタの前記サブコレクタ層と共通する前記フォトダイオードの前記半導体層のバンドギャップエネルギが信号光の波長に対応するエネルギよりも大きいことを特徴とする。
【００２５】
第四番目の発明による光電気集積回路は、基板上にサブコレクタ層、コレクタ層、ベース層およびエミッタ層を積層されて、コレクタ電極、ベース電極およびエミッタ電極を有するヘテロ接合バイポーラトランジスタと、当該基板上に前記ヘテロ接合バイポーラトランジスタの前記サブコレクタ層、前記コレクタ層、前記ベース層および前記エミッタ層と共通するサブコレクタ層、コレクタ層、ベース層およびエミッタ層を有して、前記ヘテロ接合バイポーラトランジスタの前記コレクタ電極、前記ベース電極および前記エミッタ電極と同時に形成されたコレクタ電極、ベース電極およびエミッタ電極を有するヘテロ接合ホトトランジスタとを備え、当該ヘテロ接合ホトトランジスタに入射した信号光を電気信号に変換処理して出力する光電気集積回路において、前記ヘテロ接合ホトトランジスタの前記ベース層の不純物濃度またはバンドギャップエネルギが当該ヘテロ接合ホトトランジスタの前記コレクタ層側ほど段階的または連続的に減少していると共に、信号光を入射させる入射窓を前記基板の前記ヘテロ接合ホトトランジスタ側の側端面に当該基板の厚さ方向内側ほど窪んだ傾斜状となるように設けることにより、当該入射窓から入射する信号光を屈折させて、前記ヘテロ接合ホトトランジスタの前記層内に積層方向に対して斜めに通過させるようにしたことを特徴とする。
【００２６】
第五番目の発明による光電気集積回路は、第四番目の発明の光電気集積回路において、前記ヘテロ接合ホトトランジスタの前記エミッタ電極がノンアロイオーミックであることを特徴とする。
【００２８】
第六番目の発明による光電気集積回路は、第四番目又は第五番目の発明の光電気集積回路において、前記ヘテロ接合ホトトランジスタの前記サブコレクタ層のバンドギャップエネルギが信号光の波長に対応するエネルギよりも大きいことを特徴とする。
【００２９】
また、前述した課題を解決するための、第七番目の発明によるヘテロ接合ホトトランジスタは、基板上にサブコレクタ層、コレクタ層、ベース層およびエミッタ層を積層されて、コレクタ電極、ベース電極およびエミッタ電極を有するヘテロ接合バイポーラトランジスタからなり、当該ヘテロ接合バイポーラトランジスタに入射した信号光を電気信号として取り出すヘテロ接合ホトトランジスタにおいて、前記ベース層の不純物濃度またはバンドギャップエネルギが前記コレクタ層側ほど段階的または連続的に減少していると共に、信号光を入射させる入射窓を前記基板の側端面に当該基板の厚さ方向内側ほど窪んだ傾斜状となるように設けることにより、当該入射窓から入射する信号光を屈折させて、前記ヘテロ接合バイポーラトランジスタの前記層内に積層方向に対して斜めに通過させるようにしたことを特徴とする。
【００３０】
第八番目の発明によるヘテロ接合ホトトランジスタは、第七番目の発明のヘテロ接合ホトトランジスタにおいて、前記エミッタ電極がノンアロイオーミックであることを特徴とする。
【００３２】
第九番目の発明によるヘテロ接合ホトトランジスタは、第七番目又は第八番目の発明のヘテロ接合ホトトランジスタにおいて、前記サブコレクタ層のバンドギャップエネルギが信号光の波長に対応するエネルギよりも大きいことを特徴とする。
【００３３】
【発明の実施の形態】
本発明による光電気集積回路（以下「ＯＥＩＣ」という。）およびヘテロ接合ホトトランジスタ（以下「ＨＰＴ」という。）の実施の形態を以下に説明するが、本発明は、以下の実施の形態に限定されるものではない。
【００３４】
［ＰＤ−ＨＢＴ ＯＥＩＣ］
本発明によるＯＥＩＣをＰＤ−ＨＢＴ ＯＥＩＣに応用した場合の実施の形態を図１を用いて説明する。なお、図１は、その概略構成図である。
【００３５】
図１に示すように、半絶縁性のＩｎＰの基板１０１上には、ｎ型不純物を高濃度でドープしたＩｎＰのサブコレクタ層である第一コレクタ層１０２および第一半導体層１０２ａが積層されている。第一コレクタ層１０２上には、アンドープまたはｎ型不純物を低濃度でドープしたＩｎＰの第二コレクタ層１０３が積層されると共に、コレクタ電極１０９が積層されている。第一半導体層１０２ａ上には、アンドープまたはｎ型不純物を低濃度でドープしたＩｎＰの第二半導体層１０３ａが積層されると共に、ｎ側電極１０９ａが設けられている。
【００３６】
前記第二コレクタ層１０３上には、アンドープのＩｎＧａＡｓＰとｎ型不純物をドープしたＩｎＧａＡｓＰとの二層からなる第三コレクタ層１０４が積層されている。第二半導体層１０３ａ上には、アンドープのＩｎＧａＡｓＰとｎ型不純物をドープしたＩｎＧａＡｓＰとの二層からなる第三半導体層１０４ａが積層されている。第三コレクタ層１０４上には、アンドープのＩｎＧａＡｓの第四コレクタ層１０５が積層されている。第三半導体層１０４ａ上には、アンドープのＩｎＧａＡｓの第四半導体層１０５ａが積層されている。
【００３７】
ここで、第三コレクタ層１０４は、第二コレクタ層１０３と第四コレクタ層１０５との伝導帯不連続によるキャリアブロッキング効果を低減するため、第二コレクタ層１０３と第四コレクタ層１０５との間に介在し、第三半導体層１０４ａは、第二半導体層１０３ａと第四半導体層１０５ａとの伝導帯不連続によるキャリアブロッキング効果を低減するため、第二半導体層１０３ａと第四半導体層１０５ａとの間に介在している。なお、本例では、第二〜四コレクタ層１０３〜１０５などによりコレクタ層を構成している。
【００３８】
前記第四コレクタ層１０５上には、基板１０１側ほどｐ型不純物を高濃度とするようにドープしたＩｎＧａＡｓのベース層１０６が積層されている。第四半導体層１０５ａ上には、基板１０１側ほどｐ型不純物を高濃度とするようにドープしたＩｎＧａＡｓの第五半導体層１０６ａが積層されている。ベース層１０６上には、ｎ型不純物をドープしたＩｎＰのエミッタ層１０７が積層されると共に、ベース電極１１０が設けられている。第五半導体層１０６ａ上には、ｐ側電極１１０ａが積層されている。エミッタ層１０７上には、ｎ型不純物を高濃度にドープしたＩｎＧａＡｓのエミッタキャップ層１０８が積層されている。エミッタキャップ層１０８上には、エミッタ電極１１１が設けられている。
【００３９】
前記電極１０９〜１１３は、その材質がすべてＰｔ／Ｔｉ／Ｐｔ／Ａｕであり、ノンアロイでオーミックコンタクトを得ることができるようになっている。
【００４０】
つまり、ＨＢＴの第一〜四コレクタ層１０２〜１０５および前記電極１０９，１１０とＰＤの第一〜四半導体層１０２ａ〜１０５ａおよび前記電極１０９ａ，１１０ａとは、層構造および製作工程を共通としている、言い換えれば、ＰＤは、ＨＢＴの第一〜四コレクタ層１０２〜１０５と共通する第一〜四半導体層１０２ａ〜１０５ａを有すると共に、ＨＢＴの前記電極１０９，１１０と同時に形成された前記電極１０９ａ，１１０ａを有しているのである。
【００４１】
基板１０１のＰＤ側の側面には、当該基板１０１の内部側ほど窪むように内側に傾斜した入射窓であるいわゆる逆メサ１１２が形成されている。この逆メサ１１２は、例えば、ブロムメタノールなどのような結晶面選択性のあるウエットエッチング液を用いることにより、容易に形成することができる。
【００４２】
このようなＰＤにおいては、第四，五半導体層１０５ａ，１０６ａが１．５５μｍ帯の信号光１に対する吸収層として作用する。ここで、ＨＢＴが高電流密度で動作したとき、急峻な電界が第一半導体層１０２にかかるものの、第二半導体層１０３が第一半導体層１０２側にあるので、高電界がかかっても動作を安定させる、すなわち、耐圧を増大させることができる。
【００４３】
このようなＰＤ−ＨＢＴ ＯＥＩＣでは、１．５５μｍ帯の信号光１が基板１０１の表面に沿う方向で前記逆メサ１１２側から入射されると、当該信号光１が逆メサ１１２の入射端面で屈曲し、基板１０１およびＰＤ側の前記層１０２ａ〜１０４ａを積層方向に対して斜めに通過して第四，五半導体層１０５ａ，１０６ａで吸収される。当該層１０５ａ，１０６ａで吸収されきれずに当該層１０５ａ，１０６ａを通過してしまった信号光１は、ｐ側電極１１０ａにおいて反射して上記層１０５ａ，１０６ａで再度吸収される。
【００４４】
すなわち、信号光１を逆メサ１１２から入射させることにより、信号光１を入射時点で屈折させて積層方向に対して斜めに通過させて通過距離を長くすると共に、ｎ型不純物を高濃度にドープしたＩｎＰの第一半導体層１０２ａを適用することにより、信号光１の波長に対応するエネルギよりもバンドギャップエネルギを大きくして、入射光１の第一半導体層１０２ａでの吸収を抑制し、第四，五半導体層１０５ａ，１０６ａでの入射光１の吸収量を増大させ、さらに、ｐ側電極１１０ａをノンアロイとすることにより、電極界面の平坦性を高め、第四，五半導体層１０５ａ，１０６ａで吸収しきれなかった信号光１をｐ側電極１１０ａで反射して第四，五半導体層１０５ａ，１０６ａに再び斜めに通過させるようにしたのである。
【００４５】
このため、第四，五半導体層１０５ａ，１０６ａを通過する信号光１の距離が増大するので、第四，五半導体層１０５ａ，１０６ａを厚くしなくても、ＰＤの感度の増大を図ることができる。
【００４６】
また、信号光１を逆メサ１１２から入射させることにより、ｐ側電極１１０ａに入射窓を形成する必要がなく、ｐ側電極１１０ａで第五半導体層１０６ａを全面的に覆うことができるので、抵抗を大幅に低減することができる。
【００４７】
また、第五半導体層１０６ａにドープするｐ型不純物を基板１０１側ほど高濃度とすることにより、この領域で光励起された電子を内部電界によって前記コレクタ層側に加速することができるので、電気信号の時間応答波形に裾引きが現れることはない。
【００４８】
したがって、このようなＰＤ−ＨＢＴ ＯＥＩＣによれば、受光感度と動作速度との間のトレードオフを解消することができる。
【００４９】
［ＨＰＴ］
本発明によるＨＰＴの実施の形態を図２を用いて説明する。なお、図２は、その概略構成図である。ただし、前述した実施の形態の場合と同様な部材については、前述した実施の形態の説明で用いた符号と同様な符号を用いることにより、その説明を省略する。
【００５０】
図２に示すように、半絶縁性のＩｎＰの基板２０１上には、ｎ型不純物を高濃度でドープしたＩｎＰのサブコレクタ層である第一コレクタ層２０２が積層されている。第一コレクタ層２０２上には、アンドープまたはｎ型不純物を低濃度でドープしたＩｎＰの第二コレクタ層２０３が積層されると共に、コレクタ電極２０９が設けられている。第二コレクタ層２０３上には、アンドープのＩｎＧａＡｓＰとｎ型不純物をドープしたＩｎＧａＡｓＰとの二層からなる第三コレクタ層２０４が積層されている。第三コレクタ層２０４上には、アンドープのＩｎＧａＡｓの第四コレクタ層２０５が積層されている。
【００５１】
ここで、第三コレクタ層２０４は、第二コレクタ層２０３と第四コレクタ層２０５との伝導帯不連続によるキャリアブロッキング効果を低減するため、第二コレクタ層２０３と第四コレクタ層２０５との間に介在している。なお、本例では、第二〜四コレクタ層２０３〜２０５などによりコレクタ層を構成している。
【００５２】
前記第四コレクタ層２０５上には、基板１０１側ほどｐ型不純物を高濃度とするようにドープしたＩｎＧａＡｓのベース層２０６が積層されている。ベース層２０６上には、ｎ型不純物をドープしたＩｎＰのエミッタ層２０７が積層されると共に、ベース電極２１０が設けられている。エミッタ層２０７上には、ｎ型不純物を高濃度にドープしたＩｎＧａＡｓのエミッタキャップ層２０８が積層されている。エミッタキャップ層２０８上には、エミッタ電極２１１が設けられている。
【００５３】
前記電極２０９〜２１１は、その材質がＰｔ／Ｔｉ／Ｐｔ／Ａｕであり、ノンアロイでオーミックコンタクトを得ることができるようになっている。
【００５４】
基板２０１の側面には、当該基板２０１の内部側ほど窪むように内側に傾斜した入射窓であるいわゆる逆メサ２１２が形成されている。この逆メサ２１２は、例えば、ブロムメタノールなどのような結晶面選択性のあるウエットエッチング液を用いることにより、容易に形成することができる。
【００５５】
このようなＨＰＴでは、１．５５μｍ帯の信号光１が基板２０１の表面に沿う方向で前記逆メサ２１２側から入射されると、当該信号光１が逆メサ２１２の入射端面で屈曲し、基板２０１および前記層２０２〜２０４を積層方向に対して斜めに通過して第四コレクタ層２０５およびベース層２０６で吸収される。当該層２０５，２０６で吸収されきれずに当該層２０５，２０６を通過してしまった信号光１は、エミッタキャップ層２０８で一部吸収されるものの、その大部分がエミッタ電極２１１において反射して第四コレクタ層２０５およびベース層２０６に吸収される。
【００５６】
すなわち、前述した実施の形態のＰＤ−ＨＢＴ ＯＥＩＣの場合と同様に、信号光１を逆メサ２１２から入射させることにより、信号光１を入射時点で屈折させて積層方向に対して斜めに通過させて通過距離を長くすると共に、ｎ型不純物を高濃度にドープしたＩｎＰの第一コレクタ層２０２を適用することにより、信号光１の波長に対応するエネルギよりもバンドギャップエネルギを大きくして、入射光１の第一コレクタ層２０２での吸収を抑制し、第四コレクタ層２０５およびベース層２０６での入射光１の吸収量を増大させ、さらに、エミッタ電極２１１をノンアロイとすることにより、電極界面の平坦性を高め、第四コレクタ層２０５およびベース層２０６で吸収しきれなかった信号光１をエミッタ電極２１１で反射して第四コレクタ層２０５およびベース層２０６に再び斜めに通過させるようにしたのである。
【００５７】
このため、前述した実施の形態のＰＤ−ＨＢＴ ＯＥＩＣの場合と同様に、第四コレクタ層２０５およびベース層２０６を通過する信号光１の距離が増大するので、これら層２０５，２０６を厚くしなくても、受光デバイス側の感度の増大を図ることができる。
【００５８】
また、前述した実施の形態のＰＤ−ＨＢＴ ＯＥＩＣの場合と同様に、信号光１を逆メサ２１２から入射させることにより、エミッタ電極２１１に入射窓を形成する必要がなく、エミッタ電極２１１でエミッタ層２０７およびエミッタキャップ層２０８を全面的に覆うことができるので、エミッタ抵抗を低減することができ、微細化も容易になる。
【００５９】
また、前述した実施の形態のＰＤ−ＨＢＴ ＯＥＩＣの場合と同様に、ベース層２０６にドープするｐ型不純物を基板２０１側ほど高濃度とすることにより、この領域で光励起された電子を内部電界によって前記コレクタ層側に加速することができるので、電気信号の時間応答波形に裾引きが現れることはない。
【００６０】
したがって、このようなＨＰＴによれば、前述したＰＤ−ＨＢＴ ＯＥＩＣの場合と同様に、受光感度と動作速度との間のトレードオフを解消することができる。
【００６１】
［ＨＰＴ−ＨＢＴ ＯＥＩＣ］
本発明によるＯＥＩＣをＨＰＴ−ＨＢＴ ＯＥＩＣに応用すると、図１に示したＰＤ−ＨＢＴ ＯＥＩＣのＰＤ部分を、図２に示したＨＰＴに変更した構造となり、前述した実施の形態の場合と同様な作用効果を発現するようになるので、その説明を省略する。
【００６２】
なお、前述した各実施の形態では、第五半導体層１０６やベース層２０６の不純物濃度に勾配をもたせることにより、光励起された電子を第一〜第四半導体層１０２〜１０５側や第一〜四コレクタ層２０２〜２０５側に早く引き抜いて応答速度を上げるようにしたが、例えば、積層方向に連続的または段階的に組成を変化させたＩｎＧａＡｓＰを第五半導体層やベース層に用いることにより、当該層のバンドギャップエネルギを基板側ほど減少させることも可能である。
【００６３】
また、ＰＤのｐ側電極１１０ａやＨＰＴのエミッタ電極２１０には、ＷＳｉなどのような高融点のノンアロイの材料を適用することも可能である。
【００６４】
また、エミッタキャップ層２０９にＩｎＧａＡｓＰを適用することにより、信号光１の吸収を防止することも可能である。
【００６５】
このように、上記層構造は、本発明の趣旨を逸脱しない範囲で適宜選択変更しても何ら支障を来すことはない。
【００６６】
【発明の効果】
本発明の光電気集積回路およびヘテロ接合ホトトランジスタによれば、吸収層を厚くすることなく吸収感度を増大することができ、しかも、信号光の入射する窓を電極に形成する必要がないので、受光デバイスの寄生抵抗を低減することができ、素子の微細化を容易に行うことができる。したがって、受光デバイスの受光感度と電子デバイスの動作速度との間のトレードオフを克服し、高性能化を図ることができる。その結果、例えば、フォトダイオードの出力信号をデジタルＩＣに直接入力させてデジタル信号の処理を行う光電気集積回路においても、実用的なレベルの感度および動作速度を得ることが可能である。
【図面の簡単な説明】
【図１】本発明による光電気集積回路をＰＤ−ＨＢＴ ＯＥＩＣに応用した場合の実施の形態の概略構成図である。
【図２】本発明によるヘテロ接合ホトトランジスタの実施の形態の概略構成図である。
【図３】従来の光電気集積回路の一例のＰＤ−ＨＢＴ ＯＥＩＣの概略構成図である。
【図４】従来のヘテロ接合ホトトランジスタの概略構成図である。
【符号の説明】
１ 信号光
１０１，２０１ 基板
１０２，２０２ 第一コレクタ層
１０２ａ 第一半導体層
１０３，２０３ 第二コレクタ層
１０３ａ 第二半導体層
１０４，２０４ 第三コレクタ層
１０４ａ 第三半導体層
１０５，２０５ 第四コレクタ層
１０５ａ 第四半導体層
１０６，２０６ ベース層
１０６ａ 第五半導体層
１０７，２０７ エミッタ層
１０８，２０８ エミッタキャップ層
１０９，２０９ コレクタ電極
１０９ａ ｐ側極
１１０，２１０ ベース電極
１１０ａ ｎ側極
１１１，２１１ エミッタ電極
１１２，２１２ 逆メサ
【発明の属する技術分野】
本発明は、光通信における光信号受信に用いられる光電気集積回路およびヘテロ接合ホトトランジスタに関する。
【０００２】
【従来の技術】
高速大容量の光通信システムを安価に実現させるためのデバイスとして、一チップで超高速光信号を電気信号に変換して当該電気信号を増幅させる機能を有する光電気集積回路（以下「ＯＥＩＣ」という。）や、一素子で上記機能を有するヘテロ接合ホトトランジスタ（以下「ＨＰＴ」という。）が開発されている。ＨＰＴは、増幅機能を持つため、光電気集積回路としての一部の機能を持つとみなすことができ、さらに、電子デバイスと集積化してＯＥＩＣを形成する際の受光デバイスの一つとしてみなすことができる。受信ＯＥＩＣとしては、超高速光信号を電気信号に変換して当該電気信号にデジタル処理を行うＯＥＩＣもその機能が確認されている。
【０００３】
受信ＯＥＩＣは、同一の基板上に受光デバイスと電子デバイスとを集積して構成される。受光デバイスとしては、フォトダイオード（以下「ＰＤ」という。）やヘテロ接合バイポーラトランジスタ（以下「ＨＢＴ」という。）や金属−半導体−金属の構造を有する素子などが採用され、また、電子デバイスとしては、ＨＢＴやヘテロ接合電界効果トランジスタなどが採用されている。なかでも、ＰＤとＨＢＴとを集積化したＯＥＩＣ（以下「ＰＤ−ＨＢＴ ＯＥＩＣ」という。）およびＨＰＴとＨＢＴとを集積化したＯＥＩＣ（以下「ＨＰＴ−ＨＢＴ ＯＥＩＣ」という。）は、受光デバイスと電子デバイスとを構成する半導体層構造や製作工程を共通化することができるので、ＯＥＩＣを製作するための結晶成長やプロセスを大幅に簡略化することができる（例えば特開平６−３２６１２０号公報等参照）。
【０００４】
このような従来のＯＥＩＣやＨＰＴを図３，４を用いて次に説明する。
【０００５】
［ＰＤ−ＨＢＴ ＯＥＩＣ］
図３に示すように、半絶縁性のＩｎＰの基板３０１上には、ｎ型不純物を高濃度でドープしたＩｎＧａＡｓのサブコレクタ層である第一コレクタ層３０２および第一半導体層３０２ａが積層されている。第一コレクタ層３０２上には、アンドープまたはｎ型不純物を低濃度でドープしたＩｎＰの第二コレクタ層３０３が積層されると共に、コレクタ電極３０９が設けられている。第一半導体層３０２ａ上には、アンドープまたはｎ型不純物を低濃度でドープしたＩｎＰの第二半導体層３０３ａが積層されると共に、ｎ側電極３０９ａが設けられている。
【０００６】
前記第二コレクタ層３０３上には、アンドープのＩｎＧａＡｓＰとｎ型不純物をドープしたＩｎＧａＡｓＰとの二層からなる第三コレクタ層３０４が積層されている。第二半導体層３０３ａ上には、アンドープのＩｎＧａＡｓＰとｎ型不純物をドープしたＩｎＧａＡｓＰとの二層からなる第三半導体層３０４ａが積層されている。第三コレクタ層３０４上には、アンドープのＩｎＧａＡｓの第四コレクタ層３０５が積層されている。第三半導体層３０４ａ上には、アンドープのＩｎＧａＡｓの第四半導体層３０５ａが積層されている。
【０００７】
ここで、第三コレクタ層３０４は、第二コレクタ層３０３と第四コレクタ層３０５との伝導帯不連続によるキャリアブロッキング効果を低減するため、第二コレクタ層３０３と第四コレクタ層３０５との間に介在し、第三半導体層３０４ａは、第二半導体層３０３ａと第四半導体層３０５ａとの伝導帯不連続によるキャリアブロッキング効果を低減するため、第二半導体層３０３ａと第四半導体層３０５ａとの間に介在している。なお、本例では、第二〜四コレクタ層３０３〜３０５などによりコレクタ層を構成している。
【０００８】
前記第四コレクタ層３０５上には、ｐ型不純物を高濃度でドープしたＩｎＧａＡｓのベース層３０６が積層されている。第四半導体層３０５ａ上には、ｐ型不純物を高濃度でドープしたＩｎＧａＡｓの第五半導体層３０６ａが積層されている。ベース層３０６上には、ｎ型不純物をドープしたＩｎＰのエミッタ層３０７が積層されると共に、ベース電極３１０が設けられている。第五半導体層３０６ａ上には、ｐ側電極３１０ａが設けられている。エミッタ層３０７上には、ｎ型不純物を高濃度にドープしたＩｎＧａＡｓのエミッタキャップ層３０８が積層されている。エミッタキャップ層３０８上には、エミッタ電極３１１が積層されている。また、ＰＤ側のｐ側電極３１０ａには、信号光１の入射窓３１２が形成されている。
【０００９】
つまり、ＨＢＴの第一〜四コレクタ層３０２〜３０５および前記電極３０９，３１０とＰＤの第一〜四半導体層３０２ａ〜３０５ａおよび前記電極３０９ａ，３１０ａとは、層構造および製作工程を共通としている、言い換えれば、ＰＤは、ＨＢＴの第一〜四コレクタ層３０２〜３０５と共通する第一〜四半導体層３０２ａ〜３０５ａを有すると共に、ＨＢＴの前記電極３０９，３１０と同時に形成された前記電極３０９ａ，３１０ａを有しているのである。
【００１０】
このようなＰＤ−ＨＢＴ ＯＥＩＣでは、信号光１が入射窓３１２から入射すると、当該入射光１が積層方向に進行して、第五半導体層３０６ａおよび第四半導体層３０５ａが当該信号光１を吸収し、ＰＤ側が受光デバイスとして作用して、ＨＢＴ側が電子デバイスとして作用するようになっている。
【００１１】
［ＨＰＴ］
図４に示すように、半絶縁性のＩｎＰの基板４０１上には、ｎ型不純物を高濃度でドープしたＩｎＧａＡｓのサブコレクタ層である第一コレクタ層４０２が積層されている。第一コレクタ層４０２上には、アンドープまたはｎ型不純物を低濃度でドープしたＩｎＰの第二コレクタ層４０３が積層されると共に、コレクタ電極４０９が設けられている。第二コレクタ層４０３上には、アンドープのＩｎＧａＡｓＰとｎ型不純物をドープしたＩｎＧａＡｓＰとの二層からなる第三コレクタ層４０４が積層されている。第三コレクタ層４０４上には、アンドープのＩｎＧａＡｓの第四コレクタ層４０５が積層されている。
【００１２】
ここで、第三コレクタ層４０４は、第二コレクタ層４０３と第四コレクタ層４０５との伝導帯不連続によるキャリアブロッキング効果を低減するため、第二コレクタ層４０３と第四コレクタ層４０５との間に介在している。なお、本例では、第二〜四コレクタ層４０３〜４０５などによりコレクタ層を構成している。
【００１３】
前記第四コレクタ層４０５上には、ｐ型不純物を高濃度でドープしたＩｎＧａＡｓのベース層４０６が積層されている。ベース層４０６上には、ｎ型不純物をドープしたＩｎＰのエミッタ層４０７が積層されると共に、ベース電極４１０が設けられている。エミッタ層４０７上には、ｎ型不純物を高濃度にドープしたＩｎＧａＡｓのエミッタキャップ層４０８が積層されている。エミッタキャップ層４０８上には、エミッタ電極４１１が設けられている。エミッタ電極４１１には、信号光１の入射窓４１２が形成されている。
【００１４】
このようなＨＰＴでは、信号光１が入射窓４１２から入射すると、当該入射光１が積層方向に通過して、ベース層４０６および第四コレクタ層４０５が当該信号光１を吸収し、受光デバイスとして作用する。
【００１５】
［ＨＰＴ−ＨＢＴ ＯＥＩＣ］
ＨＰＴ−ＨＢＴ ＯＥＩＣは、図３に示したＰＤ−ＨＢＴ ＯＥＩＣのＰＤ部分を、図４に示したＨＰＴに変更した構造をなし、前述した場合と同様に作用する。
【００１６】
【発明が解決しようとする課題】
前述したような従来のＨＰＴ、ＰＤ−ＨＢＴ ＯＥＩＣ、ＨＰＴ−ＨＢＴ ＯＥＩＣでは、受光デバイスとしての最適な層構造と電子デバイスとしての最適な層構造とが異なるため、受光感度と動作速度との間にトレードオフが存在してしまい、高性能化が妨げられてしまっていた。特に、ＰＤの出力信号をデジタルＩＣに直接入力させてデジタル信号の処理を行うデジタル直結型のＯＥＩＣでは、ＰＤからの電気信号出力としてデジタルＩＣを駆動するのに十分な出力が必要であるものの、受光デバイスの感度が従来のものだと低過ぎてしまい、ＯＥＩＣとして実用レベルの感度および動作速度を得ることが極めて困難であった。
【００１７】
より具体的に説明すると、第一の問題点は、信号光１が吸収層（ＰＤ−ＨＢＴＯＥＩＣでは第四，五半導体層３０５ａ，３０６ａ、ＨＰＴではベース層４０６や第四コレクタ層４０５）を通過する距離が短いためにその感度が低いということである。ここで、上記吸収層を厚くすることにより感度を増大させることが考えられる。ところが、ＨＢＴ等の電子デバイス側の動作速度を高速にするためには、高い電流密度で動作させることが必要であるものの、このような動作条件下では空間電荷の影響が現れやすくなり、しかもその影響がコレクタ空乏層を厚くするほど顕著になるため、ＰＤ等の受光デバイス側を高感度とするように前記吸収層を厚くしてしまうと、ＨＢＴ等の電子デバイス側の動作速度が大幅に低下してしまう。
【００１８】
第二の問題点は、前記電極３１０ａ，４１１に入射光１の入射窓３１２，４１２を形成しているため、前記電極３１０ａ，４１１側の寄生抵抗が大きいということである。ＨＢＴ等の電子デバイス側の動作速度を高速にするためには、第五半導体層３０６やベース層４０６を薄くした方が望ましく、ｐ型不純物を高濃度でドープして得られる現実的なシート抵抗が単位面積当たり数百Ω程度であるため、前記電極３１０ａ，４１１に入射窓３１２，４１２を形成することによる抵抗の増大は極めて大きい。
【００１９】
第三の問題点は、第五半導体層３０６やベース層４０６にｐ型不純物が積層方向に均一に高濃度でドープされているため、当該第五半導体層３０６やベース層４０６で光励起された電子が第一半導体層３０２ａ側または第一コレクタ層４０２側に引き抜かれるのが遅くなってしまい、電気信号の時間応答波形に裾引きが現れてしまうということである。
【００２０】
以上のような問題点を鑑み、本発明は、受光感度と動作速度との間のトレードオフを解消することができる光電気集積回路およびヘテロ接合ホトトランジスタを提供することを目的とする。
【００２１】
【課題を解決するための手段】
前述した課題を解決するための、第一番目の発明による光電気集積回路は、基板上にサブコレクタ層、コレクタ層、ベース層およびエミッタ層を積層されて、コレクタ電極、ベース電極およびエミッタ電極を有するヘテロ接合バイポーラトランジスタと、当該基板上に前記ヘテロ接合バイポーラトランジスタの前記サブコレクタ層、前記コレクタ層および前記ベース層と共通する各半導体層を有して、前記ヘテロ接合バイポーラトランジスタの前記コレクタ電極および前記ベース電極と同時に形成された各電極を有するフォトダイオードとを備え、当該フォトダイオードに入射した信号光を電気信号に変換処理して出力する光電気集積回路において、前記ヘテロ接合バイポーラトランジスタの前記ベース層と共通する前記フォトダイオードの前記半導体層の不純物濃度またはバンドギャップエネルギが、前記ヘテロ接合バイポーラトランジスタの前記コレクタ層と共通する前記フォトダイオードの前記半導体層側ほど段階的または連続的に減少していると共に、信号光を入射させる入射窓を前記基板の前記フォトダイオード側の側端面に当該基板の厚さ方向内側ほど窪んだ傾斜状となるように設けることにより、当該入射窓から入射する信号光を屈折させて、前記フォトダイオードの前記半導体層内に積層方向に対して斜めに通過させるようにしたことを特徴とする。
【００２２】
第二番目の発明による光電気集積回路は、第一番目の発明の光電気集積回路において、前記ヘテロ接合バイポーラトランジスタの前記ベース電極と同時に形成された前記フォトダイオードの前記電極がノンアロイオーミックであることを特徴とする。
【００２４】
第三番目の発明による光電気集積回路は、第一番目又は第二番目の発明の光電気集積回路において、前記ヘテロ接合バイポーラトランジスタの前記サブコレクタ層と共通する前記フォトダイオードの前記半導体層のバンドギャップエネルギが信号光の波長に対応するエネルギよりも大きいことを特徴とする。
【００２５】
第四番目の発明による光電気集積回路は、基板上にサブコレクタ層、コレクタ層、ベース層およびエミッタ層を積層されて、コレクタ電極、ベース電極およびエミッタ電極を有するヘテロ接合バイポーラトランジスタと、当該基板上に前記ヘテロ接合バイポーラトランジスタの前記サブコレクタ層、前記コレクタ層、前記ベース層および前記エミッタ層と共通するサブコレクタ層、コレクタ層、ベース層およびエミッタ層を有して、前記ヘテロ接合バイポーラトランジスタの前記コレクタ電極、前記ベース電極および前記エミッタ電極と同時に形成されたコレクタ電極、ベース電極およびエミッタ電極を有するヘテロ接合ホトトランジスタとを備え、当該ヘテロ接合ホトトランジスタに入射した信号光を電気信号に変換処理して出力する光電気集積回路において、前記ヘテロ接合ホトトランジスタの前記ベース層の不純物濃度またはバンドギャップエネルギが当該ヘテロ接合ホトトランジスタの前記コレクタ層側ほど段階的または連続的に減少していると共に、信号光を入射させる入射窓を前記基板の前記ヘテロ接合ホトトランジスタ側の側端面に当該基板の厚さ方向内側ほど窪んだ傾斜状となるように設けることにより、当該入射窓から入射する信号光を屈折させて、前記ヘテロ接合ホトトランジスタの前記層内に積層方向に対して斜めに通過させるようにしたことを特徴とする。
【００２６】
第五番目の発明による光電気集積回路は、第四番目の発明の光電気集積回路において、前記ヘテロ接合ホトトランジスタの前記エミッタ電極がノンアロイオーミックであることを特徴とする。
【００２８】
第六番目の発明による光電気集積回路は、第四番目又は第五番目の発明の光電気集積回路において、前記ヘテロ接合ホトトランジスタの前記サブコレクタ層のバンドギャップエネルギが信号光の波長に対応するエネルギよりも大きいことを特徴とする。
【００２９】
また、前述した課題を解決するための、第七番目の発明によるヘテロ接合ホトトランジスタは、基板上にサブコレクタ層、コレクタ層、ベース層およびエミッタ層を積層されて、コレクタ電極、ベース電極およびエミッタ電極を有するヘテロ接合バイポーラトランジスタからなり、当該ヘテロ接合バイポーラトランジスタに入射した信号光を電気信号として取り出すヘテロ接合ホトトランジスタにおいて、前記ベース層の不純物濃度またはバンドギャップエネルギが前記コレクタ層側ほど段階的または連続的に減少していると共に、信号光を入射させる入射窓を前記基板の側端面に当該基板の厚さ方向内側ほど窪んだ傾斜状となるように設けることにより、当該入射窓から入射する信号光を屈折させて、前記ヘテロ接合バイポーラトランジスタの前記層内に積層方向に対して斜めに通過させるようにしたことを特徴とする。
【００３０】
第八番目の発明によるヘテロ接合ホトトランジスタは、第七番目の発明のヘテロ接合ホトトランジスタにおいて、前記エミッタ電極がノンアロイオーミックであることを特徴とする。
【００３２】
第九番目の発明によるヘテロ接合ホトトランジスタは、第七番目又は第八番目の発明のヘテロ接合ホトトランジスタにおいて、前記サブコレクタ層のバンドギャップエネルギが信号光の波長に対応するエネルギよりも大きいことを特徴とする。
【００３３】
【発明の実施の形態】
本発明による光電気集積回路（以下「ＯＥＩＣ」という。）およびヘテロ接合ホトトランジスタ（以下「ＨＰＴ」という。）の実施の形態を以下に説明するが、本発明は、以下の実施の形態に限定されるものではない。
【００３４】
［ＰＤ−ＨＢＴ ＯＥＩＣ］
本発明によるＯＥＩＣをＰＤ−ＨＢＴ ＯＥＩＣに応用した場合の実施の形態を図１を用いて説明する。なお、図１は、その概略構成図である。
【００３５】
図１に示すように、半絶縁性のＩｎＰの基板１０１上には、ｎ型不純物を高濃度でドープしたＩｎＰのサブコレクタ層である第一コレクタ層１０２および第一半導体層１０２ａが積層されている。第一コレクタ層１０２上には、アンドープまたはｎ型不純物を低濃度でドープしたＩｎＰの第二コレクタ層１０３が積層されると共に、コレクタ電極１０９が積層されている。第一半導体層１０２ａ上には、アンドープまたはｎ型不純物を低濃度でドープしたＩｎＰの第二半導体層１０３ａが積層されると共に、ｎ側電極１０９ａが設けられている。
【００３６】
前記第二コレクタ層１０３上には、アンドープのＩｎＧａＡｓＰとｎ型不純物をドープしたＩｎＧａＡｓＰとの二層からなる第三コレクタ層１０４が積層されている。第二半導体層１０３ａ上には、アンドープのＩｎＧａＡｓＰとｎ型不純物をドープしたＩｎＧａＡｓＰとの二層からなる第三半導体層１０４ａが積層されている。第三コレクタ層１０４上には、アンドープのＩｎＧａＡｓの第四コレクタ層１０５が積層されている。第三半導体層１０４ａ上には、アンドープのＩｎＧａＡｓの第四半導体層１０５ａが積層されている。
【００３７】
ここで、第三コレクタ層１０４は、第二コレクタ層１０３と第四コレクタ層１０５との伝導帯不連続によるキャリアブロッキング効果を低減するため、第二コレクタ層１０３と第四コレクタ層１０５との間に介在し、第三半導体層１０４ａは、第二半導体層１０３ａと第四半導体層１０５ａとの伝導帯不連続によるキャリアブロッキング効果を低減するため、第二半導体層１０３ａと第四半導体層１０５ａとの間に介在している。なお、本例では、第二〜四コレクタ層１０３〜１０５などによりコレクタ層を構成している。
【００３８】
前記第四コレクタ層１０５上には、基板１０１側ほどｐ型不純物を高濃度とするようにドープしたＩｎＧａＡｓのベース層１０６が積層されている。第四半導体層１０５ａ上には、基板１０１側ほどｐ型不純物を高濃度とするようにドープしたＩｎＧａＡｓの第五半導体層１０６ａが積層されている。ベース層１０６上には、ｎ型不純物をドープしたＩｎＰのエミッタ層１０７が積層されると共に、ベース電極１１０が設けられている。第五半導体層１０６ａ上には、ｐ側電極１１０ａが積層されている。エミッタ層１０７上には、ｎ型不純物を高濃度にドープしたＩｎＧａＡｓのエミッタキャップ層１０８が積層されている。エミッタキャップ層１０８上には、エミッタ電極１１１が設けられている。
【００３９】
前記電極１０９〜１１３は、その材質がすべてＰｔ／Ｔｉ／Ｐｔ／Ａｕであり、ノンアロイでオーミックコンタクトを得ることができるようになっている。
【００４０】
つまり、ＨＢＴの第一〜四コレクタ層１０２〜１０５および前記電極１０９，１１０とＰＤの第一〜四半導体層１０２ａ〜１０５ａおよび前記電極１０９ａ，１１０ａとは、層構造および製作工程を共通としている、言い換えれば、ＰＤは、ＨＢＴの第一〜四コレクタ層１０２〜１０５と共通する第一〜四半導体層１０２ａ〜１０５ａを有すると共に、ＨＢＴの前記電極１０９，１１０と同時に形成された前記電極１０９ａ，１１０ａを有しているのである。
【００４１】
基板１０１のＰＤ側の側面には、当該基板１０１の内部側ほど窪むように内側に傾斜した入射窓であるいわゆる逆メサ１１２が形成されている。この逆メサ１１２は、例えば、ブロムメタノールなどのような結晶面選択性のあるウエットエッチング液を用いることにより、容易に形成することができる。
【００４２】
このようなＰＤにおいては、第四，五半導体層１０５ａ，１０６ａが１．５５μｍ帯の信号光１に対する吸収層として作用する。ここで、ＨＢＴが高電流密度で動作したとき、急峻な電界が第一半導体層１０２にかかるものの、第二半導体層１０３が第一半導体層１０２側にあるので、高電界がかかっても動作を安定させる、すなわち、耐圧を増大させることができる。
【００４３】
このようなＰＤ−ＨＢＴ ＯＥＩＣでは、１．５５μｍ帯の信号光１が基板１０１の表面に沿う方向で前記逆メサ１１２側から入射されると、当該信号光１が逆メサ１１２の入射端面で屈曲し、基板１０１およびＰＤ側の前記層１０２ａ〜１０４ａを積層方向に対して斜めに通過して第四，五半導体層１０５ａ，１０６ａで吸収される。当該層１０５ａ，１０６ａで吸収されきれずに当該層１０５ａ，１０６ａを通過してしまった信号光１は、ｐ側電極１１０ａにおいて反射して上記層１０５ａ，１０６ａで再度吸収される。
【００４４】
すなわち、信号光１を逆メサ１１２から入射させることにより、信号光１を入射時点で屈折させて積層方向に対して斜めに通過させて通過距離を長くすると共に、ｎ型不純物を高濃度にドープしたＩｎＰの第一半導体層１０２ａを適用することにより、信号光１の波長に対応するエネルギよりもバンドギャップエネルギを大きくして、入射光１の第一半導体層１０２ａでの吸収を抑制し、第四，五半導体層１０５ａ，１０６ａでの入射光１の吸収量を増大させ、さらに、ｐ側電極１１０ａをノンアロイとすることにより、電極界面の平坦性を高め、第四，五半導体層１０５ａ，１０６ａで吸収しきれなかった信号光１をｐ側電極１１０ａで反射して第四，五半導体層１０５ａ，１０６ａに再び斜めに通過させるようにしたのである。
【００４５】
このため、第四，五半導体層１０５ａ，１０６ａを通過する信号光１の距離が増大するので、第四，五半導体層１０５ａ，１０６ａを厚くしなくても、ＰＤの感度の増大を図ることができる。
【００４６】
また、信号光１を逆メサ１１２から入射させることにより、ｐ側電極１１０ａに入射窓を形成する必要がなく、ｐ側電極１１０ａで第五半導体層１０６ａを全面的に覆うことができるので、抵抗を大幅に低減することができる。
【００４７】
また、第五半導体層１０６ａにドープするｐ型不純物を基板１０１側ほど高濃度とすることにより、この領域で光励起された電子を内部電界によって前記コレクタ層側に加速することができるので、電気信号の時間応答波形に裾引きが現れることはない。
【００４８】
したがって、このようなＰＤ−ＨＢＴ ＯＥＩＣによれば、受光感度と動作速度との間のトレードオフを解消することができる。
【００４９】
［ＨＰＴ］
本発明によるＨＰＴの実施の形態を図２を用いて説明する。なお、図２は、その概略構成図である。ただし、前述した実施の形態の場合と同様な部材については、前述した実施の形態の説明で用いた符号と同様な符号を用いることにより、その説明を省略する。
【００５０】
図２に示すように、半絶縁性のＩｎＰの基板２０１上には、ｎ型不純物を高濃度でドープしたＩｎＰのサブコレクタ層である第一コレクタ層２０２が積層されている。第一コレクタ層２０２上には、アンドープまたはｎ型不純物を低濃度でドープしたＩｎＰの第二コレクタ層２０３が積層されると共に、コレクタ電極２０９が設けられている。第二コレクタ層２０３上には、アンドープのＩｎＧａＡｓＰとｎ型不純物をドープしたＩｎＧａＡｓＰとの二層からなる第三コレクタ層２０４が積層されている。第三コレクタ層２０４上には、アンドープのＩｎＧａＡｓの第四コレクタ層２０５が積層されている。
【００５１】
ここで、第三コレクタ層２０４は、第二コレクタ層２０３と第四コレクタ層２０５との伝導帯不連続によるキャリアブロッキング効果を低減するため、第二コレクタ層２０３と第四コレクタ層２０５との間に介在している。なお、本例では、第二〜四コレクタ層２０３〜２０５などによりコレクタ層を構成している。
【００５２】
前記第四コレクタ層２０５上には、基板１０１側ほどｐ型不純物を高濃度とするようにドープしたＩｎＧａＡｓのベース層２０６が積層されている。ベース層２０６上には、ｎ型不純物をドープしたＩｎＰのエミッタ層２０７が積層されると共に、ベース電極２１０が設けられている。エミッタ層２０７上には、ｎ型不純物を高濃度にドープしたＩｎＧａＡｓのエミッタキャップ層２０８が積層されている。エミッタキャップ層２０８上には、エミッタ電極２１１が設けられている。
【００５３】
前記電極２０９〜２１１は、その材質がＰｔ／Ｔｉ／Ｐｔ／Ａｕであり、ノンアロイでオーミックコンタクトを得ることができるようになっている。
【００５４】
基板２０１の側面には、当該基板２０１の内部側ほど窪むように内側に傾斜した入射窓であるいわゆる逆メサ２１２が形成されている。この逆メサ２１２は、例えば、ブロムメタノールなどのような結晶面選択性のあるウエットエッチング液を用いることにより、容易に形成することができる。
【００５５】
このようなＨＰＴでは、１．５５μｍ帯の信号光１が基板２０１の表面に沿う方向で前記逆メサ２１２側から入射されると、当該信号光１が逆メサ２１２の入射端面で屈曲し、基板２０１および前記層２０２〜２０４を積層方向に対して斜めに通過して第四コレクタ層２０５およびベース層２０６で吸収される。当該層２０５，２０６で吸収されきれずに当該層２０５，２０６を通過してしまった信号光１は、エミッタキャップ層２０８で一部吸収されるものの、その大部分がエミッタ電極２１１において反射して第四コレクタ層２０５およびベース層２０６に吸収される。
【００５６】
すなわち、前述した実施の形態のＰＤ−ＨＢＴ ＯＥＩＣの場合と同様に、信号光１を逆メサ２１２から入射させることにより、信号光１を入射時点で屈折させて積層方向に対して斜めに通過させて通過距離を長くすると共に、ｎ型不純物を高濃度にドープしたＩｎＰの第一コレクタ層２０２を適用することにより、信号光１の波長に対応するエネルギよりもバンドギャップエネルギを大きくして、入射光１の第一コレクタ層２０２での吸収を抑制し、第四コレクタ層２０５およびベース層２０６での入射光１の吸収量を増大させ、さらに、エミッタ電極２１１をノンアロイとすることにより、電極界面の平坦性を高め、第四コレクタ層２０５およびベース層２０６で吸収しきれなかった信号光１をエミッタ電極２１１で反射して第四コレクタ層２０５およびベース層２０６に再び斜めに通過させるようにしたのである。
【００５７】
このため、前述した実施の形態のＰＤ−ＨＢＴ ＯＥＩＣの場合と同様に、第四コレクタ層２０５およびベース層２０６を通過する信号光１の距離が増大するので、これら層２０５，２０６を厚くしなくても、受光デバイス側の感度の増大を図ることができる。
【００５８】
また、前述した実施の形態のＰＤ−ＨＢＴ ＯＥＩＣの場合と同様に、信号光１を逆メサ２１２から入射させることにより、エミッタ電極２１１に入射窓を形成する必要がなく、エミッタ電極２１１でエミッタ層２０７およびエミッタキャップ層２０８を全面的に覆うことができるので、エミッタ抵抗を低減することができ、微細化も容易になる。
【００５９】
また、前述した実施の形態のＰＤ−ＨＢＴ ＯＥＩＣの場合と同様に、ベース層２０６にドープするｐ型不純物を基板２０１側ほど高濃度とすることにより、この領域で光励起された電子を内部電界によって前記コレクタ層側に加速することができるので、電気信号の時間応答波形に裾引きが現れることはない。
【００６０】
したがって、このようなＨＰＴによれば、前述したＰＤ−ＨＢＴ ＯＥＩＣの場合と同様に、受光感度と動作速度との間のトレードオフを解消することができる。
【００６１】
［ＨＰＴ−ＨＢＴ ＯＥＩＣ］
本発明によるＯＥＩＣをＨＰＴ−ＨＢＴ ＯＥＩＣに応用すると、図１に示したＰＤ−ＨＢＴ ＯＥＩＣのＰＤ部分を、図２に示したＨＰＴに変更した構造となり、前述した実施の形態の場合と同様な作用効果を発現するようになるので、その説明を省略する。
【００６２】
なお、前述した各実施の形態では、第五半導体層１０６やベース層２０６の不純物濃度に勾配をもたせることにより、光励起された電子を第一〜第四半導体層１０２〜１０５側や第一〜四コレクタ層２０２〜２０５側に早く引き抜いて応答速度を上げるようにしたが、例えば、積層方向に連続的または段階的に組成を変化させたＩｎＧａＡｓＰを第五半導体層やベース層に用いることにより、当該層のバンドギャップエネルギを基板側ほど減少させることも可能である。
【００６３】
また、ＰＤのｐ側電極１１０ａやＨＰＴのエミッタ電極２１０には、ＷＳｉなどのような高融点のノンアロイの材料を適用することも可能である。
【００６４】
また、エミッタキャップ層２０９にＩｎＧａＡｓＰを適用することにより、信号光１の吸収を防止することも可能である。
【００６５】
このように、上記層構造は、本発明の趣旨を逸脱しない範囲で適宜選択変更しても何ら支障を来すことはない。
【００６６】
【発明の効果】
本発明の光電気集積回路およびヘテロ接合ホトトランジスタによれば、吸収層を厚くすることなく吸収感度を増大することができ、しかも、信号光の入射する窓を電極に形成する必要がないので、受光デバイスの寄生抵抗を低減することができ、素子の微細化を容易に行うことができる。したがって、受光デバイスの受光感度と電子デバイスの動作速度との間のトレードオフを克服し、高性能化を図ることができる。その結果、例えば、フォトダイオードの出力信号をデジタルＩＣに直接入力させてデジタル信号の処理を行う光電気集積回路においても、実用的なレベルの感度および動作速度を得ることが可能である。
【図面の簡単な説明】
【図１】本発明による光電気集積回路をＰＤ−ＨＢＴ ＯＥＩＣに応用した場合の実施の形態の概略構成図である。
【図２】本発明によるヘテロ接合ホトトランジスタの実施の形態の概略構成図である。
【図３】従来の光電気集積回路の一例のＰＤ−ＨＢＴ ＯＥＩＣの概略構成図である。
【図４】従来のヘテロ接合ホトトランジスタの概略構成図である。
【符号の説明】
１ 信号光
１０１，２０１ 基板
１０２，２０２ 第一コレクタ層
１０２ａ 第一半導体層
１０３，２０３ 第二コレクタ層
１０３ａ 第二半導体層
１０４，２０４ 第三コレクタ層
１０４ａ 第三半導体層
１０５，２０５ 第四コレクタ層
１０５ａ 第四半導体層
１０６，２０６ ベース層
１０６ａ 第五半導体層
１０７，２０７ エミッタ層
１０８，２０８ エミッタキャップ層
１０９，２０９ コレクタ電極
１０９ａ ｐ側極
１１０，２１０ ベース電極
１１０ａ ｎ側極
１１１，２１１ エミッタ電極
１１２，２１２ 逆メサ
Claims (9)
- 基板上にサブコレクタ層、コレクタ層、ベース層およびエミッタ層を積層されて、コレクタ電極、ベース電極およびエミッタ電極を有するヘテロ接合バイポーラトランジスタと、当該基板上に前記ヘテロ接合バイポーラトランジスタの前記サブコレクタ層、前記コレクタ層および前記ベース層と共通する各半導体層を有して、前記ヘテロ接合バイポーラトランジスタの前記コレクタ電極および前記ベース電極と同時に形成された各電極を有するフォトダイオードとを備え、当該フォトダイオードに入射した信号光を電気信号に変換処理して出力する光電気集積回路において、
前記ヘテロ接合バイポーラトランジスタの前記ベース層と共通する前記フォトダイオードの前記半導体層の不純物濃度またはバンドギャップエネルギが、前記ヘテロ接合バイポーラトランジスタの前記コレクタ層と共通する前記フォトダイオードの前記半導体層側ほど段階的または連続的に減少していると共に、
信号光を入射させる入射窓を前記基板の前記フォトダイオード側の側端面に当該基板の厚さ方向内側ほど窪んだ傾斜状となるように設けることにより、当該入射窓から入射する信号光を屈折させて、前記フォトダイオードの前記半導体層内に積層方向に対して斜めに通過させるようにした
ことを特徴とする光電気集積回路。 - 請求項１に記載の光電気集積回路において、
前記ヘテロ接合バイポーラトランジスタの前記ベース電極と同時に形成された前記フォトダイオードの前記電極がノンアロイオーミックである
ことを特徴とする光電気集積回路。 - 請求項１又は請求項２に記載の光電気集積回路において、
前記ヘテロ接合バイポーラトランジスタの前記サブコレクタ層と共通する前記フォトダイオードの前記半導体層のバンドギャップエネルギが信号光の波長に対応するエネルギよりも大きい
ことを特徴とする光電気集積回路。 - 基板上にサブコレクタ層、コレクタ層、ベース層およびエミッタ層を積層されて、コレクタ電極、ベース電極およびエミッタ電極を有するヘテロ接合バイポーラトランジスタと、当該基板上に前記ヘテロ接合バイポーラトランジスタの前記サブコレクタ層、前記コレクタ層、前記ベース層および前記エミッタ層と共通するサブコレクタ層、コレクタ層、ベース層およびエミッタ層を有して、前記ヘテロ接合バイポーラトランジスタの前記コレクタ電極、前記ベース電極および前記エミッタ電極と同時に形成されたコレクタ電極、ベース電極およびエミッタ電極を有するヘテロ接合ホトトランジスタとを備え、当該ヘテロ接合ホトトランジスタに入射した信号光を電気信号に変換処理して出力する光電気集積回路において、
前記ヘテロ接合ホトトランジスタの前記ベース層の不純物濃度またはバンドギャップエネルギが当該ヘテロ接合ホトトランジスタの前記コレクタ層側ほど段階的または連続的に減少していると共に、
信号光を入射させる入射窓を前記基板の前記ヘテロ接合ホトトランジスタ側の側端面に当該基板の厚さ方向内側ほど窪んだ傾斜状となるように設けることにより、当該入射窓から入射する信号光を屈折させて、前記ヘテロ接合ホトトランジスタの前記層内に積層方向に対して斜めに通過させるようにした
ことを特徴とする光電気集積回路。 - 請求項４に記載の光電気集積回路において、
前記ヘテロ接合ホトトランジスタの前記エミッタ電極がノンアロイオーミックである
ことを特徴とする光電気集積回路。 - 請求項４又は請求項５に記載の光電気集積回路において、
前記ヘテロ接合ホトトランジスタの前記サブコレクタ層のバンドギャップエネルギが信号光の波長に対応するエネルギよりも大きい
ことを特徴とする光電気集積回路。 - 基板上にサブコレクタ層、コレクタ層、ベース層およびエミッタ層を積層されて、コレクタ電極、ベース電極およびエミッタ電極を有するヘテロ接合バイポーラトランジスタからなり、当該ヘテロ接合バイポーラトランジスタに入射した信号光を電気信号として取り出すヘテロ接合ホトトランジスタにおいて、
前記ベース層の不純物濃度またはバンドギャップエネルギが前記コレクタ層側ほど段階的または連続的に減少していると共に、
信号光を入射させる入射窓を前記基板の側端面に当該基板の厚さ方向内側ほど窪んだ傾斜状となるように設けることにより、当該入射窓から入射する信号光を屈折させて、前記ヘテロ接合バイポーラトランジスタの前記層内に積層方向に対して斜めに通過させるようにした
ことを特徴とするヘテロ接合ホトトランジスタ。 - 請求項７に記載のヘテロ接合ホトトランジスタにおいて、
前記エミッタ電極がノンアロイオーミックである
ことを特徴とするヘテロ接合ホトトランジスタ。 - 請求項７又は請求項８に記載のヘテロ接合ホトトランジスタにおいて、
前記サブコレクタ層のバンドギャップエネルギが信号光の波長に対応するエネルギよりも大きい
ことを特徴とするヘテロ接合ホトトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01946099A JP3589390B2 (ja) | 1999-01-28 | 1999-01-28 | 光電気集積回路およびヘテロ接合ホトトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01946099A JP3589390B2 (ja) | 1999-01-28 | 1999-01-28 | 光電気集積回路およびヘテロ接合ホトトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000223685A JP2000223685A (ja) | 2000-08-11 |
| JP3589390B2 true JP3589390B2 (ja) | 2004-11-17 |
Family
ID=11999946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01946099A Expired - Fee Related JP3589390B2 (ja) | 1999-01-28 | 1999-01-28 | 光電気集積回路およびヘテロ接合ホトトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3589390B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020084428A (ko) * | 2001-05-02 | 2002-11-09 | 송정근 | 이종접합 광트랜지스터와 이종접합 쌍극자 트랜지스터로구성된 광전소자 및 그 제조방법 |
| US8569861B2 (en) | 2010-12-22 | 2013-10-29 | Analog Devices, Inc. | Vertically integrated systems |
| US10557881B2 (en) | 2015-03-27 | 2020-02-11 | Analog Devices Global | Electrical overstress reporting |
| US9871373B2 (en) | 2015-03-27 | 2018-01-16 | Analog Devices Global | Electrical overstress recording and/or harvesting |
| US10338132B2 (en) | 2016-04-19 | 2019-07-02 | Analog Devices Global | Wear-out monitor device |
| US10365322B2 (en) | 2016-04-19 | 2019-07-30 | Analog Devices Global | Wear-out monitor device |
| US11024525B2 (en) | 2017-06-12 | 2021-06-01 | Analog Devices International Unlimited Company | Diffusion temperature shock monitor |
| CN113611768B (zh) * | 2021-07-08 | 2024-02-20 | 西安电子科技大学芜湖研究院 | 一种光敏场效应晶体管 |
-
1999
- 1999-01-28 JP JP01946099A patent/JP3589390B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000223685A (ja) | 2000-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9276162B2 (en) | Semiconductor photodetector and method for manufacturing the same | |
| JP4220688B2 (ja) | アバランシェホトダイオード | |
| JP2934294B2 (ja) | アバランシェフォトダイオード | |
| JPH04111479A (ja) | 受光素子 | |
| US5185272A (en) | Method of producing semiconductor device having light receiving element with capacitance | |
| US8105866B2 (en) | Method of making PIN-type photo detecting element with a controlled thickness of window semiconductor layer | |
| US5107318A (en) | Semiconductor device having light receiving diode element with capacitance | |
| JP2002314118A (ja) | 受光素子 | |
| JP3589390B2 (ja) | 光電気集積回路およびヘテロ接合ホトトランジスタ | |
| JP2002231992A (ja) | 半導体受光素子 | |
| JP4025651B2 (ja) | 複数の光吸収層間に加速用のスペーサ層を介在させた半導体受光素子及びその製造方法 | |
| JPS5948963A (ja) | フオトトランジスタ | |
| JP4284781B2 (ja) | Ｍｓｍ型フォトダイオード | |
| JPS6222473B2 (ja) | ||
| JP3610910B2 (ja) | 半導体受光素子 | |
| JP2004158763A (ja) | 半導体受光素子 | |
| JP4223774B2 (ja) | 半導体受光素子 | |
| US20230253516A1 (en) | Photodetector | |
| JPS6130085A (ja) | 光伝導検出素子 | |
| JPH0555619A (ja) | 半導体受光装置 | |
| JP4172092B2 (ja) | 光応答型トランジスタ | |
| KR100440253B1 (ko) | 광수신기 및 그 제조 방법 | |
| JPH057014A (ja) | アバランシエフオトダイオード | |
| JP2723069B2 (ja) | 半導体受光素子 | |
| JP2005086028A (ja) | 半導体受光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20040812 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040812 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040812 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040812 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |