JP4025651B2 - 複数の光吸収層間に加速用のスペーサ層を介在させた半導体受光素子及びその製造方法 - Google Patents

複数の光吸収層間に加速用のスペーサ層を介在させた半導体受光素子及びその製造方法 Download PDF

Info

Publication number
JP4025651B2
JP4025651B2 JP2002588641A JP2002588641A JP4025651B2 JP 4025651 B2 JP4025651 B2 JP 4025651B2 JP 2002588641 A JP2002588641 A JP 2002588641A JP 2002588641 A JP2002588641 A JP 2002588641A JP 4025651 B2 JP4025651 B2 JP 4025651B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor
layer
semiconductor light
receiving element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002588641A
Other languages
English (en)
Other versions
JPWO2002091485A1 (ja
Inventor
健治 河野
弘明 吉田谷
淳 平岡
雄一 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Publication of JPWO2002091485A1 publication Critical patent/JPWO2002091485A1/ja
Application granted granted Critical
Publication of JP4025651B2 publication Critical patent/JP4025651B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Description

【0001】
<技術分野>
本発明は半導体受光素子及びその製造方法に係り、特に、高速、高効率な受光特性を有する半導体受光素子及びその製造方法に関する。
【0002】
<背景技術>
従来より、光信号を電気信号に変換する半導体素子で形成された半導体受光素子が知られている。
【0003】
図7は、このような一般的な半導体受光素子として、端面屈折型の半導体受光素子の構成を示す斜視図である。
【0004】
図8は、このような一般的な半導体受光素子として、端面屈折型の半導体受光素子の構成を示す横断面図である。
【0005】
すなわち、この端面屈折型の半導体受光素子は、図7及び図8に示すように、n+ −InPからなる基板1上に、i−InPからなる走行層2が形成されている。
【0006】
この走行層2上には、p−InGaAsからなる光吸収層3、p+ −InGaAsPからなるブロック層4、p+ −InGaAsからなるコンタクト層5が形成されている。
【0007】
このコンタクト層5の上面には、p電極6が取付けられている。
【0008】
また、上記基板1の下面には、n電極7が取付けられている。
【0009】
さらに、上記走行層2、光吸収層3、ブロック層4及びコンタクト層5の側面の一部と、p電極6の下面には、キャパシタンスを減らすためにポリイミド8が形成されている。
【0010】
図8に示すように、この端面屈折型の半導体受光素子では、基板1の傾斜した端面1aに光が入射される。
【0011】
この入射光は、端面1aで屈折された後、走行層2を介して光吸収層3に入射される。
【0012】
そして、この入射光は、光吸収層3で吸収された後、電子と正孔に光電変換される。
【0013】
ここで、p電極6とn電極7との間に、所定の逆バイアス電圧が印加されている。
【0014】
図9は、この逆バイアス電圧印加時における端面屈折型の半導体受光素子のバンドダイヤグラムを示す図である。
【0015】
次に、このバンドダイヤグラムを用いて、端面屈折型の半導体受光素子の動作原理を詳細に考察する。
【0016】
前述したように、入射光が光吸収層3において吸収された後、電子と正孔に光電変換される結果、伝導帯に電子9が、価電子帯に正孔10が生成される。
【0017】
一般に、光吸収層3がノンドープの場合には、価電子帯の正孔10の質量が大きいために、大きなバイアス電圧を印加しないと正孔10は移動しにくいので、電流として取出しにくい。
【0018】
その結果、半導体受光素子では、大きなバイアス電圧を印加しなければならず、印加電圧と流れる電流の積で与えられるジュール熱が大きくなることによる熱破壊が生じ易すいことが一般に知られている。
【0019】
このような不都合を解決するため、この半導体受光素子においては、光吸収層3はp型にドープされた下記のような構造が報告されている。
【0020】
つまり、光吸収層3には内部電界は存在しないが、正孔10は多数キャリアであるため、質量が大きいにもかかわらずその移動は速く、p+ −InGaAsからなるコンタクト層5へ移動した後、p電極6を通して外部に出力される。
【0021】
一方、伝導帯において少数キャリアである電子9は、内部電界が存在しない光吸収層3内を拡散により走行層2まで移動する。
【0022】
ここで、走行層2には内部電界が存在するため、この領域に達した電子9はその内部電界によるドリフトのために大きな速度でn+ −InPからなる基板1に達し、n電極7を通して、外部に取出される。
【0023】
ここで、p+ −InGaAsPからなるブロック層4は、光吸収層3において生成された電子9がp+ −InGaAsからなるコンタクト層5側に流れないように、電子9をブロックしている。
【0024】
このように、ノンドープ層である走行層2を走るキャリアは電子9のみであるため、光吸収層3をp型にドープした半導体受光素子は単一走行キャリア受光素子(Unitraveling carrier photo diode:以下、UTC−PDと言う)と呼ばれている(下記特許文献1参照)。
【0025】
しかしながら、上述したUTC−PDにおいては、まだ、解消すべき、次のような問題を有している。
【0026】
すなわち、入射光は光吸収層3において吸収されるので、外部から単一走行キャリア型の半導体受光素子に入射した光を効率良く電子9と正孔10に変換するには、光吸収層3の厚みを厚くする必要がある。
【0027】
ところが、前述したように、UTC−PDでは、p型にドープされた光吸収層3内には内部電界が存在せず、少数キャリアである電子9は、その光吸収層3内を拡散でのみ移動する。
【0028】
この場合、電子9の質量は軽いものの、一般に、電子9の拡散長は長くない。
【0029】
そのため、このような単一走行キャリア型の半導体受光素子においては、外部から入射した光が電流へ変換される効率を高める目的で、光吸収層3を電子9の拡散長よりも厚くすると、電子9は走行層2に達することができずに、所望の高速応答が得られなくなってしまう。
【0030】
さらに、このような単一走行キャリア型の半導体受光素子においては、移動できずに伝導帯に蓄積された電子9のため、光が新たに吸収されることができなくなり、外部から入射した光が電子9と正孔10に変換される効率も結果的に低下する。
【0031】
すなわち、このUTC−PDでは、p型にドープされた光吸収層3が有する厚みの制限のため、高速応答を得るために厚みを薄くすると、光が電子9と正孔10に変換される効率が低下し、逆に、高い変換効率を得るために厚みを厚くすると、高速応答が得られなくなるため、高速かつ高効率という2つの性格を併せ持つ半導体受光素子を実現することが困難であるという問題を有している。
【0032】
ちなみに、50GHz以上の応答速度を再現性良く実現するには、電子9の拡散長の観点から、光吸収層3の厚みとして、0.3μm程度が限度である。
【0033】
つまり、入射光を電子9と正孔10への変換効率を高めるために、光吸収層3の厚みを、例えば、0.6μm程度に厚くすると、上記した電子9の拡散長約0.3μmよりもかなり長くなるために動作周波数が著しく劣化するという問題が派生するからである。
【0034】
さらに、UTC−PDでは、光吸収層3の厚みが電子の拡散長より薄い場合にも光の入射光量が低いと生成された電子間に生じる反発力が小さいため、電子はその反発力を利用することができない。
【0035】
その結果、UTC−PDでは、周波数応答特性が劣化するという問題を生じることがわかっている。
【0036】
すなわち、光の入射光量が低い場合には、生成された電子の数が少ないため電子間での反発力が殆どなく、光吸収層3内に生成された電子は純粋に拡散により移動することになるからである。
【0037】
その結果、UTC−PDでは、光の人射光量が小さい場合には、周波数応答特性が劣化する。
【0038】
つまり、UTC−PDでは、高い入射光量の場合にのみ速い応答が可能であるため、適用できるシステムとしては高い入射光量を当該UTC−PDに供給することができなければならないという使用制限がある。
【0039】
通常の光ファイバ通信システムでは、光ファイバ内での吸収や通信システム内で使用する光デバイスの挿入損失などのために、受光素子に入る光の強度が弱くなっている。
【0040】
従って、UTC−PDを使用するためには、この受光素子に光を導く前にファイバ増幅器を使用する必要があるなど通信システムのコストの観点からも問題を有している。
【0041】
【特許文献1】
特開平9−275224号公報
<発明の開示>
本発明の目的は、以上のような事情に鑑みてなされたものであり、複数の光吸収層間に加速用のスペーサ層を介在させることにより、光吸収層における電子の高速移動を可能とし、全体として厚い光吸収層の採用を可能とするとともに、入射光量の大小にかかわらず、高速かつ高効率の半導体受光素子及びその製造方法を提供することにある。
【0042】
上記目的を達成するために、本発明の第1の態様によると、
n電極(7)と、
上記n電極(7)の上方に設けられたn型の半導体ドープ層またはノンドープ層(2)と、
上記n型の半導体ドープ層またはノンドープ層(2)の上方に設けられた半導体光吸収層と、
上記半導体光吸収層の上方に設けられたp型の半導体ドープ層(4、5)と、
上記p型の半導体ドープ層(4、5)の上方に設けられたp電極(6)とを備え、
上記半導体光吸収層は、p−InGaAsまたはp−InGaAsPのうちの少なくとも1つを含む上記n電極(7)とp電極(6)との間に逆バイアス電圧の印加時に上記n電極(7)とp電極(6)との間の半導体部に生じるバンドダイヤグラムに基づいて内部電界が存在しない程度に高い濃度でp型にドープされた少なくとも2層の部分(11,13)と、当該2層の部分(11,13)に挟まれた半導体材料からなり、上記n電極(7)とp電極(6)との間に逆バイアス電圧の印加時に上記n電極(7)とp電極(6)との間の半導体部に生じるバンドダイヤグラムに基づいて当該半導体材料部分に電界が印加されることにより、入射光が該半導体光吸収層で吸収されて生ずる電子と正孔とを加速走行させる加速用のスペーサ層(12)とを有し、
上記スペーサ層(12)は、上記半導体材料として、i−InGaAs、i−InGaAsPのうちの少なくとも1つを含むノンドープ型の第1の半導体材料またはn−InGaAs、n−InGaAsPのうちの少なくとも1つを含むn型にドープされた第2の半導体材料またはp−InGaAsまたはp−InGaAsPのうちの少なくとも1つを含む上記n電極とp電極との間に逆バイアス電圧の印加時に上記n電極(7)とp電極 (6)との間の半導体部に生じるバンドダイヤグラムに基づいて内部電界が存在する程度に薄くp型にドープされた第3の半導体材料を含み、上記n電極(7)とp電極(6)との間に逆バイアス電圧の印加時に上記n電極(7)とp電極(6)との間の半導体部に生じるバンドダイヤグラムに基づいて当該第1の半導体材料または第2の半導体材料または第3の半導体材料部分に電界が印加されることにより、前記入射光が前記半導体光吸収層で吸収されて生ずる電子と正孔とを加速走行させることを可能とすることを特徴とする半導体受光素子が提供される。
【0044】
上記目的を達成するために、本発明の第の態様によると、
上記半導体光吸収層は、上記p−InGaAsまたはp−InGaAsPのうちの少なくとも1つを含んだ2層の各部分のバンドギャップ波長が上記p電極(6)側から上記n電極(7)側に向かって長くなるように設定されていることを特徴とする第1の態様に従う半導体受光素子が提供される。
【0045】
上記目的を達成するために、本発明の第の態様によると、
上記半導体光吸収層は、上記p−InGaAsまたはp−InGaAsPのうちの少なくとも1つを含んだ2層の部分の少なくとも一方のバンドギャップ波長が上記p電極(6)側から上記n電極(7)側に向かって傾斜的に長くなるように設定されていることを特徴とする第1の態様に従う半導体受光素子が提供される。
【0046】
上記目的を達成するために、本発明の第の態様によると、
上記半導体光吸収層は、上記p−InGaAsまたはp−InGaAsPのうちの少なくとも1つを含んだ2層の部分の少なくとも一方のドーパント濃度が、上記p電極(6)側から上記n電極(7)側に向かって薄くなるように設定されていることを特徴とする第1の態様に従う半導体受光素子が提供される。
【0047】
上記目的を達成するために、本発明の第の態様によると、
上記スペーサ層(12)が、上記内部電界が存在する程度に薄くp型にドープされた第3の半導体材料からなるとき、
上記第3の半導体材料からなるスペーサ層(12)のドーパント濃度が、上記p電極 (6)側から上記n電極(7)に向かって薄くなるように設定されていることを特徴とする1の態様に従う半導体受光素子が提供される。
【0049】
上記目的を達成するために、本発明の第の態様によると、
n電極を形成し、
上記n電極の上方にn型の半導体ドープ層またはノンドープ層を形成し、
上記n型の半導体ドープ層またはノンドープ層の上方に半導体光吸収層を形成し、
上記半導体光吸収層の上方にp型の半導体ドープ層を形成し、
上記p型の半導体ドープ層の上方にp電極を形成し、
上記半導体光吸収層の形成は、p−InGaAsまたはp−InGaAsPのうちの少なくとも1つを含む上記n電極とp電極との間に逆バイアス電圧の印加時に上記n電極とp電極との間の半導体部に生じるバンドダイヤグラムに基づいて内部電界が存在しない程度に高い濃度でp型にドープされた少なくとも2層の部分を形成し、
当該2層の部分に挟まれた半導体材料からなり、上記n電極とp電極との間に逆バイアス電圧の印加時に上記n電極とp電極との間の半導体部に生じるバンドダイヤグラムに基づいて当該半導体材料部分に電界が印加されることにより、入射光が該半導体光吸収層で吸収されて生ずる電子と正孔とを加速走行させる加速用のスペーサ層を形成し、
上記スペーサ層は、上記半導体材料として、i−InGaAs、i−InGaAsPのうちの少なくとも1つを含むノンドープ型の第1の半導体材料またはn−InGaAs、n−InGaAsPのうちの少なくとも1つを含むn型にドープされた第2の半導体材料またはp−InGaAsまたはp−InGaAsPのうちの少なくとも1つを含む上記n電極とp電極との間に逆バイアス電圧の印加時に上記n電極とp電極との間の半導体部に生じるバンドダイヤグラムに基づいて内部電界が存在する程度に薄くp型にドープされた第3の半導体材料を含み、上記n電極とp電極との間に逆バイアス電圧の印加時に上記n電極とp電極との間の半導体部に生じるバンドダイヤグラムに基づいて当該第1の半導体材料または第2の半導体材料または第3の半導体材料部分に電界が印加されることにより、前記入射光が前記半導体光吸収層で吸収されて生ずる電子と正孔とを加速走行させることを可能とすることを特徴とする半導体受光素子の製造方法が提供される。
【0051】
上記目的を達成するために、本発明の第の態様によると、
上記半導体光吸収層の形成は、上記p−InGaAsまたはp−InGaAsPのうちの少なくとも1つを含んだ2層の各部分のバンドギャップ波長を上記p電極側から上記n電極側に向かって長くなるように形成することを特徴とする第6の態様に従う半導体受光素子の製造方法が提供される。
【0052】
上記目的を達成するために、本発明の第の態様によると、
上記半導体光吸収層の形成は、上記p−InGaAsまたはp−InGaAsPのうちの少なくとも1つを含んだ2層の部分の少なくとも一方のバンドギャップ波長を上記p電極側から上記n電極側に向かって傾斜的に長くなるように形成することを特徴とする第6の態様に従う半導体受光素子の製造方法が提供される。
【0053】
上記目的を達成するために、本発明の第の態様によると、
上記半導体光吸収層の形成は、上記p−InGaAsまたはp−InGaAsPのうちの少なくとも1つを含んだ2層の部分の少なくとも一方のドーパント濃度を上記p電極側からn電極側に向かって薄くなるように形成することを特徴とする第6の態様に従う半導体受光素子の製造方法が提供される。
【0054】
上記目的を達成するために、本発明の第10の態様によると、
上記スペーサ層が、上記内部電界が存在する程度に薄くp型にドープされた第3の半導体材料からなるとき、
上記第3の半導体材料からなるスペーサ層のドーパント濃度が、上記p電極側からn電極側に向かって薄くなるように設定されていることを特徴とする第6の態様に従う半導体受光素子の製造方法が提供される。
【0056】
<発明を実施するための最良の形態>
以下、本発明の各実施の形態を図面を用いて説明する。
【0057】
(第1の実施の形態)
図1は、本発明の第1実施形態に係わる半導体受光素子の概略構成を示す斜視図である。
【0058】
図1において、図7に示した従来の半導体受光素子と同一部分には同一符号を付して、重複する部分の詳細を省略するものとする。
【0059】
すなわち、図1に示すように、n型の半導体ドープ層としてのn+ −InPからなる基板1上には、ノンドープ型のi−InPもしくはn型のn−InPからなる走行層2が形成されている。
【0060】
この走行層2上には、p−InGaAsからなる第2の光吸収層13、例えば、ノンドープ型のi−InGaAsからなるスペーサ層12、p−InGaAsからなる第1の光吸収層11、p型の半導体ドープ層としてのp+ −InGaAsPからなるブロック層4、p+ −InGaAsからなるコンタクト層5が形成されている。
【0061】
このコンタクト層5の上面には、p電極6が取付けられている。
【0062】
上記基板1の下面には、n電極7が取付けられている。
【0063】
さらに、上記走行層2、第2の光吸収層13、スペーサ層12、第1の光吸収層11、ブロック層4及びコンタクト層5の側面の一部と、p電極6の下面には、キャパシタンスを減らすためにポリイミド8が形成されている。
【0064】
すなわち、図7に示す従来の半導体受光素子に対して最も異なるところは、この第1実施形態の半導体受光素子は、p−InGaAsの同一半導体材料からなる複数の光吸収層11、13を採用しており、この複数の光吸収層11、13の間に、例えば、ノンドープ型のi−InGaAsからなるスペーサ層12を介在させていることである。
【0065】
なお、第1実施形態の半導体受光素子では、光吸収層11、13の数は2層であるが、それらの間にスペーサ層12を挟んでいる限りは3層以上であってもよい。
【0066】
なお、スペーサ層12を形成する、例えば、i−InGaAs等のi型(ノンドープ型)半導体は、一般に、わずかにn型の特性を有していることが知られている。
【0067】
従って、スペーサ層12は、i−InGaAs等のi型(ノンドープ型)半導体に限定されるものではなく、その内部で電子と正孔とを加速走行させることを可能とする半導体材料からなるものであれば良い。
【0068】
例えば、上記スペーサ層12は、n型にドープされた半導体材料からなるもの、あるいは、内部電界が存在する程度に薄く(例えば、1×1017cm-3)p型にドープされた半導体材料からなるものであっても良い。
【0069】
また、スペーサ層12の半導体材料としては、半導体材料を組合わせた多重量子井戸構造を採用しても良い。
【0070】
また、スペーサ層12自体でも光を吸収する光吸収層として機能させるようにしても良い。
【0071】
ここで、p電極6とn電極7との間には、所定の値の逆バイアス電圧が印加される。
【0072】
図2は、この逆バイアス電圧印加時における半導体受光素子のバンドダイヤグラムを示す図である。
【0073】
次に、この図2に示すバンドダイヤグラムを用いて、以上のように構成された本発明の第1実施形態による半導体受光素子の特徴を説明する。
【0074】
前述したように、図7乃至図9に示す従来の半導体受光素子においては、入射した光を電子9と正孔10に高効率に変換するために光吸収層3の厚みを電子の拡散長より厚くすると、光が光吸収層3に吸収される結果として生成された電子9は走行層2に達することができず、高速な動作が不可能であるという問題を有している。
【0075】
しかるに、本発明による第1実施形態の半導体受光素子では、第1及び第2の光吸収層11、13間に介在されているスペーサ層12には電界が印加されているので、入射した光が光吸収層において吸収されて生じた電子9や正孔10は、このスペーサ層12において加速されることになる。
【0076】
したがって、光吸収層が電子9の拡散長よりも厚い場合にも、その光吸収層を、第1、第2の光吸収層11、13からなる複数層に分割し、両者の間に介在されたスペーサ層12において加速されることにより、電子9は走行層2に達することが可能となる。
【0077】
さらに、本発明による第1実施形態の半導体受光素子では、p型にドープされた個々の光吸収層の厚みが従来比で1/2程度と薄いために、光の入射光量が小さい場合であっても、電子9は個々の光吸収層内で充分に速く応答することができる。
【0078】
すなわち、この場合、光吸収層内で発生した電子の数が少なく互いの反発力を期待できないことによって、電子9が純粋に拡散のみで移動しなければならない場合においても、p型にドープされた各光吸収層の厚みが薄いので、電子9は充分に速く応答することができる。
【0079】
一方、入射した光にとっては、光吸収層としての厚みtは複数の光吸収層11、13の各厚みt1 、t2 の合計の厚み(t1 +t2 )となるので、入射した光が電子9と正孔10とに変換される効率を著しく上昇させることができるようになる。
【0080】
したがって、本発明の第1実施形態によると、高速かつ高効率な半導体受光素子を実現することができる。
【0081】
なお、前述した本実施形態のように、スペーサ層12でも光を吸収する場合には、その厚みは光吸収層としての厚みtに加算される。
【0082】
さらに、スペーサ層12においては、電子9と正孔10との両方が走行しているが、スペーサ層12の厚みは0.3μm程度以下と薄いので、印加すべき逆バイアス電圧の値は小さくて済む。
【0083】
次に、複数の光吸収層間に挿入されたスペーサ層12が半導体受光素子としてのキャパシタンスに与える影響を検証する。
【0084】
スペーサ層12が1層の場合、キャパシタンスについての考察を簡単化できるので、図1及び図2に示す第1実施形態の半導体受光素子を用いて、スペーサ層12が半導体受光素子全体としてのキャパシタンスに与える影響についての考察を行う。
【0085】
スペーサ層12に起因するキャパシタンスをCS とし、走行層2のキャパシタンスをCM とする。
【0086】
すると、半導体受光素子全体としてのキャパシタンスCG は、これら2つのキャパシタンスCS 、CM を合成して(1)式で求められる。
【0087】
1/CG =(1/CS )+(1/CM ) …(1)
ここで、例えば、スペーサ層12の厚みが数nmから数10nmの場合、そのキャパシタンスCS は走行層2(例えば、0.4μm程度)のキャパシタンスCM と比較して充分大きい。
【0088】
従って、式(1)において、右辺第1項は、右辺第2項と比較して無視することができるので、その結果として、半導体受光素子全体としてのキャパシタンスCG は走行層2に起因するキャパシタンスCM とほぼ等しくなる。
【0089】
これにより、スペーサ層12が半導体受光素子全体としてのキャパシタンスCG に与える影響を殆ど無視することができることになる。
【0090】
逆に、スペーサ層12のキャパシタンスCS が小さくなり、走行層2のキャパシタンスCM と同程度になった場合には、半導体受光素子全体としてのキャパシタンスCG はスペーサ層12のキャパシタンスCS の約半分となる。
【0091】
以上においては、簡単のために、スペーサ層12を1層のみ有する実施形態について半導体受光素子全体としてのキャパシタンスCG に与える影響を考察している。
【0092】
しかるに、スペーサ層12が半導体受光素子全体としてのキャパシタンスCG を大きくせず、高速応答に悪影響を与えないという事実は、複数個のスペーサ層12及び複数個の光吸収層が存在する受光素子についても成り立つ。
【0093】
(第2の実施の形態)
図3は、本発明の第2実施形態に係わる半導体受光素子の逆バイアス電圧印加時における半導体部のバンドダイヤグラムを示す図である。
【0094】
図3において、図2に示した第1実施形態の半導体受光素子のバンドダイヤグラムと同一部分には、同一符号を付してある。
【0095】
なお、本発明の第2実施形態に係わる半導体受光素子全体の構成を示す斜視図は、図1に示した第1実施形態の半導体受光素子とほぼ同一である。
【0096】
したがって、ここでは、主に、第1実施形態の半導体受光素子と異なる部分についてのみ説明する。
【0097】
図3に示すように、この第2実施形態の半導体受光素子においては、第2の光吸収層13aにバンドギャップ波長が第1の光吸収層11aよりも長い半導体材料を用いている。
【0098】
言い換えれば、図3に示すように、第2の光吸収層13aのバンドギャップエネルギーe2 が、第1の光吸収層11aのバンドギャップエネルギーe1 より小さく設定されている(e2 <e1 )。
【0099】
例えば、1.55μmの波長の光を吸収する場合には、第2の光吸収層13aとしてそのバンドギャップ波長が第1の光吸収層11aよりも長い半導体材料を使用すれば良い。
【0100】
例えば、第1の光吸収層11aと第2の光吸収層13aとの半導体材料として、バンドギャップ波長が各々1.58μm、1.62μmのp−InGaAsPやp−InGaAlAsを用いれば本実施形態の半導体受光素子を実現することができる。
【0101】
さらに、第1の光吸収層11aとしてp−InGaAsPやp−InGaAlAsを用い、第2の光吸収層13aとしてバンドギャップ波長がより長いp−InGaAsを用いても良い。
【0102】
なお、バンドギャップ波長はこれらの値に限らないことは言うまでもない。
【0103】
また、3層以上の光吸収層を使用する場合には、p電極6側からn電極7側に向かって、それぞれの光吸収層のバンドギャップ波長が段階的に長くなるようにp−InGaAsPやp−InGaAlAsを使用し、n電極7に最も近い層にp−InGaAsを用いても良い。
【0104】
このように、本発明の第2実施形態の半導体受光素子においては、スペーサ部12でのドリフト効果が上がり、電子9がより加速されるので、前述した第1の実施形態の半導体受光素子に比較して、より一層の高速応答が可能となる。
【0105】
(第3の実施の形態)
図4は、本発明の第3実施形態に係わる半導体受光素子の逆バイアス電圧印加時における半導体部のバンドダイヤグラムを示す図である。
【0106】
図4において、図2に示した第1実施形態の半導体受光素子のバンドダイヤグラムと同一部分には、同一符号を付してある。
【0107】
なお、本発明の第3実施形態に係わる半導体受光素子全体の構成を示す斜視図は、図1に示した第1実施形態の半導体受光素子とほぼ同一である。
【0108】
したがって、ここでは、主に、第1実施形態の半導体受光素子と異なる部分についてのみ説明する。
【0109】
この第3実施形態の半導体受光素子においては、第1の光吸収層11bのバンドギャップ波長と第2の光吸収層13bのバンドギャップ波長とは互いに等しい(バンドギャップエネルギー;e1 =e2 )が、それらのp型のドーパント濃度を異ならしている。
【0110】
例えば、第1の光吸収層11bのp型のドーパント濃度を1×1018cm-3とすると、第2の光吸収層13bのp型のドーパント濃度を5×1017cm-3のように第1の光吸収層11bのp型のドーパント濃度より小さく設定している。
【0111】
なお、p型のドーパント濃度は、これらの値に限らないことは言うまでもない。
【0112】
このように、n電極7側の第2の光吸収層13bのp型のドーパント濃度を、p電極6側の第1の光吸収層11bのp型のドーパント濃度より小さく設定しているので、スペーサ層12でのドリフトの改善の効果が上がる。
【0113】
よって、本発明の第3実施形態の半導体受光素子においては、光吸収層内で電子9がより一層加速されるので、図2に示した第1の実施形態の半導体受光素子に比較して、より一層の高速応答が可能となる。
【0114】
なお、3層以上の光吸収層を使用する場合には、それぞれの光吸収層のpドーパント濃度をp電極6側からn電極7側に向かって順番に小さくすればよい。
【0115】
なお、複数の光吸収層のバンドギャップ波長は異なっても良いことは言うまでもない。
【0116】
(第4の実施の形態)
図5は、本発明の第4実施形態に係わる半導体受光素子の逆バイアス電圧印加時における半導体部のバンドダイヤグラムを示す図である。
【0117】
図5において、図2に示した第1実施形態の半導体受光素子のバンドダイヤグラムと同一部分には、同一符号を付してある。
【0118】
なお、本発明の第4実施形態に係わる半導体受光素子全体の構成を示す斜視図は、図1に示した第1実施形態の半導体受光素子とほぼ同一である。
【0119】
したがって、ここでは、主に、第1実施形態の半導体受光素子と異なる部分についてのみ説明する。
【0120】
この第4実施形態の半導体受光素子では、第1の光吸収層11cのバンドギャップ波長と第2の光吸収層13cのバンドギャップ波長とを、それぞれ、p電極6側からn電極7側に向かって徐々に長くすなわち傾斜的に設定している。
【0121】
言い換えれば、図5に示すように、第1の光吸収層11cのバンドギャップエネルギーe1 と、第2の光吸収層13cのバンドギャップエネルギーe2 とを、それぞれ、p電極6側からn電極7側に向かって徐々に小さくなるように傾斜させて設定している。
【0122】
このように、各光吸収層11c、13c内でバンドギャップ波長(バンドギャップエネルギー)を傾斜させることにより、電子9を各光吸収層内11c、13cでも加速することができる。
【0123】
従って、本発明の第4実施形態の半導体受光素子においては、バンドギャップ波長が各光吸収層11a、13a内で一定である図3に示した第2実施形態の半導体受光素子に比較して、より一層の高速応答が可能となる。
【0124】
さらに、本発明の第4実施形態の半導体受光素子においても、p型のドーパント濃度をp電極6側からn電極7側へ向かうに伴って小さく設定するようにしても良い。
【0125】
(第5の実施の形態)
図6は、本発明の第5実施形態に係わる半導体受光素子の逆バイアス電圧印加時における半導体部のバンドダイヤグラムを示す図である。
【0126】
図6において、図2に示した第1実施形態の半導体受光素子のバンドダイヤグラムと同一部分には、同一符号を付してある。
【0127】
なお、本発明の第5実施形態に係わる半導体受光素子全体の構成を示す斜視図は、図1に示した第1実施形態の半導体受光素子とほぼ同一である。
【0128】
したがって、ここでは、主に、第1実施形態の半導体受光素子と異なる部分についてのみ説明する。
【0129】
この第5実施形態の半導体受光素子においては、第1の光吸収層11dと第2の光吸収層13d内は、p型のドーパント濃度が内部電界強度が存在する程度に薄く設定されている。
【0130】
このように、第5実施形態の半導体受光素子においては、各光吸収層11d、13d内のp型ドーパント濃度を薄く設定することにより、第1の光吸収層11dと第2の光吸収層13dの中において、電子9と正孔10とが加速されるので、より一層の高速応答が可能となる。
【0131】
但し、この場合、各光吸収層11d、13d内のp型のドーパント濃度は、その値をあまり低く設定すると、正孔10を移動させるための電界強度が大きくなる。
【0132】
この結果、必要となるバイアス印加電圧も、それだけ大きくなる。
【0133】
これにより、前述したようなジュール熱により半導体受光素子の破壊が生じてしまう恐れがある。
【0134】
従って、各光吸収層11d、13d内のp型のドーパント濃度はそれを避け得る範囲内に設定すべきである。
【0135】
なお、本発明は、上述した各実施形態に限定されるものではない。
【0136】
各実施形態の半導体受光素子では、光吸収層の数は2層であったが、本発明では複数の光吸収層間に加速用のスペーサ層が介在されていることを特徴としている。
【0137】
従って、この条件を満たしている限り、光吸収層が3層以上であっても良いことはいうまでもない。
【0138】
また、各実施形態ではスペーサ層12の半導体材料としては、各光吸収層11、13と同じ半導体材料に限らず、InP、InAlAs、InGaAsP、InGaAlAs等を含むその他の半導体材料を採用することが可能である。
【0139】
また、スペーサ層12の半導体材料としては、半導体材料を組合わせた多重量子井戸構造を採用しても良い。
【0140】
なお、スペーサ層12のバンドギャップエネルギーeを大きく設定することによって、半導体受光素子としてのノイズの発生量を低減することができる。
【0141】
また、前述したように、スペーサ層12は、i−InGaAs等のi型(ノンドープ型)半導体に限定されるものではなく、その内部で電子と正孔とを加速走行させることを可能とする半導体材料からなるものであれば良い。
【0142】
例えば、上記スペーサ層12は、n型にドープされた半導体材料からなるもの、あるいは、内部電界が存在する程度に薄くp型にドープされた半導体材料からなるものであっても良い。
【0143】
また、スペーサ層自体でも光を吸収する光吸収層として機能させるようにしても良い。
【0144】
さらに、光吸収層とスペーサ層の接合部においてバンドにノッチができる場合には、光吸収層側に濃度の高いp型ドーパントによるドープを行って、その接合部に入れれば、このバンドのノッチを小さくすることが可能となる。
【0145】
さらに、各実施形態においては、入射された光の波長は1.55μmであると仮定したが、1.3μm等を含む他の波長でも可能である。
【0146】
また、光吸収層の半導体材料としてはp−InGaAsの他、p−InGaAsP、p−InGaAlAs等の4元混晶の他、p型にドーピングした多重量子井戸でも良い。
【0147】
また、コンタクト層5の半導体材料としては、p+ −InGaAs以外にも、p+ −InGaAsP等の各種の半導体材料を使用することができる。
【0148】
以上説明したように、本発明の半導体受光素子によれば、光吸収層を複数層で形成するとともに、複数の光吸収層相互間に加速用のスペーサ層を介在させている。
【0149】
すなわち、本発明の半導体受光素子は、p型にドープされた複数の光吸収層間にドリフト効果を有する加速用のスペーサ層を挟んで使用する。
【0150】
このため、本発明によると、半導体受光素子の応答速度を決める電子の拡散状態が、従来の光吸収層が1層で厚い場合と比較して大幅に改善される結果、半導体受光素子として高速応答が可能となる。
【0151】
さらに、本発明による半導体受光素子では、p型にドープされた個々の光吸収層の厚みが従来比で1/2程度と薄いため、光の入射光量が小さい場合であっても、電子は個々の光吸収層内で充分に速く応答することができる。
【0152】
すなわち、この場合、光吸収層内で発生した電子の数が少なく互いの反発力を期待できないことによって、電子が純粋に拡散のみで移動しなければならない場合においても、ドープした各光吸収層の厚みが薄いので、電子は充分に速く応答することができる。
【0153】
一方、入射した光にとっては、光吸収層としての厚みは複数の光吸収層の各厚みの合計の厚みとなるので、入射した光が電子と正孔とに変換される効率を著しく上昇させることができるようになる。
【0154】
従って、従来のUTC−PDと比較して、本発明の半導体受光素子では、光の入射光量が小さい場合にも速い周波数応答特性を実現できることになる。
【0155】
これにより、本発明の半導体受光素子では受光素子に光を導く前にファイバ増幅器を使用する必要がなく、通信システムのコストの観点からも有利である。
【0156】
以上、詳述したように、本発明によれば、複数の光吸収層間に加速用のスペーサ層を介在させることにより、光吸収層における電子の高速移動を可能とするとともに、全体として厚い光吸収層の採用を可能とし、入射光量の大小にかかわらず、高速かつ高効率の半導体受光素子及びその製造方法を提供することができる。
【図面の簡単な説明】
【図1】 図1は、本発明の第1実施形態に係わる半導体受光素子の概略構成を示す斜視図であり、
【図2】 図2は、本発明の第1実施形態に係わる半導体受光素子のに逆バイアス電圧を印加したときのバンドダイヤグラムを示す図であり、
【図3】 図3は、本発明の第2実施形態に係わる半導体受光素子のに逆バイアス電圧を印加したときのバンドダイヤグラムを示す図であり、
【図4】 図4は、本発明の第3実施形態に係わる半導体受光素子のに逆バイアス電圧を印加したときのバンドダイヤグラムを示す図であり、
【図5】 図5は、本発明の第4実施形態に係わる半導体受光素子のに逆バイアス電圧を印加したときのバンドダイヤグラムを示す図であり、
【図6】 図6は、本発明の第5実施形態に係わる半導体受光素子のに逆バイアス電圧を印加したときのバンドダイヤグラムを示す図であり、
【図7】 図7は、従来の半導体受光素子の概略構成を示す斜視図であり、
【図8】 図8は、従来の半導体受光素子の概略構成を示す横断面図である。
【図9】 図9は、従来の半導体受光素子に逆バイアス電圧を印加したときのバンドダイヤグラムを示す図である。

Claims (10)

  1. n電極と、
    上記n電極の上方に設けられたn型の半導体ドープ層またはノンドープ層と、
    上記n型の半導体ドープ層またはノンドープ層の上方に設けられた半導体光吸収層と、
    上記半導体光吸収層の上方に設けられたp型の半導体ドープ層と、
    上記p型の半導体ドープ層の上方に設けられたp電極とを備え、
    上記半導体光吸収層は、p−InGaAsまたはp−InGaAsPのうちの少なくとも1つを含む上記n電極とp電極との間に逆バイアス電圧の印加時に上記n電極とp電極との間の半導体部に生じるバンドダイヤグラムに基づいて内部電界が存在しない程度に高い濃度でp型にドープされた少なくとも2層の部分と、当該2層の部分に挟まれた半導体材料からなり、上記n電極とp電極との間に逆バイアス電圧の印加時に上記n電極とp電極との間の半導体部に生じるバンドダイヤグラムに基づいて当該半導体材料部分に電界が印加されることにより、入射光が該半導体光吸収層で吸収されて生ずる電子と正孔とを加速走行させる加速用のスペーサ層とを有し、
    上記スペーサ層は、上記半導体材料として、i−InGaAs、i−InGaAsPのうちの少なくとも1つを含むノンドープ型の第1の半導体材料またはn−InGaAs、n−InGaAsPのうちの少なくとも1つを含むn型にドープされた第2の半導体材料またはp−InGaAsまたはp−InGaAsPのうちの少なくとも1つを含む上記n電極とp電極との間に逆バイアス電圧の印加時に上記n電極とp電極との間の半導体部に生じるバンドダイヤグラムに基づいて内部電界が存在する程度に薄くp型にドープされた第3の半導体材料を含み、上記n電極とp電極との間に逆バイアス電圧の印加時に上記n電極とp電極との間の半導体部に生じるバンドダイヤグラムに基づいて当該第1の半導体材料または第2の半導体材料または第3の半導体材料部分に電界が印加されることにより、前記入射光が前記半導体光吸収層で吸収されて生ずる電子と正孔とを加速走行させることを可能とすることを特徴とする半導体受光素子。
  2. 上記半導体光吸収層は、上記p−InGaAsまたはp−InGaAsPのうちの少なくとも1つを含んだ2層の各部分のバンドギャップ波長が上記p電極側から上記n電極側に向かって長くなるように設定されていることを特徴とする請求項1に記載の半導体受光素子。
  3. 上記半導体光吸収層は、上記p−InGaAsまたはp−InGaAsPのうちの少なくとも1つを含んだ2層の部の少なくとも一方のバンドギャップ波長が上記p電極側から上記n電極側に向かって傾斜的に長くなるように設定されていることを特徴とする請求項1に記載の半導体受光素子。
  4. 上記半導体光吸収層は、上記p−InGaAsまたはp−InGaAsPのうちの少なくとも1つを含んだ2層の部分の少なくとも一方のドーパント濃度が、上記p電極側からn電極側に向かって薄くなるように設定されていることを特徴とする請求項1に記載の半導体受光素子。
  5. 上記スペーサ層が、上記内部電界が存在する程度に薄くp型にドープされた第3の半導体材料からなるとき、
    上記半導体材料からなるスペーサ層のドーパント濃度が、上記p電極側からn電極側に向かって薄くなるように設定されていることを特徴とする請求項1に記載の記載の半導体受光素子。
  6. n電極を形成し、
    上記n電極の上方にn型の半導体ドープ層またはノンドープ層を形成し、
    上記n型の半導体ドープ層またはノンドープ層の上方に半導体光吸収層を形成し、
    上記半導体光吸収層の上方にp型の半導体ドープ層を形成し、
    上記p型の半導体ドープ層の上方にp電極を形成し、
    上記半導体光吸収層の形成は、p−InGaAsまたはp−InGaAsPのうちの少なくとも1つを含む上記n電極とp電極との間に逆バイアス電圧の印加時に上記n電極とp電極との間の半導体部に生じるバンドダイヤグラムに基づいて内部電界が存在しない程度に高い濃度でp型にドープされた少なくとも2層の部分を形成し、
    当該2層の部分に挟まれた半導体材料からなり、上記n電極とp電極との間に逆バイアス電圧の印加時に上記n電極とp電極との間の半導体部に生じるバンドダイヤグラムに基づいて当該半導体材料部分に電界が印加されることにより、入射光が該半導体光吸収層で吸収されて生ずる電子と正孔とを加速走行させる加速用のスペーサ層を形成し、
    上記スペーサ層は、上記半導体材料として、i−InGaAs、i−InGaAsPのうちの少なくとも1つを含むノンドープ型の第1の半導体材料またはn−InGaAs、n−InGaAsPのうちの少なくとも1つを含むn型にドープされた第2の半導体材料またはp−InGaAsまたはp−InGaAsPのうちの少なくとも1つを含む上記n電極とp電極との間に逆バイアス電圧の印加時に上記n電極とp電極との間の半導体部に生じるバンドダイヤグラムに基づいて内部電界が存在する程度に薄くp型にドープされた第3の半導体材料を含み、上記n電極とp電極との間に逆バイアス電圧の印加時に上記n電極とp電極との間の半導体部に生じるバンドダイヤグラムに基づいて当該第1の半導体材料または第2の半導体材料または第3の半導体材料部分に電界が印加されることにより、前記入射光が前記半導体光吸収層で吸収されて生ずる電子と正孔とを加速走行させることを可能とすることを特徴とする半導体受光素子の製造方法。
  7. 上記半導体光吸収層の形成は、上記p−InGaAsまたはp−InGaAsPのうちの少なくとも1つを含んだ2層の各部分のバンドギャップ波長を上記p電極側から上記n電極側に向かって長くなるように形成することを特徴とする請求項6に記載の半導体受光素子の製造方法。
  8. 上記半導体光吸収層の形成は、上記p−InGaAsまたはp−InGaAsPのうちの少なくとも1つを含んだ2層の部分の少なくとも一方のバンドギャップ波長を上記p電極側から上記n電極側に向かって傾斜的に長くなるように形成することを特徴とする請求項6に記載の半導体受光素子の製造方法。
  9. 上記半導体光吸収層の形成は、上記p−InGaAsまたはp−InGaAsPのうちの少なくとも1つを含んだ2層の部分の少なくとも一方のドーパント濃度を上記p電極側からn電極側に向かって薄くなるように形成することを特徴とする請求項に記載の半導体受光素子の製造方法。
  10. 上記スペーサ層が、上記内部電界が存在する程度に薄くp型にドープされた第3の半導体材料からなるとき、
    上記第3の半導体材料からなるスペーサ層のドーパント濃度が、上記p電極側からn電極側に向かって薄くなるように設定されていることを特徴とする請求項6に記載の半導体受光素子の製造方法。
JP2002588641A 2001-05-02 2002-04-26 複数の光吸収層間に加速用のスペーサ層を介在させた半導体受光素子及びその製造方法 Expired - Fee Related JP4025651B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001135149 2001-05-02
JP2001135149 2001-05-02
PCT/JP2002/004203 WO2002091485A1 (fr) 2001-05-02 2002-04-26 Element recepteur optique a semi-conducteur dote de couches espaceurs d'acceleration intercalees entre plusieurs couches d'absorption de lumiere et son procede de production

Publications (2)

Publication Number Publication Date
JPWO2002091485A1 JPWO2002091485A1 (ja) 2004-08-26
JP4025651B2 true JP4025651B2 (ja) 2007-12-26

Family

ID=18982669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002588641A Expired - Fee Related JP4025651B2 (ja) 2001-05-02 2002-04-26 複数の光吸収層間に加速用のスペーサ層を介在させた半導体受光素子及びその製造方法

Country Status (5)

Country Link
US (1) US6756609B2 (ja)
EP (1) EP1387411A1 (ja)
JP (1) JP4025651B2 (ja)
CA (1) CA2414293C (ja)
WO (1) WO2002091485A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5050925B2 (ja) * 2008-02-28 2012-10-17 三菱電機株式会社 半導体受光素子
JP6041120B2 (ja) * 2012-03-22 2016-12-07 住友電工デバイス・イノベーション株式会社 半導体受光素子の製造方法
JP6105258B2 (ja) * 2012-11-05 2017-03-29 住友電気工業株式会社 半導体受光素子、光受光装置
CN106449855A (zh) * 2016-11-23 2017-02-22 苏州苏纳光电有限公司 单行载流子光电探测器及其制作方法
CN106505116B (zh) * 2016-11-30 2019-04-05 苏州苏纳光电有限公司 单行载流子探测器及其制作方法
UA120025C2 (uk) * 2019-03-26 2019-09-10 Андрій Дмитрович Хворостяний Напівпровідниковий термоелектричний генератор

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291351A (ja) 1993-03-31 1994-10-18 Toshiba Corp 半導体受光素子
JPH0738204A (ja) * 1993-07-20 1995-02-07 Mitsubishi Electric Corp 半導体光デバイス及びその製造方法
US5606572A (en) * 1994-03-24 1997-02-25 Vixel Corporation Integration of laser with photodiode for feedback control
JP3687700B2 (ja) 1996-04-05 2005-08-24 日本電信電話株式会社 フォトダイオード
JPH10270741A (ja) 1997-03-28 1998-10-09 Furukawa Electric Co Ltd:The 半導体受光素子
JP2000068550A (ja) 1998-08-26 2000-03-03 Furukawa Electric Co Ltd:The pin型半導体受光素子
JP2000082837A (ja) 1998-09-04 2000-03-21 Furukawa Electric Co Ltd:The 半導体受光素子
JP3365329B2 (ja) 1999-01-22 2003-01-08 日本電気株式会社 光−電圧変換型半導体受光素子、光信号処理装置および光集積素子
JP2001111096A (ja) 1999-10-04 2001-04-20 Denso Corp 光応答型高電子移動度トランジスタ及び半導体受光素子

Also Published As

Publication number Publication date
EP1387411A1 (en) 2004-02-04
CA2414293A1 (en) 2002-12-20
CA2414293C (en) 2006-01-03
WO2002091485A1 (fr) 2002-11-14
US6756609B2 (en) 2004-06-29
JPWO2002091485A1 (ja) 2004-08-26
US20030151052A1 (en) 2003-08-14

Similar Documents

Publication Publication Date Title
US6963089B2 (en) Avalanche photo-detector with high saturation power and high gain-bandwidth product
JP2934294B2 (ja) アバランシェフォトダイオード
US20020074555A1 (en) Avalanche photodetector
JP2012513110A (ja) アバランシェ・フォトダイオード
EP2808908B1 (en) High-speed photodetector
US20100133637A1 (en) Avalanche photodiode
JP2008153547A (ja) 埋込導波路型受光素子
JP4025651B2 (ja) 複数の光吸収層間に加速用のスペーサ層を介在させた半導体受光素子及びその製造方法
JP5282350B2 (ja) 半導体光素子
JP4030847B2 (ja) 半導体受光装置
JP4058921B2 (ja) 半導体受光素子
CN1168540A (zh) 对光接收信号具有高线性度信号电流的光电二极管
JP3589390B2 (ja) 光電気集積回路およびヘテロ接合ホトトランジスタ
JP3903477B2 (ja) 半導体受光素子
WO2009101740A1 (ja) 半導体受光素子
JP3708758B2 (ja) 半導体受光素子
JPS6358382B2 (ja)
JP4284781B2 (ja) Msm型フォトダイオード
JP2003174185A (ja) 半導体受光素子
JP3739273B2 (ja) 半導体光検出器
JP3589831B2 (ja) フォトトランジスタ
JP2850985B2 (ja) 半導体導波路型受光素子
JP3555924B2 (ja) 半導体受光素子
TWI455354B (zh) Homogeneous junction type of high speed photodiode
JPH01297868A (ja) プレーナ型半導体受光素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070831

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071005

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101012

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111012

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121012

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131012

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees