JP2012513110A - アバランシェ・フォトダイオード - Google Patents

Abstract

ｐドープされた吸収層と、非意図的にドープされたアバランシェ増倍層と、ｎドープされたコレクタ層とを備える単一キャリア・アバランシェ・フォトダイオード、および前記アバランシェ・フォトダイオードを製造する方法。吸収層は、フォトダイオードが単一キャリアデバイスとして動作することを可能にするレベルにドープされる。したがってデバイスの総遅延時間は、主に電子に依存する。コレクタ層は、デバイス内の静電容量を低減する働きをする。コレクタ層内の電子の注入を改善するために、２つの層の間にｎ＋のδドープされた材料のビルトイン電界層を設けることができる。

Description

本発明は、アバランシェ・フォトダイオードに関する。

アバランシェ・フォトダイオード（Ａｖａｌａｎｃｈｅ ＰｈｏｔｏＤｉｏｄｅ：ＰＤ）は、その内部利得が特定の用途のための受光器の感度を著しく改善するので、光ファイバ伝送システム、自由空間光通信などの通信での多くの用途、および高さ分解能（ｈｅｉｇｈｔ ｒｅｓｏｌｕｔｉｏｎ）、測距法、センシング、分光法などの他の光学用途向けの構成要素として広く用いられる。現在、ＡＰＤは１０Ｇｂ／ｓ未満のチャネル・データレート用に電力量（ｐｏｗｅｒ ｂｕｄｇｅｔ）を増加させるために用いられる。しかし、現在はｐｉｎ受信器を用いて動作する１０Ｇｂ／ｓ以上のデータレートを有する高速ネットワークの展開と共に同様な進路をたどる可能性が非常に高いと見なされる。実際、１０ｄＢにも達すると予想される、感度の予想される大幅な改善は、ＡＰＤによってエルビウム添加ファイバ増幅器（ＥＤＦＡ）などの高価な利得ブロックユニットを置き換える可能性があり、あるいは一部の場合は、たとえば約４０Ｇｂ／ｓのレートにて、４０Ｇｂ／ｓトランスポンダでの分散補償モジュールなどの新しい光学処理素子をもたらすことが予想される。

４０Ｇｂ／ｓなどの高ビットレート用途の場合に、高感度のアバランシェ・フォトダイオードを得るために考慮すべきいくつかの問題は、高レベルの応答度、低増倍利得での広い帯域幅、および最適な利得帯域幅積である。

このような目的を達成するために近年使用されている１つの知られている解決策は、ＡＰＤに対して側面照射を用いることであり、これは吸収層の厚さを減少することができ、それにより応答度を損なわずに走行時間を短縮できるからである。これは、従来の表面照射型ＡＰＤに比べて低利得での帯域幅の改善となる。しかし、このタイプのＡＰＤはまた、低増倍利得での広い帯域幅、および高い利得帯域幅積を達成するためには、設計において制約を受ける。

１つのこのような制約は、デバイスサイズに関する。これらのデバイスは、デバイス内でのＲＣフィルタリング効果（一般に帯域幅は、光発生されたキャリアの走行時間およびＲＣローパスフィルタに依存する）によって引き起こされる帯域幅の制限を改善するために、デバイスのアクティブ領域をさらに縮小することができるが、このようなデバイスサイズの縮小は、対応する吸収領域および体積の減少によりデバイスの応答度を低下させる。

このようなデバイスの別の制約は、利得帯域幅積に関する。原理的には、増倍層の厚さ（走行層の厚さを含む）を減少させることによって利得帯域幅積を改善することができるはずである。しかし、過度に薄い走行層（グレーディング層および電荷層から構成される）は、吸収領域内での不要な増倍の発生を引き起こす。

一方、高い増倍利得を得るためには、過度の暗電流を生じることなく光発生されたキャリアの高い電離（高いエネルギーを獲得するキャリア）を生じるために十分高い電界を維持するように、厚いアバランシェ層が必要である。

本発明の実施形態は、単一キャリア・アバランシェ・フォトダイオードであって、ｐドープされた吸収層と、非意図的にドープされたアバランシェ増倍層と、ｎドープされたコレクタ層とを備え、コレクタ層は、アバランシェ層から注入された電子を収集することができる、アバランシェ・フォトダイオードを特徴とする。

本発明のいくつかの実施形態によれば、アバランシェ・フォトダイオードは、アバランシェ増倍層と収集層の間に設けられたｎ＋ドープされた材料のビルトイン電界層を備える。

本発明のいくつかの実施形態によれば、ｐドープされた吸収層は、約５×１０^１７ｃｍ^−３にドープされ、または５×１０^１７ｃｍ^−３と２×１０^１８ｃｍ^−３の間で変化する漸進的なｐドーピングレベルを有する。

本発明のいくつかの実施形態によれば、ｐドープされた吸収層は、ＩｎＧａＡｓ材料またはＧａＡｓＳｂ材料からなる。

本発明のいくつかの実施形態によれば、コレクタ層はＧａＩｎＡｓＰ材料からなる。

本発明のいくつかの実施形態によれば、ビルトイン電界層は、ＩｎＡｌＡｓ材料からなる。

本発明の他の実施形態は、アバランシェ・フォトダイオードを製造する方法であって、
ｐドープされた吸収層を発生するステップと、
非意図的にドープされたアバランシェ増倍層を発生するステップと、
ｎドープされたコレクタ層を発生するステップであって、コレクタ層はアバランシェ層から注入された電子を収集することができる、ステップと
を含む方法を特徴とする。

本発明のいくつかの実施形態によれば、方法は、アバランシェ増倍層と収集層の間に、ｎ＋ドープされた材料のビルトイン電界層を発生するステップをさらに含む。

本発明のいくつかの実施形態によれば、ｐドープされた吸収層を発生するステップは、前記吸収層を約５×１０^１７ｃｍ^−３にドープするステップを含み、または５×１０^１７ｃｍ^−３と２×１０^１８ｃｍ^−３の間で変化する漸進的なｐドーピングレベルを有する。

従来のアバランシェ・フォトダイオードの構造の概略図である。 本発明の実施形態によるアバランシェ・フォトダイオードの構造の概略図である。

本明細書において提案するＡＰＤの構造をより良く理解するために、最初にいくつかの知られているＡＰＤの構造を参照する。

最初の例は、バルクＡｌＩｎＡｓ材料またはＡｌＩｎＡｓ／ＡｌＧａＩｎＡｓ ＭＱＷ（多重量子井戸：Ｍｕｌｔｉｐｌｅ Ｑｕａｎｔｕｍ Ｗｅｌｌ）からなるアバランシェ層と、ＧａＩｎＡｓ材料の吸収層を備えるＡＰＤ構造である。バルク増倍層は、増倍事象における変動を低減することによって大きな電離係数ｋが可能となるように十分薄くされ、ここでｋ＝α／β、αおよびβはそれぞれ電子およびホールの電離係数である。この結果として過剰雑音が低減され、利得帯域幅積が向上される。側面照射用の導波路と、非常に薄い吸収層（約０．５μｍ）および増倍層（約０．１μｍ）を用いることにより、ＡＰＤは、低利得にて３０ＧＨｚの３ｄＢ帯域幅、および限られた１４０ＧＨｚの利得帯域幅積を実証している。これは、４０Ｇｂ／ｓでの高速動作の場合は、この低い利得帯域幅積は、アバランシェ利得を望ましくないＭ＝３〜４に制限するので満足できる結果ではない。

さらに図１および２は共に単に、アバランシェ・フォトダイオード構造の層を概略的にかつ簡略化して示すのみであることに留意されたい。したがってこれらの図は原寸に比例しない。

次に、従来のＡＰＤの構造を簡潔に説明するために、この説明に関係のある要素のみを示した図１を参照する。

図１は、従来のＡＰＤ１００の構造を概略的に示し、このＡＰＤ１００は、通常はＩｎＰの基板１０１と、通常なＮドープされた材料のＮコンタクト層１０２であって、材料はたとえばＩｎＡｌＡｓであるＮコンタクト層１０２と、通常はドープされていないＩｎＡｌＡｓ材料のアバランシェ層１０３と、通常はＰドープされたＩｎＡｌＡｓ材料の電荷層１０４と、非意図的にドープされたＩｎＧａＡｌＡｓ材料のグレーディング層１０５と、ドープされていないＩｎＧａＡｓ材料の吸収層１０６と、ＰドープされたＩｎＰ材料のウィンドウ層１０７と、ＩｎＧａＡｓ材料のＰコンタクト層１０８とを備える。上記の材料は例示的にのみ示すものであり、当業者なら従来のＡＰＤを構成するのに他の材料も使用可能であることが分かることに留意されたい。

上述の諸層の特性は、関連技術分野の業者には一般に知られている。概要としては、吸収層は、入射光から光子を吸収し、アバランシェ増倍層内へ移動する電子／ホール対を発生することができる。アバランシェ増倍層内では電子とホールは、アバランシェ効果によって増倍される。グレーディング層は、発生したキャリアの吸収層からアバランシェ増倍層への円滑な走行をもたらす。電荷層は、アバランシェ増倍層内での高い電界の発生に寄与し、一方、吸収層内の電界は、トンネル効果を避けるために低く維持される。ＰおよびＮコンタクト層は、必要な電界を生じるためにデバイス構造に印加するためのバイアス電圧との接触を可能にする。

諸層は、たとえばエピタキシャル成長などの知られている方法により形成される。

図２は、本発明のいくつかの実施形態によるＡＰＤ２００の構造を概略的に示す。ＡＰＤ２００構造は、ＩｎＰの基板２０１と、Ｎドープされた材料たとえばＧａＩｎＡｓＰ（代替材料としてＩｎＡｌＡｓを用いることもできるが、コレクタ層が同様な材料ＧａＩｎＡｓＰを用いるのでＧａＩｎＡｓＰが好ましい）のＮコンタクト層２０２と、ドープされていないＩｎＡｌＡｓ材料のアバランシェ層２０３と、ＰドープされたＩｎＡｌＡｓ材料の電荷層２０４と、非意図的にドープされたＩｎＧａＡｌＡｓ材料のグレーディング層２０５と、以下でさらに詳しく述べる吸収層２１３と、ＰドープされたＩｎＰ材料のウィンドウ層２０７と、ｐドープされたＩｎＧａＡｓ材料のＰコンタクト層２０８とを備える。上記の材料は例示的にのみ示され、当業者なら従来のＡＰＤを構成するのに他の材料も使用可能であることが分かることに留意されたい。

本発明の実施形態によれば、ＡＰＤはさらに、少なくとも２つのドリフト領域（従来のＡＰＤでは１つであるのに対して）を備える。第１の領域は、従来のＡＰＤと同様な、アバランシェ増倍層２０３である。しかしこのレベルは、衝突電離過程によってフォトダイオード内に内部利得をもたらす、非意図的にドープされたＡｌＩｎＡｓであることが好ましい。第２の領域はコレクタ層２１１であり、これはデバイス内の静電容量を低減する働きをする。コレクタ層２１１は、好ましくはｎドープされた（Ｇａ）Ｉｎ（Ａｓ）Ｐ材料からなり、これはアバランシェ層からの注入された電子を収集する。ｎドープされたコレクタ層のドーピングレベルは、好ましくは約１×１０^１６ｃｍ^−３程度であり、約０．２μｍの厚さを有することが好ましい。

好ましくは、コレクタ層２１１内の電子の注入を改善するために、アバランシェ増倍層２０３とコレクタ層２１１の間にｎ＋ドープされた材料のビルトイン電界層２１２が設けられる。好ましくはビルトイン電界層２１２は非常に薄く、すなわち約０．０３μｍから約０．０７μｍ程度、好ましくは約０．０５μｍの厚さに作られる。ビルトイン電界のｎ＋ドープされた材料は、ＡｌＩｎＡｓであり、高度にすなわち約７×１０^１８ｃｍ^−３以上程度にドープされることが好ましい。

さらに本発明の実施形態によれば、ＡＰＤ２００の光吸収層２１３は、（従来のＡＰＤ１００が備えるドープされていない吸収層とは対照的に）わずかにｐドープされる。ｐドープされた光吸収層２１３は、たとえばＧａＩｎＡｓ材料からなり、約５×１０^１７ｃｍ^−３のレベルにドープされ、または５×１０^１７ｃｍ^−３から２×１０^１８ｃｍ^−３の間で変化する漸進的なｐドーピングレベルを有する。

別法として、ｐドープされた吸収層は、通常１．５５μｍの波長の検出に用いられるＧａＡｓＳｂ材料とすることができ、ドーピングのレベルはＧａＩｎＡｓ材料とほぼ同様である。

吸収層２１３がこのようなレベルにドープされることにより、フォトダイオードは単一キャリアデバイスとして動作することが可能になる。これはＡＰＤがバイアスされたときは、吸収層２１３内の光発生された多数ホールはｐコンタクト層２０８に拡散し、それにより誘電緩和時間内の比較的速い応答を有するからである。Ｐコンタクト層２０８は、広いバンドギャップの存在と印加された電圧のために拡散阻止層として働き、それによってアバランシェ層２０３に向かって電子を拡散させ、そこで電子は、デバイスに印加された電界の下でアバランシェ増倍を受ける。その結果としてデバイスは実質的には、アクティブなキャリアとしてほぼ電子のみを用いる単一キャリアデバイスとして動作する。したがって、衝突電離過程によって発生された二次ホールは隣接する（わずかにｐドープされた）吸収層内で収集されるので、デバイスの総遅延時間は電子のみに関係（すなわち依存）する。

単一キャリア・アバランシェ・フォトダイオードを用いることにより、ｐｉｎ構造内ではほぼ光励起された電子のみがアクティブなキャリアとして用いられる。

上述のようにｐコンタクト層２０８は、電子の一方向の動きを引き起こして電子をアバランシェ増倍層２０３に向かって移動させる拡散阻止層として働き、したがって純粋な電子注入アバランシェ構造に寄与し、それによって雑音および利得帯域幅積を改善する。これは低減された遅延時間、および知られているように雑音指数と利得帯域幅積の両方の改善に寄与する単一キャリア型の注入による。

アバランシェ増倍過程によって発生され得る二次ホールは、従来のＡＰＤ構造において生成される二次ホールと比べて短縮された走行時間を示すようになり、なぜなら本発明による新しいＡＰＤ構造ではこれらのホールは、ｐドープされた吸収層２１３内ではそれらは多数キャリアであるので、吸収層２１３内ではドリフトさせられることがないからである。

一方、本明細書で提案する単一キャリアＡＰＤでは、アバランシェ層２０３とｎドープされたコンタクト層２０２の間にコレクタ層２１１が存在することは、ｎドープされたコンタクト層２０２への電子の効率的な移動に寄与し、かつデバイス内の静電容量を低減し、それによりＲＣ効果による帯域幅制限を改善（低減）し、その結果としてフォトダイオードの利得帯域幅積を改善する。

本発明の実施形態によって提案される構造に基づいて、吸収層は、従来のＡＰＤでの吸収層用に通常形成される厚さ（たとえば、０．３μｍ）に比べて、比較的に小さな厚さ（たとえば、約０．１８μｍ）にて形成することができる。この減少は、走行時間の短縮、および帯域幅の改善に寄与する。

オーバーシュートでの電子速度はホール飽和速度より（約１桁）大きく、デバイス構造の単一キャリア動作のおかげでこの新しい解決策は、低増倍利得での改善された帯域幅、およびより高い利得帯域幅積をもたらす。本明細書ではオーバーシュートとは、キャリアが平衡速度または飽和速度より高い速度を得る一時的領域に対応すると理解される。

図１に示される従来のＡＰＤ構造を用いて所与のデバイス面積に対して、低増倍利得での広い帯域幅、および高い利得帯域幅積を得るためには、薄い吸収層１０６および薄いアバランシェ増倍アクティブ層１０３を用いてキャリア走行時間を短くする必要がある。しかし、アバランシェ増倍層１０３の厚さを０．１μｍ未満の値まで減少させると、減少した降伏電圧（大きな電界が、衝突電離過程のために必要なだけ到達できなくなり得るため）と、高い印加バイアス電圧の下でのキャリアのトンネル効果による高い暗電流との組み合わせにより、使用可能な最大利得は低下することになる（分かりやすいように、電界は吸収層では低く保たれ、一方、アバランシェ層では衝突電離機構によってキャリアを発生するように十分高いことに留意されたい）。またＡｌＩｎＡｓアバランシェ層は、通常はデバイスの雑音指数を改善するように十分薄く選ばれるが、その代償としてデバイス内に大きな静電容量を生じる。

特定の吸収層の厚さ、たとえば２００ｎｍに対する走行時間および増倍利得特性に関しては、実験では図１に関して述べたような従来のＡＰＤ１００の場合の走行時間は、１の増倍利得に対して約９ｐｓの値から、１０の増倍利得に対して約１６．６ｐｓまで変化し得ることが示された。

これと対照的に本明細書で提案するような（および図２を参照して述べた）単一キャリアＡＰＤ２００を用いると、実験により２００ｎｍの吸収層の厚さに対して、走行時間は、上述のような従来のＡＰＤ１００と比べて約２桁改善されることが分かった。このような走行時間の例示の値は、１の増倍利得に対して約２．８ｐｓの値から、１０の増倍利得に対して約１０ｐｓまでである。さらにコレクタ層を挿入することは、デバイスの静電容量の減少に寄与し、それにより関連するローパスフィルタ制限が低減され、したがって低利得での全体的なデバイスの帯域幅、および利得帯域幅積の改善に寄与する。

本発明の実施形態によって得られるＡＰＤは、側面照射型または表面照射型とすることができる。

説明されたおよび対応する請求項に記載された本発明の方法のステップの順序は、示されたおよび説明された順序に限定されず、本発明の範囲から逸脱せずに変更し得ることに留意されたい。

Claims (9)

1. アバランシェ・フォトダイオードであって、ｐドープされた吸収層と、非意図的にドープされたアバランシェ増倍層と、ｎドープされたコレクタ層とを備え、前記コレクタ層は、前記アバランシェ層から注入された電子を収集することができる、アバランシェ・フォトダイオード。
2. 前記アバランシェ増倍層と前記収集層の間に設けられたｎ＋ドープされた材料のビルトイン電界層をさらに備える、請求項１に記載のアバランシェ・フォトダイオード。
3. 前記ｐドープされた吸収層は、約５×１０^１７ｃｍ^−３にドープされ、または５×１０^１７ｃｍ^−３と２×１０^１８ｃｍ^−３の間で変化する漸進的なｐドーピングレベルを有する、請求項１または２に記載のアバランシェ・フォトダイオード。
4. 前記ｐドープされた吸収層は、ＩｎＧａＡｓ材料またはＧａＡｓＳｂ材料からなる、請求項１乃至３のいずれか１項に記載のアバランシェ・フォトダイオード。
5. 前記コレクタ層はＧａＩｎＡｓＰ材料からなる、請求項１乃至４のいずれか１項に記載のアバランシェ・フォトダイオード。
6. 前記ビルトイン電界層は、ＩｎＡｌＡｓ材料からなる、請求項２乃至５のいずれか１項に記載のアバランシェ・フォトダイオード。
7. アバランシェ・フォトダイオードを製造する方法であって、
   ｐドープされた吸収層を発生するステップと、
   非意図的にドープされたアバランシェ増倍層を発生するステップと、
   ｎドープされたコレクタ層を発生するステップとを含み、前記コレクタ層は前記アバランシェ層から注入された電子を収集することができる、方法。
8. 前記アバランシェ増倍層と前記収集層の間に、ｎ＋ドープされた材料のビルトイン電界層を発生するステップをさらに含む、請求項７に記載の方法。
9. 前記ｐドープされた吸収層を発生するステップは、前記吸収層を約５×１０^１７ｃｍ^−３にドープするステップを含み、または５×１０^１７ｃｍ^−３と２×１０^１８ｃｍ^−３の間で変化する漸進的なｐドーピングレベルを有する、請求項７または８に記載の方法。

Images