JP2009032797A - 光伝導素子、半導体受光素子、光通信機器、光情報処理装置及び光計測装置 - Google Patents

Abstract

【課題】光通信機器、光情報処理装置又は光計測装置において、光結合効率を低減することなく、高速に受光できるようにすることを目的とする。
【解決手段】半導体基板５２上に半導体光吸収層５４、半導体層５５が形成される光伝導素子において、半導体光吸収層５４内部に光キャリア再結合領域が形成される。光伝導素子と、外部電源と、光伝導素子の後段に接続される増幅回路と、を有する。光キャリア再結合領域は、ｎ型半導体層とｐ型半導体層とが隣接して成るドーピングダイポール構造で構成される。
【選択図】図１

Description

本発明は、光伝導素子、半導体受光素子、光通信機器、光情報処理装置及び光計測装置に関し、特に、半導体基板上に半導体光吸収層及び半導体層が形成される光伝導素子、半導体受光素子、光通信機器、光情報処理装置及び光計測装置に関する。

光通信、光情報、光計測の分野において、光電変換素子として半導体受光素子が適用されている。

１μｍ以上の光通信波長帯ではＩｎＰ基板上に格子整合したＩｎＧａＡｓＰ系が、光情報処理、データ通信用途である１μｍ以下ではＳｉ系又はＧａＡｓ基板上に格子整合したＡｌＧａＡｓ系等が主要である。

図８は、従来構造である面入射型のＩｎＧａＡｓ系半導体受光素子の基本構造を示す断面図であり、図９は、そのバンド構造を示す図である。

ＩｎＰ基板８２上に、格子整合したｉ型ＩｎＧａＡｓ光吸収層８４及びｐ型ＩｎＰ窓層８５が形成されている。

入射した信号光は、光吸収層で吸収され光キャリア（電子・正孔対）に変換され、外部電界によりドリフト走行で取り出される。

ここで、受光素子の高周波帯域ｆｃは、キャリアの走行時間とＣＲ回路定数を考慮した数１で示される。

ｔは光吸収層厚、ｖは光キャリアの平均速度、Ｃは素子容量、Ｒは負荷抵抗である。

これより、高速化のためには光吸収層厚を低減して光キャリア走行時間を短縮すること、又は素子容量低減が必要となる。

しかしながら、一般には光吸収層厚を低減することは、空乏層厚の低減を意味するために容量増大を招き帯域劣化の要因となる。

また、容量を低減するために受光直径（ｐｎ接合面積）を低減することも考えられるが、実際にはファイバー等との光結合が不十分となり結合効率が劣化する。

これより、受光直径を光結合に十分なサイズで保持したまま高速化するには、吸収層厚の最適化と接合容量を低減する工夫が必要となる。

素子容量の低減を目的とした半導体受光素子として、光吸収層に容量低減層を付加した構造が提案されている（例えば、電子情報通信学会２００６年エレクトロニクスソサイエティ大会Ｃ−４−２３「光インターコネクション用マルチモードファイバ対応ＰＩＮ−ＰＤ」参照）。

図１０は、そのバンド構造を示す図を示す。

電圧印加により空乏化される層は、光吸収が行われる層とそれよりもワイドギャップな半導体層からなり、後者は光吸収のためではなく容量低減層としてのみ機能する。

ここで、発生した光キャリアのうち高速な電子のみが容量低減層を走行するために、走行による顕著な帯域劣化が生じないと考えられている。

しかしながら、高速化においては、特に４０Ｇｂｐｓの超高速光通信システムへの適用を考えた場合には、電子の走行時間の与える影響は顕著となり、実用的な高速特性が得られない。
特許第３３６５３２９号公報 特開平１０−２０９４８３号公報

光通信、光情報処理、光計測等の装置では、高周波帯域及び光結合方法に応じて、半導体受光素子の最適設計が要求される。

特に最近の光通信方式では、４０Ｇｂｐｓを越える高速領域でも低コスト化の観点よりマルチモードファイバー（ＭＭＦ）の適用が始まっており、光伝送装置、さらには超高速コンピュータにおける架間光伝送装置等で検討されている。

この場合、伝搬ビーム径の広いＭＭＦと光結合を得るための受光直径は５０μｍ以上が要求されるが、高周波帯域（４０Ｇｂｐｓ）からの受光直径限界は１０μｍ以下であり、光結合効率と帯域を両立することができない。

ＭＭＦ適用において十分な性能を得るためには、素子容量を低減して受光直径の拡大が重要となる。すなわち、光通信、光情報処理、光計測等の装置において、素子容量を低減した高性能な半導体受光素子が求められている。

そこで、本発明は、光通信機器、光情報処理装置又は光計測装置において、光結合効率を低減することなく、高速に受光できるようにすることを目的とする。

本発明は、上記課題を解決するための手段として、半導体基板上に半導体光吸収層、半導体層が形成される光伝導素子において、前記半導体光吸収層内部に光キャリア再結合領域が形成されることを特徴とする。

また、本発明は、上記の光伝導素子と、外部電源と、前記光伝導素子の後段に接続される増幅回路と、を有することを特徴とする。

本発明によれば、光通信装置等において高速特性を実現することができる。

また、素子容量が低減されるために、受光直径（ｐｎ接合面積）を拡大することが可能となり、例えば高速のマルチモードファイバーリンク等において、結合を損失することなく広帯域で受光することが可能となる。

これは、光吸収層内にドーピングダイポール構造を隣接させることにより、容量低減及び発生した光キャリアを再結合消滅させることにより、高速に応答することが可能となったためである。

以下、添付図面を参照して本発明を実施するための最良の実施の形態を説明する。

［第１の実施形態］
まず、本実施の形態の原理について説明する。

図１は、本発明の第１の実施形態としての半導体受光素子のバンド構造を示す図である。

この構造は、半導体基板上に半導体光吸収層を有する構造である。

ここで、バンド構造は光吸収層に関し示しており、光入射により層内で光キャリアが発生し、外部印加電界により引き抜かれて光電流信号として寄与する。

ここで、光吸収層にｎ型半導体層とｐ型半導体層を隣接配置して成るドーピングダイポール構造が複数個挿入されている。

この作用としては、まずｎ型半導体層とｐ型半導体層間に挿入するｉ型半導体層が薄膜であることにより、無バイアス（ビルトイン電圧程度）で空乏化され素子容量低減に寄与する。

さらに、この領域で発生した光キャリア電子・走行（図１において（ａ）に対応）は、ドーピングダイポール構造により内部電界でドリフト走行し編集し（図１において（ｂ）に対応）、空間的に近接するために再結合により消滅（図１において（ｃ）に対応）する。

これにより、外部に光電流として寄与する光キャリアは、光吸収層の両端のＰＩＮ構造で発生した電子、正孔のみであり、光吸収層を適切に薄膜化すれば高速に応答する。

４０ＧＨｚ以上の帯域を得るためには、０．５μｍ以下であれば良い。

以上より、光吸収層内に挿入されたドーピングダイポール構造により、容量低減及び再結合による光キャリアの消滅により、高速特性を有することになる。

ここで、ドーピングダイポール構造を形成するｎ型半導体、ｐ型半導体は、デルタドープ構造、又はキャリア密度１Ｅ１７以上の高濃度半導体層であることが必要である。

図５（ａ）は、本発明の第１の実施形態としての半導体受光素子を示す断面図である。

構造及び原理は、図１に基づくものである。半導体基板としてのｎ型ＩｎＰ基板５２上に、第１の光吸収半導体層としてのＩｎＧａＡｓ光吸収層５４、半導体層としてのｐ型ＩｎＰ窓層５５が形成されている。

受光部は、マルチモードファイバー結合を目的として、受光直径５０μｍである。

光吸収層５４内には、ｎ(＋)−ＩｎＧａＡｓ半導体層、ｐ(＋)−ＩｎＧａＡｓ半導体層からなるデルタドープ構造が隣接して形成されている。

ここで、ｉ−ＩｎＧａＡｓ光吸収部５８３は、薄膜（１００ｎｍ）になっている。

これにより、デルタドープ領域は、ビルトイン電圧程度で空乏化し容量低減層としての機能を果たす。

また、デルタドープ領域内で発生した光キャリアは再結合により消滅し、実効的なキャリア走行時間の短縮に貢献している。

本実施形態では、受光直径５０μｍでありながら帯域３０ＧＨｚであり、高速特性が実現されている。

この性能改善の要因は、容量低減が図られたこと、またキャリア走行時間の減少が高速化に繋がったためである。このため、マルチモードファイバー結合に可能な受光直径において３０ＧＨｚの広帯域が可能となった。

本実施形態では、ｐ型ＩｎＰ窓層、ｉ型ＩｎＧａＡｓ光吸収層、ｎ型ＩｎＰバッファ層構造に適用されているが、ｎ型ＩｎＰ窓層、ｉ型ＩｎＧａＡｓ光吸収層、ｐ型ＩｎＰバッファ層構造においても同様の効果が得られる。

図５（ｂ）は、本発明の第１の実施形態としての半導体受光素子が適用された例を示す回路図である。

本実施形態では、高速の光通信に適用するもので高速の光信号を電気信号に変換する場合に適用する。

図５（ｂ）に示したように、外部電源による電界印加により光キャリアを高速に引き抜き電流として取り出し、後段に接続する増幅ＩＣで電圧信号として増幅後、さらに後段の識別ＩＣ等で信号処理を行う。

図４は、図１の構造及び図８の構造による受光直径に対する素子帯域を計算したグラフである。

図８の構造では、高速化のために光吸収層を薄膜化してキャリア走行時間を短縮する必要があった。このため、素子容量が増大し高速特性の阻害要因となっていた。

図１の構造では、デルタドープ領域が、容量低減及び再結合領域として貢献するために、同一受光直径においてより高速な特性を得ることが可能となっている。

本実施形態の半導体受光素子を用いれば、さらに高速での受光が可能となる。

これは、光吸収層内にドーピングダイポール構造を１０ｎｍ以下で近接させることにより、光キャリアを空間的により近接させて、再結合速度を高めたことによる。

本実施形態の半導体受光素子を用いれば、さらに高効率に応答することが可能となる。これは、導波構造にすることにより光吸収層内で光キャリアが均一に発生するために、光電流への変換効率が改善するためである。

［第２の実施形態］
まず、本実施の形態の原理について説明する。

図２は、本発明の第２の実施形態としての半導体受光素子のバンド構造を示す図である。

この構造は、半導体基板上に半導体光吸収層を有する構造である。

ここで、バンド構造は光吸収層に関し示しており、光入射により層内で光キャリアが発生し、外部印加電界により引き抜かれて光電流信号として寄与する。

ここで、光吸収層にｎ型半導体層とｐ型半導体層を１０ｎｍ以下に近接配置して成るドーピングダイポール構造（非対称ｎｉｐｉ超格子構造）が複数個挿入されている。

この作用としては、上記した図１の構造と同じように、まずｎ型半導体層とｐ型半導体層間に挿入するｉ型半導体層が薄膜であることにより、無バイアス（ビルトイン電圧程度）で空乏化され素子容量低減に寄与する。

さらに、この領域で発生した光キャリア電子・走行（図２において（ａ）に対応）は、ドーピングダイポール構造により内部電界でドリフト走行し編集し（図２において（ｂ）に対応）、空間的に近接するために再結合により消滅（図２において（ｃ）に対応）する。

ここで、非対称ｎｉｐｉ超格子構造により生じる鋸波型バンド構造により、図１より偏集した電子・正孔が空間的により近接しており、より高速に再結合で消滅する。

これにより、外部に光電流として寄与する光キャリアは、光吸収層の両端のＩＮ構造で発生した電子、正孔のみであり、光吸収層を適切に薄膜化すれば高速に応答する。

以上より、光吸収層内に挿入されたドーピングダイポール構造により、容量低減および再結合による光キャリアの消滅により、高速特性を有することになる。

ここで、ドーピングダイポール構造を形成するｎ型半導体、ｐ型半導体は、デルタドープ構造、又はキャリア密度１Ｅ１７以上の高濃度半導体層であることが必要である。

図６は、本発明の第２の実施形態としての半導体受光素子を示す断面図である。

構造及び原理は、図２に基づくものである。ｎ型ＩｎＰ基板６２上に、ＩｎＧａＡｓ光吸収層６４、ｐ型ＩｎＰ窓層６５が形成されている。受光部は、受光直径５０μｍである。

光吸収層内には、ｎ(＋)−ＩｎＧａＡｓ半導体層、ｐ(＋)−ＩｎＧａＡｓ半導体層からなるデルタドープ構造が、近接（１０ｎｍ）して形成されている。

ここで、ｉ-ＩｎＧａＡｓ光吸収部６８３は、薄膜（０.５μｍ）以下になっている。

これにより、デルタドープ領域は、ビルトイン電圧程度で空乏化し容量低減層としての機能を果たす。

また、デルタドープ領域内で発生した光キャリアは再結合により消滅するが、第１の実施形態に比較して近接しているためにより高速で再結合消滅する。

本実施形態では、帯域４０ＧＨｚであり、第１の実施形態に比較して高速特性が実現されている。

この性能改善の要因は、デルタドープ構造をより近接させることにより、高速化に繋がったためである。

本実施形態では、ｐ型ＩｎＰ窓層、ｉ型ＩｎＧａＡｓ光吸収層、ｎ型ＩｎＰバッファ層構造に適用されているが、ｎ型ＩｎＰ窓層、ｉ型ＩｎＧａＡｓ光吸収層、ｐ型ＩｎＰバッファ層構造においても同様の効果が得られる。

本実施形態による素子においても、図５(ｂ)で示したように外部電源、増幅ＩＣとの接続のもと高速の光信号を処理することが可能となる。

［第３の実施形態］
まず、本実施の形態の原理について説明する。

図３は、本発明の第３の実施の形態としての半導体受光素子について示す図である。

上記の実施形態では表面・裏面入射型が対象となっているが、光キャリアは進入方向に対し指数関数的に分布するために、光電流として効率よく取り出すことが難しい。

本実施の形態では、導波型構造への適用を記載したものである。

導波型素子では、図３に示すように信号光は半導体端面より入射するために、光導波モードは光吸収層の層厚方向に対しほぼ均一に分布する。

このため、発生した光キャリアが光吸収層内で均一に分布するために効率的に光電流を取り出すことが可能となる。また、導波型素子では、導波方向で光吸収を生じるために、変換効率をさらに高めることが可能となる。

図７は、本発明の第３の実施形態としての半導体受光素子を示す図である。

構造及び原理は、図３に基づくものである。ｎ型ＩｎＰ基板７２上に、ＩｎＧａＡｓ光吸収層７４、ｐ型ＩｎＰ層７９が形成されている。光吸収層の両側にはＩｎＧａＡｓＰガイド層７３、７５を配し、導波型受光素子の構造となっている。

光吸収層内には、ｎ(＋)−ＩｎＧａＡｓ半導体層、ｐ(＋)−ＩｎＧａＡｓ半導体層からなるデルタドープ構造が形成されている。

ここで、デルタドープ構造は、第２の実施形態の構造と同様で、近接（１０ｎｍ）して形成されている。また、ｉ−ＩｎＧａＡｓ光吸収部は薄膜０.１μｍになっている。

これにより、デルタドープ領域は、ビルトイン電圧程度で空乏化し容量低減層として機能する。また、デルタドープ領域内で発生した光キャリアは再結合により高速に消滅する。

ここで、本素子での量子効率は、１.５５μｍ信号光において５０％、また帯域は５０ＧＨｚであった。

この性能改善の要因は、導波型構造にすることにより、導波方向で光キャリアを効率的に電流変換することが可能となったと同時に、第１及び第２の実施形態の場合と同様にデルタドープ構造の導入により、高速化に繋がったためである。

本実施形態では、ｐ型ＩｎＰ窓層、ｉ型ＩｎＧａＡｓ光吸収層、ｎ型ＩｎＰバッファ層構造に適用されているが、ｎ型ＩｎＰ窓層、ｉ型ＩｎＧａＡｓ光吸収層、ｐ型ＩｎＰバッファ層構造においても同様の効果が得られる。

本実施形態による素子においても、図５(ｂ)で示したような外部電源、増幅ＩＣとの接続のもと高速の光信号を処理することが可能となる。

以上説明したように、上記の実施形態によれば、高速に受光することが可能な半導体受光素子が実現できる。

以上の説明においては、表面をｐ層としたＰＩＮ型構造を基本に記載しているが、逆転構造である表面ｎ層のＮＩＰ型構造でも、同様の効果は得られる。

また、上記の半導体受光素子は、光通信機器、光情報処理装置又は光計測装置に搭載することにより、高性能化が得られる。

具体的には、光通信機器としては、４０Ｇｂｐｓ、１００Ｇｂｐｓ等の高速・大容量通信システムに搭載可能である。光情報処理装置としては、高速のデータ通信システム、例えば、光インターコネクションなどの装置に搭載可能である。光計測装置としては、高速の光現象を検知する高速のセンサーなどに搭載可能である。

本発明は、光通信機器、光情報処理装置又は光計測装置に搭載される半導体受光素子に利用可能である。

本発明の第１の実施形態としての半導体受光素子のバンド構造を示す図である。 本発明の第２の実施形態としての半導体受光素子のバンド構造を示す図である。 本発明の第３の実施の形態としての半導体受光素子について示す図である。 図１の構造及び図８の構造による受光直径に対する素子帯域を計算したグラフである。 本発明の第１の実施形態としての半導体受光素子を示す断面図である。 本発明の一実施形態としての半導体受光素子の接続構成を示すブロック図である。 本発明の第２の実施形態としての半導体受光素子を示す断面図である。 本発明の第３の実施形態としての半導体受光素子を示す図である。 従来構造である面入射型のＩｎＧａＡｓ系半導体受光素子の基本構造を示す断面図である。 従来技術におけるバンド構造を示す図である。 従来技術におけるバンド構造を示す図である。

符号の説明

５１ ｎ電極
５２ ｎ型ＩｎＰ基板
５３ ｎ型ＩｎＰバッファ層
５４ ＩｎＧａＡｓ光吸収層
５５ ｐ型ＩｎＰ窓層
５６ ｐ電極
５７ 入射光
５８１ ｉ−ＩｎＧａＡｓ（光吸収部）
５８２ ｎ(＋)−ＩｎＧａＡｓ（ｎ型デルタドープ層）
５８３ ｉ−ＩｎＧａＡｓ（光吸収部）
５８４ ｐ(＋)−ＩｎＧａＡｓ（ｐ型デルタドープ層）
６１ ｎ電極
６２ ｎ型ＩｎＰ基板
６３ ｎ型ＩｎＰバッファ層
６４ ＩｎＧａＡｓ光吸収層
６５ ｐ型ＩｎＰ窓層
６６ ｐ電極
６７ 入射光
６８１ ｉ−ＩｎＧａＡｓ（光吸収部）
６８２ ｎ(＋)−ＩｎＧａＡｓ（ｎ型デルタドープ層）
６８３ ｉ−ＩｎＧａＡｓ（光吸収部）
６８４ ｐ(＋)−ＩｎＧａＡｓ（ｐ型デルタドープ層）
７１ ｎ電極
７２ ｎ型ＩｎＰ基板
７３ ｎ型ＩｎＧａＡｓＰガイド層
７４ ＩｎＧａＡｓ光吸収層
７５ ｐ型ＩｎＧａＡｓＰガイド層
７６ ｐ電極
７７ 入射光
７８ ｎ型ＩｎＰ層
７９ ｎ型ＩｎＰ層
８１ ｎ電極
８２ ｎ型ＩｎＰ基板
８３ ｎ型ＩｎＰバッファ層
８４ ｉ型ＩｎＧａＡｓ光吸収層
８５ ｐ型ＩｎＰ窓層
８６ ｐ電極
８７ 入射光

Claims (11)

1. 半導体基板上に半導体光吸収層、半導体層が形成される光伝導素子において、
   前記半導体光吸収層内部に光キャリア再結合領域が形成されることを特徴とする光伝導素子。
2. 請求項１記載の光伝導素子と、
   外部電源と、
   前記光伝導素子の後段に接続される増幅回路と、を有することを特徴とする半導体受光素子。
3. 前記光キャリア再結合領域は、ｎ型半導体層とｐ型半導体層とが隣接して成るドーピングダイポール構造で構成されることを特徴とする請求項２記載の半導体受光素子。
4. 前記光キャリア再結合領域は、ｎ型半導体層とｐ型半導体層とが１０ｎｍ以下に近接して成るドーピングダイポール構造で構成されることを特徴とする請求項２記載の半導体受光素子。
5. 前記ドーピングダイポール構造は、デルタドープされたｎ型半導体層及びｐ型半導体層からなることを特徴とする請求項３又は４記載の半導体受光素子。
6. 前記ドーピングダイポール構造は、高濃度ｎ型半導体層及び高濃度ｐ型半導体層からなることを特徴とする請求項３又は４記載の半導体受光素子。
7. 光導波構造を有することを特徴とする請求項２から６のいずれか１項記載の半導体受光素子。
8. 前記半導体基板はＩｎＰ、ＧａＡｓ、ＧａＳｂ、Ｓｉ及びＧｅのいずれかから選択される材料で構成され、
   前記半導体光吸収層及び前記半導体層は、ＩｎＡｌＧａＡｓ、ＩｎＧａＡｓＰ、ＩｎＧａＡｓＳｂ、ＡｌＧａＡｓ、ＧａＩｎＮＡｓ、ＡｌＧａＡｓＳｂ、Ｓｉ、ＳｉＧｅ、Ｇｅ、ＺｎＯ、ＦｅＳｉ及びＨｇＣｄＴｅのいずれかから選択される材料で構成されることを特徴とする請求項２から７のいずれか１項記載の半導体受光素子。
9. 請求項２から８のいずれか１項記載の半導体受光素子を搭載することを特徴とする光通信機器。
10. 請求項２から８のいずれか１項記載の半導体受光素子を搭載することを特徴とする光情報処理装置。
11. 請求項２から８のいずれか１項記載の半導体受光素子を搭載することを特徴とする光計測装置。

Images