JPH1168149A - 半導体素子及び半導体素子アレイ - Google Patents
半導体素子及び半導体素子アレイInfo
- Publication number
- JPH1168149A JPH1168149A JP32589097A JP32589097A JPH1168149A JP H1168149 A JPH1168149 A JP H1168149A JP 32589097 A JP32589097 A JP 32589097A JP 32589097 A JP32589097 A JP 32589097A JP H1168149 A JPH1168149 A JP H1168149A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- semiconductor layer
- energy band
- band gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 139
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 80
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000009792 diffusion process Methods 0.000 claims abstract description 54
- 239000012535 impurity Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 206
- 239000011701 zinc Substances 0.000 description 24
- 238000002955 isolation Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000003475 lamination Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- 230000006798 recombination Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 125000005842 heteroatom Chemical group 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229930091051 Arenine Natural products 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 低コスト高歩留りで量産可能な高発光効率の
高密度半導体素子及び半導体素子アレイを提供する。 【解決手段】 ＬＥＤアレイは、ｎ型ＧａＡｓ基板１０
１の上にｎ型のＧａＡｓバッファ層１０２を形成し、そ
の上にｎ型のＡｌzＧａ1-zＡｓ層１０３、ｎ型のＡｌy
Ｇａ1-yＡｓ層１０４、半絶縁性のＡｌxＧａ1-xＡｓ層
１０５及び半絶縁性のＧａＡｓ層１０６を積層した構造
を備え、ＡｌzＧａ1-zＡｓ層１０３とＡｌxＧａ1-xＡｓ
層１０５のエネルギバンドギャップはＡｌyＧａ1-yＡｓ
層１０４のエネルギバンドギャップよりも少なくとも大
きくし、エネルギバンドギャップの大きい半導体層に挟
まれたエネルギバンドギャップの小さい半導体層内に拡
散フロントを有する選択拡散によるｐｎ接合を形成し、
オーミックコンタクトを形成する最表面層を半絶縁性Ｇ
ａＡｓ層にＺｎ拡散により形成したｐ型ＧａＡｓ領域と
する。
高密度半導体素子及び半導体素子アレイを提供する。 【解決手段】 ＬＥＤアレイは、ｎ型ＧａＡｓ基板１０
１の上にｎ型のＧａＡｓバッファ層１０２を形成し、そ
の上にｎ型のＡｌzＧａ1-zＡｓ層１０３、ｎ型のＡｌy
Ｇａ1-yＡｓ層１０４、半絶縁性のＡｌxＧａ1-xＡｓ層
１０５及び半絶縁性のＧａＡｓ層１０６を積層した構造
を備え、ＡｌzＧａ1-zＡｓ層１０３とＡｌxＧａ1-xＡｓ
層１０５のエネルギバンドギャップはＡｌyＧａ1-yＡｓ
層１０４のエネルギバンドギャップよりも少なくとも大
きくし、エネルギバンドギャップの大きい半導体層に挟
まれたエネルギバンドギャップの小さい半導体層内に拡
散フロントを有する選択拡散によるｐｎ接合を形成し、
オーミックコンタクトを形成する最表面層を半絶縁性Ｇ
ａＡｓ層にＺｎ拡散により形成したｐ型ＧａＡｓ領域と
する。
Description
【０００１】
【発明の属する技術分野】本発明は、発光ダイオード素
子等の半導体素子及び半導体素子アレイに関する。
子等の半導体素子及び半導体素子アレイに関する。
【０００２】
【従来の技術】発光ダイオード（light emitting diod
e：ＬＥＤという）素子は、発光が鮮やかであること、
駆動電圧が低く周辺回路が容易になるなどの理由により
従来より表示デバイスとして幅広く使用されている。
e：ＬＥＤという）素子は、発光が鮮やかであること、
駆動電圧が低く周辺回路が容易になるなどの理由により
従来より表示デバイスとして幅広く使用されている。
【０００３】従来、光プリンタに使用するＬＥＤアレイ
は、例えば「光プリンタ設計；武木田義祐監修、トリケ
ップス」に開示されているように、ＧａＡｓＰをＧａＡ
ｓ基板上にエピタキシャル成長させた基板（以下、Ｇａ
ＡｓＰ基板とよぶ）へＺｎを選択的に拡散して製造す
る。
は、例えば「光プリンタ設計；武木田義祐監修、トリケ
ップス」に開示されているように、ＧａＡｓＰをＧａＡ
ｓ基板上にエピタキシャル成長させた基板（以下、Ｇａ
ＡｓＰ基板とよぶ）へＺｎを選択的に拡散して製造す
る。
【０００４】図１０は従来のＬＥＤの構造を模式的に示
す図である。
す図である。
【０００５】図１０において、ＬＥＤは、ｎ型ＧａＡｓ
基板１１、ｎ型ＧａＡｓ基板１１上にＴｅをドープしエ
ピタキシャル成長させたｎ型ＧａＡｓＰエピタキシャル
層１２、Ｚｎを拡散して形成されたｐ型ＧａＡｓＰエピ
タキシャル層１３、Ｚｎ拡散のマスク材となるＳｉＮ絶
縁膜１４、Ａｌ電極１５及びＡｕ−Ｇｅ電極１６から構
成され、ｎ型ＧａＡｓＰ基板にｐ型不純物であるＺｎを
拡散してｐｎ接合を形成した構造である。この構造の接
合は、一般的に、ホモ接合と呼ばれている。
基板１１、ｎ型ＧａＡｓ基板１１上にＴｅをドープしエ
ピタキシャル成長させたｎ型ＧａＡｓＰエピタキシャル
層１２、Ｚｎを拡散して形成されたｐ型ＧａＡｓＰエピ
タキシャル層１３、Ｚｎ拡散のマスク材となるＳｉＮ絶
縁膜１４、Ａｌ電極１５及びＡｕ−Ｇｅ電極１６から構
成され、ｎ型ＧａＡｓＰ基板にｐ型不純物であるＺｎを
拡散してｐｎ接合を形成した構造である。この構造の接
合は、一般的に、ホモ接合と呼ばれている。
【０００６】この構造のＬＥＤは作製工程が比較的少な
く容易に作製できる利点があるが、接合を通して注入さ
れた少数キャリアは多数キャリアと再結合する際に発生
する光の波長が基板半導体のエネルギバンドギャップと
等しいため、発生した光は光が通過するｐ型領域での光
吸収が、大きく、発光効率が高くならないという問題点
があった。
く容易に作製できる利点があるが、接合を通して注入さ
れた少数キャリアは多数キャリアと再結合する際に発生
する光の波長が基板半導体のエネルギバンドギャップと
等しいため、発生した光は光が通過するｐ型領域での光
吸収が、大きく、発光効率が高くならないという問題点
があった。
【０００７】上記ホモ接合によるＬＥＤに対して、例え
ば、「発光ダイオード；奥野保男、産業図書、１９９
４」に記載されているように、異なる結晶を接合して形
成されたｐｎ接合（以下、ヘテロ接合という）を用いた
ＬＥＤがある。ヘテロ接合にすることによりホモ接合よ
りもＬＥＤの発光効率を向上することができる。
ば、「発光ダイオード；奥野保男、産業図書、１９９
４」に記載されているように、異なる結晶を接合して形
成されたｐｎ接合（以下、ヘテロ接合という）を用いた
ＬＥＤがある。ヘテロ接合にすることによりホモ接合よ
りもＬＥＤの発光効率を向上することができる。
【０００８】図１１はへテロ構造を用いたＬＥＤの構造
及びそのエネルギバンドギャップの例を示す図であり、
図１１は一般的にシングルヘテロ構造（ＳＨ構造）と呼
ばれるＬＥＤの例を示す。
及びそのエネルギバンドギャップの例を示す図であり、
図１１は一般的にシングルヘテロ構造（ＳＨ構造）と呼
ばれるＬＥＤの例を示す。
【０００９】図１１のシングルヘテロ構造と呼ばれるＬ
ＥＤは、ｐ型ＧａＡｓ基板上にｐ型のＡｌ0.35Ｇａ0.65
Ａｓ層をエピタキシャル成長し、さらにその上にｎ型Ａ
ｌ0.65Ｇａ0.35Ａｓ層をエピタキシャル成長した構造で
ある。
ＥＤは、ｐ型ＧａＡｓ基板上にｐ型のＡｌ0.35Ｇａ0.65
Ａｓ層をエピタキシャル成長し、さらにその上にｎ型Ａ
ｌ0.65Ｇａ0.35Ａｓ層をエピタキシャル成長した構造で
ある。
【００１０】この構造では図１１（ｂ）に示すように、
接合を通して注入された正孔はヘテロ接合界面でのエネ
ルギ障壁によって拡散が阻止され再結の割合が増加す
る。また、発光波長は、Ａｌ0.35Ｇａ0.65Ａｓのエネル
ギバンドギャップと等しく、光の窓となるｎ型Ａｌ0.65
Ｇａ0.35Ａｓのエネルギバンドギャップが、Ａｌ0.35Ｇ
ａ0.65Ａｓのエネルギバンドギャップよりも大きいの
で、発生した光は窓となる半導体領域では吸収されな
い。したがって、発光効率が増加する。
接合を通して注入された正孔はヘテロ接合界面でのエネ
ルギ障壁によって拡散が阻止され再結の割合が増加す
る。また、発光波長は、Ａｌ0.35Ｇａ0.65Ａｓのエネル
ギバンドギャップと等しく、光の窓となるｎ型Ａｌ0.65
Ｇａ0.35Ａｓのエネルギバンドギャップが、Ａｌ0.35Ｇ
ａ0.65Ａｓのエネルギバンドギャップよりも大きいの
で、発生した光は窓となる半導体領域では吸収されな
い。したがって、発光効率が増加する。
【００１１】上述したＬＥＤを集積したＬＥＤアレイ
は、例えばＬＥＤプリンタの光源として使用される。ホ
モ接合でＬＥＤアレイを作製する場合には、拡散マスク
開口部を通して半導体へ拡散を行う選択拡散によってｐ
ｎ接合アレイを容易に作製することができる。この選択
拡散によるＬＥＤアレイの作製は工程が容易であり、例
えば、１２００ｄｐｉＬＥＤアレイのような超高密度Ｌ
ＥＤアレイも作製可能である。
は、例えばＬＥＤプリンタの光源として使用される。ホ
モ接合でＬＥＤアレイを作製する場合には、拡散マスク
開口部を通して半導体へ拡散を行う選択拡散によってｐ
ｎ接合アレイを容易に作製することができる。この選択
拡散によるＬＥＤアレイの作製は工程が容易であり、例
えば、１２００ｄｐｉＬＥＤアレイのような超高密度Ｌ
ＥＤアレイも作製可能である。
【００１２】
【発明が解決しようとする課題】このような従来のヘテ
ロ構造のＬＥＤでは、接合で発生した光に対して、光の
エネルギよりもエネルギバンドギャップの大きい半導体
層が窓となっているので、光の吸収はなく、外部への光
の取り出し効率が向上するものの、この構造のＬＥＤア
レイでは各素子を素子分離する必要があるため、例えば
メサエッチングによって各素子を分離する。したがっ
て、ＬＥＤアレイの集積密度には限界があった。
ロ構造のＬＥＤでは、接合で発生した光に対して、光の
エネルギよりもエネルギバンドギャップの大きい半導体
層が窓となっているので、光の吸収はなく、外部への光
の取り出し効率が向上するものの、この構造のＬＥＤア
レイでは各素子を素子分離する必要があるため、例えば
メサエッチングによって各素子を分離する。したがっ
て、ＬＥＤアレイの集積密度には限界があった。
【００１３】以上のように従来技術では、超高密度の集
積化が可能な高発光効率のＬＥＤアレイの製造技術はな
かった。
積化が可能な高発光効率のＬＥＤアレイの製造技術はな
かった。
【００１４】本発明は、低コスト高歩留りで量産可能な
高発光効率の高密度半導体素子及び半導体素子アレイを
提供することを目的とする。
高発光効率の高密度半導体素子及び半導体素子アレイを
提供することを目的とする。
【００１５】
【課題を解決するための手段】本発明に係る半導体素子
は、少なくともエネルギバンドギャップが相対的に大き
い半導体層の下にエネルギバンドギャップが相対的に小
さい半導体層の積層構造を有する基板を備え、相対的に
エネルギバンドギャップが小さい半導体層に選択的に基
板面と略平行なｐｎ接合面が形成されている半導体素子
であって、基板と略平行なｐｎ接合面が形成されている
半導体層は第１導電型であり、該半導体層を含む半導体
積層構造に少なくとも１層の半絶縁性又はノンドープの
半導体層を有するものである。
は、少なくともエネルギバンドギャップが相対的に大き
い半導体層の下にエネルギバンドギャップが相対的に小
さい半導体層の積層構造を有する基板を備え、相対的に
エネルギバンドギャップが小さい半導体層に選択的に基
板面と略平行なｐｎ接合面が形成されている半導体素子
であって、基板と略平行なｐｎ接合面が形成されている
半導体層は第１導電型であり、該半導体層を含む半導体
積層構造に少なくとも１層の半絶縁性又はノンドープの
半導体層を有するものである。
【００１６】本発明に係る半導体素子は、第１導電型半
導体層が、ｎ型半導体層であり、第２導電型不純物を選
択的に拡散してｐｎ接合が形成されているものである。
導体層が、ｎ型半導体層であり、第２導電型不純物を選
択的に拡散してｐｎ接合が形成されているものである。
【００１７】本発明に係る半導体素子は、基板と略平行
なｐｎ接合面が形成されている相対的にエネルギバンド
ギャップが小さい半導体層の少なくとも上と下にエネル
ギバンドギャップが相対的に大きい半導体層を有する積
層構造を備えた半導体素子において、最表面半導体層
で、その半導体層の第２導電型不純物の拡散領域に電極
とオーミックコンタクトが形成されている半導体層がノ
ンドープまたは半絶縁性のＧａＡｓ層である半導体素子
である。
なｐｎ接合面が形成されている相対的にエネルギバンド
ギャップが小さい半導体層の少なくとも上と下にエネル
ギバンドギャップが相対的に大きい半導体層を有する積
層構造を備えた半導体素子において、最表面半導体層
で、その半導体層の第２導電型不純物の拡散領域に電極
とオーミックコンタクトが形成されている半導体層がノ
ンドープまたは半絶縁性のＧａＡｓ層である半導体素子
である。
【００１８】また、本発明に係る半導体素子は、最表面
のノンドープまたは半絶縁性のＧａＡｓ層と基板と略平
行なｐｎ接合面が形成されている相対的にエネルギバン
ドギャップが小さい第１導電型の半導体層の間に第１導
電型のエネルギバンドギャップが相対的に大きい半導体
層を有する積層構造を有するものであってもよい。
のノンドープまたは半絶縁性のＧａＡｓ層と基板と略平
行なｐｎ接合面が形成されている相対的にエネルギバン
ドギャップが小さい第１導電型の半導体層の間に第１導
電型のエネルギバンドギャップが相対的に大きい半導体
層を有する積層構造を有するものであってもよい。
【００１９】また、本発明に係る半導体素子は、最表面
にノンドープまたは半絶縁性のＧａＡｓ層を有し、基板
と略平行なｐｎ接合面が形成されている相対的にエネル
ギバンドギャップが小さい第１導電型の半導体層の下に
第１導電型のバンドギャップが相対的に大きい半導体
層、ノンドープのエネルギバンドギャップが相対的に大
きい半導体層または、第２導電型のエネルギパンドギャ
ップが相対的に大きい半導体層を有する積層構造を有す
るものであってもよい。
にノンドープまたは半絶縁性のＧａＡｓ層を有し、基板
と略平行なｐｎ接合面が形成されている相対的にエネル
ギバンドギャップが小さい第１導電型の半導体層の下に
第１導電型のバンドギャップが相対的に大きい半導体
層、ノンドープのエネルギバンドギャップが相対的に大
きい半導体層または、第２導電型のエネルギパンドギャ
ップが相対的に大きい半導体層を有する積層構造を有す
るものであってもよい。
【００２０】本発明に係る半導体素子は、第２導電型不
純物が、Ｚｎであってもよい。
純物が、Ｚｎであってもよい。
【００２１】本発明に係る半導体素子は、半導体層が、
エピタキシャル化合物半導体層であってもよく、半導体
層が、ＡｌxＧａ1-xＡｓ層（ｘ≧０）であってもよい。
エピタキシャル化合物半導体層であってもよく、半導体
層が、ＡｌxＧａ1-xＡｓ層（ｘ≧０）であってもよい。
【００２２】本発明に係る半導体素子は、基板ウエハが
ＧａＡｓ基板またはＳｉ基板であってもよい。
ＧａＡｓ基板またはＳｉ基板であってもよい。
【００２３】本発明に係る半導体素子アレイは、複数の
半導体素子を所定列に配置した半導体素子アレイにおい
て、半導体素子が、請求項１、２、３、４、５、６、
７、８又は９の何れかに記載の半導体素子であることを
特徴とする。
半導体素子を所定列に配置した半導体素子アレイにおい
て、半導体素子が、請求項１、２、３、４、５、６、
７、８又は９の何れかに記載の半導体素子であることを
特徴とする。
【００２４】
【発明の実施の形態】本発明に係る半導体素子及び半導
体素子アレイは、ＬＥＤアレイに適用することができ
る。
体素子アレイは、ＬＥＤアレイに適用することができ
る。
【００２５】第１の実施形態 図１は本発明の第１の実施形態に係るＬＥＤアレイの構
造を示す図、図２は図１のＡ−Ａ′矢視断面図であり、
多数のＬＥＤを一列に配置したＬＥＤアレイについて１
素子に着目してその断面構造を模式的に示した図であ
る。
造を示す図、図２は図１のＡ−Ａ′矢視断面図であり、
多数のＬＥＤを一列に配置したＬＥＤアレイについて１
素子に着目してその断面構造を模式的に示した図であ
る。
【００２６】図１及び図２において、ＬＥＤ１００は、
ｎ型ＧａＡｓ基板１０１、ｎ型ＧａＡｓ基板１０１上に
形成したｎ型のＧａＡｓバッファ層１０２、ＧａＡｓバ
ッファ層１０２上にエピタキシャル成長させたｎ型のＡ
ｌzＧａ1-zＡｓ層１０３、ｎ型のＡｌyＧａ1-yＡｓ層１
０４、半絶縁性のＡｌxＧａ1-xＡｓ層１０５、半絶縁性
又はノンドープのＧａＡｓ層１０６、亜鉛（Ζｎ）を選
択的に拡散して形成したΖｎ拡散領域１０７、ＡｌyＧ
ａ1-yＡｓ層内に存在する基板の主面と略平行なｐｎ接
合面（拡散フロント）１２０、Ζｎ拡散の拡散マスク膜
となるＳｉΝ膜からなる層間絶縁膜１０８、ｐ側電極１
０９及びｎ側電極１１０により構成される。図２で示し
たようにΖｎ拡散領域はＧａＡＳ層１０６、ＡｌxＧａ
1-xＡｓ層１０５を経てＡｌyＧａ1-yＡｓ層１０４に達
している。
ｎ型ＧａＡｓ基板１０１、ｎ型ＧａＡｓ基板１０１上に
形成したｎ型のＧａＡｓバッファ層１０２、ＧａＡｓバ
ッファ層１０２上にエピタキシャル成長させたｎ型のＡ
ｌzＧａ1-zＡｓ層１０３、ｎ型のＡｌyＧａ1-yＡｓ層１
０４、半絶縁性のＡｌxＧａ1-xＡｓ層１０５、半絶縁性
又はノンドープのＧａＡｓ層１０６、亜鉛（Ζｎ）を選
択的に拡散して形成したΖｎ拡散領域１０７、ＡｌyＧ
ａ1-yＡｓ層内に存在する基板の主面と略平行なｐｎ接
合面（拡散フロント）１２０、Ζｎ拡散の拡散マスク膜
となるＳｉΝ膜からなる層間絶縁膜１０８、ｐ側電極１
０９及びｎ側電極１１０により構成される。図２で示し
たようにΖｎ拡散領域はＧａＡＳ層１０６、ＡｌxＧａ
1-xＡｓ層１０５を経てＡｌyＧａ1-yＡｓ層１０４に達
している。
【００２７】ＬＥＤ１００は、ｎ型ＧａＡｓ基板１０１
の上にｎ型のＧａＡｓバッファ層１０２を形成し、その
上にｎ型のＡｌzＧａ1-zＡｓ層１０３、ｎ型のＡｌyＧ
ａ1-yＡｓ層１０４、半絶縁性のＡｌxＧａ1-xＡｓ層１
０５及び半絶縁性又はノンドープのＧａＡｓ層１０６を
積層した構造である。この積層構造のＡｌ混晶比ｘ，
ｙ，ｚは、ｘ＞ｙ，ｚ＞ｙなる関係を満たしており、Ａ
ｌzＧａ1-zＡｓ層１０３とＡｌxＧａ1-xＡｓ層１０５の
エネルギバンドギャップはＡｌyＧａ1-yＡｓ層１０４の
エネルギバンドギャップよりも少なくとも大きい。
の上にｎ型のＧａＡｓバッファ層１０２を形成し、その
上にｎ型のＡｌzＧａ1-zＡｓ層１０３、ｎ型のＡｌyＧ
ａ1-yＡｓ層１０４、半絶縁性のＡｌxＧａ1-xＡｓ層１
０５及び半絶縁性又はノンドープのＧａＡｓ層１０６を
積層した構造である。この積層構造のＡｌ混晶比ｘ，
ｙ，ｚは、ｘ＞ｙ，ｚ＞ｙなる関係を満たしており、Ａ
ｌzＧａ1-zＡｓ層１０３とＡｌxＧａ1-xＡｓ層１０５の
エネルギバンドギャップはＡｌyＧａ1-yＡｓ層１０４の
エネルギバンドギャップよりも少なくとも大きい。
【００２８】エネルギバンドギャップ差は、注入したキ
ャリアに対してその閉じ込めの効果が得られる程度の大
きさが望ましく、約０．３ｅＶ以上とする。例えば、
ｘ，ｚ＝０．４，ｙ＝０．１５とすれば、エネルギバン
ドギャップ差は約０．３ｅＶである。積層構造には、選
択的に形成したＺｎ拡散領域１０７がある。Ｚｎ拡散領
域１０７の深さ方向の拡散フロントすなわち積層構造の
積層面と略平行なｐｎ接合面は、ｎ型ＡｌyＧａ1-yＡｓ
層１０４層内にある。接合は横方向にも形成されるがｐ
ｎ接合はＡｌyＧａ1-yＡｓ層１０４内にしか形成されて
いない。
ャリアに対してその閉じ込めの効果が得られる程度の大
きさが望ましく、約０．３ｅＶ以上とする。例えば、
ｘ，ｚ＝０．４，ｙ＝０．１５とすれば、エネルギバン
ドギャップ差は約０．３ｅＶである。積層構造には、選
択的に形成したＺｎ拡散領域１０７がある。Ｚｎ拡散領
域１０７の深さ方向の拡散フロントすなわち積層構造の
積層面と略平行なｐｎ接合面は、ｎ型ＡｌyＧａ1-yＡｓ
層１０４層内にある。接合は横方向にも形成されるがｐ
ｎ接合はＡｌyＧａ1-yＡｓ層１０４内にしか形成されて
いない。
【００２９】ＧａＡｓ層１０６の上には、選択拡散のた
めの拡散マスクとなる層間絶縁膜１０８がある。この拡
散マスク１０８は層間絶縁膜としても機能している。拡
散マスク１０８は、例えば、ＳｉＮ膜を使用することが
できる。拡散が良好に制御できれば、その他の膜、例え
ば、Ａｌ2Ｏ3、ＡｌＮ等の絶縁膜であってもよい。この
ＬＥＤアレイは絶縁膜の下の半導体は半絶縁性又はノン
ドープのＧａＡｓ層で高抵抗層であるので、絶縁膜にピ
ンホールや傷などの欠陥が多少あっても絶縁膜上に延在
しているｐ側電極１０９とｎ側半導体層との絶縁は十分
確保できる。
めの拡散マスクとなる層間絶縁膜１０８がある。この拡
散マスク１０８は層間絶縁膜としても機能している。拡
散マスク１０８は、例えば、ＳｉＮ膜を使用することが
できる。拡散が良好に制御できれば、その他の膜、例え
ば、Ａｌ2Ｏ3、ＡｌＮ等の絶縁膜であってもよい。この
ＬＥＤアレイは絶縁膜の下の半導体は半絶縁性又はノン
ドープのＧａＡｓ層で高抵抗層であるので、絶縁膜にピ
ンホールや傷などの欠陥が多少あっても絶縁膜上に延在
しているｐ側電極１０９とｎ側半導体層との絶縁は十分
確保できる。
【００３０】層間絶縁膜１０８上には、Ｚｎ拡散領域１
０７表面とオーミックコンタクトを有するｐ側電極１０
９がある。ｐ側電極１０９は例えばＡｌ系の材料で形成
できる。ＧａＡｓ基板１０１の裏面にはｎ側電極１１０
が共通電極として形成してある。ｎ側電極は、例えばＡ
ｕ合金を使用することができる。
０７表面とオーミックコンタクトを有するｐ側電極１０
９がある。ｐ側電極１０９は例えばＡｌ系の材料で形成
できる。ＧａＡｓ基板１０１の裏面にはｎ側電極１１０
が共通電極として形成してある。ｎ側電極は、例えばＡ
ｕ合金を使用することができる。
【００３１】以下、上述のように構成されたＬＥＤアレ
イ１００の動作を説明する。
イ１００の動作を説明する。
【００３２】ＬＥＤアレイ１００は、ｐｎ接合がＡｌy
Ｇａ1-yＡｓ層１０４のみにあるので、順方向の電流を
流すとＡｌ混晶比ｙに相当するエネルギの光が発生す
る。ｐ型拡散層へ注入された電子はＡｌxＧａ1-xＡｓ層
１０５とＡｌyＧａ1-yＡｓ層１０４の界面に形成されて
いるバリアによってＡｌxＧａ1-xＡｓ層１０５へは拡散
できず、ｐｎ接合面と積層界面の間の狭い領域に閉じこ
められる。したがって、注入された電子の密度が高くな
り再結合確率が増加し発光効率が上昇する。また、Ａｌ
zＧａ1-zＡｓ層１０３とＡｌyＧａ1-yＡｓ層１０４との
界面にもバリアが存在するのでｎ層へ注入された正孔も
狭い領域に閉じこめられ、発光効率上昇に寄与する。
Ｇａ1-yＡｓ層１０４のみにあるので、順方向の電流を
流すとＡｌ混晶比ｙに相当するエネルギの光が発生す
る。ｐ型拡散層へ注入された電子はＡｌxＧａ1-xＡｓ層
１０５とＡｌyＧａ1-yＡｓ層１０４の界面に形成されて
いるバリアによってＡｌxＧａ1-xＡｓ層１０５へは拡散
できず、ｐｎ接合面と積層界面の間の狭い領域に閉じこ
められる。したがって、注入された電子の密度が高くな
り再結合確率が増加し発光効率が上昇する。また、Ａｌ
zＧａ1-zＡｓ層１０３とＡｌyＧａ1-yＡｓ層１０４との
界面にもバリアが存在するのでｎ層へ注入された正孔も
狭い領域に閉じこめられ、発光効率上昇に寄与する。
【００３３】発生した光は、ＡｌxＧａ1-xＡｓ層１０５
のエネルギバンドギャップが発光波長のエネルギよりも
大きいので、ＡｌxＧａ1-xＡｓ層１０５では吸収されな
い。また、ＧａＡｓ層１０６の層厚を薄くすれば、例え
ば５００Åとすれば吸収量は非常に小さく外部への取り
出し効率も向上する。
のエネルギバンドギャップが発光波長のエネルギよりも
大きいので、ＡｌxＧａ1-xＡｓ層１０５では吸収されな
い。また、ＧａＡｓ層１０６の層厚を薄くすれば、例え
ば５００Åとすれば吸収量は非常に小さく外部への取り
出し効率も向上する。
【００３４】半絶縁性又はノンドープＧａＡｓ層１０６
のＺｎ拡散領域は、オーミックコンタクト層として機能
している。ＡｌＧａＡｓはＡｌ混晶比が大きい場合には
Ａｌの酸化によってオーミックコンタクトがとり難くな
るが、Ｚｎ拡散によるＰ型ＧａＡｓ領域１２１（すなわ
ちＧａＡｓ層１０６内のＺｎ拡散領域）があることによ
ってＡｌxＧａ1-xＡｓ層１０５のＡｌ混晶比ｘによらず
常にオーミックコンタクトが形成できる。
のＺｎ拡散領域は、オーミックコンタクト層として機能
している。ＡｌＧａＡｓはＡｌ混晶比が大きい場合には
Ａｌの酸化によってオーミックコンタクトがとり難くな
るが、Ｚｎ拡散によるＰ型ＧａＡｓ領域１２１（すなわ
ちＧａＡｓ層１０６内のＺｎ拡散領域）があることによ
ってＡｌxＧａ1-xＡｓ層１０５のＡｌ混晶比ｘによらず
常にオーミックコンタクトが形成できる。
【００３５】半絶縁性又はノンドープＧａＡｓ層１０６
を高抵抗（半絶縁性）半導体層として形成してあるの
で、Ｚｎを拡散しても半絶縁性又はノンドープＧａＡｓ
層１０６にはＺｎ拡散によるＰ型の導通層が形成される
だけでｐｎ接合は形成されない。もしも、半絶縁性又は
ノンドープＧａＡｓ層１０６層が例えばｎ型層であれ
ば、Ζｎ拡散によってｐｎ接合が形成され、電流は表面
ＧａＡｓ層へ注入されて発光効率が減少する。同様にＡ
ｌxＧａ1-xＡｓ層１０５を半絶縁性としているので、Ｚ
ｎを拡散しても導通層のみが形成されているので発光に
は寄与しない。したがって、ＡｌyＧａ1-yＡｓ層以外の
ＡｌyＧａ1-yＡｓ層よりもバンドギャップの小さい層
（本実施形態の例で最表面層が半絶縁性ではなく、ｎ型
ＧａＡｓ層であった場合には、ｎ型ＧａＡｓ層）Ｚｎ選
択拡散によって形成されたｐｎ接合に電流が流れないよ
うな構造を設ける必要がないので、素子構造が簡単にな
る。したがって、作製プロセスも簡単になる。
を高抵抗（半絶縁性）半導体層として形成してあるの
で、Ｚｎを拡散しても半絶縁性又はノンドープＧａＡｓ
層１０６にはＺｎ拡散によるＰ型の導通層が形成される
だけでｐｎ接合は形成されない。もしも、半絶縁性又は
ノンドープＧａＡｓ層１０６層が例えばｎ型層であれ
ば、Ζｎ拡散によってｐｎ接合が形成され、電流は表面
ＧａＡｓ層へ注入されて発光効率が減少する。同様にＡ
ｌxＧａ1-xＡｓ層１０５を半絶縁性としているので、Ｚ
ｎを拡散しても導通層のみが形成されているので発光に
は寄与しない。したがって、ＡｌyＧａ1-yＡｓ層以外の
ＡｌyＧａ1-yＡｓ層よりもバンドギャップの小さい層
（本実施形態の例で最表面層が半絶縁性ではなく、ｎ型
ＧａＡｓ層であった場合には、ｎ型ＧａＡｓ層）Ｚｎ選
択拡散によって形成されたｐｎ接合に電流が流れないよ
うな構造を設ける必要がないので、素子構造が簡単にな
る。したがって、作製プロセスも簡単になる。
【００３６】また、ＡｌxＧａ1-xＡｓ層とＡｌyＧａ1-y
Ａｓ層の界面の障壁によってその界面とｐｎ接合面（拡
散フロント）の間に注入された電子を閉じこめることが
できるので、ＡｌxＧａ1-xＡｓ層とＡｌyＧａ1-yＡｓ層
の界面と深さ方向の拡散フロント間の距離を電子の平均
自由工程よりも小さくとっても効率よく再結合させるこ
とがでる。したがって、各エピタキシャル層の厚さを小
さくすることが可能である。
Ａｓ層の界面の障壁によってその界面とｐｎ接合面（拡
散フロント）の間に注入された電子を閉じこめることが
できるので、ＡｌxＧａ1-xＡｓ層とＡｌyＧａ1-yＡｓ層
の界面と深さ方向の拡散フロント間の距離を電子の平均
自由工程よりも小さくとっても効率よく再結合させるこ
とがでる。したがって、各エピタキシャル層の厚さを小
さくすることが可能である。
【００３７】半導体積層構造の層厚を薄くして、選択拡
散深さを浅くすることによって、容易にお互いに絶縁さ
れ電気的に独立した素子配列を形成でき、超高密度ＬＥ
Ｄアレイ、例えば、１２００ＤＰＩ（ピッチ間隔＝２
１．２ミクロン）の作製が可能である。
散深さを浅くすることによって、容易にお互いに絶縁さ
れ電気的に独立した素子配列を形成でき、超高密度ＬＥ
Ｄアレイ、例えば、１２００ＤＰＩ（ピッチ間隔＝２
１．２ミクロン）の作製が可能である。
【００３８】以上説明したように、第１の実施形態に係
るＬＥＤアレイは、ｎ型ＧａＡｓ基板１０１の上にｎ型
のＧａＡｓバッファ層１０２を形成し、その上にｎ型の
ＡｌzＧａ1-zＡｓ層１０３、ｎ型のＡｌyＧａ1-yＡｓ層
１０４、半絶縁性のＡｌxＧａ1-xＡｓ層１０５及び半絶
縁性又はノンドープのＧａＡｓ層１０６を積層した構造
を備え、ＡｌzＧａ1-zＡｓ層１０３とＡｌxＧａ1-xＡｓ
層１０５のエネルギバンドギャップはＡｌyＧａ1-yＡｓ
層１０４のエネルギバンドギャップよりも少なくとも大
きくし、エネルギバンドギャップの大きい半導体層に挟
まれたエネルギバンドギャップの小さい半導体層内に深
さ方向の拡散フロントを有する選択拡散によるｐｎ接合
を形成し、オーミックコンタクトを形成する最表面層を
半絶縁性又はノンドープＧａＡｓ層にＺｎを拡散して形
成したＰ型ＧａＡｓ領域としたので、素子構造が簡単で
高発光効率の超高密度ＬＥＤアレイが可能である。
るＬＥＤアレイは、ｎ型ＧａＡｓ基板１０１の上にｎ型
のＧａＡｓバッファ層１０２を形成し、その上にｎ型の
ＡｌzＧａ1-zＡｓ層１０３、ｎ型のＡｌyＧａ1-yＡｓ層
１０４、半絶縁性のＡｌxＧａ1-xＡｓ層１０５及び半絶
縁性又はノンドープのＧａＡｓ層１０６を積層した構造
を備え、ＡｌzＧａ1-zＡｓ層１０３とＡｌxＧａ1-xＡｓ
層１０５のエネルギバンドギャップはＡｌyＧａ1-yＡｓ
層１０４のエネルギバンドギャップよりも少なくとも大
きくし、エネルギバンドギャップの大きい半導体層に挟
まれたエネルギバンドギャップの小さい半導体層内に深
さ方向の拡散フロントを有する選択拡散によるｐｎ接合
を形成し、オーミックコンタクトを形成する最表面層を
半絶縁性又はノンドープＧａＡｓ層にＺｎを拡散して形
成したＰ型ＧａＡｓ領域としたので、素子構造が簡単で
高発光効率の超高密度ＬＥＤアレイが可能である。
【００３９】本実施形態では、ＡｌxＧａ1-xＡｓ層１０
５を半絶縁性半導体層としたが、図３に示すようにｎ型
層とすることもできる。
５を半絶縁性半導体層としたが、図３に示すようにｎ型
層とすることもできる。
【００４０】図３は半絶縁性ＡｌxＧａ1-xＡｓ層１０５
を、ｎ型ＡｌxＧａ1-xＡｓ層２０１に代えた場合のＬＥ
Ｄアレイの構造を示す断面図である。ｎ型ＡｌxＧａ1-x
Ａｓ層２０１にしてもＡｌyＧａ1-yＡｓ層よりもエネル
ギバンドギャップが大きいために主として、電子はＡｌ
yＧａ1-yＡｓ層内に形成されたｐｎ接合を通してＡｌy
Ｇａ1-yＡｓ層１０４のＺｎ拡散領域へ注入されるの
で、ＡｌxＧａ1-xＡｓ層は発光には寄与せず、発光波長
はＡｌyＧａ1-yＡｓ層１０４のエネルギバンドギャップ
によって決まる。
を、ｎ型ＡｌxＧａ1-xＡｓ層２０１に代えた場合のＬＥ
Ｄアレイの構造を示す断面図である。ｎ型ＡｌxＧａ1-x
Ａｓ層２０１にしてもＡｌyＧａ1-yＡｓ層よりもエネル
ギバンドギャップが大きいために主として、電子はＡｌ
yＧａ1-yＡｓ層内に形成されたｐｎ接合を通してＡｌy
Ｇａ1-yＡｓ層１０４のＺｎ拡散領域へ注入されるの
で、ＡｌxＧａ1-xＡｓ層は発光には寄与せず、発光波長
はＡｌyＧａ1-yＡｓ層１０４のエネルギバンドギャップ
によって決まる。
【００４１】図４はｎ側電極を基板表面に形成した場合
のＬＥＤアレイの構造を示す断面図である。図４に示す
ように、ｎ側電極２１０をｎ型のＡｌyＧａ1-yＡｓ層と
オーミックコンタクトをとるように基板表面に形成する
ことも可能である。また、ｎ型ＧａＡｓ基板１０１の代
わりにｎ型のＳｉ基板を使用することも可能である。
のＬＥＤアレイの構造を示す断面図である。図４に示す
ように、ｎ側電極２１０をｎ型のＡｌyＧａ1-yＡｓ層と
オーミックコンタクトをとるように基板表面に形成する
ことも可能である。また、ｎ型ＧａＡｓ基板１０１の代
わりにｎ型のＳｉ基板を使用することも可能である。
【００４２】第２の実施形態 図５は本発明の第２の実施形態に係るＬＥＤアレイの１
素子について構造を模式的に示す図である。本実施形態
に係るＬＥＤの構造の説明にあたり前記図１〜図４と同
一構成部分には同一符号を付している。
素子について構造を模式的に示す図である。本実施形態
に係るＬＥＤの構造の説明にあたり前記図１〜図４と同
一構成部分には同一符号を付している。
【００４３】図５において、ＬＥＤ３００は、半絶縁性
又はノンドープＧａＡｓ基板３０１、半絶縁性又はノン
ドープＧａＡｓ基板３０１上に形成した半絶縁性又はノ
ンドープＧａＡｓバッファ層３０２、半絶縁性又はノン
ドープバッファ層３０２上にエピタキシャル成長させた
半絶縁性又はノンドープＡｌzＧａ1-zＡｓ層３０３、ｎ
型のＡｌyＧａ1-yＡｓ層１０４、半絶縁性ＡｌxＧａ1-x
Ａｓ層１０５、半絶縁性又はノンドープＧａＡｓ層１０
６、Ｚｎを拡散して形成されたＺｎ拡散領域１０７、Ｚ
ｎ拡散のマスク材となる例えばＳｉＮ絶縁膜からなる層
間絶縁膜１０８、ｐ側電極１０９及びｎ側電極２１０に
より構成される。
又はノンドープＧａＡｓ基板３０１、半絶縁性又はノン
ドープＧａＡｓ基板３０１上に形成した半絶縁性又はノ
ンドープＧａＡｓバッファ層３０２、半絶縁性又はノン
ドープバッファ層３０２上にエピタキシャル成長させた
半絶縁性又はノンドープＡｌzＧａ1-zＡｓ層３０３、ｎ
型のＡｌyＧａ1-yＡｓ層１０４、半絶縁性ＡｌxＧａ1-x
Ａｓ層１０５、半絶縁性又はノンドープＧａＡｓ層１０
６、Ｚｎを拡散して形成されたＺｎ拡散領域１０７、Ｚ
ｎ拡散のマスク材となる例えばＳｉＮ絶縁膜からなる層
間絶縁膜１０８、ｐ側電極１０９及びｎ側電極２１０に
より構成される。
【００４４】ＬＥＤ３００は、半絶縁性又はノンドープ
ＧａＡｓ基板３０１の上に半絶縁性又はノンドープＧａ
Ａｓバッファ層３０２を形成し、その上に半絶縁性又は
ノンドープＡｌzＧａ1-zＡｓ層３０３、ｎ型のＡｌyＧ
ａ1-yＡｓ層１０４、半絶縁性ＡｌxＧａ1-xＡｓ層１０
５及び半絶縁性又はノンドープＧａＡｓ層１０６を積層
した構造である。積層構造のＡｌ混晶比ｘ，ｙ，ｚは、
ｘ＞ｙ，ｚ＞ｙなる関係を満たしており、ＡｌzＧａ1-z
Ａｓ層３０３とＡｌxＧａ1-xＡｓ層１０５のエネルギバ
ンドギャップはＡｌyＧａ1-yＡｓ層１０４のエネルギバ
ンドギャップよりも少なくとも大きい。
ＧａＡｓ基板３０１の上に半絶縁性又はノンドープＧａ
Ａｓバッファ層３０２を形成し、その上に半絶縁性又は
ノンドープＡｌzＧａ1-zＡｓ層３０３、ｎ型のＡｌyＧ
ａ1-yＡｓ層１０４、半絶縁性ＡｌxＧａ1-xＡｓ層１０
５及び半絶縁性又はノンドープＧａＡｓ層１０６を積層
した構造である。積層構造のＡｌ混晶比ｘ，ｙ，ｚは、
ｘ＞ｙ，ｚ＞ｙなる関係を満たしており、ＡｌzＧａ1-z
Ａｓ層３０３とＡｌxＧａ1-xＡｓ層１０５のエネルギバ
ンドギャップはＡｌyＧａ1-yＡｓ層１０４のエネルギバ
ンドギャップよりも少なくとも大きい。
【００４５】エネルギバンドギャップ差は注入したキャ
リアに対してその閉じこめの効果が得られる程度の大き
さが望ましく、約０．３ｅＶ以上とする。例えば、ｘ，
ｚ＝０．４，ｙ＝０．１５とすれば、エネルギバンドギ
ャップ差は約０．３ｅＶである。積層構造には、選択的
に形成したＺｎ拡散領域１０７がある。
リアに対してその閉じこめの効果が得られる程度の大き
さが望ましく、約０．３ｅＶ以上とする。例えば、ｘ，
ｚ＝０．４，ｙ＝０．１５とすれば、エネルギバンドギ
ャップ差は約０．３ｅＶである。積層構造には、選択的
に形成したＺｎ拡散領域１０７がある。
【００４６】Ｚｎ拡散領域１０７の深さ方向の拡散フロ
ントすなわち積層構造の積層面に略平行なｐｎ接合面
は、ｎ型ＡｌyＧａ1-yＡｓ層１０４層内にある。接合は
横方向にも形成されるがｐｎ接合はＡｌyＧａ1-yＡｓ層
１０４内にしか形成されていない。
ントすなわち積層構造の積層面に略平行なｐｎ接合面
は、ｎ型ＡｌyＧａ1-yＡｓ層１０４層内にある。接合は
横方向にも形成されるがｐｎ接合はＡｌyＧａ1-yＡｓ層
１０４内にしか形成されていない。
【００４７】ＧａＡｓ層１０６の上には、選択拡散のた
めの拡散マスク１０８がある。この拡散マスク１０８は
層間絶縁膜としても機能している。拡散マスク１０８は
例えば、ＳｉＮ膜を使用することができる。拡散が良好
に制御できれば、その他の膜、例えば、Ａｌ2Ο3、Ａｌ
Ｎ等の絶縁膜であってもよい。
めの拡散マスク１０８がある。この拡散マスク１０８は
層間絶縁膜としても機能している。拡散マスク１０８は
例えば、ＳｉＮ膜を使用することができる。拡散が良好
に制御できれば、その他の膜、例えば、Ａｌ2Ο3、Ａｌ
Ｎ等の絶縁膜であってもよい。
【００４８】このＬＥＤアレイは絶縁膜の下の半導体は
半絶縁性又はノンドープＧａＡｓ層であるので、絶縁膜
にピンホールや傷などの欠陥が多少あっても絶縁膜上に
延在しているｐ側電極１０９とｎ側半導体層との絶縁は
十分確保できる。
半絶縁性又はノンドープＧａＡｓ層であるので、絶縁膜
にピンホールや傷などの欠陥が多少あっても絶縁膜上に
延在しているｐ側電極１０９とｎ側半導体層との絶縁は
十分確保できる。
【００４９】絶縁膜１０８上には、Ｚｎ拡散領域１０７
表面とオーミックコンタクトを有するｐ側電極１０９が
ある。ｐ側電極１０９は半絶縁性又はノンドープＧａＡ
ｓ層内のＺｎ拡散領域表面とオーミックコンタクトを形
成している。ｐ側電極１０９は例えばＡｌ系の材料で形
成できる。
表面とオーミックコンタクトを有するｐ側電極１０９が
ある。ｐ側電極１０９は半絶縁性又はノンドープＧａＡ
ｓ層内のＺｎ拡散領域表面とオーミックコンタクトを形
成している。ｐ側電極１０９は例えばＡｌ系の材料で形
成できる。
【００５０】本実施形態では、前記第１の実施形態の変
形例と同様に半絶縁性ＡｌxＧａ1-xＡｓ層１０５の代わ
りにｎ型ＡｌxＧａ1-xＡｓ層とすることもできる。
形例と同様に半絶縁性ＡｌxＧａ1-xＡｓ層１０５の代わ
りにｎ型ＡｌxＧａ1-xＡｓ層とすることもできる。
【００５１】ｎ型ＡｌyＧａ1-yＡｓ層１０４の表面の一
部の領域にはｎ側電極２１０を共通電極として形成して
ある。ｎ側電極２１０は、例えばＡｕ合金を使用するこ
とができる。ｎ型電極２１０は基板最表面層の半絶縁又
はノンドープＧａＡｓ層１０６をエッチングしてｎ型Ａ
ｌxＧａ1-xＡｓ層１０５表面にコンタクトをとる、ある
いは、半絶縁又はノンドープＧａＡｓ層１０６とｎ型Ａ
ｌxＧａ1-xＡｓ層１０５の一部の領域をエッチング除去
してｎ型ＡｌyＧａ1-yＡｓ層１０４表面にコンタクトを
とることができる。
部の領域にはｎ側電極２１０を共通電極として形成して
ある。ｎ側電極２１０は、例えばＡｕ合金を使用するこ
とができる。ｎ型電極２１０は基板最表面層の半絶縁又
はノンドープＧａＡｓ層１０６をエッチングしてｎ型Ａ
ｌxＧａ1-xＡｓ層１０５表面にコンタクトをとる、ある
いは、半絶縁又はノンドープＧａＡｓ層１０６とｎ型Ａ
ｌxＧａ1-xＡｓ層１０５の一部の領域をエッチング除去
してｎ型ＡｌyＧａ1-yＡｓ層１０４表面にコンタクトを
とることができる。
【００５２】以上説明した基板構造をとるＬＥＤアレイ
においても、発光効率に対して前記第１の実施形態で説
明した効果と同様な効果を得ることができる。
においても、発光効率に対して前記第１の実施形態で説
明した効果と同様な効果を得ることができる。
【００５３】特に、第２の実施形態では、第１実施形態
におけるＧａＡｓ基板、ＧａＡバッファ層を半絶縁性と
し、ＡｌzＧａ1-zＡｓ層を半絶縁性又はノンドープ又は
ｎ型にすることにより、マトリクス駆動が可能な高発光
効率の超高密発光素子アレイができる。
におけるＧａＡｓ基板、ＧａＡバッファ層を半絶縁性と
し、ＡｌzＧａ1-zＡｓ層を半絶縁性又はノンドープ又は
ｎ型にすることにより、マトリクス駆動が可能な高発光
効率の超高密発光素子アレイができる。
【００５４】ここで、上記各実施形態に係るＬＥＤアレ
イに素子分離領域を形成することもできる。
イに素子分離領域を形成することもできる。
【００５５】図６は素子分離領域を形成したＬＥＤアレ
イの構造を示す図、図７は図６のＢ−Ｂ′矢視断面図で
あり、前記図１〜図５と同一構成部分には同一符号を付
している。
イの構造を示す図、図７は図６のＢ−Ｂ′矢視断面図で
あり、前記図１〜図５と同一構成部分には同一符号を付
している。
【００５６】図６及び図７において、４０１は半絶縁性
又はノンドープＧａＡｓ基板、４０２は半絶縁性又はノ
ンドープＧａＡｓバッファ層、４０３は半絶縁性又はノ
ンドープ又はｎ型ＡｌzＧａ1-zＡｓ層、４０４はｎ型Ａ
ｌyＧａ1-yＡｓ層、４０５は半絶縁性又はｎ型ＡｌxＧ
ａ1-xＡｓ層、４０６は半絶縁性又はノンドープＧａＡ
ｓ層、４０７は層間絶縁膜、４０８は素子の分離領域で
ある。分離領域４０８は、例えば図６に示すような単位
ブロック４１０毎に形成される。分離領域は少なくとも
半絶縁性又はノンドープＧａＡｓバッファ層に達してい
る。
又はノンドープＧａＡｓ基板、４０２は半絶縁性又はノ
ンドープＧａＡｓバッファ層、４０３は半絶縁性又はノ
ンドープ又はｎ型ＡｌzＧａ1-zＡｓ層、４０４はｎ型Ａ
ｌyＧａ1-yＡｓ層、４０５は半絶縁性又はｎ型ＡｌxＧ
ａ1-xＡｓ層、４０６は半絶縁性又はノンドープＧａＡ
ｓ層、４０７は層間絶縁膜、４０８は素子の分離領域で
ある。分離領域４０８は、例えば図６に示すような単位
ブロック４１０毎に形成される。分離領域は少なくとも
半絶縁性又はノンドープＧａＡｓバッファ層に達してい
る。
【００５７】図６に示すように半絶縁性又はノンドープ
ＡｌzＧａ1-zＡｓ層、半絶縁性又はノンドープＧａＡｓ
バッファ層及び半絶縁性又はノンドープＧａＡｓ基板に
達する素子分離領域４０８を設けて、ｎ型ＡｌyＧａ1-y
Ａｓ層４０４を複数のｐｎ接合を含むブロックに分割す
ることによって、マトリクス駆動が可能な発光素子アレ
イを作製することが可能である。この素子分離領域は少
なくとも表面の半絶縁性又はノンドープＧａＡｓ層４０
６からｎ型ＡｌyＧａ1-yＡｓ層４０４を超えて半絶縁性
又はノンドープのＧａＡｓ（バッファ）層に達するもの
である。
ＡｌzＧａ1-zＡｓ層、半絶縁性又はノンドープＧａＡｓ
バッファ層及び半絶縁性又はノンドープＧａＡｓ基板に
達する素子分離領域４０８を設けて、ｎ型ＡｌyＧａ1-y
Ａｓ層４０４を複数のｐｎ接合を含むブロックに分割す
ることによって、マトリクス駆動が可能な発光素子アレ
イを作製することが可能である。この素子分離領域は少
なくとも表面の半絶縁性又はノンドープＧａＡｓ層４０
６からｎ型ＡｌyＧａ1-yＡｓ層４０４を超えて半絶縁性
又はノンドープのＧａＡｓ（バッファ）層に達するもの
である。
【００５８】また、ｎ型電極をｎ型ＡｌyＧａ1-yＡｓ層
でオーミックコンタクトをとれば、ＡｌxＧａ1-xＡｓ層
は半絶縁層とすることも可能である。また、半絶縁性又
はノンドープＧａＡｓ基板１０１の代わりに高抵抗Ｓｉ
基板を使用することも可能である。
でオーミックコンタクトをとれば、ＡｌxＧａ1-xＡｓ層
は半絶縁層とすることも可能である。また、半絶縁性又
はノンドープＧａＡｓ基板１０１の代わりに高抵抗Ｓｉ
基板を使用することも可能である。
【００５９】第３の実施形態 図８は本発明の第３の実施形態に係る半導体素子の基本
構造を示す図である。本実施形態の説明にあたり前記図
５と同一構成部分には同一符号を付している。
構造を示す図である。本実施形態の説明にあたり前記図
５と同一構成部分には同一符号を付している。
【００６０】本実施形態では、半絶縁性ＧａＡｓ基板３
０１の上に半絶縁性のＧａＡｓバッファ層３０２、ｐ型
ＡｌzＧａ1-zＡｓ層８０１、ｎ型ＡｌyＧａ1-yＡｓ層１
０４、ｎ型のＡｌxＧａ1-xＡｓ層８０２及び半絶縁性又
はノンドープＧａＡｓ層１０６を有する積層構造へΖｎ
を選択的に拡散して形成したΖｎ拡散領域を備え、拡散
領域の深さ方向の拡散フロントがＡｌyＧａ1-yＡｓ層１
０４内に存在する。
０１の上に半絶縁性のＧａＡｓバッファ層３０２、ｐ型
ＡｌzＧａ1-zＡｓ層８０１、ｎ型ＡｌyＧａ1-yＡｓ層１
０４、ｎ型のＡｌxＧａ1-xＡｓ層８０２及び半絶縁性又
はノンドープＧａＡｓ層１０６を有する積層構造へΖｎ
を選択的に拡散して形成したΖｎ拡散領域を備え、拡散
領域の深さ方向の拡散フロントがＡｌyＧａ1-yＡｓ層１
０４内に存在する。
【００６１】この素子形態は前記図６及び図７で示した
素子分離領域を有するＬＥＤアレイを作製することが可
能である。
素子分離領域を有するＬＥＤアレイを作製することが可
能である。
【００６２】図９は本素子形態と素子分離領域を備えた
ＬＥＤアレイの断面図で、前記図６の矢視Ｂ−Ｂ′と同
等の位置の断面図である。本実施形態の素子形態を備え
たＬＥＤアレイでは、図９に示すように最表面の半絶縁
性又はノンドープＧａＡｓ層から少なくともｐ型Ａｌz
Ｇａ1-zＡｓ層８０１に達する素子分離領域を備えてい
る。
ＬＥＤアレイの断面図で、前記図６の矢視Ｂ−Ｂ′と同
等の位置の断面図である。本実施形態の素子形態を備え
たＬＥＤアレイでは、図９に示すように最表面の半絶縁
性又はノンドープＧａＡｓ層から少なくともｐ型Ａｌz
Ｇａ1-zＡｓ層８０１に達する素子分離領域を備えてい
る。
【００６３】半絶縁性又はノンドープＧａＡｓ基板とｎ
型エピタキシャル層の間にｐ型のエピタキシャル層を設
けることによって、ｐ型エピタキシャル層に達する素子
分離領域によってｎ型エピタキシャル層を適当な数の複
数のｐｎ接合を含むブロックに分離することができる。
したがって、マトリクス駆動が可能なＬＥＤアレイが作
製できる。
型エピタキシャル層の間にｐ型のエピタキシャル層を設
けることによって、ｐ型エピタキシャル層に達する素子
分離領域によってｎ型エピタキシャル層を適当な数の複
数のｐｎ接合を含むブロックに分離することができる。
したがって、マトリクス駆動が可能なＬＥＤアレイが作
製できる。
【００６４】ｐ型ＡｌzＧａ1-zＡｓ層は、ノンドープの
ＡｌzＧａ1-zＡｓ層とすることも可能である。例えば、
ΜＯＣＶＤ法によって形成されたＡｌzＧａ1-zＡｓ層は
Αｌ組成が大きい場合には、ｐ型となるので効果は前記
ｐ型とした場合と同様である。また、他の材料の場合で
ノンドープによって半絶縁性半導体層が得られる半導体
材料の場合には、前記第２の実施形態と同等の形態とな
る。
ＡｌzＧａ1-zＡｓ層とすることも可能である。例えば、
ΜＯＣＶＤ法によって形成されたＡｌzＧａ1-zＡｓ層は
Αｌ組成が大きい場合には、ｐ型となるので効果は前記
ｐ型とした場合と同様である。また、他の材料の場合で
ノンドープによって半絶縁性半導体層が得られる半導体
材料の場合には、前記第２の実施形態と同等の形態とな
る。
【００６５】以上説明したように第３の実施形態では、
半絶縁性又はノンドープＧａＡｓ基板３０１の上に半絶
縁性又はノンドープのＧａＡｓバッファ層３０２、Ａｌ
zＧａ1-zＡｓ層８０１、ｎ型ＡｌyＧａ1-yＡｓ層１０
４、ｎ型のＡｌxＧａ1-xＡｓ層８０２及び半絶縁性又は
ノンドープＧａＡｓ層１０６を有する積層構造へＺｎを
選択的に拡散して形成したΖｎ拡散領域を備え、拡散領
域の深さ方向の拡散フロントがＡｌyＧａ1-yＡｓ層１０
４内に存在する構造で、ＡｌzＧａ1-zＡｓ層８０１をｐ
型または、ノンドープとした構造なので、ｐ型エピタキ
シャル層に達する素子分離領域によってｎ型エピタキシ
ャル層を適当な数の複数のｐｎ接合を含むブロックに分
離することができる。したがって、マトリクス駆動が可
能な高発光効率のＬＥＤアレイが作製できる効果が得ら
れる。
半絶縁性又はノンドープＧａＡｓ基板３０１の上に半絶
縁性又はノンドープのＧａＡｓバッファ層３０２、Ａｌ
zＧａ1-zＡｓ層８０１、ｎ型ＡｌyＧａ1-yＡｓ層１０
４、ｎ型のＡｌxＧａ1-xＡｓ層８０２及び半絶縁性又は
ノンドープＧａＡｓ層１０６を有する積層構造へＺｎを
選択的に拡散して形成したΖｎ拡散領域を備え、拡散領
域の深さ方向の拡散フロントがＡｌyＧａ1-yＡｓ層１０
４内に存在する構造で、ＡｌzＧａ1-zＡｓ層８０１をｐ
型または、ノンドープとした構造なので、ｐ型エピタキ
シャル層に達する素子分離領域によってｎ型エピタキシ
ャル層を適当な数の複数のｐｎ接合を含むブロックに分
離することができる。したがって、マトリクス駆動が可
能な高発光効率のＬＥＤアレイが作製できる効果が得ら
れる。
【００６６】第３の実施形態例では半絶縁性又はノンド
ープＧａＡｓ基板を使用する例について説明したが、第
２の実施形態と同様に高抵抗Ｓｉ基板を使用することも
可能である。
ープＧａＡｓ基板を使用する例について説明したが、第
２の実施形態と同様に高抵抗Ｓｉ基板を使用することも
可能である。
【００６７】また、上記各実施形態では、半導体素子ア
レイとして、ＡｌxＧａ1-xＡｓを用いたＬＥＤアレイに
適用した例であるが、第１導電型のエネルギバンドギャ
ップの異なる少なくとも２層のエピタキシャル層へ第２
導電型の不純物を選択的に拡散させて作製した発光素子
アレイであればどのような半導体素子にも適用できるこ
とは言うまでもない。
レイとして、ＡｌxＧａ1-xＡｓを用いたＬＥＤアレイに
適用した例であるが、第１導電型のエネルギバンドギャ
ップの異なる少なくとも２層のエピタキシャル層へ第２
導電型の不純物を選択的に拡散させて作製した発光素子
アレイであればどのような半導体素子にも適用できるこ
とは言うまでもない。
【００６８】また、上記各実施形態に係る半導体素子ア
レイが、上述した構造をとるものであれば、どのような
構成でもよく、その製造プロセス、基板の種類、アレイ
等の個数、配置状態等は上記各実施形態に限定されな
い。
レイが、上述した構造をとるものであれば、どのような
構成でもよく、その製造プロセス、基板の種類、アレイ
等の個数、配置状態等は上記各実施形態に限定されな
い。
【００６９】
【発明の効果】本発明に係る半導体素子及び半導体素子
アレイは、少なくともエネルギバンドギャップが相対的
に大きい半導体層とエネルギバンドギャップが相対的に
小さい半導体層の積層構造を有する基板を備え、相対的
にエネルギバンドギャップが小さい半導体層に選択的に
基板面と略平行なｐｎ接合面が形成されている半導体素
子であって、基板と略平行なｐｎ接合が形成されている
半導体層は第１導電型であり、該半導体層を含む半導体
積層構造に少なくとも１層の半絶縁性又はノンドープの
半導体層を有するように構成したので、低コスト高歩留
りで量産可能な高発光効率の高密度半導体素子及び半導
体素子アレイが実現できる。
アレイは、少なくともエネルギバンドギャップが相対的
に大きい半導体層とエネルギバンドギャップが相対的に
小さい半導体層の積層構造を有する基板を備え、相対的
にエネルギバンドギャップが小さい半導体層に選択的に
基板面と略平行なｐｎ接合面が形成されている半導体素
子であって、基板と略平行なｐｎ接合が形成されている
半導体層は第１導電型であり、該半導体層を含む半導体
積層構造に少なくとも１層の半絶縁性又はノンドープの
半導体層を有するように構成したので、低コスト高歩留
りで量産可能な高発光効率の高密度半導体素子及び半導
体素子アレイが実現できる。
【図１】本発明を適用した第１の実施形態に係る半導体
素子アレイの基本構造を示す図である。
素子アレイの基本構造を示す図である。
【図２】図１のＡ−Ａ′矢視断面図である。
【図３】上記半導体素子アレイの変形例を示す断面図で
ある。
ある。
【図４】上記半導体素子アレイの変形例を示す断面図で
ある。
ある。
【図５】本発明を適用した第２の実施形態に係る半導体
素子アレイの基本構造を示す図である。
素子アレイの基本構造を示す図である。
【図６】上記半導体素子アレイの変形例を示す図であ
る。
る。
【図７】図６のＢ−Ｂ′矢視断面図である。
【図８】本発明を適用した第３の実施形態に係る半導体
素子の基本構造を示す図である。
素子の基本構造を示す図である。
【図９】上記半導体素子の変形例を示す図である。
【図１０】従来のＬＥＤの構造を模式的に示す図であ
る。
る。
【図１１】従来のシングルへテロ構造を用いたＬＥＤの
構造及びそのエネルギバンドギャップの例を示す図であ
る。
構造及びそのエネルギバンドギャップの例を示す図であ
る。
１００，３００ ＬＥＤ、１０１ ｎ型ＧａＡｓ基板、
１０２ ｎ型ＧａＡｓバッファ層、１０３ ｎ型Ａｌz
Ｇａ1-zＡｓ層、１０４ ｎ型ＡｌyＧａ1-yＡｓ層、１
０５ 半絶縁性ＡｌxＧａ1-xＡｓ層、１０６，４０６
半絶縁性又はノンドープＧａＡｓ層、１０７ Ｚｎ拡散
領域、１０８ 層間絶縁膜、１０９ ｐ側電極、１１
０，２１０ ｎ側電極、３０１ 半絶縁性又はノンドー
プＧａＡｓ基板、３０２，４０２ 半絶縁性又はノンド
ープＧａＡｓバッファ層、３０３ 半絶縁性又はノンド
ープＡｌzＧａ1-zＡｓ層、４０１ 半絶縁性又はノンド
ープＧａＡｓ基盤、４０３ ｎ型又は半絶縁性又はノン
ドープＡｌzＧａ1-zＡｓ層、４０８ 素子分離領域
１０２ ｎ型ＧａＡｓバッファ層、１０３ ｎ型Ａｌz
Ｇａ1-zＡｓ層、１０４ ｎ型ＡｌyＧａ1-yＡｓ層、１
０５ 半絶縁性ＡｌxＧａ1-xＡｓ層、１０６，４０６
半絶縁性又はノンドープＧａＡｓ層、１０７ Ｚｎ拡散
領域、１０８ 層間絶縁膜、１０９ ｐ側電極、１１
０，２１０ ｎ側電極、３０１ 半絶縁性又はノンドー
プＧａＡｓ基板、３０２，４０２ 半絶縁性又はノンド
ープＧａＡｓバッファ層、３０３ 半絶縁性又はノンド
ープＡｌzＧａ1-zＡｓ層、４０１ 半絶縁性又はノンド
ープＧａＡｓ基盤、４０３ ｎ型又は半絶縁性又はノン
ドープＡｌzＧａ1-zＡｓ層、４０８ 素子分離領域
フロントページの続き (72)発明者 清水 孝篤 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内
Claims (10)
- 【請求項１】 少なくともエネルギバンドギャップが相
対的に大きい半導体層の下にエネルギバンドギャップが
相対的に小さい半導体層の積層構造を有する基板を備
え、相対的にエネルギバンドギャップが小さい半導体層
に選択的に基板面と略平行なｐｎ接合面が形成されてい
る半導体素子であって、 基板と略平行なｐｎ接合面が形成されている半導体層は
第１導電型であり、該半導体層を含む半導体積層構造に
少なくとも１層の半絶縁性又はノンドープの半導体層を
有することを特徴とする半導体素子。 - 【請求項２】 前記第１導電型半導体層は、ｎ型半導体
層であり、第２導電型不純物を選択的に拡散してｐｎ接
合が形成されていることを特徴とする請求項１記載の半
導体素子。 - 【請求項３】 前記第２導電型不純物は、Ｚｎであるこ
とを特徴とする請求項２記載の半導体素子。 - 【請求項４】 前記半導体層は、エピタキシャル化合物
半導体層であることを特徴とする請求項１、２又は３の
何れかに記載の半導体素子。 - 【請求項５】 前記半導体層は、ＡｌxＧａ1-xＡｓ層
（ｘ≧０）であることを特徴とする請求項１、２又は３
の何れかに記載の半導体素子。 - 【請求項６】 基板と略平行なｐｎ接合面が形成されて
いる相対的にエネルギバンドギャップが小さい半導体層
の少なくとも上と下にエネルギバンドギャップが少なく
とも相対的に大きい半導体層を有する積層構造を備えた
半導体素子において、 最表面半導体層で、該半導体層の第２導電型不純物の拡
散領域に電極とオーミックコンタクトが形成されている
半導体層がノンドープまたは半絶縁性ＧａＡｓ層である
ことを特徴とする半導体素子。 - 【請求項７】 前記相対的にエネルギバンドギャップが
大きい半導体層が相対的にエネルギバンドギャップが小
さい半導体層と同一導電型の半導体層であることを特徴
とする請求項１、２、３、４、５又は６の何れかに記載
の半導体素子。 - 【請求項８】 前記エネルギバンドギャップが相対的に
小さい半導体層とそのエネルギバンドギャップが相対的
に小さい半導体層の上に形成した相対的にエネルギバン
ドギャップが大きい半導体層は第１導電型であり、エネ
ルギバンドギャップが相対的に小さい半導体層の下に形
成した相対的にエネルギバンドギャップが大きい半導体
層はノンドープ半導体層、半絶縁性半導体層、または、
第２導電型半導体層であることを特徴とする請求項１、
２、３、４、５又は６の何れかに記載の半導体素子。 - 【請求項９】 前記基板ウエハがＧａＡｓ基板またはＳ
ｉ基板であることを特徴とする請求項１、２、３、４、
５、６、７又は８の何れかに記載の半導体素子。 - 【請求項１０】 複数の半導体素子を所定列に配置した
半導体素子アレイにおいて、 前記半導体素子は、請求項１、２、３、４、５、６、
７、８又は９の何れかに記載の半導体素子であることを
特徴とする半導体素子アレイ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32589097A JP3813010B2 (ja) | 1997-06-09 | 1997-11-27 | 発光ダイオード素子及び発光ダイオード素子アレイ |
| US09/093,609 US6180961B1 (en) | 1997-06-09 | 1998-06-09 | Light emitting semiconductor device with stacked structure |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15086997 | 1997-06-09 | ||
| JP9-150869 | 1997-06-09 | ||
| JP32589097A JP3813010B2 (ja) | 1997-06-09 | 1997-11-27 | 発光ダイオード素子及び発光ダイオード素子アレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1168149A true JPH1168149A (ja) | 1999-03-09 |
| JP3813010B2 JP3813010B2 (ja) | 2006-08-23 |
Family
ID=26480320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32589097A Expired - Lifetime JP3813010B2 (ja) | 1997-06-09 | 1997-11-27 | 発光ダイオード素子及び発光ダイオード素子アレイ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6180961B1 (ja) |
| JP (1) | JP3813010B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190004502A (ko) * | 2017-07-04 | 2019-01-14 | 주식회사콘스탄텍 | 마이크로 발광소자 및 이를 이용한 풀컬러 디스플레이 장치 |
| KR20190104126A (ko) * | 2019-08-29 | 2019-09-06 | 주식회사콘스탄텍 | 마이크로 발광소자 및 이를 이용한 풀컬러 디스플레이 장치 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000052742A1 (en) * | 1999-03-01 | 2000-09-08 | Sensors Unlimited Inc. | Epitaxially grown p-type diffusion source for photodiode fabrication |
| JP2003188411A (ja) * | 2001-12-20 | 2003-07-04 | Oki Degital Imaging:Kk | 発光半導体装置及びその製造方法 |
| JP4148764B2 (ja) * | 2002-12-03 | 2008-09-10 | 株式会社沖データ | 半導体発光装置用半導体エピタキシャル構造および半導体発光装置 |
| US7573074B2 (en) * | 2006-05-19 | 2009-08-11 | Bridgelux, Inc. | LED electrode |
| JP5195452B2 (ja) * | 2009-01-22 | 2013-05-08 | ソニー株式会社 | 発光素子 |
| JP2015056504A (ja) * | 2013-09-11 | 2015-03-23 | 株式会社東芝 | 光結合装置および発光素子 |
| TWI622188B (zh) * | 2016-12-08 | 2018-04-21 | 錼創科技股份有限公司 | 發光二極體晶片 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3721761A1 (de) | 1987-07-01 | 1989-01-12 | Telefunken Electronic Gmbh | Leuchtdiode aus iii/v-verbindungs-halbleitermaterial |
| JPH04225577A (ja) * | 1990-12-27 | 1992-08-14 | Eastman Kodak Japan Kk | 発光ダイオード |
| JPH0945954A (ja) | 1995-07-31 | 1997-02-14 | Mitsubishi Electric Corp | 半導体素子，及び半導体素子の製造方法 |
-
1997
- 1997-11-27 JP JP32589097A patent/JP3813010B2/ja not_active Expired - Lifetime
-
1998
- 1998-06-09 US US09/093,609 patent/US6180961B1/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190004502A (ko) * | 2017-07-04 | 2019-01-14 | 주식회사콘스탄텍 | 마이크로 발광소자 및 이를 이용한 풀컬러 디스플레이 장치 |
| KR20190104126A (ko) * | 2019-08-29 | 2019-09-06 | 주식회사콘스탄텍 | 마이크로 발광소자 및 이를 이용한 풀컬러 디스플레이 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6180961B1 (en) | 2001-01-30 |
| JP3813010B2 (ja) | 2006-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4023893B2 (ja) | 発光素子アレイ及び発光素子 | |
| JP3813010B2 (ja) | 発光ダイオード素子及び発光ダイオード素子アレイ | |
| JP2002050790A (ja) | 化合物半導体発光ダイオードアレイ | |
| JPH04225577A (ja) | 発光ダイオード | |
| JP4150909B2 (ja) | 発光ダイオード | |
| JP4114236B2 (ja) | 半導体発光装置 | |
| JP2000323750A (ja) | 発光ダイオードアレイ | |
| US6881978B2 (en) | Semiconductor epitaxial structure and semiconductor light-emitting device | |
| JP2000022206A (ja) | 半導体発光装置 | |
| JP7373435B2 (ja) | 半導体発光素子 | |
| JP3633018B2 (ja) | 半導体発光装置 | |
| JP3717284B2 (ja) | 発光素子、発光素子アレイ及び発光素子の製造方法 | |
| KR101916369B1 (ko) | 발광 다이오드 | |
| JP2003017739A (ja) | 発光ダイオードアレイ | |
| US6063644A (en) | Light-emitting element and array with etched surface, and fabrication method thereof | |
| JPH09129933A (ja) | 発光素子 | |
| JP3886345B2 (ja) | 発光ダイオードアレイ | |
| JP2002009331A (ja) | 発光ダイオードアレイ | |
| JP4126757B2 (ja) | 半導体発光装置およびｌｅｄアレイ | |
| JP3488783B2 (ja) | 発光ダイオードアレイ | |
| JPH10181077A (ja) | 発光ダイオードアレイ | |
| JP3450992B2 (ja) | 半導体発光装置 | |
| JP3891833B2 (ja) | 半導体装置及びｌｅｄアレイ | |
| JPH06268331A (ja) | 半導体発光装置 | |
| JPH09283793A (ja) | 発光素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030805 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060530 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |