JPS62213174A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62213174A
JPS62213174A JP5544886A JP5544886A JPS62213174A JP S62213174 A JPS62213174 A JP S62213174A JP 5544886 A JP5544886 A JP 5544886A JP 5544886 A JP5544886 A JP 5544886A JP S62213174 A JPS62213174 A JP S62213174A
Authority
JP
Japan
Prior art keywords
layer
indium
gallium arsenide
gaas
electron gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5544886A
Other languages
English (en)
Inventor
Masataka Hoshino
雅孝 星野
Kunihiko Kodama
邦彦 児玉
Kuninori Kitahara
邦紀 北原
Masashi Ozeki
尾関 雅志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5544886A priority Critical patent/JPS62213174A/ja
Publication of JPS62213174A publication Critical patent/JPS62213174A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 この発明は、2次元電子ガスをチャネルとする半導体装
置にかかり、 砒化ガリウム層に積層するドナー不純物を含む半導体層
として、該砒化ガリウム層に格子整合する組成比よりイ
ンジウムを多く含み、ドナー準位が浅い燐化インジウム
ガリウム層を用いることにより、 該2次元電子ガスの密度増大と安定性向上とを達成し、
該半導体装置の特性を向上するものである。
〔産業上の利用分野〕
本発明は半導体装置、特に空間分離ドーピングと界面量
子化による高移動度のキャリアをチャネルとする例えば
高電子移動度電界効果トランジスタ(IIEMT)等の
半導体装置の改善に関する。
例えばHEMTは、ノンドープの砒化ガリウム(GaA
S)層とn型砒化アルミニウムガリウム(AIGaAs
)ffi等のへテロ接合界面近傍に2次元状態の電子を
形成し、不純物をドーピングする領域とキャリアが移動
する領域とを空間的に分離してキャリア移動度の増大を
実現しており、高速デバイスとして強い期待が寄せられ
ているが、なおその特性の安定性向上が要望されている
〔従来の技術〕
空間分離ドーピングとキャリアの界面量子化により高移
動度を実現している半導体装置の例として、HEhTの
一例の模式側断面図を第5図に示す。
半絶縁性GaAs基板11上に、ノンドープのi型Ga
As層12と、これより電子親和力が小さく例えば濃度
2xlQlsam−’程度のドナー不純物がドープされ
たn型AlxGa、xAsAlB12設けられ、このn
型AlGaAs層13からi形GaAs層12へ遷移し
た電子によってペテロ接合界面近傍に2次元電子ガス1
2eが形成される。この2次元電子ガス12eは不純物
散乱による移動度低下が殆どなく、格子散乱が減少する
例えば77に程度以下の低温において最も高い移動度が
得られる。
この半導体基体上にソース、ドレイン電極15とゲート
電極14を設け、ゲート電極14によるショットキ空乏
層で2次元電子ガス12eの面密度を制御してトランジ
スタ動作が行われる。
この構造において、n型A 1 )(Ga 、 −、A
s電子供給層13とi形GaAsチャネル層12との伝
導帯のエネルギー準位差が少ない場合には2次元電子ガ
ス12eの面密度Nsが小さくなるために、通常伝導帯
の準位差を0.24eV程度以上、従ってn型AlXG
a1−、As電子供給層13のAI組成比Xを0.3程
度以上とすることが望ましい。
しかしながら他方において、Al)(Gap−xAsの
AI組成比Xに対する錫(Sn)のドナーイオン化エネ
ルギーの相関を示す第6図に見られる如<、AI組成比
Xが0.25程度より大きいときには、ドープしたシリ
コン(Si)、Sn等のドナー準位が急激に深くなる。
このドナー準位の変化は第7図を参照して下記の様に理
解される。なお第7図はAID(Gap−Jsの伝導帯
の1点、L点、X点のエネルギー準位を実線で、これに
付随するドナー準位d「、dL、dXを破線で示す図で
ある。AI、lGal−、Asの最も浅いドナー準位は
、x=0からdLの準位がL点の準位と交差するx=0
.25近傍まではdr、これを越えればdL、更にdX
の準位がdLの準位と交差するx−0,5近傍以上では
dXであるが、x#0.25近傍まではdrと1点との
準位差が僅少であるためにドナー準位が浅く、x=0.
25近傍の交差点を越えればdLと1点との準位差が急
激に拡大し、1点、L点、X点の準位が交差するx#0
.45近傍で伝導帯底との準位差が最大となるために第
6図の様にドナー準位が変化する。
この八1xGar−xAsの深いドナー準位は、200
に程度以下で赤外線が入射すれば電子が伝導帯に励起さ
れ、光照射を停止しても伝導電子がドナー準位に落ちな
いPPC(pgrsistent photo con
ductivity)等の現象を示してDXセンターと
呼ばれるが、これにより、ドーピング量を増加しても高
いキャリア濃度が得られない。
更に第4図に)IEMTの電子移動度μ、及び2次元電
子ガス面密度Nsの1例を環境温度を横軸として図示す
る様に、例えば八lo、 3Gao、 Js/GaAs
からなるHEMTでは、低温における2次元電子ガス面
密度Nsの低下、従って伝達コンダクタンスg、の低下
が現れ、また同図に光を照射した”明”と光を遮断した
”暗”とを比較図示する様に、光が入射したり、ホット
エレクトロンがチャネルからAlGaAs層に飛び込む
ことにより、2次元電子ガス面密度Ns、電子移動度μ
7、閾値電圧Vth等が変動する現象が現れ、低周波雑
音の原因ともなっている。
上述のへ1)lGal−xAs内の深いドナー準位に起
因する問題に対処するために、本特許出願人は先に特願
昭58−195579により、電子供給層をGaAsチ
ャネル層に格子整合する燐化インジウムガリウム(Ga
XIn+−gP; x #0.52)によって形成する
HEMTを提供している。
Gao、 5zlno、 411P混晶ではAlGaA
sに比較して深いドナー準位が桁違いに少なく、かつ正
常のドナー準位も非常に浅い。加えてバンドギャップが
AlGaAsより広(伝導帯のエネルギー準位差が大き
くなり、第4図に例示する如く2次元電子ガス面密度N
sを増大し、その低温における低下、明暗による差を低
減することができる。
〔発明が解決しようとする問題点〕
前記発明によるGao、5zIno、naP/GaAs
  HEMTは、AlGaAs/GaAs −HEMT
に比較して顕著な特性の改善を実現しているが、Ga6
.5□Ino、naP混晶も不純物ドーピング量を増加
すればこれに伴って深いドナー準位が増加し、前記第4
図に示す様な変動を示す。
高速電子計算機、マイクロ波通信等への利用が強く要望
されているHEMT、或いはその他の高移動度半導体装
置にこの様な不安定性が残ることは看過し得す、十分な
解決が必要である。
〔問題点を解決するための手段〕
前記問題点は、砒化ガリウム層と、該砒化ガリウム層に
格子整合する組成比よりインジウムを多く含み、かつド
ナー不純物を含む燐化インジウムガリウム層とが積層さ
れ、 該砒化ガリウム層の該燐化インジウムガリウム層との界
面近傍に、該燐化インジウムガリウム層から遷移する電
子により2次元電子ガスが形成されてなる本発明による
半導体装置により解決される。
〔作 用〕
本発明によれば、GaXIn + −、P/GaAs系
の空間分離ドーピング、界面量子化構造において、その
GaxInl−xP電子供給層をGaAs層と格子整合
する組成X#0.52よりInが多い組成に故意にずら
すことにより、下記の如く深いドナー準位の生成を十分
に抑制して前記問題点を解決している。
第1図はGa)BIn+−xPの伝導帯の1点、L点、
X点のエネルギー準位を実線で、L点に付随するドナー
準位dLを破線で示す。GaAsに格子整合するGaX
1n+−xPの組成x=0.52において、最も浅いド
ナー準位dLと伝導帯の1点との準位差Eat、#80
meVであるが、このドナー準位dLは図示の如くx=
0.40で伝導帯の1点の準位と交差し、これよりIn
が多い組成比では深いドナー準位を生じなくなる。
この様に組成比をずらした場合には格子不整合によるミ
スフィツト転移の発生が懸念されるが、通常2 XIO
”cm−’程度以上の高濃度にドーピングするGaX1
n+−XP層の2次元電子ガス形成に必要な厚さは30
nm程度以下であり、また例えばHEMTではこの層を
全て空乏化させる条件から厚さが40nm程度以下に限
られるために、格子定数の差(GaAs #5.65人
、Gao、 tlno、 6P # 5.70人)は応
力変形によって吸収され、界面に界面散乱や深い準位を
作る転移を生ずることはない。
なお第2図にGaの組成比Xに対応して、応力を受けな
い場合を破線で、応力を受けた状態を実線で示す如く、
上述の応力変形によりGa)IIn、−XPのバンドギ
ャップエネルギーE、が変化するが、例えばX=0.4
の場合にEg = 1 、76eVで、GaAsに対し
2次元電子ガス形成に十分な伝導帯準位差が得られ、か
つこのシフト量は応力を受けない状態の175程度でド
ナー準位に対する影響は無視できる。
〔実施例〕
以下本発明を実施例により具体的に説明する。
第3図はHEMTにかかる本発明の実施例を示す模式側
断面図であり、1は半絶縁性GaAs基板、2は厚さ例
えば1Ino程度のノンドープのGaAs層、3は例え
ば濃度2 XIOIacm−3にSiをドープし、厚さ
40nm程度のn型Ga0.44no、 bP層、2e
は2次元電子ガス、4はゲート電極、5はソース、ドレ
イン電極、5Aは合金化領域である。
本実施例のGaAsJtiJ2及びn型Gao、 1I
no、 bPP2O成長は気相成長法を適用している。
すなわち例えば成長装置内にガリウム(Ga)とインジ
ウム(In)とを分離して収容し、GaAs層2の成長
は水素(H2)を塩化砒素(AsC13)中でバブリン
グさせた混合ガスをGa側のみに通し、Gao、 4i
ne、 6P層3の成長は水素(nz)を塩化燐(PC
l3)中でバブリングさせた混合ガスを、温度に応じて
選択した流量比でGa側とIn側とに通し、かつ5nm
程度成長後にモノシラン(S i Ht)を添加する。
なお■族元素を水素化物で供給してもよく、またを機金
属熱分解気相成長方法を適用してもよい。
この半導体基体上に、ゲート電極4を例えばアルミニウ
ム(AI)を用いて、ソース、ドレイン電極5を例えば
金ゲルマニウム/金(AuGe/Au) ’c用いて配
設する。
第4図に前記各従来例と比較して、本実施例の電子移動
度μ7及び2次元電子ガス面密度Nsの1例を環境温度
を横軸として図示する。
電子面密度Nsの低温における低下、明暗による変動が
大きいAlo、 3Ga、、 tAs/GaAs、この
現象がなお残存するGao、 5zIno、 4sP/
GaAsに比較して、本実施例では、電子面密度Nsが
低温で低下せず最大値を保ち、かつ明暗による変動が現
れず本発明の効果が実証されている。
以上の説明ではGaxIn+−xP層のGaの組成比X
を0.4としているが、この近傍で組成比Xを選択する
ことができる。ただし深いドナー準位が形成されなくな
る限界値より小さいX値ではドナー準位はほぼ一定で、
伝導帯のエネルギー準位差が減少する不利益が次第に大
きくなる。またこの限界値より大きいX値ではドナー準
位の深さが急激に増大し、本発明の効果が減殺される。
また本発明はHEMTにその適用を限られるものではな
く、例えば速度変調トランジスタ(Veloci ty
−Modulation Transistor、 H
,5akaki: Jpn、J、Appl。
Phys、 Vol、21.No、6.1982年6月
)、単量子井戸トランジスタ(Single Quan
tum Well Transistor+C,Ham
aguchi他: Jpn、J、Appl、Phys、
 Vol、23.No、3゜1984年3月)等の空間
分離ドーピングと界面量子化による高移動度のキャリア
を利用する半導体装置全般に適用することが可能である
〔発明の効果〕
以上説明した如く本発明によれば、空間分離ドーピング
と界面量子化による2次元電子ガスの密度増大と、OX
センターに起因するその変動の抑止とが実現され、)I
EMT等の半導体装置の特性、安定性の向上、雑音の低
減等が達成される。
【図面の簡単な説明】
第1図はGa1nPのエネルギー準位を示す図、第2図
はGaInPのバンドギャップエネルギーに対する応力
の作用を示す図、 第3図はHEMTにかかる本発明の実施例の模式側断面
図、 第4図は実施例及び従来例の電子移動度及び電子面密度
の比較図、 第5図はHEMTの従来例の模式側断面図、第6図はA
lGaAsのSnドナーイオン化エネルギーを示す図、 第7図はAlGaAsのエネルギー準位を示す図である
。 図において、 1は半絶縁性GaAs基板、 2はノンドープのGaAs層、 2eは2次元電子ガス、 3はn型Gao、aIno、aP N、4はゲート電極
、 5はソース、ドレイン電極、 5^は合金化領域を示す。 InP             e(IF6テバ7?
P/)LネルN′−準 11と第 1 目 HEMTtsかかる大、施f列め捩氏狽°1辿′命n第
3.  l!1 呂EMTめ花夫f列の模式段゛1町面回第 5 層 賓千才多動演及び・電子[有]宛か比較図第4 図 茅 7 図

Claims (1)

  1. 【特許請求の範囲】 砒化ガリウム層と、該砒化ガリウム層に格子整合する組
    成比よりインジウムを多く含み、かつドナー不純物を含
    む燐化インジウムガリウム層とが積層され、 該砒化ガリウム層の該燐化インジウムガリウム層との界
    面近傍に、該燐化インジウムガリウム層から遷移する電
    子により2次元電子ガスが形成されてなることを特徴と
    する半導体装置。
JP5544886A 1986-03-13 1986-03-13 半導体装置 Pending JPS62213174A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5544886A JPS62213174A (ja) 1986-03-13 1986-03-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5544886A JPS62213174A (ja) 1986-03-13 1986-03-13 半導体装置

Publications (1)

Publication Number Publication Date
JPS62213174A true JPS62213174A (ja) 1987-09-19

Family

ID=12998882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5544886A Pending JPS62213174A (ja) 1986-03-13 1986-03-13 半導体装置

Country Status (1)

Country Link
JP (1) JPS62213174A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521404A (en) * 1992-11-30 1996-05-28 Fujitsu Limited Group III-V interdiffusion prevented hetero-junction semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521404A (en) * 1992-11-30 1996-05-28 Fujitsu Limited Group III-V interdiffusion prevented hetero-junction semiconductor device

Similar Documents

Publication Publication Date Title
US5144378A (en) High electron mobility transistor
US7566898B2 (en) Buffer architecture formed on a semiconductor wafer
EP0477515B1 (en) Heterojunction field effect transistor with monolayer in channel region
US5770868A (en) GaAs substrate with compositionally graded AlGaAsSb buffer for fabrication of high-indium fets
US5831296A (en) Semiconductor device
US5049951A (en) Superlattice field effect transistor with monolayer confinement
EP0594442A2 (en) Schottky junction device
WO1987001522A1 (en) Semiconductor device
US5075744A (en) GaAs heterostructure having a GaAsy P1-y stress-compensating layer
KR950003946B1 (ko) 전계효과트랜지스터
JPH0312769B2 (ja)
JPS62213174A (ja) 半導体装置
JP3158467B2 (ja) InAlAs/InGaAsヘテロ接合構造電界効果トランジスタ
JP2001111037A (ja) 半導体ウェハ及び電界効果トランジスタ
JP2557373B2 (ja) 化合物半導体装置
JPH0260225B2 (ja)
JP2730511B2 (ja) ヘテロ接合電界効果トランジスタ
JPH04343438A (ja) 電界効果トランジスタ
JPH0669248A (ja) 電界効果トランジスタ及びその製造方法
JPS62266873A (ja) 半導体装置
JPS62264672A (ja) 半導体装置
JPS63228763A (ja) 半導体装置
JPH06196507A (ja) 半導体装置
JP3275894B2 (ja) GaInP系積層構造体の製造方法
Agahi et al. High-quality two-dimensional electron gas in Al/sub x/Ga/sub 1-x/As/GaAs heterostructures by LP-OMVPE