JP2000277830A

JP2000277830A - 半導体薄膜素子

Info

Publication number: JP2000277830A
Application number: JP11084504A
Authority: JP
Inventors: Ichiro Shibazaki; 一郎柴崎; Atsushi Okamoto; 岡本　　敦; Arata Ashihara; 新芦原
Original assignee: Asahi Chemical Industry Co Ltd
Current assignee: Asahi Chemical Industry Co Ltd
Priority date: 1999-03-26
Filing date: 1999-03-26
Publication date: 2000-10-06

Abstract

(57)【要約】【課題】電子移動度の低下を最小限に抑えつつ、抵抗
の温度依存性を低減させ、さらに薄膜製作の再現性や制
御性に優れたｎ型ドーパントを含むＩｎＳｂ薄膜を用い
た半導体薄膜素子を提供する。【解決手段】基板上に直接的にまたは有機物絶縁層を
介して間接的に積層された III−Ｖ族化合物半導体薄膜
層を動作層とし、該動作層中もしくは該動作層と隣接し
た電気抵抗の高い層中にＳｎを含ませ、前記動作層中の
伝導電子濃度を２×１０¹⁶ｃｍ^-3以上とした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、磁気センサーに用
いて好適な半導体薄膜素子に関する。

【０００２】

【従来の技術】ＩｎＳｂ，ＩｎＡｓなどの III−Ｖ族化
合物半導体材料は、電子移動度が大きいために、これら
の材料を感磁部に使用することにより、ホール素子や磁
気抵抗素子などの磁気センサに応用されている。また、
Ｉｎ_x Ｇａ_1-x Ａｓ，Ａｌ_x Ｇａ_1-x Ａｓ，Ｉｎ_x Ｇａ
_1-x Ｐなどを動作層とするＨＥＭＴやＨＢＴなどの高速
トランジスタにも III−Ｖ族化合物半導体材料が用いら
れている。

【０００３】しかしながら、Ｉｎ_x Ｇａ_1-x Ａｓ_y Ｓｂ
_1-y （０≦ｘ≦１，０≦ｙ≦１）で規定される化合物半
導体、または、例で示すとＩｎＳｂやＩｎＡｓは、バン
ドギャップエネルギーが狭い材料であるため、室温付近
で電子濃度の温度依存性が大きく、それゆえ、電気抵抗
値の温度依存性が大きいという問題があった。

【０００４】この問題を解決するため、動作層である I
II−Ｖ族化合物半導体薄膜層に、分子線エピタキシー法
を用いて、不純物をドープすることが行われている（特
願平１０−２３９２２５）。ｎ型不純物をドープするこ
とにより、室温付近における電子濃度の温度依存性を低
減することが可能となり、電気抵抗の温度依存性の低減
により、広い温度範囲で使用可能な素子を作製すること
が可能になった。

【０００５】ｎ型不純物としては、IV族元素あるいはVI
族元素を用いることができる。しかしながら、ドープ不
純物としてどの元素でも同様にドープできるというわけ
ではない。例えば、Ｓ，Ｓｅ，ＴｅなどのVI族不純物
は、分子線エピタキシー法によりドープする場合は、蒸
気圧が高いために、ドーパントのソースであるＫセル温
度を低温度で制御する必要がある。しかし、結晶成長に
最適な基板ヒーターの温度は一般に高温であり、その輻
射でドーパントのソースであるＫセル温度が上昇してド
ーパントの蒸発が起こり、ドーパントの蒸気圧制御が大
変難しいことが問題である。

【０００６】また、Ｓｉ，Ｇｅ，ＳｎなどのIV族元素
は、Ａｌ，Ｇａ，ＩｎなどのIII 族元素を置換すること
によりｎ型ドーピングが可能になる。従来、ドーパント
としてはＳｉが用いられることが多かった。その理由
は、Ｓｉの蒸気圧は低く、基板からの輻射の影響を受け
にくく、Ｋセル温度の制御性が良いためである。しか
し、分子線エピタキシー法を用いて膜を作製する場合、
ＳｉのＫセルの温度は、１０００〜１３００℃という高
温で制御する必要がある。しかしながら、このような高
温でしか使用できないというが逆に欠点にもなってい
る。すなわち、１０００℃以上の高温のＳｉのＫセルか
ら基板への輻射により、Ｓｉセルのシャッターを開け、
ドーピングを開始した瞬間に基板温度が上昇して結晶成
長の条件を乱すという問題がある。

【０００７】また、Ｓｉは原子半径が小さいため、 III
−Ｖ族化合物半導体の格子中に侵入しやすく、活性化率
が小さいという問題もある。ここでいう活性化率とは、
ドープした不純物原子の数に対するｎ型不純物の割合の
ことである。ドーピングした不純物が、格子中に侵入し
た場合や、Ｐ，Ａｓ，ＳｂなどのＶ族元素を置換した場
合は、ｎ型キャリアにはならないため、活性化率は低下
する。活性化率が低いということは、抵抗の温度依存性
を低減させるために高濃度の不純物ドーピングをしなけ
ればならず、不純物散乱による電子移動度の低下が大き
くなる。電子移動度の低下は、磁気センサにおいては感
度の低下を意味し、高速電子デバイスにおいては高周波
特性の低下を意味する。

【０００８】さらに、活性化率が小さいことにより、も
う１つの問題が生じる。すなわち、成膜における製造上
の制御性の問題である。活性化率が小さい場合、わずか
な成長条件の違いによって活性化率が変化してしまい、
電子移動度や電子濃度の値のふれ幅が大きくなってしま
う。そのため、成長条件を精密に制御しないと、同一の
特性の膜が得られにくいという問題があった。

【０００９】

【発明が解決しようとする課題】本発明は、電子移動度
の低下を最小限に抑えつつ、抵抗の温度依存性を低減さ
せ、さらに薄膜製作の再現性や制御性に優れたｎ型ドー
パントを含むＩｎＳｂ薄膜を用いた半導体薄膜素子を提
供することを課題とする。

【００１０】

【課題を解決するための手段】前記課題を解決するた
め、各種の不純物元素のドーピングを鋭意検討した結
果、Ｉｎ_x Ｇａ_1-x Ａｓ_y Ｓｂ_1-y （０≦ｘ≦１，０≦
ｙ≦１）のドーパントとしてＳｎを用いることにより、
電子移動度の低下を最小限に抑えつつ、電気抵抗の温度
依存性を低減させることを見いだし、さらに薄膜の製作
時の制御性、再現性に優れることを見いだした。

【００１１】ドーパントとしてＳｎを用いることによ
り、５００℃以上かつ１０００℃以下のＫセル温度でド
ーパントの蒸気圧の制御が可能になった。この温度範囲
は、Ｋセル温度が基板温度からの輻射の影響を受けず、
また、Ｋセル温度から基板温度への影響も少ない温度範
囲であり、基板温度およびＫセル温度の制御性が良い。
さらに、Ｓｎは活性化率が高く安定しており、電子移動
度が格段に向上するとともに、再現性に優れることを見
いだした。

【００１２】すなわち、本発明は、基板上に直接的にま
たは有機物絶縁層を介して間接的に積層された III−Ｖ
族化合物半導体薄膜層を動作層とし、該動作層中もしく
は該動作層と隣接した電気抵抗の高い層中にＳｎを含む
ことを特徴とした半導体薄膜であって、前記動作層中の
伝導電子濃度が２×１０¹⁶ｃｍ^-3以上であることを特徴
とする半導体薄膜素子である。本発明の半導体薄膜素子
は、より詳しくは、動作層の組成がＩｎ_x Ｇａ_1-x Ａｓ
_y Ｓｂ_1-y （０≦ｘ≦１，０≦ｙ≦１）からなることを
特徴とする半導体薄膜素子である。

【００１３】さらに、本発明の半導体薄膜素子は、好ま
しくは、磁界が電流に及ぼす物理効果を利用することを
特徴とする薄膜磁気センサ素子である。この薄膜磁気セ
ンサ素子は、具体的には、ホール素子または磁気抵抗素
子である。

【００１４】本発明は、 III−Ｖ族化合物半導体薄膜動
作層の少なくとも一方の面が III−Ｖ族化合物半導体層
とヘテロ接合を形成していることを特徴とする薄膜半導
体素子をも含む。

【００１５】本発明の半導体薄膜素子は、基板温度の輻
射の影響を受けず、かつ、基板温度への影響も少ない温
度範囲である５００℃以上かつ１０００℃以下で蒸気圧
を制御できる原子を好ましいドーパントとして用いた半
導体素子である。

【００１６】さらに、本発明によれば、Ｓｎをドープす
ることにより、薄膜の特性、特に電子移動度が向上し、
従来技術では得られなかった高感度の磁気センサーや、
高速で動作する半導体素子が作製できる。

【００１７】本発明で、例えば、ＩｎＳｂにＳｎをドー
プしたとき、高い電子移動度の得られる理由の一つは、
以下のように考えられる。周期律表で、Ｉｎ、Ｓｎ、Ｓ
ｂはこの順に並んでいる。ＳｎがＩｎを置き換える場
合、陽イオン半径を比較すると、Ｉｎが０．８０オング
ストロームで、Ｓｎが０．６９オングストロームであ
り、非常に近く、ＳｎはＩｎを置き換えやすいと考えら
れる。また、ＳｎがＳｂを置き換える場合、陰イオン半
径を比較すると、Ｓｎが２．９４オングストロームで、
Ｓｂが２．５４オングストロームであり、やはり近い。
ドープされたＳｎは効率よくＩｎを置き換え、またはＳ
ｂを置き換えやすいと考えられる。このため、ドープさ
れたＳｎ原子が格子間に存在して電子が走行するための
妨害となることが少なく、高い電子移動度が得られる可
能性が大きい。また、ＩｎＡｓについても同様の可能性
がある。これが、Ｓｎをドープして高電子移動度の得ら
れる理由の一つであると、本発明者らは推定した。した
がって、Ｉｎ_x Ｇａ_1-x Ａｓ_yＳｂ_1-y （０≦ｘ≦１，
０≦ｙ≦１）の動作層組成でＩｎを含む場合は、高い電
子移動度が特に得やすい。

【００１８】

【発明の実施の形態】図１には、本発明の半導体薄膜素
子の一具体例であるホール素子を示した。ここで、
（ａ）は素子の平面図であり、（ｂ）は（ａ）のＢ−
Ｂ’線に沿う断面図である。また、図２には、本発明の
半導体薄膜素子の他の具体例である磁気抵抗素子を示し
た。ここでも、（ａ）は素子の平面図であり、（ｂ）は
（ａ）のＢ−Ｂ’線に沿う断面図である。さらに、図３
には、基板１と動作層２のみからなる、本発明の半導体
薄膜素子の基本的な薄膜構造を示した。そして、図４に
は、動作層２に隣接して半導体絶縁層３が形成されてい
る、本発明の半導体薄膜素子であるホール素子の断面構
造を示した。また、図５には、動作層７，８の上下両面
に隣接してＩｎＳｂに格子定数が近い半導体絶縁層また
は高電気抵抗層３，１３が形成されている、本発明にか
かるホール素子の断面構造を示した。さらに、図６に
は、動作層２に隣接したＩｎＳｂよりバンドギャップが
大きい半導体絶縁層もしくは高電気抵抗層１３にＳｎが
ドープされ、前記動作層２に電子を供給するように構成
されている、本発明にかかる変調ドープ構造のホール素
子の断面構造を示した。図中、符号１は基板、２はＩｎ
_x Ｇａ_1-x Ａｓ_y Ｓｂ_1-y 薄膜（動作層）、３はＧａＡ
ｓ_y Ｓｂ_1-y 等の半導体絶縁層（バッファ層）、４は金
属（配線部）、５はドープされたＳｎ原子、６はドープ
されたＳｎ原子（変調ドープ）、７はＩｎＡｓ薄膜（動
作層１）、８はＩｎＳｂ薄膜（動作層２）、１０は金属
（ショートバー電極）、１１は保護膜、１３はＧａＡｓ
_y Ｓｂ_1-y 等の半導体絶縁層（中間層）である。

【００１９】このように、電子供給層と動作層を別にす
ることにより、不純物散乱による電子移動度の低下を抑
えながら、動作層中の電子濃度を高めることができる。

【００２０】本発明の半導体薄膜素子において、動作層
に隣接する半導体絶縁層または高電気抵抗層は、一般に
Ｉｎ_x Ｇａ_1-x Ａｓ_y Ｓｂ_1-y （０≦ｘ≦１，０≦ｙ≦
１）なる組成と比較してバンドギャップが大きい層であ
り、また、好ましくは格子定数が該組成の格子定数に近
い値を有するか一致することが好ましい。

【００２１】本発明の半導体薄膜素子において、動作層
の膜厚に特に制限はないが、５ｎｍから１０ミクロンの
範囲において、素子の特性によって適宜選択される。

【００２２】また、本発明の半導体薄膜素子において、
動作層へのＳｎのドープ量は、所望の温度特性に応じて
適宜選択されるが、２×１０¹⁶ｃｍ^-3以上５×１０²⁰ｃ
ｍ^-3以下であり、さらに好ましくは、２×１０¹⁶ｃｍ^-3
以上５×１０¹⁸ｃｍ^-3以下であり、本発明にかかる半導
体薄膜素子によって磁気センサーを形成する場合のドー
プ量は、５×１０¹⁶ｃｍ^-3以上１×１０¹⁸ｃｍ^-3以下、
より好ましくは、１×１０¹⁷ｃｍ^-3以上５×１０¹⁷ｃｍ
^-3以下である。

【００２３】本発明にかかる半導体薄膜素子は、これら
の例に限られることなく、上述の記載にある素子一般に
及ぶことはもちろんである。

【００２４】

【実施例】以下、本発明素子の基板について説明する。

【００２５】Ｉｎ_x Ｇａ_1-x Ａｓ_y Ｓｂ_1-y （０≦ｘ≦
１，０≦ｙ≦１）の結晶が直接エピタキシャル成長する
基板は、本発明素子の基板として適している。本発明素
子の好適な基板としては、Ｉｎ_x Ｇａ_1-x Ａｓ_y Ｓｂ
_1-y （０≦ｘ≦１，０≦ｙ≦１）と格子定数が近いかも
しくは同一であり、絶縁性もしくは半絶縁性、あるいは
高電気抵抗の III−Ｖ属化合物半導体の単結晶または混
晶がエピタキシャル成長する基板を、挙げることができ
る。

【００２６】本発明素子の基板としては、通常、半導体
素子がつくられる表面が、平滑または鏡面研磨された基
板でよい。中でも、半絶縁性の単結晶ＧａＡｓ基板、Ｓ
ｉ単結晶基板、表面に絶縁層が形成されたＳｉ単結晶基
板、耐熱性のガラス基板、表面が鏡面研磨されたセラミ
ック基板、表面が絶縁処理されるか、または表面に絶縁
層が形成されたフェライト基板（特に残留磁化が少ない
フェライト基板）は、好ましい材料である。また、特
に、結晶面に沿った平面が形成された基板や結晶面から
１０°以下の傾きを持った単結晶基板は、エピタキシャ
ル成長性がよいので、好ましい基板である。

【００２７】さらに、表面が劈開面からなるためにきわ
めて平滑な薄いマイカ基板も、本発明素子の薄膜構造を
製作するために、好ましく、磁気増幅型の磁気センサー
基板として、好適に用いられる。この場合は、マイカ基
板上に成長した化合物半導体層が絶縁性の接着層を介し
てフェライトやセラミック基板の表面に接着されて、素
子が形成される。特に、磁気センサーでは、フェライト
基板上に素子が製作されることで、高感度での磁界の検
出が可能となるので、好ましい。本発明素子の基板の表
面の平滑度は、１０ｎｍ以下が好ましい。

【００２８】以下、Ｉｎ_x Ｇａ_1-x Ａｓ_y Ｓｂ_1-y の組
成の一例であるＩｎＳｂについて説明する。

【００２９】（実施例１）半絶縁性のＧａＡｓ基板の上
に、ＭＢＥ法を用いて１ミクロンの厚さのＩｎＳｂの成
長を行った。ドーパントとしてＳｎを用い、ＩｎＳｂの
層に均一にドーピングを行った。基板の温度は４１０
℃、ＳｎのＫセルの温度は７００℃であった。成長レー
トは１ミクロン／時間で行い、６０分間成膜した。

【００３０】膜の特性をファンデルポー法により測定し
た結果、電子移動度は４４０００ｃｍ² ／Ｖｓｅｃ、シ
ート電子濃度は７．１×１０¹²ｃｍ^-2であった。また、
この膜の抵抗の温度係数は、−０．４１％／℃であっ
た。

【００３１】次に、ドーピングの制御性を調べるため、
基板温度を変化させたときのドーピングがどうなるのか
を調べた。その結果を図７に示した。図７に見るよう
に、膜の特性（シート電子濃度）は、基板温度を変えて
も、あまり大きく変化していない。すなわち、広い条件
範囲で安定な特性の半導体薄膜が得られた。

【００３２】次に、Ｓｎの活性化率を調べた。ＳｎのＫ
セルの温度を８００℃としたとき、ファンデルポー法に
より測定した結果、電子濃度は１．５×１０¹⁸ｃｍ^-3で
あり、また、ＳＩＭＳを用いて分析した結果、ＩｎＳｂ
中のＳｎの濃度は３×１０¹⁸ｃｍ^-3であった。これらの
結果から、Ｓｎの活性化率は５０％であることが判明し
た。このことから、ＳｎはＩｎとＳｂを同じ割合で置換
しており、Ｓｎが格子間に存在せず、格子中に取り込ま
れていることが推定される。

【００３３】さらに、このＧａＡｓ基板上に形成したＩ
ｎＳｂ膜を用いて、半導体薄膜素子としてホール素子を
作製した。フォトリソグラフィーを応用し、ＩｎＳｂを
ホール素子のパターンに加工した。ここで、ＩｎＳｂ層
は塩酸系のウェットエッチングにより加工し、電極は蒸
着とリフトオフ法により形成し、保護膜はプラズマ化学
気相成長法により形成した。ダイシングの後、該ホール
素子を、ダイボンディング、ワイヤーボンディング工程
を経て、トランスファーモールド工程により樹脂でパッ
ケージ化して、ＩｎＳｂ薄膜単結晶のホール素子を作成
した。

【００３４】このホール素子の特性は、素子の入力抵抗
値が５０Ωであり、入力電圧１Ｖ、印加磁束密度５０ｍ
Ｔにおいて、ホール出力電圧９０ｍＶ、オフセット電圧
１ｍＶであり、電気抵抗の温度依存性が小さく高感度な
素子が得られた。

【００３５】また、本発明素子を磁気センサーに適用し
たホール素子では、上記素子のＧａＡｓ基板を、例え
ば、５０ミクロンの厚さに薄く研磨して、フェライトの
ような軟磁性基板を接着して磁界での感度をよくするこ
とも行われる。また、反対の面にも同様のフェライト基
板を接着して、さらに磁界での感度を上げることも行わ
れる。

【００３６】（実施例２）実施例１と同様に、ＧａＡｓ
基板上に形成したＩｎＳｂ膜を用いて、半導体薄膜素子
として磁気抵抗素子を作製した。

【００３７】フォトリソグラフィーを応用し、ＩｎＳｂ
薄膜をエッチングにより所望のパターンに形成し、さら
に、ＩｎＳｂ薄膜の表面に電流通路に直交する構造でＣ
ｕ／Ｎｉ／Ａｕの三層からなるショートバー電極をフォ
トリソグラフィーを応用したリフトオフ法により形成
し、同時にＣｕ／Ｎｉ／Ａｕの三層からなるボンディン
グ電極を形成し、ＩｎＳｂ薄膜磁気抵抗素子のパターン
をＧａＡｓ基板の表面に多数製作した。ダイシングの
後、該ＩｎＳｂ薄膜磁気抵抗素子を、ダイボンディン
グ、ワイヤーボンディング工程を経て、トランスファー
モールド工程により樹脂でパッケージ化して、ＩｎＳｂ
薄膜単結晶の磁気抵抗素子を作成した。

【００３８】この磁気抵抗素子の特性は、磁束密度１０
０ｍＴと磁束密度０Ｔにおける抵抗の変化率が１４％で
あり、電気抵抗の温度依存性は−０．３％／℃であっ
て、Ｓｎをドープしない場合の−２．０％／℃の温度依
存性に比較して小さく、高感度な素子が得られた。

【００３９】（実施例３）半絶縁性のＧａＡｓ基板の上
に、ＭＢＥ法を用いて、バッファー層として０．３ミク
ロンの厚さのＧａＡｓ_0.1 Ｓｂ_0.9 の成長を行い、続い
て、動作層として１ミクロンの厚さのＩｎＡｓ_0.1 Ｓｂ
_0.9 の成長を行った。ドーパントとしてＳｎを用いて、
動作層に均一にドーピングを行った。基板の温度は４１
０℃、ＳｎのＫセルの温度は７００℃であった。成長レ
ートは１ミクロン／時間で行い、６０分間成膜した。

【００４０】得られた薄膜の特性をファンデルポー法に
より測定した結果、電子移動度は３８０００ｃｍ² ／Ｖ
ｓｅｃ、シード電子濃度は７．４×１０¹²ｃｍ^-2であっ
た。また、この薄膜の電気抵抗の温度係数は、−０．６
２％／℃であった。

【００４１】さらに、このＧａＡｓ基板上に形成したＩ
ｎＳｂ膜を用いて、半導体薄膜素子としてホール素子を
作成した。フォトリソグラフィーを応用し、ＩｎＳｂを
ホール素子のパターンに加工した。ダイシングの後、該
ホール素子を、ダイボンディング、ワイヤーボンディン
グ工程を経て、トランスファーモールド工程により樹脂
でパッケージ化して、ＩｎＳｂ薄膜単結晶のホール素子
を形成した。

【００４２】ホール素子の特性は、素子の入力抵抗値が
６０Ωであり、入力電圧１Ｖ、印加磁束密度５０ｍＴに
おいて、ホール出力電圧８０ｍＶ、オフセット電圧１ｍ
Ｖであり、電気抵抗の温度依存性が小さい高感度な素子
が得られた。

【００４３】また、動作層に均一なドーピングをする代
わりに、バッファー層にドープしてもよく、その場合も
同様の効果が得られる。

【００４４】［比較例１］半絶縁性のＧａＡｓ基板の上
に、ＭＢＥ法を用いて１ミクロンの厚さのＩｎＳｂの成
長を行った。ドーパントとしてＳｉを用い、ＩｎＳｂの
層に均一にドーピングを行った。基板の温度は４１０
℃、ＳｉのＫセルの温度は１１１０℃であった。成長レ
ートは１ミクロン／時間で行い、６０分間成膜した。

【００４５】得られた薄膜の特性をファンデルポー法に
より測定した結果、電子移動度は３３０００ｃｍ² ／Ｖ
ｓｅｃ、シート電子濃度は７．１×１０¹²ｃｍ^-2であっ
た。また、この薄膜の電気抵抗の温度係数は、−０．４
％／℃であった。実施例１とほぼ同じような抵抗の温度
依存性を示すが、電子移動度は小さい。

【００４６】次に、ドーピングの制御性を調べるため、
基板温度を変化させたときのドーピングがどうなるかを
調べた。その結果を図７に示した。図７に見るように、
成長したＩｎＳｂ中のシート電子濃度は、Ｓｉをドープ
する場合はドーピング条件を一定にしても基板温度によ
って大きく変化している。

【００４７】一方、Ｓｎをドープする場合、ドーピング
条件が一定なら成長したＩｎＳｂ膜中のシート電子濃度
は、基板温度によらず一定であり、ドーピングは極めて
容易にできる。したがって、Ｓｎドープの制御性が極め
て安定で良いことが分かる。

【００４８】（実施例４）厚さ３０ミクロンで表面が平
滑なマイカ基板の上に、ＭＢＥ法を用いて０．８ミクロ
ンの厚さのＩｎＳｂの多結晶薄膜の成長を行った。次
に、薄膜の成長中にドーパントとしてＳｎを用い、Ｉｎ
Ｓｂの層に均一にドーピングを行った。基板の温度は４
１０℃、ＳｎのＫセルの温度は７００℃であった。成長
レートは１ミクロン／時間で行い、５０分間成膜した。

【００４９】得られた薄膜の特性をファンデルポーによ
り測定した結果、電子移動度は３９０００ｃｍ² ／Ｖｓ
ｅｃ、電子濃度は７．１×１０¹²ｃｍ^-2であった。ま
た、この膜の抵抗の温度係数は、−０．４０％／℃であ
った。

【００５０】次に、このＩｎＳｂ多結晶薄膜を厚さ０．
３ｍｍの残留磁束密度の極めて小さいソフトフェライト
であるＮｉＺｎフェライト基板上に耐熱性の樹脂により
接着した。次いで、マイカ基板を剥離し、フェライト基
板の表面に有機物の接着層によりＩｎＳｂ多結晶薄膜が
接着されたウェハー状構造体を形成した。このＩｎＳｂ
薄膜をフォトリソグラフィーを応用し、所望のパターン
にエッチング加工し、次いで、フォトグラフィーを応用
したリフトオフ法により、所要の部位に４個の電極を形
成した。この４個の電極は、金ワイヤーによるボンディ
ングのためのＣｕ／Ｎｉ／Ａｕの三層からなり、表面に
は金層があり、ＩｎＳｂに接するオーミック電極として
ＣｕがＩｎＳｂに接している構造に形成した。このよう
にして、ＩｎＳｂホール素子をフェライト基板上に多数
形成した。次に、ホール素子パターンの中央のＭｎＺｎ
系の一辺０．３ｍｍの立方体からなるソフトフェライト
のチップを接着した。その結果、フェライト基板上に多
数のホール素子が形成された。ダイシングソーにより個
別のホール素子に切り離した後、該ホール素子を、ダイ
ボンディング、ワイヤーボンディング工程を経て、トラ
ンスファーモールド工程により、エポキシ樹脂でパッケ
ージ化して、図８にその断面構造を示した磁気増幅構造
のＩｎＳｂ多結晶薄膜のホール素子を形成した。図８に
おいて、符号２１はフェライト基板、２２はチップ接着
層、２３は金ワイヤー、２４はフェライト、２５は接着
層である。

【００５１】このホール素子の特性は、素子の入力抵抗
値が５０Ωであり、入力電圧１Ｖ、印加磁束密度５０ｍ
Ｔにおいて、ホール出力電圧４００ｍＶ、オフセット電
圧１ｍＶであり、室温付近での入出力抵抗値の温度依存
性は、−０．４０％／℃であり、極めて小さい。定電圧
駆動のホール電圧の依存性も、−０．３６％／℃であ
り、極めて小さい。本発明素子は、パッケージにしない
裸のチップ状態ではもちろん、パッケージにしても、用
いることができる。

【００５２】さらに、本発明素子と回路素子とを組み合
わせた素子の例についても説明する。本発明のホール素
子は、そのホール電圧を増幅する回路素子、例えば、Ｓ
ｉのＩＣとして製作されて増幅回路素子チップと一緒に
パッケージにされ、いわゆるハイブリッド構造のホール
ＩＣが製作されることもしばしばあり、本発明の範囲で
ある。

【００５３】また、このような増幅回路素子と組み合わ
せて一つのパッケージにしたハイブリッド構造は、ホー
ル素子の例に限らない。このようなハイブリッド化は、
本発明にかかる素子では、しばしば行われることであ
り、上述の磁気抵抗素子の場合もしばしば行われる。こ
のような例も全て本発明に含まれる。

【００５４】

【発明の効果】本発明の半導体薄膜素子は、電子移動度
の低下を最小限に抑えつつ、抵抗の温度依存性を低減さ
せ、さらに製造上も制御性に優れたものである。

【図面の簡単な説明】

【図１】本発明にかかる半導体薄膜素子の一例であるホ
ール素子を示すもので、（ａ）は平面図であり、（ｂ）
は（ａ）のＢ−Ｂ’線に沿う断面図である。

【図２】本発明に係る半導体薄膜素子の他の例である磁
気抵抗素子を示すもので、（ａ）は平面図、（ｂ）は
（ａ）のＢ−Ｂ’線に沿う断面図である。

【図３】本発明にかかる半導体薄膜素子の基本的薄膜構
造を示す断面図である。

【図４】動作層に隣接して半導体絶縁層が形成されてい
る構造の本発明素子の断面図である。

【図５】動作層の上下両面に隣接してＩｎＳｂに格子定
数が近い半導体絶縁層または高電気抵抗層が形成されて
いる構造の本発明素子の断面図である。

【図６】動作層に隣接したＩｎＳｂよりバンドギャップ
が大きい半導体絶縁層もしくは高抵抗層にＳｎがドープ
され、前記動作層に電子を供給するように構成されてい
る、変調ドープ構造の本発明素子の断面図である。

【図７】本発明素子におけるＩｎＳｂ膜のシート電子濃
度の基板温度依存性を示したグラフである。

【図８】本発明素子の一具体例を示すもので、エポキシ
樹脂でパッケージ化した磁気増幅構造のＩｎＳｂ多結晶
薄膜ホール素子の断面図である。

【符号の説明】

１基板２Ｉｎ_x Ｇａ_1-x Ａｓ_y Ｓｂ_1-y 薄膜（動作層）３ＧａＡｓ_y Ｓｂ_1-y 等の半導体絶縁層（バッファ
層）４金属（配線部）５ドープされたＳｎ原子６ドープされたＳｎ原子（変調ドープ）７ＩｎＡｓ薄膜（動作層１）８ＩｎＳｂ薄膜（動作層２）１０金属（ショートバー電極）１１保護膜１３ＧａＡｓ_y Ｓｂ_1-y 等の半導体絶縁層（中間層）２１フェライト基板２２チップ接着層２３金ワイヤー２４フェライト２５接着層

───────────────────────────────────────────────────── フロントページの続き (72)発明者芦原新静岡県富士市鮫島２番地の１旭化成工業株式会社内Ｆターム(参考） 2F063 GA52 GA79 2G017 AB05 AC04 AC06 AD53 AD55 AD61 AD65

Claims

【特許請求の範囲】

【請求項１】基板上に直接的にまたは有機物絶縁層を
介して間接的に積層された III−Ｖ族化合物半導体薄膜
層を動作層とし、該動作層中もしくは該動作層と隣接し
た電気抵抗の高い層中にＳｎを含むことを特徴とした半
導体薄膜素子であって、前記動作層中の伝導電子濃度が２×１０¹⁶ｃｍ^-3以上で
あることを特徴とする半導体薄膜素子。
【請求項２】前記 III−Ｖ族化合物半導体薄膜動作層
の少なくとも一方の面が III−Ｖ族化合物半導体層とヘ
テロ接合を形成していることを特徴とする請求項１に記
載の半導体薄膜素子。
【請求項３】前記動作層の組成がＩｎ_x Ｇａ_1-x Ａｓ
_y Ｓｂ_1-y （０≦ｘ≦１，０≦ｙ≦１）であることを特
徴とする請求項１または２に記載の半導体薄膜素子。
【請求項４】磁界が電流に及ぼす物理効果を利用する
薄膜磁気センサ素子であることを特徴とする請求項１な
いし３のいずれかに記載の半導体薄膜素子。
【請求項５】前記薄膜磁気センサ素子がホール素子で
あることを特徴とする請求項４に記載の半導体薄膜素
子。
【請求項６】前記薄膜磁気センサ素子が磁気抵抗素子
であることを特徴とする請求項４に記載の半導体薄膜素
子。