JP3332417B2 - ホール素子及びその製造方法 - Google Patents
ホール素子及びその製造方法Info
- Publication number
- JP3332417B2 JP3332417B2 JP20886692A JP20886692A JP3332417B2 JP 3332417 B2 JP3332417 B2 JP 3332417B2 JP 20886692 A JP20886692 A JP 20886692A JP 20886692 A JP20886692 A JP 20886692A JP 3332417 B2 JP3332417 B2 JP 3332417B2
- Authority
- JP
- Japan
- Prior art keywords
- ferrite
- film
- active layer
- hall element
- gaas substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は高感度型のホール素子及
びその製造方法に関するものである。
びその製造方法に関するものである。
【０００２】
【従来の技術】ＧaＡs基板を備えたｎ型注入タイプ高感
度ホール素子のウェハプロセスについて述べる。
度ホール素子のウェハプロセスについて述べる。
【０００３】第一に半絶縁性ＧaＡs基板にイオン注入法
によりＳi＋を選択的に注入し、アニールを行うことで
活性層を形成する。次に、ＡuＧe系からなるメタルによ
りオーミック性電極を形成した後、ＳiＮx膜によるカバ
ー膜をＰ‐ＣＶＤ法により形成する。これが図２(a)に
示されるＧaＡs基板１である。
によりＳi＋を選択的に注入し、アニールを行うことで
活性層を形成する。次に、ＡuＧe系からなるメタルによ
りオーミック性電極を形成した後、ＳiＮx膜によるカバ
ー膜をＰ‐ＣＶＤ法により形成する。これが図２(a)に
示されるＧaＡs基板１である。
【０００４】次にチップ化プロセスとして上記約４００
μmのＧaＡs基板１を、裏面ラッピングにより約１００
μmにした後(図２(b))、磁性材料であるフェライト２を
樹脂を用いて基板裏面の全体にはり付ける(図２(c))。
次に、ダイシング３により基板１及びフェライト２をカ
ットしてチップ化することにより完成する(図２(d))。
μmのＧaＡs基板１を、裏面ラッピングにより約１００
μmにした後(図２(b))、磁性材料であるフェライト２を
樹脂を用いて基板裏面の全体にはり付ける(図２(c))。
次に、ダイシング３により基板１及びフェライト２をカ
ットしてチップ化することにより完成する(図２(d))。
【０００５】
【発明が解決しようとする課題】ホール素子の性能に要
求されるものは、一般的に、高感度・温度依存性が小さ
い・出力の直線性が良い等があげられる。
求されるものは、一般的に、高感度・温度依存性が小さ
い・出力の直線性が良い等があげられる。
【０００６】ところで、ＧaＡsを材料とするホール素子
では、特徴として、禁制帯幅(バンドギャップ)が大きい
ために温度特性が良く、又出力の直線性が良い長所と、
感度が比較的小さいという短所を有する。そこでＧaＡs
ホール素子の高感度化が必要とされる。
では、特徴として、禁制帯幅(バンドギャップ)が大きい
ために温度特性が良く、又出力の直線性が良い長所と、
感度が比較的小さいという短所を有する。そこでＧaＡs
ホール素子の高感度化が必要とされる。
【０００７】 ホール電圧は、ＶH＝ＲHＩＢ/ｄ （ＲH＝１/ｑｎ） Ｉはバイアス電流、Ｂは磁速密度、ｄは活性層厚さ、ｑ
は電子電荷、ｎはキャリア濃度と表わされ、該式に示す
ように、ホール電圧を有効に増加させる手法の一つとし
て、磁束密度Ｂの増加がある。
は電子電荷、ｎはキャリア濃度と表わされ、該式に示す
ように、ホール電圧を有効に増加させる手法の一つとし
て、磁束密度Ｂの増加がある。
【０００８】上述した様に従来、ＧaＡsホール素子の高
感度化のため、磁束密度を向上させることを目的とし
て、磁束材料フェライト２をＧaＡs基板１の裏面にはり
付けている。
感度化のため、磁束密度を向上させることを目的とし
て、磁束材料フェライト２をＧaＡs基板１の裏面にはり
付けている。
【０００９】しかしながら、従来の技術では次のような
問題点がある。
問題点がある。
【００１０】１）ＧaＡs基板１を１００μm程度と薄く
するため、作業性が悪いことと、ウェハの大広径化にと
もないウェハ割れ等の発生。
するため、作業性が悪いことと、ウェハの大広径化にと
もないウェハ割れ等の発生。
【００１１】２）裏面はり付けでＧaＡs基板裏面の活性
層とフェライト２が１００μm程度はなれているため磁
束密度の増加率が小さいことと、基板厚のばらつきによ
り特性がばらつく。(１００μm以下では量産性がな
い)。
層とフェライト２が１００μm程度はなれているため磁
束密度の増加率が小さいことと、基板厚のばらつきによ
り特性がばらつく。(１００μm以下では量産性がな
い)。
【００１２】３）従来技術の構造では、フェライト２は
厚さ３００μｍを使用しており、実装後のパッケージの
薄型化が困難。
厚さ３００μｍを使用しており、実装後のパッケージの
薄型化が困難。
【００１３】本発明は、上記点に鑑みてなされ、容易か
つ安定して高感度化が図れるホール素子及びその製造方
法を提供することを目的とするものである。
つ安定して高感度化が図れるホール素子及びその製造方
法を提供することを目的とするものである。
【００１４】
【課題を解決するための手段】本発明のホール素子は、
一主面に活性層が形成されたＧaＡs基板と、該主面上に
前記活性層に近接して形成されたフェライト膜と、前記
ＧaＡs基板とフェライト膜との間に、前記ＧaＡs基板の
主面に接して形成されて、前記活性層と前記フェライト
膜との間を絶縁するＳiＮx膜と、を備えてなることを特
徴とする。
一主面に活性層が形成されたＧaＡs基板と、該主面上に
前記活性層に近接して形成されたフェライト膜と、前記
ＧaＡs基板とフェライト膜との間に、前記ＧaＡs基板の
主面に接して形成されて、前記活性層と前記フェライト
膜との間を絶縁するＳiＮx膜と、を備えてなることを特
徴とする。
【００１５】本発明のホール素子の製造方法は、ＧaＡs
基板の表面に活性層を形成してなるホール素子の製造方
法において、ＧaＡs基板表面にＳiＮx膜を形成し、前記
ＳiＮx膜の表面に溶媒により液状にした磁性材料である
フェライト材料を薄膜形成し、前記フェライト材料を加
熱,燒結し、得られたフェライト膜を任意の形状に加工
して、前記ＧaＡs基板の活性層上にフェライト膜を形成
することを特徴とする。
基板の表面に活性層を形成してなるホール素子の製造方
法において、ＧaＡs基板表面にＳiＮx膜を形成し、前記
ＳiＮx膜の表面に溶媒により液状にした磁性材料である
フェライト材料を薄膜形成し、前記フェライト材料を加
熱,燒結し、得られたフェライト膜を任意の形状に加工
して、前記ＧaＡs基板の活性層上にフェライト膜を形成
することを特徴とする。
【００１６】本発明は、磁性体材料のフェライトを溶媒
を用いて液状にして、ウェハの表面にスピンコートする
ことにより、磁性材料のフェライト膜をホール素子の活
性層直上に形成することを特徴とする。
を用いて液状にして、ウェハの表面にスピンコートする
ことにより、磁性材料のフェライト膜をホール素子の活
性層直上に形成することを特徴とする。
【００１７】
【作用】このように本発明では、ＧaＡs基板の主面に接
して形成されたＳiＮx膜によって、前記ＧaＡs基板の活
性層と前記活性層に近接して形成されたフェライト膜と
の間が絶縁され、前記活性層が保護される。
して形成されたＳiＮx膜によって、前記ＧaＡs基板の活
性層と前記活性層に近接して形成されたフェライト膜と
の間が絶縁され、前記活性層が保護される。
【００１８】また、本発明では、前記フェライト膜が薄
膜形成されて加工し易くなる。したがって、前記フェラ
イト膜を任意の形状に容易に加工することが容易にな
る。
膜形成されて加工し易くなる。したがって、前記フェラ
イト膜を任意の形状に容易に加工することが容易にな
る。
【００１９】
【実施例】従来技術と同様に、ＧaＡs基板を備えたｎ型
注入タイプの高感度ホール素子について述べる。
注入タイプの高感度ホール素子について述べる。
【００２０】半絶縁性ＧaＡs基板に、イオン注入により
活性層を形成、オーミック性電極を形成、カバー膜を形
成するところまでは従来技術とまったく同じプロセスで
ある。図１(a)のＧaＡs基板１はこのプロセスの完了し
た基板を示している。
活性層を形成、オーミック性電極を形成、カバー膜を形
成するところまでは従来技術とまったく同じプロセスで
ある。図１(a)のＧaＡs基板１はこのプロセスの完了し
た基板を示している。
【００２１】次に、磁性材料を有機系の溶媒により液状
にしたものを５０μm±５μm程度にスピンコートした
後、熱処理により溶媒の除去と密着性の強化を行いフェ
ライト膜４を形成する(図１(b))。その後、レジストパ
ターン５を施しフォトリソグラフィにより、ボンディン
グパッド及びスクライブライン等を形成する(図１
(c))。そして、塩酸系の薬液を用いて、上記レジストパ
ターン５をマスクに選択的にフェライト膜４をエッチン
グする(図１(d))。その後、レジストパターン５をはく
りし、ラップにより基板厚を４００μmから３００μmに
する(同図１(d))。
にしたものを５０μm±５μm程度にスピンコートした
後、熱処理により溶媒の除去と密着性の強化を行いフェ
ライト膜４を形成する(図１(b))。その後、レジストパ
ターン５を施しフォトリソグラフィにより、ボンディン
グパッド及びスクライブライン等を形成する(図１
(c))。そして、塩酸系の薬液を用いて、上記レジストパ
ターン５をマスクに選択的にフェライト膜４をエッチン
グする(図１(d))。その後、レジストパターン５をはく
りし、ラップにより基板厚を４００μmから３００μmに
する(同図１(d))。
【００２２】最後にダイシング３によりチップ化を行う
(図１(e))。
(図１(e))。
【００２３】このように、磁性材料のフェライト膜４を
ホール素子の活性層の直上に形成することにより、以下
の様な利点が得られる。
ホール素子の活性層の直上に形成することにより、以下
の様な利点が得られる。
【００２４】１）ホール素子の活性層とフェライトが近
接して形成されるため、磁束密度の大幅な向上が期待で
きる。(フェライトの薄膜化も可能になる)。
接して形成されるため、磁束密度の大幅な向上が期待で
きる。(フェライトの薄膜化も可能になる)。
【００２５】２）活性層とフェライト間は、Ｐ‐ＣＶＤ
法によるＳiＮx膜厚さ約４０００Åにより絶縁されてい
るため、従来に比べ活性層とフェライト間距離のばらつ
きが小さい。従来、±２０μm程度であったが、本例で
は±４００Å程度にできる。
法によるＳiＮx膜厚さ約４０００Åにより絶縁されてい
るため、従来に比べ活性層とフェライト間距離のばらつ
きが小さい。従来、±２０μm程度であったが、本例で
は±４００Å程度にできる。
【００２６】３） ＧaＡs基板１のラップは必要以上に
薄くする必要はなく、３００μm程度で可能により、さ
らに薄くすることで、実装後のパッケージサイズも薄型
化できる。
薄くする必要はなく、３００μm程度で可能により、さ
らに薄くすることで、実装後のパッケージサイズも薄型
化できる。
【００２７】なお、実施例では、フェライト膜４を約５
０μmとしたが、感度アップのため、フェライト液の粘
度及び回転数の最適化によりフェライト膜を厚膜化する
こともできる。
０μmとしたが、感度アップのため、フェライト液の粘
度及び回転数の最適化によりフェライト膜を厚膜化する
こともできる。
【００２８】
【発明の効果】磁気センサーとしてのホール素子は、特
性的には高感度化が要求される一方、生産コストの低減
のためウェハの大広径化φ３”・φ４”と、作業性向上
による量産性のアップが必要になる。
性的には高感度化が要求される一方、生産コストの低減
のためウェハの大広径化φ３”・φ４”と、作業性向上
による量産性のアップが必要になる。
【００２９】本発明によれば、ＧaＡsホール素子の弱点
である低感度をフェライト膜を簡単な安定したプロセス
で形成することにより、高性能・低コストのデバイスが
製造できる。
である低感度をフェライト膜を簡単な安定したプロセス
で形成することにより、高性能・低コストのデバイスが
製造できる。
【図１】本発明の一実施例を示す要部プロセス図であ
る。
る。
【図２】従来例を示す要部プロセス図である。
１ ＧaＡs基板 ４ フェライト膜
フロントページの続き (56)参考文献 特開 昭63−27076（ＪＰ，Ａ) 特開 昭61−284929（ＪＰ，Ａ) 特開 昭62−291143（ＪＰ，Ａ) 特開 平４−3303（ＪＰ，Ａ) 特開 昭51−83483（ＪＰ，Ａ) 特開 昭51−283（ＪＰ，Ａ) 特開 昭58−209185（ＪＰ，Ａ) 特開 昭63−70583（ＪＰ，Ａ) 特開 昭63−293912（ＪＰ，Ａ) 特公 昭48−26434（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 43/06 G01R 33/07
Claims (2)
- 【請求項１】一主面に活性層が形成されたＧaＡs基板
と、 該主面上に前記活性層に近接して形成されたフェライト
膜と、前記ＧaＡs基板とフェライト膜との間に、前記ＧaＡs基
板の主面に接して形成されて、 前記活性層と前記フェラ
イト膜との間を絶縁するＳiＮx膜と、 を備えてなることを特徴とするホール素子。 - 【請求項２】ＧaＡs基板の表面に活性層を形成してなる
ホール素子の製造方法において、 ＧaＡs基板表面にＳiＮx膜を形成し、前記ＳiＮx膜の表面に、溶媒により液状にした磁性材料
であるフェライト材料を薄膜形成し、 前記フェライト材料を加熱,燒結し、 得られたフェライト膜を任意の形状に加工して、前記Ｇ
aＡs基板の活性層上 にフェライト膜を形成することを特
徴とするホール素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20886692A JP3332417B2 (ja) | 1992-08-05 | 1992-08-05 | ホール素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20886692A JP3332417B2 (ja) | 1992-08-05 | 1992-08-05 | ホール素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0661545A JPH0661545A (ja) | 1994-03-04 |
| JP3332417B2 true JP3332417B2 (ja) | 2002-10-07 |
Family
ID=16563421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20886692A Expired - Fee Related JP3332417B2 (ja) | 1992-08-05 | 1992-08-05 | ホール素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3332417B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5606021B2 (ja) * | 2009-07-31 | 2014-10-15 | 日置電機株式会社 | 電流センサの製造方法 |
| JP2013197386A (ja) * | 2012-03-21 | 2013-09-30 | Asahi Kasei Electronics Co Ltd | ホール素子 |
| JP2017166927A (ja) * | 2016-03-15 | 2017-09-21 | エスアイアイ・セミコンダクタ株式会社 | 磁気センサおよびその製造方法 |
-
1992
- 1992-08-05 JP JP20886692A patent/JP3332417B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0661545A (ja) | 1994-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3028655A (en) | Semiconductive device | |
| US4072974A (en) | Silicon resistive device for integrated circuits | |
| US4978938A (en) | Magnetoresistor | |
| JPS5950567A (ja) | 電界効果トランジスタの製造方法 | |
| EP0450601A1 (en) | Magnetoelectric transducer and process for producing the same | |
| US4926154A (en) | Indium arsenide magnetoresistor | |
| US3426424A (en) | Pressure-responsive semiconductor device | |
| KR940009999B1 (ko) | 자전 변환 소자 및 그의 제조법 | |
| JP3332417B2 (ja) | ホール素子及びその製造方法 | |
| US3411199A (en) | Semiconductor device fabrication | |
| KR930000825B1 (ko) | 개선된 자기저항기 | |
| US5622874A (en) | Process for forming a magnetoresistive sensor for a read/write head | |
| KR930000793B1 (ko) | 개선된 위치센서 | |
| JPH058597B2 (ja) | ||
| US5117543A (en) | Method of making indium arsenide magnetoresistor | |
| ES368134A1 (es) | Un procedimiento de fabricacion de dispositivos semiconduc-tores. | |
| JPH0864887A (ja) | ＧａＡｓホール素子 | |
| JPH03240281A (ja) | ＧａＡｓホール素子 | |
| JPH08274385A (ja) | 磁電変換素子 | |
| JP2645663B2 (ja) | 薄膜半導体装置とその製造方法 | |
| JPS60225478A (ja) | 化合物半導体装置の製造方法 | |
| JPH02222549A (ja) | 半導体装置の構造 | |
| JPH03288482A (ja) | 高信頼性高感度ＩｎＡｓホール素子 | |
| RU795311C (ru) | Способ изготовлени транзисторных структур | |
| JPH04296056A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070726 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |