JP2013197386A

JP2013197386A - ホール素子

Info

Publication number: JP2013197386A
Application number: JP2012064046A
Authority: JP
Inventors: Shinichiro Akiyama; 真一郎秋山
Original assignee: Asahi Kasei Electronics Co Ltd
Current assignee: Asahi Kasei Electronics Co Ltd
Priority date: 2012-03-21
Filing date: 2012-03-21
Publication date: 2013-09-30

Abstract

【課題】周囲環境の変化による出力変動が小さいホール素子を提供する。
【解決手段】ＧａＡｓ基板と、ＧａＡｓ基板上に設けられた、量子井戸構造をした化合物半導体積層膜からなる、磁気に感応する感磁部と、感磁部と電気的に接続された電極とを備え、樹脂モールドされ、ＧａＡｓ基板の厚さが３００μｍ以上であることを特徴とする。ＧａＡｓ基板の厚さを３００μｍ以上にすることにより、モールド樹脂から感磁部へ印加される応力を抑制することで、ホール素子の特性変動を低減できる。
【選択図】図１

Description

本発明は、ホール素子に関し、より詳細には、半導体単結晶基板の厚さを３００μｍ以上にすることにより、特性変動を抑制したホール素子に関する。

汎用のホール素子の多くはモールド材料を用いた樹脂封止の形態をとっている。このモールド樹脂は吸湿により水分を吸収し、体積が膨張する。一方、乾燥時には水分が蒸発し、体積が収縮する。このように、周囲環境によりモールド樹脂の応力は変化することが一般的に知られている。モールド樹脂の応力変化によりホール素子の感磁部に印加される応力が変動し、この応力の変動によって、ホール素子の特性変動が生じる。

モールド樹脂の応力の変動によるホール素子の特性変動を緩和するため、ホール素子の感磁部の表面に保護膜を設ける措置がとられている。保護膜の材料としてポリイミドやポリベンゾオキサドール（ＰＢＯ）が広く用いられていたが、これらの材料では、モールド樹脂の体積変動による応力変動を緩和する効果は十分ではなく、ホール素子の特性変動を十分に緩和することができていなかった。特許文献１には、モールド材料の乾燥吸湿による応力変化を相殺する保護膜材料としてポリアミドを用いることにより、ホール素子の感磁部に印加される応力を緩和し、特性変動を抑制できることが開示されている。特許文献１において、特性変動を評価するために、ホール素子の不平衡電圧の変動の素子間のばらつきを評価している。不平衡電圧とは、磁場が印加されていないときの、出力端子間に生じる電圧を指す。保護膜の材料としてポリアミドを用いると、ポリイミドやＰＢＯを用いた場合と比較して、不平衡電圧の変動の素子間のばらつきが小さくなることが開示されている。

特開２０１１−１１４３１１号公報

近年、高感度であり、かつ、出力変動の小さい高精度なホール素子が要求されてきている。高感度については、感磁部を、化合物半導体材料を積層し量子井戸構造にすることで実現している。一方、特性変動については、これまでの用途では問題となっていなかったが、近年、ICによりホール素子の出力の増幅がなされるようになった。このため、ホール素子の特性変動に対する要求は厳しくなり、従来のホール素子では特性変動の要求を満たせなくなってきた。このために、周囲環境の変化による特性変動が小さい化合物半導体チップを供給する必要がある。具体的には、出力変動が１％以下であることが必要であり、そのためには不平衡電圧の変動量ばらつきσが０．６ｍV以下であることが必要である。

このような目的を達成するために、本発明のホール素子は、半導体単結晶のＧａＡｓ基板上に磁気に感応する感磁部と電極とを樹脂モールドしたホール素子であって、前記感磁部上に、感磁部上に形成される無機物からなる第１保護層と、該第１保護層上に有機物ポリイミド、またはポリアミドからなり、自身が収縮する内部応力を持つ第２保護層が形成されており、ＧａＡｓ基板を３００μｍ以上の厚さになるように裏面研磨していることを特徴とするものである。なお、感磁部は、化合物半導体材料からなり、バンドギャップの大きな材料で小さな材料を挟み込むように積層した量子井戸構造をしている。また、第２保護層の厚みとしては１〜２０μｍが好ましい。

また、本発明のホール素子の製造方法は、ＧａＡｓ単結晶基板上に磁気に感応する感磁膜を形成する感磁膜形成工程と、前記感磁膜のパターン形成工程と、電流を流すための電極形成工程と、無機物からなる第１保護層を形成する第１保護層形成工程と、前記第１保護層上に有機物からなる第２保護層を形成する第２保護層形成工程と、ＧａＡｓ単結晶基板の裏面を削る裏面研磨工程と、ウエハを所望の大きさに切断するダイシング工程と、該ダイシング工程で形成されたチップをリードフレーム上にマウントするダイボンド工程と、前記リードフレームの各端子と前記電極とを接続するワイヤーボンド工程と、全体を樹脂モールドするモールド工程とからなることを特徴とするものである。

さらに、本発明のホール素子の製造方法は、ＧａＡｓ基板の厚さを３００μｍ以上にすることにより、モールド樹脂から感磁部へ印加される応力を抑制し、ホール素子の特性変動を低減できることを特徴とするものである。

本願発明は、ＧａＡｓ基板の厚さを３００μｍ以上にすることにより、モールド樹脂から感磁部へ印加される応力を抑制することで、ホール素子の特性変動を低減できる効果が発現する。

本発明の実施例にかかるホール素子の断面概略図である。本発明の実施例にかかる、不平衡電圧の変動量を示すグラフであり、（ａ）はＧａＡｓ基板の厚さが１４５μｍ、（ｂ）は１９０μｍ、（ｃ）は３００μｍ、（ｄ）は４００μｍのときのグラフである。本発明の実施例にかかる、不平衡電圧の変動量のばらつきを示すグラフである。本発明の実施例にかかる、１００時間における、基板厚に対する不平衡電圧の変動量のばらつきを示すグラフである。

以下、図面を参照して本発明の実施例について説明する。図１は、本発明のホール素子の一実施例を示す断面構造図である。半導体単結晶の半絶縁性単結晶ＧａＡｓ基板１上に磁気に感応する感磁膜２と電極３とがモールド樹脂６で被覆されている。感磁膜２上には保護膜４が設けられていて、この保護膜４は、無機物からなる第１保護膜４ａと、この第１保護膜４ａ上に形成され、有機物からなる応力緩衝機能を有する第２保護膜４ｂとから構成されている。第２保護膜４ｂは、塗布後に加熱処理された有機物の樹脂で形成されている。また、感磁膜２の両端部には電極３が設けられていて、ワイヤー７を介してそれぞれリードフレーム５と接続されている。

このように構成されたホール素子は、MBE（ＭｏｌｅｃｕｌａｒＢｅａｍＥｐｉｔａｘｙ、分子線エピタキシー法）の結晶成長技術で作製される。まず、半絶縁性単結晶ＧａＡｓ基板１上に化合物半導体をエピタキシャル成長させて量子井戸構造からなる感磁膜２を形成する。次に、感磁膜２のパターン形成、電流を流すための電極形成、ＳｉＮやＳｉＯ₂ などの無機物の第１保護層４ａの形成、応力緩衝機能を有するポリイミドやポリアミドなどの有機物の第２保護膜４ｂの形成プロセスを経て、ＧａＡｓ基板１上にホール効果を有する感磁部が形成されたウエハを作製する。その後、ＧａＡｓ基板の厚さを０．３ｍｍ以上に研磨する裏面研磨工程と、ウエハを一辺０．２〜０．４ｍｍ程度（好ましくは０．３〜０．４mm）の正方形に切断するダイシング工程と、感磁部のチップをリードフレーム５上にマウントするダイボンド工程と、リードフレーム５の各端子と電極３とを接続するワイヤーボンド工程の各工程を経る。最後に、全体をエポキシ樹脂でモールドし、図１に示すホール素子を作製する。

上記の工程で、本実施例のホール素子を、ＧａＡｓ基板の厚さを変えて作製した。作製したホール素子のＧａＡｓ基板の厚さは、１４５μｍ、１９０μｍ、３００μｍ、および４００μｍである。ホール素子をそれぞれの厚さに対して２２個ずつ作製した。作製したホール素子を、高湿高圧下（１２１℃、１００％ＲＨ、２気圧）の環境に置き、特性変動の評価を行った。特性変動の評価として、入力電圧３Ｖのときのホール素子の不平衡電圧の変動の素子間のばらつきを求めた。図２（ａ）（ｂ）（ｃ）（ｄ）に、不平衡電圧の時間に対する変動ΔＶｕｖ（ｍＶ）を、基板のそれぞれの厚さごとに示す。図３に、不平衡電圧の時間に対する変動の素子間のばらつきσΔＶｕｖ（ｍＶ）を、基板のそれぞれの厚さごとに示す。一例として、１００時間における、基板厚に対する不平衡電圧の変動量のばらつきσΔＶｕｖ（ｍＶ）を図４に示す。基板の厚さが１４５μｍのときσΔＶｕｖ＝０．９７ｍＶ、１９０μｍのときσΔＶｕｖ＝０．７８ｍＶ、３００μｍのときσΔＶｕｖ＝０．５５ｍＶ、４００μｍのときσΔＶｕｖ＝０．４８ｍＶである。この結果からわかるように、ＧａＡｓ基板の厚さが大きくなるほど不平衡電圧のばらつきΔＶｕｖ（ｍＶ）は小さくなっており、基板厚が３００μｍ以上のとき、不平衡電圧変動量のばらつきが０．６ｍV以下になっている。このように、ＧａＡｓ基板の厚さを既存製品の１９０μｍよりも厚い３００μｍにすることにより、不平衡電圧変動量のばらつきを０．６ｍV以下にでき、出力変動を低減できた。

１ＧａＡｓ基板
２感磁膜
３電極
４保護膜
４ａ第１保護膜
４ｂ第２保護膜
５リードフレーム
６モールド樹脂
７ワイヤー

Claims

ＧａＡｓ基板と、
前記ＧａＡｓ基板上に設けられた、量子井戸構造をした化合物半導体積層膜からなる、磁気に感応する感磁部と、
前記感磁部と電気的に接続された電極と
を備え、樹脂モールドされ、前記ＧａＡｓ基板の厚さが３００μｍ以上であることを特徴とするホール素子。
前記感磁部は化合物半導体を前記ＧａＡｓ基板上にヘテロエピタキシャル成長させて形成していることを特徴とする請求項１に記載のホール素子。
前記感磁部の前記化合物半導体はＩｎＡｓであることを特徴とする請求項１に記載のホール素子。
前記感磁部上に、無機物からなる第１保護層と、該第１保護層上に有機物ポリイミド、またはポリアミドからなる第２保護層が形成されていることを特徴とする請求項１に記載のホール素子。
シリコンＩＣが同一パッケージ内に樹脂モールドされたことを特徴とする請求項１に記載のホール素子。
ホール素子の作製方法であって、
ＧａＡｓ基板上に化合物半導体をエピタキシャル成長させて量子井戸構造からなる感磁膜を形成するステップと、
前記感磁膜のパターンを形成するステップと、
前記感磁膜と電気的に接続する電極を形成するステップと、
前記感磁膜上に無機物からなる第１保護膜を形成するステップと、
前記第１保護膜上に有機物からなる第２保護膜を形成するステップと、
前記ＧａＡｓ基板の裏面を、前記ＧａＡｓ基板の厚さが３００μｍ以上になるように研磨するステップと、
前記ＧａＡｓ基板を一辺０．２〜０．４ｍｍ程度の正方形に切断するステップと、
切断した前記ＧａＡｓ基板をリードフレーム上にマウントするステップと、
前記リードフレームと前記電極とを接続するステップと、
前記基板と、前記感磁膜と、前記第１保護膜と、前記第２保護膜と、前記リードフレームと、前記電極とをモールドするステップと
を備えたことを特徴とするホール素子の製造方法。