JPH0661545A - ホール素子の製造方法 - Google Patents
ホール素子の製造方法Info
- Publication number
- JPH0661545A JPH0661545A JP4208866A JP20886692A JPH0661545A JP H0661545 A JPH0661545 A JP H0661545A JP 4208866 A JP4208866 A JP 4208866A JP 20886692 A JP20886692 A JP 20886692A JP H0661545 A JPH0661545 A JP H0661545A
- Authority
- JP
- Japan
- Prior art keywords
- ferrite
- substrate
- film
- active layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910000859 α-Fe Inorganic materials 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 19
- 239000000696 magnetic material Substances 0.000 claims abstract description 8
- 239000002904 solvent Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 12
- 239000010408 film Substances 0.000 abstract description 15
- 230000004907 flux Effects 0.000 abstract description 6
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 abstract description 4
- 239000007788 liquid Substances 0.000 abstract description 4
- 239000013039 cover film Substances 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract description 3
- 238000004528 spin coating Methods 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 239000003960 organic solvent Substances 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract 1
- 230000035945 sensitivity Effects 0.000 description 9
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【目的】 ＧａＡｓホール素子の高感度化を図る。
【構成】 活性層等が形成されたＧａＡｓ基板（１）に
対して、磁性材料であるフェライトを溶媒により液状に
して回転塗布及びエッチングを行うことにより、基板表
面の活性層に近接した位置にフェライト膜（４）を形成
する。
対して、磁性材料であるフェライトを溶媒により液状に
して回転塗布及びエッチングを行うことにより、基板表
面の活性層に近接した位置にフェライト膜（４）を形成
する。
Description
【０００１】
【産業上の利用分野】本発明は高感度型のホール素子の
製造方法に関するものである。
製造方法に関するものである。
【０００２】
【従来の技術】ＧａＡｓ基板を備えたｎ型注入タイプ高
感度ホール素子のウェハプロセスについて述べる。
感度ホール素子のウェハプロセスについて述べる。
【０００３】第一に半絶縁性ＧａＡｓ基板にイオン注入
法によりＳｉ+ を選択的に注入し、アニールを行うこと
で活性層を形成する。次に、ＡｕＧｅ系からなるメタル
によりオーミック性電極を形成した後、ＳｉＮｘ膜によ
るカバー膜をＰ−ＣＶＤ法により形成する。これが図２
（ａ）に示されるＧａＡｓ基板１である。
法によりＳｉ+ を選択的に注入し、アニールを行うこと
で活性層を形成する。次に、ＡｕＧｅ系からなるメタル
によりオーミック性電極を形成した後、ＳｉＮｘ膜によ
るカバー膜をＰ−ＣＶＤ法により形成する。これが図２
（ａ）に示されるＧａＡｓ基板１である。
【０００４】次にチップ化プロセスとして上記約４００
μｍのＧａＡｓ基板１を、裏面ラッピングにより約１０
０μｍにした後（図２（ｂ））、磁性材料であるフェラ
イト２を樹脂を用いて基板裏面の全体にはり付ける（図
２（ｃ））。次に、ダイシング３により基板１及びフェ
ライト２をカットしてチップ化することにより完成する
（図２（ｄ））。
μｍのＧａＡｓ基板１を、裏面ラッピングにより約１０
０μｍにした後（図２（ｂ））、磁性材料であるフェラ
イト２を樹脂を用いて基板裏面の全体にはり付ける（図
２（ｃ））。次に、ダイシング３により基板１及びフェ
ライト２をカットしてチップ化することにより完成する
（図２（ｄ））。
【０００５】
【発明が解決しようとする課題】ホール素子の性能に要
求されるものは、一般的に、高感度・温度依存性が小さ
い・出力の直線性が良い等があげられる。
求されるものは、一般的に、高感度・温度依存性が小さ
い・出力の直線性が良い等があげられる。
【０００６】ところで、ＧａＡｓを材料とするホール素
子では、特徴として、禁制帯幅（バンドギャップ）が大
きいために温度特性が良く、又出力の直線性が良い長所
と、感度が比較的小さいという短所を有する。そこでＧ
ａＡｓホール素子の高感度化が必要とされる。
子では、特徴として、禁制帯幅（バンドギャップ）が大
きいために温度特性が良く、又出力の直線性が良い長所
と、感度が比較的小さいという短所を有する。そこでＧ
ａＡｓホール素子の高感度化が必要とされる。
【０００７】ホール電圧は、ＶH＝ＲHＩＢ／ｄ
（ＲH＝１／ｑｎ） Ｉはバイアス電流、Ｂは磁速密度、ｄは活性層厚さ、ｑ
は電子電荷、ｎはキャリア濃度と表わされ、該式に示す
ように、ホール電圧を有効に増加させる手法の一つとし
て、磁束密度Ｂの増加がある。
（ＲH＝１／ｑｎ） Ｉはバイアス電流、Ｂは磁速密度、ｄは活性層厚さ、ｑ
は電子電荷、ｎはキャリア濃度と表わされ、該式に示す
ように、ホール電圧を有効に増加させる手法の一つとし
て、磁束密度Ｂの増加がある。
【０００８】上述した様に従来、ＧａＡｓホール素子の
高感度化のため、磁束密度を向上させることを目的とし
て、磁束材料フェライト２をＧａＡｓ基板１の裏面には
り付けている。
高感度化のため、磁束密度を向上させることを目的とし
て、磁束材料フェライト２をＧａＡｓ基板１の裏面には
り付けている。
【０００９】しかしながら、従来の技術では次のような
問題点がある。
問題点がある。
【００１０】１） ＧａＡｓ基板１を１００μｍ程度と
薄くするため、作業性が悪いことと、ウェハの大広径化
にともないウェハ割れ等の発生。
薄くするため、作業性が悪いことと、ウェハの大広径化
にともないウェハ割れ等の発生。
【００１１】２） 裏面はり付けでＧａＡｓ基板裏面の
活性層とフェライト２が１００μｍ程度はなれているた
め磁束密度の増加率が小さいことと、基板厚のばらつき
により特性がばらつく。（１００μｍ以下では量産性が
ない）。
活性層とフェライト２が１００μｍ程度はなれているた
め磁束密度の増加率が小さいことと、基板厚のばらつき
により特性がばらつく。（１００μｍ以下では量産性が
ない）。
【００１２】３） 従来技術の構造では、フェライト２
は厚さ３００μｍを使用しており、実装後のパッケージ
の薄型化が困難。
は厚さ３００μｍを使用しており、実装後のパッケージ
の薄型化が困難。
【００１３】本発明は、上記点に鑑みてなされ、容易か
つ安定して高感度化が図れるホール素子の製造方法を提
供することを目的とするものである。
つ安定して高感度化が図れるホール素子の製造方法を提
供することを目的とするものである。
【００１４】
【課題を解決するための手段】本発明は、磁性体材料の
フェライトを溶媒を用いて液状にして、ウェハの表面に
スピンコートすることにより、磁性材料のフェライト膜
をホール素子の活性層直上に形成することを特徴とす
る。
フェライトを溶媒を用いて液状にして、ウェハの表面に
スピンコートすることにより、磁性材料のフェライト膜
をホール素子の活性層直上に形成することを特徴とす
る。
【００１５】
【作用】このように本発明では、スピンコートによりフ
ェライト膜が基板表面の活性層上に近接して形成でき
る。
ェライト膜が基板表面の活性層上に近接して形成でき
る。
【００１６】
【実施例】従来技術と同様に、ＧａＡｓ基板を備えたｎ
型注入タイプの高感度ホール素子について述べる。
型注入タイプの高感度ホール素子について述べる。
【００１７】半絶縁性ＧａＡｓ基板に、イオン注入によ
り活性層を形成、オーミック性電極を形成、カバー膜を
形成するところまでは従来技術とまったく同じプロセス
である。図１（ａ）のＧａＡｓ基板１はこのプロセスの
完了した基板を示している。
り活性層を形成、オーミック性電極を形成、カバー膜を
形成するところまでは従来技術とまったく同じプロセス
である。図１（ａ）のＧａＡｓ基板１はこのプロセスの
完了した基板を示している。
【００１８】次に、磁性材料を有機系の溶媒により液状
にしたものを５０μｍ±５μｍ程度にスピンコートした
後、熱処理により溶媒の除去と密着性の強化を行いフェ
ライト膜４を形成する（図１（ｂ））。その後、レジス
トパターン５を施しフォトリソグラフィにより、ボンデ
ィングパッド及びスクライブライン等を形成する（図１
（ｃ））。そして、塩酸系の薬液を用いて、上記レジス
トパターン５をマスクに選択的にフェライト膜４をエッ
チングする（図１（ｄ））。その後、レジストパターン
５をはくりし、ラップにより基板厚を４００μｍから３
００μｍにする（同図１（ｄ））。
にしたものを５０μｍ±５μｍ程度にスピンコートした
後、熱処理により溶媒の除去と密着性の強化を行いフェ
ライト膜４を形成する（図１（ｂ））。その後、レジス
トパターン５を施しフォトリソグラフィにより、ボンデ
ィングパッド及びスクライブライン等を形成する（図１
（ｃ））。そして、塩酸系の薬液を用いて、上記レジス
トパターン５をマスクに選択的にフェライト膜４をエッ
チングする（図１（ｄ））。その後、レジストパターン
５をはくりし、ラップにより基板厚を４００μｍから３
００μｍにする（同図１（ｄ））。
【００１９】最後にダイシング３によりチップ化を行う
（図１（ｅ））。
（図１（ｅ））。
【００２０】このように、磁性材料のフェライト膜４を
ホール素子の活性層の直上に形成することにより、以下
の様な利点が得られる。
ホール素子の活性層の直上に形成することにより、以下
の様な利点が得られる。
【００２１】１） ホール素子の活性層とフェライトが
近接して形成されるため、磁束密度の大幅な向上が期待
できる。（フェライトの薄膜化も可能になる）。
近接して形成されるため、磁束密度の大幅な向上が期待
できる。（フェライトの薄膜化も可能になる）。
【００２２】２） 活性層とフェライト間は、Ｐ−ＣＶ
Ｄ法によるＳｉＮｘ膜厚さ約４０００Åにより絶縁され
ているため、従来に比べ活性層とフェライト間距離のば
らつきが小さい。従来、±２０μｍ程度であったが、本
例では±４００Å程度にできる。
Ｄ法によるＳｉＮｘ膜厚さ約４０００Åにより絶縁され
ているため、従来に比べ活性層とフェライト間距離のば
らつきが小さい。従来、±２０μｍ程度であったが、本
例では±４００Å程度にできる。
【００２３】３） ＧａＡｓ基板１のラップは必要以上
に薄くする必要はなく、３００μｍ程度で可能により、
さらに薄くすることで、実装後のパッケージサイズも薄
型化できる。
に薄くする必要はなく、３００μｍ程度で可能により、
さらに薄くすることで、実装後のパッケージサイズも薄
型化できる。
【００２４】なお、実施例では、フェライト膜４を約５
０μｍとしたが、感度アップのため、フェライト液の粘
度及び回転数の最適化によりフェライト膜を厚膜化する
こともできる。
０μｍとしたが、感度アップのため、フェライト液の粘
度及び回転数の最適化によりフェライト膜を厚膜化する
こともできる。
【００２５】
【発明の効果】磁気センサーとしてのホール素子は、特
性的には高感度化が要求される一方、生産コストの低減
のためウェハの大広径化φ３”・φ４”と、作業性向上
による量産性のアップが必要になる。
性的には高感度化が要求される一方、生産コストの低減
のためウェハの大広径化φ３”・φ４”と、作業性向上
による量産性のアップが必要になる。
【００２６】本発明によれば、ＧａＡｓホール素子の弱
点である低感度をフェライト膜を簡単な安定したプロセ
スで形成することにより、高性能・低コストのデバイス
が製造できる。
点である低感度をフェライト膜を簡単な安定したプロセ
スで形成することにより、高性能・低コストのデバイス
が製造できる。
【図１】本発明の一実施例を示す要部プロセス図であ
る。
る。
【図２】従来例を示す要部プロセス図である。
１ ＧａＡｓ基板 ４ フェライト膜
Claims (1)
- 【請求項１】 ＧａＡｓ基板の表面に活性層を形成して
なるホール素子の製造方法において、磁性材料であるフ
ェライトを溶媒により液状にして回転塗布及びエッチン
グを行うことにより、ＧａＡｓ基板表面の活性層に近接
した位置にフェライト膜を形成することを特徴とするホ
ール素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20886692A JP3332417B2 (ja) | 1992-08-05 | 1992-08-05 | ホール素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20886692A JP3332417B2 (ja) | 1992-08-05 | 1992-08-05 | ホール素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0661545A true JPH0661545A (ja) | 1994-03-04 |
| JP3332417B2 JP3332417B2 (ja) | 2002-10-07 |
Family
ID=16563421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20886692A Expired - Fee Related JP3332417B2 (ja) | 1992-08-05 | 1992-08-05 | ホール素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3332417B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011033435A (ja) * | 2009-07-31 | 2011-02-17 | Hioki Ee Corp | 電流センサの製造方法 |
| JP2013197386A (ja) * | 2012-03-21 | 2013-09-30 | Asahi Kasei Electronics Co Ltd | ホール素子 |
| JP2017166927A (ja) * | 2016-03-15 | 2017-09-21 | エスアイアイ・セミコンダクタ株式会社 | 磁気センサおよびその製造方法 |
-
1992
- 1992-08-05 JP JP20886692A patent/JP3332417B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011033435A (ja) * | 2009-07-31 | 2011-02-17 | Hioki Ee Corp | 電流センサの製造方法 |
| JP2013197386A (ja) * | 2012-03-21 | 2013-09-30 | Asahi Kasei Electronics Co Ltd | ホール素子 |
| JP2017166927A (ja) * | 2016-03-15 | 2017-09-21 | エスアイアイ・セミコンダクタ株式会社 | 磁気センサおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3332417B2 (ja) | 2002-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5244834A (en) | Semiconductor device | |
| US3202887A (en) | Mesa-transistor with impurity concentration in the base decreasing toward collector junction | |
| US4199384A (en) | Method of making a planar semiconductor on insulating substrate device utilizing the deposition of a dual dielectric layer between device islands | |
| JPS6173345A (ja) | 半導体装置 | |
| JPH03225725A (ja) | 微小真空管及びその製造方法 | |
| US3426424A (en) | Pressure-responsive semiconductor device | |
| US3948694A (en) | Self-aligned method for integrated circuit manufacture | |
| JPH0661545A (ja) | ホール素子の製造方法 | |
| JPH03129818A (ja) | 半導体装置の製造方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| CN113759295A (zh) | 集成式霍尔磁传感器及其制造方法 | |
| JPS5893270A (ja) | 半導体装置の製造方法 | |
| RU795311C (ru) | Способ изготовлени транзисторных структур | |
| JPH0864887A (ja) | ＧａＡｓホール素子 | |
| JPS61163664A (ja) | 半導体装置の製造方法 | |
| JPH03240281A (ja) | ＧａＡｓホール素子 | |
| JPH04296056A (ja) | 電界効果トランジスタ | |
| JPS6167274A (ja) | 半導体装置の製造方法 | |
| JPS6182474A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPS6136983A (ja) | 半導体磁気センサ装置 | |
| JPS59130479A (ja) | シヨツトキ障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPH0715026A (ja) | 半導体素子 | |
| JPS6163054A (ja) | 半導体装置の製造方法 | |
| JPH0194660A (ja) | バイポーラ型トラジスタ | |
| JPS5940564A (ja) | デユアルトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070726 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |