CN113759295A

CN113759295A - 集成式霍尔磁传感器及其制造方法

Info

Publication number: CN113759295A
Application number: CN202110905921.2A
Authority: CN
Inventors: 何渊
Original assignee: Suzhou Juzhen Photoelectric Co ltd
Current assignee: Suzhou Juzhen Photoelectric Co ltd
Priority date: 2021-08-06
Filing date: 2021-08-06
Publication date: 2021-12-07

Abstract

本发明的实施例公开了集成式霍尔磁传感器及其制造方法。所述集成式霍尔磁传感器包括引线框架；至少两个霍尔元件芯片，所述至少两个霍尔元件芯片设置在引线框架上，并且所述至少两个霍尔元件芯片上下叠置在一起；磁轭，所述磁轭设置在所述至少两个霍尔元件芯片中的顶部霍尔元件芯片的中心，其中所述至少两个霍尔元件芯片串联连接在一起以形成所述集成式霍尔磁传感器。本发明属于半导体技术领域。所述集成式霍尔磁传感器具有高灵敏度或超高灵敏度，通过叠置至少一个霍尔芯片于另一个霍尔芯片上大幅提高了封装集成度并提高了霍尔器件输出。

Description

集成式霍尔磁传感器及其制造方法

技术领域

本申请公开内容涉及半导体技术领域，尤其涉及一种集成式霍尔磁传感器及其制造方法。

背景技术

由霍尔元件构成的磁传感器(或霍尔磁传感器)在很多领域发挥着重要作用，例如在消费电子、工业自动化、汽车电子、医生卫生系统等。随着应用技术的发展，对于霍尔磁传感器也提出了更高的要求，高灵敏度的霍尔磁传感器可以提供更高的测量准确度，从而进行更加精准的定位、测速等。

一方面，现有技术中由于制造霍尔磁传感器中的磁感应部的半导体材料(例如锑化铟、砷化镓等)本身的特性，迁移率一直不高，并且可提升的难度很大。另一方面，增加聚磁基底厚度来进一步提升灵敏度也十分有限(10-20％)。

发明内容

因此，本发明的目的在于提供一种具有高灵敏度或超高灵敏度的集成式霍尔磁传感器及其制造方法，其中，通过叠置至少一个霍尔芯片于另一个霍尔芯片上大幅提高了封装集成度并提高了霍尔器件输出。

另外，在本发明的一个实施例中，通过在半导体单晶衬底上生长例如锑化铟等半导体材料膜，然后将其转移到聚磁基底上并且蚀刻掉刚开始由于晶格不适配生长的质量不好的半导体材料膜的一部分从而大幅提高了半导体材料膜本身的电子迁移率。

根据本发明的一个方面，提供了一种集成式霍尔磁传感器，包括：

引线框架；

至少两个霍尔元件芯片，所述至少两个霍尔元件芯片设置在引线框架上，并且所述至少两个霍尔元件芯片上下叠置在一起；

磁轭，所述磁轭设置在所述至少两个霍尔元件芯片中的顶部霍尔元件芯片的中心，

其中所述至少两个霍尔元件芯片串联连接在一起以形成所述集成式霍尔磁传感器。

在一个示例中，所述至少两个霍尔元件芯片中的第二霍尔元件芯片叠置在第一霍尔元件芯片上，第一霍尔元件芯片的尺寸大于第二霍尔元件芯片的尺寸；

第一霍尔元件芯片包括第一聚磁基板、第一磁感应部和第一电极部，所述第一磁感应部通过粘结层设置在第一聚磁基板上或通过蒸镀方式直接形成在第一聚磁基板上，第一电极部覆盖在第一磁感应部的每个角部上；

第二霍尔元件芯片包括第二聚磁基板、第二磁感应部和第二电极部，第二磁感应部通过粘结层设置在第二聚磁基板上或通过蒸镀方式直接形成在第二聚磁基板上，第二电极部覆盖在第二磁感应部的每个角部上。

在一个示例中，第二霍尔元件芯片的第二磁感应部和第二电极部在正投影视图中相对于第一霍尔元件芯片的对应的第一磁感应部和第一电极部旋转30-60°。

在一个示例中，所述至少两个霍尔元件芯片和引线框架通过粘结层固定在一起；

所述至少两个霍尔元件芯片之间通过粘结层固定在一起；

所述磁轭通过粘结层固定在所述至少两个霍尔元件芯片上。

在一个示例中，所述第一磁感应部和第二磁感应部中的至少一个由以下步骤制备得到：

在半导体单晶衬底上外延生长化合物半导体材料膜，作为化合物半导体霍尔的磁感应功能层；

在化合物半导体材料膜和聚磁基板的至少一个上涂覆粘结层，并且通过粘结层将化合物半导体材料膜与基板面对面键合在一起；

选择性移除半导体单晶衬底和化合物半导体材料膜的一部分，并且通过图形化工艺来形成所述第一磁感应部和/或第二磁感应部；

其中，所述半导体单晶衬底包括GaAs、InP、GaN或Si单晶衬底，所述第一磁感应部和第二磁感应部中的至少一个包括InSb、GaAs、InAs、InGaAs或InGaP。

在一个示例中，仅移除半导体单晶衬底的所述第一磁感应部和/或第二磁感应部的迁移率大于40000cm²/Vs，磁感应部的厚度为500nm-10μm；

同时移除半导体单晶衬底和一部分化合物半导体材料膜的所述所述第一磁感应部和/或第二磁感应部的迁移率大于50000cm²/Vs且小于78000cm²/Vs，所述第一磁感应部和/或第二磁感应部的厚度为10nm-9μm。

在一个示例中，所述所述第一磁感应部和/或第二磁感应部中的至少一个通过蒸镀直接形成在各自的第一聚磁基板和/或第二聚磁基板上。

在一个示例中，所述集成式霍尔磁传感器还包括保护层，所述保护层覆盖磁感应部和电极部。

根据本发明的另一方面，提供了一种制造所述的集成式霍尔磁传感器的方法，所述方法包括：

提供引线框架；

制造至少两个霍尔元件芯片，所述至少两个霍尔元件芯片设置在引线框架上，并且所述至少两个霍尔元件芯片上下叠置在一起；

将磁轭设置在所述至少两个霍尔元件芯片中的顶部霍尔元件芯片的中心；

串联电连接所述至少两个霍尔元件芯片。

在一个示例中，所述至少两个霍尔元件芯片中的每个霍尔元件芯片的磁感应部是通过薄膜转移工艺形成或通过蒸镀在聚磁基板上形成。

通过下文中参照附图对本公开的实施例所作的描述，本公开的其它目的和优点将显而易见，并可帮助对本公开有全面的理解。

附图说明

本发明的这些和/或其他方面和优点从下面结合附图对优选实施例的描述中将变得明显和容易理解，其中：

图1是根据本发明的一个实施例的集成式霍尔磁传感器的原理方框示意图；

图2A示出了在半导体单晶衬底上异质外延生长一个霍尔元件的化合物半导体材料膜的横截面结构示意图；

图2B示出在图2A的结构基础上涂覆粘结层和键合聚磁基板后的横截面结构示意图；

图2C示出在图2B的结构基础上选择性移除原用于异质外延生长化合物半导体材料膜的半导体单晶衬底之后的横截面结构示意图；

图2D示出在图2C的结构基础上移除化合物半导体材料膜的第一部分之后的横截面结构示意图；

图2E示出在图2D的结构基础上制备出图案化的磁感应部的横截面结构示意图；

图2F示出在图2E的结构基础上制备出图案化的电极层的横截面结构示意图；

图2G示出了图2F制备的霍尔元件芯片的俯视示意图；

图2H示出了与图2F制备的另一尺寸的霍尔元件芯片的俯视示意图；

图2I示出在图2F的步骤之后将图2G和图2H示出的两个霍尔芯片叠置在引线框架上的俯视示意图；

图2J示出在图2I的结构基础上打线连接的结构的俯视示意图。

具体实施方式

下面通过实施例，并结合附图，对本发明的技术方案作进一步具体的说明。在说明书中，相同或相似的附图标号指示相同或相似的部件。下述参照附图对本发明实施方式的说明旨在对本发明的总体发明构思进行解释，而不应当理解为对本发明的一种限制。

如图1所示，本发明的一个实施例所述的集成式霍尔磁传感器200。该霍尔磁传感器200包括引线框架110和依次设置在引线框架上的第一粘结层161、第一霍尔元件芯片120、第二粘结层162、第二霍尔元件芯片130、第三粘结层163和磁轭140。第一粘结层161、第二粘结层162和第三粘结层163分别把第一霍尔元件芯片120、第二霍尔元件芯片130和磁轭140固定在一起。

具体地，引线框架110的尺寸和形状可以根据预定设置的第一霍尔元件芯片120和第二霍尔元件芯片130来设定，但是要求第一霍尔元件芯片120的尺寸小于引线框架110的尺寸。可以设置成任何合适的形状，并且由合适的材料例如铜、铝及它们的合金材料制成。

此处所述的第一霍尔元件芯片120和第二霍尔元件芯片130结构是大体相同，它们的不同之处在于尺寸。由于第二霍尔元件芯片130要叠置在第一霍尔元件芯片120之上，因此，第一霍尔元件芯片120的尺寸要大于第二霍尔元件芯片130的尺寸。结合参见图2G和2H，第一霍尔元件芯片120成大体正方形，且边长为500微米，而第二霍尔元件芯片130也布置成大体正方形，边长为330微米。当然，本领域技术人员可以根据实际需要设置第一霍尔元件芯片120和第二霍尔元件芯片130的尺寸和形状，而不限于本发明的示例。

第一霍尔元件芯片120包括聚磁基板10、磁感应部30和电极部40，磁感应部30通过粘结层20设置在聚磁基板10上，电极部40覆盖在例如十字形磁感应部30的每个角部上，从而便于后续的布线连接。可替代地，磁感应部30也可以通过直接蒸镀磁感应材料到聚磁基板10上来形成。

相应地，第二霍尔元件芯片130包括聚磁基板10’、磁感应部30’和电极部40’，磁感应部30’通过粘结层20设置在聚磁基板10’上，电极部40’覆盖在例如十字形磁感应部30’的每个角部上。可替代地，磁感应部30’也可以通过直接蒸镀磁感应材料到聚磁基板10’上来形成。

此处需要说明的，第一霍尔元件芯片120和第二霍尔元件芯片130中的磁感应部30和30’可以是通过如本发明下面的示例所述的薄膜转移工艺将在另一基板上生长好的例如锑化铟的半导体材料膜转移至聚磁基板(例如铁氧体基底)上，在转移所述半导体材料膜之后将其通过粘结层固定在聚磁基板上。聚磁基板的厚度可以选择在150-600微米之间。磁感应部30、30’一般与基板10、10’处于互不导通的电绝缘状态。

当然，本发明的第一霍尔元件芯片120和第二霍尔元件芯片130中的磁感应部还可以通过蒸镀等方式蒸镀而成。

在一个示例中，不仅可以在引线框架110上设置两个叠置的霍尔元件芯片，而且还可以根据需要设置三个或更多个相互叠置在一起的霍尔元件芯片。在一个可选的实施例中，霍尔元件芯片和叠置于其上的另一霍尔元件芯片的边长比例关系是，后者的边长是前者边长的0.5-0.65倍。可选地，例如第二霍尔元件芯片130被旋转45°叠置在第一霍尔元件芯片120上，参见图2I，即第二霍尔元件芯片130的电极部和磁感应部相对于第一霍尔元件芯片120的电极部和磁感应部在同一平面上的投影被旋转30-60°，例如45°。

通过将第二霍尔元件芯片130的聚磁基板既作为第二霍尔元件芯片130本身的聚磁材料方块也作为第一霍尔元件芯片120的功能器件，将它们的电极输入并联或串联，并通过打线串联连接实现输出，实现了霍尔磁传感器的输出叠加；聚磁基底的双重功能的使用及叠置霍尔元件芯片大幅提高封装集成度并提高霍尔器件的输出。

在一个示例中，还可以设置保护层，所述保护层覆盖磁感应部30、30’和电极部40、40’。

在一个示例中，第一粘结层161、第二粘结层162、第三粘结层163以及粘结层20可以包括聚酰亚胺或环氧树脂等任何合适的粘结剂材料，它们可以由不同的材料制成也可以由同一材料制成。

需要说明的是，鉴于磁感应部30和磁感应部30’两者的区别仅在于尺寸不一样，因此在后续的过程中通常仅以磁感应部30来示例说明，本领域技术人员应该理解同样的材料和制备方法方面的描述也同样适用于磁感应部30’。

在本发明的一个示例中，通过以下方式来获得磁感应部30以实现制造的化合物半导体霍尔元件具有迁移率高、方块电阻大以及厚度合适的优点。

结合图2A所示，在半导体单晶衬底60上外延生长化合物半导体材料膜70，其中所述化合物半导体材料膜70包括最先生长出来的质量较差的第一部分71和随后生长的质量较好的第二部分72。此处，需要说明的第一部分71和第二部分72没有如图所示的清晰的界面，仅是为了后续的描述便利，才将它们人为地区分成两部分。

结合图2B，化合物半导体材料膜70的第二部分72和/或基板10上涂覆粘结层20并且通过粘结层20与基板10键合在一起。

结合图2C-2E，移除半导体单晶衬底60和化合物半导体材料膜70的第一部分71，并且采用图形化工艺来形成所述磁感应部30。

因此，通过上述工艺制备的仅移除半导体单晶衬底60的化合物半导体材料膜70的迁移率大于40000cm²/Vs，并且厚度为500nm-10微米。优选地，同时移除半导体单晶衬底60和化合物半导体材料膜71的第一部分之后第二部分72的迁移率大于50000cm²/Vs并且小于78000cm²/Vs，并且通过蚀刻磁感应部的厚度至10nm-9微米，可选择性增大方块电阻至目标值。

如前所述，本发明中通过蚀刻掉在半导体单晶衬底60上生长出来的质量较差的化合物半导体材料膜70的第一部分71，因此可以使得化合物半导体材料膜70的迁移率至少大于50000cm²/Vs，优选地大于60000cm²/Vs。综上，本发明的方法可以兼顾化合物半导体材料膜70的厚度和方块电阻来选择具有合适迁移率和厚度的化合物半导体材料膜70，因此不但工艺简单、成本低而且提供了解决迁移率和方块电阻之间的相对矛盾的方案。

在一个可选的实施例中，设置保护层覆盖所述磁感应部30和粘结层20的全部，但至少暴露出电极部40的一部分。所述保护层包括氮化硅膜、氧化硅膜、氧化铝膜、氮氧化硅膜、环氧树脂、硅胶、二氧化硅和聚酰亚胺膜中的任一种。

参见图2A-2J，示出了根据本发明实施例所述的集成式霍尔磁传感器200的制造流程图。

具体地，如图2A所示，在半导体单晶衬底60上采用外延方式(例如MOCVD或MBE)生长化合物半导体材料膜70，该化合物半导体材料膜70包括质量较差的第一部分71和质量较好的第二部分72。在一个示例中，半导体单晶衬底可以采用GaAs、InP、GaN、Si等任何合适的单晶衬底。化合物半导体材料膜可以包括由In、Sb、As、Ga和P等构成的二元、三元、四元材料，例如GaAs、InAs、InSb、InGaAs、InGaP、InGaAsP等材料，优选地InSb膜。

以下将以InSb为例进行示例说明。在一个示例中，化合物半导体材料膜70的厚度在10nm-10微米之间，优选地500nm-3微米之间，更优选地800nm-2微米。以InSb膜为例，其迁移率大于40000cm²/Vs，优选地大于50000cm²/Vs，更优选地大于60000cm²/Vs。

如图2B所示，基板10和/或化合物半导体材料膜70上涂覆粘结剂以形成一层粘结层20。在一个示例中，采用涂覆或刮胶的方式将聚酰亚胺或环氧树脂等粘结剂涂覆到化合物半导体材料膜70或聚磁此基板(例如铁氧体基板)10上。随后，通过该粘结层20将化合物半导体材料膜70与聚磁基板10面对面键合在一起。在一个示例中，将粘结剂旋涂到聚磁基板10上。

如图2C所示，选择性移除半导体单晶衬底60以暴露出化合物半导体材料膜70的背面，即暴露出化合物半导体材料膜70的第一部分71。在一个示例中，可以采用机械研磨或化学腐蚀的方式。此处所述的机械研磨可以是传统的半导体研磨设备，化学腐蚀溶液可以采用磷酸和双氧水混合溶液，或者盐酸溶液。本领域技术人员可以理解，此处的机械研磨或化学腐蚀可以采用本领域中已知的其它可替代方式。

在一个示例中，先通过物理研磨工艺将半导体单晶衬底60减薄至50μm-100μm后，再使用化学腐蚀溶液浸泡半导体单晶衬底60以彻底除去半导体单晶衬底材料，露出化合物半导体材料膜70。

如图2D所示，去除掉暴露出的化合物半导体材料膜70的第一部分71，以留下高质量的化合物半导体材料膜70的第二部分72。在一个示例中，可以采用干法或湿法刻蚀的方式将暴露出的化合物半导体材料膜70的第一部分71去除掉，即将之前在半导体单晶衬底60上先生长出的第一部分71移除掉，该第一部分71由于晶格失配而导致质量较差，因此可以保留住高质量(例如高迁移率)的化合物半导体材料膜70的第二部分72。此处所述的干法刻蚀可以是离子束刻蚀等，而湿法刻蚀可以是采用任何合适的溶液进行刻蚀。

本领域技术人员应当理解，采用本发明所述的方式可以根据器件的设计要求来选择化合物半导体材料膜70的迁移率和厚度，从而对于化合物半导体材料膜70的迁移率和厚度提供了很大的选择柔性，从而可以同时获得迁移率较高并且厚度较薄(较高的方块电阻)的化合物半导体材料膜70。

如图2E所示，图形化蚀刻后的化合物半导体材料膜70的第二部分72，从而形成磁感应部30。在一个示例中，可以采用光刻的方式制备出化合物半导体霍尔元件的磁感应部30的台面图形，具体地，采用干法或湿法刻蚀的方式去除未被光刻胶防护的区域，从而形成化合物半导体霍尔元件的台面图形。此处所述的化合物半导体霍尔元件的台面图形可以是台阶形状，或者其俯视图是矩形或十字形状。

在一个示例中，以光刻工艺来形成磁感应部。首先采用光刻工艺，通过涂覆光致抗蚀剂材料以及曝光和显影，形成覆盖化合物半导体材料膜70的第二部分72的光致抗蚀剂图案。然后，以该图案作为掩模，采用湿法或干法工艺，去除化合物半导体材料膜70的第二部分72未被光致抗蚀剂图案遮蔽的区域。最后，去除光致抗蚀剂图案。由此，形成例如十字形状的磁感应部30。

如图2F所示，在磁感应部30的四个角处制备电极部40。在一个示例中，首先采用电子束蒸发或磁控溅射等沉积方式形成金属电极层，金属电极层的材料可以包括Au、Ge、Ni、Ti、Cr、Cu或它们的合金等；然后采用剥离或蚀刻的方式由金属电极层来形成电极部40；可选地对所述电极部40进行退火工艺，从而在电极部40和磁感应部30之间形成更好的欧姆接触。

可以采用金属lift off(剥离)方式或者蚀刻的方式在磁感应部30的四周形成形成欧姆接触的电极部40。以热蒸发、电子束蒸发、溅射电镀或者化学镀等方式制备，从而形成四个电极部40。

在一些示例中，首先采用光刻工艺，通过涂覆光致抗蚀剂材料及曝光和显影工艺，形成暴露磁感应部端部的光致抗蚀剂图案。然后，以该图案为掩模，沉积金属电极材料层，采用金属剥离工艺剥离光致抗蚀剂图案以及其上的金属电极材料层，得到覆盖磁感应部30端部的电极部40。

在另一些示例中，首先沉积金属电极层，然后采用光刻工艺，通过涂覆光致抗蚀剂材料以及曝光和显影工艺，形成覆盖磁感应部30端部的光致抗蚀剂图案，然后以该图案作为掩模，采用蚀刻工艺剥离光致抗蚀剂材料，去除通过该抗蚀剂图案暴露的金属电极层部分，得到覆盖磁感应部30端部的电极部40。

当然，本领域技术人员可以根据期望设置电极部的形状和高度，而不限于图示的情形，例如可以将电极部的形状设置成方形、圆形、椭圆形、台阶形或梯形等。

参见图2G示出了经过图2A-2F的工序并且经过划片切割之后制备的第一霍尔元件芯片120的俯视图，同理重复执行图2A-2F的工序和划片切割步骤以制备另一尺寸的第二霍尔元件芯片130(参见图2H)。

参见图2I，通过die bond工序将第一霍尔元件芯片120通过第一粘结层161贴附并固定在引线框架110上，然后将第二霍尔元件芯片130通过第二粘结层162贴附并固定在第一霍尔元件芯片120上。然后，再将切割成小块的聚磁铁氧体通过第三粘结层163贴附并固定在第二霍尔元件芯片130的中心，以形成磁轭140。引线框架110的外围还设置成多个引脚150，为了示意简单起见，仅示出了引脚150。

当然，也可以通过设置相同的工序制备与图2G相同的结构，然后其旋转45°之后，将其贴附在第一霍尔元件芯片120之上。

参见图2J，打线连接第一霍尔元件芯片120和第二霍尔元件芯片130的对应电极部以使得两者形成串联连接(如图2J所示)，并且把相应的电极部通过引线与引脚150对应连接。

在图2J的工序之后可以得到图1所述的器件结构，之后再进行注塑并电镀切筋可以完成整个霍尔元件的制造。

采用本发明图2A-2I的实施例制备集成式霍尔磁感应器200，如果磁感应部的所述化合物半导体材料膜是由InSb材料制成时，该化合物半导体材料膜的迁移率可以超过60000cm²/Vs，同时，该化合物半导体材料膜的方块电阻可以设计成想要的数值，从而最终能够获得高灵敏度、低功耗的InSb化合物半导体霍尔元件。

综上，在本发明的实施例中，通过第二霍尔元件芯片的聚磁基板作为第一霍尔元件芯片的顶部聚磁材料并同时感应磁场，充分利用其聚磁特性，将第一霍尔元件芯片和第二霍尔元件芯片的输入串联或并联，把第一霍尔元件芯片的V24串联至第二霍尔元件芯片的V24，最终实现小空间内的2倍及多倍霍尔输出，突破材料迁移率限制。

虽然本总体发明构思的一些实施例已被显示和说明，本领域普通技术人员将理解，在不背离本总体发明构思的原则和精神的情况下，可对这些实施例做出改变，本发明的范围以权利要求和它们的等同物限定。

Claims

1.一种集成式霍尔磁传感器，包括：

引线框架；

2.根据权利要求1所述的集成式霍尔磁传感器，其中，

所述至少两个霍尔元件芯片中的第二霍尔元件芯片叠置在第一霍尔元件芯片上，第一霍尔元件芯片的尺寸大于第二霍尔元件芯片的尺寸；

3.根据权利要求2所述的集成式霍尔磁传感器，其中，

第二霍尔元件芯片的第二磁感应部和第二电极部在正投影视图中相对于第一霍尔元件芯片的对应的第一磁感应部和第一电极部旋转30-60°。

4.根据权利要求1所述的集成式霍尔磁传感器，其中，

所述至少两个霍尔元件芯片和引线框架通过粘结层固定在一起；

所述至少两个霍尔元件芯片之间通过粘结层固定在一起；

所述磁轭通过粘结层固定在所述至少两个霍尔元件芯片上。

5.根据权利要求2所述的集成式霍尔磁传感器，其中，

所述第一磁感应部和第二磁感应部中的至少一个由以下步骤制备得到：

6.根据权利要求5所述的集成式霍尔磁传感器，其中，仅移除半导体单晶衬底的所述第一磁感应部和/或第二磁感应部的迁移率大于40000cm²/Vs，磁感应部的厚度为500nm-10μm；

7.根据权利要求2所述的集成式霍尔磁传感器，其中，

所述所述第一磁感应部和/或第二磁感应部中的至少一个通过蒸镀直接形成在各自的第一聚磁基板和/或第二聚磁基板上。

8.根据权利要求1所述的集成式霍尔磁传感器，其中，

所述集成式霍尔磁传感器还包括保护层，所述保护层覆盖磁感应部和电极部。

9.一种制造根据权利要求1-8中任一项所述的集成式霍尔磁传感器的方法，所述方法包括：

提供引线框架；

串联电连接所述至少两个霍尔元件芯片。

10.根据权利要求9所述的方法，其中，

所述至少两个霍尔元件芯片中的每个霍尔元件芯片的磁感应部是通过薄膜转移工艺形成或通过蒸镀在聚磁基板上形成。