JP6586682B2 - 磁電変換素子およびその製造方法 - Google Patents
磁電変換素子およびその製造方法 Download PDFInfo
- Publication number
- JP6586682B2 JP6586682B2 JP2015172299A JP2015172299A JP6586682B2 JP 6586682 B2 JP6586682 B2 JP 6586682B2 JP 2015172299 A JP2015172299 A JP 2015172299A JP 2015172299 A JP2015172299 A JP 2015172299A JP 6586682 B2 JP6586682 B2 JP 6586682B2
- Authority
- JP
- Japan
- Prior art keywords
- side region
- output side
- output
- region
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/07—Hall effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Measuring Magnetic Variables (AREA)
Description
特許文献1は、基板と、基板上に形成された平面視で十字形状を成す感磁部(感磁層)を含むホール素子を開示している。
前記磁電変換素子において、前記第1出力側領域と前記第2出力側領域とは、前記入力側領域の長手方向に互いにずれて形成されることによって、非対称とされていてもよい。この構成のように、第1出力側領域と第2出力側領域とを入力側領域の配置に対して非線対称に構成することによって、不平衡電圧の温度特性を所望の範囲に分布させることができる。このような磁電変換素子は、たとえば、次の工程を含む磁電変換装置の製造方法により製造できる。
(b)前記入力側領域の長手方向に互いにずれた位置に前記第1出力側領域と前記第2出力側領域とが形成されるように前記導電層を選択的に被覆するマスクを前記導電層上に形成する工程
(c)前記マスクを介して前記導電層の不要な部分を除去することにより、前記感磁層を形成する工程
この方法によれば、これまで感磁層の形成に使用していたマスクのレイアウトを変更するだけで、入力側領域の長手方向に互いにずれた位置に第1出力側領域と第2出力側領域とを形成できる。したがって、工数を増加させることなく、制御容易であり、良好な検出精度を実現できる磁電変換素子を製造できる。
(e)互いに異なる形状の前記第1出力側領域と前記第2出力側領域とが形成されるように前記導電層を選択的に被覆するマスクを前記導電層上に形成する工程
(f)前記マスクを介して前記導電層の不要な部分を除去することにより、前記感磁層を形成する工程
この方法によれば、これまで感磁層の形成に使用していたマスクのレイアウトを変更するだけで、入力側領域の配置に対して非対象に配置された第1出力側領域と第2出力側領域とを形成できる。したがって、工数を増加させることなく、制御容易であり、良好な検出精度を実現できる磁電変換素子を製造できる。
(h)前記導電層における前記第1出力側領域および前記第2出力側領域となるべき領域のいずれか一方の領域に不純物を選択的に注入する工程
(i)互いに異なる不純物濃度からなる前記第1出力側領域と前記第2出力側領域とが形成されるように前記導電層を選択的に被覆するマスクを前記導電層上に形成する工程
(j)前記マスクを介して前記導電層の不要な部分を除去することにより、前記感磁層を形成する工程
前記磁電変換素子において、前記感磁層は、n型不純物が添加された化合物半導体を含んでいてもよい。前記感磁層は、前記化合物半導体としてのInSb,InAsまたはGaAsを含んでいてもよい。また、前記感磁層は、前記n型不純物としてのSiを含んでいてもよい。
図1は、本発明の一実施形態に係る磁電変換素子の一例としてのホール素子1の平面図である。図2は、図1に示すホール素子1をII-II線に沿って切断した縦断面図である。図3は、図1に示す感磁層3の平面図である。
ホール素子1は、基板2と、基板2上に形成された感磁層3と、感磁層3上に形成されたキャップ層4と、感磁層3に電気的に接続された一対の入力端子5a,5bおよび一対の出力端子6a,6bとを含む。本実施形態では、ホール素子1は、基板2の一部、感磁層3およびキャップ層4が平面視で略十字状を成すメサ構造7を有しており、このメサ構造7に沿って形成された保護膜8を含む。
VOS=VOUT1−VOUT2
と表すことができる。この不平衡電圧VOSは、0Vであることが理想である。
図4は、参考例に係る感磁層15の平面図である。参考例に係る感磁層15は、前述の横断線Lに沿って形成され、かつ、平面視で入力側領域9の配置に対して互いに同一の形状でかつ線対称に形成された第1出力側領域11と第2出力側領域12とを含む従来の感磁層である。参考例に係る感磁層15では、当該感磁層15における抵抗成分の等価回路としての抵抗ブリッジが平衡に構成されているから、不平衡電圧VOSが0Vとなるはずである。
より具体的には、参考例に係る感磁層15は、正の抵抗温度係数を有するGaAsを含むため、温度上昇に伴って感磁層15の抵抗値が増加すると、定電流駆動においては、不平衡電圧VOSは、オームの法則により抵抗値の増加に比例して増加する。つまり、不平衡電圧VOSの温度特性は、不平衡電圧VOSと同符号となるはずである。
以上、本実施形態によれば、入力側領域9の配置に対して非対称に構成された第1出力側領域11および第2出力側領域12を含む感磁層3によって、不平衡電圧VOSの温度特性が0Vを中心に分布し、正負に跨がるのを回避できる。その結果、制御容易なホール素子1を提供できる。また、良好な検出精度を実現できるホール素子1を提供できる。
図5は、本発明の他の実施形態に係る感磁層31の平面図である。図5において、前述の図3等に示された構成については、同一の参照符号を付して説明を省略する。
感磁層32では、第1出力側領域11と第2出力側領域12とが前述の横断線Lに沿って形成されており、平面視で入力側領域9の配置に対して互いに異なる形状で形成されている。より具体的には、第1出力側領域11および第2出力側領域12の少なくとも一方、本実施形態では第1出力側領域11に形成された切欠部34によって、第1出力側領域11と第2出力側領域12とが平面視で互いに異なる面積で形成されている。切欠部34は複数形成されていてもよい。これにより、第1出力側領域11と第2出力側領域12とが、互いに異なる抵抗値で形成されている。
感磁層33では、第1出力側領域11と第2出力側領域12とが前述の横断線Lに沿って形成されており、平面視で入力側領域9の配置に対して互いに同一の形状でかつ線対称に形成されている。本実施形態では、第1出力側領域11と第2出力側領域12とは、互いに異なるn型不純物濃度で形成されており、第2出力側領域12のn型不純物濃度が第1出力側領域11のn型不純物濃度よりも高く設定されている。図7では明瞭化のため、n型不純物濃度の高い第2出力側領域12にハッチングを付して示している。
ホール素子1を製造するにあたり、まず、図8Aに示すように、基板2の元となる円板状のGaAsを含む元基板20が用意される。次に、図8Bに示すように、n型不純物としてのSiを添加しながらGaAsをエピタキシャル成長させることにより、感磁層3の元となる本発明の導電層の一例としての第1化合物半導体層21が形成される。次に、不純物無添加でGaAsをエピタキシャル成長させることにより、キャップ層4の元となる第2化合物半導体層22が形成される。
次に、図8Eに示すように、たとえばCVD法等によってSiNが堆積されて、メサ構造7およびメサ構造7から露出する元基板20を被覆する保護膜8が形成される。次に、図8Fに示すように、保護膜8上に、一対の入力側コンタクト開口13a,13bおよび一対の出力側コンタクト開口14a,14bを形成すべき領域に選択的に開口24を有する第2レジストマスク25が形成される。次に、第2レジストマスク25を介するエッチング(たとえば反応性のイオンエッチング)により、保護膜8およびキャップ層4の不要な部分が除去される。このエッチング時に、感磁層3の一部が、たとえば感磁層3の厚さの10%程度オーバエッチングされる。これにより、一対の入力側コンタクト開口13a,13bおよび一対の出力側コンタクト開口14a,14bが形成される。
以上、本実施形態の方法によれば、これまで感磁層の形成に使用していた第1レジストマスク23のレイアウトを変更するだけで、入力側領域9の長手方向に互いにずれた位置に第1出力側領域11と第2出力側領域12とを形成できる。したがって、工数を増加させることなく、制御容易であり、良好な検出精度を実現できるホール素子1を製造できる。
たとえば、前述の一実施形態に係る感磁層3の構成に、図5〜図7に示した感磁層31,32,33の各構成を組み合わせてもよい。また、図5〜図7に示した感磁層31,32,33の各構成を、それらの間で組み合わせてもよい。
2 基板
3 感磁層
5a,5b 一対の入力端子
6a,6b 一対の出力端子
9 入力側領域
10 出力側領域
11 第1出力側領域
12 第2出力側領域
20 元基板
21 第1化合物半導体層(導電層)
23 第1レジストマスク(マスク)
31 感磁層
32 感磁層
33 感磁層
34 切欠部
Claims (16)
- 基板と、
前記基板上に形成された感磁層と、
前記感磁層に電気的に接続された一対の入力端子および一対の出力端子とを備え、
前記感磁層は、平面視で、長手に延びる入力側領域と、前記入力側領域と交差する方向
に延びる出力側領域とを含み、
前記出力側領域は、前記入力側領域の一側から突出する第1出力側領域と、前記入力側
領域の他側から突出する第2出力側領域とを含み、
前記第1出力側領域と前記第2出力側領域とは、前記入力側領域の配置に対して非対称
に構成されていて、
前記第1出力側領域と前記第2出力側領域とは、互いに異なる形状で形成されていて、
前記第1出力側領域および前記第2出力側領域の一方に、切欠部が形成されている、磁電変換素子。 - 前記第1出力側領域と前記第2出力側領域とは、前記入力側領域の長手方向に互いにず
れて形成されていている、請求項1に記載の磁電変換素子。 - 前記第1出力側領域と前記第2出力側領域とは、平面視で互いに異なる面積で形成され
ている、請求項1または2に記載の磁電変換素子。 - 前記第1出力側領域と前記第2出力側領域とは、平面視で互いに異なる幅で形成されて
いる、請求項1〜3のいずれか一項に記載の磁電変換素子。 - 前記第1出力側領域と前記第2出力側領域とは、互いに異なる抵抗値で形成されている
、請求項1〜4のいずれか一項に記載の磁電変換素子。 - 基板と、
前記基板上に形成された感磁層と、
前記感磁層に電気的に接続された一対の入力端子および一対の出力端子とを備え、
前記感磁層は、平面視で、長手に延びる入力側領域と、前記入力側領域と交差する方向
に延びる出力側領域とを含み、
前記出力側領域は、前記入力側領域の一側から突出する第1出力側領域と、前記入力側
領域の他側から突出する第2出力側領域とを含み、
前記第1出力側領域と前記第2出力側領域とは、前記入力側領域の配置に対して非対称
に構成されていて、
前記第1出力側領域と前記第2出力側領域とは、互いに異なる不純物濃度で形成されて
いる、磁電変換素子。 - 前記第1出力側領域と前記第2出力側領域とは、前記入力側領域の長手方向に互いにず
れて形成されている、請求項6に記載の磁電変換素子。 - 前記第1出力側領域と前記第2出力側領域とは、互いに異なる形状で形成されている、
請求項6または7に記載の磁電変換素子。 - 前記第1出力側領域と前記第2出力側領域とは、平面視で互いに異なる面積で形成され
ている、請求項6〜8のいずれか一項に記載の磁電変換素子。 - 前記第1出力側領域と前記第2出力側領域とは、平面視で互いに異なる幅で形成されて
いる、請求項6〜9のいずれか一項に記載の磁電変換素子。 - 前記第1出力側領域および前記第2出力側領域の一方に、切欠部が形成されている、請
求項6〜10のいずれか一項に記載の磁電変換素子。 - 前記第1出力側領域と前記第2出力側領域とは、互いに異なる抵抗値で形成されている
、請求項6〜11のいずれか一項に記載の磁電変換素子。 - 前記感磁層は、n型不純物が添加された化合物半導体を含む、請求項1〜12のいずれか一項に記載の磁電変換素子。
- 前記感磁層は、前記化合物半導体としてのInSb,InAsまたはGaAsを含む、
請求項13に記載の磁電変換素子。 - 前記感磁層は、前記n型不純物としてのSiを含む、請求項13または14に記載の磁電変換素子。
- 請求項6に記載の磁電変換素子の製造方法であって、
前記基板上に、導電材料を堆積させて導電層を形成する工程と、
前記導電層における前記第1出力側領域および前記第2出力側領域となるべき領域のい
ずれか一方の領域に不純物を選択的に注入する工程と、
互いに異なる不純物濃度からなる前記第1出力側領域と前記第2出力側領域とが形成さ
れるように前記導電層を選択的に被覆するマスクを前記導電層上に形成する工程と、
前記マスクを介して前記導電層の不要な部分を除去することにより、前記感磁層を形成
する工程とを含む、磁電変換素子の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015172299A JP6586682B2 (ja) | 2015-09-01 | 2015-09-01 | 磁電変換素子およびその製造方法 |
US15/239,444 US20170062703A1 (en) | 2015-09-01 | 2016-08-17 | Magneto-electric transducer and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015172299A JP6586682B2 (ja) | 2015-09-01 | 2015-09-01 | 磁電変換素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017050394A JP2017050394A (ja) | 2017-03-09 |
JP6586682B2 true JP6586682B2 (ja) | 2019-10-09 |
Family
ID=58104360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015172299A Active JP6586682B2 (ja) | 2015-09-01 | 2015-09-01 | 磁電変換素子およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20170062703A1 (ja) |
JP (1) | JP6586682B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7015087B2 (ja) | 2017-03-23 | 2022-02-02 | 旭化成エレクトロニクス株式会社 | ホール素子 |
JP6774899B2 (ja) * | 2017-03-23 | 2020-10-28 | 旭化成エレクトロニクス株式会社 | ホール素子及びホール素子の製造方法 |
JP7219028B2 (ja) * | 2018-07-18 | 2023-02-07 | 旭化成エレクトロニクス株式会社 | ホール素子及び磁気センサ |
US11605778B2 (en) * | 2019-02-07 | 2023-03-14 | Lake Shore Cryotronics, Inc. | Hall effect sensor with low offset and high level of stability |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3789311A (en) * | 1971-09-13 | 1974-01-29 | Denki Onkyo Co Ltd | Hall effect device |
JPS5426369U (ja) * | 1977-07-25 | 1979-02-21 | ||
JP2557998B2 (ja) * | 1990-04-04 | 1996-11-27 | 旭化成工業株式会社 | InAsホール効果素子 |
WO1993002479A1 (en) * | 1991-07-16 | 1993-02-04 | Asahi Kasei Kogyo Kabushiki Kaisha | Semiconductor sensor and its manufacturing method |
US5189795A (en) * | 1992-02-02 | 1993-03-02 | Conrad Fortin | Precision linoleum edge trimming tool |
WO2003090289A1 (fr) * | 2002-04-19 | 2003-10-30 | Asahi Kasei Electronics Co., Ltd. | Transducteur magnetoelectrique et son procede de fabrication |
US9660043B2 (en) * | 2012-06-04 | 2017-05-23 | Sensor Electronic Technology, Inc. | Ohmic contact to semiconductor layer |
-
2015
- 2015-09-01 JP JP2015172299A patent/JP6586682B2/ja active Active
-
2016
- 2016-08-17 US US15/239,444 patent/US20170062703A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20170062703A1 (en) | 2017-03-02 |
JP2017050394A (ja) | 2017-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6586682B2 (ja) | 磁電変換素子およびその製造方法 | |
US7540198B2 (en) | Semiconductor device | |
US10460989B2 (en) | Semiconductor device and manufacturing method thereof | |
US4584552A (en) | Hall element with improved composite substrate | |
US9741924B2 (en) | Magnetic sensor having a recessed die pad | |
JP6654386B2 (ja) | ホールセンサ | |
CN105914293B (zh) | 磁传感器及其制造方法 | |
US4315273A (en) | Compound semiconductor Hall effect element | |
JP5071042B2 (ja) | 磁気センサ及びその製造方法 | |
JP2022510249A (ja) | 異常ホール効果を利用する磁気センサ、ホールセンサおよびホールセンサの製造方法 | |
JP2008028412A (ja) | 縦型ホール素子およびそのオフセット電圧調整方法 | |
US20220199466A1 (en) | Semiconductor element, semiconductor element group, and method of manufacturing semiconductor element | |
JP2004235328A (ja) | ホール素子 | |
JP2011154007A (ja) | 磁性体検出器 | |
JP2011082195A (ja) | 半導体装置及びその製造方法 | |
JP5135612B2 (ja) | 半導体素子 | |
JP2606380B2 (ja) | 半導体集積回路 | |
JP4475765B2 (ja) | 半導体ホールセンサ | |
JP4321246B2 (ja) | 磁気センサおよびその製造方法 | |
JP2768184B2 (ja) | 磁電変換素子の製造方法 | |
JP6831627B2 (ja) | 磁気センサおよびその製造方法 | |
JP2024068095A (ja) | ホール素子、ホールセンサ、及びホール素子の製造方法 | |
JP3223613B2 (ja) | 磁電変換素子及びその製造方法 | |
CN117991156A (zh) | 霍尔元件、霍尔传感器和霍尔元件的制造方法 | |
JPH05327059A (ja) | ホ−ル素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190627 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190815 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190821 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6586682 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |