JP4475765B2 - 半導体ホールセンサ - Google Patents
半導体ホールセンサ Download PDFInfo
- Publication number
- JP4475765B2 JP4475765B2 JP2000230034A JP2000230034A JP4475765B2 JP 4475765 B2 JP4475765 B2 JP 4475765B2 JP 2000230034 A JP2000230034 A JP 2000230034A JP 2000230034 A JP2000230034 A JP 2000230034A JP 4475765 B2 JP4475765 B2 JP 4475765B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- hall sensor
- semiconductor hall
- inner corner
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Hall/Mr Elements (AREA)
Description
【発明の属する技術分野】
本発明は、半導体ホールセンサに関し、より詳細には、半導体ホールセンサのパターン形状に関する。
【0002】
【従来の技術】
従来、半導体ホールセンサは、VTR、フロッピーディスクやCD−ROMなどのドライブモータ用の回転位置検出センサあるいはポテンショメータ、歯車センサとして広く使われている。また、その感磁膜としては、移動度が高くかつ感度が良好なInSb(インジウムアンチモン)やエネルギーバンドギャップ幅が大きく、かつ温度特性の良好なGaAs(ガリウム砒素)が広く用いられている。
【0003】
この半導体ホールセンサは、磁界に比例したホール出力電圧を発生する性質を持ち合わせた磁気センサであるので、磁界が存在しないときのホール出力電圧は0になるべきである。しかしながら、実際には、磁界が存在しなくても、半導体ホールセンサに入力電圧をかけるだけでホール出力電圧が発生することがあり、これを不平衡電圧と呼んでいる。この不平衡電圧は、ホール出力電圧中のノイズと見なせるので、半導体ホールセンサの測定誤差になる。また、不平衡電圧を補正して、磁界が存在しないときのホール出力電圧を0にする回路として、Si等の集積回路を用いる必要のある場合もあり、コストやサイズの点で問題になっている。
【0004】
図11は、半絶縁GaAs基板を用いた従来の半導体ホールセンサの断面構造を示す図である。半絶縁GaAs基板11の表面にSiを選択的にイオン注入、またはMBE(molecular beam epitaxy)法やMOVPE(metal organic vapor phase epitaxy)法などによってInSbやInAs及びGaAs等の感磁膜12を形成した後、フォトリソグラフィーを用いて所望のパターンに加工する。その後、この感磁膜12にSiO2やSiNなどの無機物の保護膜14と電流を流すための内部電極13を形成し、ダイシング、ダイボンド、ワイヤーボンドの工程を経て、この電極13にワイヤー17を接続して樹脂16でモールドした構造になっている。なお、符号15はリードフレームを示している。
【0005】
上述したように、半導体ホールセンサの感磁部パターンは、感磁膜をフォトリソグラフィーの手法でパターニングした後、エッチングして形成される。不平衡電圧は、半導体ホールセンサのパターニング時にできる、素子形状の幾何学的なアンバランスが要因となって発生することが多い。その原因として、マスクパターンに描かれた半導体ホールセンサのパターンと実際に製造された半導体ホールセンサのパターンは、エッチング精度等の問題があるため完全に一致しないことがあげられる。
【0006】
この問題を解決する手段として、特開平1−298354号公報に記載の、十字形をしたホール素子パターン部の外周に存在する4つの内隅部分を角取りする方法(図8)などが提案されている。
【0007】
図2は、従来の半導体ホールセンサのパターンを示す図である。十字形をしているパターン21の外周に存在する内隅部分において、入力側パターンと出力側パターンのなす角度は90度の直角であるものが多い。この半導体ホールセンサのパターンは、上下の電極を入力側端子、左右の電極を出力側端子としている。
【0008】
さらに、半導体ホールセンサの抱えている問題の1つとして、Si等で形成した集積回路(IC)に比べ、静電耐圧性が悪いことがあげられる。十字形の半導体ホールセンサのパターンの外周内隅部分に最大電界強度が発生し、その結果として、該内隅部分に電流が集中することが原因と考えられている。
【0009】
【発明が解決しようとする課題】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、不平衡電圧の発生を抑制し、不平衡電圧に起因する測定精度を向上させ、さらに静電耐圧性も向上させた半導体ホールセンサを提供することにある。
【0010】
【課題を解決するための手段】
本発明は、このような目的を達成するために、請求項1に記載の発明は、十字パターン形状の外周に存在する4つの内隅部分のうち、少なくとも2箇所以上に、円形状の切欠部を設けたことを特徴とするものである。
【0012】
請求項2に記載の発明は、請求項1に記載の発明において、十字パターン形状の外周に存在する4つの内隅部分のうち、入力端子側パターンと出力端子側パターンの交差する角度が、少なくとも2箇所以上鋭角であることを特徴とするものである。
【0014】
特開平1−298354号公報に記載の方法は、ウェットエッチングのように等方的で精度のあまり高くないエッチングの場合は有効であるが、近年、イオンミリングやECR(electron cyclotron resonance)等を用いた異方性の高いドライエッチングが進歩し、エッチング精度が向上してきたため、理想的なエッチングに近いもの、つまりマスクパターンとほぼ同形状のものが形成できるようになった。よって経験的ではなく、理論的に不平衡電圧を小さくする半導体ホールセンサのパターンを考える必要が出てきた。
【0015】
そこで、本発明者はシミュレーション解析を用いて、計算に基づき不平衡電圧を小さくする半導体ホールセンサのパターンを検討した。シミュレーション解析の結果、半導体ホールセンサのパターンに、ある欠陥あるいはアンバランスが生じた場合、一般的な十字形ホールセンサパターンに比べ角取りを施した前述の特開平1−298354号公報に記載の半導体ホールセンサのパターンの方が、不平衡電圧が大きくなることが理論上わかった。この結果については、(比較例1)で詳述する。
【0016】
さらに、本発明者は、従来の十字パターンや角取りをしたパターンに比べ不平衡電圧が小さくなる半導体ホールセンサのパターンを見出し、その上、この半導体ホールセンサのパターンは、静電耐圧性も向上することを見出し、本発明をなすに至った。
【0017】
【発明の実施の形態】
以下、図面を参照して本発明の実施例について説明する。
図1は、半導体ホールセンサの等価回路を示す図である。この等価回路は、4つの抵抗R1、R2、R3及びR4を用いたブリッジ回路で記述できる。図1において入力端子Vi(+)とVi(−)の間に1Vの電圧をかけたとき、出力側の端子Vo(+)及びVo(−)の出力はそれぞれ、下記式(1);
Vo(+)=R4/(R1+R4) ・・(1)
及び下記式(2);
Vo(−)=R3/(R2+R3) ・・(2)
で表される。ホール出力電圧は式(1)と式(2)の差で表されるので、発生する不平衡電圧Vuは下記式(3);
Vu=(R2・R4−R1・R3)/(R1+R4)・(R2+R3) ・・(3)
で表すことができる。不平衡電圧を小さくするためには、式(3)の値を小さくすればよい。理想的には4つの抵抗R1、R2、R3及びR4の値は同じ値になり、不平衡電圧Vuは0になる。しかし、パターン形成時に行うエッチングの際、半導体ホールセンサのパターンに若干の欠陥あるいはアンバランスが生じ、それぞれの抵抗値が等しくならず、0以外の不平衡電圧を出力してしまう。そのアンバランスによる抵抗の変化率は、エッチング精度によりある範囲内に収まるので、Vuを小さくするためには、同じ欠陥やアンバランスが生じても、変化率が小さくなるようにすればよいことがわかる。
【0018】
そのため、本発明の半導体ホールセンサは、前記のごとく、パターン部の外周内隅部分に切欠部を2箇所以上設け、その切欠部(削れ部分)が十字形状のパターンの内隅部分直角位置よりも内側に含まれた構成になっている。このような切欠部を設けることにより、この内隅部分における電流の集中が緩和され、内隅部分における電界強度が小さくなる。したがって、半導体ホールセンサのパターンに多少の幾何学的アンバランスが生じていても、このアンバランスによって電界強度が大きくばらつくことがなく、半導体ホールセンサの不平衡電圧も小さくなる。つまり、内隅部分に切欠部を設け、その内隅部分の電界強度を小さくすることにより、この半導体ホールセンサは幾何学的アンバランスに対して鈍感になり不平衡電圧を低減することができると考えられる。また、この電界強度の減少により、半導体ホールセンサの静電耐圧性も向上する。
【0019】
本発明の半導体ホールセンサの製造方法は、従来の方法と変化はなく、ホールセンサのパターン形状のみに変化を加える。一例としては、図11に示す半導体ホールセンサが挙げられる。つまり、半絶縁GaAs基板11の表面にSiを選択的にイオン注入、またはMBE法やMOVPE法などによってInSbやInAsおよびGaAsなどの感磁膜12を形成した後、フォトリソグフィーを用いて所望のパターンに加工する。その後、この感磁膜12にSiO2やSiNなどの無機物の保護層14と電流を流すための内部電極13を形成し、ダイシング、ダイボンド、ワイヤーボンドの工程を経て、この電極13にワイヤー17を接触して樹脂16でモールドした構造になっている。なお、符号15はリードフレームを示している。
【0020】
(実施例1)
図3は、本発明の半導体ホールセンサのパターンの一例を示す図である。この半導体ホールセンサのパターン1も十字形をしているので、4箇所の内隅部分2aを有しているが、図2に示す従来の半導体ホールセンサのパターンのように、これらの内隅部分はいずれも直角ではなく、切欠部(削れ部分)が形成されている。このように、内隅部分が直角ではないので、本発明の半導体ホールセンサのパターンでは内隅部分の電界強度を小さくすることができる。
【0021】
ここに、切欠部は内隅部に対して正方形状に削っており、縦横の寸法Lが300μm、幅Wが100μmの十字形のパターンに対して、一辺が6μmの長さの正方形になっている。また、同形状の切欠部を十字状パターンの入力側パターンもしくは出力側パターンに対して軸対称になるように設けることが好ましい。
【0022】
切欠部の形状の一例を図4から図7に示す。なお、符号2b、2c、2d、2eはいずれも切欠部である。ここで、従来の十字形をした半導体ホールセンサのパターンと正方形の切欠部を有した半導体ホールセンサのパターンに同位置に同形状のアンバランスが発生する場合を考える。
【0023】
アンバランスの形状としては、右上内隅部分より出力端子側に7.6μm離れた所に、二辺を4.5μmとする直角二等辺三角形のパターン欠けを想定した。これは、オーバーエッチングもしくはレジストが欠けてしまったために、この半導体ホールセンサのパターンの一部が欠けてしまったことを想定している。このとき発生する不平衡電圧のシミュレーション結果は、従来の十字形の半導体ホールセンサのパターンでは、入力電圧を1Vとすると0.74mV、正方形の切欠部を有した半導体ホールセンサのパターンでは同入力で0.31mVと不平衡電圧を約58%も低減することができる。
【0024】
さらに、前述のパターン欠けの存在しない理想的形状が形成された場合、内隅部分に存在する最大電界強度は、従来の十字形の半導体ホールセンサのパターンで1.649×104V/m、正方形の切欠部を有する半導体ホールセンサのパターンで1.421×104V/mとなり、電界強度も約14%低減し、静電耐圧性の向上にも有効な事を確認した。正方形の切欠部の代わりに、切欠部を半径3.0μmの円形にした場合(図4)も、前述と同条件下で不平衡電圧は0.39mV、最大電界強度は0.996×104V/mとなり、従来の十字形パターンと比較して、それぞれ約47%、約40%の低減が見られた。
【0025】
以上の結果と、図5から図7のシミュレーション結果をまとめて表1に示す。不平衡電圧の減少に着目すると、切欠部の形状は正方形が今回行った検討の中では最適である。静電耐圧性の向上に着目する場合は、切欠部の形状は円形が今回行った検討の中では最適である。
【0026】
また、切欠部の大きさについては、あらゆる大きさのものについて有効であると考えられる。今回シミュレーションでは(L−W)/2に対する比として、0.1〜40%のものを行ない、不平衡電圧の減少、静電耐圧性の向上に効果がみられる。その中でも特に効果が顕著なものとしては、(L−W)/2に対する比として、1〜20%のものが挙げられる。また、今回のシミュレーションは、ホールセンサのパターンとしてL/Wが3のものを用いたが、当然3以外のものでも上述した結果と同様の効果があらわれる。以上のシミュレーション解析は、半導体ホールセンサの特性としてInSb(インジウムアンチモン)に相当する電気抵抗率を用いて行った。なお、InAs(インジウム砒素)及びGaAs(ガリウム砒素)に相当する電気抵抗率を用いても同様な効果が確認された。
【0027】
不平衡電圧を減少し、さらに、静電耐圧性を向上させる半導体ホールセンサの他のパターンとして(実施例1)以外の方法としては、図9及び図10に示すように、入出力パターン41、51の交差する内隅部分を鋭角、もしくは円弧状にした十字状パターンの内隅部分に切欠部(4a、5a)を設けることも考えられる。
【0028】
(比較例1)
前述した特開平1−298354号公報に示されている角取りを有する半導体ホールセンサのパターン(図8)が発生する不平衡電圧についても検討した。(実施例1)で用いた図2に示す十字形の半導体ホールセンサのパターンを基にシミュレーション解析を行った。すなわち、縦横の寸法Lが300μm、幅Wが100μmの十字形パターンである。この十字形の半導体ホールセンサのパターンの内隅部分4箇所に、二辺を4.5μmとする直角二等辺三角形を角取りしたパターンである。このパターンに(実施例1)と同様、右上内隅部分より出力端子側に7.6μm離れたところに、二辺を4.5μmとする直角二等辺三角形のパターン欠けをつくると、このアンバランスにより発生する不平衡電圧は入力電圧を1Vにすると1.00mVであった。
【0029】
従来の十字形の半導体ホールセンサのパターンは、同条件で0.74mVであったので、約35%不平衡電圧が増加したことになる。以上のシミュレーション解析も、半導体ホールセンサの特性としてInSb(インジウムアンチモン)に相当する電気抵抗率を用いて行った。なお、InAs(インジウム砒素)及びGaAs(ガリウム砒素)に相当する電気抵抗率を用いても同様な結果になった。
【0030】
【表1】
【0031】
【発明の効果】
以上説明したように本発明によれば、十字パターン形状の外周に存在する4つの内隅部分のうち、少なくとも2箇所以上に、円形状の切欠部を設け、また、十字パターン形状の外周に存在する4つの内隅部分のうち、入力端子側パターンと出力端子側パターンの交差する角度が、少なくとも2箇所以上鋭角であるようにしたので、不平衡電圧が半導体ホールセンサのパターンの欠陥あるいはアンバランスに対して鈍感になり、従来の十字形状の半導体ホールセンサのパターンと比較して不平衡電圧を小さくすることができる。さらに、半導体ホールセンサのパターンの内隅部分に存在する最大電界強度が小さくなり、その結果、電流の集中を緩和することができる。したがって、半導体ホールセンサの抱える問題の1つであった静電耐圧性も向上することができる。
【図面の簡単な説明】
【図1】本発明の半導体ホールセンサの等価ブリッジ回路を示す図である。
【図2】従来の十字形の半導体ホールセンサのパターン図である。
【図3】本発明の半導体ホールセンサのパターンの一例を示す図である。
【図4】本発明の半導体ホールセンサのパターンの他の一例を示す図である。
【図5】本発明の半導体ホールセンサのパターンのさらに他の一例を示す図である。
【図6】本発明の半導体ホールセンサのパターンの他の一例を示す図である。
【図7】本発明の半導体ホールセンサのパターンの他の一例を示す図である。
【図8】従来の半導体ホールセンサのパターンの他の一例を示す図である。
【図9】本発明の半導体ホールセンサのパターンの他の一例を示す図である。
【図10】本発明の半導体ホールセンサのパターンの他の一例を示す図である。
【図11】従来の半導体ホールセンサの断面構造を示す図である。
【符号の説明】
1、21、31、41、51 半導体ホールセンサのパターン
2a、2b、2c、2d、2e、4a、5a 切欠部(削れ部分)
3a 角取り部
11 半絶縁性単結晶GaAs基板
12 感磁膜
13 内部電極
14 無機物の保護膜
15 リードフレーム
16 モールド樹脂
17 リード線
Claims (2)
- 十字パターン形状の外周に存在する4つの内隅部分のうち、少なくとも2箇所以上に、円形状の切欠部を設けたことを特徴とする半導体ホールセンサ。
- 十字パターン形状の外周に存在する4つの内隅部分のうち、入力端子側パターンと出力端子側パターンの交差する角度が、少なくとも2箇所以上鋭角であることを特徴とする請求項1に記載の半導体ホールセンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000230034A JP4475765B2 (ja) | 2000-07-28 | 2000-07-28 | 半導体ホールセンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000230034A JP4475765B2 (ja) | 2000-07-28 | 2000-07-28 | 半導体ホールセンサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002043651A JP2002043651A (ja) | 2002-02-08 |
JP4475765B2 true JP4475765B2 (ja) | 2010-06-09 |
Family
ID=18723052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000230034A Expired - Fee Related JP4475765B2 (ja) | 2000-07-28 | 2000-07-28 | 半導体ホールセンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4475765B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100375308C (zh) | 2001-07-26 | 2008-03-12 | 旭化成电子材料元件株式会社 | 半导体霍尔传感器 |
KR101689362B1 (ko) * | 2015-07-03 | 2016-12-26 | 나노스 주식회사 | GaAs 홀센서 칩 및 그 제조방법 |
-
2000
- 2000-07-28 JP JP2000230034A patent/JP4475765B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002043651A (ja) | 2002-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4490687B2 (ja) | 半導体ホールセンサ | |
JP2004055932A (ja) | 磁電変換素子及びその作製方法 | |
JPWO2003032410A1 (ja) | ホール素子および磁気センサ | |
JP4475765B2 (ja) | 半導体ホールセンサ | |
JP2017050394A (ja) | 磁電変換素子およびその製造方法 | |
JP6654386B2 (ja) | ホールセンサ | |
TWI412776B (zh) | 磁阻感測器及其製造方法 | |
JPH07245432A (ja) | ホール素子及びその製造方法 | |
CN111883652A (zh) | 霍尔元件及制备霍尔元件的方法 | |
CN117991156A (zh) | 霍尔元件、霍尔传感器和霍尔元件的制造方法 | |
JP2024068095A (ja) | ホール素子、ホールセンサ、及びホール素子の製造方法 | |
US10760981B2 (en) | Hall sensor | |
JP6612887B2 (ja) | ホール素子及びホールセンサ、レンズモジュール | |
CN212571040U (zh) | 一种霍尔元件 | |
JPH0870146A (ja) | 磁気センサ | |
JP3399053B2 (ja) | ヘテロ接合ホール素子 | |
CN117998971A (zh) | 霍尔元件和霍尔传感器 | |
JP2024068089A (ja) | ホール素子及びホールセンサ | |
US11029372B2 (en) | Hall element for mitigating current concentration and fabrication method thereof | |
JP2024067644A (ja) | ホール素子、ホールセンサ、及びホール素子の製造方法 | |
US20200300940A1 (en) | Manufacturing of high performance magnetoresistive sensors | |
JPH04168784A (ja) | 半導体ホール素子およびその製造方法 | |
JP2009059892A (ja) | 半導体磁気抵抗素子およびその設計方法 | |
JPH07249808A (ja) | 磁電変換素子 | |
JPS59126676A (ja) | 電界効果型トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090522 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091006 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20091204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100106 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20100108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100108 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100305 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100309 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4475765 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |