JPH0870146A

JPH0870146A - 磁気センサ

Info

Publication number: JPH0870146A
Application number: JP6184322A
Authority: JP
Inventors: Hideaki Imai; 秀秋今井; Takashi Yoshida; 孝志吉田
Original assignee: Asahi Chemical Industry Co Ltd
Current assignee: Asahi Chemical Industry Co Ltd
Priority date: 1994-06-21
Filing date: 1994-08-05
Publication date: 1996-03-12

Abstract

(57)【要約】【目的】高感度でかつ信頼性に優れた磁気センサを提
供することを目的とする。【構成】Ｓｉ／ＳｉＧｅのヘテロ構造からなる積層薄
膜からなるホール素子および該ヘテロ構造からなるトラ
ンジスタを磁気センサからの信号を処理するＩＣ回路に
利用した構造の複合磁気センサである。【効果】高感度でかつ高信頼性の磁気センサに関し、
信号処理回路も一体になっているので、広い分野で使用
することができるセンサである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、磁界の大きさを検出す
るためのセンサであり、とくに位置センサ、回転角セン
サ、加速度センサや近接センサなどに応用できる磁気セ
ンサに関する。

【０００２】

【従来の技術】磁気センサは、各種産業の広い分野で利
用されている重要なセンサである。産業用のセンサとし
ては、磁気センサの代わりに光を利用したセンサも多く
用いられている。とくに、発光素子と受光素子を一体型
にした構造のフォト・インタラプタが使い易いという点
で使用される例が多い。しかし、発光素子や受光素子を
使用する場合には、消費電力が多いとか、発光素子の出
力が時間とともに減少していくという点、あるいは汚れ
により光の検出感度が低下したり、検知できなくなった
りするという問題がある。

【０００３】従来、磁気のセンシング技術としては、コ
イルを用いて対象物体の位置が変化した時に発生する誘
導電流を検出する方法が主に用いられている。（例え
ば、ＵＳＰ４６５１２４１号）しかし、この方法では
対象物体の位置が変化した場合にしか信号を検出するこ
とができないとか、変化の速度が小さい時には感度が低
くなるという問題がある。磁気センシング用のホール素
子としては、ＩｎＳｂ、ＧａＡｓ、ＩｎＡｓ、ＩｎＧａ
Ａｓのような化合物半導体、あるいはＳｉやＧｅなどが
ある。化合物半導体は移動度が大きく、高感度のホール
素子を得ることができるが、その特性が不純物の影響を
受けやすくプロセス中の特性変動が大きいこと、基板が
高価であり低価格のホール素子を得ることが難しいなど
という問題点がある。

【０００４】一方、ホール素子や磁気抵抗素子のような
磁気センサおよび増幅回路と電圧しきい値検出回路から
なる信号処理回路とを組み合わせた構造の複合磁気セン
サは公知であり、産業界で広く使用されている。その場
合、信号処理回路はＳｉ材料による集積回路を用いるの
が一般的である。Ｓｉホール素子とＳｉ材料からなる信
号処理回路を同じ一つの基板上に形成した構造の複合磁
気センサも知られている。（例えば、ＵＳＰ３８１６
７６６号）また、高感度の磁気センサとして、ＩｎＳｂ
ホール素子と信号処理回路のＩＣ部を別々に作製し、ハ
イブリッドした構造の複合磁気センサも知られている。
（例えば、旭化成電子（株）で製造）最近、Ｓｉ／Ｓｉ
Ｇｅのヘテロ構造がＳｉに比べて高特性のデバイスが実
現できると考えられそれを形成した例が報告されてい
る。（例えば、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，６
１，６４（１９９２），Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔ
ｔ．，６３，２２６３（１９９３））しかし、それらの
積層膜を用いてデバイスを作製した例はほとんどなく、
ホール素子や複合磁気センサについての報告はまだな
い。

【０００５】

【発明が解決しようとする課題】ホール素子にＳｉ薄膜
を用いる場合には、その半導体特性、とくに移動度が小
さいために高いホール起電力を得ることができず、感度
の低い磁気センサとなってしまうという問題点があっ
た。また、ＧａＡｓ薄膜をホール素子および信号処理回
路を用いる場合には、移動度が大きいため高感度にはな
るが、ＧａＡｓ基板が高価であるとか、信号処理回路を
同じ基板上に形成しようとすると収率が極めて小さくな
るとか、磁気センサとした場合の信頼性が不十分である
という問題があった。さらに、従来のＳｉ材料による信
号処理回路では応答速度を速くするのに限界があるとい
う問題点もあった。

【０００６】

【課題を解決するための手段】前期課題を解決するため
に鋭意検討を重ねた結果、Ｓｉ／ＳｉＧｅのヘテロ構造
からなるホール素子を用いることにより高感度のホール
素子を、あるいはホール素子や磁性薄膜磁気抵抗素子の
ような磁気センサとＳｉ／ＳｉＧｅのヘテロ構造からな
るトランジスタの信号処理回路と組み合わせた構造の複
合磁気センサを得ることが可能となり、本発明を完成す
るにいたった。

【０００７】すなわち、本発明の磁気センサは、感磁部
がＳｉＧｅ混晶層にサンドイッチされたＳｉ超薄膜層、
および該ＳｉＧｅ混晶層に隣接して電子供給層を設けた
Ｓｉ／ＳｉＧｅのヘテロ構造からなることを特徴とする
ホール素子、磁気センサと該磁気センサからの出力信号
を処理する回路からなる複合磁気センサにおいて、該磁
気センサがＳｉＧｅ混晶層にサンドイッチされたＳｉ超
薄膜層、および該ＳｉＧｅ混晶層に隣接して電子供給層
を設けたＳｉ／ＳｉＧｅのヘテロ構造からなるホール素
子、および化合物半導体からなるホール素子や磁気抵抗
素子のような磁気センサと該磁気センサの出力信号を処
理する回路のトランジスタがＳｉ／ＳｉＧｅのヘテロ構
造からなる複合磁気センサである。

【０００８】以下、本発明の磁気センサについて詳細に
説明する。本発明のホール素子は、ＳｉＧｅ混晶層にサ
ンドイッチされたＳｉ超薄膜層をチャネル層とし、さら
に該ＳｉＧｅ混晶層の少なくとも一方の側に隣接して電
子供給層を設けたＳｉ／ＳｉＧｅのヘテロ構造からなる
ものである。このホール素子は、ノンドープのＳｉ超薄
膜層をＳｉＧｅの混晶からなる層によりサンドイッチし
てチャネル層とした構造で、このチャネル層を導電層と
するものである。このような構造とすることにより、２
次元電子ガスをＳｉ超薄膜層のチャネル層中に閉じこめ
ることができ、高感度の磁気センサとすることができる
ものである。

【０００９】該ノンドープのＳｉ超薄膜層の厚みは２０
オングストロームから５００オングストロームであるこ
とが好ましい。２０オングストローム以下の厚みでは電
気抵抗が大きくなりすぎるし、５００オングストローム
以上の厚みではＳｉＧｅ混晶層でサンドイッチしてチャ
ネル層とした効果がほとんどなく大きな移動度が得られ
なくなる。Ｓｉ超薄膜層をサンドイッチするＳｉＧｅ混
晶層は、組成比としてＳｉが０.５から０.９であること
が必要である。組成比がこの範囲外の場合には、２次元
電子ガスの閉じこめ効果が不十分となり大きな移動度が
得られないため好ましくない。

【００１０】該ＳｉＧｅ混晶層の厚みは、電子供給層を
形成する側では２０オングストロームから２０００オン
グストロームであることが好ましい。２０オングストロ
ーム以下ではＳｉＧｅ混晶層がバリア層としての役割を
果たすことができず、２０００オングストローム以上で
は電子供給層からの電子供給ができなくなり、電気抵抗
が極めて大きくなってしまう。該ＳｉＧｅ混晶層はノン
ドープ、あるいはｐ型ドーピングしてもよい。ｐ型ドー
パントとしては、Ｂ、Ａｌ、ＧａやＩｎなどがある。電
子供給層は、該ＳｉＧｅ混晶層の少なくとも一方の側に
隣接して形成すれば良く、必要に応じて片側にあるいは
両側に設けることにより選択すればよい。電子供給層は
ｎ型ドーピングすることが必要で、ドーパントとして
は、Ａｓ、Ｐ、Ｓｂなどを用いることができ、ドーピン
グ濃度はドーパントの種類や必要とする電気抵抗の値に
よって変えればよく、５×１０¹⁷ｃｍ^-3から８×１０¹⁸
ｃｍ ^-3の範囲であれば好ましい。電子供給層の厚みは、
とくに限定されないが、２０オングストロームから５０
００オングストロームであることが好ましい。

【００１１】上記のようなＳｉ／ＳｉＧｅヘテロ構造は
Ｓｉ基板上に形成するが、その場合チャネル層のＳｉ超
薄膜層の特性を向上する方法として次のような方法があ
る。Ｓｉ基板上に直接ＳｉＧｅ混晶をバッファー層とし
て設けその上にＳｉ超薄膜層を形成した構造、ＳｉとＳ
ｉＧｅ混晶の超格子構造を設けその上にＳｉ超薄膜層を
形成した構造、あるいはＳｉＧｅ混晶で組成を基板側か
ら順次変える組成傾斜構造層を設けその上にＳｉ超薄膜
層を形成した構造などがある。また、Ｓｉ／ＳｉＧｅヘ
テロ構造を形成した最上部にＳｉのキャップ層を設ける
こともセンサの信頼性を高めるうえでは好ましいもので
ある。積層構造の例を図１に示す。

【００１２】上記のような構造の積層膜の室温での移動
度は１５００ｃｍ²／Ｖｓ以上とすることが容易にで
き、３０００ｃｍ²／Ｖｓのものを作製することも可能
であり、高感度のホール素子を得ることができる。該積
層膜を用いてホール素子を作製するためには、所定のセ
ンサパターンを形成すればよく、たとえば、十字型、卍
型、長方形などがある。十字型パターンの例を図２に示
す。さらに、本発明においては、ホール素子としての信
頼性、とくに不平衡電圧特性、応力依存特性、温度特性
を向上せしめるために、ホール素子のセンサパターンを
２つ以上形成することも好ましいものである。たとえ
ば、センサパターンを基板上に互いに対称に配置し、か
つ電流を流す方向を互いに垂直にすることにより、セン
サパターンにかかる応力の影響をキャンセルすることが
できる。

【００１３】本発明の複合磁気センサは、ホール素子や
磁気抵抗素子のような磁気センサと該磁気センサが出力
する信号を処理する回路からなるものである。磁気セン
サと信号処理回路を同一基板上に形成するモノリシック
構造としては、ホール素子がＳｉ／ＳｉＧｅのヘテロ構
造からなる場合、強磁性金属薄膜や金属超格子薄膜から
なる磁気抵抗素子のように磁気センサ作製プロセスをＳ
ｉプロセス中に容易に取り入れることができるようなも
のが好ましい。強磁性金属薄膜としては、Ｎｉ、Ｆｅ、
ＮｉＦｅ合金、ＮｉＣｏ合金やＦｅ、Ｃｒ、ＮｉやＣｏ
の磁性金属を用いた金属超格子構造を用いることができ
る。ＩｎＳｂ、ＧａＡｓ、ＩｎＡｓやＩｎＧａＡｓのよ
うな化合物半導体を、信号処理回路と同じシリコン基板
上に形成して、モノリシック構造の複合磁気センサとす
ることも可能である。さらに、上記のような化合物半導
体からなるホール素子や磁気抵抗素子のような磁気セン
サを別途作製して、信号処理回路を形成した基板と組み
合わせたハイブリッド構造とすることもできる。どちら
の構造にするのかは、必要とされる用途、感度特性、コ
ストなどを考慮して選択することができる。

【００１４】複合磁気センサにおいて、信号を処理する
回路は、たとえば図３に示すように定電圧電源回路、カ
レントミラー回路、シュミットトリガ回路、出力増幅回
路からなるものである。また、必要に応じて温度補償回
路、メモリーなどの回路を組み込むこともできる。これ
らの回路は、磁気センサと同じ基板上に形成したモノリ
シック構造にしてもよいし、磁気センサと信号処理回路
を別の基板上に形成してハイブリッド構造にすることが
できる。本発明の複合磁気センサは、センサと信号処理
回路を一体に封止した構造であるため、装置への組み込
みが容易になるという特徴を有する。一方、ディスクリ
ートの磁気センサを組み合わせて電気回路を構成する場
合には、配線長が長くなり外部からの電気的、磁気的ノ
イズによる影響を受けやすく、誤動作や動作しなくなる
などの不良が発生する。一体に封止した構造のセンサで
は、電気的、磁気的ノイズの影響を受けにくくなるため
信頼性の高いセンサとすることができる。

【００１５】また、本発明の複合磁気センサにおいて
は、端子数が入力、出力およびアースの３本、あるいは
入力と出力の２本とすることもできる。このような信号
処理回路の動作としては、たとえば、周囲磁界が高くな
る時には出力電流や出力電圧が小さくなり、周囲磁界が
低くなる時には出力電流や出力電圧が大きくなるような
もので、磁気センサからのアナログ信号をディジタル信
号に変換するものである。また、これとは逆の動作のセ
ンサとすることもできる。この場合には、ヒステリシス
幅はホール素子の特性や磁気センサの用途に応じて決め
ることができる。信号処理回路は、目的に応じて作製す
れば良く、リニア出力のものも作製可能である。

【００１６】さらに、本発明においては、複合磁気セン
サとしての信頼性、とくに不平衡電圧値、応力依存性、
温度特性を改良するために、ホール素子を同じ基板上に
２つ以上形成して、センサ出力の安定性を向上せしめる
こともできる。本発明の信号処理回路は、Ｓｉ材料によ
り形成する回路を用いることができる。該信号処理回路
は、通常のＳｉのバイポーラプロセスやＣＭＯＳプロセ
スにより作製することができる。

【００１７】本発明では、該信号処理回路を従来のＳｉ
プロセスを応用するＳｉＧｅプロセス技術により作製す
ることも、複合磁気センサの高速動作を可能にするとい
うことで好ましいものである。信号処理回路を、Ｓｉ／
ＳｉＧｅヘテロ構造からなる電界効果トランジスタ（Ｆ
ＥＴ）あるいはバイポーラトランジスタから構成するこ
とにより、磁気センサとしての応答速度を大きくするこ
とができるものである。

【００１８】信号処理回路に用いるＦＥＴの作製方法を
簡単に説明する。前述のセンサエレメントと同様のＳｉ
Ｇｅ混晶層にサンドイッチされたＳｉ超薄膜層をチャネ
ル層とし、さらに該ＳｉＧｅ混晶層の片側に隣接して電
子供給層を設けたＳｉ／ＳｉＧｅのヘテロ構造を利用
し、該積層構造上に、たとえば酸化シリコンおよび／あ
るいは窒化シリコン、ＳｉＯＮからなる絶縁層を形成
し、その上にゲート電極を設ける。さらに、Ｓｉ超薄膜
層のチャネル層上の膜をエッチング除去し、該Ｓｉ超薄
膜層に直接に接するようにソース電極とドレイン電極を
形成することにより、ＦＥＴを作製する。信号処理回路
は、該ＦＥＴを適宜組み合わせることによって通常のＳ
ｉプロセスをベースとして用いることより作製すること
ができる。さらに、本発明では、該信号処理回路の一部
をＳｉＧｅプロセスで作製し、他の回路は従来のＳｉプ
ロセスで作製することもできる。バイポーラトランジス
タについては、従来のバイポーラプロセスを用いること
ができる。ベース層としてＳｉＧｅ混晶層を形成し、た
とえばｐ型のベース層とする場合にはＢなどをドーピン
グすれば良く、ｎ型のベース層とする場合にはＰやＡｓ
をドーピングすれば良い。ＳｉＧｅ混晶層はＳｉとＧｅ
の混晶組成は膜厚方向に一定でもよいし、膜厚方向に組
成を傾斜させることも良好なトランジスタ特性を得るた
めに好ましいことである。

【００１９】本発明の磁気センサの製造方法に関して、
とくにホール素子について簡単に説明する。基板として
は、ｎ型あるいはｐ型Ｓｉ基板を用いることができる。
ＳｉやＳｉＧｅ混晶薄膜は、ＳｉやＧｅの金属を蒸着源
とする分子線エピタキシ法、シランやジシランおよびゲ
ルマンのようなガスを用いるガスソース分子線エピタキ
シ法やシランやジシランおよびゲルマンのようなガスを
用いる常圧あるいは減圧化学気相成長法（ＣＶＤ法）に
より作製することができる。積層構造を作製する方法と
しては、分子線エピタキシ法では、アトミックレイヤ
ーエピタキシ法、マイグレーションエンハンスド
エピタキシ法や成長中断エピタキシ法などを用いること
ができる。ＣＶＤ法では、アトミックレイヤーエピ
タキシ法を用いることもできる。該積層構造を微細加工
して所望のセンサパターンとするためには、通常のＳｉ
プロセスを利用することができる。エッチング法として
は、たとえばフッ化水素酸あるいは水酸化カリウムを主
としたエッチング剤による方法、ガスを使用する反応性
イオンエッチング法、レーザビームエッチング法や
イオンミリング法がある。ホール素子やＦＥＴのパッシ
ベーションは、ＣＶＤ法などにより酸化シリコンおよび
／あるいは窒化シリコンやＳｉＯＮなどを形成する。Ｆ
ＥＴやバイポーラトランジスタにおいて、ソース電極や
ドレイン電極は、ＣＶＤ法やスパッタ法によりオーミッ
ク性を有する材料、たとえばＡｕ，Ａｌ，Ｗ，Ｍｏ，Ｔ
ｉＷ，あるいはＰｔＳｉなどを形成することができる。

【００２０】本発明のホール素子を用いた複合磁気セン
サは、シリコンプロセスをベースに用いて、同じシリコ
ン基板上にホール素子および信号処理回路を形成するこ
とができるため、センサの特性分布を揃えることが容易
で、かつ低コスト、高感度で高信頼性の磁気センサを得
ることが可能である。本発明の磁気センサは、位置、回
転、角度、加速度、圧力、電流、電力、電圧、のセンサ
などとして使用することができる。たとえば、種々の物
体の近接センサや位置センサ、ファンなどのモーターの
回転制御、テープレコーダ、ビデオカメラ、フロッピー
ディスク、ハードディスク、およびコンパクトディスク
などの位置やモーターの回転数制御、流量計センサなど
に用いることができる。

【００２１】

【実施例】以下、実施例によりさらに詳細に説明する。

【００２２】

【実施例１】４インチφのｐ型（１００）シリコン基板
上に、シランとゲルマンのガスセル、ホウ素とアンチモ
ンのクヌードセンセルを有する分子線エピタキシ装置を
用いて、膜厚が５０００オングストロームで、シリコン
基板側の組成がシリコン１００％から始まり徐々にゲル
マニウムが多くなり最終的にＳｉ_0.72Ｇｅ_0.28からなる
ノンドープの組成傾斜構造のＳｉ_1ーXＧｅ_X層を形成す
る。ついで、該層上にノンドープのＳｉ_0.72Ｇｅ_0.28組
成の層を１０００オングストロームの厚さに形成し、続
いて１５０オングストロームのノンドープのシリコン層
からなるチャネル層を形成する。さらに、該チャネル層
上にノンドープのＳｉ_0.72Ｇｅ_0.28組成の層を５００オ
ングストローム、アンチモンをドーピングしたｎ型Ｓｉ
_0.72Ｇｅ_0.28組成の電子供給層を５００オングストロー
ム、ノンドープのＳｉ_0.72Ｇｅ_0.28組成のキャップ層を
２０００オングストローム、ノンドープのシリコンを２
０００オングストロームの厚さで形成する。この積層膜
の移動度は、室温で２５００ｃｍ²／Ｖｓであった。つ
いで、フォトリソグラフィ工程により、該積層膜の十字
型パターンからなる感磁部を作製する。感磁部膜の断面
構造を図１に示す。また、感磁部の十字パターン上にポ
リシリコン層とアルミニウム配線を形成した場合の平面
図を図２に示す。

【００２３】つぎに、感磁部膜の所定の部分をフッ化水
素酸のウエットエッチングおよびＣＦ₄の反応性イオン
エッチングによるエッチングを行うことにより、Ｓｉ超
薄膜層からなるチャネル層を表面に出す。該チャネル層
上および電極部にポリシリコン層を形成する。酸化シリ
コン膜を基板全面に形成し、該ホール素子のパッシベー
ション膜とする。電極部を形成するために、パッシベー
ション膜の所定部分をフッ化水素酸によるエッチングを
行うことにより、ポリシリコン層の表面を出す。つい
で、リフトオフを用いてアルミニウム層／金層からなる
積層膜をポリシリコン層上に形成して、ホール素子の電
極とする。

【００２４】上記の方法により得られたウエハをダイシ
ングソーにより素子チップとし、ついでリードフレーム
上に固定し、所定の電極部とリードフレームを金線でワ
イヤーボンディングし、エポキシ樹脂でモールドするこ
とによりホール素子を作製した。該ホール素子の特性を
測定した結果は、室温、磁界強度５０ｍＴ、５Ｖの駆動
電圧における出力電圧値は４０ｍＶ、不平衡電圧値は５
ｍＶ、出力電圧値の温度係数は０．１％／℃以下であっ
た。ここで、不平衡電圧値とは磁界強度がゼロの場合で
の、５Ｖの駆動電圧での出力電圧値のことである。ま
た、５Ｖ定電圧駆動時のホール素子の出力電圧値の温度
依存性は図４に示すように、比較例１のホール素子に比
べて温度依存性が小さいことがわかる。このホール素子
の磁界強度の変化による出力の応答特性は図５に示す。

【００２５】

【実施例２】４インチφのｐ型（１００）シリコン基板
上に、シランとゲルマンのガスセル、ホウ素とアンチモ
ンのクヌードセンセルを有する分子線エピタキシ装置を
用いて、、膜厚が８０００オングストロームのＳｉ_0.72
Ｇｅ_0.28からなるノンドープのバッファー層を形成す
る。ついで、該層上にノンドープのＳｉ_0.72Ｇｅ_0.28組
成の層を１０００オングストロームの厚さに形成し、続
いて１２０オングストロームのノンドープのシリコン層
からなるチャネル層を形成する。さらに、該層上にノン
ドープのＳｉ_0.72Ｇｅ_0.28組成の層を５００オングスト
ローム、アンチモンをドーピングしたｎ型Ｓｉ_0.72Ｇｅ
_0.28組成の電子供給層を５００オングストローム、ノン
ドープのＳｉ_0.72Ｇｅ_0.28組成のキャップ層を２０００
オングストローム、ノンドープのシリコンを２０００オ
ングストロームの厚さで形成する。この積層膜の移動度
は、室温で２０００ｃｍ²／Ｖｓであった。ついで、実
施例１と同様の方法でホール素子を作製する。

【００２６】上記の方法により得られたウエハをダイシ
ングソーにより素子チップとし、ついでリードフレーム
上に固定し、所定の電極部とリードフレームを金線でワ
イヤーボンディングし、エポキシ樹脂でモールドするこ
とによりホール素子を作製した。該ホール素子の特性を
測定した結果は、室温、磁界強度５０ｍＴ、５Ｖの駆動
電圧における出力電圧値は３４ｍＶ、不平衡電圧値は４
ｍＶ、出力電圧値の温度係数は０．１％／℃以下であっ
た。

【００２７】

【実施例３】４インチφのｐ型（１００）シリコン基板
上に、シランとゲルマンのガスセル、ホウ素とアンチモ
ンのクヌードセンセルを有する分子線エピタキシ装置を
用いて、、膜厚が２０オングストロームのＳｉ層と膜厚
が２０オングストロームのＳｉ_0.72Ｇｅ_0.28層を交互に
積層することからなる全膜厚が４０００オングストロー
ムのノンドープのバッファー層を形成する。ついで、該
層上にノンドープのＳｉ_0.72Ｇｅ_0.28組成の層を１００
０オングストロームの厚さに形成し、続いて１２０オン
グストロームのノンドープのシリコン層からなるチャネ
ル層を形成する。さらに、該層上にノンドープのＳｉ
_0.72Ｇｅ_0.28組成の層を５００オングストローム、アン
チモンをドーピングしたｎ型Ｓｉ_0.72Ｇｅ_0.28組成の電
子供給層を５００オングストローム、ノンドープのＳｉ
_0.72Ｇｅ_0.28組成のキャップ層を２０００オングストロ
ーム、ノンドープのシリコンを２０００オングストロー
ムの厚さで形成する。この積層膜の移動度は、室温で２
６００ｃｍ²／Ｖｓであった。ついで、実施例１と同様
の方法でホール素子を作製する。

【００２８】上記の方法により得られたウエハをダイシ
ングソーにより素子チップとし、ついでリードフレーム
上に固定し、所定の電極部とリードフレームを金線でワ
イヤーボンディングし、エポキシ樹脂でモールドするこ
とによりホール素子を作製した。該ホール素子の特性を
測定した結果は、室温、磁界強度５０ｍＴ、５Ｖの駆動
電圧における出力電圧値は４２ｍＶ、不平衡電圧値は５
ｍＶ、出力電圧値の温度係数は０．１％／℃以下であっ
た。

【００２９】

【実施例４】４インチφのｐ型（１００）シリコン基板
上のセンサエレメントを形成する部分以外に酸化シリコ
ン膜を形成した基板を作製する。シランとゲルマンのガ
スセル、ホウ素とアンチモンのクヌードセンセルを有す
る分子線エピタキシ装置を用いて、酸化シリコン膜が形
成されていない部分に、膜厚が５０００オングストロー
ムで、シリコン基板側の組成がシリコン１００％から始
まり徐々にゲルマニウムが多くなり最終的にＳｉ_0.72Ｇ
ｅ_0.28からなるノンドープの組成傾斜構造のＳｉ_1ーXＧ
ｅ_X層を形成する。ついで、該層上にノンドープのＳｉ
_0.72Ｇｅ_0.28組成の層を１０００オングストロームの厚
さに形成し、続いて１５０オングストロームのノンドー
プのシリコン層からなるチャネル層を形成する。さら
に、該層上にノンドープのＳｉ_0.72Ｇｅ_0.28組成の層を
５００オングストローム、アンチモンをドーピングした
ｎ型Ｓｉ_0.72Ｇｅ_0.28組成の電子供給層を５００オング
ストローム、ノンドープのＳｉ_0.72Ｇｅ_0.28組成のキャ
ップ層を２０００オングストローム、ノンドープのシリ
コンを２０００オングストロームの厚さで形成する。そ
の積層構造を図１に示す。この積層膜の移動度は、室温
で２５００ｃｍ²／Ｖｓであった。

【００３０】ついで、ＣＦ₄による反応性イオンエッチ
ングを用いるフォトリソグラフィ工程により、該積層構
造をエッチングしてホール素子パターンを形成する。つ
ぎに、酸化シリコン膜を全面に形成し、該ホール素子パ
ターンのパッシベーション膜とする。ホール素子の電極
部とするために、パッシベーション膜の所定の部分をフ
ッ化水素酸、およびＣＦ₄の反応性イオンエッチングに
よるエッチングを行う。センサエレメントを形成した部
分以外の酸化シリコン膜をエッチング除去して、シリコ
ン基板面を出す。該基板面上に、通常のバイポーラプロ
セスを用いて図３に示すような定電圧電源回路、増幅回
路、シュミットトリガ回路、および出力回路からなるシ
リコン材料の信号処理回路を形成する。該信号処理回路
は、周囲磁界が低い範囲では大きな出力電流となり、周
囲磁界が高い範囲では小さな出力電流となり、かつヒス
テリシスを有する回路を形成する。

【００３１】つぎに、センサエレメントおよび信号処理
回路を電気的に結合するため、所定のパッドを形成する
ための窓開け、およびポリシリコンとアルミニウムによ
る配線を行い、素子チップとする。該素子パターンにお
いて、電極を形成する部分は、シリコンのチャネル層と
直接にコンタクトできるようにエッチング除去する。上
記の方法により得られたウエハをダイシングソーにより
素子チップとし、ついでリードフレーム上に固定し、所
定の電極部とリードフレームをワイヤーボンディング
し、樹脂モールドすることにより複合磁気センサを作製
した。

【００３２】該複合磁気センサの動作特性の測定を、室
温、５Ｖの駆動電圧の場合では、図６に示すように、１
０ｍＴ以上では出力電流が小さくなり、５ｍＴ以下では
出力電流が大きくなるというスイッチング動作となっ
た。出力電流の温度特性は、−４０℃から１２５℃の範
囲で±５％の変位であった。また、図７には磁界強度変
化による出力の応答特性を示し、この場合の出力のスイ
ッチング時間は０．５μ秒であった。図８には、スイッ
チング動作点の温度依存性を示すが、本発明の磁気セン
サはセンサエレメントがシリコンのもの（比較例２）よ
り高感度でかつ温度依存性が小さいことがわかる。ここ
で、Ｂｏｐとは出力が低レベルとなる動作点であり、Ｂ
ｒｐとは出力が大きくなる動作点である。

【００３３】

【実施例５】実施例１において、シリコンからなる信号
処理回路を周囲磁界が高くなると出力電流が小さくな
り、周囲磁界が反転すると出力電流が大きくなるるよう
な回路とする以外は同様にして複合磁気センサを作製し
た。該複合磁気センサの動作特性の測定を、室温、５Ｖ
の駆動電圧の場合では、図９に示すように、Ｎ極が１０
ｍＴ以上では出力電流が高くなり、Ｓ極が１０ｍＴ以上
では出力電流が小さくなるというスイッチング動作とな
った。出力電流の温度特性は、−４０℃から１２５℃の
範囲で±５％の変位であった。また、出力のスイッチン
グ時間は０．５μ秒であった。

【００３４】

【実施例６】実施例１と同様の方法によって、Ｓｉ／Ｓ
ｉＧｅのヘテロ構造からなる積層膜をｐ型シリコン基板
の全面に形成する。ウエハの所定の部分に実施例１と同
様の方法によりセンサパターンを、かつ信号処理回路と
しては、Ｓｉ／ＳｉＧｅのヘテロ構造からなるトランジ
スタを用いた回路を構成した。トランジスタは該Ｓｉ／
ＳｉＧｅヘテロ構造の積層膜の酸化シリコンをエッチン
グ除去して、ノンドープＳｉ層上にゲート電極を形成
し、Ｓｉチャネル層に直接コンタクトするようソースお
よびドレイン電極を形成する。信号処理回路は、基本的
にＳｉ系の回路と同じとして作製した。

【００３５】該複合磁気センサの動作特性の測定を、室
温、５Ｖの駆動電圧の場合では、１０ｍＴ以上では出力
電流が小さくなり、５ｍＴ以下では出力電流が大きくな
るというスイッチング動作となった。出力電圧の温度特
性は、−４０℃から１２５℃の範囲で±５％の変位であ
った。また、出力のスイッチング時間は０．１５μ秒で
あった。

【００３６】

【実施例７】Ｓｉ基板上の信号処理回路を形成しない部
分に２０００オングストロームの酸化シリコン膜を形成
し、その上に８２％Ｎｉー１８％Ｆｅの組成からなるタ
ーゲットを用いマグネトロンスパッタ法により５００オ
ングストロームの強磁性金属薄膜を作製する。ついで、
リソグラフィー法によりマスクパターンを形成し、イオ
ンミリング法によって、感磁部エレメントが４つありか
つ相互のエレメントの長手方向が直交しており、感磁部
パターンの幅が１０μｍであるような磁気抵抗素子感磁
部パターンを作製する。信号処理回路は実施例６と同様
にＳｉ／ＳｉＧｅのヘテロ構造からなるトランジスタを
用いた回路を同一Ｓｉ基板上に作製し複合磁気センサと
した。

【００３７】該複合磁気センサの動作特性の測定を、室
温、５Ｖの駆動電圧の場合では、２ｍＴ以上では出力電
流が小さくなり、０．８ｍＴ以下では出力電流が大きく
なるというスイッチング動作となった。出力電圧の温度
特性は、−４０℃から１２５℃の範囲で±３％の変位で
あった。また、磁界強度の変化による出力の応答特性を
測定した結果を図１０に示す。出力のスイッチング時間
は０．１２μ秒であった。

【００３８】

【実施例８】ホール素子としては、従来から用いられて
いる移動度が３００００ｃｍ²／Ｖｓでフェライトの磁
気集束チップを備えたＩｎＳｂホール素子を用い、実施
例６で作製したＳｉ／ＳｉＧｅのヘテロ構造からなるト
ランジスタで構成される信号処理回路を別途作製し、同
じリードフレーム上にダイボンディング、続いてワイヤ
ーボンディングを行い、ハイブリッド構造の複合磁気セ
ンサを作製した。

【００３９】該複合磁気センサの動作特性の測定を、室
温、５Ｖの駆動電圧の場合では、３ｍＴ以上では出力電
流が小さくなり、１ｍＴ以下では出力電流が大きくなる
というスイッチング動作となった。出力電圧の温度特性
は、−４０℃から１２５℃の範囲で±４％の変位であっ
た。また、磁界強度の変化による出力の応答特性を測定
した結果を図１０に示す。出力のスイッチング時間は
０．１４μ秒であった。

【００４０】

【比較例１】実施例１においてＳｉ薄膜でホール素子パ
ターンを形成し、実施例１と同様の補法によりホール素
子を作製した。このＳｉ薄膜の室温での移動度は６００
ｃｍ ²／Ｖｓであった。該ホール素子の特性を測定した
結果は、室温、磁界強度５０ｍＴ、５Ｖの駆動電圧にお
ける出力電圧値は９ｍＶ、不平衡電圧値は１２ｍＶ、出
力電圧値の温度係数は０．３％／℃であった。

【００４１】

【比較例２】実施例１においてセンサエレメントをＳｉ
で形成し、信号処理回路もシリコンバイポーラプロセス
により作製し、磁気センサとした。このＳｉ薄膜の室温
での移動度は、６００ｃｍ²／Ｖｓであった。該磁気セ
ンサの動作特性の測定を、室温、５Ｖの駆動電圧の場合
では、２８ｍＴ以上では出力電流が小さくなり、１０ｍ
Ｔ以下では出力電流が大きくなるというスイッチング動
作となった。出力電圧の温度特性は、−４０℃から１２
５℃の範囲で±１０％の変位であった。また、出力のス
イッチング時間は０．５μ秒であった。

【００４２】

【発明の効果】本発明の磁気センサは、Ｓｉ／ＳｉＧｅ
のヘテロ構造を有する積層薄膜をホール素子および／あ
るいは信号処理回路を形成するトランジスタとして使用
しているため、微弱磁界の検知が可能であり、温度特性
も優れている磁気センサを得ることが可能となる。ま
た，センサからの信号を処理する回路を同じパッケージ
中に設けた構造の場合には、外部からの電気的、磁気的
ノイズによる影響を受けにくく高信頼性で高感度の磁気
センサとすることができるものである。

【図面の簡単な説明】

【図１】実施例１のホール素子の感磁部の積層構造の断
面図。

【図２】実施例１ホール素子の十字型パターンの平面
図。

【図３】本発明の信号処理回路の概念図。

【図４】実施例１および比較例１のホール素子の出力電
圧値の温度依存性を示す図面。

【図５】実施例１のホール素子の印加磁界強度の変化に
よる出力の応答特性を示す図面。

【図６】実施例４の複合磁気センサの動作特性を測定し
た例を示す図面。

【図７】実施例４の複合磁気センサの印加磁界強度の変
化による出力の応答特性を示す図面。

【図８】実施例４および比較例２の複合磁気センサのス
イッチング動作点の温度依存性を示す図面。

【図９】実施例５の複合磁気センサの動作特性を測定し
た例を示す図面。

【図１０】実施例７の複合磁気センサの印加磁界強度の
変化による出力の応答特性を示す図面。

【符号の説明】

１ｐ型（１００）シリコン基板２ノンドープＳｉ_1-XＧｅ_X組成傾斜構造層３ノンドープＳｉ_0.72Ｇｅ_0.28 ４ノンドープＳｉ超薄膜層５アンチモンドープＳｉ_0.72Ｇｅ_0.28層６ノンドープＳｉ層７Ｓｉ／ＳｉＧｅヘテロ構造感磁膜８引き回し電極９入力電圧端子１０出力電圧端子１１アース端子１２定電圧電源回路１３センサエレメント（ホール素子）１４増幅回路１５シュミットトリガ回路１６出力回路１７ヒステリシス幅

Claims

【特許請求の範囲】

【請求項１】感磁部がＳｉＧｅ混晶層にサンドイッチ
されたＳｉ超薄膜層、および該ＳｉＧｅ混晶層に隣接し
て電子供給層を設けたＳｉ／ＳｉＧｅのヘテロ構造から
なることを特徴とするホール素子。
【請求項２】ホール素子と該ホール素子の出力信号を
処理する回路からなる複合磁気センサにおいて、該ホー
ル素子がＳｉＧｅ混晶層にサンドイッチされたＳｉ超薄
膜層、および該ＳｉＧｅ混晶層の片側に隣接して電子供
給層を設けたＳｉ／ＳｉＧｅのヘテロ構造からなること
を特徴とする複合磁気センサ。
【請求項３】ホール素子と該ホール素子の出力信号を
処理する回路からなる複合磁気センサにおいて、出力信
号を処理する回路のトランジスタがＳｉ／ＳｉＧｅのヘ
テロ構造からなる請求項２記載の複合磁気センサ。
【請求項４】ホール素子と該ホール素子の出力信号を
処理する回路からなる複合磁気センサにおいて、出力信
号を処理する回路のトランジスタがＳｉＧｅ混晶層をベ
ース層とするからなる請求項２記載の複合磁気センサ。
【請求項５】ホール素子と該ホール素子の出力信号を
処理する回路のトランジスタがＳｉ／ＳｉＧｅのヘテロ
構造からなる複合磁気センサにおいて、磁気センサが化
合物半導体からなることを特徴とする複合磁気センサ。
【請求項６】化合物半導体からなるホール素子が、Ｉ
ｎＳｂ、ＧａＡｓ、ＩｎＡｓ、あるいはＩｎＧａＡｓか
らなることを特徴とする請求項５記載の複合磁気セン
サ。
【請求項７】磁気センサと該磁気センサの出力信号を
処理する回路のトランジスタがＳｉ／ＳｉＧｅのヘテロ
構造からなる複合磁気センサにおいて、磁気センサが磁
性薄膜磁気抵抗素子からなることを特徴とする複合磁気
センサ。