JP2000138403A

JP2000138403A - 薄膜磁気センサ―

Info

Publication number: JP2000138403A
Application number: JP11243975A
Authority: JP
Inventors: Ichiro Shibazaki; 一郎柴崎; Atsushi Okamoto; 岡本　　敦
Original assignee: Asahi Chemical Industry Co Ltd
Current assignee: Asahi Chemical Industry Co Ltd
Priority date: 1998-08-28
Filing date: 1999-08-30
Publication date: 2000-05-16

Abstract

(57)【要約】【課題】保護層による特性劣化の少ない高感度な磁気
センサーを得ること。【解決手段】Ｉｎ_xＧａ_1-xＡｓ_yＳｂ_1-y（０＜ｘ≦
１，０≦ｙ≦１）薄膜と無機質絶縁層である保護膜との
間に半導体中間層が形成されている磁気センサーであ
る。この中間層は、バンドギャップが大きく、かつ、Ｉ
ｎ_xＧａ_1-xＡｓ_yｂ_1-y薄膜より電子移動度が小さい、Ａ
ｌ_xＩｎ_1-xＳｂ（０＜ｘ≦１）またはＧａＡｓ_xＳｂ_1-x
（０≦ｘ≦１）の組成のものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体薄膜の磁気
センサーに関する。

【０００２】

【従来の技術】ＩｎＳｂのような高電子移動度の化合物
半導体薄膜を用いる磁気抵抗素子、ホール素子等の磁気
センサーは、静磁界を検出できる機能を持ち、回転速度
が速くても遅くても、歯車の回転角度や速度を検出でき
る機能を有する。このため、小型のＤＣモーターの磁気
センサーとして多く使われている。

【０００３】ＩｎＳｂ薄膜またはＩｎ_xＧａ_1-xＡｓ_yＳ
ｂ_1-y（０＜ｘ≦１，０≦ｙ≦１）薄膜等を感磁部とす
る磁気センサーには、高い信頼性を確保するため保護
膜、いわゆるパッシベーション膜を形成する必要があ
る。ところが、保護膜としてＳｉ₃Ｎ₄またはＳｉＯ₂等
の薄膜をＩｎＳｂ薄膜の表面に形成すると、Ｓｉ₃Ｎ₄、
ＳｉＯ₂等の保護膜の結晶格子の格子定数とＩｎＳｂ薄
膜またはＩｎ_xＧａ_1-xＡｓ_yＳｂ_1-y薄膜等の結晶格子の
格子定数との差が大きいので、結晶境界で相互作用が生
じ２０〜３０％の電子移動度の低下が起きることがあ
り、磁気センサーの感度低下を招いていた。

【０００４】しかし、ＩｎＳｂは、電子移動度が高くて
優れた磁気センサー材料であるので、たとえ結晶格子の
大きな不整合があったにしても、ＩｎＳｂを用いて磁気
センサーを作製せざるを得ないのが現状である。特に信
頼性の点からは、パッシベーション膜の形成は必須のた
め、このような素子特性の低下は避けられない問題であ
り、特に感磁部の薄膜を薄くして磁気センサーの消費電
力などを少なくし、高感度化しようとする場合には特性
劣化も大きくなった。これは、ＩｎＳｂまたはＩｎ_xＧ
ａ_1-xＡｓ_yＳｂ_1-y（０＜ｘ≦１，０≦ｙ≦１）に格子
整合する適切な絶縁性の保護膜が存在しないことに起因
する。このため、ＩｎＳｂまたはＩｎ_xＧａ_1-xＡｓ_yＳ
ｂ_1-y（０＜ｘ≦１，０≦ｙ≦１）の薄膜の特性を十分
に引き出し、高感度な磁気センサーを製作することが大
きな課題となっていた。

【０００５】

【発明が解決しようとする課題】本発明は、上記問題点
を解決すべくなされたものであり、その課題は、Ｉｎ_x
Ｇａ_1-xＡｓ_yｂ_1-y（０＜ｘ≦１，０≦ｙ≦１）薄膜と
保護膜との界面での相互作用による電子移動度の低下を
きたさないＩｎ_xＧａ_1-xＡｓ_yＳｂ_1-y（０＜ｘ≦１，０
≦ｙ≦１）を感磁部薄膜とする高感度の薄膜磁気センサ
ーを提供し、その製造方法を実現することにある。

【０００６】

【課題を解決するための手段】本発明者らは、Ｉｎ_xＧ
ａ_1-xＡｓ_yＳｂ_1-y（０＜ｘ≦１，０≦ｙ≦１）を動作
層とする磁気センサーの表面に保護層を形成しても、Ｉ
ｎ_xＧａ_1-xＡｓ_yＳｂ_1-y（０＜ｘ≦１，０≦ｙ≦１）の
電子移動度が低下しない磁気センサーを検討した。

【０００７】その結果、半導体の絶縁層からなる中間層
を、Ｉｎ_xＧａ_1-xＡｓ_yｂ_1-y（０＜ｘ≦１，０≦ｙ≦
１）と無機質層の保護層との間に、両者が直接接しない
ための分離層として、挿入し、このＩｎ_xＧａ_1-xＡｓ_y
Ｓｂ_1-y（０＜ｘ≦１，０≦ｙ≦１）薄膜を感磁部とす
る新規な構造の薄膜磁気センサー及びその製造法を見い
だした。

【０００８】以下、本明細書では、記述の簡略化のため
に必要に応じて、Ｉｎ_xＧａ_1-xＡｓ_yＳｂ_1-y（０＜ｘ≦
１，０≦ｙ≦１）を、ＩｎＧａＡｓＳｂと略記する。そ
の内容は、上記ｘ，ｙで定まるすべての組成を含む。

【０００９】本発明の薄膜磁気センサーは、基板と、Ｉ
ｎ_xＧａ_1-xＡｓ_yＳｂ_1-y（０＜ｘ≦１，０≦ｙ≦１）薄
膜を含む動作層と、該動作層上に接するように形成され
ている絶縁性もしくは高抵抗の中間層と、絶縁性無機質
からなる保護層とを前記の順に有することを特徴とす
る。

【００１０】ここで、前記中間層は、前記動作層の格子
定数と近似した格子定数を有することが望ましい。

【００１１】また、前記中間層は、前記Ｉｎ_xＧａ_1-xＡ
ｓ_yＳｂ_1-y（０＜ｘ≦１，０≦ｙ≦１）薄膜を構成する
元素の少なくとも１種類以上の元素を含む組成であるこ
とができる。

【００１２】例えば、高抵抗のＧａＡｓ_xＳｂ_1-x （０
≦ｘ≦１）、Ａｌ_xＩｎ_1-xＳｂ（０＜ｘ≦１）やＡｌ_x
Ｇａ_1-xＳｂ（０＜ｘ≦１）、Ｇａ_xＩｎ_1-xＳｂ（０＜
ｘ≦１）等は、好ましい例である。

【００１３】また、前記動作層においては、該動作層を
構成する前記Ｉｎ_xＧａ_1-xＡｓ_yＳｂ_1-y（０＜ｘ≦１，
０≦ｙ≦１）薄膜の上にバリヤー層を形成することがで
きる。

【００１４】また、前記中間層は、前記バリヤー層を構
成する元素の少なくとも１種類以上の元素を含む組成で
あることができる。

【００１５】また、前記中間層は、Ｉｎ_xＧａ_1-xＡｓ_y
ｂ_1-y（０＜ｘ≦１，０≦ｙ≦１）薄膜のバンドギャッ
プより大きく、かつ前記薄膜の電子移動度より小さい電
子移動度を有することができる。

【００１６】また、前記中間層は、前記Ｉｎ_xＧａ_1-xＡ
ｓ_yＳｂ_1-y（０＜ｘ≦１，０≦ｙ≦１）薄膜の格子定数
と近似した格子定数を有する半導体絶縁層または高抵抗
層であることができる。

【００１７】また、前記中間層は、前記バリヤー層の格
子定数と近似した格子定数を有する半導体絶縁層または
高抵抗層であることができる。

【００１８】また、前記Ｉｎ_xＧａ_1-xＡｓ_yＳｂ_1-y（０
＜ｘ≦１，０≦ｙ≦１）薄膜の膜厚は、５ミクロン以下
であることができる。

【００１９】さらに、前記Ｉｎ_xＧａ_1-xＡｓ_yＳｂ
_1-y（０＜ｘ≦１，０≦ｙ≦１）薄膜の膜厚は、１ミク
ロン以下であることができる。

【００２０】また、上記磁気センサーはホール素子であ
ることができる。

【００２１】また、上記磁気センサーは磁気抵抗素子で
あることができる。

【００２２】また、前記Ｉｎ_xＧａ_1-xＡｓ_yＳｂ_1-y（０
＜ｘ≦１，０≦ｙ≦１）薄膜は、Ｓｉ、Ｔｅ、Ｓ、Ｓ
ｎ、ＧｅおよびＳｅなどからなる群の少なくとも１種類
のドナーアトムを含むことができる。

【００２３】また、前記中間層がＳｉ、Ｔｅ、Ｓ、Ｓ
ｎ、ＧｅおよびＳｅからなる群から選ばれる少なくとも
１種類のドナーアトムを前記動作層との界面に近接して
含むことができる。

【００２４】また、前記Ｉｎ_xＧａ_1-xＡｓ_yＳｂ_1-y（０
＜ｘ≦１，０≦ｙ≦１）薄膜は、該薄膜の−５０℃にお
ける抵抗値が１５０℃における抵抗値の１５倍以内であ
ることができる。

【００２５】また、上記磁気センサーと一緒に、磁気セ
ンサー出力を増幅する回路と磁気センサーを駆動するた
めの電源回路とを有する制御回路がパッケージされてい
ることができる。

【００２６】本発明の薄膜磁気センサーの製造方法は、
表面が平滑な基板上にＩｎ_xＧａ_1-xＡｓ_yＳｂ_1-y（０＜
ｘ≦１，０≦ｙ≦１）薄膜を形成する工程と、該薄膜上
に中間層を形成する工程と、該薄膜および該中間層を所
望のパターンに形成する工程と、形成されたパターンの
上に所望の形状の薄い金属薄膜を形成する工程と、該パ
ターンおよび該金属薄膜の上に絶縁性無機質からなる保
護層を形成する工程と、外部と接続するための電極を複
数個形成する工程と、該電極を前記Ｉｎ_xＧａ_1-xＡｓ_y
Ｓｂ_1-y（０＜ｘ≦１，０≦ｙ≦１）薄膜の端部に接続
する工程と、を含むことを特徴とする。

【００２７】本発明の別の態様の薄膜磁気センサーの製
造方法は、表面が平滑な基板上にＩｎ_xＧａ_1-xＡｓ_yＳ
ｂ_1-y（０＜ｘ≦１，０≦ｙ≦１）薄膜を形成する工程
と、該薄膜上にバリヤー層を形成する工程と、該バリヤ
ー層上に該バリヤー層と物性値が近似する中間層を形成
する工程と、該薄膜、バリヤー層および該中間層を所望
のパターンに形成する工程と、形成されたパターンの上
に所望の形状の薄い金属薄膜を形成する工程と、該パタ
ーンおよび該金属薄膜の上に絶縁性無機質からなる保護
層を形成する工程と、外部と接続するための電極を複数
個形成する工程と、該電極を前記Ｉｎ_xＧａ_1-xＡｓ_yＳ
ｂ_1-y（０＜ｘ≦１，０≦ｙ≦１）薄膜の端部に接続す
る工程と、を含むことを特徴とする。

【００２８】ここで、上記製造方法には、さらに磁気セ
ンサー出力を増幅する回路と磁気センサーを駆動するた
めの電源回路とを有する制御回路を一緒にパッケージす
る工程を含むことができる。

【００２９】

【発明の実施の形態】本発明の磁気センサーは、基板上
に、Ｉｎ_xＧａ_1-xＡｓ_yＳｂ_1-y（０＜ｘ≦１，０≦ｙ≦
１）薄膜を含む動作層、中間層および保護膜を、前記の
順に有する。

【００３０】本発明において、保護膜は、パッケージン
グ工程および使用環境から半導体素子を機械的および化
学的に保護するために、かつ、磁気センサーの信頼性の
点から必須である。保護膜は、一般的には絶縁性の無機
質材料層であり、ＳｉＯ₂、Ｓｉ₃Ｎ_4、等の薄膜が挙げら
れる。これらは、例えば、ＣＶＤ法またはプラズマＣＶ
Ｄ法により形成され、特にＳｉ窒化膜は、プラズマ状態
のガス中で形成されるので、プラズマ窒化膜とも呼ばれ
る。本発明において、保護膜の厚さは、２ミクロン以
下、さらには１ミクロン以下であることが好ましく、特
に０．５〜０．２ミクロンであることが好ましい。

【００３１】本発明においては、保護膜とＩｎ_xＧａ_1-x
Ａｓ_yＳｂ_1-y（０＜ｘ≦１，０≦ｙ≦１）薄膜を含む動
作層とが直接接触しないように、保護膜と前記薄膜との
間に中間層を有する。この中間層は、磁気センサーの感
磁部を構成する動作層上に直接接するように形成する。
本発明において、中間層とは、絶縁性または高抵抗で、
動作層と物性値（例えば、格子定数）が近似した層であ
り、動作層のうち中間層と接する部分の組成の元素と共
通の元素を含むことが好ましい。したがって、ＩｎＧａ
ＡｓＳｂ薄膜と接して中間層が形成される場合には、中
間層の物性値はＩｎＧａＡｓＳｂ薄膜の物性値と近似し
ている必要があり、該薄膜の組成の元素を含むことが好
ましい。また、ＩｎＧａＡｓＳｂ薄膜上にバリヤー層を
形成した場合には、中間層は、バリヤー層の物性値と近
似している必要があり、該バリヤー層の組成の元素を含
むことが好ましい。

【００３２】また、中間層は、格子定数がＩｎＧａＡｓ
Ｓｂ薄膜の格子定数と近似しており、かつ、該薄膜より
バンドギャップが大きく、該薄膜より電子移動度の小さ
い、絶縁性もしくは半絶縁性のＡｌ_xＩｎ_1-xＳｂ（０＜
ｘ≦１）またはＧａ_yＩｎ_1-yＳｂ（０＜ｙ≦１）の薄膜
高抵抗層であることが好ましい。ＩｎＧａＡｓＳｂとの
格子定数の違いは、８％以内であることが好ましく、さ
らには５％以内であり、特に好ましくは２％以内であ
る。かかる中間層は、該薄膜の上側に形成される。動作
層に電子を閉じこめる働きをするバリヤー層またはバッ
ファー層（本発明においては、ＩｎＧａＡｓＳｂ動作層
薄膜の中に電子を閉じこめる働きをする動作層よりバン
ドギャップの大きい化合物半導体の高抵抗層または絶縁
層を、便宜上「バリヤー層」または「バッファー層」と
いうが、この層はＩｎＧａＡｓＳｂ動作層と格子定数が
極めて近いことが好ましい層である。）が、薄膜の上面
に接して形成されている場合には、中間層はバリヤー層
の上に接して形成される。

【００３３】このような化合物半導体の中間層を、Ｉｎ
ＧａＡｓＳｂ薄膜またはバリヤー層の上側に形成すれ
ば、パッシベーションとして形成される保護膜と感磁部
の動作層とが直接接しないことになるので、保護膜が存
在するにもかかわらずＩｎＧａＡｓＳｂ薄膜の特性、特
に電子移動度が変動しなくなる。かかる効果は、薄膜の
厚さが１ミクロン以下、さらには０．５ミクロン以下、
特に０．２ミクロン以下の場合に、顕著である。なお、
薄膜の格子定数との差が２％以内であるような中間層の
場合には、かかる中間層がバリヤー層としての役割も果
たすことができる。

【００３４】本発明において、中間層の厚さには、特に
制限はないが、通常は２ミクロン以下、さらには１ミク
ロン以下、さらには０．５ミクロン以下、さらには０．
２ミクロン以下であることが好ましく、さらに好ましく
は０．１ミクロン以下である。動作層の薄膜と接して中
間層が形成されている場合は、中間層にＳｉ，Ｓｅ，Ｔ
ｅ等のドナーアトムをドーピングしてもよい。ただし、
ドナーアトムは、中間層が薄い場合は、中間層全体に一
様にドーピングされていてもよいが、中間層の一部分
に、例えば薄膜と接する面側に偏ってドーピングされて
いることが好ましい。

【００３５】中間層は、電子移動度がＩｎＧａＡｓＳｂ
薄膜と比べてきわめて小さく、高抵抗すなわち導電率も
小さいので、半導体ではあるが、電気伝導には寄与しな
い性質を有する。したがって、中間層は、絶縁層として
振る舞う。さらに、中間層は、ＩｎＧａＡｓＳｂ薄膜と
パッシベーション層との間に配置されているので、Ｉｎ
ＧａＡｓＳｂ薄膜が直接パッシベーション層と接するこ
とにより生じる相互作用を防止し、ＩｎＧａＡｓＳｂの
特性の劣化を防止する。したがって、絶縁性の無機質層
（保護層）をパッシベーション層として有する磁気セン
サーでは、動作層であるＩｎＧａＡｓＳｂ薄膜、該薄膜
よりバンドギャップが大きく、かつ、動作層であるＩｎ
ＧａＡｓＳｂより電子移動度の小さい半導体の中間層、
パッシベーション層として絶縁性の無機質層（保護層）
をこの順に有することが好ましい。

【００３６】本発明において、動作層とは、Ｉｎ_xＧａ
_1-xＡｓ_yＳｂ_1-y（０＜ｘ≦１，０≦ｙ≦１）薄膜から
なる層であり、ｎタイプの導電性を示す。本発明におい
ては、表面が平滑な基板上にＩｎＧａＡｓＳｂ薄膜をエ
ピタキシャル成長させて形成する。

【００３７】ＩｎＧａＡｓＳｂ薄膜の電子濃度と抵抗の
温度依存性には、大きな相関関係がある。例えば、感磁
部薄膜に通常のＩｎＳｂを使った磁気センサーは、抵抗
の温度依存性が大きく、室温付近では高感度で極めてよ
い特性を示すが、感磁部の抵抗値が温度に大きく依存す
るので、低温や高温では信頼性が低下し、かつ、駆動性
も極めて悪くなる。すなわち、ＩｎＳｂは、抵抗の温度
変化率が−２％／℃であり、大きな温度依存性を有す
る。なお、抵抗の温度変化率β_Rは、下記式により求め
る。

【００３８】抵抗の温度変化率β_R（％／℃）＝（１／
Ｒ）ｄＲ／ｄＴ×１００本発明の磁気センサーは、通常は室温周辺で駆動される
が、特に、近年、磁気センサーの駆動に要求される温度
範囲は拡大しつつあり、これまでは室温近傍の温度域で
使えれば十分であったが、自動車用無接触磁気センサー
または産業用無接触磁気センサーでは、−５０℃〜１５
０℃の温度範囲での使用が実際に要求される。

【００３９】ＩｎＳｂは、電子移動度は極めて高いが、
大きな温度依存性を有するので、例えば、温度変化率が
負の場合には、低温では高抵抗、高温では低抵抗とな
り、−５０℃から＋１５０℃まで温度が変化すると、−
５０℃における抵抗値が１５０℃の抵抗値の２８〜３０
倍（抵抗の温度変化率が−２％の場合には５４倍）にな
る。このため抵抗値の変動がそのまま磁気センサーの入
力抵抗の変動となり、高温では過電流による破壊等が発
生し、また大きな駆動用の入力電流が必要となり、小型
の集積化した駆動回路では、素子の安定した駆動が困難
になる。低温度では素子抵抗が非常に大きくなり、浮遊
電磁ノイズの影響を強く受けたり、ノイズによる誤動作
原因となったりする。

【００４０】より広い範囲で駆動する本発明の磁気セン
サーでは、温度依存性を少なくすることも好ましく行わ
れる。その方法の１つは、ＩｎＧａＡｓＳｂ動作層の電
子濃度を増やすことである。他の方法の一つは、ＩｎＧ
ａＡｓＳｂ動作層を極めて薄くし、該動作層よりバンド
ギャップの大きいバリヤー層によって動作層の片側もし
くは両側から動作層中に電子を閉じこめる構造にするこ
とである。すなわち、動作層を量子井戸構造にすること
である。

【００４１】本発明においては、特に動作層中の電子濃
度に制限は設けないが、広い温度域で駆動させる場合
は、前記温度依存性の少なくなる方法を採ることも好ま
しく行われる。例えば、薄膜の電子濃度が２×１０¹⁶／
ｃｍ³以上になると、抵抗の温度変化が小さくなり、か
つ、磁気センサーのオフセット電圧の温度ドリフトが小
さくなり、ノイズも少なくなる。薄膜の電子濃度は５×
１０¹⁶／ｃｍ³以上であることが好ましく、６×１０¹⁶
／ｃｍ³以上であることがさらに好ましく、特に６×１
０¹⁶〜５×１０¹⁸／ｃｍ³であることが好ましい。

【００４２】ＩｎＧａＡｓＳｂ薄膜の電子濃度を大きく
する方法の１つには、ＩｎＧａＡｓＳｂ層に微量のＳ
ｉ、Ｔｅ、Ｓ、Ｓｎ、Ｇｅ、Ｓｅ等のドナーアトムを含
ませる方法がある。このようにドナーアトムをドーピン
グすることにより、動作層中の電子濃度を増加させ、高
温度におけるＩｎＧａＡｓＳｂ層の抵抗値の低下を少な
くすることができるので、磁気センサーに高温度で大き
な電流が流れることを防ぐことができる。このときは、
少なくとも一部のドナーアトムは陽イオン化した状態に
あり、かつ、動作層を作る結晶格子点に存在し、動作層
中に伝導電子を供給していることが必要である。

【００４３】また、Ｉｎ_xＧａ_1-xＡｓ_yＳｂ_1-y薄膜（０
＜ｘ≦１、０≦ｙ≦１）の電子濃度を大きくする別の方
法としては、薄膜の組成を適宜設定することにより、す
なわち、ｘ，ｙの値を０＜ｘ≦１、０≦ｙ≦１の範囲内
で適宜選択することにより、電子濃度を大きくすること
ができる。具体的には、例えば、感磁部をＩｎＳｂか
ら、Ｇａをより多く含むＩｎ_xＧａ_1-xＡｓ_yＳｂ_1-y薄膜
（０＜ｘ≦１、０≦ｙ≦１）に変更することにより、抵
抗値の温度変化を少なくすることができる。Ｇａの組成
比の割合を多くし、Ａｓの組成比の割合を多くすれば、
バンドギャップが大きくなり、抵抗値の温度変化が少な
くなる。

【００４４】電子濃度を特定のレベルにすることができ
れば、抵抗の温度変化を小さく抑えることができ、磁気
センサーの出力を増幅する回路、磁気センサーを駆動す
る電源回路等を含む磁気センサーの制御回路の負荷を少
なくすることができる。また、回路そのものも複雑化せ
ず、高温での駆動電力および電流も少なくなり、広い温
度範囲で素子を駆動できる制御回路の製作が可能にな
る。その結果、素子駆動回路も簡単になり、かつ小型化
できる。このため、本発明の磁気センサーと小型のＳｉ
集積回路である制御回路とを一体化して一つのパッケー
ジに納めて、高感度で信頼性の高い小型の薄膜磁気セン
サーを実現できる。

【００４５】ドーピングした磁気センサーは、高温域に
おいて磁気センサーの抵抗値が急激に低下することを避
けることができるので、１００℃以上の高温域でも安定
に動作する。そして、−２０℃以下の低温域においても
磁気センサーの抵抗値（入力抵抗値）の急激な上昇を少
なくすることができるので、−２０℃以下の低温域にお
いても安定に動作する。センサー出力を増幅する回路の
複雑化が避けられ、低コストの広い温度範囲にわたって
安定に動作する磁気センサーの製作が可能になる。かか
るドーピングの効果は、本発明の実施例に共通する効果
であるが、本発明に列挙された実施例に限定されるもの
ではない。

【００４６】ドーピングするドナーアトムは、ドナーに
なりうる元素であれば特に限定されるものではないが、
Ｓｉ、Ｔｅ、Ｓ、Ｓｎ、Ｓｅ、Ｇｅ等が代表的なドナー
アトムとして挙げられる。ドーピングするドナーアトム
の量を調節することにより、ＩｎＧａＡｓＳｂ薄膜中の
電子濃度を適切な値に設定することができる。

【００４７】温度変化に対する抵抗値の挙動は、グラフ
にした場合、平坦であることが好ましく、−５０℃の抵
抗値が１５０℃の抵抗値より高い場合には、−５０℃の
抵抗値が１５０℃の抵抗値の１５倍以内であることが好
ましく、さらには８倍以内であることが好ましい。

【００４８】Ｉｎ_xＧａ_1-xＡｓ_yＳｂ_1-y薄膜（０＜ｘ≦
１，０≦ｙ≦１）の厚さは、６ミクロン以下が好まし
く、さらには５ミクロン以下が、さらには２ミクロン以
下がより好ましく、場合によっては１ミクロン以下が特
に好ましい。薄膜の厚さが６ミクロン以下であれば、小
型で良好な特性の磁気センサーが製作できる。

【００４９】高抵抗の入力抵抗値を必要とする磁気セン
サーの場合には、感磁部としての薄膜は、さらに薄いこ
とが好ましく、０．５ミクロン以下、または０．１ミク
ロン以下で製作されることもある。このように感磁部薄
膜の厚さが１ミクロン以下の場合には、ＩｎＧａＡｓＳ
ｂの格子定数と近似する格子定数を有する半導体絶縁層
または高抵抗層であるバッファー層（バリヤー層ともい
う。例えば、格子定数の差が２％以内のバッファー層）
を、薄膜と基板との間に、または薄膜の表面に形成する
ことが好ましい。本発明において、動作層という場合に
は、薄膜にバッファー層が形成されているものも含まれ
るものとする。

【００５０】本発明においては、動作層であるＩｎＧａ
ＡｓＳｂ薄膜と接するようにバッファー層が形成されて
いる場合には、動作層との界面付近に動作層の電子濃度
を適切な値にするために、動作層へドーピングする代わ
りにバッファー層へドナーアトムをドーピングしてもよ
い。なお、バッファー層は、動作層（ＩｎＧａＡｓＳｂ
薄膜）に電子を閉じこめる層としての役割を有してい
る。動作層が５００Å以下のような極めて薄い膜のとき
に、動作層の上下にバッファー層が形成されることがあ
るが、かかる場合には、バッファー層は動作層に電子を
閉じこめる役割を有するので、動作層は量子井戸とな
る。

【００５１】本発明の基板としては、通常、ＧａＡｓ，
ＩｎＰ等の絶縁性または半絶縁性の化合物半導体が用い
られる。本発明においては、基板の表面に、さらに絶縁
性もしくは半絶縁性の表面、またはシート抵抗値の高い
表面層を有していてもよい。この場合は、上述の絶縁性
基板材料の他に、Ｓｉ単結晶基板、フェライト基板、セ
ラミックス基板なども好ましく用いることができる。結
晶の面方位は、（１００），（１１１）など何でもよく
制限はない。また、これらの、面方位から０〜１０度程
度傾いた面でもよい。他にも表面が平滑なアルミナ基板
やサファイア基板、表面に薄い絶縁層を有する単結晶フ
ェライト基板なども用いることができる。高温で等方性
の静熱圧プレス、いわゆるＨＩＰをかけて作製した、結
晶性のより緻密なフェライト基板は、多結晶であっても
表面に耐熱性の絶縁層を形成すれば、好ましい絶縁性基
板として本発明で用いることができる。

【００５２】本発明においては、ＩｎＧａＡｓＳｂ薄膜
と基板との間に、基板の格子定数と近似している半導体
絶縁層（または高抵抗層）Ａｌ_xＧａ_yＩｎ_zＡｓ_sＳｂ_t
Ｂｉ_ｕ（ｘ＋ｙ＋ｚ＝１、ｓ＋ｔ＋ｕ＝１、０≦ｘ，
ｙ，ｚ，ｓ，ｔ，ｕ≦１）を形成することが好ましい。
半導体絶縁層の格子定数は、ＩｎＧａＡｓＳｂの格子定
数との差が７％以内であることが好ましい。該層のバン
ドギャップは、動作層のそれより大きく取ることが必要
である。このような構造とすることにより、薄くて抵抗
の大きいＩｎＳｂまたはＩｎＧａＡｓＳｂの薄膜が容易
に得られ、消費電力の少ない磁気センサーが得られ、実
用上有用である。また、素子製作工程におけるＩｎＧａ
ＡｓＳｂの特性低下も少ない。

【００５３】半導体絶縁層は、ＩｎＧａＡｓＳｂ薄膜の
上下に形成されることもよく行われる。特に、ＩｎＧａ
ＡｓＳｂ薄膜の厚さが１ミクロン以下の場合には、しば
しば上下に半導体絶縁層が形成される。

【００５４】このような、半導体絶縁層の例として、Ａ
ｌ_ｘＧａ_1-xＡｓ_yＳｂ_1-y(０≦ｘ≦１，０≦ｙ≦１，た
だし、ｘおよびｙは同時に０になることはない)からな
る３元または４元の化合物半導体絶縁層は、特に好まし
い例である。

【００５５】図１（ａ）には、このような半導体薄膜２
が絶縁性基板１の上に形成された状態の断面構造を示
す。図１（ｂ）には、絶縁性基板１と半導体薄膜２との
間に格子定数の差を少なくする半導体絶縁層３を形成し
た状態の断面を示す。図１（ｃ）は、半導体薄膜２の表
面に格子定数の差を少なくする半導体絶縁層３を形成し
た場合の断面図であり、Ｓｉ₃Ｎ₄などのパッシベーショ
ン時に薄膜絶縁層の特性低下を少なくする効果もある半
導体絶縁層を形成した状態である。図１（ｄ）に、半導
体絶縁層が部分的にドーピングされた場合を示す。図１
（ｄ）においては、半導体絶縁層３のうち、半導体薄膜
２と接する領域にドナーアトム１２がドーピングされて
いる。

【００５６】また、図２（ａ）には、半導体薄膜２の上
に中間層１３が形成された状態の断面構造を示し、図２
（ｂ）には半導体薄膜２と中間層１３との間に半導体絶
縁層３が形成された状態の断面構造を示す。

【００５７】半導体絶縁層３または中間層１３には、Ｉ
ｎＧａＡｓＳｂ薄膜中に電子を供給するために、Ｓｉ等
のドナーアトムがドーピングされていてもよい。ただ
し、ドーピングは半導体絶縁層（または中間層）の一部
分に行われていてもよく、この場合には、ドナーアトム
の電子はエネルギーが低い動作層のＩｎＧａＡｓＳｂ層
に供給される。図２（ｃ）には、図１（ｄ）の構造に中
間層が形成された場合で、半導体絶縁層が部分的にドー
ピングされた場合を示す。すなわち、半導体絶縁層３の
うち、半導体薄膜２と接する領域にドナーアトム１２が
ドーピングされている。

【００５８】このような半導体絶縁層の厚さについて
は、特に制限はないが、通常２ミクロン以下、好ましく
は１ミクロン以下、さらに好ましくは０．５ミクロン以
下である。半導体絶縁層を表面に形成する場合には、オ
ーミック電極をＩｎＳｂ表面に形成する必要があり、半
導体絶縁層の厚さは０．５ミクロン以下であることが好
ましく、さらには０．２ミクロン以下、特に０．１ミク
ロン以下であることが好ましい。

【００５９】上記構造のものを、本発明の磁気センサー
の感磁部に用いることができる。例えば、図１（ａ）の
構造の場合には、絶縁性基板上に直接半導体薄膜が形成
され、この半導体薄膜の上に直接金属のショートバー電
極が形成される。図１（ｂ）の構造の場合には、絶縁性
基板と半導体薄膜との間に半導体絶縁層が形成されてい
て、半導体薄膜の上にショートバー電極が形成される。
図１（ｃ）の構造の場合には、表面に半導体絶縁層が形
成され、オーミック接触のため該層を一部除去してショ
ートバー電極が形成される。なお、本発明においては高
導電率を有するように、半導体絶縁層の一部をドーピン
グして、ショートバー効果を出すように形成してもよ
い。

【００６０】本発明の磁気センサーは、ＩｎＧａＡｓＳ
ｂ薄膜を感磁部として使用する高感度磁気センサーであ
り、具体的には、ホール素子、磁気抵抗素子、さらには
ホール効果と磁気抵抗効果とを組み合わせた素子、ある
いはこれらの効果によって磁気を検出する薄膜磁気セン
サーである。

【００６１】なお、磁気センサー出力を増幅する回路お
よび上記の磁気センサーを駆動するための電源回路を少
なくとも有する制御回路と一緒にパッケージされた磁気
センサーも、本発明の磁気センサーである。

【００６２】以下に、図３〜図９を用いて本発明をさら
に詳しく説明する。ただし、特にことわらない限り、各
図において同一符号は同一機能を有するものであるとす
る。

【００６３】また、本発明において示される回路は等価
回路である。

【００６４】図３（ａ）は、本発明のＩｎＧａＡｓＳｂ
薄膜を動作層として有する磁気センサーの一態様である
ホール素子の平面図を示し、図３（ｂ）は、図３（ａ）
における線Ａ−Ａ′で切断したときの断面図を示す。図
３（ｃ）は、磁気センサーの製造工程の一部の違いによ
って生ずる他の断面例を示した。図３（ａ）、（ｂ）お
よび（ｃ）において、ＩｎＧａＡｓＳｂ薄膜２は絶縁性
の基板１上に形成されている。かかる薄膜２の電子濃度
は２×１０¹⁶／ｃｍ³以上であり、磁気センサーの−５
０℃における入力抵抗値は１５０℃における入力抵抗値
の１５倍以内である。図中、４は配線部であり、外部と
接続するための電極５（単一の金属で形成されることも
あるが多層で形成されることも好ましく行われる）と、
感磁部６の動作層とを接続する。感磁部６は磁気センサ
ーとして磁界を検出する。

【００６５】本発明においては、ＩｎＧａＡｓＳｂ薄膜
２にＳｉ等の不純物（ドナーアトム）をドーピングして
もよい。

【００６６】図４（ａ）および図４（ｂ）は本発明のホ
ール素子の断面図を示す。図４（ａ）はＩｎＧａＡｓＳ
ｂ薄膜２と基板１との間に半導体絶縁層３を有する構造
であり、図４（ｂ）は動作層がバッファー層を含む構造
のものであり、薄膜２上にバッファー層３０が形成され
ていて、その上に中間層１３が形成されている。また、
図４（ｃ）は、工程の違いによる４図（ａ）と違った他
の例を示した。

【００６７】図５は、本発明のホール素子２０が樹脂パ
ッケージされた状態の磁気センサーを示す。図５におい
て、７はホール素子の電極５（５１，５２，５３）とリ
ード８とをつなぐボンディング（金線）であり、９はパ
ッケージの樹脂を示す。本発明の磁気センサは、通常は
このようなパッケージにして使われる。

【００６８】図６（ａ）は、２個の外部接続用電極を有
する本発明の２端子の磁気抵抗素子の平面図を示し、図
６（ｂ）は、図６（ａ）の磁気抵抗素子をＢ−Ｂ′線に
沿って切断したときの断面図を示す。基板１上にＩｎＡ
ｓＳｂ薄膜２、磁気抵抗効果素子部２１、および外部接
続のための電極５が形成されている。６は磁気センサー
として磁界を検出するための感磁部を示す。１０は、Ｉ
ｎＧａＡｓＳｂ薄膜の磁気抵抗効果を大きくするため、
感磁部のＩｎＧａＡｓＳｂにオーミック接触して形成し
た高導電性の部分で、ショートバー電極である。ショー
トバー電極は、通常、動作層とオーミック接触できる金
属薄膜で作られ、多層でも単層でもよい。本発明におい
ては、ＩｎＡｓＳｂ薄膜２にＳｉ等のドナーアトム１２
をドーピングしてもよい。また、本発明においては、動
作層上に形成される電極および配線部の最上面は、金で
なくてもよい。

【００６９】図７は、３個の外部接続用電極を有する本
発明の３端子の磁気抵抗素子の平面図を示す。基板１上
にＩｎＧａＡｓＳｂ薄膜２、外部接続のための電極５が
形成されている。６は磁気センサーとして磁界を検出す
るための感磁部を示す。１０は、ＩｎＧａＡｓＳｂ薄膜
の磁気抵抗効果を大きくするため、感磁部のＩｎＧａＡ
ｓＳｂにオーミック接触して形成した高導電性の部分
で、ショートバー電極である。

【００７０】電極５（５１および５３）に一定電圧を加
え、磁界を加えると電極５（５２）の出力端子の電位が
磁界の大きさに応じて変動し、磁界を検出することがで
きる。

【００７１】図８は、本発明の磁気センサーの別の態様
の磁気抵抗素子を示す。図８（ａ）は磁気抵抗素子の平
面図であり、図８（ｂ）は（ａ）のα−α′の線で切っ
たときの断面図である。本態様の磁気抵抗素子は、４個
の磁気抵抗素子部を一平面上にブリッジ状に配置して接
続してある。図８（ａ），図８（ｂ）において、基板１
上にＩｎＧａＡｓＳｂ薄膜２が形成されており、この薄
膜２の上に金属のショートバー電極１０が形成されてい
る。外部と接続するための電極５と磁気抵抗素子部とは
配線部４で接続されており、パッシベーション層として
必要に応じてしばしば形成される無機質薄膜は、磁気抵
抗素子を保護する保護膜１１である。感磁部６である４
個の磁気抵抗素子部６１，６２，６３，６４は、図６に
示すように、ブリッジ状に配置されているので、隔辺の
位置関係にある２個の磁気抵抗素子部（６１と６３，６
２と６４）は、同一強度の磁界を同時に垂直方向に受け
ることができるようになっている。なお、本発明におい
て、「ブリッジ状に接続されている」とは、磁気抵抗素
子部がブリッジ状に接続されている場合だけでなく、基
板の外で接続されて磁気抵抗素子部が回路上ブリッジ状
に配置されたことになる場合も、含まれる。磁気抵抗効
果素子部２１およびショートバー電極１０は、磁気抵抗
素子部６（６１，６２，６３，６４）を構成する。磁気
抵抗効果は、ショートバー電極間の磁気抵抗素子部６
（６１，６２，６３，６４）の形状に依存し、その磁気
抵抗効果素子部の電流進行方向の縦（Ｌ）と横幅（Ｗ）
の長さの比（Ｌ／Ｗ）が小さいほど抵抗変化率が大きく
なる。

【００７２】磁気抵抗素子部（感磁部）６を接続する配
線部４は、交差せず、単層のみからなる構成でもよい
が、電極５（５１，５２，５３，５４）の配置される位
置によっては、配線部の長さを短くするために、少なく
とも１ヶ所で配線部を交差させる立体的な多層構成とし
てもよい。

【００７３】また、隣り合う磁気抵抗素子部の接続点か
ら外部接続電極までの配線部の抵抗値は、それぞれ等し
くなるように形成することが、オフセット電圧を少なく
する上で好ましい。なお、配線部の抵抗値は、磁気抵抗
素子部の室温の抵抗値と比較して１％以下、さらには、
０．５％以下であることが好ましい。

【００７４】磁気抵抗素子部のＩｎＧａＡｓＳｂ薄膜
は、膜厚が薄いほど望ましい。それは、膜厚が薄いほ
ど、素子抵抗を大きくすることができ、また、同じ素子
抵抗でもチップサイズを小さくすることができ、さら
に、製作時間も短縮できるため、コスト上で有利になる
からである。膜厚は７ミクロン以下が望ましく、さらに
５ミクロン以下が望ましく、さらに３ミクロン以下が望
ましく、さらに２ミクロン以下が特に望ましく、さらに
１ミクロン以下は、最も高いシート抵抗が得られ、チッ
プサイズも最小にでき、最も望ましい。本発明では、特
に中間層を設けることによる効果により、０．５ミクロ
ン以下でも物性変動の少ない良好な特性の素子を製作す
ることができる。

【００７５】さらには、磁気抵抗素子部のＩｎＳｂ薄膜
は、シート抵抗値のばらつきが、標準偏差で５％以内と
することが好ましい。

【００７６】本発明においては、強磁性体片または強磁
性材料からなる歯車の歯などを高感度検出するために、
磁気を検出する磁気抵抗素子部に一様なバイアス磁界を
加えることとし、そのために、永久磁石片が素子基板に
近接または接しておかれた構造をとることも、好ましく
行われる。

【００７７】図９は、本発明の磁気抵抗素子１８を、ア
ナログ増幅部１５、シュミットトリガ１６および出力部
１７を備えたシリコン集積回路チップの制御回路部１４
と一緒にパッケージした状態を示す。これも本発明の磁
気センサーに含まれる。ここで、制御回路部１４とは、
差動増幅の回路と磁気センサーを駆動するための電源回
路とを少なくとも有する制御回路を意味し、小型である
ことが好ましく、特に、シリコン集積回路チップとして
製作されることが好ましい。本発明の磁気抵抗素子１８
と一緒にパッケージされることもしばしば行われ、これ
も本発明の磁気センサーである。

【００７８】

【実施例】（実施例１）以下のようにしてホール素子を
製造した。

【００７９】化合物半導体の薄膜製作のために製作され
た超高真空の薄膜製作装置を用いた。この装置の基本構
成は、超高真空の室内に、基板をセットするホルダーと
該基板を一定の温度に加熱できる加熱制御装置を備え、
さらに、Ｉｎ、Ｓｂ、Ｓｎ等の材料の蒸気圧を個別に制
御できる当該材料の蒸発源（クヌードセンセル）を複数
個備える。この薄膜製作装置は、前記各材量の蒸気圧の
時系列的な蒸発制御と、さらに、基板加熱装置による基
板の加熱プログラムに従って基板上に均一に所望の材料
の単結晶成長を行うことが出来る。上記の機能に加え
て、さらに、必要に応じてＳｉやＳｎ等のドナー不純物
を蒸気圧制御を時系列的に行い、成長中の薄膜の所望の
部分のみに、定められた濃度で、かつ、結晶成長中にド
ーピングできるドープ手段を備えている。かかる構成の
薄膜製作装置（以下、当該発明で磁気センサー部に使用
する材料の単結晶、混晶薄膜の結晶成長が可能な分子線
エピタキシー装置：以下、単にＭＢＥ装置と略記するこ
ともある）を用いる。本装置により、本発明の磁気セン
サの感磁部を構成する化合物半導体の薄膜は、下記のよ
うな条件で製作される。

【００８０】すなわち、表面が平滑な半絶縁性のＧａＡ
ｓ基板上を上記ＭＢＥ装置の基板ホルダーにセットし、
所定の結晶成長室に搬送した。次に、結晶成長室を超高
真空中（２×１０^-8ｍｂａｒ）に排気した後、ＩｎとＳ
ｂを結晶成長室内にセットされたクヌードセンセルから
蒸発させ、かつ、基板加熱ヒーターの指示温度５５０℃
（基板温度４２０℃）で、６０分間かけて厚さ１．０ミ
クロンのＩｎＳｂ薄膜を形成した。基板加熱ヒーターの
指示温度５００℃に低下させ、さらに、Ａｌのクヌード
センセルのシャッターを開けて、アルミニウムを蒸発さ
せ、引き続いて１２分間結晶成長をさせることにより、
その上に中間層として、０．２ミクロンのＡｌ_0.2Ｉｎ
_0.8Ｓｂの化合物半導体層を形成した。この様にして、
０．２ミクロンのＡｌ_0.2Ｉｎ_0.8Ｓｂの化合物半導体層
の下部に形成されたＩｎＳｂ薄膜の電子移動度は、５
７，０００ｃｍ²／Ｖsecであり、電子濃度は２×１０¹⁶
／ｃｍ³であった。

【００８１】次いで、下記の工程で磁気センサーを製作
した。中間層およびＩｎＳｂ薄膜を所望のパターンに形
成するため、フォトリソグラフィー工程によりレジスト
膜を形成し、イオンミリングによるドライエッチングし
た後、塩化第二鉄を含む溶液により中間層およびＩｎＳ
ｂ薄膜をエッチングした。次に、レジストを剥離した
後、外部と接続するためのボンディング電極を形成する
ため、電極部を残してそれ以外の部分にレジストパター
ンをフォトリソグラフィー工程により形成した。つい
で、イオンミリングにより電極部の中間層をエッチング
除去し、ＩｎＳｂを露出した。次に、再度、レジストを
剥離した後、ＩｎＳｂが露出した電極部を残してそれ以
外の部分にレジストパターンをフォトリソグラフィー工
程により形成した。その後、基板の全面にＣｕとＮｉ、
次いでＡｕを順次蒸着した。次に、レジストと、その上
の金属層を除去するリフトオフ工程により、レジストパ
ターンとその上に蒸着した金属層とを除去して、複数個
の外部接続のためのボンデング電極部を製作した。次
に、プラズマＣＶＤ法により基板全面に窒化シリコンの
保護膜０．３ミクロンを形成した。次に、外部と接続す
るためのボンディング電極部の窒化シリコンを除去する
ため、電極を形成する部位の窒化シリコンのみを、反応
性イオンエッチングで除去して窓開けを行い、電極部の
金層を露出した。

【００８２】この様にして、ボンディング電極部分の表
面に金層が形成されてなる、図３（ａ），（ｂ）に示す
ような、本発明のホール素子を一枚の基板上に多数個製
造した。

【００８３】得られたホール素子の特性を測定したとこ
ろ、室温下における素子抵抗値は１１０オームであっ
た。１Ｖの電圧を入力電極に加えた時の出力側のオフセ
ット電圧の値は、０．１±２．２ｍＶで極めて小さいこ
とが分かった。ここで、オフセット電圧とは、磁界を印
加しない場合において、入力端子間に１Ｖ印加したとき
の出力端子間の電圧を意味する。素子の抵抗の温度変化
率は、−２％／℃であった。また、１Ｖの入力電圧で
０．１テスラの磁束密度の磁界で得られたホール電圧
は、２６０ｍＶであった。

【００８４】本発明の薄膜磁気センサーは、上記のよう
なフォトリソグラフィーを応用した、ウェハープロセス
で容易に製作でき、量産性があり、歩留まりも高い。さ
らに、薄膜の感磁部の膜厚が小さいため、抵抗値が室温
で１００オーム以上あり、消費電力も小さい。

【００８５】さらに、外部リードとの接続は、電極がＣ
ｕ／Ｎｉ／Ａｕの三層から構成されており、量産性のあ
る標準的な金ワイヤーによるワイヤーボンディングが可
能である。得られたホール素子は、ボンディング後のパ
ッケージが樹脂モールドまたは細い金属パイプなどに埋
め込まれてセンサーとして仕上げられることもよく行わ
れる。さらに、本素子の差動出力信号を増幅する（デジ
タル増幅する）制御回路と一緒にパッケージされること
も行われる。その際、ＳｉのＩＣで制御回路を製作する
ことも好ましく行われる。

【００８６】（比較例１）実施例１において、中間層を
形成しなかった以外は実施例１と同様にして、中間層を
持たない比較用のホール素子を製造した。得られたホー
ル素子について、実施例１と同様に特性の測定を行った
ところ、電子移動度の低下に伴う感度低下があり、ホー
ル電圧は２０５ｍＶであり、中間層を有するホール素子
より約２０％低い値であった。

【００８７】（実施例２）以下のようにしてホール素子
を製造した。

【００８８】化合物半導体の薄膜製作のために製作され
た超高真空の薄膜製作装置を用いた。この装置の基本構
成は、超高真空の室内に、基板をセットするホルダーと
該基板を一定の温度に加熱できる加熱制御装置を備え、
さらに、Ｉｎ、Ｓｂ、Ｓｎ等の材料の蒸気圧を個別に制
御できる当該材料の蒸発源（クヌードセンセル）を複数
個備えている。この薄膜製作装置は、前記各材量の蒸気
圧の時系列的な蒸発制御と、さらに、基板加熱装置によ
る基板の加熱プログラムに従って基板上に均一に所望の
材料の単結晶成長を行うことが出来る。そして、この装
置は、上記の機能に加えて、さらに、必要に応じてＳｉ
やＳｎ等のドナー不純物を蒸気圧制御を時系列的に行
い、成長中の薄膜の所望の部分のみに、定められた濃度
で、かつ、結晶成長中にドーピングできるドープ手段を
備えた薄膜製作装置（以下、当該発明で磁気センサー部
に使用する材料の単結晶、混晶薄膜の結晶成長が可能な
分子線エピタキシー装置：以下、単にＭＢＥ装置と略記
することもある）である。本装置により、本発明の磁気
センサの感磁部を構成する化合物半導体の薄膜は、下記
のような条件で製作される。

【００８９】すなわち、表面が平滑な半絶縁性のＧａＡ
ｓ基板上を上記ＭＢＥ装置の基板ホルダーにセットし、
所定の結晶成長室に搬送した。次に、結晶成長室を超高
真空中（２×１０^-8ｍｂａｒ）に排気した後、ＩｎとＳ
ｂを結晶成長室内にセットされたクヌードセンセルから
蒸発させ、かつ、基板加熱ヒーターの指示温度５５０℃
（基板温度４２０℃）で６０分間かけて厚さ１．０ミク
ロンのＩｎＳｂ薄膜を形成した。基板加熱ヒーターの指
示温度５００℃に低下させ、さらに、Ａｌのクヌードセ
ンセルのシャッターを開けて、アルミニウムを蒸発さ
せ、引き続いて１２分間結晶成長をさせることにより、
その上に中間層として、０．２ミクロンのＡｌ_0.2Ｉｎ
_0.8Ｓｂの化合物半導体層を形成した。この様にして、
０．２ミクロンのＡｌ_0.2Ｉｎ_0.8Ｓｂの化合物半導体層
の下部に形成されたＩｎＳｂ薄膜の電子移動度は、５
７，０００ｃｍ²／Ｖsecであり、電子濃度は２×１０¹⁶
／ｃｍ³であった。

【００９０】次いで、下記の工程で磁気センサーを製作
した。中間層およびＩｎＳｂ薄膜を所望のパターンに形
成するため、フォトリソグラフィー工程によりレジスト
膜を形成し、イオンミリングによるドライエッチングし
た後、塩化第二鉄を含む溶液により中間層およびＩｎＳ
ｂ薄膜をエッチングした。次に、プラズマＣＶＤ法によ
り基板全面に窒化シリコンの保護膜０．３ミクロンを形
成した。次に、外部と接続するためのボンディング電極
部を形成するため、電極を形成する部位の窒化シリコン
のみを、反応性イオンエッチングで除去して窓開けを行
い、次いで、窓開け部の中間層をドライエッチングによ
り除去した。さらに、窓開け時のレジストを剥離した
後、外部と接続するためのボンディング電極を形成する
ため、窓開け部を残してそれ以外の部分にレジストパタ
ーンをフォトリソグラフィー工程により形成した。その
後、基板の全面にＣｕとＮｉ、次いでＡｕを順次蒸着し
た。次に、レジストと、その上の金属層を除去するリフ
トオフ工程によりレジストパターンとその上に蒸着した
金属層とを除去して複数個の外部接続のためのボンデン
グ電極部を製作した。

【００９１】この様にして、ボンディング電極部分の表
面に金層が形成されてなる、図３（ａ），（ｃ）に示す
ような本発明のホール素子を一枚の基板上に多数個製造
した。

【００９２】得られたホール素子の特性を測定したとこ
ろ、室温下における素子抵抗値は１１０オームであっ
た。１Ｖの電圧を入力電極に加えたときの、出力側のオ
フセット電圧の値は０．１±２．０ｍＶで極めて小さい
ことが分かった。ここで、オフセット電圧とは、磁界を
印加しない場合において、入力端子間に１Ｖ印加したと
きの出力端子間の電圧を意味する。素子の抵抗の温度変
化率は−２％／℃であった。また、１Ｖの入力電圧で
０．１テスラの磁束密度の磁界で得られたホール電圧は
２６０ｍＶであった。

【００９３】本発明の薄膜磁気センサーは、上記のよう
なフォトリソグラフィーを応用した、ウェハープロセス
で容易に製作でき、量産性があり、歩留まりも高い。さ
らに、薄膜の感磁部の膜厚が小さいため、抵抗値が室温
で１００オーム以上あり、消費電力も小さい。

【００９４】さらに、外部リードとの接続は電極がＣｕ
／Ｎｉ／Ａｕの三層から構成されており、量産性のある
標準的な金ワイヤーによるワイヤーボンディングが可能
である。得られたホール素子は、ボンディング後のパッ
ケージが樹脂モールドまたは細い金属パイプなどに埋め
込まれてセンサーとして仕上げられることもよく行われ
る。さらに、本素子の差動出力信号を増幅する（デジタ
ル増幅する）制御回路と一緒にパッケージされることも
行われる。その際、ＳｉのＩＣで制御回路を製作するこ
とも好ましく行われる。

【００９５】（比較例２）実施例１において、中間層を
形成しなかった以外は実施例１と同様にして、中間層を
持たない比較用のホール素子を製造した。得られたホー
ル素子について実施例１と同様に特性の測定を行ったと
ころ、電子移動度の低下に伴う感度低下があり、ホール
電圧は２０１ｍＶであり、中間層を有するホール素子よ
り約２０％低い値であった。

【００９６】（実施例３）以下のようにしてホール素子
を製造した。

【００９７】化合物半導体の薄膜製作のために製作され
た超高真空の薄膜製作装置を用いた。この装置の基本構
成は、超高真空の室内に、基板をセットするホルダーと
該基板を一定の温度に加熱できる加熱制御装置を備え、
さらに、Ｉｎ、Ｓｂ、Ｓｉ、Ｓｎ等の材料の蒸気圧を個
別に制御できる当該材料の蒸発源（クヌードセンセル）
を複数個備えている。この薄膜製作装置は、前記各材量
の蒸気圧の時系列的な蒸発制御と、さらに、基板加熱装
置による基板の加熱プログラムに従って基板上に均一に
所望の材料の単結晶成長を行うことが出来る。この装置
は、上記の機能に加えて、さらに、必要に応じてＳｉや
Ｓｎ等のドナー不純物を蒸気圧制御を時系列的に行い、
成長中の薄膜の所望の部分のみに、定められた濃度で、
かつ、結晶成長中にドーピングできるドープ手段を備え
た薄膜製作装置（以下、当該発明で磁気センサー部に使
用する材料の単結晶、混晶薄膜の結晶成長が可能な分子
線エピタキシー装置：以下、単にＭＢＥ装置と略記する
こともある）である。本装置により、本発明の磁気セン
サの感磁部を構成する化合物半導体の薄膜は、下記のよ
うな条件で製作された。

【００９８】すなわち、表面が平滑な半絶縁性のＧａＡ
ｓ基板上を上記ＭＢＥ装置の基板ホルダーにセットし、
所定の結晶成長室に搬送した。次に、結晶成長室を超高
真空中（２×１０^-8ｍｂａｒ）に排気した後、ＩｎとＳ
ｂを結晶成長室内にセットされたクヌードセンセルから
蒸発させ、かつ、同時に、微量のＳｉをドーパントとし
てクヌードセンセルから蒸発させ、基板加熱ヒーターの
指示温度５５０℃（基板温度４２０℃）において６０分
間かけて、厚さ１．０ミクロン、結晶成長中にＳｉをド
ープしたＩｎＳｂ薄膜を形成した。引き続いて、基板加
熱ヒーターの指示温度を５００℃に低下させ、さらに、
Ｓｉのクヌードセンセルのシャッターは閉め、Ｇａの
クヌードセンセルのシャッターを開けて、Ｇａを蒸発さ
せ、１０分間結晶成長をさせることにより、その上に中
間層としてＧａ_0.9Ｉｎ_0.1Ｓｂ層を厚さ０．１５ミクロ
ンとなるように形成した。このようにして０．１５ミク
ロンのＧａ_0.9Ｉｎ_0.1Ｓｂ層の下部に形成された、Ｉｎ
Ｓｂ薄膜の電子移動度は３５，０００ｃｍ²／Ｖsecであ
り、電子濃度は７×１０¹⁶／ｃｍ³であった。

【００９９】この薄膜を動作層に使ったホール素子を製
作するため、実施例２と同様にして中間層およびＩｎＳ
ｂ薄膜を所望のパターンに形成するため、実施例２と同
様の工程を実施した。こうして、動作層のＳｉをドープ
したＩｎＳｂ薄膜上にＧａ_0.9Ｉｎ_0.1Ｓｂ層の中間層を
有し、その上に窒化シリコンのパシべーション層を有す
る本発明のホール素子を一枚の基板上に多数個製造し
た。

【０１００】得られたホール素子の特性を測定したとこ
ろ、室温下における素子の抵抗値は平均４０オームであ
った。１Ｖの電圧を入力電極（例えば、図３（ａ）の電
極５１、５３）に加えた時の、出力側（図３（ａ）の電
極５２、５４）に電位差として現れるオフセット電圧の
値は、０．１±１．２ｍＶで極めて小さいことが分かっ
た。また、半導体薄膜の電子移動度が高いので磁界での
感度も大きく、１Ｖの入力電圧で0.1テスラの磁束密度
の磁界で得られたホール電圧は１３０ｍＶであった。入
力抵抗の温度変化率は−０．４％／℃であり、不純物を
ドーピングしない実施例１のＩｎＳｂ薄膜を用いた場合
の抵抗の温度変化率−２．０％／℃と比較して、大幅に
温度依存性を低減している。

【０１０１】（比較例３）実施例３において、中間層を
形成しなかった以外は実施例２と同様にして、中間層を
持たない比較用のホール素子を製造した。得られたホー
ル素子について実施例２と同様に特性の測定を行ったと
ころ、電子移動度の低下に伴う感度低下があり、ホール
電圧は９０ｍＶであり、中間層を有するホール素子より
約２５％低い値であった。この結果から、中間層の存在
がホール素子の磁界での感度に大きく影響することが分
かった。

【０１０２】（実施例４）以下のようにしてホール素子
を製造した。

【０１０３】化合物半導体の薄膜製作のために製作され
た超高真空の薄膜製作装置を用いた。この装置の基本構
成は、超高真空の室内に、基板をセットするホルダーと
該基板を一定の温度に加熱できる加熱制御装置を備え、
さらに、Ｉｎ、Ｓｂ、Ｓｉ、Ｓｎ等の材料の蒸気圧を個
別に制御できる当該材料の蒸発源（クヌードセンセル）
を複数個備えている。この薄膜製作装置は、前記各材量
の蒸気圧の時系列的な蒸発制御と、さらに、基板加熱装
置による基板の加熱プログラムに従って基板上に均一に
所望の材料の単結晶成長を行うことが出来る。この装置
は、上記の機能に加えて、さらに、必要に応じてＳｉや
Ｓｎ等のドナー不純物を蒸気圧制御を時系列的に行い、
成長中の薄膜の所望の部分のみに、定められた濃度で、
かつ、結晶成長中にドーピングできるドープ手段を備え
た薄膜製作装置（以下、当該発明で磁気センサー部に使
用する材料の単結晶、混晶薄膜の結晶成長が可能な分子
線エピタキシー装置：以下、単にＭＢＥ装置と略記する
こともある）である。本装置により、本発明の磁気セン
サの感磁部を構成する化合物半導体の薄膜は、下記のよ
うな条件で製作された。

【０１０４】すなわち、表面が平滑な半絶縁性のＧａＡ
ｓ基板上を上記ＭＢＥ装置の基板ホルダーにセットし、
所定の結晶成長室に搬送した。次に、結晶成長室を超高
真空中（２×１０^-8ｍｂａｒ）に排気した後、ＩｎとＳ
ｂを結晶成長室内にセットされたクヌードセンセルから
蒸発させ、かつ、同時に、微量のＳｎをドーパントとし
てクヌードセンセルから蒸発させ、基板加熱ヒーターの
指示温度５５０℃（基板温度４２０℃）において６０分
間かけて厚さ１．０ミクロン、結晶成長中にＳｉをドー
プしたＩｎＳｂ薄膜を形成した。引き続いて、基板加熱
ヒーターの指示温度を５００℃に低下させ、さらに、
Ｓｉのクヌードセンセルのシャッターは閉め、Ｇａのク
ヌードセンセルのシャッターを開けて、Ｇａを蒸発さ
せ、１０分間結晶成長をさせることにより、その上に中
間層としてＧａ_0.9Ｉｎ_0.1Ｓｂ層を厚さ０．１５ミクロ
ンとなるように形成した。このようにして、０．１５ミ
クロンのＧａ_0.9Ｉｎ_0.1Ｓｂ層の下部に形成されたＩｎ
Ｓｂ薄膜の電子移動度は、３７，０００ｃｍ²／Ｖsecで
あり、電子濃度は７×１０¹⁶／ｃｍ³であった。

【０１０５】この薄膜を動作層に使ったホール素子を製
作するため、実施例２と同様にして中間層およびＩｎＳ
ｂ薄膜を所望のパターンに形成するため、実施例２と同
様の工程を実施した。こうして、動作層のＳｉをドープ
したＩｎＳｂ薄膜上にＧａ_0.9Ｉｎ_0.1Ｓｂ層の中間層を
有し、その上に窒化シリコンのパシべーション層を有す
る本発明のホール素子を一枚の基板上に多数個製造し
た。

【０１０６】得られたホール素子の特性を測定したとこ
ろ、室温下における素子の抵抗値は平均４０オームであ
った。１Ｖの電圧を入力電極（例えば、図３（ａ）の電
極５１、５３）に加えたときの、出力側（図３（ａ）の
電極５２、５４）に電位差として現れるオフセット電圧
の値は、０．１±１．２ｍＶで極めて小さいことが分か
った。また、半導体薄膜の電子移動度が高いので、磁界
での感度も大きく、１Ｖの入力電圧で0.1テスラの磁束
密度の磁界で得られたホール電圧は、１４０ｍＶであっ
た。入力抵抗の温度変化率は−０．４％／℃であり、不
純物をドーピングしない実施例１のＩｎＳｂ薄膜を用い
た場合の抵抗の温度変化率−２．０％／℃と比較して、
大幅に温度依存性を低減している。

【０１０７】（比較例４）実施例４において、中間層を
形成しなかった以外は実施例２と同様にして、中間層を
持たない比較用のホール素子を製造した。得られたホー
ル素子について実施例２と同様に特性の測定を行ったと
ころ、電子移動度の低下に伴う感度低下があり、ホール
電圧は８９ｍＶであり、中間層を有するホール素子より
約２５％低い値であった。この結果から、中間層の存在
がホール素子の磁界での感度に大きく影響することが分
かった。

【０１０８】（実施例５）以下のようにして３端子の磁
気抵抗素子を製作した。

【０１０９】化合物半導体の薄膜製作のために製作され
た超高真空の薄膜製作装置を用いた。この装置の基本構
成は、超高真空の室内に、基板をセットするホルダーと
該基板を一定の温度に加熱できる加熱制御装置を備え、
さらに、Ｉｎ、Ｓｂ、Ｓｎ等の材料の蒸気圧を個別に制
御できる当該材料の蒸発源（クヌードセンセル）を複数
個備えている。この薄膜製作装置は、前記各材量の蒸気
圧の時系列的な蒸発制御と、さらに、基板加熱装置によ
る基板の加熱プログラムに従って基板上に均一に所望の
材料の単結晶成長を行うことが出来る。この装置は、上
記の機能に加えて、さらに、必要に応じてＳｉやＳｎ等
のドナー不純物を蒸気圧制御を時系列的に行い、成長中
の薄膜の所望の部分のみに、定められた濃度で、かつ、
結晶成長中にドーピングできるドープ手段を備えた薄膜
製作装置（以下、当該発明で磁気センサー部に使用する
材料の単結晶、混晶薄膜の結晶成長が可能な分子線エピ
タキシー装置：以下、単にＭＢＥ装置と略記することも
ある）である。本装置により、本発明の磁気センサの感
磁部を構成する化合物半導体の薄膜は、下記のような条
件で製作された。

【０１１０】すなわち、表面が平滑な半絶縁性のＧａＡ
ｓ基板上を上記ＭＢＥ装置の基板ホルダーにセットし、
所定の結晶成長室に搬送した。次に、結晶成長室を超高
真空中（２×１０^-8ｍｂａｒ）に排気した後、ＩｎとＳ
ｂを結晶成長室内にセットされたクヌードセンセルから
蒸発させ、かつ、基板加熱ヒーターの指示温度５５０℃
（基板温度４２０℃）で６０分間かけて、厚さ１．０ミ
クロンのＩｎＳｂ薄膜を形成した。基板加熱ヒーターの
指示温度５００℃に低下させ、さらに、Ａｌのクヌード
センセルのシャッターを開けて、アルミニウムを蒸発さ
せ、引き続いて１２分間結晶成長をさせることにより、
その上に中間層として、０．２ミクロンのＡｌ_0.2Ｉｎ
_0.8Ｓｂの化合物半導体層を形成した。この様にして
０．２ミクロンのＡｌ_0.2Ｉｎ_0.8Ｓｂの化合物半導体層
の下部に形成されたＩｎＳｂ薄膜の電子移動度は、５
７，０００ｃｍ²／Ｖsecであり、電子濃度は２×１０¹⁶
／ｃｍ³であった。

【０１１１】次いで、下記の工程で磁気抵抗素子を製作
した。中間層およびＩｎＳｂ薄膜を所望のパターンに形
成するため、フォトリソグラフィー工程によりレジスト
膜を形成し、イオンミリングによるドライエッチングし
た後、塩化第二鉄を含む溶液により中間層およびＩｎＳ
ｂ薄膜をエッチングした。次に、プラズマＣＶＤ法によ
り基板全面に窒化シリコンの保護膜０．３ミクロンを形
成した。次に、感磁部に形成する簾状のショートバー電
極および外部と接続するためのボンディング電極部を形
成するため、当該ショートバー部と外部接続のための電
極を形成する部位を除いて、フォトリソグラフィーによ
りフォトレシストのマスクを形成し、レジストのない部
分の窒化シリコンのみを、反応性イオンエッチングで除
去して、窒化シリコンの保護膜に窓開けを行い、次い
で、窓開け部の中間層をドライエッチングにより除去
し、ＩｎＳｂの薄膜を露出した。次に、窓開け時のレジ
ストを剥離した後、再度、窓開け部を残して、それ以外
の部分に、厚さ０．７ミクロン、単部が逆テーパー状に
なったフォトレジストパターンをフォトリソグラフィー
工程により形成した。その後、基板の全面にＣｕ０．２
ミクロン、Ｎｉ０．１ミクロン、次いでＡｕ０．２ミク
ロンを順次蒸着した。次に、レジストと、その上の金属
層を除去するリフトオフ工程によりレジストパターンと
その上に蒸着した金属層とを除去した。この様にして、
Ａｕ／Ｎｉ／Ｃｕの３層の構造を有するショートバー電
極、および、外部接続のためのボンディング電極部（表
面に金層が形成されている）を有する、図７に示すよう
な本発明の３端子の磁気抵抗効果素子（３個の外部接続
のための電極を有する磁気抵抗効果素子）を、一枚の基
板上に多数個製造した。ただし、かかる磁気抵抗素子の
ショートバー電極間の長さＬと横幅Ｗとの比Ｌ／Ｗ値
は、０．２５で製造した。

【０１１２】得られた磁気抵抗素子の特性を測定したと
ころ、室温下における素子の抵抗値は８１０オームであ
った。０．１テスラの磁束密度の磁界における抵抗変化
率は１６％であり、磁界における抵抗変化率が大きく感
度が良好であることが分かった。１Ｖの電圧を入力電極
に加えたときの、出力側のオフセット電圧（中点電位か
らのずれ）の値は０．１±２．１ｍＶであり、極めて小
さいことが分かった。また、単結晶薄膜を使用し、電子
移動度が高いので磁界の抵抗変化率も大きく、また素子
の抵抗の温度変化率は−２．０％／℃であった。

【０１１３】本素子は、フォトリソグラフィーを応用し
たウェハープロセスで容易に製作でき、量産性があり、
歩留まりも高いことが分かった。また、薄膜の感磁部す
なわち磁気抵抗素子部の膜厚が小さいので、抵抗値が室
温で８００オーム以上あり、消費電力も小さかった。

【０１１４】さらに、外部リードとの接続は量産性のあ
る標準的な金ワイヤーによるワイヤーボンディングが可
能である。得られた磁気抵抗素子は、ボンディング後の
パッケージが樹脂モールドまたは細い金属パイプなどに
埋め込まれてセンサーとして仕上げられることもよく行
われる。さらに、本素子の差動出力信号を増幅する（デ
ジタル増幅する）制御回路と一緒にパッケージされるこ
とも行われる。その際、ＳｉのＩＣで制御回路を製作す
ることも好ましく行われる。これは、回転する歯車の検
出能が高く、回転速度等を検出する磁気センサーとな
る。

【０１１５】（比較例５）実施例５において、中間層を
形成しなかった以外は実施例５と同様にして中間層を持
たない比較用の３端子の磁気抵抗素子を製造した。得ら
れた磁気抵抗素子について実施例４と同様に特性の測定
を行ったところ、電子移動度の低下による感度の低下が
見られた。すなわち、素子の抵抗値の磁界における変化
率が３０％低下した。したがって中間層を有することに
よる効果が素子特性に大きく反映されることが分かっ
た。

【０１１６】（実施例６）以下のようにして４端子の磁
気抵抗素子を製作した。

【０１１７】化合物半導体の薄膜製作のために製作され
た超高真空の薄膜製作装置を用いた。この装置の基本構
成は、超高真空の室内に、基板をセットするホルダーと
該基板を一定の温度に加熱できる加熱制御装置を備え、
さらに、Ｉｎ、Ｓｂ、Ｓｎ等の材料の蒸気圧を個別に制
御できる当該材料の蒸発源（クヌードセンセル）を複数
個備えている。この薄膜製作装置は、前記各材量の蒸気
圧の時系列的な蒸発制御と、さらに、基板加熱装置によ
る基板の加熱プログラムに従って基板上に均一に所望の
材料の単結晶成長を行うことが出来る。この装置は、上
記の機能に加えて、さらに、必要に応じてＳｉやＳｎ等
のドナー不純物を蒸気圧制御を時系列的に行い、成長中
の薄膜の所望の部分のみに、定められた濃度で、かつ、
結晶成長中にドーピングできるドープ手段を備えた薄膜
製作装置（以下、当該発明で磁気センサー部に使用する
材料の単結晶、混晶薄膜の結晶成長が可能な分子線エピ
タキシー装置：以下、単にＭＢＥ装置と略記することも
ある）である。本装置により、本発明の磁気センサの感
磁部を構成する化合物半導体の薄膜は下記のような条件
で製作された。

【０１１８】すなわち、表面が平滑な半絶縁性のＧａＡ
ｓ基板上を上記ＭＢＥ装置の基板ホルダーにセットし、
所定の結晶成長室に搬送した。次に、結晶成長室を超高
真空中（２×１０^-8ｍｂａｒ）に排気した後、ＩｎとＳ
ｂを結晶成長室内にセットされたクヌードセンセルから
蒸発させ、かつ、基板加熱ヒーターの指示温度５５０℃
（基板温度４２０℃）で６０分間かけて厚さ１．０ミク
ロンのＩｎＳｂ薄膜を形成した。基板加熱ヒーターの指
示温度５００℃に低下させ、さらに、Ａｌのクヌードセ
ンセルのシャッターを開けて、アルミニウムを蒸発さ
せ、引き続いて１２分間結晶成長をさせることにより、
その上に中間層として、０．２ミクロンのＡｌ_0.2Ｉｎ
_0.8Ｓｂの化合物半導体層を形成した。この様にして
０．２ミクロンのＡｌ_0.2Ｉｎ_0.8Ｓｂの化合物半導体層
の下部に形成された、ＩｎＳｂ薄膜の電子移動度は５
７，０００ｃｍ²／Ｖsecであり、電子濃度は２×１０¹⁶
／ｃｍ³であった。

【０１１９】次いで、下記の工程で磁気抵抗素子を製作
した。中間層およびＩｎＳｂ薄膜を所望のパターンに形
成するため、フォトリソグラフィー工程によりレジスト
膜を形成し、イオンミリングによるドライエッチングし
た後、塩化第二鉄を含む溶液により中間層およびＩｎＳ
ｂ薄膜をエッチングした。次に、プラズマＣＶＤ法によ
り基板全面に窒化シリコンの保護膜０．３ミクロンを形
成した。次に、感磁部に形成する簾状のショートバー電
極及び外部と接続するためのボンディング電極部を形成
するため、当該ショートバー部と外部接続のための電極
を形成する部位を除いて、フォトリソグラフィーにより
フォトレシストのマスクを形成し、レジストのない部分
の窒化シリコンのみを、反応性イオンエッチングで除去
して、窒化シリコンの保護膜に窓開けを行い、次いで、
窓開け部の中間層をドライエッチングにより除去し、Ｉ
ｎＳｂの薄膜を露出した。次に、窓開け時のレジストを
剥離した後、再度、窓開け部を残してそれ以外の部分
に、厚さ０．７ミクロン、単部が逆テーパー状になった
フォトレジストパターンをフォトリソグラフィー工程に
より形成した。その後、基板の全面にＣｕ０．２ミクロ
ン、Ｎｉ０．１ミクロン、次いでＡｕ０．２ミクロンを
順次蒸着した。次に、レジストと、その上の金属層を除
去するリフトオフ工程によりレジストパターンとその上
に蒸着した金属層とを除去した。この様にして、Ａｕ／
Ｎｉ／Ｃｕの３層の構造を有するショートバー電極、お
よび、外部接続のためのボンディング電極部（表面に金
層が形成されている）を有し、４個の磁気抵抗効果を生
ずる素子が、図８に示すようにブリッジ状に接続され、
互いに隔辺の位置関係にある２個の抵抗素子部（互いに
隣り合わない２個の抵抗素子部）が同時に同一の強度の
磁界を垂直に受ける状態で平面上に配置されている構造
の本発明の差動型磁気抵抗素子を一枚の基板上に多数個
製造した。ただし、かかる磁気抵抗素子のショートバー
電極間の長さＬと横幅Ｗとの比Ｌ／Ｗ値は、０．２５で
製造した。

【０１２０】得られた磁気抵抗素子の特性を測定したと
ころ、室温下における素子の抵抗値は５００オームであ
った。０．１テスラの磁束密度の磁界における抵抗変化
率は１６％であり、磁界における抵抗変化率が大きく感
度が良好であることが分かった。１Ｖの電圧を入力電極
に加えたときの、出力側のオフセット電圧の値は０．１
±１．２ｍＶで極めて小さいことが分かった。また、単
結晶薄膜を使用し、電子移動度が高いので磁界の抵抗変
化率も大きく、また素子の抵抗の温度変化率は−２．０
％／℃であった。

【０１２１】このような高感度の本発明の磁気抵抗素子
の差動出力をデジタル増幅出来るＳｉのＩＣの差動デジ
タル増幅器を接続し、一つのパッケージに形成したデジ
タル出力の磁気センサーは、歯車の歯の検出能が非常に
優れていることが分かった。

【０１２２】（実施例７）以下のようにして３端子の磁
気抵抗素子を製造した。

【０１２３】表面が平滑な半絶縁性のＧａＡｓ基板上
に、Ｇａ_0.7Ａｌ_0.3Ａｓ_0.1Ｓｂ_0.9の半導体絶縁層を超
高真空中（２×１０^-8ｍｂａｒ）で、実施例１の記載の
ＭＢＥ装置により、ＭＢＥ法で０．３ミクロンとなるよ
うに形成した。ついで、その上に、厚さ０．３ミクロン
のＩｎＳｂ薄膜をＭＢＥ法により形成した。ただし、Ｍ
ＢＥによる結晶成長と同時にＳｉをドーピングして薄膜
を形成した。次いで、Ａｌ_0.9Ｉｎ_0.1Ｓｂ層を厚さ０．
１５ミクロンとなるように形成した。形成されたＩｎＳ
ｂ薄膜の電子移動度は３３，０００ｃｍ²／Ｖsec，電子
濃度は７×１０ ¹⁶／ｃｍ³であった。実施例５に述べた
工程により、３端子の磁気抵抗素子を一枚の基板上に多
数個製造した。ただし、かかる磁気抵抗素子のショート
バー電極間の長さＬと横幅Ｗとの比Ｌ／Ｗ値は０．２０
で製造した。

【０１２４】得られた磁気抵抗素子の特性を測定したと
ころ、室温下における素子の抵抗値は平均３２０オーム
であった。１Ｖの電圧を入力電極に加えたときの、出力
側のオフセット電圧の値は０．１±１．２ｍＶで極めて
小さいことが分かった。また、入力電圧１Ｖ、０．１テ
スラの磁束密度の磁界での抵抗変化は１０％であった。
また、入力抵抗の温度変化率は−０．４％／℃であり、
不純物をドーピングしないＩｎＳｂ薄膜の場合の抵抗の
温度変化率−２．０％／℃と比較して大幅に温度依存性
を低減することができた。また、この場合は、感磁部薄
膜が薄くでき磁気抵抗素子の入力抵抗が高く消費電力が
少ない。

【０１２５】（比較例６）実施例７において、中間層を
形成しなかった以外は実施例５と同様にして、中間層を
持たない比較用の３端子の磁気抵抗素子を製造した。得
られた磁気抵抗素子について、実施例５と同様に特性の
測定を行ったところ、電子移動度の低下に伴う感度低下
が約４０％あった。また、０．１テスラの磁束密度の磁
界での抵抗変化は６％であった。

【０１２６】（実施例８）以下のようにして３端子の磁
気抵抗素子を製造した。

【０１２７】実施例７と同様にして、ＧａＡｓ基板上に
Ｇａ_0.7Ａｌ_0.3Ａｓ_0.1Ｓｂ_0.9半導体絶縁層を０．３ミ
クロンとなるように形成した。次いで、ＩｎＳｂとの格
子定数の差を少なくするバッファー層としてＡｌ_0.9Ｉ
ｎ_0.1Ｓｂを０．１０ミクロンとなるように形成した。
その上に、厚さ０．１ミクロンのＳｉをドーピングした
ＩｎＳｂ薄膜および中間層として０．１５ミクロンのＡ
ｌ_0.9Ｉｎ_0.1Ｓｂ膜を実施例７と同様にして形成した。
形成されたＩｎＳｂ薄膜の電子移動度は４１，０００ｃ
ｍ²／Ｖsec，電子濃度は９×１０¹⁶／ｃｍ³であった。
次いで、実施例５に述べた工程により、３端子の磁気抵
抗素子を一枚の基板上に多数個製造した。

【０１２８】得られた素子の特性を測定したところ、１
Ｖの電圧を入力電極に加えたときの出力側のオフセット
電圧の値は０．１±１．４ｍＶであり、極めて小さいこ
とが分かった。入力電圧１Ｖ、０．１テスラの磁束密度
の磁界での抵抗変化率は１４％であった。また、入力抵
抗の温度変化率は−０．５％／℃であり、本発明外の薄
膜の場合の抵抗の温度変化率−２．０％／℃と比較して
大幅に温度依存性を低減することができた。また、この
場合は感磁部薄膜が薄くでき磁気抵抗素子の入力抵抗が
高く消費電力が少ない。

【０１２９】（比較例７）実施例８において、中間層を
形成しなかった以外は実施例６と同様にして中間層を持
たない比較用の３端子の磁気抵抗素子を製造した。得ら
れた磁気抵抗素子について、実施例６と同様に特性の測
定を行ったところ、電子移動度の低下に伴う感度低下が
約３５％あり、０．１テスラの磁束密度の磁界での抵抗
変化は９％以下であった。

【０１３０】（実施例９）以下のようにして３端子の磁
気抵抗素子を製造した。

【０１３１】実施例８と同様にして、ＧａＡｓ基板上
に、厚さ０．３ミクロンのＧａ_0.7Ａｌ_0.3Ａｓ_0.1Ｓｂ
_0.9の半導体絶縁層、ＩｎＳｂとの格子定数の差を少な
くする層として０．１０ミクロンのＡｌ_0.9Ｉｎ_0.1Ｓｂ
のバッファー層を形成した。ただし、中間層の特定部
分、すなわちＩｎＳｂ薄膜と接する部分で境界面からの
深さが０．００３ミクロンまでの部分に結晶成長と同時
にＳｉをドーピングした。形成された薄膜の電子移動度
は３８，０００ｃｍ²／Ｖsec，電子濃度は９×１０¹⁶／
ｃｍ³であった。次に、中間層およびＩｎＳｂ薄膜等を
所望のパターンに形成するために、実施例５に述べた工
程により、３端子の磁気抵抗素子を一枚の基板上に多数
個製造した。

【０１３２】得られた磁気抵抗素子の特性を測定したと
ころ、１Ｖの電圧を入力電極に加えたときの、出力側の
オフセット電圧の値は０．１±１．４ｍＶであり、極め
て小さいことが分かった。また、入力電圧１Ｖ、０．１
テスラの磁束密度の磁界での抵抗変化は１２％であっ
た。磁気抵抗素子の入力抵抗の温度変化率は−０．５％
／℃であり、不純物をドーピングしないＩｎＳｂ薄膜の
場合の抵抗の温度変化率−２．０％／℃と比較して大幅
に温度依存性を低減することができた。また、この場合
は、感磁部薄膜が薄くでき、磁気抵抗素子の入力抵抗が
高く、消費電力が少ない。

【０１３３】（実施例１０）実施例５において、ドナー
アトムをＳｉからＳに変更した以外は実施例９と同様に
して、薄膜がＳでドーピングされた３端子の磁気抵抗素
子を製造した。

【０１３４】このとき得られた薄膜の特性は、実施例５
とほぼ同一であった。また、実施例５と同様にして磁気
抵抗素子の特性を測定したところ、室温下における素子
の抵抗値は平均３００オームであった。１Ｖの電圧を入
力電極に加えたときの、出力側のオフセット電圧の値は
０．１±０．２ｍＶであり、極めて小さいことが分かっ
た。磁界での抵抗変化は９％であった。磁気抵抗素子の
入力抵抗の温度変化率は−０．４％／℃であり、−５０
℃の入力抵抗値は１５０℃の抵抗値の５倍以内であっ
た。不純物をドーピングしないＩｎＳｂ薄膜の場合の抵
抗の温度変化率−２．０％／℃と比較して抵抗値の温度
変化を１／５に減少でき、大幅に温度依存性が低減し
た。

【０１３５】この磁気抵抗素子は、ＳｉのＩＣの制御回
路と一緒にパッケージして増幅回路付きの磁気センサ
ー、デジタル出力の磁気センサーを製造した。得られた
抵抗素子は−５０℃から１５０℃の温度範囲で安定にデ
ジタル高感度磁気センサーとして駆動できた。

【０１３６】（実施例１１）以下のようにして２端子の
磁気抵抗素子を製造した。

【０１３７】実施例１と同一の、ＧａＡｓ基板上に電子
移動度５５，０００ｃｍ²／Ｖsec厚さ１．０ミクロンの
ＩｎＳｂ薄膜および厚さ０．２ミクロンのＡｌ_0.2Ｉｎ
_0.8Ｓｂの中間層を形成した。次いで、中間層およびＩ
ｎＳｂ薄膜を所望の図６に示したようなパターンに形成
し磁気抵抗素子を製作するため、実施例５に述べた工程
で、図６に示すような２端子の磁気抵抗素子を一枚の基
板上に多数個製造した。ただし、かかる磁気抵抗素子の
ショートバー電極間の長さＬと幅Ｗとの比Ｌ／Ｗ値は、
０．２０で製造した。

【０１３８】得られた磁気抵抗素子の特性を測定したと
ころ、室温下における素子抵抗値は５００オームであっ
た。また、単結晶薄膜を使用し、電子移動度が高いので
磁界の抵抗変化率も大きく、０．１テスラの磁束密度下
において、１６％の抵抗変化率が得られた。したがっ
て、歯車の歯の検出能が極めて大きいことが分かった。

【０１３９】本素子は、フォトリソグラフィーを応用し
たウェハープロセスで容易に製作でき、量産性があり、
歩留まりも高いことが分かった。

【０１４０】さらに、外部リードとの接続は量産性のあ
る標準的な金ワイヤーによるワイヤーボンディングが可
能である。得られた磁気抵抗素子は、ボンディング後の
パッケージが樹脂モールドまたは細い金属パイプなどに
埋め込まれてセンサーとして仕上げられることもよく行
われる。さらに、本素子とＳｉのＩＣ上に形成した固定
抵抗素子を接続して構成された回路で得られる差動出力
信号を増幅する、デジタル増幅する制御回路と一緒にパ
ッケージされることも行われる。その際、制御回路は、
固定抵抗素子と同じＳｉのＩＣチップ上に製作すること
も好ましく行われる。

【０１４１】（比較例８）実施例１１において、中間層
を形成しなかった以外は実施例１１と同様にして中間層
を持たない比較用の２端子の磁気抵抗素子を製造した。
得られた磁気抵抗素子について実施例９と同様に特性の
測定を行ったところ、素子の磁界における抵抗の変化率
は１０％であり、これは実施例１１の値の３０％減であ
った。

【０１４２】（実施例１２）以下のようにして３端子の
磁気抵抗素子を作製した。

【０１４３】表面が平滑なＮｉ−Ｚｎ系単結晶フェライ
ト基板上にアルミナの薄膜をスパッター法で０．２５ミ
クロン形成し、フェライト基板表面を絶縁性の表面とし
た。

【０１４４】このフェライト基板の絶縁性表面上に、Ｇ
ａ_0.8Ａｌ_0.2Ａｓ_0.2Ｓｂ_0.8の半導体絶縁層を超高真空
中（２×１０^-8ｍｂａｒ）で、実施例１に記載のＭＢＥ
法により０．３ミクロンの厚さとなるように形成した。
次に、その上に、超真空中でＩｎＳｂ薄膜を厚さ０．３
ミクロンとなるようにＭＢＥ法で形成した。ただし、Ｍ
ＢＥ法による結晶成長と同時にＳｎをドーピングして薄
膜を形成した。形成されたＩｎＳｂ薄膜の電子移動度は
３３，０００ｃｍ²／Ｖsec，電子濃度は８×１０¹⁶／ｃ
ｍ³あった。次いで、中間層として０．１５ミクロンの
Ａｌ_0.9Ｉｎ_0.1Ｓｂを形成した。その後、実施例５に述
べた工程に準じて、３端子の磁気抵抗素子を一枚の基板
上に多数個製造した。

【０１４５】得られた磁気抵抗素子の特性を測定したと
ころ、室温下における素子の抵抗値は平均３２０オーム
であった。１Ｖの電圧を入力電極に加えたときの、出力
側のオフセット電圧の値は０．１±１．２ｍＶで極めて
小さいことが分かった。磁界での感度を調べるために磁
気抵抗効果を調べた。０．１テスラの磁束密度の磁界で
の抵抗変化は９％であった。また、入力抵抗の温度変化
は−０．４％／℃であり、−５０℃の入力抵抗値は１５
０℃の抵抗値の５倍以内であった。不純物をドーピング
しないＩｎＳｂ薄膜の場合の抵抗の温度変化率−２．０
％／℃と比較して大幅に温度依存性を低減することがで
きた。また、この場合は、感磁部薄膜が薄くでき磁気抵
抗素子の入力抵抗が高く消費電力が少ない。

【０１４６】この磁気抵抗素子は、ＳｉのＩＣの制御回
路と一緒にパッケージして増幅回路付きの磁気センサ
ー、すなわち、デジタル出力の磁気センサーを製作し
た。得られた磁気抵抗素子は、−５０℃〜＋１５０℃の
温度範囲内で安定にデジタル高感度磁気センサーとして
駆動できた。

【０１４７】（比較例９）実施例１２において、中間層
を形成しなかった以外は実施例１２と同様にして、中間
層を持たない比較用の３端子の磁気抵抗素子を製造し
た。得られた磁気抵抗素子について実施例１２と同様に
特性の測定を行ったところ、磁気抵抗素子は、電子移動
度の低下に伴う感度低下が約３０％あり、磁気抵抗効果
による抵抗変化は６％であった。

【０１４８】以上説明したように、本発明では、中間層
を設けることにより、保護膜の形成による電子移動度の
低下を極めて少なくすることができ、高感度の磁気セン
サーを製造することができた。

【０１４９】

【発明の効果】本発明により、保護膜を形成しても特性
が低下しない高感度な磁気センサーを実現することがで
きた。これにより、微少磁界の測定が可能で、ギヤ等の
回転角度または高速回転速度等も高感度で検出すること
ができる。

【０１５０】また、本発明の磁気センサーは、低温度か
ら高温度まで素子の抵抗値の温度変化が少なく、オフセ
ット電圧の変動が少ない。この結果、簡単な駆動回路
で、広い温度範囲を駆動できる磁気センサーが得られ
た。また、高感度で、温度依存性の少ない磁気センサー
を製造することができた。

【０１５１】本発明においては、感磁部の薄膜がフォト
リソグラフィー工程により作製されるのでパターン精度
がよく、オフセット電圧が小さくなる。また、抵抗の温
度変化を小さくすることができるので、電力供給の増幅
制御を含む駆動回路の負荷電流を少なくして駆動回路の
小型化を図ることができる。その結果、磁気センサーチ
ップと一体化したパッケージとすることが可能であり、
デジタル出力またはリニアー出力が得られる小型の磁気
センサー、いわゆる磁気センサーＩＣとして使用するこ
ともできる。特に、ＳｉのＬＳＩの駆動増幅回路素子と
本発明の磁気センサーとを一体化してパッケージにした
磁気センサーはきわめて汎用性が高く、小型の無接触セ
ンサーとして用途が広い。

【図面の簡単な説明】

【図１】（ａ）から（ｄ）は本発明の磁気センサーの感
磁部における薄膜の積層構造を示した断面図である。

【図２】（ａ）から（ｃ）は本発明の磁気センサーの感
磁部における薄膜の積層構造を示した断面図である。

【図３】（ａ）は本発明のホール素子の平面図であり、
（ｂ）はホール素子の断面図であり、（ｃ）は磁気セン
サーの製造工程の一部の違いによって生ずる他の例の断
面図である。

【図４】（ａ）は本発明のホール素子の断面図であり、
（ｂ）はホール素子の断面図であり、（ｃ）は工程の違
いによる他のホール素子の例を示す断面図である。

【図５】本発明のホール素子がリードと接続され、樹脂
パッケージされた状態を模式的に示す断面図である。

【図６】本発明の２端子の磁気抵抗素子の一態様を模式
的に示した図であり、（ａ）は平面図，（ｂ）は（ａ）
のＢ−Ｂ’線に沿う断面図である。

【図７】本発明の３端子の磁気抵抗素子の一態様を模式
的に示した図である。

【図８】（ａ）は本発明の磁気抵抗素子の一態様を示す
平面図であり、（ｂ）は磁気抵抗素子の断面図である。

【図９】シリコン集積回路チップと一緒にパッケージさ
れた状態の磁気センサーの回路図である。

【符号の説明】

１基板２ＩｎＧａＡｓＳｂ薄膜（半導体薄膜）３半導体絶縁層４配線部５（５１，５２，５３，５４）外部接続のための電極６感磁部７ボンディングの金線８リード９パッケージの樹脂１０ショートバー電極１１保護膜１２ドーピングされたドナーアトム１３中間層１４制御回路部（通常ＳｉＩＣチップで製作する）１５アナログ増幅部１６デジタル増幅部（シュミットトリガ）１７出力トランジスタ（出力部）１８磁気抵抗素子２０ホール素子２１磁気抵抗効果素子部３０バリヤー層（バッファー層）６１，６２，６３，６４磁気抵抗素子部

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考） // Ｇ０１Ｂ 7/00 Ｇ０１Ｒ 33/06 Ｒ

Claims

【特許請求の範囲】

【請求項１】基板と、Ｉｎ_xＧａ_1-xＡｓ_yＳｂ_1-y（０
＜ｘ≦１，０≦ｙ≦１）薄膜を含む動作層と、該動作層
上に接するように形成されている絶縁性もしくは高抵抗
の半導体の中間層と、絶縁性無機質からなる保護層とを
前記の順に有することを特徴とする薄膜磁気センサー。
【請求項２】前記中間層が前記動作層の格子定数と近
似した格子定数を有することを特徴とする請求項１に記
載の薄膜磁気センサー。
【請求項３】前記中間層が前記Ｉｎ_xＧａ_1-xＡｓ_yＳ
ｂ_1-y（０＜ｘ≦１，０≦ｙ≦１）薄膜を構成する元素
の少なくとも１種類以上の元素を含む組成であることを
特徴とする請求項１または２に記載の薄膜磁気センサ
ー。
【請求項４】前記動作層において該動作層を構成する
前記Ｉｎ_xＧａ_1-xＡｓ_yＳｂ_1-y（０＜ｘ≦１，０≦ｙ≦
１）薄膜の上にバリヤー層が形成されていることを特徴
とする請求項１または２に記載の薄膜磁気センサー。
【請求項５】前記中間層が前記バリヤー層を構成する
元素の少なくとも１種類以上の元素を含む組成であるこ
とを特徴とする請求項４に記載の薄膜磁気センサー。
【請求項６】前記中間層は前記Ｉｎ_xＧａ_1-xＡｓ_yＳ
ｂ_1-y（０＜ｘ≦１，０≦ｙ≦１）薄膜のバンドギャッ
プより大きいバンドギャップを有し、かつ前記Ｉｎ_xＧ
ａ_1-xＡｓ_yＳｂ_1-y（０＜ｘ≦１，０≦ｙ≦１）薄膜の
電子移動度より小さい電子移動度を有することを特徴と
する請求項１から５のいずれかに記載の薄膜磁気センサ
ー。
【請求項７】前記中間層が前記バリヤー層の格子定数
と近似した格子定数を有する半導体絶縁層または高抵抗
層であることを特徴とする請求項１から６のいずれかに
記載の薄膜磁気センサー。
【請求項８】前記Ｉｎ_xＧａ_1-xＡｓ_yＳｂ_1-y（０＜ｘ
≦１，０≦ｙ≦１）薄膜の膜厚が５ミクロン以下である
ことを特徴とする請求項１から７のいずれかに記載の薄
膜磁気センサー。
【請求項９】前記Ｉｎ_xＧａ_1-xＡｓ_yＳｂ_1-y（０＜ｘ
≦１，０≦ｙ≦１）薄膜の膜厚が１ミクロン以下である
ことを特徴とする請求項８に記載の薄膜磁気センサー。
【請求項１０】ホール素子であることを特徴とする請
求項１から９のいずれかに記載の薄膜磁気センサー。
【請求項１１】磁気抵抗素子であることを特徴とする
請求項１から９のいずれかに記載の薄膜磁気センサー。
【請求項１２】前記Ｉｎ_xＧａ_1-xＡｓ_yＳｂ_1-y（０＜
ｘ≦１，０≦ｙ≦１）薄膜がＳｉ、Ｔｅ、Ｓ、Ｓｎ、Ｇ
ｅおよびＳｅからなる群の少なくとも１種類のドナーア
トムを含むことを特徴とする請求項１から１１のいずれ
かに記載の薄膜磁気センサー。
【請求項１３】前記中間層がＳｉ、Ｔｅ、Ｓ、Ｓｎ、
ＧｅおよびＳｅからなる群から選ばれる少なくとも１種
類のドナーアトムを前記動作層との界面に近接して含む
ことを特徴とする請求項１から１２のいずれかに記載の
薄膜磁気センサー。
【請求項１４】前記Ｉｎ_xＧａ_1-xＡｓ_yＳｂ_1-y（０＜
ｘ≦１，０≦ｙ≦１）薄膜は、該薄膜の−５０℃におけ
る抵抗値が１５０℃における抵抗値の１５倍以内である
ことを特徴とする請求項１から１３のいずれかに記載の
薄膜磁気センサー。
【請求項１５】磁気センサー出力を増幅する回路と磁
気センサーを駆動するための電源回路とを有する制御回
路が一緒にパッケージされていることを特徴とする請求
項１から１４のいずれかに記載の薄膜磁気センサー。
【請求項１６】表面が平滑な基板上にＩｎ_xＧａ_1-xＡ
ｓ_yＳｂ_1-y（０＜ｘ≦１，０≦ｙ≦１）薄膜を形成する
工程と、該薄膜上に中間層を形成する工程と、該薄膜お
よび該中間層を所望のパターンに形成する工程と、形成
されたパターンの上に所望の形状の薄い金属薄膜を形成
する工程と、該パターンおよび該金属薄膜の上に絶縁性
無機質からなる保護層を形成する工程と、外部と接続す
るための電極を複数個形成する工程と、該電極を前記Ｉ
ｎ_xＧａ_1-xＡｓ_yＳｂ_1-y（０＜ｘ≦１，０≦ｙ≦１）薄
膜の端部に接続する工程と、を含むことを特徴とする薄
膜磁気センサーの製造方法。
【請求項１７】表面が平滑な基板上にＩｎ_xＧａ_1-xＡ
ｓ_yＳｂ_1-y（０＜ｘ≦１，０≦ｙ≦１）薄膜を形成する
工程と、該薄膜上にバリヤー層を形成する工程と、該バ
リヤー層上に該バリヤー層と物性値が近似する中間層を
形成する工程と、該薄膜、バリヤー層および該中間層を
所望のパターンに形成する工程と、形成されたパターン
の上に所望の形状の薄い金属薄膜を形成する工程と、該
パターンおよび該金属薄膜の上に絶縁性無機質からなる
保護層を形成する工程と、外部と接続するための電極を
複数個形成する工程と、該電極を前記Ｉｎ_xＧａ_1-xＡｓ
_yＳｂ_1-y（０＜ｘ≦１，０≦ｙ≦１）薄膜の端部に接続
する工程と、を含むことを特徴とする薄膜磁気センサー
の製造方法。
【請求項１８】磁気センサー出力を増幅する回路と磁
気センサーを駆動するための電源回路とを有する制御回
路を一緒にパッケージする工程を含むことを特徴とする
請求項１６または１７に記載の薄膜磁気センサーの製造
方法。